JP2001197128A - ソフトウェアモデム - Google Patents
ソフトウェアモデムInfo
- Publication number
- JP2001197128A JP2001197128A JP2000003842A JP2000003842A JP2001197128A JP 2001197128 A JP2001197128 A JP 2001197128A JP 2000003842 A JP2000003842 A JP 2000003842A JP 2000003842 A JP2000003842 A JP 2000003842A JP 2001197128 A JP2001197128 A JP 2001197128A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- unit
- reception
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Telephonic Communication Services (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 オペレーティグ・システムの動作に依存する
ことなく、アナログ電話回線を用いて円滑にデータ伝送
する。 【解決手段】 ＦＩＦＯ制御部１５は、受信ＦＩＦＯ１
１に蓄積されたデータ量が第１の設定値に達すると、Ｃ
ＰＵ１に対して第１の割り込みを発生する一方、送信Ｆ
ＩＦＯ１２に蓄積されたデータ量が第２の設定値より少
なくなると、ＣＰＵ１に対して第２の割り込みを発生す
る。ＣＰＵ１は、上記第１の割り込みを受けると、受信
ＦＩＦＯ１１に蓄積されたデータを、全てデータバスバ
ッファ１６に転送し、受信ＦＩＦＯ１１を空にする一
方、上記第２の割り込みを受けると、送信すべきデータ
を送信ＦＩＦＯ１２に転送する。
ことなく、アナログ電話回線を用いて円滑にデータ伝送
する。 【解決手段】 ＦＩＦＯ制御部１５は、受信ＦＩＦＯ１
１に蓄積されたデータ量が第１の設定値に達すると、Ｃ
ＰＵ１に対して第１の割り込みを発生する一方、送信Ｆ
ＩＦＯ１２に蓄積されたデータ量が第２の設定値より少
なくなると、ＣＰＵ１に対して第２の割り込みを発生す
る。ＣＰＵ１は、上記第１の割り込みを受けると、受信
ＦＩＦＯ１１に蓄積されたデータを、全てデータバスバ
ッファ１６に転送し、受信ＦＩＦＯ１１を空にする一
方、上記第２の割り込みを受けると、送信すべきデータ
を送信ＦＩＦＯ１２に転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、ソフトウェアによ
り変復調を行い、例えばアナログ電話回線を用いたデー
タ伝送を実現するソフトウェアモデムに関する。
り変復調を行い、例えばアナログ電話回線を用いたデー
タ伝送を実現するソフトウェアモデムに関する。
【０００２】
【従来の技術】従来より、デジタル処理を行うコンピュ
ータ間において、ソフトウェアにより、アナログ電話回
線を介してデータ伝送を実現するソフトウェアモデムが
知られている。ソフトウェアモデムは、当然のことなが
ら、ＣＰＵによって実行されるプログラムによって実現
され、その主な負担は、変復調処理にある。
ータ間において、ソフトウェアにより、アナログ電話回
線を介してデータ伝送を実現するソフトウェアモデムが
知られている。ソフトウェアモデムは、当然のことなが
ら、ＣＰＵによって実行されるプログラムによって実現
され、その主な負担は、変復調処理にある。
【０００３】
【発明が解決しようとする課題】ところで、従来技術に
よるソフトウェアモデムは、コンピュータのＯＳ（オペ
レーティングシステム）の動作に大幅に依存することが
知られている。すなわち、ソフトウェアモデムをソフト
ウェアで実現するには、高いＣＰＵ占有率、リアルタイ
ム性の変復調処理をＯＳ上で実現しなければならない。
このように、モデムの機能処理体系である変復調処理を
行うのに、低レベルのデータ処理を頻繁に行う必要があ
るため、ＣＰＵが占有されてしまう。これらの作業をＯ
Ｓに依存しながら、ソフトウェアモデムを実現しようと
すると、ＯＳ管理下にあるドライバ類の動作にも影響を
及ぼしてしまうという問題があった。また、ＯＳのスケ
ジューリング管理機構によっては、ソフトウェアモデム
に対する処理が一定時間内に処理できなくなり、データ
の送受信におけるデータの取りこぼし、伝送の時間的な
遅延、ソフトウェアモデム自体の性能の低下を招いてし
まうという問題も発生する。
よるソフトウェアモデムは、コンピュータのＯＳ（オペ
レーティングシステム）の動作に大幅に依存することが
知られている。すなわち、ソフトウェアモデムをソフト
ウェアで実現するには、高いＣＰＵ占有率、リアルタイ
ム性の変復調処理をＯＳ上で実現しなければならない。
このように、モデムの機能処理体系である変復調処理を
行うのに、低レベルのデータ処理を頻繁に行う必要があ
るため、ＣＰＵが占有されてしまう。これらの作業をＯ
Ｓに依存しながら、ソフトウェアモデムを実現しようと
すると、ＯＳ管理下にあるドライバ類の動作にも影響を
及ぼしてしまうという問題があった。また、ＯＳのスケ
ジューリング管理機構によっては、ソフトウェアモデム
に対する処理が一定時間内に処理できなくなり、データ
の送受信におけるデータの取りこぼし、伝送の時間的な
遅延、ソフトウェアモデム自体の性能の低下を招いてし
まうという問題も発生する。
【０００４】そこで本発明は、オペレーティグ・システ
ムの動作に依存することなく、アナログ電話回線を用い
て円滑にデータ伝送することができるソフトウェアモデ
ムを提供することを目的とする。
ムの動作に依存することなく、アナログ電話回線を用い
て円滑にデータ伝送することができるソフトウェアモデ
ムを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明によるソフトウェアモデムは、ソフト
ウェアにより変復調を行い、電話回線を用いたデータ伝
送を実現するソフトウェアモデムにおいて、受信したデ
ータを保持する受信データ保持手段と、送信すべきデー
タを保持する送信データ保持手段と、前記受信データ保
持手段および前記送信データ保持手段の双方のデータ量
を監視する監視手段と、前記監視手段による監視に基づ
き、前記受信データ保持手段または前記送信データ保持
手段のデータ量に応じて、前記受信データ保持手段また
は前記送信データ保持手段に対するデータの転送を制御
するデータ転送制御手段と、前記データ転送制御手段に
よる制御に基づいて、前記受信データ保持手段に保持さ
れているデータを取り込むとともに、前記送信データ保
持手段に送信すべきデータを転送するデータ転送手段と
を具備し、前記データ転送制御手段は、前記データ転送
手段に対して、割り込みを発生することにより、データ
転送を指示することを特徴とする。
求項１記載の発明によるソフトウェアモデムは、ソフト
ウェアにより変復調を行い、電話回線を用いたデータ伝
送を実現するソフトウェアモデムにおいて、受信したデ
ータを保持する受信データ保持手段と、送信すべきデー
タを保持する送信データ保持手段と、前記受信データ保
持手段および前記送信データ保持手段の双方のデータ量
を監視する監視手段と、前記監視手段による監視に基づ
き、前記受信データ保持手段または前記送信データ保持
手段のデータ量に応じて、前記受信データ保持手段また
は前記送信データ保持手段に対するデータの転送を制御
するデータ転送制御手段と、前記データ転送制御手段に
よる制御に基づいて、前記受信データ保持手段に保持さ
れているデータを取り込むとともに、前記送信データ保
持手段に送信すべきデータを転送するデータ転送手段と
を具備し、前記データ転送制御手段は、前記データ転送
手段に対して、割り込みを発生することにより、データ
転送を指示することを特徴とする。
【０００６】また、好ましい態様として、例えば請求項
２記載のように、請求項１記載のソフトウェアモデムに
おいて、前記データ転送制御手段は、前記受信データ保
持手段のデータ量が第１の設定値に達した場合、前記前
記データ転送手段に対して第１の割り込みを発生し、前
記送信データ保持手段のデータ量が第２の設定値より下
回った場合、前記前記データ転送手段に対して第２の割
り込みを発生し、前記データ転送手段は、前記第１の割
り込みが発生すると、前記受信データ保持手段に保持さ
れているデータを取り込み、前記第２の割り込みが発生
すると、前記送信データ保持手段に送信すべきデータを
転送するようにしてもよい。
２記載のように、請求項１記載のソフトウェアモデムに
おいて、前記データ転送制御手段は、前記受信データ保
持手段のデータ量が第１の設定値に達した場合、前記前
記データ転送手段に対して第１の割り込みを発生し、前
記送信データ保持手段のデータ量が第２の設定値より下
回った場合、前記前記データ転送手段に対して第２の割
り込みを発生し、前記データ転送手段は、前記第１の割
り込みが発生すると、前記受信データ保持手段に保持さ
れているデータを取り込み、前記第２の割り込みが発生
すると、前記送信データ保持手段に送信すべきデータを
転送するようにしてもよい。
【０００７】また、好ましい態様として、例えば請求項
３記載のように、請求項１または２記載のソフトウェア
モデムにおいて、前記データ転送手段は、前記受信デー
タ保持手段から取り込んだデータを復調処理し、前記送
信データ保持手段に送信すべきデータを変調処理するよ
うにしてもよい。
３記載のように、請求項１または２記載のソフトウェア
モデムにおいて、前記データ転送手段は、前記受信デー
タ保持手段から取り込んだデータを復調処理し、前記送
信データ保持手段に送信すべきデータを変調処理するよ
うにしてもよい。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態の構成を示すブロック図であ
る。図において、ＣＰＵ１は、所定のプログラムに従っ
て、ＯＳや、各種ドライバ、アプリケーションなどを実
行する。各種ドライバのうち、特に、本発明に係るプロ
グラムとしては、ソフトウェアモデムがあり、該ソフト
ウェアモデムに係るアプリケーションとしては、通信ソ
フトなどがある。ＲＯＭ２は、コンピュータのハードウ
ェアを制御するための基本的なソフトウェアなどが記憶
されている。ＲＡＭ３は、アプリケーションなどのＣＰ
Ｕによって実行されるソフトウェアが格納されたり、Ｃ
ＰＵのワーキングエリアとして用いられる。操作部４
は、キーボードやポインティングデバイス（トラックボ
ールやマウスなど）などからなる。表示部５は、液晶表
示器やＣＲＴなどからなる。
面を参照して説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態の構成を示すブロック図であ
る。図において、ＣＰＵ１は、所定のプログラムに従っ
て、ＯＳや、各種ドライバ、アプリケーションなどを実
行する。各種ドライバのうち、特に、本発明に係るプロ
グラムとしては、ソフトウェアモデムがあり、該ソフト
ウェアモデムに係るアプリケーションとしては、通信ソ
フトなどがある。ＲＯＭ２は、コンピュータのハードウ
ェアを制御するための基本的なソフトウェアなどが記憶
されている。ＲＡＭ３は、アプリケーションなどのＣＰ
Ｕによって実行されるソフトウェアが格納されたり、Ｃ
ＰＵのワーキングエリアとして用いられる。操作部４
は、キーボードやポインティングデバイス（トラックボ
ールやマウスなど）などからなる。表示部５は、液晶表
示器やＣＲＴなどからなる。
【０００９】次に、バッファ６は、ＣＰＵによってソフ
トウェアモデムが実現されているとき、送受信するデー
タを一時的に記憶する。Ａ／Ｄ・Ｄ／Ａ変換器７は、受
信したアナログ信号をデジタルデータに変換する一方、
送信すべきデジタルデータをアナログ信号に変換する。
ＮＣＵ（網制御装置）８は、アナログ電話回線に接続さ
れ、発呼・着呼処理、復旧・切断処理などの接続制御を
行う。
トウェアモデムが実現されているとき、送受信するデー
タを一時的に記憶する。Ａ／Ｄ・Ｄ／Ａ変換器７は、受
信したアナログ信号をデジタルデータに変換する一方、
送信すべきデジタルデータをアナログ信号に変換する。
ＮＣＵ（網制御装置）８は、アナログ電話回線に接続さ
れ、発呼・着呼処理、復旧・切断処理などの接続制御を
行う。
【００１０】次に、図２は、本実施形態によるバッファ
６の詳細な構成を示すブロック図である。図において、
受信シフトレジスタ１０は、ＮＣＵ８により受信され、
図１に示すＡ／Ｄ変換器７より変換されたデジタルデー
タ（シリアル）をパラレルデータに変換して受信ＦＩＦ
Ｏ１１に供給する。受信ＦＩＦＯ１１は、上記変換され
たパラレルデータを蓄積する。このとき、ＦＩＦＯのネ
スティングサイズを２４Ｗ（ワード）としている。次
に、送信ＦＩＦＯ１２は、ＣＰＵ１により変調処理され
た、送信すべきパラレルデータを蓄積する。送信シフト
レジスタ１３は、送信ＦＩＦＯ１２から所定のタイミン
グで供給されるパラレルデータをシリアルデータに変換
し、図１に示すＤ／Ａ変換器７へ供給する。
６の詳細な構成を示すブロック図である。図において、
受信シフトレジスタ１０は、ＮＣＵ８により受信され、
図１に示すＡ／Ｄ変換器７より変換されたデジタルデー
タ（シリアル）をパラレルデータに変換して受信ＦＩＦ
Ｏ１１に供給する。受信ＦＩＦＯ１１は、上記変換され
たパラレルデータを蓄積する。このとき、ＦＩＦＯのネ
スティングサイズを２４Ｗ（ワード）としている。次
に、送信ＦＩＦＯ１２は、ＣＰＵ１により変調処理され
た、送信すべきパラレルデータを蓄積する。送信シフト
レジスタ１３は、送信ＦＩＦＯ１２から所定のタイミン
グで供給されるパラレルデータをシリアルデータに変換
し、図１に示すＤ／Ａ変換器７へ供給する。
【００１１】タイミング制御部１４は、上記受信シフト
レジスタ１０および送信シフトレジスタ１３におけるデ
ータの送受信タイミングを制御する。ＦＩＦＯ制御部１
５は、受信ＦＩＦＯ１１に蓄積されたデータ量が第１の
設定値に達すると、ＣＰＵ１に対して第１の割り込みを
発生する。また、ＦＩＦＯ制御部１５は、送信ＦＩＦＯ
１２に蓄積されたデータ量が第２の設定値より少なくな
ると、ＣＰＵ１に対して第２の割り込みを発生する。
レジスタ１０および送信シフトレジスタ１３におけるデ
ータの送受信タイミングを制御する。ＦＩＦＯ制御部１
５は、受信ＦＩＦＯ１１に蓄積されたデータ量が第１の
設定値に達すると、ＣＰＵ１に対して第１の割り込みを
発生する。また、ＦＩＦＯ制御部１５は、送信ＦＩＦＯ
１２に蓄積されたデータ量が第２の設定値より少なくな
ると、ＣＰＵ１に対して第２の割り込みを発生する。
【００１２】ＣＰＵ１は、上記第１の割り込みを受ける
と、受信ＦＩＦＯ１１に蓄積されたデータを、全て予め
割り当てられた作業領域（データバスバッファ１６）に
転送し、受信ＦＩＦＯ１１を空にする。また、ＣＰＵ１
は、上記第２の割り込みを受けると、送信すべきデータ
をデータバスバッファ１６から送信ＦＩＦＯ１２に転送
する。
と、受信ＦＩＦＯ１１に蓄積されたデータを、全て予め
割り当てられた作業領域（データバスバッファ１６）に
転送し、受信ＦＩＦＯ１１を空にする。また、ＣＰＵ１
は、上記第２の割り込みを受けると、送信すべきデータ
をデータバスバッファ１６から送信ＦＩＦＯ１２に転送
する。
【００１３】Ｂ．実施形態の動作 次に、上述した実施形態の動作について説明する。ここ
で、図３は、データ受信時におけるＦＩＦＯ制御部の動
作を説明するためのフローチャートであり、図４は、デ
ータ送信時におけるＦＩＦＯ制御部の動作を説明するた
めのフローチャートである。また、図５は、ＣＰＵの動
作を説明するためのフローチャートである。
で、図３は、データ受信時におけるＦＩＦＯ制御部の動
作を説明するためのフローチャートであり、図４は、デ
ータ送信時におけるＦＩＦＯ制御部の動作を説明するた
めのフローチャートである。また、図５は、ＣＰＵの動
作を説明するためのフローチャートである。
【００１４】まず、受信時において、受信シフトレジス
タ１０を介して受信ＦＩＦＯ１１に順次データが入力さ
れる。ＦＩＦＯ制御部１５では、ステップＳ１０で、受
信ＦＩＦＯ１１のデータ量が第１の設定値に達したか否
かを判断し、達していなければ、当該ステップＳ１０を
繰り返し実行し、送信ＦＩＦＯ１２のデータ量を監視す
る。この間、受信ＦＩＦＯ１１には、受信シフトレジス
タ１０からパラレルデータが蓄積されていく。そして、
受信ＦＩＦＯ１１に蓄積されたデータが第１の設定値に
達すると、ステップＳ１２へ進み、ＣＰＵ１に対して第
１の割り込みを発生する。この第１の割り込みにより、
ＣＰＵ１は、現在行っている処理を一旦保留し、このＣ
ＰＵ１の制御に基づいて受信ＦＩＦＯ１１に蓄積された
データを転送する。
タ１０を介して受信ＦＩＦＯ１１に順次データが入力さ
れる。ＦＩＦＯ制御部１５では、ステップＳ１０で、受
信ＦＩＦＯ１１のデータ量が第１の設定値に達したか否
かを判断し、達していなければ、当該ステップＳ１０を
繰り返し実行し、送信ＦＩＦＯ１２のデータ量を監視す
る。この間、受信ＦＩＦＯ１１には、受信シフトレジス
タ１０からパラレルデータが蓄積されていく。そして、
受信ＦＩＦＯ１１に蓄積されたデータが第１の設定値に
達すると、ステップＳ１２へ進み、ＣＰＵ１に対して第
１の割り込みを発生する。この第１の割り込みにより、
ＣＰＵ１は、現在行っている処理を一旦保留し、このＣ
ＰＵ１の制御に基づいて受信ＦＩＦＯ１１に蓄積された
データを転送する。
【００１５】次に、送信時において、ＣＰＵ１は、送信
するべき所定量のデータを送信ＦＩＦＯ１２へ転送する
と、一旦データの転送を保留して、割り込みが発生する
まで他の処理を実行する。ＦＩＦＯ制御部１５では、ス
テップＳ２０で、送信ＦＩＦＯ１２のデータ量が第２の
設定値より少なくなったか否かを判断し、少なくなって
いなければ、当該ステップＳ２０を繰り返し実行し、送
信ＦＩＦＯ１２のデータ量を監視する。この間、送信Ｆ
ＩＦＯ１２に蓄積されたデータは、送信シフトレジスタ
１３、Ｄ／Ａ変換器７、ＮＣＵ８を介して送信される。
そして、送信ＦＩＦＯ１２のデータ量が第２の設定値よ
り少なくなると、ステップＳ２２へ進み、ＣＰＵ１に対
して第２の割り込みを発生する。
するべき所定量のデータを送信ＦＩＦＯ１２へ転送する
と、一旦データの転送を保留して、割り込みが発生する
まで他の処理を実行する。ＦＩＦＯ制御部１５では、ス
テップＳ２０で、送信ＦＩＦＯ１２のデータ量が第２の
設定値より少なくなったか否かを判断し、少なくなって
いなければ、当該ステップＳ２０を繰り返し実行し、送
信ＦＩＦＯ１２のデータ量を監視する。この間、送信Ｆ
ＩＦＯ１２に蓄積されたデータは、送信シフトレジスタ
１３、Ｄ／Ａ変換器７、ＮＣＵ８を介して送信される。
そして、送信ＦＩＦＯ１２のデータ量が第２の設定値よ
り少なくなると、ステップＳ２２へ進み、ＣＰＵ１に対
して第２の割り込みを発生する。
【００１６】また、ＣＰＵ１においては、ステップＳ３
０で、ＦＩＦＯ制御部１５から割り込みを受信すると、
現在行っている処理を一旦保留して、ステップＳ３２
で、受信時によるものか送信時によるものか、すなわち
第１の割り込み信号であるか、第２の割り込み信号であ
るかを判断する。そして、第１の割り込み信号を受信し
た場合には、ステップＳ３４へ進み、受信ＦＩＦＯ１１
から受信データを取り出し、データバスバッファ１６に
転送し、受信ＦＩＦＯ１１を空にする。一方、第２の割
り込み信号を受信した場合には、ステップＳ３６へ進
み、送信データを送信ＦＩＦＯ１２に転送する。以下、
ＣＰＵ１は、割り込みが発生する度に、受信ＦＩＦＯ１
１または送信ＦＩＦＯ１２に対するデータ転送を繰り返
す。
０で、ＦＩＦＯ制御部１５から割り込みを受信すると、
現在行っている処理を一旦保留して、ステップＳ３２
で、受信時によるものか送信時によるものか、すなわち
第１の割り込み信号であるか、第２の割り込み信号であ
るかを判断する。そして、第１の割り込み信号を受信し
た場合には、ステップＳ３４へ進み、受信ＦＩＦＯ１１
から受信データを取り出し、データバスバッファ１６に
転送し、受信ＦＩＦＯ１１を空にする。一方、第２の割
り込み信号を受信した場合には、ステップＳ３６へ進
み、送信データを送信ＦＩＦＯ１２に転送する。以下、
ＣＰＵ１は、割り込みが発生する度に、受信ＦＩＦＯ１
１または送信ＦＩＦＯ１２に対するデータ転送を繰り返
す。
【００１７】このように、上述した実施形態によればＦ
ＩＦＯ制御部１５によって、受信ＦＩＦＯ１１および送
信ＦＩＦＯ１２に蓄積されるデータ量を動的に設定する
ことが可能となり、また割り込みが発生するまで他の処
理を実行できるのでＯＳの動作に依存することなく、円
滑にデータ伝送することができる。
ＩＦＯ制御部１５によって、受信ＦＩＦＯ１１および送
信ＦＩＦＯ１２に蓄積されるデータ量を動的に設定する
ことが可能となり、また割り込みが発生するまで他の処
理を実行できるのでＯＳの動作に依存することなく、円
滑にデータ伝送することができる。
【００１８】なお、上述した実施形態において、受信の
場合、ＦＩＦＯ制御部１５における第１の設定値を、受
信ＦＩＦＯのサイズより小さくしておいてもよい。この
場合、仮にＯＳのスケジューリング等でコールされるタ
イミングが遅くなっても、受信したデータを失うことな
く、データバスバッファ１６に転送することができる。
場合、ＦＩＦＯ制御部１５における第１の設定値を、受
信ＦＩＦＯのサイズより小さくしておいてもよい。この
場合、仮にＯＳのスケジューリング等でコールされるタ
イミングが遅くなっても、受信したデータを失うことな
く、データバスバッファ１６に転送することができる。
【００１９】
【発明の効果】請求項１記載の発明によれば、監視手段
により、受信データ保持手段および送信データ保持手段
の双方のデータ量を監視し、データ転送制御手段によ
り、前記受信データ保持手段または前記送信データ保持
手段のデータ量に応じて、前記受信データ保持手段また
は前記送信データ保持手段に対するデータの転送を制御
するとともに、前記データ転送制御手段により、データ
転送手段に対して、割り込みを発生することによってデ
ータ転送を指示し、データ転送手段により、前記受信デ
ータ保持手段に保持されているデータを取り込むととも
に、前記送信データ保持手段に送信すべきデータを転送
するようにしたので、オペレーティグ・システムの動作
に依存することなく、電話回線を用いて円滑にデータ伝
送することができるという利点が得られる。
により、受信データ保持手段および送信データ保持手段
の双方のデータ量を監視し、データ転送制御手段によ
り、前記受信データ保持手段または前記送信データ保持
手段のデータ量に応じて、前記受信データ保持手段また
は前記送信データ保持手段に対するデータの転送を制御
するとともに、前記データ転送制御手段により、データ
転送手段に対して、割り込みを発生することによってデ
ータ転送を指示し、データ転送手段により、前記受信デ
ータ保持手段に保持されているデータを取り込むととも
に、前記送信データ保持手段に送信すべきデータを転送
するようにしたので、オペレーティグ・システムの動作
に依存することなく、電話回線を用いて円滑にデータ伝
送することができるという利点が得られる。
【００２０】また、請求項２記載の発明によれば、前記
データ転送制御手段では、前記受信データ保持手段のデ
ータ量が第１の設定値に達した場合、前記前記データ転
送手段に対して第１の割り込みを発生し、前記送信デー
タ保持手段のデータ量が第２の設定値より下回った場
合、前記前記データ転送手段に対して第２の割り込みを
発生するようにするとともに、前記データ転送手段で
は、前記第１の割り込みが発生すると、前記受信データ
保持手段に保持されているデータを取り込み、前記第２
の割り込みが発生すると、前記送信データ保持手段に送
信すべきデータを転送するようにしたので、オペレーテ
ィグ・システムの動作に依存することなく、アナログ電
話回線を用いて円滑にデータ伝送することができるとい
う利点が得られる。
データ転送制御手段では、前記受信データ保持手段のデ
ータ量が第１の設定値に達した場合、前記前記データ転
送手段に対して第１の割り込みを発生し、前記送信デー
タ保持手段のデータ量が第２の設定値より下回った場
合、前記前記データ転送手段に対して第２の割り込みを
発生するようにするとともに、前記データ転送手段で
は、前記第１の割り込みが発生すると、前記受信データ
保持手段に保持されているデータを取り込み、前記第２
の割り込みが発生すると、前記送信データ保持手段に送
信すべきデータを転送するようにしたので、オペレーテ
ィグ・システムの動作に依存することなく、アナログ電
話回線を用いて円滑にデータ伝送することができるとい
う利点が得られる。
【００２１】また、請求項３記載の発明によれば、前記
データ転送手段において、前記受信データ保持手段から
取り込んだデータを復調処理し、前記送信データ保持手
段に送信すべきデータを変調処理するようにしたので、
オペレーティグ・システムの動作に依存することなく、
アナログ電話回線を用いて円滑にデータ伝送することが
できるという利点が得られる。
データ転送手段において、前記受信データ保持手段から
取り込んだデータを復調処理し、前記送信データ保持手
段に送信すべきデータを変調処理するようにしたので、
オペレーティグ・システムの動作に依存することなく、
アナログ電話回線を用いて円滑にデータ伝送することが
できるという利点が得られる。
【図１】本発明の実施形態の構成を示すブロック図であ
る。
る。
【図２】本実施形態によるバッファ６の詳細な構成を示
すブロック図である。
すブロック図である。
【図３】受信時におけるＦＩＦＯ制御部の動作を説明す
るためのフローチャートである。
るためのフローチャートである。
【図４】送信時におけるＦＩＦＯ制御部の動作を説明す
るためのフローチャートである。
るためのフローチャートである。
【図５】ＣＰＵの動作を説明するためのフローチャート
である。
である。
１ ＣＰＵ（データ転送手段） ２ ＲＯＭ ３ ＲＡＭ ４ 操作部 ５ 表示部 ６ バッファ ７ Ａ／Ｄ・Ｄ／Ａ変換部 ８ ＮＣＵ １０ 受信シフトレジスタ １１ 受信ＦＩＦＯ（受信データ保持手段） １２ 送信ＦＩＦＯ（送信データ保持手段） １３ 送信シフトレジスタ １４ タイミング制御部 １５ ＦＩＦＯ制御部（監視手段、データ転送制御手
段） １６ データバスバッファ
段） １６ データバスバッファ
Claims (3)
- 【請求項１】 ソフトウェアにより変復調を行い、電話
回線を用いたデータ伝送を実現するソフトウェアモデム
において、 受信したデータを保持する受信データ保持手段と、 送信すべきデータを保持する送信データ保持手段と、 前記受信データ保持手段および前記送信データ保持手段
の双方のデータ量を監視する監視手段と、 前記監視手段による監視に基づき、前記受信データ保持
手段または前記送信データ保持手段のデータ量に応じ
て、前記受信データ保持手段または前記送信データ保持
手段に対するデータの転送を制御するデータ転送制御手
段と、 前記データ転送制御手段による制御に基づいて、前記受
信データ保持手段に保持されているデータを取り込むと
ともに、前記送信データ保持手段に送信すべきデータを
転送するデータ転送手段とを具備し、 前記データ転送制御手段は、前記データ転送手段に対し
て、割り込みを発生することにより、データ転送を指示
することを特徴とするソフトウェアモデム。 - 【請求項２】 前記データ転送制御手段は、前記受信デ
ータ保持手段のデータ量が第１の設定値に達した場合、
前記前記データ転送手段に対して第１の割り込みを発生
し、前記送信データ保持手段のデータ量が第２の設定値
より下回った場合、前記前記データ転送手段に対して第
２の割り込みを発生し、 前記データ転送手段は、前記第１の割り込みが発生する
と、前記受信データ保持手段に保持されているデータを
取り込み、前記第２の割り込みが発生すると、前記送信
データ保持手段に送信すべきデータを転送することを特
徴とする請求項１記載のソフトウェアモデム。 - 【請求項３】 前記データ転送手段は、前記受信データ
保持手段から取り込んだデータを復調処理し、前記送信
データ保持手段に送信すべきデータを変調処理すること
を特徴とする請求項１または２記載のソフトウェアモデ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003842A JP2001197128A (ja) | 2000-01-12 | 2000-01-12 | ソフトウェアモデム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003842A JP2001197128A (ja) | 2000-01-12 | 2000-01-12 | ソフトウェアモデム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001197128A true JP2001197128A (ja) | 2001-07-19 |
Family
ID=18532719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003842A Pending JP2001197128A (ja) | 2000-01-12 | 2000-01-12 | ソフトウェアモデム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001197128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325113A (ja) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | ソフトウェアモデム及びその割り込み制御方法 |
-
2000
- 2000-01-12 JP JP2000003842A patent/JP2001197128A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325113A (ja) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | ソフトウェアモデム及びその割り込み制御方法 |
| JP4690576B2 (ja) * | 2001-04-26 | 2011-06-01 | パナソニックシステムネットワークス株式会社 | ソフトウェアモデム及びそれを備えた通信端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943479A (en) | Method for reducing the rate of interrupts in a high speed I/O controller | |
| US5706281A (en) | Data transfer system | |
| US6092095A (en) | Real-time task manager for a personal computer | |
| US5938748A (en) | Data transfer mechanism for transfer of real-time data including real-time data computed on-the-fly | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| CN104904169A (zh) | 调整线程优先级以改进点到点(p2p)器件之间的吞吐量 | |
| US6173343B1 (en) | Data processing system and method with central processing unit-determined peripheral device service | |
| WO1998040813A1 (en) | Communications system utilizing non-fixed buffer size | |
| JP2001197128A (ja) | ソフトウェアモデム | |
| KR100261813B1 (ko) | 티씨피의 오오비 채널을 이용한 부가 데이터 전송방법 | |
| US6405268B1 (en) | Dynamic block processing in a host signal processing modem | |
| US20110055421A1 (en) | Information processing apparatus, method for controlling information processing apparatus, and program | |
| KR100270516B1 (ko) | 전전자교환기의 데이터 인터페이스 장치 및 그 방법 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JPS62200856A (ja) | 音声信号・デ−タ伝送方式 | |
| JPH06252977A (ja) | 端末装置 | |
| JPH04335455A (ja) | 異なるコード体系のコンピュータ間通信方式 | |
| JPH01180159A (ja) | 伝送制御方法およびその装置 | |
| JPH04183145A (ja) | 通信制御装置 | |
| JPH06120986A (ja) | バッファ管理方式 | |
| JPH0418652A (ja) | データ通信システム | |
| JPH08111758A (ja) | ファクシミリ装置 | |
| JPH08317013A (ja) | インターフェイスの制御方式 | |
| JPH04256255A (ja) | 通信装置 |