JP2001196416A - Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof - Google Patents

Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof

Info

Publication number
JP2001196416A
JP2001196416A JP2000316351A JP2000316351A JP2001196416A JP 2001196416 A JP2001196416 A JP 2001196416A JP 2000316351 A JP2000316351 A JP 2000316351A JP 2000316351 A JP2000316351 A JP 2000316351A JP 2001196416 A JP2001196416 A JP 2001196416A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
photosensitive resin
electrode pads
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000316351A
Other languages
Japanese (ja)
Inventor
Noboru Taguchi
昇 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2000316351A priority Critical patent/JP2001196416A/en
Publication of JP2001196416A publication Critical patent/JP2001196416A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]

Abstract

PROBLEM TO BE SOLVED: To enable semiconductor devices to be densely and very reliably surface-mounted on a circuit board. SOLUTION: A semiconductor device 10 is arranged on a circuit board 26 bringing protrudent electrodes 22 into direct contact with circuit electrodes 28, ultrasonic vibrations and a pressure are given to the bump electrode 22 from the semiconductor device 10 by an ultrasonic pressure-bonding tool, and heat is applied to the bump electrode 22 from the circuit board 26, by which the protrudent electrode 22 is bonded to the joint surface 25 of the circuit electrode 28 by diffusion. Sealing resin 32 is filled into a gap between the semiconductor device 10 and the circuit board 26 and cured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、突起電極を有す
る表面実装型の半導体装置を回路電極を有する回路基板
に、電気的および機械的に接続する半導体装置の実装構
造および実装方法に関し、さらに、その実装構造に適し
た半導体装置とその半導体装置の製造方法にも関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting structure and a method for electrically and mechanically connecting a surface mount type semiconductor device having a projecting electrode to a circuit board having a circuit electrode. The present invention also relates to a semiconductor device suitable for the mounting structure and a method for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】集積回路(IC)や大規模集積回路(L
SI)などを構成する半導体装置として、表面実装型の
半導体装置が多く使用されるようになっている。そし
て、表面実装型の半導体装置には、回路電極を有する回
路基板に実装する際に、その回路電極と電気的および機
械的に接続するために、表面に多数の突起電極(Bump)
が列設されているものがある。
2. Description of the Related Art Integrated circuits (ICs) and large-scale integrated circuits (L
Surface-mount type semiconductor devices are increasingly used as semiconductor devices that constitute SI) and the like. In a surface-mount type semiconductor device, when mounted on a circuit board having circuit electrodes, a large number of bump electrodes (Bumps) are formed on the surface to electrically and mechanically connect the circuit electrodes.
Some are arranged in a row.

【0003】その一例として、ストレートウオール形状
の突起電極を備えた半導体装置の断面構造を図35に示
す。この半導体装置10は、集積回路(図示は省略して
いる)を形成した半導体チップ11の表面(図35では
上面)に、その集積回路を外部回路と接続するための電
極パッド14が、紙面に垂直な方向の側縁に沿って多数
設けられている。なお、図35では、半導体チップ11
の左右両側縁に沿う各列の複数の電極パッド14のう
ち、1個ずつのみを示している。
As one example, FIG. 35 shows a cross-sectional structure of a semiconductor device provided with a straight wall-shaped protruding electrode. In this semiconductor device 10, an electrode pad 14 for connecting the integrated circuit to an external circuit is provided on a surface (an upper surface in FIG. 35) of a semiconductor chip 11 on which an integrated circuit (not shown) is formed. Many are provided along the side edge of a perpendicular direction. In FIG. 35, the semiconductor chip 11
3 shows only one of the plurality of electrode pads 14 in each row along the left and right side edges.

【0004】その各電極パッド14の周縁部を被覆し、
その内側を露出させるように電極パッド14上に開口を
形成した絶縁膜16が、半導体チップ11上の全面に設
けられている。そして、その絶縁膜16の開口の周縁部
と電極パッド14の露出部に密着して下部電極19が設
けられている。さらに、その下部電極19上には、スト
レートウオール状に形成された突起電極22が設けられ
ている。
The periphery of each of the electrode pads 14 is covered,
An insulating film 16 having an opening formed on the electrode pad 14 so as to expose the inside thereof is provided on the entire surface of the semiconductor chip 11. A lower electrode 19 is provided in close contact with the periphery of the opening of the insulating film 16 and the exposed portion of the electrode pad 14. Further, a projection electrode 22 formed in a straight wall shape is provided on the lower electrode 19.

【0005】この突起電極の形状には、基部よりも上部
の方が大きいマッシュルーム状をなすものもある。しか
し、ストレートウオール状の突起電極の方が、半導体チ
ップに沿う横方向への広がりを少なくすることができ、
それだけ突起電極の配設密度を高くして、外部回路との
接続ピッチを微細化することができる。
Some protruding electrodes have a mushroom shape in which the upper part is larger than the base part. However, the straight wall-shaped projection electrode can reduce the spread in the lateral direction along the semiconductor chip,
By so increasing the arrangement density of the protruding electrodes, the connection pitch with the external circuit can be reduced.

【0006】次に、このような突起電極を有する半導体
装置を回路電極を有する回路基板に実装した従来の実装
構造を図36に示す。図36では、半導体装置10を図
35に示した状態から上下を反転して突起電極22を下
側にした状態で回路基板26上に載置し、その半導体装
置10と回路基板26とを異方性導電接着剤44によっ
て接着している。
Next, FIG. 36 shows a conventional mounting structure in which a semiconductor device having such protruding electrodes is mounted on a circuit board having circuit electrodes. 36, the semiconductor device 10 is placed upside down from the state shown in FIG. 35 on a circuit board 26 with the protruding electrodes 22 facing down, and the semiconductor device 10 is different from the circuit board 26. They are bonded by an isotropic conductive adhesive 44.

【0007】その異方性導電接着剤44は、絶縁性接着
剤46に多数の導電粒子42を分散させたもので、各突
起電極22と回路基板26上の回路電極28との電気的
接続はその導電粒子42によって行い、半導体装置10
と回路基板26との機械的な接続は絶縁性接着剤46に
よって行っている。
[0007] The anisotropic conductive adhesive 44 is obtained by dispersing a large number of conductive particles 42 in an insulating adhesive 46, and the electrical connection between each protruding electrode 22 and the circuit electrode 28 on the circuit board 26 is established. By using the conductive particles 42, the semiconductor device 10
The mechanical connection between the substrate and the circuit board 26 is made by an insulating adhesive 46.

【0008】ここで、図35に示した従来の半導体装置
の製造方法を図33と図34を用いて簡単に説明し、そ
の半導体装置の従来の実装方法を図36によって説明す
る。まず、図33に示すように、複数の半導体チップ用
の集積回路(図示は省略)およびそれを外部回路に接続
するための複数の電極パッドを設けた半導体基板12上
の全面に、絶縁膜16を形成し、フォトエッチング技術
により各電極パッド14上に開口16aを形成して、各
電極パッド14の周縁部のみを被覆して大部分を露出さ
せる。
Here, a method of manufacturing the conventional semiconductor device shown in FIG. 35 will be briefly described with reference to FIGS. 33 and 34, and a conventional mounting method of the semiconductor device will be described with reference to FIG. First, as shown in FIG. 33, an insulating film 16 is formed on the entire surface of a semiconductor substrate 12 provided with a plurality of integrated circuits for semiconductor chips (not shown) and a plurality of electrode pads for connecting them to an external circuit. Is formed, and an opening 16a is formed on each of the electrode pads 14 by a photo-etching technique, so that only the peripheral portion of each of the electrode pads 14 is covered and most of the electrode pad 14 is exposed.

【0009】なお、図33と図34には、半導体基板1
2の一部(半導体装置1個分より幾分大きい領域)のみ
を拡大して示している。次いで、この半導体基板12の
絶縁膜16およびその開口16a内に露出する各電極パ
ッド14上の全面に、アルミニウム膜、クロム膜、およ
び銅膜をスパッタリングによって順次形成し、アルミニ
ウム−クロム−銅の積層膜による共通電極膜18を設け
る。
FIGS. 33 and 34 show the semiconductor substrate 1
2, only a part (a region slightly larger than one semiconductor device) is shown in an enlarged manner. Then, an aluminum film, a chromium film, and a copper film are sequentially formed on the entire surface of the insulating film 16 of the semiconductor substrate 12 and the electrode pads 14 exposed in the openings 16a by sputtering, and a laminate of aluminum-chromium-copper is formed. A common electrode film 18 of a film is provided.

【0010】その後、この共通電極膜18上の全面に、
図34に示す感光性樹脂20を回転塗布法により20μ
m〜25μmの厚さに形成し、フォトリソグラフィー技
術により、その感光性樹脂20の各電極パッド14上
に、その各電極パッド14と略同じ大きさの開口部20
aを形成する。
Thereafter, the entire surface of the common electrode film 18 is
The photosensitive resin 20 shown in FIG.
An opening 20 having a thickness substantially equal to that of each electrode pad 14 is formed on each electrode pad 14 of the photosensitive resin 20 by photolithography technology.
a is formed.

【0011】つぎに、この半導体基板12を亜硫酸金ナ
トリウムからなる金めっき液に浸漬し、共通電極膜18
をめっき用電極として使用する電解めっきによって、感
光性樹脂20の開口部20a内の共通電極膜18上に、
図34に示す突起電極22を15μm〜20μmの厚さ
に形成する。
Next, the semiconductor substrate 12 is immersed in a gold plating solution composed of sodium gold sulfite to form a common electrode film 18.
Is formed on the common electrode film 18 in the opening 20a of the photosensitive resin 20 by electrolytic plating using as a plating electrode.
The protruding electrode 22 shown in FIG. 34 is formed to a thickness of 15 μm to 20 μm.

【0012】その後、感光性樹脂20を除去し、突起電
極22をエッチングマスクに使用して、共通電極膜18
をエッチングして、突起電極22の下部以外の大部分を
除去して、図35に示した下部電極19を形成し、各電
極パッド14上に個別に下部電極19を介して突起電極
22を設けた構造を得る。つぎに、ダイシング工程によ
り、この半導体基板12を個々の半導体チップ11に切
断し、図35に示した半導体装置10を得る。
Thereafter, the photosensitive resin 20 is removed, and the common electrode film 18 is formed using the protruding electrodes 22 as an etching mask.
Is etched to remove most of the parts other than the lower part of the protruding electrodes 22 to form the lower electrodes 19 shown in FIG. 35, and the protruding electrodes 22 are individually provided on the respective electrode pads 14 via the lower electrodes 19. Obtain the structure. Next, the semiconductor substrate 12 is cut into individual semiconductor chips 11 by a dicing process to obtain the semiconductor device 10 shown in FIG.

【0013】この半導体装置10を回路基板に実装する
には、図36に示すように、エポキシ系樹脂からなる絶
縁性接着剤46に導電粒子42を混在させた異方性導電
接着剤44を、複数の突起電極22を有する半導体装置
10と対面配置した複数の回路電極28を有する回路基
板26との間に介在させ、突起電極22と回路電極26
間に圧力と熱を加える。
To mount the semiconductor device 10 on a circuit board, as shown in FIG. 36, an anisotropic conductive adhesive 44 in which conductive particles 42 are mixed in an insulating adhesive 46 made of epoxy resin is used. The protruding electrode 22 and the circuit electrode 26 are interposed between the semiconductor device 10 having the plurality of protruding electrodes 22 and the circuit board 26 having the plurality of circuit electrodes 28 disposed facing each other.
Apply pressure and heat in between.

【0014】それによって、各突起電極22と回路電極
28との間に導電粒子42が挟持され、突起電極22と
回路電極28の電気的な接続がなされる。同時に、絶縁
性接着剤46によって、半導体装置10と回路基板26
との機械的な接続と、突起電極22と回路電極28の接
続部の封止がなされる。
As a result, the conductive particles 42 are sandwiched between each protruding electrode 22 and the circuit electrode 28, and the protruding electrode 22 and the circuit electrode 28 are electrically connected. At the same time, the semiconductor device 10 and the circuit board 26 are
And the connection between the protruding electrode 22 and the circuit electrode 28 is sealed.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の実装構造および実装方法では、
各突起電極22と回路電極28の間で、例えば初期に
0.1Ω以下という充分小さな接続抵抗値と高信頼性と
を確保するためには、突起電極22と回路基板26の回
路電極28との間に10個以上の導電粒子42を確保す
る必要がある。
However, in such a conventional semiconductor device mounting structure and mounting method,
In order to ensure a sufficiently small connection resistance value of, for example, 0.1 Ω or less and high reliability between each of the projecting electrodes 22 and the circuit electrode 28, the connection between the projecting electrode 22 and the circuit electrode 28 of the circuit board 26 is required. It is necessary to secure 10 or more conductive particles 42 between them.

【0016】異方性導電接着剤44の絶縁性接着剤46
中に混在させた導電粒子42は、直径が約5μmのプラ
スチックビーズの表面にニッケルと金の2層の被膜が形
成されている。この導電粒子42の1個当たりの接続抵
抗値は約1Ωであり、突起電極22と回路電極28との
間に10個の導電粒子42を確保することによって、初
期の接続抵抗値を0.1Ω程度に設定することができ、
温度85℃/湿度85%の雰囲気中における高温高湿信
頼性試験を1000時間行った後の接続抵抗値を1Ω以
下にすることができる。
The insulating adhesive 46 of the anisotropic conductive adhesive 44
The conductive particles 42 mixed therein have a two-layer coating of nickel and gold formed on the surface of plastic beads having a diameter of about 5 μm. The connection resistance value of each conductive particle 42 is about 1Ω. By securing 10 conductive particles 42 between the protruding electrode 22 and the circuit electrode 28, the initial connection resistance value is 0.1Ω. Can be set to about
The connection resistance value after performing the high-temperature and high-humidity reliability test in an atmosphere of a temperature of 85 ° C. and a humidity of 85% for 1000 hours can be reduced to 1Ω or less.

【0017】高温高湿信頼性試験によって接続抵抗値が
上昇する理由は、突起電極22と回路電極28との間の
絶縁性接着剤46であるエポキシ系接着剤の劣化により
接着力が低下し、突起電極22と回路電極26との間隔
寸法が若干広がることによって、導電粒子42の接続面
積が低下するためである。
The reason why the connection resistance value is increased by the high-temperature and high-humidity reliability test is that the adhesive strength decreases due to the deterioration of the epoxy-based adhesive which is the insulating adhesive 46 between the protruding electrode 22 and the circuit electrode 28, This is because the connection area of the conductive particles 42 is reduced by slightly increasing the distance between the projection electrode 22 and the circuit electrode 26.

【0018】突起電極22と回路電極28との間に導電
粒子42を10個以上確保するためには、突起電極22
の頂面の面積を3000μm2以上にしなければならな
い。また、隣接する突起電極22相互間の絶縁性を確保
するためには、導電粒子42の直径(5μm)の3倍
(15μm)以上の間隔を設けなければならない。その
ため、従来の半導体装置の実装構造および実装方法で
は、回路電極28と突起電極22とを低接続抵抗値で接
続し、且つ隣接する突起電極22の相互間の確実な絶縁
を確保して微細なピッチでの接続を行うことは極めて困
難であった。
In order to secure 10 or more conductive particles 42 between the projecting electrode 22 and the circuit electrode 28,
Must have an area of 3000 μm 2 or more. In addition, in order to ensure insulation between the adjacent protruding electrodes 22, an interval of three times (15 μm) or more the diameter (5 μm) of the conductive particles 42 must be provided. Therefore, in the conventional mounting structure and mounting method of a semiconductor device, the circuit electrode 28 and the protruding electrode 22 are connected with a low connection resistance value, and a reliable insulation between the adjacent protruding electrodes 22 is ensured to achieve a fine structure. It was extremely difficult to make connections at the pitch.

【0019】この発明は、上記課題を解決し、半導体装
置の回路基板への表面実装において、突起電極と回路電
極間の接続抵抗を充分に小さくし、且つ隣接する電極間
の絶縁性を充分確保して、微細な電極ピッチで高密度な
接続を可能にすることを目的とする。
The present invention solves the above-mentioned problems, and in the surface mounting of a semiconductor device on a circuit board, the connection resistance between the protruding electrode and the circuit electrode is made sufficiently small, and the insulation between the adjacent electrodes is sufficiently ensured. It is another object of the present invention to enable high-density connection with a fine electrode pitch.

【0020】[0020]

【課題を解決するための手段】この発明は、上記目的を
達成するために、次のような半導体装置の実装構造と実
装方法、およびその実装構造に適した半導体装置とその
製造方法を提供するものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides the following mounting structure and mounting method of a semiconductor device, and a semiconductor device suitable for the mounting structure and a manufacturing method thereof. Things.

【0021】まず、この発明による半導体装置の実装構
造は、半導体チップの一面に複数の電極パッドとその各
電極パッドにそれぞれ個別に導通する複数の突起電極と
を有する半導体装置を、一面に複数の突起電極と個別に
接続される複数の回路電極を有する回路基板に実装した
半導体装置の実装構造である。そして、その半導体装置
の各突起電極と回路基板の各回路電極の対向する面が直
接接合し、その接合面が拡散接合していることを特徴と
する。上記突起電極は、金でストレートウォール形状に
形成され、回路電極と接合する面がほぼ平面状(接合し
た状態で)であるとよい。
First, the mounting structure of the semiconductor device according to the present invention comprises a semiconductor device having a plurality of electrode pads on one surface of a semiconductor chip and a plurality of protruding electrodes individually conducting to each of the electrode pads. 1 is a mounting structure of a semiconductor device mounted on a circuit board having a plurality of circuit electrodes individually connected to protruding electrodes. Then, the opposing surfaces of the respective projecting electrodes of the semiconductor device and the respective circuit electrodes of the circuit board are directly joined, and the joining surfaces are diffusion joined. The protruding electrode is preferably formed in a straight wall shape with gold, and a surface to be bonded to the circuit electrode is substantially planar (in a bonded state).

【0022】また、この発明による半導体装置の実装方
法は、上述のような実装構造を実現するための方法であ
り、次の各工程を有することを特徴とする。上述した複
数の突起電極を有する半導体装置を、複数の回路電極を
有する回路基板上に、各突起電極をそれぞれ各回路電極
と対向させるように位置合わせして配置する工程、上記
半導体装置の各突起電極と上記回路基板の各回路電極の
それぞれ対向する面を直接接触させる工程と、上記突起
電極と回路電極に対して超音波振動又は熱を加えながら
加圧して、その接触面を拡散接合させる工程、
A method of mounting a semiconductor device according to the present invention is a method for realizing the above-described mounting structure, and has the following steps. A step of arranging the semiconductor device having the plurality of projecting electrodes described above on a circuit board having a plurality of circuit electrodes such that each projecting electrode is opposed to each circuit electrode; A step of directly contacting the electrodes and the respective opposing surfaces of the circuit electrodes of the circuit board, and a step of applying pressure while applying ultrasonic vibration or heat to the projecting electrodes and the circuit electrodes to diffusely bond the contact surfaces. ,

【0023】この半導体装置の実装方法において、上記
半導体装置を回路基板上に配置する工程の前に、上記半
導体装置の各突起電極に対して加熱処理を行ってその硬
度を低くする工程を有するとよい。その場合、上記各突
起電極が金で形成されている半導体装置を使用し、上記
各突起電極の硬度を低くする工程で、窒素ガスを導入し
た炉内で250から350℃の温度で加熱処理を行っ
て、各突起電極のビッカース硬度が40から60になる
ようにするとよい。
In this method of mounting a semiconductor device, the method may further include, before the step of arranging the semiconductor device on a circuit board, a step of performing a heat treatment on each protruding electrode of the semiconductor device to reduce its hardness. Good. In this case, using a semiconductor device in which each of the protruding electrodes is made of gold, and performing a heat treatment at a temperature of 250 to 350 ° C. in a furnace introduced with nitrogen gas in a step of reducing the hardness of each of the protruding electrodes. It is preferable that the Vickers hardness of each protruding electrode be 40 to 60.

【0024】また、上記突起電極と回路電極の接触面を
拡散接合させる工程において、突起電極と回路電極に対
して超音波振動と荷重を加えながら加熱するのが望まし
い。その場合、上記超音波振動の周波数を20から30
KHzにし、その出力を突起電極1個あたり50から2
00mWとし、上記荷重を突起電極1個あたり30から
100gにし、上記加熱する温度を150から200℃
にするとよい。また、上記半導体装置の突起電極を有す
る面とは反対側の面から超音波振動と荷重を加え、上記
回路基板の回路電極を有する面とは反対側の面から加熱
を行うとよい。
In the step of diffusing and joining the contact surface between the projecting electrode and the circuit electrode, it is desirable to heat the projecting electrode and the circuit electrode while applying ultrasonic vibration and load. In that case, the frequency of the ultrasonic vibration is set to 20 to 30.
KHz and the output is 50 to 2 per protruding electrode.
00 mW, the load is 30 to 100 g per one projecting electrode, and the heating temperature is 150 to 200 ° C.
It is good to Further, it is preferable that ultrasonic vibration and a load are applied from the surface of the semiconductor device opposite to the surface having the protruding electrodes, and heating is performed from the surface of the circuit board opposite to the surface having the circuit electrodes.

【0025】さらに、このような半導体装置の実装方法
において、上記突起電極と回路電極の接触面を拡散接合
させる工程の後に、上記半導体装置と回路基板との間の
隙間にエポキシ樹脂からなる封止樹脂を注入して焼成処
理を行い、その封止樹脂を硬化させる工程を有するのが
望ましい。
Further, in such a semiconductor device mounting method, after the step of diffusing and joining the contact surface between the protruding electrode and the circuit electrode, the gap between the semiconductor device and the circuit board is sealed with epoxy resin. It is desirable to include a step of injecting a resin, performing a baking treatment, and curing the sealing resin.

【0026】この発明による半導体装置は、集積回路お
よびそれを外部回路に接続するための複数の電極パッド
を設けた半導体チップと、その半導体チップの複数の電
極パッドを設けた面上を被覆し、その各電極パッド上に
開口を有する絶縁膜と、その絶縁膜の各開口内の各電極
パッドの中央部上に設けた嵩上げ部材と、上記絶縁膜の
各開口を通して各電極パッドと個別に導通して、絶縁膜
の開口の周縁部上および上記嵩上げ部材上に亘って設け
られた複数の下部電極と、その各下部電極上にそれぞれ
設けられ、頂面の中央部がその周縁部より上記嵩上げ部
材の厚さ分だけ高く形成されている複数の突起電極とか
らなる。
A semiconductor device according to the present invention covers an integrated circuit, a semiconductor chip provided with a plurality of electrode pads for connecting the integrated circuit to an external circuit, and a surface of the semiconductor chip provided with a plurality of electrode pads, An insulating film having an opening on each of the electrode pads, a raising member provided on a central portion of each of the electrode pads in each of the openings of the insulating film, and individually conducting with each of the electrode pads through each of the openings of the insulating film. A plurality of lower electrodes provided on the periphery of the opening of the insulating film and over the raising member; and a plurality of lower electrodes provided on each of the lower electrodes. And a plurality of protruding electrodes formed to be higher by the thickness of.

【0027】上記嵩上げ部材は、感光性樹脂、上記絶縁
膜と同じ材料、導電材料、無電解メッキによる金属膜な
どで形成することができる。また、この嵩上げ部材を、
各電極バッド上に形成した各下部電極上に設けるように
してもよい。
The raising member can be made of a photosensitive resin, the same material as the insulating film, a conductive material, a metal film formed by electroless plating, or the like. In addition, this raising member,
It may be provided on each lower electrode formed on each electrode pad.

【0028】この発明による半導体装置の製造方法は、
上述した半導体装置を製造するための方法であって、次
のAからJの各工程を有することを特徴とする。 A.複数の半導体チップ用の集積回路およびそれを外部
回路に接続するための複数の電極パッドを設けた半導体
基板上に、各電極パッド上に開口を有する絶縁膜を形成
する工程、 B.その絶縁膜が形成された半導体基板上の全面に、第
1の感光性樹脂を前記絶縁膜よりも厚く塗布する工程、 C.その第1の感光性樹脂を、フォトリソグラフィー処
理によって前記各電極パッドの中央部上にのみ嵩上げ部
材として残すようにパターニングする工程、
A method for manufacturing a semiconductor device according to the present invention comprises:
A method for manufacturing the above-described semiconductor device, comprising the following steps A to J. A. A. forming an insulating film having an opening on each electrode pad on a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the integrated circuit to an external circuit; B. applying a first photosensitive resin thicker than the insulating film on the entire surface of the semiconductor substrate on which the insulating film is formed; Patterning the first photosensitive resin by photolithography so as to remain as a raising member only on the central portion of each of the electrode pads;

【0029】D.上記半導体基板の絶縁膜を形成した面
の全面に上記開口を通して各電極パッドに接続する共通
電極膜を形成する工程、 E.その共通電極膜上の全面に第2の感光性樹脂を塗布
する工程、 F.その第2の感光性樹脂を、フォトリソグラフィー処
理によって、上記各電極パッド上にその電極パッドと略
同じ大きさの開口部を形成するようにパターニングする
工程、
D. B. forming a common electrode film connected to each electrode pad through the opening on the entire surface of the semiconductor substrate on which the insulating film is formed; B. applying a second photosensitive resin to the entire surface of the common electrode film; Patterning the second photosensitive resin by photolithography to form openings of substantially the same size as the electrode pads on each of the electrode pads;

【0030】G.この第2の感光性樹脂の各開口部内の
共通電極膜上に、めっき処理によってそれぞれ突起電極
を形成する工程、 H.第2の感光性樹脂を除去する工程、 I.各突起電極をマスクにしてエッチング処理を行っ
て、上記共通電極膜をパターニングすることによって各
電極パッド上に下部電極を形成する工程、 J.上記半導体基板を個々の半導体装置の半導体チップ
に切断する工程、
G. B. forming a protruding electrode by plating on the common electrode film in each opening of the second photosensitive resin; Removing the second photosensitive resin; I. Forming a lower electrode on each electrode pad by patterning the common electrode film by performing an etching process using each protruding electrode as a mask, J. Cutting the semiconductor substrate into semiconductor chips of individual semiconductor devices,

【0031】上記半導体装置の製造方法におけるAから
Cの工程に代えて次の各工程を行うようにしてもよい。
複数の半導体チップ用の集積回路およびそれを外部回路
に接続するための複数の電極パッドを設けた半導体基板
上の全面に絶縁膜を形成する工程と、上記絶縁膜上の全
面に第1の感光性樹脂を塗布する工程と、その第1の感
光性樹脂を、フォトリソグラフィー処理によって上記各
電極パッド上にリング状の開口部を形成するようにパタ
ーニングする工程と、この第1の感光性樹脂をマスクに
してエッチング処理を行って、前記絶縁膜をパターニン
グすることによって該絶縁膜の前記各電極パッド上の部
分にリング状の開口を形成する工程と、上記第1の感光
性樹脂を除去する工程。
The following steps may be performed in place of steps A to C in the method of manufacturing a semiconductor device.
Forming an insulating film on an entire surface of a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the integrated circuits to an external circuit; Applying a conductive resin, patterning the first photosensitive resin by photolithography to form a ring-shaped opening on each of the electrode pads, and applying the first photosensitive resin to the first photosensitive resin. Forming a ring-shaped opening in a portion of the insulating film on each of the electrode pads by performing an etching process using a mask to pattern the insulating film; and removing the first photosensitive resin. .

【0032】また、前述した半導体装置の製造方法にお
けるBとCの工程に代えて次の各工程を行うようにして
もよい。上記絶縁膜が形成された半導体基板上の全面
に、その絶縁膜よりも厚い導電膜を形成する工程と、そ
の導電膜上の全面に第1の感光性樹脂を塗布する工程
と、その第1の感光性樹脂を、フォトリソグラフィー処
理によって各電極パッドの中央部上にのみ残すようにパ
ターニングする工程と、その第1の感光性樹脂をマスク
にしてエッチング処理を行って、上記導電膜を各電極パ
ッドの中央部上にのみ嵩上げ部材として残すようにパタ
ーニングする工程と、上記第1の感光性樹脂を除去する
工程。
The following steps may be performed instead of the steps B and C in the above-described method for manufacturing a semiconductor device. Forming a conductive film thicker than the insulating film on the entire surface of the semiconductor substrate on which the insulating film is formed, applying a first photosensitive resin to the entire surface of the conductive film, Patterning the photosensitive resin by photolithography so as to remain only on the central portion of each electrode pad, and performing an etching process using the first photosensitive resin as a mask to form the conductive film on each electrode pad. A step of patterning so as to remain as a raising member only on the central portion of the pad; and a step of removing the first photosensitive resin.

【0033】あるいは、前述した半導体装置の製造方法
におけるBからDの工程に代えて次の各工程を行うよう
にしてもよい。上記半導体基板の絶縁膜を形成した面の
全面に上記開口を通して各電極パッドに接続する共通電
極膜を形成する工程と、その共通電極膜上の全面に導電
膜を上記絶縁膜より厚く形成する工程と、その導電膜上
の全面に第1の感光性樹脂を塗布する工程と、その第1
の感光性樹脂を、フォトリソグラフィー処理によって各
電極パッドの中央部の導電膜上にのみ残すようにパター
ニングする工程と、その第1の感光性樹脂をマスクにし
てエッチング処理を行って、上記導電膜を各電極パッド
の中央部の共通電極膜上にのみ嵩上げ部材として残すよ
うにパターニングする工程と、上記第1の感光性樹脂を
除去する工程。
Alternatively, the following steps may be performed instead of steps B to D in the above-described method for manufacturing a semiconductor device. A step of forming a common electrode film connected to each electrode pad through the opening on the entire surface of the semiconductor substrate on which the insulating film is formed, and a step of forming a conductive film thicker than the insulating film on the entire surface of the common electrode film Applying a first photosensitive resin to the entire surface of the conductive film;
Patterning the photosensitive resin by photolithography so as to remain only on the conductive film at the center of each electrode pad, and performing an etching process using the first photosensitive resin as a mask. Patterning so as to leave as a raising member only on the common electrode film at the center of each electrode pad, and removing the first photosensitive resin.

【0034】さらにまた、前述した半導体装置の製造方
法におけるBとCの工程に代えて次の各工程を行うよう
にしてもよい。上記絶縁膜が形成された半導体基板上の
全面に、第1の感光性樹脂を塗布する工程と、その第1
の感光性樹脂を、フォトリソグラフィー処理によって各
電極パッドの中央部上にのみ開口部を形成するようにパ
ターニングする工程と、この第1の感光性樹脂の各開口
部内の各電極パッド上に、めっき処理によってそれぞれ
金属膜による嵩上げ部材を形成する工程と、上記第1の
感光性樹脂を除去する工程。
Further, the following steps may be performed instead of the steps B and C in the above-described method for manufacturing a semiconductor device. Applying a first photosensitive resin to the entire surface of the semiconductor substrate on which the insulating film is formed;
Patterning the photosensitive resin by photolithography so as to form an opening only on the center of each electrode pad, and plating the photosensitive resin on each electrode pad in each opening of the first photosensitive resin. A step of forming a raised member by a metal film by processing, and a step of removing the first photosensitive resin.

【0035】上述した各半導体装置の製造方法におい
て、下部電極を形成する工程と半導体基板を切断する工
程との間に、上記突起電極に対して加熱処理を行ってそ
の硬度を低くする工程を行うのがの望ましい。その場
合、上記突起電極を形成する工程で各突起電極を金で形
成し、上記突起電極の硬度を低くする工程で、窒素ガス
を導入した炉内で250から350℃の温度で加熱処理
を行って、突起電極のビッカース硬度が40から60に
なるようにするとよい。
In the above-described method of manufacturing each semiconductor device, a step of performing a heat treatment on the protruding electrodes to reduce the hardness thereof is performed between the step of forming the lower electrode and the step of cutting the semiconductor substrate. Is desirable. In that case, in the step of forming the protruding electrodes, each protruding electrode is formed of gold, and in the step of reducing the hardness of the protruding electrodes, heat treatment is performed at a temperature of 250 to 350 ° C. in a furnace introduced with nitrogen gas. Therefore, it is preferable that the Vickers hardness of the protruding electrode be 40 to 60.

【0036】[0036]

【発明の実施の形態】以下、この発明による半導体装置
の実装構造および実装方法とその半導体装置およびその
製造方法の各実施の形態を、それぞれ図面を用いて説明
する。その説明に使用する各図において、半導体装置の
突起電極(bump)の高さは拡大して示しており、半導体
チップの内部の集積回路は図示を省略している。また、
半導体基板は、その一部分である半導体装置1個分の半
導体チップより幾分大きい領域のみを示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a semiconductor device mounting structure and mounting method according to the present invention, and a semiconductor device and a manufacturing method thereof will be described with reference to the drawings. In the drawings used for the description, the height of the bump electrode of the semiconductor device is shown in an enlarged manner, and the integrated circuit inside the semiconductor chip is not shown. Also,
The semiconductor substrate shows only a region that is slightly larger than a semiconductor chip for one semiconductor device as a part thereof.

【0037】〔半導体装置の実装構造の第1の実施形
態:図1および図4〕まず、図1によって、この発明に
よる半導体装置の実装構造の第1の実施形態を説明す
る。なお、この実施形態において、回路基板に実装する
半導体装置の構造は、図35によって説明した従来の半
導体装置と同じである。すなわち、図1に示す半導体装
置10は、内部に集積回路を形成した半導体チップ11
の一面に、その集積回路を外部回路と接続するための電
極パッド14が、紙面に垂直な方向の側縁に沿って多数
設けられている。
[First Embodiment of Mounting Structure of Semiconductor Device: FIGS. 1 and 4] First, a first embodiment of a mounting structure of a semiconductor device according to the present invention will be described with reference to FIG. In this embodiment, the structure of the semiconductor device mounted on the circuit board is the same as the conventional semiconductor device described with reference to FIG. That is, the semiconductor device 10 shown in FIG. 1 has a semiconductor chip 11 in which an integrated circuit is formed.
On one surface, a number of electrode pads 14 for connecting the integrated circuit to an external circuit are provided along a side edge in a direction perpendicular to the paper surface.

【0038】その各電極パッド14の周縁部を被覆し、
その内側を露出させるように電極パッド14上に開口を
形成した絶縁膜16が、半導体チップ11上の全面に設
けられている。そして、その絶縁膜16の開口の周縁部
と電極パッド14の露出部に密着して下部電極19が設
けられている。さらに、その下部電極19上には、スト
レートウオール状に形成された突起電極22が設けられ
ている。
The periphery of each electrode pad 14 is covered,
An insulating film 16 having an opening formed on the electrode pad 14 so as to expose the inside thereof is provided on the entire surface of the semiconductor chip 11. A lower electrode 19 is provided in close contact with the periphery of the opening of the insulating film 16 and the exposed portion of the electrode pad 14. Further, a projection electrode 22 formed in a straight wall shape is provided on the lower electrode 19.

【0039】その下部電極19は、電極パッド14に密
着する下層にチタンを20wt%含むチタン・タングス
テン合金を0.04μmの膜厚で形成し、そのうえに銅
を0.4μmの膜厚で順次形成した2層構造になってい
る。この下部電極19の下層のチタン・タングステン合
金層は、電極パッド14との接続層および相互拡散を防
ぐバリヤ層の役割をもつ。上層の銅層は、突起電極22
を電気めっきによって形成するときのめっき電極として
の役割と突起電極22との接続層としての役割をもつ。
The lower electrode 19 is formed by forming a titanium-tungsten alloy containing 20 wt% of titanium in a thickness of 0.04 μm in a lower layer in close contact with the electrode pad 14, and further forming copper in a thickness of 0.4 μm on the titanium-tungsten alloy. It has a two-layer structure. The titanium-tungsten alloy layer below the lower electrode 19 has a role of a connection layer with the electrode pad 14 and a barrier layer for preventing mutual diffusion. The upper copper layer is a bump electrode 22
Has a role as a plating electrode when formed by electroplating and a role as a connection layer with the protruding electrode 22.

【0040】突起電極22は、電気めっきによって15
μm〜20μmの厚さに形成された金めっき層であり、
そのめっき処理におけるマスクとなる感光性樹脂の上面
から突出しないように形成されることによって、この突
起電極22の側面形状は直線状のストレートウォール形
状となっている。
The protruding electrode 22 is formed by electroplating.
a gold plating layer formed to a thickness of 20 μm to 20 μm,
By being formed so as not to protrude from the upper surface of the photosensitive resin serving as a mask in the plating process, the side surface shape of the projecting electrode 22 is a straight straight wall shape.

【0041】一方、図1に示す回路基板26の一面に
は、半導体装置10の各突起電極22と個別に接続する
多数の回路電極28がパターン形成されている。この回
路電極28は金属材料被膜によって形成され、例えば下
層から順に銅、ニッケル、金の被膜を積層した3層構造
になっている。
On the other hand, on one surface of the circuit board 26 shown in FIG. 1, a large number of circuit electrodes 28 which are individually connected to the respective projecting electrodes 22 of the semiconductor device 10 are formed in a pattern. The circuit electrode 28 is formed of a metal material film, and has a three-layer structure in which, for example, copper, nickel, and gold films are sequentially stacked from the lower layer.

【0042】そして、図1に示すように、この回路基板
26上に半導体装置10が、その各突起電極22の頂面
を回路基板26の各回路電極28に対向させて直接接合
している。そして、その接合面25の接続を拡散接合に
よって行なっている。さらに、半導体基板装置10と回
路基板26との間の隙間には、絶縁性の封止樹脂32を
充填して硬化させており、拡散接合部の劣化や湿気の侵
入を防いでいる。
As shown in FIG. 1, the semiconductor device 10 is directly joined on the circuit board 26 with the top surface of each protruding electrode 22 facing each circuit electrode 28 of the circuit board 26. The connection of the bonding surface 25 is performed by diffusion bonding. Further, a gap between the semiconductor substrate device 10 and the circuit board 26 is filled with an insulating sealing resin 32 and cured to prevent the deterioration of the diffusion bonding portion and the invasion of moisture.

【0043】この突起電極22と回路電極26との拡散
接合は、後述する実装方法の実施形態において詳述する
が、半導体装置10の突起電極22を形成していない裏
面側から超音波と荷重を加え、回路基板26の回路電極
28形成していない裏面側から加熱して、突起電極22
と回路電極28との接合を行うことにより得られる。こ
の拡散接合により、突起電極22と回路電極28の接合
面25付近の金属原子や分子が互いに相手方に拡散して
強固に接続されている。特に、接合面25の両側が金で
あると、この拡散接合が容易になされる。
The diffusion bonding between the protruding electrode 22 and the circuit electrode 26 will be described in detail in an embodiment of a mounting method described later, but the ultrasonic wave and the load are applied from the back side of the semiconductor device 10 where the protruding electrode 22 is not formed. In addition, the projection electrode 22 is heated from the back side of the circuit board 26 where the circuit electrodes 28 are not formed.
And the circuit electrode 28. By this diffusion bonding, metal atoms and molecules near the joint surface 25 between the protruding electrode 22 and the circuit electrode 28 diffuse to each other and are firmly connected. In particular, if both sides of the bonding surface 25 are made of gold, this diffusion bonding is easily performed.

【0044】このように、この発明による半導体装置の
実装構造では、突起電極22と回路電極28との接合面
25は拡散接合により直接接合しているため、各突起電
極22と回路電極28とが低い接続抵抗値で確実に接続
される。
As described above, in the mounting structure of the semiconductor device according to the present invention, since the bonding surface 25 between the projecting electrode 22 and the circuit electrode 28 is directly joined by diffusion bonding, each projecting electrode 22 and the circuit electrode 28 are connected. Connection is ensured with a low connection resistance value.

【0045】前述したように、従来の実装構造の場合に
は、導電粒子を含む異方性導電接着剤を使用して、突起
電極22の頂面と回路電極28との間に挟持した導電粒
子との接触面のみによっさて両者間の導通を行っていた
ため、その接続抵抗を低くするためには、各突起電極ご
とに10個程度の導電粒子を確保しなければならず、突
起電極22の頂面の面積をそれだけ大きく取る必要があ
った。
As described above, in the case of the conventional mounting structure, the conductive particles sandwiched between the top surface of the projecting electrode 22 and the circuit electrode 28 using an anisotropic conductive adhesive containing the conductive particles are used. Since the conduction between the two was performed only by the contact surface with the electrode, in order to reduce the connection resistance, about 10 conductive particles had to be secured for each projection electrode. The area of the top surface had to be large.

【0046】しかし、この実施形態によれば、突起電極
22と回路電極28との接合面25は全面が両者の導通
に寄与しているため、その接合面25の面積が小さくて
も充分に低い接続抵抗で確実に接続できる。しかも、封
止樹脂32はエポキシ樹脂等の絶縁性の樹脂であるか
ら、隣接する突起電極22の間隔が狭くても互いに導通
される恐れはない。
However, according to this embodiment, since the entire joint surface 25 between the projecting electrode 22 and the circuit electrode 28 contributes to the conduction between the two, the joint surface 25 is sufficiently small even if the area of the joint surface 25 is small. Connection can be made securely with connection resistance. Moreover, since the sealing resin 32 is an insulating resin such as an epoxy resin, there is no danger that the adjacent protruding electrodes 22 are electrically connected to each other even if the distance between the adjacent protruding electrodes 22 is small.

【0047】そのため、図4に示すように、この半導体
装置10は、半導体チップ11上の突起電極22の1個
あたりの占有面積を従来の3000μm程度の1/6
0の50μm程度にすることができ、且つ隣接する突
起電極22間のギャップGも、従来の15μm程度か
ら5μm程度に減らすことができる。それによって、
突起電極22の配列ピッチPを従来の1/10以下にす
ることができ、高信頼性のある微細ピッチ接続による高
密度実装が可能になる。
Therefore, as shown in FIG. 4, in this semiconductor device 10, the area occupied by one protruding electrode 22 on the semiconductor chip 11 is reduced to 1/6 of the conventional 3000 μm 2.
0, which is about 50 μm 2 , and the gap G between the adjacent protruding electrodes 22 can be reduced from about 15 μm 2 to about 5 μm 2 . Thereby,
The arrangement pitch P of the protruding electrodes 22 can be reduced to 1/10 or less of that of the related art, and high-density mounting by highly reliable fine pitch connection becomes possible.

【0048】このことにより、この発明による半導体装
置の実装構造では、突起電極22と回路電極28との接
合部の電気的および機械的特性を、従来の実装構造と比
べて大幅に改善することができ、高密度実装を簡単に実
現することができる。
As a result, in the semiconductor device mounting structure according to the present invention, the electrical and mechanical characteristics of the joint between the protruding electrode 22 and the circuit electrode 28 can be significantly improved as compared with the conventional mounting structure. Therefore, high-density mounting can be easily realized.

【0049】〔半導体装置の実装方法の第1の実施形
態:図1〜図3〕次に、この発明による半導体装置の実
装方法の第1の実施形態を、図1から図3を用いて説明
する。これは、図1によって前述した半導体装置の実装
構造を得るための実装方法である。
[First Embodiment of Semiconductor Device Mounting Method: FIGS. 1 to 3] Next, a first embodiment of a semiconductor device mounting method according to the present invention will be described with reference to FIGS. I do. This is a mounting method for obtaining the mounting structure of the semiconductor device described above with reference to FIG.

【0050】この実装方法では図3に示すように、最初
の工程で、前述した複数の突起電極22を有する半導体
装置10を、複数の回路電極28を有する回路基板26
上に、各突起電極22をそれぞれ各回路電極28と対向
させるように位置合わせ(アライメント)して配置す
る。そして、半導体装置10の各突起電極22と回路基
板26の各回路電極28のそれぞれ対向する面を直接接
触させる。
In this mounting method, as shown in FIG. 3, in the first step, the semiconductor device 10 having the plurality of projecting electrodes 22 is replaced with the circuit board 26 having the plurality of circuit electrodes 28.
The projection electrodes 22 are positioned (aligned) on the circuit electrodes 28 so as to face the circuit electrodes 28, respectively. Then, the opposing surfaces of the respective projecting electrodes 22 of the semiconductor device 10 and the respective circuit electrodes 28 of the circuit board 26 are brought into direct contact.

【0051】その後、半導体装置10の突起電極22が
形成されていない裏面側より超音波圧着ツール30を接
触させ、周波数20〜30KHzの超音波振動を1個の
突起電極あたり50〜200mWの出力で印加すると同
時に、1個の突起電極22あたり30〜100gの荷重
を加える。このときの超音波振動の印加時間は0.5〜
2秒とする。
Thereafter, the ultrasonic pressure bonding tool 30 is brought into contact with the back side of the semiconductor device 10 on which the protruding electrodes 22 are not formed, and ultrasonic vibration having a frequency of 20 to 30 KHz is output at a power of 50 to 200 mW per protruding electrode. Simultaneously with the application, a load of 30 to 100 g is applied per one protruding electrode 22. The application time of the ultrasonic vibration at this time is 0.5 to
2 seconds.

【0052】さらに、回路基板26を回路電極28が形
成されていない裏面側をホットプレート40に接触させ
て、その上に載置しており、半導体装置10側からの超
音波振動および荷重の印加と同時に、回路基板26側か
ら温度150〜200℃の加熱を行なう。その結果、中
央部が若干凹陥していた突起電極22の頂面が加熱によ
り幾分軟化した状態で加圧されるため、ほほ平面状にな
って回路電極28の表面に密着し、超音波振動による波
動エネルギーと加熱による熱エネルギーによって、接合
面25付近の金属原子及び分子が相互に相手方に拡散し
て、全面に均一な拡散接合がなされる。
Further, the circuit board 26 is placed on the hot plate 40 with the back surface side on which the circuit electrodes 28 are not formed being in contact with the hot plate 40, and the ultrasonic vibration and the application of a load from the semiconductor device 10 side are applied. At the same time, heating at a temperature of 150 to 200 ° C. is performed from the circuit board 26 side. As a result, the top surface of the protruding electrode 22, whose central portion is slightly depressed, is pressed while being slightly softened by heating, so that it becomes almost flat and adheres to the surface of the circuit electrode 28, and the ultrasonic vibration The metal atoms and molecules near the bonding surface 25 are mutually diffused by the wave energy due to the heat and the heat energy due to the heating, and uniform diffusion bonding is performed over the entire surface.

【0053】この例では、突起電極22は金で形成さ
れ、回路電極28も少なくとも表面層は金膜で形成され
ているため、極めて良好な拡散接合がなされる。したが
って、突起電極22と回路電極28とを低抵抗で接続す
ることができる。
In this example, the projecting electrode 22 is formed of gold, and the circuit electrode 28 is formed of a gold film at least on the surface layer. Therefore, the protruding electrode 22 and the circuit electrode 28 can be connected with low resistance.

【0054】その後、半導体基板装置10と回路基板2
6の間の隙間に、図1に示したエポキシ樹脂からなる封
止樹脂32を注入し、さらに焼成処理を行ってその封止
樹脂32を硬化させる。これによって、図1に示した実
装構造が完成する。なお、この実施形態においては、半
導体装置10の突起電極22と回路基板26の回路電極
28に対して、超音波振動を付与し、且つ加熱を行いな
がら加圧して、その接合面25を拡散接合させるように
したが、超音波振動の付与又は加熱のいずれか一方を行
いながら加圧しても、接合面25を拡散接合させること
ができる。
Thereafter, the semiconductor substrate device 10 and the circuit board 2
The sealing resin 32 made of the epoxy resin shown in FIG. 1 is injected into the gap between the blocks 6, and the sealing resin 32 is cured by performing a baking process. Thus, the mounting structure shown in FIG. 1 is completed. In this embodiment, ultrasonic vibration is applied to the protruding electrode 22 of the semiconductor device 10 and the circuit electrode 28 of the circuit board 26, and pressure is applied while heating, so that the bonding surface 25 is formed by diffusion bonding. In this case, the bonding surface 25 can be diffused and bonded by applying pressure while performing either ultrasonic vibration application or heating.

【0055】ところで、この半導体装置の実装方法にお
いて、半導体装置10を回路基板26上に配置する工程
の前に、半導体装置10の各突起電極22に対して加熱
処理を行ってその硬度を低くする工程を行うとよい。こ
の実施形態のように、各突起電極22が金で形成されて
いる半導体装置10を使用する場合、その半導体装置1
0を温度300℃に設定した炉内に、窒素ガスを毎分2
0リットルの流量で導入し、30分間熱処理を行なうこ
とによって、突起電極22の硬度が低下して、ビッカー
ス硬度Hvが40〜60になるようにする。
By the way, in this method of mounting the semiconductor device, before the step of arranging the semiconductor device 10 on the circuit board 26, each bump electrode 22 of the semiconductor device 10 is subjected to a heat treatment to reduce its hardness. A step may be performed. When using the semiconductor device 10 in which each protruding electrode 22 is formed of gold as in this embodiment, the semiconductor device 1
0 in a furnace set at a temperature of 300 ° C.
By introducing at a flow rate of 0 liter and performing heat treatment for 30 minutes, the hardness of the protruding electrode 22 is reduced so that the Vickers hardness Hv becomes 40 to 60.

【0056】このように突起電極22の硬度を下げる目
的は、実装時の加圧により回路基板に密着し易くするた
めである。この熱処理によって突起電極22の硬度が低
下する理由は、めっき直後の突起電極22となる被膜は
水素や炭素などの不純物ガスを含み、ビッカース硬度は
Hvが100〜120であるが、上述した熱処理を行う
ことにより再結晶化し、突起電極22の金めっき被膜か
ら不純物ガスが放出されて、ビッカース硬度が純金の硬
度に近づくためである。
The purpose of reducing the hardness of the protruding electrode 22 is to make it easy to adhere to the circuit board by applying pressure during mounting. The reason that the hardness of the protruding electrode 22 is reduced by this heat treatment is that the film that becomes the protruding electrode 22 immediately after plating contains an impurity gas such as hydrogen or carbon, and has a Vickers hardness Hv of 100 to 120. This is because the recrystallization is performed, and the impurity gas is released from the gold plating film of the protruding electrode 22, so that the Vickers hardness approaches the hardness of pure gold.

【0057】この突起電極22の硬度を低下させるため
の加熱処理は、図2に示すように、多数の半導体装置を
作り込んだ半導体基板12上の全ての突起電極22に対
して同時に行う方が効率的である。すなわち、図2に示
す半導体基板12を、ダイシング処理によって一点鎖線
で示す位置で切断して、個々の半導体装置ごとの半導体
チップ11に分割する前に上述した加熱処理を行って、
全ての突起電極22の硬度を低下させるようにするとよ
い。
As shown in FIG. 2, it is preferable that the heat treatment for reducing the hardness of the bump electrodes 22 be performed simultaneously on all the bump electrodes 22 on the semiconductor substrate 12 in which a large number of semiconductor devices are formed. It is efficient. That is, the semiconductor substrate 12 shown in FIG. 2 is cut at a position indicated by a dashed line by a dicing process, and the above-described heating process is performed before the semiconductor substrate 12 is divided into semiconductor chips 11 for individual semiconductor devices.
The hardness of all the protruding electrodes 22 may be reduced.

【0058】〔半導体装置の第1の実装形態:図5〕次
に、この発明による半導体装置の第1の実施形態につ
て、図5に示す模式的な断面図を用いて説明する。図5
において、図1及び図35に示した半導体装置10と同
様な部分には同じ符号を付してある。
[First Embodiment of Semiconductor Device: FIG. 5] Next, a first embodiment of a semiconductor device according to the present invention will be described with reference to a schematic sectional view shown in FIG. FIG.
, The same reference numerals are given to the same parts as those of the semiconductor device 10 shown in FIGS.

【0059】この実施形態の半導体装置1は、図1に示
した半導体装置10と同様に、集積回路およびそれを外
部回路に接続するための複数の電極パッド14を設けた
半導体チップ11の上面に、その各電極パッド14上に
開口を有する絶縁膜16を設け、半導体チップ11の電
極パッド14を設けた面上を被覆している。しかし、図
1に示した半導体装置10と異なるのは、その絶縁膜1
6の各開口内の各電極パッド14の中央部上に嵩上げ部
材241を設けていることである。
The semiconductor device 1 of this embodiment is, like the semiconductor device 10 shown in FIG. 1, provided on an upper surface of a semiconductor chip 11 provided with an integrated circuit and a plurality of electrode pads 14 for connecting the integrated circuit to an external circuit. An insulating film 16 having an opening is provided on each of the electrode pads 14 to cover the surface of the semiconductor chip 11 on which the electrode pads 14 are provided. However, the difference from the semiconductor device 10 shown in FIG.
6 is that a raising member 241 is provided on the center of each electrode pad 14 in each opening.

【0060】そして、絶縁膜16の各開口を通して各電
極パッド14と個別に導通して、絶縁膜16の開口の周
縁部上および嵩上げ部材241上に亘ってそれぞれ下部
電極19を設けている。この下部電極19は、便宜上従
来の半導体装置10の下部電極と同じ符号を付している
が、嵩上げ部材241上に形成された中央部が盛り上が
った凸状をなしている。
The lower electrodes 19 are individually provided to be electrically connected to the respective electrode pads 14 through the respective openings of the insulating film 16 and to extend over the peripheral portion of the opening of the insulating film 16 and the raised member 241. The lower electrode 19 is given the same reference numeral as the lower electrode of the conventional semiconductor device 10 for convenience, but has a convex shape in which a central portion formed on the raising member 241 is raised.

【0061】その各下部電極19上にそれぞれ突起電極
23が形成されているが、その各突起電極23の頂面
は、図示のように中央部23aがその周縁部23bより
嵩上げ部材241の厚さ分だけ高い凸状に形成されてい
る。
The protruding electrodes 23 are formed on the respective lower electrodes 19, and the top surface of each of the protruding electrodes 23 is formed such that the central portion 23a is thicker than the peripheral portion 23b of the raised member 241 as shown in the figure. It is formed in a convex shape that is higher by the same amount.

【0062】このように、突起電極23の頂面を凸状に
形成することにより、この半導体装置1を前述した実装
方法と同様にして回路基板に実装する際に、超音波振動
の付与及び/又は加熱しながら加圧して、突起電極23
と回路電極とを拡散接合する工程で、突起電極23の中
央部23aから周縁部23bに向かって拡散接合が進行
し、突起電極23の頂面全域にわたり確実な拡散接合を
行うことが可能になる。
As described above, by forming the top surface of the protruding electrode 23 in a convex shape, when this semiconductor device 1 is mounted on a circuit board in the same manner as the above-described mounting method, the application of ultrasonic vibration and / or Alternatively, the pressure is applied while heating, and the protruding electrode 23 is pressed.
In the step of diffusion bonding the electrode and the circuit electrode, the diffusion bonding proceeds from the central portion 23a of the protruding electrode 23 to the peripheral edge 23b, and it is possible to perform reliable diffusion bonding over the entire top surface of the protruding electrode 23. .

【0063】〔半導体装置の実装構造の第2の実施形
態:図6〕次に、この発明による半導体装置の実装構造
の第2の実施形態を図6に示す模式的な断面図によって
説明する。この実装構造は、図1によって説明した第1
の実施形態の実装構造と殆ど同じであり、図6において
図1と同様な部分には同じ符号を付している。但し、こ
の実施形態の実装構造では、回路電極28を有する回路
基板26上に、図5に示した半導体装置1を上下を反転
させて実装している。
[Second Embodiment of Mounting Structure of Semiconductor Device: FIG. 6] Next, a second embodiment of the mounting structure of the semiconductor device according to the present invention will be described with reference to a schematic sectional view shown in FIG. This mounting structure corresponds to the first structure described with reference to FIG.
This is almost the same as the mounting structure of the embodiment, and the same reference numerals in FIG. 6 denote the same parts as in FIG. However, in the mounting structure of this embodiment, the semiconductor device 1 shown in FIG. 5 is mounted on the circuit board 26 having the circuit electrodes 28 upside down.

【0064】半導体装置1の各突起電極23の頂面は、
回路電極28と拡散接合を行なう際に、加熱と加圧され
ることによって若干つぶれて、ほぼ平面状の接合面25
を形成している。そして、図5に示した突起電極23の
中央部23aから周縁部23bに向かって拡散接合が進
行し、突起電極23の頂面全域にわたり回路電極28と
の確実な拡散接合がなされている。さらに、半導体装置
1と回路基板26との間の隙間には、封止樹脂32を充
填して硬化させているのは、図1によって説明した第1
の実施形態と同様である。
The top surface of each bump electrode 23 of the semiconductor device 1
When performing diffusion bonding with the circuit electrode 28, the flattened surface 25 is slightly collapsed by heating and pressurization, and is substantially flat.
Is formed. Diffusion bonding proceeds from the central portion 23a of the protruding electrode 23 shown in FIG. 5 to the peripheral edge portion 23b, and reliable diffusion bonding with the circuit electrode 28 is made over the entire top surface of the protruding electrode 23. Further, the gap between the semiconductor device 1 and the circuit board 26 is filled with the sealing resin 32 and cured, as described in FIG.
This is the same as the embodiment.

【0065】この実装構造によっても、半導体装置1の
突起電極23と回路基板26の回路電極28との接続抵
抗を大幅に低下することが可能である。それによって突
起電極23の占有面積を小さくでき、異方性導電接着剤
を使用しないことによって隣接する突起記電極23間の
ギャップも小さく設計することができるので、超微細な
接続が可能になり、高密度実装構造を実現することがで
きるのは、第1の実施形態について述べたのと同様であ
る。
Also with this mounting structure, the connection resistance between the protruding electrode 23 of the semiconductor device 1 and the circuit electrode 28 of the circuit board 26 can be greatly reduced. Thereby, the area occupied by the protruding electrodes 23 can be reduced, and the gap between the adjacent protruding electrodes 23 can be designed to be small by not using an anisotropic conductive adhesive. The high-density mounting structure can be realized in the same manner as described in the first embodiment.

【0066】〔半導体装置の製造方法の第1の実施形
態:図7から図13〕次に、図5に示した半導体装置を
得るための製造方法について、図7から図13を用いて
説明する。図7から図13は、その製造工程を順に示す
模式的な断面図である。
[First Embodiment of Method of Manufacturing Semiconductor Device: FIGS. 7 to 13] Next, a method of manufacturing the semiconductor device shown in FIG. 5 will be described with reference to FIGS. . 7 to 13 are schematic sectional views sequentially showing the manufacturing steps.

【0067】まず、図7に示すように、内部に複数の半
導体チップ用の集積回路を形成し、表面にその各半導体
チップ用の複数の電極パッド14を設けた半導体基板1
2上の全面に、膜厚0.8から1.0μmの絶縁膜16
を形成する。そして、フォトエッチング技術により、各
電極パッド14の周縁部のみを覆い大部分を露出させる
ように、その絶縁膜16をパターニングして開口16a
を形成する。
First, as shown in FIG. 7, a semiconductor substrate 1 in which a plurality of integrated circuits for semiconductor chips are formed inside and a plurality of electrode pads 14 for each semiconductor chip are provided on the surface.
2, an insulating film 16 having a thickness of 0.8 to 1.0 μm
To form Then, the insulating film 16 is patterned by photo-etching technology so as to cover only the peripheral portion of each electrode pad 14 and expose most of the opening.
To form

【0068】次いで、図8に示すように、この絶縁膜1
6が形成された半導体基板12上の全面に、感光性ポリ
イミド樹脂からなる第1の感光性樹脂24を回転塗布法
によって、2μm〜5μmの厚さに塗布する。
Next, as shown in FIG.
A first photosensitive resin 24 made of a photosensitive polyimide resin is applied to the entire surface of the semiconductor substrate 12 on which 6 is formed by a spin coating method to a thickness of 2 μm to 5 μm.

【0069】その後、図9に示すように、所定のフォト
マスク35を使用して露光処理と現像処理からなるフォ
トリソグラフィー処理により、各電極パッド14のほぼ
中央部に嵩上げ部材241を形成するように、第1の感
光性樹脂24のパターンニングを行なう。この第1の感
光性樹脂24は、ポジタイプの感光性樹脂であり、フォ
トマスク35は、嵩上げ部材241を形成する領域(各
電極パッド14のほぼ中央部)に対応する部分だけに円
形の光透過部35aを設けた遮光部材である。
Thereafter, as shown in FIG. 9, a raised member 241 is formed at a substantially central portion of each electrode pad 14 by photolithography processing including exposure processing and development processing using a predetermined photomask 35. Then, patterning of the first photosensitive resin 24 is performed. The first photosensitive resin 24 is a positive-type photosensitive resin, and the photomask 35 has a circular light transmission only in a portion corresponding to a region where the raising member 241 is formed (substantially the center of each electrode pad 14). This is a light shielding member provided with a portion 35a.

【0070】そして、このフォトマスク35を第1の感
光性樹脂24から少し離して配置して、露光処理を行
う。すると、フォトマスク35の上方から照射される光
が、光透過部35aを透過して第1の感光性樹脂24を
露光するが、円形の光透過部35aに対応する部分だけ
でなく、光の回り込みによってその周囲も幾分露光す
る。その露光後の第1の感光性樹脂24を現像してパタ
ーニングすると、図9に示すように、各電極パッド14
のほぼ中央部に台形状に残った嵩上げ部材241を形成
することができる。
Then, the photomask 35 is disposed slightly apart from the first photosensitive resin 24, and an exposure process is performed. Then, light emitted from above the photomask 35 passes through the light transmitting portion 35a and exposes the first photosensitive resin 24, but not only the portion corresponding to the circular light transmitting portion 35a but also the light The surrounding area is also slightly exposed due to the wraparound. When the exposed first photosensitive resin 24 is developed and patterned, as shown in FIG.
The trapping member 241 remaining trapezoidal can be formed substantially at the center.

【0071】その後、酸素濃度を20PPM以下に保
ち、温度150℃で30分の条件、および温度350℃
で30分の条件で、二段階の焼成処理を行なう。ここで
低温度の焼成処理では、第1の感光性樹脂24からなる
嵩上げ部材241のポリイミド樹脂中に含まれるガスを
揮発させ、さらに高温度の焼成処理では、ポリイミド樹
脂のポリマ化を図る。
Thereafter, the oxygen concentration was maintained at 20 PPM or less, at a temperature of 150 ° C. for 30 minutes, and at a temperature of 350 ° C.
And a two-stage baking process is performed under the condition of 30 minutes. Here, in the low-temperature baking treatment, the gas contained in the polyimide resin of the raising member 241 made of the first photosensitive resin 24 is volatilized, and in the high-temperature baking treatment, the polyimide resin is polymerized.

【0072】次に、図10に示すように、半導体基板1
2上の全面に、スパッタリングによって、共通電極膜1
8を形成する。この共通電極膜18は、例えば、下層に
チタンを20wt%含むチタン・タングステン合金膜を
0.04μmの厚さに形成し、その上層に銅膜を0.4
μmの厚さに形成して、2層構造にする。
Next, as shown in FIG.
2 on the entire surface of the common electrode film 1 by sputtering.
8 is formed. The common electrode film 18 is formed, for example, by forming a titanium-tungsten alloy film containing 20 wt% of titanium in a lower layer to a thickness of 0.04 μm, and forming a copper film in an upper layer of 0.4 μm.
It is formed to a thickness of μm to form a two-layer structure.

【0073】この共通電極膜18は、電極パッド14と
後で形成する突起電極23の電極材料との電気的および
機械的接続性が良好で、電極材料相互の拡散が無く、安
定な電極材料を選定する。そのため、この共通電極膜1
8は、前述の材料以外に、チタン・タングステン−銅−
金、アルミニュウム−クロム−銅、アルミニウム−チタ
ン−銅などによる3層構造、あるいはチタン−パラジウ
ム、チタン−金、チタン−白金、チタン・タングステン
合金−パラジウム、チタン・タングステン合金−金、チ
タン・タングステン合金−白金などの2層構造にしても
よい。
The common electrode film 18 has good electrical and mechanical connectivity between the electrode pad 14 and the electrode material of the projection electrode 23 to be formed later, does not diffuse between electrode materials, and is made of a stable electrode material. Select. Therefore, this common electrode film 1
8 is titanium-tungsten-copper-
Three-layer structure of gold, aluminum-chromium-copper, aluminum-titanium-copper, etc., or titanium-palladium, titanium-gold, titanium-platinum, titanium-tungsten alloy-palladium, titanium-tungsten alloy-gold, titanium-tungsten alloy -It may have a two-layer structure such as platinum.

【0074】その後、図11に示すように、この共通電
極膜18上の全面に、回転塗布法により第2の感光性樹
脂34を20μm〜25μmの厚さに塗布する。そし
て、所定のフォトマスクを用いて露光処理および現像処
理によるフォトリソグラフィー処理を行ない、第2の感
光性樹脂34を開口部34aを形成するようにパターニ
ングする。この開口部34aは、各電極パッド14上
に、その電極パッド14とほぼ同じ大きさに形成する。
この第2の感光性樹脂34の開口部34a内が突起電極
形成領域である。
Thereafter, as shown in FIG. 11, a second photosensitive resin 34 is applied on the entire surface of the common electrode film 18 by a spin coating method to a thickness of 20 μm to 25 μm. Then, photolithography by exposure and development is performed using a predetermined photomask, and the second photosensitive resin 34 is patterned so as to form the opening 34a. The opening 34a is formed on each of the electrode pads 14 to have substantially the same size as the electrode pads 14.
The inside of the opening 34a of the second photosensitive resin 34 is a projection electrode formation region.

【0075】次に、図12に示すように、パターニング
した第2の感光性樹脂34をめっきマスクに使用して、
その開口部34a内の共通電極膜18上に、金めき層か
らなる突起電極23を形成する。このめっきは、亜硫酸
金ナトリウムからなる金めっき液を温度65℃に保ち、
共通電極18をめっき電極に使用して、電流密度が0.
8A/dm2 の条件で電解めっき処理を行ない、金めっ
き層を15μm〜20μmの厚さに形成して、突起電極
23とする。
Next, as shown in FIG. 12, using the patterned second photosensitive resin 34 as a plating mask,
On the common electrode film 18 in the opening 34a, the protruding electrode 23 made of a gold plating layer is formed. In this plating, a gold plating solution composed of sodium gold sulfite is maintained at a temperature of 65 ° C.
When the common electrode 18 is used as a plating electrode, the current density is set to 0.
Electroplating is performed under the conditions of 8 A / dm 2 , and a gold plating layer is formed to a thickness of 15 μm to 20 μm to form the bump electrode 23.

【0076】このとき、金めっき層を、めっき処理にお
けるマスクである感光性樹脂34の上面から、周縁部が
突出しないように形成することにより、突起電極23の
断面における側面形状が、図示のように直線状のストレ
ートウォール形状となる。また、第1の感光性樹脂24
による嵩上げ部材241の凸形状に起因して、突起電極
23の中央部を周縁部より高く形成することができる。
At this time, by forming the gold plating layer so that the peripheral portion does not protrude from the upper surface of the photosensitive resin 34 which is a mask in the plating process, the side surface shape in the cross section of the bump electrode 23 is as shown in the figure. And a straight wall shape. Also, the first photosensitive resin 24
As a result, the central portion of the protruding electrode 23 can be formed higher than the peripheral portion.

【0077】このめっき処理により、感光性樹脂34の
開口部34a内に突起電極23を形成する前に、親水化
処理を行なうとよい。それによって、感光性樹脂34に
対するめっき液の濡れ性を良好にして、感光性樹脂34
の微細な開口部34a内に充分にめっき液を供給して、
めっき被膜のつきまわりを改善することができる。この
親水化処理は、たとえば硫酸と過酸化水素水との混合溶
液の薬液による湿式処理、あるいは、たとえば酸素プラ
ズマを使用した乾式処理によって実施することができ
る。
By this plating process, a hydrophilic treatment may be performed before forming the protruding electrode 23 in the opening 34a of the photosensitive resin 34. Thereby, the wettability of the plating solution to the photosensitive resin 34 is improved, and the photosensitive resin 34
The plating solution is sufficiently supplied into the fine opening 34a of
The throwing power of the plating film can be improved. This hydrophilization treatment can be performed by, for example, a wet treatment with a chemical solution of a mixed solution of sulfuric acid and hydrogen peroxide, or a dry treatment using, for example, oxygen plasma.

【0078】前述のように、各突起電極23の頂部の形
状は、凸形状に形成された第1の感光性樹脂24にのよ
る嵩上げ部材241の膜厚に起因して、図13に示すよ
うに中央部23aがその周縁部23bより高い凸形状に
することができる。すなわち、第1の感光性樹脂24の
膜厚によって、突起電極23の中央部23aの高さと周
縁部23bの高さとの差である段差寸法をコントロール
することが可能である。
As described above, the shape of the top of each protruding electrode 23 is as shown in FIG. 13 due to the thickness of the raising member 241 made of the first photosensitive resin 24 formed in a convex shape. The central portion 23a can have a higher convex shape than the peripheral edge portion 23b. That is, the step size, which is the difference between the height of the central portion 23a and the height of the peripheral portion 23b of the protruding electrode 23, can be controlled by the film thickness of the first photosensitive resin 24.

【0079】その後、湿式剥離液を用いて、めっきマス
クとして使用した第2の感光性樹脂34を除去する。そ
して、突起電極23をエッチングマスクとして使用し
て、共通電極膜18の上層メタルである銅を、メルテッ
クス製銅エッチング液であるエンストリップC(商品
名)により30%のオーバエッチング時間でエッチング
を行う。
Thereafter, the second photosensitive resin 34 used as a plating mask is removed by using a wet stripper. Then, using the protruding electrode 23 as an etching mask, copper, which is the upper layer metal of the common electrode film 18, is etched with Enstrip C (trade name), which is a copper etching solution manufactured by Meltex, with a 30% overetching time. Do.

【0080】続いて、過酸化水素水により共通電極膜1
8の下層メタルのバリヤ層および密着層であるチタン・
タングステン合金を、30%のオーバエッチング時間で
エッチングする。それによって、図13に示すように、
共通電極膜18をパターニングして、各電極パッド14
と突起電極23との間に共通電極膜18の残部による下
部電極19を形成する。その上に形成された突起電極2
3は、頂部の中央部32aが周縁部23bに比べて2μ
m〜5μm高い凸形状をなしている。
Subsequently, the common electrode film 1 was formed using a hydrogen peroxide solution.
8 Titanium which is a barrier layer of the lower metal and an adhesion layer
The tungsten alloy is etched with a 30% overetch time. Thereby, as shown in FIG.
By patterning the common electrode film 18, each electrode pad 14 is
The lower electrode 19 is formed by the remaining portion of the common electrode film 18 between the lower electrode 19 and the projection electrode 23. Protruding electrode 2 formed thereon
3 shows that the central portion 32a at the top is 2 μm larger than the peripheral portion 23b.
It has a convex shape with a height of m to 5 μm.

【0081】ここで、共通電極膜18の上層メタルであ
る銅のエッチング処理と、共通電極膜18の下層メタル
のバリヤ層および密着層であるチタン・タングステン合
金のエッチング処理とにおいて、オーバエッチング処理
を行なっているが、これは半導体基板12の全域にわた
って共通電極膜18を完全にエッチング除去するためで
ある。また、突起電極23の下層の共通電極膜18は、
前述のオバーエッチング処理によって、突起電極23の
パターン形状より後退する。すなわち、下部電極19の
パターン形状は、突起電極23のパターン形状より小さ
くなる。
Here, an over-etching process is performed in the etching process of copper as the upper layer metal of the common electrode film 18 and the etching process of the titanium-tungsten alloy as the lower metal barrier layer and the adhesion layer of the common electrode film 18. This is because the common electrode film 18 is completely removed by etching over the entire area of the semiconductor substrate 12. Further, the common electrode film 18 below the bump electrode 23 is
Due to the above-described over-etching process, the projection electrode 23 recedes from the pattern shape. That is, the pattern shape of the lower electrode 19 is smaller than the pattern shape of the bump electrode 23.

【0082】その後、この半導体基板12を、窒素ガス
を毎分20リットル導入した炉に入れ、炉内の温度を3
00℃に制御して30分間熱処理を行い、突起電極23
の硬度を低くする。それによって、突起電極23のビッ
カース硬度Hvが40〜60になるようにする。このよ
うに、突起電極23の硬度を下げる目的は、実装時の加
圧により回路基板上の回路電極にに密着し易くするため
である。
Thereafter, the semiconductor substrate 12 is placed in a furnace in which nitrogen gas is introduced at a rate of 20 liters per minute, and the temperature in the furnace is set at 3 degrees.
A heat treatment is performed for 30 minutes while controlling the temperature to
Lower hardness. Thereby, the Vickers hardness Hv of the protruding electrode 23 is set to be 40 to 60. As described above, the purpose of reducing the hardness of the protruding electrode 23 is to make it easier to adhere to the circuit electrode on the circuit board by pressurization during mounting.

【0083】ここで、この熱処理によって突起電極23
の硬度が低下する理由について説明する。めっき直後の
突起電極22は、水素や炭素などの不純物ガスを含み、
ビッカース硬度Hvが100〜120であるが、前述の
熱処理を行なうことによって、再結晶化が進行し、突起
電極23中から不純物ガスが放出されて、ビッカース硬
度が純金の硬度に近づくためである。
Here, the projection electrode 23 is formed by this heat treatment.
The reason why the hardness of the steel sheet decreases will be described. The protruding electrode 22 immediately after plating contains an impurity gas such as hydrogen or carbon,
Although the Vickers hardness Hv is 100 to 120, the recrystallization is progressed by performing the above-described heat treatment, impurity gas is released from the protruding electrodes 23, and the Vickers hardness approaches the hardness of pure gold.

【0084】その後、ダイシング工程により、この半導
体基板12を図13に一点鎖線で示すダイシングライン
に沿って切断して、個々の半導体チップ11に分割し、
図5に示した半導体装置1を完成する。
Thereafter, in a dicing step, the semiconductor substrate 12 is cut along dicing lines indicated by alternate long and short dash lines in FIG.
The semiconductor device 1 shown in FIG. 5 is completed.

【0085】〔半導体装置の実装方法の第2の実施形
態:図5,図6,図14と図15〕次、この発明による
半導体装置の実装方法の第2の実施形態を、図5,図
6,図14と図15を用いて説明する。これは、上述の
ようにして製造した図5に示した半導体装置1の実装構
造を得るための実装方法である。
[Second Embodiment of Semiconductor Device Mounting Method: FIGS. 5, 6, 14 and 15] Next, a second embodiment of a semiconductor device mounting method according to the present invention will be described with reference to FIGS. 6, and will be described with reference to FIGS. This is a mounting method for obtaining the mounting structure of the semiconductor device 1 manufactured as described above and shown in FIG.

【0086】この実装方法では、最初の工程で、図5に
示した頂面が凸状の複数の突起電極23を有する半導体
装置1を上下反転して、図14に示すように、複数の回
路電極28を有する回路基板26上に、各突起電極23
をそれぞれ各回路電極28と対向させるように位置合わ
せ(アラアイメント)して配置する。そして、半導体装
置1の各突起電極23と回路基板26の各回路電極28
のそれぞれ対向する面を直接接触させる。
In this mounting method, in the first step, the semiconductor device 1 having the plurality of protruding electrodes 23 whose top surface is convex as shown in FIG. 5 is turned upside down, and as shown in FIG. Each projecting electrode 23 is placed on a circuit board 26 having an electrode 28.
Are aligned (aligned) so as to face the respective circuit electrodes 28. Then, each protruding electrode 23 of the semiconductor device 1 and each circuit electrode 28 of the circuit board 26
Are brought into direct contact with each other.

【0087】その後、半導体装置1の突起電極23が形
成されていない裏面側より図14に示す超音波圧着ツー
ル30を接触させ、周波数20〜30KHzの超音波振
動を1個の突起電極あたり50〜200mWの出力で印
加すると同時に、1個の突起電極22あたり30〜10
0gの荷重を加える。このときの超音波振動の印加時間
は0.5〜2秒とする。
Thereafter, the ultrasonic pressure bonding tool 30 shown in FIG. 14 is brought into contact with the back surface of the semiconductor device 1 where the protruding electrodes 23 are not formed, and ultrasonic vibration of a frequency of 20 to 30 KHz is applied to each of the protruding electrodes by 50 to 30 KHz. At the same time as applying an output of 200 mW, 30 to 10 per one protruding electrode 22
Apply a load of 0 g. At this time, the application time of the ultrasonic vibration is 0.5 to 2 seconds.

【0088】さらに、このとき回路基板26は、回路電
極28が形成されていない裏面側をホットプレート40
に接触させてその上に載置されており、半導体装置1側
からの超音波振動および荷重の印加と同時に、回路基板
26側から温度150〜200℃の加熱を行なう。
Further, at this time, the circuit board 26 has a hot plate 40 on the back side where the circuit electrodes 28 are not formed.
, And is heated at a temperature of 150 to 200 ° C. from the circuit board 26 side simultaneously with the application of the ultrasonic vibration and the load from the semiconductor device 1 side.

【0089】このとき、突起電極23の中央部が凸形状
をしているため、超音波振動の印加初期には中央部23
aから回路電極28との接合が始まるとともに、突起電
極23が金からなり、且つ前述のように硬度を低下させ
る処理がされいるので、中央部23aが周縁部23bと
同じ高さとなって、次第に突起電極23の周縁部23b
に接合が広がっていき、最終的には図15に示すよう
に、突起電極23の頂部全体が均一に回路電極28との
接合面25を形成する。
At this time, since the central portion of the projecting electrode 23 has a convex shape, the central portion 23
a, the projection electrode 23 is made of gold, and the hardness is reduced as described above, so that the central portion 23a becomes the same height as the peripheral portion 23b, and gradually becomes larger. Peripheral portion 23b of projecting electrode 23
As a result, as shown in FIG. 15, the entire top of the protruding electrode 23 finally forms a joint surface 25 with the circuit electrode 28 uniformly.

【0090】そして、超音波振動による波動エネルギー
と加熱による熱エネルギーによって、接合面25付近の
金属原子及び分子が相互に相手方に拡散して強固な拡散
接合を行なうことができる。したがって、突起電極23
と回路電極28とが、その接合面25の全域において電
気的に極めて低い接続抵抗で確実に接続される。
Then, by the wave energy due to the ultrasonic vibration and the heat energy due to the heating, the metal atoms and molecules near the bonding surface 25 diffuse into each other, and a strong diffusion bonding can be performed. Therefore, the projection electrode 23
And the circuit electrode 28 are securely connected with an extremely low connection resistance over the entire area of the joint surface 25.

【0091】その後、半導体装置1と回路基板26の間
の隙間に、図6に示したエポキシ樹脂からなる封止樹脂
32を注入し、さらに焼成処理を行なってその封止樹脂
32を硬化させる。これによって、図6に示した実装構
造が完成する。
Thereafter, the sealing resin 32 made of the epoxy resin shown in FIG. 6 is injected into the gap between the semiconductor device 1 and the circuit board 26, and the sealing resin 32 is cured by performing a baking process. Thus, the mounting structure shown in FIG. 6 is completed.

【0092】なお、この実施形態においては、半導体装
置1の突起電極23と回路基板26の回路電極28に対
して、超音波振動を付与し、且つ加熱を行いながら加圧
して、その接合面25を拡散接合させるようにしたが、
超音波振動の付与又は加熱のいずれか一方を行いながら
加圧しても、接合面25を拡散接合させることができ
る。
In this embodiment, ultrasonic vibration is applied to the protruding electrode 23 of the semiconductor device 1 and the circuit electrode 28 of the circuit board 26 and pressurized while heating, so that the bonding surface 25 is formed. Was made to be diffusion bonded,
Even if pressure is applied while performing either ultrasonic vibration application or heating, the bonding surface 25 can be diffusion bonded.

【0093】この実施形態による効果は、前述した第1
の実施形態の効果を一層確実にし、且つ向上させるもの
である。特に、半導体装置1の突起電極23の頂部を凸
形状に形成したことによって、拡散接合を接合面25の
全面にわたって均一に行なうことができ、電気的特性と
機械的強度を飛躍的に向上させることができた。そのた
め、高密度接合を安価に実現することができる。
The effect of this embodiment is the same as that of the first embodiment.
The effects of the embodiment are further ensured and improved. In particular, since the top of the protruding electrode 23 of the semiconductor device 1 is formed in a convex shape, diffusion bonding can be performed uniformly over the entire bonding surface 25, and electrical characteristics and mechanical strength can be dramatically improved. Was completed. Therefore, high-density bonding can be realized at low cost.

【0094】〔半導体装置とその製造方法の第2の実施
形態:図16から図21〕次に、この発明による半導体
装置とその製造方法の第2の実施形態を、図16から図
21によって説明する。図16は、この発明による半導
体装置の第2の実施形態の構造を示す図5と同様な断面
図であって、図5と対応する部分には同じ符号を付して
あり、それらの説明は省略する。
[Second Embodiment of Semiconductor Device and Its Manufacturing Method: FIGS. 16 to 21] Next, a second embodiment of the semiconductor device and its manufacturing method according to the present invention will be described with reference to FIGS. I do. FIG. 16 is a sectional view similar to FIG. 5 showing the structure of a second embodiment of the semiconductor device according to the present invention, and portions corresponding to those in FIG. 5 are denoted by the same reference numerals. Omitted.

【0095】この半導体装置1が、図5に示した第1の
実施形態と相違する点は、半導体チップ11の各電極パ
ッド14の中央部上に設けた嵩上げ部材161が、絶縁
膜16と同じ絶縁膜によって形成されていることと、そ
れによって、その上に設けられた下部電極19の中央部
の高さが少し低くなり、突起電極23の中央部23aと
周縁部23bとの段差が、絶縁膜16の膜厚と同じにな
っている点だけである。
This semiconductor device 1 is different from the first embodiment shown in FIG. 5 in that a raised member 161 provided on the center of each electrode pad 14 of the semiconductor chip 11 is the same as the insulating film 16. The height of the central portion of the lower electrode 19 provided thereon is slightly reduced, and the step between the central portion 23a of the protruding electrode 23 and the peripheral portion 23b is insulated. The only difference is that the film thickness is the same as that of the film 16.

【0096】この半導体装置1を用いても、前述した実
装方法の第2の実施形態と同様に回路基板への実装方法
を実施すれば、図6に示した第2の実施形態と同様な実
装構造を得ることができ、それによる効果もそれと同様
であるので、それらの説明は省略する。
Even if this semiconductor device 1 is used, if the method of mounting on a circuit board is carried out in the same manner as in the second embodiment of the above-described mounting method, the same mounting as in the second embodiment shown in FIG. Since a structure can be obtained and the effect thereof is the same, the description thereof is omitted.

【0097】そこで、この図16によって説明した半導
体装置1の製造方法について、前述した第1の実施形態
と相違する工程についてだけ、図17から図21によっ
て説明する。まず、図17に示すように、内部に複数の
半導体チップ用の集積回路を形成し、表面にその各半導
体チップ用の複数の電極パッド14を設けた半導体基板
12上の全面に、膜厚0.8から1.0μmの絶縁膜1
6を形成する。
Therefore, the method of manufacturing the semiconductor device 1 described with reference to FIG. 16 will be described with reference to FIGS. 17 to 21 only for steps different from those of the first embodiment. First, as shown in FIG. 17, an integrated circuit for a plurality of semiconductor chips is formed therein, and a plurality of electrode pads 14 for each of the semiconductor chips are provided on the surface thereof. 0.8 to 1.0 μm insulating film 1
6 is formed.

【0098】そして、その絶縁膜16上の全面に、図1
8に示す感光性ポリイミド樹脂からなる第1の感光性樹
脂31を回転塗布法によって任意の厚さに塗布する。そ
の後、所定のフォトマスクを使用して、露光処理と現像
処理からなるフォトリソグラフィー処理により、第1の
感光性樹脂31をパターンニングして、図18に示すよ
うに各電極パッド14上にリング状の開口部31aを形
成する。それにより、各電極パッド14の中央部上に第
1の感光性樹脂31bが残る。
Then, the entire surface of the insulating film 16 is covered with FIG.
A first photosensitive resin 31 made of a photosensitive polyimide resin shown in FIG. 8 is applied to an arbitrary thickness by a spin coating method. Then, using a predetermined photomask, the first photosensitive resin 31 is patterned by a photolithography process including an exposure process and a development process, and a ring-shaped pattern is formed on each electrode pad 14 as shown in FIG. Opening 31a is formed. As a result, the first photosensitive resin 31b remains on the center of each electrode pad 14.

【0099】そして、この第1の感光性樹脂31をマス
クにしてエッチング処理を行って、絶縁膜16をパター
ニングし、図19に示すように、絶縁膜16の各電極パ
ッド14上の部分にリング状の開口部16aを形成し、
中央部に嵩上げ部材161として絶縁膜16の一部が残
される。
Then, the insulating film 16 is patterned by performing an etching process using the first photosensitive resin 31 as a mask. As shown in FIG. Opening 16a is formed,
A part of the insulating film 16 is left as a raised member 161 at the center.

【0100】次に、この半導体基板12上の全面に、ス
パッタリングによって、図20に示す共通電極膜18を
形成する。この共通電極膜18の材料および積層構造
は、第1の実施形態の場合と同様である。その後、図2
0に示すように、この共通電極膜18上の全面に、回転
塗布法により第2の感光性樹脂34を20μm〜25μ
mの厚さに塗布する。
Next, a common electrode film 18 shown in FIG. 20 is formed on the entire surface of the semiconductor substrate 12 by sputtering. The material and the laminated structure of the common electrode film 18 are the same as those of the first embodiment. Then, FIG.
As shown in FIG. 0, a second photosensitive resin 34 is coated on the entire surface of the common electrode film 18 by a spin coating method in a range of 20 μm to 25 μm.
m.

【0101】そして、所定のフォトマスクを用いて露光
処理および現像処理によるフォトリソグラフィー処理を
行ない、第2の感光性樹脂34に開口部34aを形成す
るようにパターニングする。この開口部34aは、各電
極パッド14上に、その電極パッド14とほぼ同じ大き
さに形成する。
Then, photolithography by exposure and development is performed using a predetermined photomask, and patterning is performed so as to form openings 34 a in the second photosensitive resin 34. The opening 34a is formed on each of the electrode pads 14 to have substantially the same size as the electrode pads 14.

【0102】次に、図21に示すように、パターニング
した第2の感光性樹脂34をめっきマスクに使用して、
その開口部34a内の共通電極膜18上に、金めき層か
らなる突起電極23を形成する。このときの電解めっき
処理の条件も第1の実施形態の場合と同じである。
Next, as shown in FIG. 21, using the patterned second photosensitive resin 34 as a plating mask,
On the common electrode film 18 in the opening 34a, the protruding electrode 23 made of a gold plating layer is formed. The conditions of the electrolytic plating process at this time are the same as those in the first embodiment.

【0103】金めっき層を、めっき処理におけるマスク
である感光性樹脂34の上面から、周縁部が突出しない
ように形成することにより、突起電極23の断面におけ
る側面形状が、図21に示すように直線状のストレート
ウォール形状となる。また、絶縁膜16による嵩上げ部
材161の凸形状に起因して、突起電極23の中央部を
周縁部より高く形成することができる。
By forming the gold plating layer so that the peripheral portion does not project from the upper surface of the photosensitive resin 34 which is a mask in the plating process, the side surface shape in the cross section of the projecting electrode 23 becomes as shown in FIG. It has a straight wall shape. In addition, due to the convex shape of the raising member 161 due to the insulating film 16, the central portion of the bump electrode 23 can be formed higher than the peripheral edge.

【0104】このめっき処理により、感光性樹脂34の
開口部34a内に突起電極23を形成する前に、親水化
処理を行なうとよい。その親水化処理は、たとえば硫酸
と過酸化水素水との混合溶液の薬液による湿式処理、あ
るいは、たとえば酸素プラズマを使用した乾式処理によ
って実施することができる。
By this plating, it is preferable to perform a hydrophilic treatment before forming the protruding electrodes 23 in the openings 34a of the photosensitive resin 34. The hydrophilization treatment can be performed by, for example, a wet treatment with a chemical solution of a mixed solution of sulfuric acid and hydrogen peroxide, or a dry treatment using, for example, oxygen plasma.

【0105】このようにして突起電極23を形成して、
第2の感光性樹脂34を除去た後の、下部電極19の形
成工程、突起電極23の硬度を低下させる工程、および
ダイシング工程は、前述した第1の実施形態において図
13によって説明した工程と同様であるから説明を省略
する。
Thus, the protruding electrode 23 is formed,
After removing the second photosensitive resin 34, the step of forming the lower electrode 19, the step of reducing the hardness of the protruding electrode 23, and the dicing step are the same as the steps described with reference to FIG. 13 in the first embodiment. The description is omitted because it is the same.

【0106】〔半導体装置とその製造方法の第3の実施
形態:図22から図25〕次に、この発明による半導体
装置とその製造方法の第3の実施形態を、図22から図
25によって説明する。図22は、この発明による半導
体装置の第3の実施形態の構造を示す図5と同様な断面
図であり、図5と対応する部分には同じ符号を付してあ
り、それらの説明は省略する。
[Third Embodiment of Semiconductor Device and Its Manufacturing Method: FIGS. 22 to 25] Next, a third embodiment of the semiconductor device and its manufacturing method according to the present invention will be described with reference to FIGS. I do. FIG. 22 is a sectional view similar to FIG. 5 showing the structure of the third embodiment of the semiconductor device according to the present invention. Parts corresponding to those in FIG. 5 are denoted by the same reference numerals, and description thereof is omitted. I do.

【0107】この半導体装置1が、図5に示した第1の
実施形態の半導体装置1と異なる点は、半導体チップ1
1の各電極パッド14の中心部上に設けた嵩上げ部材2
11が、感光性樹脂ではなく、導電膜で形成されている
点だけである。この導電膜による嵩上げ部材211の厚
さは、絶縁膜16の膜厚より厚く、2層以上の金属膜の
積層膜であってもよい。そして、嵩上げ部材211を設
けた各電極パッド14上に、下部電極19および突起電
極23が形成され、その突起電極23の頂面は、中央部
23aがその周縁部23bよりも、嵩上げ部材211の
厚さ分だけ高い凸形状になっている。
This semiconductor device 1 is different from the semiconductor device 1 of the first embodiment shown in FIG.
1. Raising member 2 provided on the center of each electrode pad 14
11 is only made of a conductive film instead of a photosensitive resin. The thickness of the raised member 211 made of the conductive film is larger than the thickness of the insulating film 16 and may be a stacked film of two or more metal films. The lower electrode 19 and the protruding electrode 23 are formed on each of the electrode pads 14 on which the raising member 211 is provided, and the top surface of the protruding electrode 23 has a central portion 23a that is larger than the peripheral portion 23b. The convex shape is higher by the thickness.

【0108】この半導体装置1を用いても、前述した実
装方法の第2の実施形態と同様に回路基板への実装方法
を実施すれば、図6に示した第2の実施形態と同様な実
装構造を得ることができ、それによる効果もそれと同様
である。しかし、嵩上げ部材211が導電膜で形成され
ているため、突起電極23と電極パッド14との電気的
な接続は、嵩上げ部材211を介してもなされるため、
下部電極19との接触面の全域が導通に寄与し、接続抵
抗を一層低くすることができる。しがって、突起電極の
大きさをより小さくすることも可能である。
Even if this semiconductor device 1 is used, if the method of mounting on a circuit board is carried out in the same manner as in the above-described second embodiment of the mounting method, the same mounting as in the second embodiment shown in FIG. A structure can be obtained, and the effect by that is the same. However, since the raising member 211 is formed of a conductive film, the electrical connection between the protruding electrode 23 and the electrode pad 14 is also made via the raising member 211.
The entire area of the contact surface with the lower electrode 19 contributes to conduction, and the connection resistance can be further reduced. Accordingly, it is possible to make the size of the protruding electrode smaller.

【0109】そこで、この図22によって説明した半導
体装置1の製造方法について、前述した第1の実施形態
と相違する工程についてだけ、図23から図25によっ
て説明する。まず、図23に示すように、複数の電極パ
ッド14を設けた半導体基板12上に、各電極パッド1
4上に開口16aを有する絶縁膜16を形成する。
Therefore, a method of manufacturing the semiconductor device 1 described with reference to FIG. 22 will be described with reference to FIGS. 23 to 25, only for steps different from those of the first embodiment. First, as shown in FIG. 23, each electrode pad 1 is placed on a semiconductor substrate 12 on which a plurality of electrode pads 14 are provided.
An insulating film 16 having an opening 16 a is formed on the insulating film 4.

【0110】そして、その絶縁膜16が形成された半導
体基板12上の全面に、絶縁膜16よりも厚い導電膜2
1を形成する。この導電膜21は、アルミニウム、ニッ
ケル、銅、チタン、タンタル、タングステン、モリブデ
ンなどの金属材料を、スパッタ等によって一層あるいは
複数層に形成するか、あるいはこれらの下にクロム層を
形成してもよい。
Then, the conductive film 2 thicker than the insulating film 16 is formed on the entire surface of the semiconductor substrate 12 on which the insulating film 16 is formed.
Form one. This conductive film 21 may be formed of one or more layers of a metal material such as aluminum, nickel, copper, titanium, tantalum, tungsten, molybdenum by sputtering or the like, or a chromium layer may be formed thereunder. .

【0111】その後、この導電膜21上の全面に、図2
4に示す第1の感光性樹脂31を回転塗布法によって塗
布する。次いでその第1の感光性樹脂を、フォトリソグ
ラフィー処理によって、図24に示すように各電極パッ
ド14の中央部上にのみ残すようにパターニングする。
そして、この第1の感光性樹脂31をマスクにしてエッ
チング処理を行って、図25に示すように、導電膜21
を各電極パッド14の中央部上にのみ嵩上げ部材211
として残すようにパターニングする。その後、第1の感
光性樹脂31を除去する。
Thereafter, the entire surface of the conductive film 21 is covered with FIG.
The first photosensitive resin 31 shown in FIG. 4 is applied by a spin coating method. Next, the first photosensitive resin is patterned by photolithography so as to be left only on the central portion of each electrode pad 14 as shown in FIG.
Then, an etching process is performed using the first photosensitive resin 31 as a mask, and as shown in FIG.
Is raised only on the central portion of each electrode pad 14.
Patterning to leave as After that, the first photosensitive resin 31 is removed.

【0112】以後の工程は、第1の実施形態について図
10から図13によって説明した各工程と同じであるの
で、説明を省略する。
The subsequent steps are the same as those described with reference to FIGS. 10 to 13 for the first embodiment, and a description thereof will not be repeated.

【0113】〔半導体装置とその製造方法の第4の実施
形態:図26から図30〕次に、この発明による半導体
装置とその製造方法の第4の実施形態を、図26から図
30によって説明する。図26は、この発明による半導
体装置の第4の実施形態の構造を示す図5およぴ図22
同様な断面図であり、図5およぴ図22と対応する部分
には同じ符号を付してあり、それらの説明は省略する。
[Fourth Embodiment of Semiconductor Device and Its Manufacturing Method: FIGS. 26 to 30] Next, a fourth embodiment of the semiconductor device and its manufacturing method according to the present invention will be described with reference to FIGS. 26 to 30. I do. 26 and 27 show the structure of the fourth embodiment of the semiconductor device according to the present invention.
FIG. 22 is a similar cross-sectional view, in which portions corresponding to those in FIGS. 5 and 22 are denoted by the same reference numerals, and description thereof will be omitted.

【0114】この第4の実施形態の半導体装置が、図2
2に示した第3の実施形態の半導体装置と異なる点は、
導電膜による嵩上げ部材211を、半導体チップ11の
各電極パッド14の中央部に対応する下部電極19上に
設けた点だけである。
The semiconductor device of the fourth embodiment is similar to that of FIG.
2 is different from the semiconductor device of the third embodiment shown in FIG.
The only difference is that the raising member 211 made of a conductive film is provided on the lower electrode 19 corresponding to the center of each electrode pad 14 of the semiconductor chip 11.

【0115】この半導体装置1を用いても、前述した実
装方法の第2の実施形態と同様に回路基板への実装方法
を実施すれば、図6に示した第2の実施形態と同様な実
装構造を得ることができ、それによる効果も、図22に
よって前述した第3の実施形態の半導体装置を用いた場
合と全く同じである。
Even if this semiconductor device 1 is used, if the method of mounting on a circuit board is carried out in the same manner as in the second embodiment of the above-described mounting method, the same mounting as in the second embodiment shown in FIG. A structure can be obtained, and the effect thereof is exactly the same as the case where the semiconductor device of the third embodiment described above with reference to FIG. 22 is used.

【0116】そこで、この図26によって説明した半導
体装置1の製造方法について、前述した第1の実施形態
と相違する工程についてだけ、図27から図30によっ
て説明する。まず、図27に示すように、複数の電極パ
ッド14を設けた半導体基板12上に、各電極パッド1
4上に開口16aを有する絶縁膜16を形成する。
Therefore, the method of manufacturing the semiconductor device 1 described with reference to FIG. 26 will be described with reference to FIGS. 27 to 30 only for steps different from those in the first embodiment. First, as shown in FIG. 27, each electrode pad 1 is placed on a semiconductor substrate 12 on which a plurality of electrode pads 14 are provided.
An insulating film 16 having an opening 16 a is formed on the insulating film 4.

【0117】そして、その半導体基板12の絶縁膜16
を形成した面の全面に開口16aを通して各電極パッド
14に接続する共通電極膜18を形成する。次いで、図
28に示すように、その共通電極膜18上の全面に導電
膜21を絶縁膜16より厚く形成する。この導電膜21
の材料等は前述の第3の実施形態の場合と同じである。
Then, the insulating film 16 of the semiconductor substrate 12 is formed.
A common electrode film 18 connected to each electrode pad 14 through the opening 16a is formed on the entire surface on which is formed. Next, as shown in FIG. 28, a conductive film 21 is formed on the entire surface of the common electrode film 18 so as to be thicker than the insulating film 16. This conductive film 21
Are the same as those in the third embodiment.

【0118】次に、その導電膜21上の全面に、図29
に示す第1の感光性樹脂31を回転塗布法によって塗布
する。そして、その第1の感光性樹脂31を、フォトリ
ソグラフィー処理によって各電極パッドの中央部の導電
膜21上にのみ残すようにパターニングする。その後、
この第1の感光性樹脂31をマスクにしてエッチング処
理を行って、図30に示すように導電膜21をパターニ
ングして、各電極パッド14の中央部の共通電極膜18
上にのみ嵩上げ部材211として残す。そして、第1の
感光性樹脂31を除去する。
Next, over the entire surface of the conductive film 21, FIG.
Is applied by a spin coating method. Then, the first photosensitive resin 31 is patterned by photolithography so as to remain only on the conductive film 21 at the center of each electrode pad. afterwards,
An etching process is performed using the first photosensitive resin 31 as a mask, and the conductive film 21 is patterned as shown in FIG.
It is left as a raising member 211 only on the top. Then, the first photosensitive resin 31 is removed.

【0119】以後の工程は、第1の実施形態について図
11から図13によって説明した各工程と同じであるの
で、説明を省略する
The subsequent steps are the same as those described with reference to FIGS. 11 to 13 for the first embodiment, and a description thereof will not be repeated.

【0120】〔半導体装置とその製造方法の第5の実施
形態:図31と図32〕次に、この発明による半導体装
置とその製造方法の第5の実施形態を、図31と図32
によって説明する。図31は、この発明による半導体装
置の第5の実施形態の構造を示す図5およぴ図22同様
な断面図であり、図5およぴ図22と対応する部分には
同じ符号を付してあり、それらの説明は省略する。
[Fifth Embodiment of Semiconductor Device and Its Manufacturing Method: FIGS. 31 and 32] Next, a fifth embodiment of the semiconductor device and its manufacturing method according to the present invention will be described with reference to FIGS.
It will be explained by. FIG. 31 is a sectional view similar to FIGS. 5 and 22 showing the structure of a fifth embodiment of the semiconductor device according to the present invention, and portions corresponding to FIGS. 5 and 22 are denoted by the same reference numerals. And description thereof is omitted.

【0121】この第4の実施形態の半導体装置が、図2
2に示した第3の実施形態の半導体装置と異なる点は、
嵩上げ部材37を、半導体チップ11の各電極パッド1
4の中央部上に、めっき処理による金属膜によって設け
た点だけである。
The semiconductor device according to the fourth embodiment is different from the semiconductor device shown in FIG.
2 is different from the semiconductor device of the third embodiment shown in FIG.
The raising member 37 is connected to each of the electrode pads 1 of the semiconductor chip 11.
The only difference is that a metal film formed by plating is provided on the central portion of No. 4.

【0122】この第5の実施形態の半導体装置を用いて
も、前述した実装方法の第2の実施形態と同様に回路基
板への実装方法を実施すれば、図6に示した第2の実施
形態と同様な実装構造を得ることができ、それによる効
果も、図22によって前述した第3の実施形態の半導体
装置を用いた場合と全く同じである。
Even if the semiconductor device of the fifth embodiment is used, if the method of mounting on a circuit board is carried out in the same manner as in the second embodiment of the mounting method described above, the second embodiment shown in FIG. A mounting structure similar to that of the embodiment can be obtained, and the effect thereof is exactly the same as the case of using the semiconductor device of the third embodiment described above with reference to FIG.

【0123】そこで、この図31によって説明した半導
体装置1の製造方法について、前述した第1の実施形態
と相違する工程についてだけ、図32によって説明す
る。まず、図32に示す複数の電極パッド14を設けた
半導体基板12上に、各電極パッド14上に開口を有す
る絶縁膜6を形成するのは、第1の実施形態の場合と同
じである。
Therefore, the method of manufacturing the semiconductor device 1 described with reference to FIG. 31 will be described with reference to FIG. 32, only for steps different from those of the first embodiment. First, the formation of the insulating film 6 having an opening on each electrode pad 14 on the semiconductor substrate 12 provided with the plurality of electrode pads 14 shown in FIG. 32 is the same as in the first embodiment.

【0124】次に、この絶縁膜16が形成された半導体
基板12上の全面に、第1の感光性樹脂38を回転塗布
法によって塗布する。そして、その第1の感光性樹脂3
8を、フォトリソグラフィー処理によってパターニング
して、各電極パッド14の中央部上にのみ開口部38a
を形成する。
Next, a first photosensitive resin 38 is applied on the entire surface of the semiconductor substrate 12 on which the insulating film 16 is formed by a spin coating method. Then, the first photosensitive resin 3
8 are patterned by a photolithography process to form openings 38 a only on the central portions of the respective electrode pads 14.
To form

【0125】その後、この第1の感光性樹脂38の各開
口部38a内の各電極パッド14上に、めっき処理によ
ってそれぞれ金属膜による嵩上げ部材37を形成する。
このめっき処理は無電解めっき処理で、ニッケル又は銅
などの金属膜を嵩上げ部材37として形成する。そし
て、第1の感光性樹脂38を除去する。
Thereafter, on each electrode pad 14 in each opening 38a of the first photosensitive resin 38, a raised member 37 made of a metal film is formed by plating.
This plating process is an electroless plating process in which a metal film such as nickel or copper is formed as the raising member 37. Then, the first photosensitive resin 38 is removed.

【0126】その後の工程は、第1の実施形態におい
て、図10から図13によって説明した各工程と同じで
あるから、その説明を省略する。
The subsequent steps are the same as those described with reference to FIG. 10 to FIG. 13 in the first embodiment, and a description thereof will not be repeated.

【0127】[0127]

【発明の効果】以上説明してきたように、この発明によ
る半導体装置の実装構造および実装方法によれば、表面
実装型の半導体装置を回路基板に実装するのに、異方性
導電接着剤をせずに、半導体装置の各突起電極と回路基
板の各回路電極とを極めて低い接続抵抗で電気的に接続
すると共に、機械的にも強固に接続することができる。
そのため、突起電極1個あたりの占有面積を小さくし、
且つ突起電極の配列ピッチも小さくして、高密度な接続
を高い信頼性で実現することが可能になる。
As described above, according to the semiconductor device mounting structure and the mounting method of the present invention, an anisotropic conductive adhesive is used to mount a surface mount type semiconductor device on a circuit board. Instead, each protruding electrode of the semiconductor device and each circuit electrode of the circuit board can be electrically connected with an extremely low connection resistance, and can be mechanically connected firmly.
Therefore, the area occupied by one protruding electrode is reduced,
In addition, the arrangement pitch of the protruding electrodes is reduced, and high-density connection can be realized with high reliability.

【0128】また、この発明による半導体装置は、その
実装構造をより確実で有効なものにする半導体装置を提
供するものであり、その半導体装置の製造方法の発明に
よれば、この発明による各半導体装置を、高い品質で効
率よく製造することができる。
Further, the semiconductor device according to the present invention provides a semiconductor device having a more reliable and effective mounting structure. According to the invention of the method of manufacturing the semiconductor device, each semiconductor device according to the present invention is provided. The device can be manufactured efficiently with high quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明による半導体装置の実装構造の第1の
実施形態を示す模式的な断面図である。
FIG. 1 is a schematic sectional view showing a first embodiment of a mounting structure of a semiconductor device according to the present invention.

【図2】この発明による半導体装置の実装方法の第1の
実施形態の説明に使用する半導体基板の一部を示す模式
的な断面図である。
FIG. 2 is a schematic cross-sectional view showing a part of a semiconductor substrate used for describing a first embodiment of a semiconductor device mounting method according to the present invention.

【図3】同じくこの発明による半導体装置の実装方法の
第1の実施形態による実装工程を示す模式的な断面図で
ある。
FIG. 3 is a schematic cross-sectional view showing a mounting step according to the first embodiment of the semiconductor device mounting method according to the present invention.

【図4】この発明による半導体装置における半導体チッ
プ上の突起電極の平面的な配列状態の説明図である。
FIG. 4 is an explanatory diagram of a planar arrangement of protruding electrodes on a semiconductor chip in a semiconductor device according to the present invention.

【図5】この発明による半導体装置の第1の実施形態を
示す模式的な断面図である。
FIG. 5 is a schematic cross-sectional view showing a first embodiment of the semiconductor device according to the present invention.

【図6】この発明による半導体装置の実装構造の第2の
実施形態を示す模式的な断面図である。
FIG. 6 is a schematic cross-sectional view showing a second embodiment of the semiconductor device mounting structure according to the present invention.

【図7】この発明による半導体装置の製造方法の第1の
実施形態の最初の工程を示す半導体基板の一部の模式的
な断面図である。
FIG. 7 is a schematic sectional view of a part of the semiconductor substrate showing a first step of the first embodiment of the method for manufacturing a semiconductor device according to the present invention;

【図8】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 8 is a schematic cross-sectional view showing the next step.

【図9】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 9 is also a schematic cross-sectional view showing the next step.

【図10】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 10 is a schematic cross-sectional view showing the next step.

【図11】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 11 is also a schematic cross-sectional view showing the next step.

【図12】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 12 is also a schematic cross-sectional view showing the next step.

【図13】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 13 is a schematic cross-sectional view showing the next step.

【図14】この発明による半導体装置の実装方法の第2
の実施形態による実装工程を示す模式的な断面図であ
る。
FIG. 14 shows a second embodiment of the semiconductor device mounting method according to the present invention.
It is a typical sectional view showing the mounting process by an embodiment.

【図15】同じく、次の実装工程を示す模式的な断面図
である。
FIG. 15 is a schematic cross-sectional view showing the next mounting step.

【図16】この発明による半導体装置の第2の実施形態
を示す模式的な断面図である。
FIG. 16 is a schematic sectional view showing a second embodiment of the semiconductor device according to the present invention.

【図17】この発明による半導体装置の製造方法の第2
の実施形態の最初の工程を示す半導体基板の一部の模式
的な断面図である。
FIG. 17 shows a second example of the method of manufacturing a semiconductor device according to the present invention.
FIG. 13 is a schematic cross-sectional view of a part of the semiconductor substrate, showing a first step of the embodiment.

【図18】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 18 is also a schematic cross-sectional view showing the next step.

【図19】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 19 is also a schematic cross-sectional view showing the next step.

【図20】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 20 is a schematic cross-sectional view showing the next step.

【図21】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 21 is a schematic cross-sectional view showing the next step.

【図22】この発明による半導体装置の第3の実施形態
を示す模式的な断面図である。
FIG. 22 is a schematic sectional view showing a third embodiment of the semiconductor device according to the present invention.

【図23】この発明による半導体装置の製造方法の第3
の実施形態の最初の工程を示す半導体基板の一部の模式
的な断面図である。
FIG. 23 is a third view illustrating the method of manufacturing a semiconductor device according to the present invention;
FIG. 13 is a schematic cross-sectional view of a part of the semiconductor substrate, showing a first step of the embodiment.

【図24】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 24 is a schematic cross-sectional view showing the next step.

【図25】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 25 is a schematic cross-sectional view showing the next step.

【図26】この発明による半導体装置の第4の実施形態
を示す模式的な断面図である。
FIG. 26 is a schematic sectional view showing a fourth embodiment of the semiconductor device according to the present invention.

【図27】この発明による半導体装置の製造方法の第4
の実施形態の最初の工程を示す半導体基板の一部の模式
的な断面図である。
FIG. 27 is a fourth view of the method for manufacturing a semiconductor device according to the present invention;
FIG. 13 is a schematic cross-sectional view of a part of the semiconductor substrate, showing a first step of the embodiment.

【図28】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 28 is a schematic cross-sectional view showing the next step.

【図29】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 29 is a schematic cross-sectional view showing the next step.

【図30】同じく、次の工程を示す模式的な断面図であ
る。
FIG. 30 is also a schematic cross-sectional view showing a next step.

【図31】この発明による半導体装置の第5の実施形態
を示す模式的な断面図である。
FIG. 31 is a schematic sectional view showing a fifth embodiment of the semiconductor device according to the present invention.

【図32】この発明による半導体装置の製造方法の第5
の実施形態の途中の工程を示す半導体基板の一部の模式
的な断面図である。
FIG. 32 is a fifth view of the method for manufacturing a semiconductor device according to the present invention;
FIG. 13 is a schematic cross-sectional view of a part of the semiconductor substrate, showing a step in the middle of the embodiment.

【図33】従来の半導体装置の製造方法による途中の工
程を示す模式的な断面図である。
FIG. 33 is a schematic cross-sectional view showing an intermediate step in a conventional semiconductor device manufacturing method.

【図34】同じく次の工程を示す模式的な断面図であ
る。
FIG. 34 is a schematic cross-sectional view showing the next step.

【図35】従来の表面実装型の半導体装置の模式的な断
面図である。
FIG. 35 is a schematic cross-sectional view of a conventional surface mount type semiconductor device.

【図36】従来の半導体装置の実装構造を示す模式的な
断面図である。
FIG. 36 is a schematic cross-sectional view showing a mounting structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1,10:半導体装置 11:半導体チップ 12:半導体基板 14:電極パッド 16:絶縁膜 18:共通電極膜 19:下部電極 20,38:感光性樹脂 21:導電膜 22,23:突起電極 24,31:第1の感光性樹脂 25:接合面 26:回路基板 28:回路電極 30:超音波圧着ツール 32:封止樹脂 34:第2の感光性樹脂 35:マスク板 37,161,211,241:嵩上げ部材 40:ホットプレート 1, 10: semiconductor device 11: semiconductor chip 12: semiconductor substrate 14: electrode pad 16: insulating film 18: common electrode film 19: lower electrode 20, 38: photosensitive resin 21: conductive film 22, 23: projecting electrode 24, 31: first photosensitive resin 25: bonding surface 26: circuit board 28: circuit electrode 30: ultrasonic pressure bonding tool 32: sealing resin 34: second photosensitive resin 35: mask plate 37, 161, 211, 241 : Raising member 40: Hot plate

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年2月28日(2001.2.2
8)
[Submission date] February 28, 2001 (2001.2.2
8)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項24[Correction target item name] Claim 24

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0013】この半導体装置10を回路基板に実装する
には、図36に示すように、エポキシ系樹脂からなる絶
縁性接着剤46に導電粒子42を混在させた異方性導電
接着剤44を、複数の突起電極22を有する半導体装置
10と対面配置した複数の回路電極28を有する回路基
板26との間に介在させ、突起電極22と回路電極28
間に圧力と熱を加える。
To mount the semiconductor device 10 on a circuit board, as shown in FIG. 36, an anisotropic conductive adhesive 44 in which conductive particles 42 are mixed in an insulating adhesive 46 made of epoxy resin is used. is interposed between the circuit board 26 having a plurality of circuit electrodes 28 facing arrangement with the semiconductor device 10 having a plurality of projecting electrodes 22, protruding electrodes 22 and circuit electrodes 28
Apply pressure and heat in between.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0027[Correction target item name] 0027

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0027】上記嵩上げ部材は、感光性樹脂、上記絶縁
膜と同じ材料、導電材料、無電解メッキによる金属膜な
どで形成することができる。また、この嵩上げ部材を、
電極パッド上に形成した各下部電極上に設けるように
してもよい。
The raising member can be made of a photosensitive resin, the same material as the insulating film, a conductive material, a metal film formed by electroless plating, or the like. In addition, this raising member,
It may be provided on each lower electrode formed on each electrode pad .

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0043[Correction target item name] 0043

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0043】この突起電極22と回路電極28との拡散
接合は、後述する実装方法の実施形態において詳述する
が、半導体装置10の突起電極22を形成していない裏
面側から超音波と荷重を加え、回路基板26の回路電極
28形成していない裏面側から加熱して、突起電極22
と回路電極28との接合を行うことにより得られる。こ
の拡散接合により、突起電極22と回路電極28の接合
面25付近の金属原子や分子が互いに相手方に拡散して
強固に接続されている。特に、接合面25の両側が金で
あると、この拡散接合が容易になされる。
The diffusion bonding between the protruding electrode 22 and the circuit electrode 28 will be described in detail in an embodiment of a mounting method described later, but the ultrasonic wave and the load are applied from the back side of the semiconductor device 10 where the protruding electrode 22 is not formed. In addition, the projection electrode 22 is heated from the back side of the circuit board 26 where the circuit electrodes 28 are not formed.
And the circuit electrode 28. By this diffusion bonding, metal atoms and molecules near the joint surface 25 between the protruding electrode 22 and the circuit electrode 28 diffuse to each other and are firmly connected. In particular, if both sides of the bonding surface 25 are made of gold, this diffusion bonding is easily performed.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0045[Correction target item name] 0045

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0045】前述したように、従来の実装構造の場合に
は、導電粒子を含む異方性導電接着剤を使用して、突起
電極22の頂面と回路電極28との間に挟持した導電粒
子との接触面のみによって両者間の導通を行っていたた
め、その接続抵抗を低くするためには、各突起電極ごと
に10個程度の導電粒子を確保しなければならず、突起
電極22の頂面の面積をそれだけ大きく取る必要があっ
た。
As described above, in the case of the conventional mounting structure, the conductive particles sandwiched between the top surface of the projecting electrode 22 and the circuit electrode 28 using an anisotropic conductive adhesive containing the conductive particles are used. because it was subjected to conduction between only Thus both the contact surface with, in order to lower the connection resistance has to ensure 10 or so of the conductive particles in each protruding electrode, the top of the bump electrode 22 The surface area had to be increased accordingly.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0058[Correction target item name] 0058

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0058】〔半導体装置の第1の実装形態:図5〕次
に、この発明による半導体装置の第1の実施形態につい
、図5に示す模式的な断面図を用いて説明する。図5
において、図1及び図35に示した半導体装置10と同
様な部分には同じ符号を付してある。
[0058] First implementation of the semiconductor device: 5 Next, with the first embodiment of a semiconductor device according to the invention
This will be described with reference to the schematic sectional view shown in FIG. FIG.
, The same reference numerals are given to the same parts as those of the semiconductor device 10 shown in FIGS.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0073[Correction target item name] 0073

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0073】この共通電極膜18は、電極パッド14と
後で形成する突起電極23の電極材料との電気的および
機械的接続性が良好で、電極材料相互の拡散が無く、安
定な電極材料を選定する。そのため、この共通電極膜1
8は、前述の材料以外に、チタン・タングステン合金
銅−金、アルミニュウム−クロム−銅、アルミニウム−
チタン−銅などによる3層構造、あるいはチタン−パラ
ジウム、チタン−金、チタン−白金、チタン・タングス
テン合金−パラジウム、チタン・タングステン合金−
金、チタン・タングステン合金−白金などの2層構造に
してもよい。
The common electrode film 18 has good electrical and mechanical connectivity between the electrode pad 14 and the electrode material of the projection electrode 23 to be formed later, does not diffuse between electrode materials, and is made of a stable electrode material. Select. Therefore, this common electrode film 1
8 is a titanium-tungsten alloy other than the above-mentioned materials.
Copper-gold, aluminum-chromium-copper, aluminum-
Titanium-copper or other three-layer structure, or titanium-palladium, titanium-gold, titanium-platinum, titanium-tungsten alloy-palladium, titanium-tungsten alloy-
It may have a two-layer structure of gold, titanium / tungsten alloy-platinum, or the like.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0082[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0082】その後、この半導体基板12を、窒素ガス
を毎分20リットル導入した炉に入れ、炉内の温度を3
00℃に制御して30分間熱処理を行い、突起電極23
の硬度を低くする。それによって、突起電極23のビッ
カース硬度Hvが40〜60になるようにする。このよ
うに、突起電極23の硬度を下げる目的は、実装時の加
圧により回路基板上の回路電極に密着し易くするためで
ある。
Thereafter, the semiconductor substrate 12 is placed in a furnace in which nitrogen gas is introduced at a rate of 20 liters per minute, and the temperature in the furnace is set at 3 degrees.
A heat treatment is performed for 30 minutes while controlling the temperature to
Lower hardness. Thereby, the Vickers hardness Hv of the protruding electrode 23 is set to be 40 to 60. As described above, the purpose of reducing the hardness of the protruding electrode 23 is to make it easier to adhere to the circuit electrode on the circuit board by pressurization during mounting.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0085[Correction target item name] 0085

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0085】〔半導体装置の実装方法の第2の実施形
態:図5,図6,図14と図15〕次に、この発明によ
る半導体装置の実装方法の第2の実施形態を、図5,図
6,図14と図15を用いて説明する。これは、上述の
ようにして製造した図5に示した半導体装置1の実装構
造を得るための実装方法である。
[Second Embodiment of Semiconductor Device Mounting Method: FIGS. 5, 6, 14 and 15] Next, a second embodiment of a semiconductor device mounting method according to the present invention will be described with reference to FIGS. This will be described with reference to FIGS. 6, 14 and 15. This is a mounting method for obtaining the mounting structure of the semiconductor device 1 manufactured as described above and shown in FIG.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0087[Correction target item name] 0087

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0087】その後、半導体装置1の突起電極23が形
成されていない裏面側より図14に示す超音波圧着ツー
ル30を接触させ、周波数20〜30KHzの超音波振
動を1個の突起電極23あたり50〜200mWの出力
で印加すると同時に、1個の突起電極23あたり30〜
100gの荷重を加える。このときの超音波振動の印加
時間は0.5〜2秒とする。
Thereafter, the ultrasonic pressure bonding tool 30 shown in FIG. 14 is brought into contact with the back surface of the semiconductor device 1 where the protruding electrodes 23 are not formed, and ultrasonic vibration having a frequency of 20 to 30 KHz is applied to each protruding electrode 23 by 50. at the same time it is applied at the output of ~200mW, 30~ per one projection electrode 23
Apply a load of 100 g. At this time, the application time of the ultrasonic vibration is 0.5 to 2 seconds.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0089[Correction target item name] 0089

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0089】このとき、突起電極23の中央部が凸形状
をしているため、超音波振動の印加初期には中央部23
aから回路電極28との接合が始まるとともに、突起電
極23が金からなり、且つ前述のように硬度を低下させ
る処理がされているので、中央部23aが周縁部23b
と同じ高さとなって、次第に突起電極23の周縁部23
bに接合が広がっていき、最終的には図15に示すよう
に、突起電極23の頂部全体が均一に回路電極28との
接合面25を形成する。
At this time, since the central portion of the projecting electrode 23 has a convex shape, the central portion 23
with bonding starts with the circuit electrode 28 from a, the projection electrodes 23 is made of gold, and because it is a process of reducing the hardness as described above, the central portion 23a peripheral portion 23b
And the peripheral portion 23 of the protruding electrode 23 gradually becomes
As shown in FIG. 15, the bonding spreads to b, and finally, the entire top of the protruding electrode 23 uniformly forms the bonding surface 25 with the circuit electrode 28 as shown in FIG.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0123[Correction target item name] 0123

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0123】そこで、この図31によって説明した半導
体装置1の製造方法について、前述した第1の実施形態
と相違する工程についてだけ、図32によって説明す
る。まず、図32に示す複数の電極パッド14を設けた
半導体基板12上に、各電極パッド14上に開口を有す
絶縁膜16を形成するのは、第1の実施形態の場合と
同じである。
Therefore, the method of manufacturing the semiconductor device 1 described with reference to FIG. 31 will be described with reference to FIG. 32, only for steps different from those of the first embodiment. First, the formation of the insulating film 16 having openings on the respective electrode pads 14 on the semiconductor substrate 12 provided with the plurality of electrode pads 14 shown in FIG. 32 is the same as in the first embodiment.

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの一面に複数の電極パッド
とその各電極パッドにそれぞれ個別に導通する複数の突
起電極とを有する半導体装置を、一面に前記複数の突起
電極と個別に接続される複数の回路電極を有する回路基
板に実装した半導体装置の実装構造であって、 前記半導体装置の各突起電極と前記回路基板の各回路電
極の対向する面が直接接合し、その接合面が拡散接合し
ていることを特徴とする半導体装置の実装構造。
1. A semiconductor device having a plurality of electrode pads on one surface of a semiconductor chip and a plurality of projecting electrodes individually conducting to each of the electrode pads, and a plurality of semiconductor devices individually connected to the plurality of projecting electrodes on one surface. A mounting structure of a semiconductor device mounted on a circuit board having a circuit electrode, wherein each protruding electrode of the semiconductor device and a surface of each circuit electrode of the circuit board facing each other are directly bonded, and the bonding surface is diffusion bonded. A semiconductor device mounting structure.
【請求項2】 前記突起電極がストレートウォール形状
で、前記回路電極と接合する面がほぼ平面状である請求
項1記載の半導体装置の実装構造。
2. The mounting structure of a semiconductor device according to claim 1, wherein said projecting electrode has a straight wall shape, and a surface to be joined to said circuit electrode is substantially planar.
【請求項3】 前記突起電極が金によって形成されてい
る請求項1又は2記載の半導体装置の実装構造。
3. The mounting structure of a semiconductor device according to claim 1, wherein said protruding electrode is formed of gold.
【請求項4】 半導体チップの一面に複数の電極パッド
とその各電極パッドにそれぞれ個別に導通する複数の突
起電極とを有する半導体装置を、一面に前記複数の突起
電極と個別に接続される複数の回路電極を有する回路基
板に実装する半導体装置の実装方法であって、 前記半導体装置を、前記回路基板上に、前記複数の各突
起電極をそれぞれ前記複数の各回路電極と対向させるよ
うに位置合わせして配置する工程と、 前記半導体装置の各突起電極と前記回路基板の各回路電
極のそれぞれ対向する面を直接接触させる工程と、 前記突起電極と回路電極に対して超音波振動又は熱を加
えながら加圧して、その接触面を拡散接合させる工程と
を有することを特徴とする半導体装置の実装方法。
4. A semiconductor device having a plurality of electrode pads on one surface of a semiconductor chip and a plurality of projecting electrodes individually conducting to the respective electrode pads, and a plurality of semiconductor devices individually connected to the plurality of projecting electrodes on one surface. A method for mounting a semiconductor device mounted on a circuit board having circuit electrodes, wherein the semiconductor device is positioned on the circuit board such that the plurality of projecting electrodes face the plurality of circuit electrodes, respectively. Aligning and arranging; directly contacting each of the protruding electrodes of the semiconductor device with the respective opposing surfaces of the circuit electrodes of the circuit board; and applying ultrasonic vibration or heat to the protruding electrodes and the circuit electrodes. Applying a pressure while applying pressure to diffuse and bond the contact surface.
【請求項5】 請求項4記載の半導体装置の実装方法に
おいて、 前記半導体装置を回路基板上に配置する工程の前に、前
記半導体装置の各突起電極に対して加熱処理を行ってそ
の硬度を低くする工程を有することを特徴とする半導体
装置の実装方法。
5. The method for mounting a semiconductor device according to claim 4, wherein before the step of arranging the semiconductor device on a circuit board, each bump electrode of the semiconductor device is subjected to a heat treatment to reduce its hardness. A method for mounting a semiconductor device, comprising a step of lowering the height.
【請求項6】 請求項5記載の半導体装置の実装方法に
おいて、 前記各突起電極が金で形成されている半導体装置を使用
し、 前記各突起電極の硬度を低くする工程で、窒素ガスを導
入した炉内で250から350℃の温度で前記加熱処理
を行って、前記各突起電極のビッカース硬度が40から
60になるようにすることを特徴とする半導体装置の実
装方法。
6. The method for mounting a semiconductor device according to claim 5, wherein the step of reducing the hardness of each of the protruding electrodes using a semiconductor device in which each of the protruding electrodes is formed of gold is performed. Wherein the heat treatment is performed in a furnace at a temperature of 250 to 350 ° C. so that the Vickers hardness of each of the protruding electrodes is 40 to 60.
【請求項7】 請求項4記載の半導体装置の実装方法に
おいて、 前記突起電極と回路電極の接触面を拡散接合させる工程
において、前記突起電極と回路電極に対して超音波振動
と荷重を加えながら加熱することを特徴とする半導体装
置の実装方法。
7. The method of mounting a semiconductor device according to claim 4, wherein in the step of diffusing and joining the contact surface between the projecting electrode and the circuit electrode, ultrasonic vibration and a load are applied to the projecting electrode and the circuit electrode. A method for mounting a semiconductor device, comprising heating.
【請求項8】 請求項7記載の半導体装置の実装方法に
おいて、 前記超音波振動の周波数が20から30KHzで、その
出力が前記突起電極1個あたり50から200mWであ
り、 前記荷重が前記突起電極1個あたり30から100gで
あり、 前記加熱する温度が150から200℃であることを特
徴とする半導体装置の実装方法。
8. The method for mounting a semiconductor device according to claim 7, wherein the frequency of the ultrasonic vibration is 20 to 30 KHz, the output is 50 to 200 mW per one of the bump electrodes, and the load is the bump electrode. 30. A method for mounting a semiconductor device, wherein the weight of the semiconductor device is 30 to 100 g, and the heating temperature is 150 to 200 ° C.
【請求項9】 請求項7又は8記載の半導体装置の実装
方法において、 前記半導体装置の前記突起電極を有する面とは反対側の
面から前記超音波振動と荷重を加え、前記回路基板の前
記回路電極を有する面とは反対側の面から前記加熱を行
うことを特徴とする半導体装置の実装方法。
9. The method for mounting a semiconductor device according to claim 7, wherein the ultrasonic vibration and the load are applied from a surface of the semiconductor device opposite to a surface having the protruding electrodes, and the semiconductor substrate is mounted on the circuit board. A method for mounting a semiconductor device, wherein the heating is performed from a surface opposite to a surface having circuit electrodes.
【請求項10】 請求項4乃至9のいずれか一項に記載
の半導体装置の実装方法において 前記突起電極と回路電極の接触面を拡散接合させる工程
の後に、 前記半導体装置と前記回路基板との間の隙間にエポキシ
樹脂からなる封止樹脂を注入して焼成処理を行い、該封
止樹脂を硬化させる工程を有することを特徴とする半導
体装置の実装方法。
10. The method for mounting a semiconductor device according to claim 4, wherein after the step of diffusing a contact surface between the projecting electrode and the circuit electrode, the semiconductor device and the circuit board are connected to each other. A method for mounting a semiconductor device, comprising: a step of injecting a sealing resin made of an epoxy resin into a gap therebetween, performing a baking process, and curing the sealing resin.
【請求項11】 集積回路およびそれを外部回路に接続
するための複数の電極パッドを設けた半導体チップと、 該半導体チップの前記複数の電極パッドを設けた面上を
被覆し、その各電極パッド上に開口を有する絶縁膜と、 該絶縁膜の各開口内の前記各電極パッドの中央部上に設
けた嵩上げ部材と、 前記絶縁膜の各開口を通して前記各電極パッドと個別に
導通して、前記絶縁膜の開口の周縁部上および前記嵩上
げ部材上に亘って設けられた複数の下部電極と、 その各下部電極上にそれぞれ設けられ、頂面の中央部が
その周縁部より前記嵩上げ部材の厚さ分だけ高く形成さ
れている複数の突起電極とからなることを特徴とする半
導体装置。
11. A semiconductor chip provided with an integrated circuit and a plurality of electrode pads for connecting the integrated circuit to an external circuit, and a surface provided with the plurality of electrode pads of the semiconductor chip, wherein each of the electrode pads is covered. An insulating film having an opening thereon, a raising member provided on a central portion of each of the electrode pads in each of the openings of the insulating film, and individually conducting with each of the electrode pads through each of the openings of the insulating film; A plurality of lower electrodes provided on the periphery of the opening of the insulating film and over the raising member; and a plurality of lower electrodes provided on each of the lower electrodes. A semiconductor device comprising a plurality of protruding electrodes formed higher by a thickness.
【請求項12】 前記嵩上げ部材が感光性樹脂によって
形成されている請求項11記載の半導体装置。
12. The semiconductor device according to claim 11, wherein said raising member is formed of a photosensitive resin.
【請求項13】 前記嵩上げ部材が、前記絶縁膜と同じ
材料で形成されている請求項11記載の半導体装置。
13. The semiconductor device according to claim 11, wherein said raising member is formed of the same material as said insulating film.
【請求項14】 前記嵩上げ部材が、導電材料で形成さ
れている請求項11記載の半導体装置。
14. The semiconductor device according to claim 11, wherein said raising member is formed of a conductive material.
【請求項15】 前記導電材料が、無電解メッキによっ
て形成した金属膜である請求項14記載の半導体装置。
15. The semiconductor device according to claim 14, wherein said conductive material is a metal film formed by electroless plating.
【請求項16】 集積回路およびそれを外部回路に接続
するための複数の電極パッドを設けた半導体チップと、 前記半導体チップの前記複数の電極パッドを設けた面上
を被覆し、その各電極パッド上に開口を有する絶縁膜
と、 前記絶縁膜の各開口を通して前記各電極パッドと個別に
導通して、該各電極パッド上から前記絶縁膜の開口の周
縁部上に亘って設けられた複数の下部電極と、 その各下部電極の中央部上に設けられた嵩上げ部材と、 前記各下部電極上にそれぞれ設けられ、頂面の中央部が
その周縁部より前記嵩上げ部材の厚さ分だけ高く形成さ
れている複数の突起電極とからなることを特徴とする半
導体装置。
16. A semiconductor chip provided with an integrated circuit and a plurality of electrode pads for connecting the integrated circuit to an external circuit, and a surface of the semiconductor chip provided with the plurality of electrode pads, wherein each of the electrode pads is covered. An insulating film having an opening on the top thereof; and a plurality of insulating films which are individually connected to the respective electrode pads through the respective openings of the insulating film, and are provided from above the respective electrode pads to a peripheral portion of the opening of the insulating film. A lower electrode, a raising member provided on a central portion of each lower electrode, and a raising portion provided on each of the lower electrodes, wherein a central portion of a top surface is formed higher than a peripheral portion thereof by the thickness of the raising member. And a plurality of protruding electrodes.
【請求項17】 前記嵩上げ部材が、導電材料で形成さ
れている請求項16記載の半導体装置。
17. The semiconductor device according to claim 16, wherein said raising member is formed of a conductive material.
【請求項18】 複数の半導体チップ用の集積回路およ
びそれを外部回路に接続するための複数の電極パッドを
設けた半導体基板上に、前記各電極パッド上に開口を有
する絶縁膜を形成する工程と、 該絶縁膜が形成された半導体基板上の全面に、第1の感
光性樹脂を前記絶縁膜よりも厚く塗布する工程と、 その第1の感光性樹脂を、フォトリソグラフィー処理に
よって前記各電極パッドの中央部上にのみ嵩上げ部材と
して残すようにパターニングする工程と、 前記半導体基板の前記絶縁膜を形成した面の全面に前記
開口を通して前記各電極パッドに接続する共通電極膜を
形成する工程と、 該共通電極膜上の全面に第2の感光性樹脂を塗布する工
程と、 その第2の感光性樹脂を、フォトリソグラフィー処理に
よって、前記各電極パッド上に該電極パッドと略同じ大
きさの開口部を形成するようにパターニングする工程
と、 前記第2の感光性樹脂の前記各開口部内の前記共通電極
膜上に、めっき処理によってそれぞれ突起電極を形成す
る工程と、 前記第2の感光性樹脂を除去する工程と、 前記各突起電極をマスクにしてエッチング処理を行っ
て、前記共通電極膜をパターニングすることによって前
記各電極パッド上に下部電極を形成する工程と、 前記半導体基板を個々の半導体装置の半導体チップに切
断する工程とを有することを特徴とする半導体装置の製
造方法。
18. A step of forming an insulating film having openings on each of said electrode pads on a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the same to an external circuit. Applying a first photosensitive resin thicker than the insulating film over the entire surface of the semiconductor substrate on which the insulating film is formed; and applying the first photosensitive resin to the respective electrodes by photolithography. Patterning so as to remain as a raised member only on the central portion of the pad; and forming a common electrode film connected to each of the electrode pads through the opening over the entire surface of the semiconductor substrate on which the insulating film is formed. Applying a second photosensitive resin to the entire surface of the common electrode film, and applying the second photosensitive resin to each of the electrode pads by photolithography. Patterning so as to form an opening having substantially the same size as the pole pad; and forming a protruding electrode by plating on the common electrode film in each of the openings of the second photosensitive resin. Removing the second photosensitive resin; forming an lower electrode on each of the electrode pads by patterning the common electrode film by performing an etching process using each of the bump electrodes as a mask; And a step of cutting the semiconductor substrate into semiconductor chips of individual semiconductor devices.
【請求項19】 複数の半導体チップ用の集積回路およ
びそれを外部回路に接続するための複数の電極パッドを
設けた半導体基板上の全面に絶縁膜を形成する工程と、 該絶縁膜上の全面に第1の感光性樹脂を塗布する工程
と、 その第1の感光性樹脂を、フォトリソグラフィー処理に
よって前記各電極パッド上にリング状の開口部を形成す
るようにパターニングする工程と、 前記第1の感光性樹脂をマスクにしてエッチング処理を
行って、前記絶縁膜をパターニングすることによって該
絶縁膜の前記各電極パッド上の部分にリング状の開口を
形成する工程と、 前記第1の感光性樹脂を除去する工程と、 前記半導体基板の前記絶縁膜を形成した面の全面に前記
開口を通して前記各電極パッドに接続する共通電極膜を
形成する工程と、 該共通電極膜上の全面に第2の感光性樹脂を塗布する工
程と、 その第2の感光性樹脂を、フォトリソグラフィー処理に
よって、前記各電極パッド上に該電極パッドと略同じ大
きさの開口部を形成するようにパターニングする工程
と、 前記第2の感光性樹脂の前記各開口部内の前記共通電極
膜上に、めっき処理によってそれぞれ突起電極を形成す
る工程と、 前記第2の感光性樹脂を除去する工程と、 前記各突起電極をマスクにしてエッチング処理を行っ
て、前記共通電極膜をパターニングすることによって前
記各電極パッド上に下部電極を形成する工程と、 前記半導体基板を個々の半導体装置の半導体チップに切
断する工程とを有することを特徴とする半導体装置の製
造方法。
19. A step of forming an insulating film on an entire surface of a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the integrated circuits to an external circuit; Applying a first photosensitive resin to the substrate; patterning the first photosensitive resin by photolithography so as to form a ring-shaped opening on each of the electrode pads; Forming a ring-shaped opening in a portion of the insulating film on each of the electrode pads by performing an etching process using the photosensitive resin as a mask, and patterning the insulating film; Removing the resin; forming a common electrode film connected to each of the electrode pads through the opening on the entire surface of the semiconductor substrate on which the insulating film is formed; A step of applying a second photosensitive resin to the entire surface of the film, and forming an opening of substantially the same size as the electrode pads on each of the electrode pads by photolithography of the second photosensitive resin. Patterning, forming a projecting electrode on the common electrode film in each of the openings of the second photosensitive resin by plating, and removing the second photosensitive resin. Forming a lower electrode on each of the electrode pads by patterning the common electrode film by performing an etching process using each of the bump electrodes as a mask; And a step of cutting into chips.
【請求項20】 複数の半導体チップ用の集積回路およ
びそれを外部回路に接続するための複数の電極パッドを
設けた半導体基板上に、前記各電極パッド上に開口を有
する絶縁膜を形成する工程と、 該絶縁膜が形成された半導体基板上の全面に、前記絶縁
膜よりも厚い導電膜を形成する工程と、 該導電膜上の全面に第1の感光性樹脂を塗布する工程
と、 その第1の感光性樹脂を、フォトリソグラフィー処理に
よって前記各電極パッドの中央部上にのみ残すようにパ
ターニングする工程と、 前記第1の感光性樹脂をマスクにしてエッチング処理を
行って、前記導電膜を前記各電極パッドの中央部上にの
み嵩上げ部材として残すようにパターニングする工程
と、 前記第1の感光性樹脂を除去する工程と、 前記半導体基板の前記絶縁膜を形成した面の全面に前記
開口を通して前記各電極パッドに接続する共通電極膜を
形成する工程と、 該共通電極膜上の全面に第2の感光性樹脂を塗布する工
程と、 その第2の感光性樹脂を、フォトリソグラフィー処理に
よって、前記各電極パッド上に該電極パッドと略同じ大
きさの開口部を形成するようにパターニングする工程
と、 前記第2の感光性樹脂の前記各開口部内の前記共通電極
膜上に、めっき処理によってそれぞれ突起電極を形成す
る工程と、 前記第2の感光性樹脂を除去する工程と、 前記各突起電極をマスクにしてエッチング処理を行っ
て、前記共通電極膜をパターニングすることによって前
記各電極パッド上に下部電極を形成する工程と、 前記半導体基板を個々の半導体装置の半導体チップに切
断する工程とを有することを特徴とする半導体装置の製
造方法。
20. A step of forming an insulating film having openings on each of said electrode pads on a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the same to an external circuit. Forming a conductive film thicker than the insulating film on the entire surface of the semiconductor substrate on which the insulating film is formed; applying a first photosensitive resin to the entire surface of the conductive film; Patterning a first photosensitive resin by photolithography so as to remain only on the central portion of each of the electrode pads; and performing an etching process using the first photosensitive resin as a mask to form the conductive film. Patterning so as to leave as a raising member only on the central portion of each of the electrode pads; removing the first photosensitive resin; and forming the insulating film of the semiconductor substrate. Forming a common electrode film connected to each of the electrode pads through the opening on the entire surface of the surface; applying a second photosensitive resin on the entire surface of the common electrode film; Patterning by photolithography processing so as to form openings of substantially the same size as the electrode pads on each of the electrode pads; and the common electrode in each of the openings of the second photosensitive resin. A step of forming a projecting electrode on the film by plating, a step of removing the second photosensitive resin, and an etching process using the projecting electrodes as a mask to pattern the common electrode film. Forming a lower electrode on each of the electrode pads, and cutting the semiconductor substrate into semiconductor chips of individual semiconductor devices. The method of manufacturing a semiconductor device.
【請求項21】 複数の半導体チップ用の集積回路およ
びそれを外部回路に接続するための複数の電極パッドを
設けた半導体基板上に、前記各電極パッド上に開口を有
する絶縁膜を形成する工程と、 前記半導体基板の前記絶縁膜を形成した面の全面に前記
開口を通して前記各電極パッドに接続する共通電極膜を
形成する工程と、 その共通電極膜上の全面に導電膜を前記絶縁膜より厚く
形成する工程と、 その導電膜上の全面に第1の感光性樹脂を塗布する工程
と、 その第1の感光性樹脂を、フォトリソグラフィー処理に
よって前記各電極パッドの中央部の前記導電膜上にのみ
残すようにパターニングする工程と、 前記第1の感光性樹脂をマスクにしてエッチング処理を
行って、前記導電膜を前記各電極パッドの中央部の前記
共通電極膜上にのみ嵩上げ部材として残すようにパター
ニングする工程と、 前記第1の感光性樹脂を除去する工程と、 該共通電極膜上の全面に第2の感光性樹脂を塗布する工
程と、 その第2の感光性樹脂を、フォトリソグラフィー処理に
よって、前記各電極パッド上に該電極パッドと略同じ大
きさの開口部を形成するようにパターニングする工程
と、 前記第2の感光性樹脂の前記各開口部内の前記共通電極
膜上に、めっき処理によってそれぞれ突起電極を形成す
る工程と、 前記第2の感光性樹脂を除去する工程と、 前記各突起電極をマスクにしてエッチング処理を行っ
て、前記共通電極膜をパターニングすることによって前
記各電極パッド上に下部電極を形成する工程と、 前記半導体基板を個々の半導体装置の半導体チップに切
断する工程とを有することを特徴とする半導体装置の製
造方法。
21. A step of forming an insulating film having openings on each of said electrode pads on a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the same to an external circuit. Forming a common electrode film connected to each of the electrode pads through the opening on the entire surface of the semiconductor substrate on which the insulating film is formed; and forming a conductive film on the entire surface of the common electrode film from the insulating film. Forming a first photosensitive resin on the entire surface of the conductive film; applying the first photosensitive resin to the conductive film at the center of each of the electrode pads by photolithography; Patterning such that only the first conductive resin is left, and performing an etching process using the first photosensitive resin as a mask to form the conductive film on the common electrode film at the center of each of the electrode pads. A step of patterning so as to leave as a raising member; a step of removing the first photosensitive resin; a step of applying a second photosensitive resin to the entire surface on the common electrode film; Patterning a resin by photolithography so as to form an opening of substantially the same size as the electrode pad on each of the electrode pads; and forming the common resin in each of the openings of the second photosensitive resin. Forming a protruding electrode on the electrode film by plating, removing the second photosensitive resin, performing an etching process using the protruding electrode as a mask, and patterning the common electrode film. Forming a lower electrode on each of the electrode pads, and cutting the semiconductor substrate into semiconductor chips of individual semiconductor devices. The method of manufacturing a semiconductor device according to claim.
【請求項22】 複数の半導体チップ用の集積回路およ
びそれを外部回路に接続するための複数の電極パッドを
設けた半導体基板上に、前記各電極パッド上に開口を有
する絶縁膜を形成する工程と、 その絶縁膜が形成された半導体基板上の全面に、第1の
感光性樹脂を塗布する工程と、 その第1の感光性樹脂を、フォトリソグラフィー処理に
よって前記各電極パッドの中央部上にのみ開口部を形成
するようにパターニングする工程と、 前記第1の感光性樹脂の前記各開口部内の前記各電極パ
ッド上に、めっき処理によってそれぞれ金属膜による嵩
上げ部材を形成する工程と、 前記第1の感光性樹脂を除去する工程と、 前記半導体基板の前記絶縁膜を形成した面の全面に前記
開口を通して前記各電極パッドに接続する共通電極膜を
形成する工程と、 その共通電極膜上の全面に第2の感光性樹脂を塗布する
工程と、 その第2の感光性樹脂を、フォトリソグラフィー処理に
よって、前記各電極パッド上に該電極パッドと略同じ大
きさの開口部を形成するようにパターニングする工程
と、 前記第2の感光性樹脂の前記各開口部内の前記共通電極
膜上に、めっき処理によってそれぞれ突起電極を形成す
る工程と、 前記第2の感光性樹脂を除去する工程と、 前記各突起電極をマスクにしてエッチング処理を行っ
て、前記共通電極膜をパターニングすることによって前
記各電極パッド上に下部電極を形成する工程と、 前記半導体基板を個々の半導体装置の半導体チップに切
断する工程とを有することを特徴とする半導体装置の製
造方法。
22. A step of forming an insulating film having openings on each of said electrode pads on a semiconductor substrate provided with a plurality of integrated circuits for semiconductor chips and a plurality of electrode pads for connecting the same to an external circuit. Applying a first photosensitive resin to the entire surface of the semiconductor substrate on which the insulating film is formed; and applying the first photosensitive resin to a central portion of each of the electrode pads by photolithography. Patterning so as to form only openings, and forming a raised member made of a metal film by plating on each of the electrode pads in each of the openings of the first photosensitive resin. Removing a photosensitive resin, and forming a common electrode film connected to each of the electrode pads through the opening on the entire surface of the semiconductor substrate on which the insulating film is formed. Applying a second photosensitive resin to the entire surface of the common electrode film; and applying the second photosensitive resin to each of the electrode pads by photolithography to have the same size as the electrode pads. Patterning so as to form an opening of the second photosensitive resin; forming a projecting electrode by plating on the common electrode film in each of the openings of the second photosensitive resin; Removing the conductive resin, performing an etching process using each of the protruding electrodes as a mask, and forming a lower electrode on each of the electrode pads by patterning the common electrode film. Cutting the semiconductor device into semiconductor chips.
【請求項23】 請求項18乃至22のいずれか一項に
記載の半導体装置の製造方法において、 前記下部電極を形成する工程と前記半導体基板を切断す
る工程との間に、前記突起電極に対して加熱処理を行っ
てその硬度を低くする工程を有することを特徴とする半
導体装置の製造方法。
23. The method of manufacturing a semiconductor device according to claim 18, wherein the step of forming the lower electrode and the step of cutting the semiconductor substrate are performed with respect to the projecting electrode. A method of performing a heat treatment to reduce the hardness of the semiconductor device.
【請求項24】 請求項23記載の半導体装置の製造方
法において、 前記突起電極を形成する工程で前記各突起電極を金で形
成し、 前記突起電極の硬度を低くする工程で、窒素ガスを導入
した炉内で250から350℃の温度で前記加熱処理を
行って、前記突起電極のビッカース硬度が40から60
になるようにすることを特徴とする半導体装置の製造方
法。
24. The method of manufacturing a semiconductor device according to claim 23, wherein each of the projecting electrodes is formed of gold in the step of forming the projecting electrodes, and nitrogen gas is introduced in the step of reducing the hardness of the projecting electrodes. The heat treatment is performed in a furnace at a temperature of 250 to 350 ° C. so that the Vickers hardness of the bump electrode is 40 to 60.
A method for manufacturing a semiconductor device.
JP2000316351A 1999-10-19 2000-10-17 Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof Pending JP2001196416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000316351A JP2001196416A (en) 1999-10-19 2000-10-17 Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP29702899 1999-10-19
JP11-297028 1999-10-19
JP11-308269 1999-10-29
JP30826999 1999-10-29
JP2000316351A JP2001196416A (en) 1999-10-19 2000-10-17 Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001196416A true JP2001196416A (en) 2001-07-19

Family

ID=27338112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000316351A Pending JP2001196416A (en) 1999-10-19 2000-10-17 Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001196416A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114040A (en) * 2009-11-24 2011-06-09 Ibiden Co Ltd Semiconductor device and method for manufacturing the same
CN112820658A (en) * 2021-02-03 2021-05-18 合肥新汇成微电子有限公司 Manufacturing process for improving appearance and pressing condition of gold bump

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114040A (en) * 2009-11-24 2011-06-09 Ibiden Co Ltd Semiconductor device and method for manufacturing the same
CN112820658A (en) * 2021-02-03 2021-05-18 合肥新汇成微电子有限公司 Manufacturing process for improving appearance and pressing condition of gold bump

Similar Documents

Publication Publication Date Title
US6465879B1 (en) Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7459340B2 (en) Semiconductor device and manufacturing method thereof
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP4240899B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH10135404A (en) Semiconductor chip module and its manufacture
JP2010109181A (en) Method of manufacturing substrate with built-in semiconductor device
JP2001196416A (en) Semiconductor device mounting structure and method, semiconductor and manufacturing method thereof
JP4062305B2 (en) Manufacturing method of semiconductor device
JP2003152023A (en) Connecting structure for semiconductor device and method for manufacturing the same
JP2928822B2 (en) Semiconductor device and connection method thereof
JP2002231765A (en) Semiconductor device
JPH07282878A (en) Anisotropy electrical conductivity connection component and manufacture thereof
JP2008118152A (en) Semiconductor device and multilayer semiconductor device
JP4030220B2 (en) Semiconductor chip mounting structure
JP4042741B2 (en) Manufacturing method of semiconductor device
JPH11224918A (en) Semiconductor device and manufacture thereof
JP3395926B2 (en) Electrode device
JPH07212017A (en) Bump-provided circuit board and its manufacture
JP3027171B2 (en) Electric circuit members
JPH04323838A (en) Method of mounting semiconductor element
JP2000357710A (en) Mounting structure and mounting method of semiconductor device
JPS61198738A (en) Manufacture of semiconductor device
JPH02172245A (en) Semiconductor device