JPH11224918A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11224918A
JPH11224918A JP4358898A JP4358898A JPH11224918A JP H11224918 A JPH11224918 A JP H11224918A JP 4358898 A JP4358898 A JP 4358898A JP 4358898 A JP4358898 A JP 4358898A JP H11224918 A JPH11224918 A JP H11224918A
Authority
JP
Japan
Prior art keywords
chip
metal pattern
carrier
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4358898A
Other languages
Japanese (ja)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP4358898A priority Critical patent/JPH11224918A/en
Publication of JPH11224918A publication Critical patent/JPH11224918A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device of a gang bonding and ball grid type generating no improper connection and realize in-batch connection of chip electrodes with use of a heat tool having no projection part, and also to provide a method for manufacturing the semiconductor device. SOLUTION: A metallic pattern 5 for conducting chip electrodes 3 and solder balls 6 is provided on a chip mounting surface 9 of a carrier 1. The solder balls 6 of a ball shape come into contact with the metallic pattern 5 and also are passed through associated through-holes 10 made in the carrier 1 and projected to the mounting surface 9. Thermal conducting parts 7 are provided embedded in through-holes 12 made in the carrier 1 directly below the chip electrodes 3, as made to contact with the pattern 5 on the chip mounting surface 9 of the carrier 1 and formed on the other side with projections 14. Also provided is a method for manufacturing a semiconductor device through in-batch gang bonding through the application of heat and pressure to the projections 14 of the thermal conduction parts 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の構造
およびその製造方法に関し、特にギャングボンディング
方式のボールグリッド型半導体装置およびその製造方法
に関する。
The present invention relates to a structure of a semiconductor device and a method of manufacturing the same, and more particularly, to a gang bonding type ball grid type semiconductor device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、チップ41のチップ電極42の導
通にワイヤーを使用しないバンプボンディング方式のボ
ールグリッド型半導体装置として、図7に示すように、
チップ41、チップ電極42、フィルムキャリア43、
半田ボール44、半田レジスト45、金属パターン4
6、封止樹脂47からなり、金属パターン46が半田ボ
ール搭載面48に半田ボール部44と接するように設け
られ、チップ電極42の下方に設けられたスルーホール
49の中に充填され、半田ボール搭載面48においてス
ルーホール領域の金属パターン46と接触し、チップ搭
載面50から突出してチップ電極42と接触することに
よりチップ電極42と半田ボール44の導通を行う充填
金属部51が形成された半導体装置が提案されている。
2. Description of the Related Art Conventionally, as a ball grid type semiconductor device of a bump bonding type which does not use a wire for conduction of a chip electrode 42 of a chip 41, as shown in FIG.
Chip 41, chip electrode 42, film carrier 43,
Solder ball 44, solder resist 45, metal pattern 4
6, a metal pattern 46 is provided on the solder ball mounting surface 48 so as to be in contact with the solder ball portion 44, and is filled in a through hole 49 provided below the chip electrode 42; A semiconductor in which a filled metal portion 51 is formed, which is in contact with the metal pattern 46 in the through hole area on the mounting surface 48 and protrudes from the chip mounting surface 50 and contacts the chip electrode 42 to conduct the chip electrode 42 and the solder ball 44. A device has been proposed.

【0003】このような半導体装置におけるボンディン
グ方法は、図8に示すようにフィルムキャリア43に半
田ボール形成時に必要な半田レジスト45および金属パ
ターン46を形成し、図8に示すように、チップ搭載面
50に露出した充填金属部51の上にチップ電極42が
接するようにチップ41を搭載し、半田ボール搭載面4
8から加熱して仮接合した後、キャピラリー52を充填
加熱部51上の金属パターン46に当てて超音波振動さ
せ充填金属部51を介してチップ電極を超音波振動する
ことにより、各チップ電極を順次ボンディングする方法
が用いられている。
[0003] A bonding method in such a semiconductor device is to form a solder resist 45 and a metal pattern 46 necessary for forming solder balls on a film carrier 43 as shown in FIG. The chip 41 is mounted so that the chip electrode 42 is in contact with the filling metal portion 51 exposed at 50, and the solder ball mounting surface 4
After heating from 8 and temporary bonding, the capillary 52 is applied to the metal pattern 46 on the filling heating unit 51 and ultrasonically oscillated, and the chip electrodes are ultrasonically oscillated through the filling metal unit 51, whereby each chip electrode is connected. A method of sequentially bonding is used.

【0004】[0004]

【発明が解決しようとする課題】ボンディングは、生産
性を考えると一括して行うことが望ましいが、半田レジ
スト45の製造工程には水処理や化学処理があり、チッ
プ41を搭載した状態で半田レジスト45を製造するこ
とができないため、ボンディングする際には、金属パタ
ーン46の上層に半田レジスト45が形成されているこ
ととなる。
It is desirable to perform the bonding all at once in consideration of productivity. However, the manufacturing process of the solder resist 45 includes water treatment and chemical treatment. Since the resist 45 cannot be manufactured, the solder resist 45 is formed on the metal pattern 46 at the time of bonding.

【0005】よって、加熱部分が平面のヒートツールを
使用して一括ボンディングしようとすると、半田レジス
ト45がじゃまをしてヒートツールが充填金属部51直
下の金属パターン46に接触できず、一括してボンディ
ングすることができなかった。
Therefore, when performing a batch bonding using a heat tool having a flat heating portion, the solder resist 45 disturbs and the heat tool cannot contact the metal pattern 46 immediately below the filling metal portion 51. Could not be bonded.

【0006】また、複数の突出部を設けたヒートツール
を使用すれば一括接合することが可能となるが、多数の
突出部を設けるとヒートツールの平坦性が悪い場合に接
続不良が発生する問題があった。
Further, if a heat tool provided with a plurality of protrusions is used, it is possible to perform joint joining. However, if a large number of protrusions are provided, poor connection may occur when the heat tool has poor flatness. was there.

【0007】本発明の目的は、突出部を設けていないヒ
ートツールを用いて、接続不良が発生せずにチップ電極
の接合が一括して行えるギャングボンディング方式を用
いるボールグリッド型半導体装置およびその製造方法を
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a ball grid type semiconductor device using a gang bonding method in which chip electrodes can be collectively joined without a connection failure by using a heat tool having no protruding portion, and its manufacture. It is to provide a method.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、ギャングボンディング方式
のボールグリッド型半導体装置であって、キャリアのチ
ップ搭載面にチップ電極と半田ボール部を導通する金属
パターンが設けられ、半田ボール部は金属パターンと接
触するとともにキャリアに設けられたスルーホールを通
って実装面に球状部分が突出した形状であり、チップ電
極直下のキャリアに設けられたスルーホールに充填さ
れ、キャリアのチップ搭載面において金属パターンと接
触し、他方の面に突出部が形成された熱伝導部が設けら
れていることを特徴とする。
According to a first aspect of the present invention, there is provided a ball grid type semiconductor device of a gang bonding system, wherein a chip electrode and a solder ball portion are provided on a chip mounting surface of a carrier. A conductive metal pattern is provided, and the solder ball portion comes into contact with the metal pattern and a spherical portion protrudes from the mounting surface through a through hole provided in the carrier. It is characterized in that a heat conducting portion is provided which is filled in the hole, is in contact with the metal pattern on the chip mounting surface of the carrier, and has a projection formed on the other surface.

【0009】また、請求項2記載の発明は、キャリアの
チップ搭載面にチップ電極と半田ボール部を導通する金
属パターンが設けられ、半田ボール部は金属パターンと
接触するとともにキャリアに設けられたスルーホールを
通って実装面に球状部分が突出した形状であり、チップ
電極下方のキャリアに設けられたスルーホールに充填さ
れ、キャリアのチップ搭載面において金属パターンと接
触し、他方の面に突出部が形成された熱伝導部が設けら
れたギャングボンディング方式のボールグリッド型半導
体装置の製造方法であって、熱伝導部の突出部に熱を加
えることにより、一括してギャングボンディングし、チ
ップ電極と金属パターンの接続を行うことを特徴とす
る。
According to a second aspect of the present invention, a metal pattern is provided on a chip mounting surface of a carrier for electrically connecting a chip electrode and a solder ball portion, and the solder ball portion comes into contact with the metal pattern and is provided on the carrier. The spherical part protrudes from the mounting surface through the hole, fills the through hole provided in the carrier below the chip electrode, contacts the metal pattern on the chip mounting surface of the carrier, and the protrusion on the other surface A method for manufacturing a ball grid type semiconductor device of a gang bonding system provided with a formed heat conducting portion, wherein gang bonding is performed at a time by applying heat to a protruding portion of the heat conducting portion, thereby forming a chip electrode and a metal. It is characterized in that pattern connection is performed.

【0010】また、請求項3記載の発明は、キャリアの
上面に形成された金属パターンと、前記金属パターンと
接続され、前記キャリアの底面および前記金属パターン
の上面から突出した熱伝導部と、前記金属パターンの上
面に塗布された樹脂接着層と、前記樹脂接着層上に搭載
されたチップと、前記チップに設けられ、前記熱伝導部
の前記金属パターンの上面と接続されるチップ電極と、
前記金属パターンに接続され、前記キャリアの底面から
突出した外部電極とを具備することを特徴とする。
According to a third aspect of the present invention, there is provided a semiconductor device comprising: a metal pattern formed on an upper surface of a carrier; a heat conductive portion connected to the metal pattern and projecting from a bottom surface of the carrier and an upper surface of the metal pattern; A resin adhesive layer applied to the upper surface of the metal pattern, a chip mounted on the resin adhesive layer, a chip electrode provided on the chip, and connected to the upper surface of the metal pattern of the heat conducting portion,
An external electrode connected to the metal pattern and protruding from a bottom surface of the carrier.

【0011】また、請求項4記載の発明は、キャリア内
にスルーホールを形成するスルーホール形成工程と、前
記キャリアの上面に金属パターンを形成する金属パター
ン形成工程と、前記金属パターンの上面に樹脂接着層を
塗布する接着層塗布工程と、前記スルーホール形成工程
で形成されたスルーホールに導電性ペーストを充填する
導電性ペースト充填工程と、前記導電性ペースト充填工
程によって充填された導電性ペーストをリフローし、外
部電極を形成する外部電極形成工程と、前記キャリアお
よび前記金属パターンを貫通する貫通孔を形成する貫通
孔形成工程と、前記貫通孔形成工程によって形成された
貫通孔にメッキ処理を施し、前記キャリアおよび前記金
属パターンの表面から突出した熱伝導部を形成する熱伝
導部形成工程と、前記樹脂接着層上にチップを載置する
とともに、該チップに設けられたチップ電極を前記熱伝
導部の前記金属パターンから突出した部分に接触させる
チップ載置工程と、前記チップ載置工程によって載置さ
れたチップを加熱し、該チップをギャングボンディング
するギャングボンディング工程とを有することを特徴と
する。
Further, the invention according to claim 4 is a step of forming a through hole in a carrier, a step of forming a metal pattern on an upper surface of the carrier, and a step of forming a resin pattern on the upper surface of the metal pattern. An adhesive layer applying step of applying an adhesive layer, a conductive paste filling step of filling a conductive paste into the through holes formed in the through hole forming step, and a conductive paste filled by the conductive paste filling step. An external electrode forming step of reflowing and forming an external electrode, a through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern, and a plating process is performed on the through-hole formed by the through-hole forming step. Forming a heat conductive portion protruding from the surface of the carrier and the metal pattern, A chip mounting step of mounting the chip on the resin adhesive layer and bringing a chip electrode provided on the chip into contact with a portion of the heat conductive portion protruding from the metal pattern; and mounting the chip by the chip mounting step. A gang bonding step of heating the placed chip and gang bonding the chip.

【0012】また、請求項5記載の発明は、キャリア内
にスルーホールを形成するスルーホール形成工程と、前
記キャリアの上面に金属パターンを形成する金属パター
ン形成工程と、前記金属パターンの上面に樹脂接着層を
塗布する接着層塗布工程と、前記キャリアおよび前記金
属パターンを貫通する貫通孔を形成する貫通孔形成工程
と、前記スルーホールと前記貫通孔に導電性メッキ処理
を施し、前記スルーホール内に導電性メッキ部を形成す
るとともに、前記貫通孔内にキャリアの底面から露呈す
る外部電極と前記キャリアおよび前記金属パターンの表
面から突出した熱伝導部を形成する導電性メッキ工程
と、前記導電性メッキ工程によってスルーホール内に形
成された導電性メッキ部上に導電性ペーストを充填する
導電性ペースト充填工程と、前記導電性ペースト充填工
程によって充填された導電性ペーストをリフローし、外
部電極を形成する外部電極形成工程と、前記樹脂接着層
上にチップを載置するとともに、該チップに設けられた
チップ電極を前記熱伝導部の前記金属パターンから突出
した部分に接触させるチップ載置工程と、前記チップ載
置工程によって載置されたチップを加熱し、該チップを
ギャングボンディングするギャングボンディング工程と
を有することを特徴とする。
The invention according to claim 5 is a method for forming a through hole in a carrier, forming a metal pattern on an upper surface of the carrier, and forming a resin pattern on the upper surface of the metal pattern. An adhesive layer applying step of applying an adhesive layer, a through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern, and performing a conductive plating process on the through-hole and the through-hole; A conductive plating step of forming a conductive plating portion on the outside, and forming an external electrode exposed from the bottom surface of the carrier in the through hole and a heat conductive portion protruding from the surface of the carrier and the metal pattern; Filling conductive paste on conductive plating part formed in through hole by plating process And an external electrode forming step of forming an external electrode by reflowing the conductive paste filled in the conductive paste filling step, and mounting the chip on the resin adhesive layer and providing the chip with the external electrode. A chip mounting step of bringing the chip electrode into contact with a portion of the heat conductive portion protruding from the metal pattern, and a gang bonding step of heating the chip mounted in the chip mounting step and gang bonding the chip. It is characterized by having.

【0013】また、請求項6記載の発明は、キャリアの
上面に形成された金属パターンと、前記金属パターンと
接続され、前記キャリアの底面および前記金属パターン
の上面から突出した熱伝導部と、前記金属パターンの上
面に塗布された樹脂接着層と、前記樹脂接着層上に搭載
されたチップと、前記チップに設けられ、前記熱伝導部
の前記金属パターンの上面と接続されるチップ電極と、
前記金属パターンに接続され、前記キャリアの底面から
露呈する外部電極とを具備することを特徴とする。
The invention according to claim 6 is characterized in that the metal pattern formed on the upper surface of the carrier, the heat conductive portion connected to the metal pattern and protruding from the bottom surface of the carrier and the upper surface of the metal pattern; A resin adhesive layer applied to the upper surface of the metal pattern, a chip mounted on the resin adhesive layer, a chip electrode provided on the chip, and connected to the upper surface of the metal pattern of the heat conducting portion,
An external electrode connected to the metal pattern and exposed from a bottom surface of the carrier.

【0014】また、請求項7記載の発明は、キャリア内
にスルーホールを形成するスルーホール形成工程と、前
記キャリアの上面に金属パターンを形成する金属パター
ン形成工程と、前記金属パターンの上面に樹脂接着層を
塗布する接着層塗布工程と、前記キャリアおよび前記金
属パターンを貫通する貫通孔を形成する貫通孔形成工程
と、前記スルーホールと前記貫通孔に導電性メッキ処理
を施し、前記キャリアの底面から露呈する外部電極と前
記キャリアおよび前記金属パターンの表面から突出した
熱伝導部を形成する導電性メッキ工程と、前記樹脂接着
層上にチップを載置するとともに、該チップに設けられ
たチップ電極を前記熱伝導部の前記金属パターンから突
出した部分に接触させるチップ載置工程と、前記チップ
載置工程によって載置されたチップを加熱し、該チップ
をギャングボンディングするギャングボンディング工程
とを有することを特徴とする。
The invention according to claim 7 is a method for forming a through hole in a carrier, a step of forming a metal pattern on an upper surface of the carrier, and a step of forming a metal pattern on an upper surface of the carrier. An adhesive layer applying step of applying an adhesive layer; a through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern; and performing a conductive plating process on the through-hole and the through-hole, and forming a bottom surface of the carrier. A conductive plating step of forming an external electrode and a heat conductive portion protruding from the surface of the carrier and the metal pattern, and mounting a chip on the resin adhesive layer and forming a chip electrode provided on the chip. A chip mounting step of contacting the heat conductive portion with a portion protruding from the metal pattern, and the chip mounting step Heating the location chips, and having a gang bonding process the chips gang bonding.

【0015】[0015]

【発明の実施の形態】本発明の半導体装置の特徴は、ギ
ャングボンディング方式のボールグリッド型半導体装置
であって、キャリアのチップ搭載面にチップ電極と半田
ボール部を導通する金属パターンが設けられ、半田ボー
ル部は金属パターンと接触するとともにキャリアに設け
られたスルーホールを通って実装面に球状部分が突出し
た形状であり、チップ電極直下のキャリアに設けられた
スルーホールに充填され、キャリアのチップ搭載面にお
いて金属パターンと接触し、他方の面に突出部が形成さ
れた熱伝導部が設けられていることにある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention is characterized in that it is a ball grid type semiconductor device of a gang bonding type, in which a metal pattern for conducting a chip electrode and a solder ball portion is provided on a chip mounting surface of a carrier. The solder ball portion comes into contact with the metal pattern and the spherical portion protrudes from the mounting surface through the through hole provided in the carrier, and is filled in the through hole provided in the carrier immediately below the chip electrode, and the chip of the carrier is filled. The heat conductive portion is provided on the mounting surface in contact with the metal pattern, and on the other surface, a protrusion is formed.

【0016】本発明の半導体装置の製造方法の特徴は、
キャリアのチップ搭載面にチップ電極と半田ボール部を
導通する金属パターンが設けられ、半田ボール部は金属
パターンと接触するとともにキャリアに設けられたスル
ーホールを通って実装面に球状部分が突出した形状であ
り、チップ電極下方のキャリアに設けられたスルーホー
ルに充填され、キャリアのチップ搭載面において金属パ
ターンと接触し、他方の面に突出部が形成された熱伝導
部が設けられたギャングボンディング方式のボールグリ
ッド型半導体装置の製造方法であって、熱伝導部の突出
部に熱と圧力を加えることにより、一括してギャングボ
ンディングし、チップ電極と金属パターンの接続を行う
ことにある。
The feature of the method for manufacturing a semiconductor device of the present invention is as follows.
A metal pattern is provided on the chip mounting surface of the carrier to conduct the chip electrodes and the solder balls, and the solder ball contacts the metal pattern and a spherical part protrudes from the mounting surface through the through hole provided in the carrier. A gang bonding method in which a through hole provided in a carrier below a chip electrode is filled, a heat conductive portion having a protruding portion formed on the other surface is provided in contact with a metal pattern on a chip mounting surface of the carrier. The present invention relates to a method of manufacturing a ball grid type semiconductor device, wherein gang bonding is performed at a time by applying heat and pressure to a protruding portion of a heat conducting portion to connect a chip electrode and a metal pattern.

【0017】本実施形態における金属パターンはチップ
搭載面に形成されているため、半田ボール形成面の加熱
部分に突出部を設けていないヒートツールによる加圧を
与えても金属パターンや、キャリアに影響を与えること
はない。
In the present embodiment, since the metal pattern is formed on the chip mounting surface, the metal pattern and the carrier are not affected even if pressure is applied by a heat tool having no protruding portion on the heated portion of the solder ball forming surface. Will not give.

【0018】また、半田ボール部は、チップ搭載面の金
属パターンと接触するとともにキャリアに設けられたス
ルーホールを通って実装面に球状部分が突出しており、
キャリアが半田レジストの役目を果たすため、半田ボー
ル形成面に半田レジストを設ける必要がない。
Further, the solder ball portion comes into contact with the metal pattern on the chip mounting surface and a spherical portion protrudes from the mounting surface through a through hole provided in the carrier.
Since the carrier functions as a solder resist, there is no need to provide a solder resist on the surface where the solder balls are formed.

【0019】よって、キャリアに金属パターンおよび熱
伝導部を設けた後に、金属パターン上にチップ電極が載
るようにチップ電極が形成されたチップを搭載し、熱伝
導部の半田ボール形成面側突出部に加熱部が平面のヒー
トツールによる熱加圧を与えることで、一括してギャン
グボンディングすることができる。
Therefore, after the metal pattern and the heat conductive portion are provided on the carrier, a chip on which the chip electrode is formed is mounted on the metal pattern so that the chip electrode is mounted on the metal pattern. The gang bonding can be performed collectively by applying heat pressure by a heating tool having a flat heating unit.

【0020】また、金属パターンがチップ搭載面に形成
されているため、熱伝導部の半田ボール形成面側に突出
部を容易に設けることができ、突出部を大きくすればヒ
ートツール加熱部分の平面が多少傾いたときでも、加熱
部分が接触しないことによる電極パッドのボンディング
不良を抑えることができる。
Further, since the metal pattern is formed on the chip mounting surface, a protruding portion can be easily provided on the solder ball forming surface side of the heat conducting portion. Even when the electrode is slightly inclined, it is possible to suppress the bonding failure of the electrode pad due to the non-contact of the heated portion.

【0021】以下、本発明に係る半導体装置及びその製
造方法の一実施例を添付図面を参照して詳細に説明す
る。
An embodiment of a semiconductor device and a method of manufacturing the same according to the present invention will be described below in detail with reference to the accompanying drawings.

【0022】本実施例の半導体装置は、図1に示す通
り、キャリア1、チップ2、チップに設けられたチップ
電極3、接着層4、金属パターン5、半田ボール部6、
熱伝導部7、および封止樹脂8からなる。
As shown in FIG. 1, the semiconductor device of this embodiment has a carrier 1, a chip 2, a chip electrode 3, an adhesive layer 4, a metal pattern 5, a solder ball 6,
It consists of a heat conducting part 7 and a sealing resin 8.

【0023】チップ2の接続はギャングボンディングが
用いられており、チップ2に設けられたAuバンプから
なるチップ電極3がキャリア1に設けられた金属パター
ン5に直接接続されている。
The connection of the chip 2 uses gang bonding, and the chip electrode 3 made of Au bump provided on the chip 2 is directly connected to the metal pattern 5 provided on the carrier 1.

【0024】なお、金属パターン5のチップ電極3と接
する面には錫メッキが設けられており、チップ電極3と
金属パターン5はAuバンプと錫のヌレ接合によって接
合される。
The surface of the metal pattern 5 which is in contact with the chip electrode 3 is provided with tin plating, and the chip electrode 3 and the metal pattern 5 are joined by the Au bump and tin.

【0025】金属パターン5はキャリア1のチップ搭載
面9に接着層4を介してチップ電極3と半田ボール部6
を導通するように設けられている。
The metal pattern 5 is provided on the chip mounting surface 9 of the carrier 1 via the adhesive layer 4 and the chip electrode 3 and the solder ball portion 6.
Are provided so as to conduct.

【0026】半田ボール部6はチップ搭載面9において
金属パターン5と接触するとともにキャリア1に設けら
れたスルーホール10を通って実装面に球状部分11が
突出した形状をしている。
The solder ball portion 6 is in contact with the metal pattern 5 on the chip mounting surface 9 and has a shape in which a spherical portion 11 protrudes from the mounting surface through a through hole 10 provided in the carrier 1.

【0027】熱伝導部7はチップ電極3直下のキャリア
1に設けられたスルーホール12に充填されるととも
に、キャリア1のチップ搭載面9において金属パターン
5と接触し、且つ半田ボール形成面13に突出部14を
形成している。
The heat conducting portion 7 is filled in a through hole 12 provided in the carrier 1 directly below the chip electrode 3, contacts the metal pattern 5 on the chip mounting surface 9 of the carrier 1, and contacts the solder ball forming surface 13. A projection 14 is formed.

【0028】また、封止樹脂8によりキャリア1のチッ
プ搭載面9においてチップ2、チップ電極3および金属
パターン5が封止される構成となっている。
The chip 2, the chip electrode 3, and the metal pattern 5 are sealed on the chip mounting surface 9 of the carrier 1 by the sealing resin 8.

【0029】チップ2に設けられたチップ電極3と金属
パターン5が接触し、金属パターン5と半田ボール部6
が接触しており、チップ2から他の装置への導通は半田
ボール部6の球状部分11から行なわれるボールグリッ
ド型構造となっている。
The chip electrode 3 provided on the chip 2 comes into contact with the metal pattern 5, and the metal pattern 5 and the solder ball 6
Are in contact with each other, and conduction from the chip 2 to other devices has a ball grid type structure performed from the spherical portion 11 of the solder ball portion 6.

【0030】次に、本実施例の半導体装置の製造方法に
ついて述べる。
Next, a method of manufacturing the semiconductor device of this embodiment will be described.

【0031】図2はチップ2を搭載する前までのキャリ
ア1の処理工程を示した図であり、2(a)に示す通
り、ポリイミドフィルムを用いたキャリア1を準備し、
チップ搭載面9に接着層4を形成する。
FIG. 2 is a view showing the processing steps of the carrier 1 before the chip 2 is mounted. As shown in FIG. 2A, the carrier 1 using a polyimide film is prepared.
The adhesive layer 4 is formed on the chip mounting surface 9.

【0032】なお、本実施例においてはポリイミドフィ
ルムを使用するが、本発明はこれに限定される物ではな
く、その他の絶縁フィルムや絶縁基板等の絶縁物を使用
してもよいし2層テープを使用してもよい。
Although a polyimide film is used in the present embodiment, the present invention is not limited to this, and other insulating materials such as an insulating film and an insulating substrate may be used. May be used.

【0033】次に、図2(b)に示す通り、接着層4が
設けられたキャリア1にパンチングを行い、半田ボール
部6用のスルーホール10および熱伝導部7用のスルー
ホール12を打ち抜く。
Next, as shown in FIG. 2B, the carrier 1 provided with the adhesive layer 4 is punched to punch out a through hole 10 for the solder ball portion 6 and a through hole 12 for the heat conducting portion 7. .

【0034】次に、図2(c)に示す通り、キャリア1
に形成した接着層4上に銅箔15をラミネートする。
Next, as shown in FIG.
The copper foil 15 is laminated on the adhesive layer 4 formed in the above.

【0035】次に、図2(d)に示す通り、銅箔15に
エッチング処理を行い、金属パターン5を形成する。
Next, as shown in FIG. 2D, the copper foil 15 is etched to form a metal pattern 5.

【0036】次に、図2(e)に示す通り、熱伝導部7
用のスルーホール12に、スルーホール12の半田ボー
ル形成面13側開口部に突出部14が形成されるまで部
分メッキを行い、熱伝導部7を形成し、金属パターン5
の表面に錫メッキを行ってパターニングを完了する。
Next, as shown in FIG.
Plating is performed on the through hole 12 for use until the protrusion 14 is formed in the opening of the through hole 12 on the side of the solder ball forming surface 13 to form the heat conducting portion 7 and the metal pattern 5
Is subjected to tin plating to complete the patterning.

【0037】次に、図3に示す通り、チップ2のチップ
電極3が形成された面と対向する面がボンディングステ
ージ16と接するようにボンディングステージ16にチ
ップ2を搭載し、キャリア1のチップ搭載面9に形成し
た金属パターン5の所定部分にチップ電極3が接触する
ようにキャリア1を搭載する。
Next, as shown in FIG. 3, the chip 2 is mounted on the bonding stage 16 so that the surface of the chip 2 opposite to the surface on which the chip electrodes 3 are formed is in contact with the bonding stage 16, and the chip mounting of the carrier 1 is performed. The carrier 1 is mounted so that the chip electrode 3 contacts a predetermined portion of the metal pattern 5 formed on the surface 9.

【0038】次に、加熱部分が平面に形成されているヒ
ートツール17により熱伝導部7に熱と圧力を加えるこ
とにより一括ボンディングする。
Next, heat and pressure are applied to the heat conducting portion 7 by the heat tool 17 having a heating portion formed in a flat surface, thereby performing the collective bonding.

【0039】次に、図5に示す通り、封止樹脂8により
チップ搭載面9においてチップ1、チップ電極2および
金属パターン5を樹脂封止する。
Next, as shown in FIG. 5, the chip 1, the chip electrode 2 and the metal pattern 5 are resin-sealed on the chip mounting surface 9 with the sealing resin 8.

【0040】本実施例においては、チップ2の全体を封
止したが、必ずしも全体を覆わなくてもよく、アンダー
フィルと呼ばれるポッティング封止をしてもよい。
In the present embodiment, the entire chip 2 is sealed, but it is not always necessary to cover the entire chip 2 and potting sealing called underfill may be performed.

【0041】また、あらかじめチップ2と接着機能のあ
る樹脂を金属パターン5およびキャリア1の上に絶縁性
接着材をコートしておき、チップ電極3と金属パターン
をボンディングするとき、同時に熱によりチップ2とキ
ャリア1および金属パターン5の接着を行う方法を用い
れば、製造工程を短縮することができる。
In addition, a resin having an adhesive function with the chip 2 is coated in advance with an insulating adhesive on the metal pattern 5 and the carrier 1, and when the chip electrode 3 is bonded to the metal pattern, the chip 2 is simultaneously heated by heat. When the method of bonding the carrier 1 and the metal pattern 5 to each other is used, the manufacturing process can be shortened.

【0042】図6は半田ボール部6の形成工程を示す図
であり、図6(a)に示す通り、スルーホール10にク
リーム半田18を挿入し、図6(b)に示すようにスル
ーホール10の開口部に球状半田19を搭載し、リフロ
ーすることにより半田ボール部6を形成し、図6(c)
に示す半導体装置を完成させる。
FIG. 6 is a view showing a process of forming the solder ball portion 6. As shown in FIG. 6A, a cream solder 18 is inserted into the through hole 10, and as shown in FIG. A solder ball portion 6 is formed by mounting a spherical solder 19 in the opening of the substrate 10 and performing reflow, and FIG.
Is completed.

【0043】金属パターン5が熱伝導部7用スルーホー
ル12の半田ボール形成面13側開口部を覆うように形
成すると、半田ボール形成面13側に熱伝導部7の突出
部14を設ける工程が複雑になるが、本実施例では、金
属パターン5をチップ搭載面9に形成し、金属パターン
5が熱伝導部7用スルーホール12のチップ搭載部8側
開口部を覆った状態で、金属パターン5をメッキ用電極
に使用して、スルーホール12に部分銅メッキを行うの
で、熱伝導部7の突出部14を容易に作成できる。
When the metal pattern 5 is formed so as to cover the opening of the through hole 12 for the heat conducting portion 7 on the solder ball forming surface 13 side, the step of providing the projecting portion 14 of the heat conducting portion 7 on the solder ball forming surface 13 side is performed. In this embodiment, the metal pattern 5 is formed on the chip mounting surface 9, and the metal pattern 5 covers the opening of the through hole 12 for the heat conducting portion 7 on the chip mounting portion 8 side. 5 is used as a plating electrode and the through-hole 12 is partially copper-plated, so that the protruding portion 14 of the heat conducting portion 7 can be easily formed.

【0044】次に、図10および図11を使用して本発
明の第2の実施形態を説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS.

【0045】図10は、本発明の第2の実施形態に係る
ランドグリッド型半導体装置の構造を示す断面図であ
る。
FIG. 10 is a sectional view showing the structure of a land grid type semiconductor device according to the second embodiment of the present invention.

【0046】この第2の実施形態に係る半導体装置は、
図10に示すように、キャリア106の上面に金属パタ
ーン105が形成され、このキャリア106および金属
パターン105を貫くように熱伝導部107が形成され
る。この熱伝導部107は、同図に示すように、その一
部が金属パターン105の上面およびキャリア106の
底面から突出した状態となっており、前述したようにキ
ャリア106の底面からヒートツールによって供給され
た熱をチップ100搭載面に伝導させるように作用す
る。
The semiconductor device according to the second embodiment includes:
As shown in FIG. 10, a metal pattern 105 is formed on the upper surface of carrier 106, and a heat conducting portion 107 is formed to penetrate carrier 106 and metal pattern 105. As shown in the figure, a part of the heat conducting portion 107 protrudes from the top surface of the metal pattern 105 and the bottom surface of the carrier 106, and is supplied from the bottom surface of the carrier 106 by a heat tool as described above. The heat acts to conduct the heat to the chip 100 mounting surface.

【0047】熱伝導部107の金属パターン105から
突出した部分の表面上には、錫メッキが施され、チップ
電極101との良好なコンタクトを達成する。尚、この
チップ電極101は、アルミパッド上にバリアメタルを
介し、当該バリアメタルの表面に金メッキ層が形成され
たものである。また、熱伝導部の表面が金でチップ電極
101がアルミで形成されている場合もあり得る。
The surface of the portion of the heat conductive portion 107 protruding from the metal pattern 105 is plated with tin to achieve good contact with the chip electrode 101. The chip electrode 101 is formed by forming a gold plating layer on the surface of an aluminum pad with a barrier metal interposed therebetween. Further, the surface of the heat conducting portion may be made of gold and the chip electrode 101 may be made of aluminum.

【0048】また、熱伝導部107のキャリア106底
面から突出した部分の表面上には、錫メッキ等の導電性
メッキ109が形成されている。
Further, a conductive plating 109 such as tin plating is formed on the surface of the portion of the heat conductive portion 107 protruding from the bottom surface of the carrier 106.

【0049】金属パターン105の上面には、絶縁性接
着材104が塗布され、当該絶縁性接着材104上にチ
ップ100が搭載される。尚、このチップ100は、金
属パターン105の上面に形成されたソルダーレジスト
の上に搭載されるように構成してもよい。
An insulating adhesive 104 is applied to the upper surface of the metal pattern 105, and the chip 100 is mounted on the insulating adhesive 104. Note that the chip 100 may be configured to be mounted on a solder resist formed on the upper surface of the metal pattern 105.

【0050】上記絶縁性接着材104上に搭載されたチ
ップ100のチップ電極101は、熱伝導部107と接
続される。このチップ100のチップ電極101形成側
には、必要に応じてパッシベーション膜103やポリイ
ミド膜を設け、絶縁性接着材104からチップ100を
保護する。
The chip electrode 101 of the chip 100 mounted on the insulating adhesive 104 is connected to the heat conducting portion 107. A passivation film 103 and a polyimide film are provided on the chip 100 on the side where the chip electrodes 101 are formed, as needed, to protect the chip 100 from the insulating adhesive 104.

【0051】キャリア106には、金属パターン105
を該キャリア106の底面側に露呈させるスルーホール
が設けられ、このスルーホールに充填された銅ペースト
等の導電性ペースト108が外部電極となる。ここで、
この導電性ペーストは、同図に示すようにキャリア10
6の底面から突出した状態となっており、この突出部が
マザーボードとの接合に寄与する。当該突出部の表面に
は、錫メッキあるいはNi/Auからなる導電性メッキ
部109を形成することがマザーボードとの接合上好ま
しい。
The carrier 106 has a metal pattern 105
Is provided on the bottom side of the carrier 106, and a conductive paste 108 such as a copper paste filled in the through holes serves as an external electrode. here,
This conductive paste is applied to the carrier 10 as shown in FIG.
6 protrudes from the bottom surface, and this protruding portion contributes to joining with the motherboard. It is preferable to form a conductive plating portion 109 made of tin plating or Ni / Au on the surface of the protruding portion for bonding with the motherboard.

【0052】上記スルーホールに充填された導電性ペー
スト108は、金属パターン105と電気的に接続され
た状態になっており、この導電性ペースト108と金属
パターン105との間には、必要に応じて錫メッキ等の
導電性メッキ部109を形成する。
The conductive paste 108 filled in the through-hole is in a state of being electrically connected to the metal pattern 105, and a space between the conductive paste 108 and the metal pattern 105 is provided as necessary. Then, a conductive plating portion 109 such as tin plating is formed.

【0053】上述した構造により、チップ100は、絶
縁性接着材104と接触する面以外は、外部に露出した
状態となるため、当該チップ100の放熱性が良好とな
る。
With the above-described structure, the chip 100 is exposed to the outside except for the surface in contact with the insulating adhesive material 104, so that the heat radiation of the chip 100 is improved.

【0054】また、上記絶縁性基板106としてTAB
テープを使用すれば、チップ100とマザーボードとの
熱膨張係数差によって生じる応力を吸収することができ
る。
Further, as the insulating substrate 106, TAB
If a tape is used, the stress caused by the difference in thermal expansion coefficient between the chip 100 and the motherboard can be absorbed.

【0055】図11は、本発明の第2の実施形態に係る
ボールグリッド型半導体装置の構造を示す断面図であ
る。同図に示す半導体装置は、図10に示す半導体装置
の外部電極を半田ボールで形成し、ボールグリッド型を
構成したものである。
FIG. 11 is a sectional view showing the structure of a ball grid type semiconductor device according to the second embodiment of the present invention. In the semiconductor device shown in FIG. 10, the external electrodes of the semiconductor device shown in FIG. 10 are formed by solder balls to form a ball grid type.

【0056】このボールグリッド型半導体装置は、図1
1に示すように、導電性ペースト109に半田ボール部
110が融着された構造を有する。その他の構成は、図
10に示す半導体装置と同様である。
This ball grid type semiconductor device is shown in FIG.
As shown in FIG. 1, a solder ball portion 110 is fused to a conductive paste 109. Other configurations are similar to those of the semiconductor device illustrated in FIG.

【0057】次に、上述した本発明の第2の実施形態に
係る半導体装置の製造方法を説明する。
Next, a method of manufacturing the semiconductor device according to the second embodiment of the present invention will be described.

【0058】本発明の第2の実施形態に係る半導体装置
を製造する場合には、まず、接着材付きポリイミドフィ
ルムを用いたキャリアにパンチングを行い、スルーホー
ルを形成する。
When manufacturing the semiconductor device according to the second embodiment of the present invention, first, a carrier using a polyimide film with an adhesive is punched to form a through hole.

【0059】次に、上記スルーホールが形成されたキャ
リアの上面に銅箔を貼着し、当該貼着された銅箔にエッ
チング処理を行い、金属パターン105を形成する。
Next, a copper foil is adhered to the upper surface of the carrier in which the through hole is formed, and the attached copper foil is etched to form a metal pattern 105.

【0060】続いて、上記エッチングによって形成され
た金属パターン105上にエラストマー等の樹脂接着材
を塗布して半硬化させ、図10に示すような絶縁性接着
材104を形成する。その後、当該絶縁性接着材104
および金属パターン105が形成されたキャリアにパン
チングを行って、熱伝導部107用の貫通孔を形成す
る。
Subsequently, a resin adhesive such as an elastomer is applied on the metal pattern 105 formed by the above etching and semi-cured to form an insulating adhesive 104 as shown in FIG. After that, the insulating adhesive 104
Then, punching is performed on the carrier on which the metal pattern 105 is formed to form a through hole for the heat conducting portion 107.

【0061】次に、熱伝導部107用に形成された貫通
孔に部分銅メッキを施し、金属パターン105の上面お
よびキャリア106の底面から突出した熱伝導部107
を形成する。
Next, a partial copper plating is applied to the through hole formed for the heat conducting portion 107, and the heat conducting portion 107 protruding from the upper surface of the metal pattern 105 and the bottom surface of the carrier 106 is formed.
To form

【0062】次に、キャリア106に形成されたスルー
ホール内に、当該スルーホールから若干はみ出るように
銅ペースト等の導電性ペーストを充填し、リフロー後硬
化する。
Next, a conductive paste such as a copper paste is filled into the through hole formed in the carrier 106 so as to slightly protrude from the through hole, and is cured after reflow.

【0063】次に、上記のようにして形成された熱伝導
部107の金属パターン105の上面およびキャリア1
06の底面から突出した部分、並びに、キャリア106
の底面から突出した導電性ペーストの表面に錫メッキを
行う。
Next, the upper surface of the metal pattern 105 of the heat conductive portion 107 formed as described above and the carrier 1
06 from the bottom surface and the carrier 106
The surface of the conductive paste protruding from the bottom surface is tin-plated.

【0064】以上の工程により、図10に示すようなラ
ンド状の外部電極が形成される。尚、前記ランド状の外
部電極の表面には、前記錫メッキに代えてNi/Auメ
ッキを施してもよい。
Through the above steps, a land-shaped external electrode as shown in FIG. 10 is formed. The surface of the land-like external electrode may be plated with Ni / Au instead of the tin plating.

【0065】次に、チップ電極102と熱伝導部107
の位置を合わせながら、チップ100を絶縁性接着材1
04上に載置する。
Next, the chip electrode 102 and the heat conducting portion 107
The chip 100 is placed on the insulating adhesive 1 while
04.

【0066】その後、加熱部分が平面に形成されている
ヒートツールで熱伝導部107に熱と圧力を加え、チッ
プ電極101を一括ボンディングする。このとき、熱伝
導部に錫メッキが施されている場合には、上記ヒートツ
ールとしてダイヤモンドヒートツールを使用することが
できる。
Thereafter, heat and pressure are applied to the heat conducting portion 107 with a heat tool having a heating portion formed in a plane, and the chip electrodes 101 are bonded together. At this time, if the heat conduction portion is plated with tin, a diamond heat tool can be used as the heat tool.

【0067】最後に、金属パターン105の上面に塗布
した絶縁性接着材104を硬化させ、図10に示す半導
体装置を得る。
Finally, the insulating adhesive 104 applied on the upper surface of the metal pattern 105 is cured to obtain the semiconductor device shown in FIG.

【0068】尚、外部電極に半田ボールを使用する場合
には、前記絶縁性接着材材104を硬化させた後、上記
スルーホールに充填する導電性ペーストに半田クリーム
を用いて半田ボールを載置し、当該半田クリームと当該
半田ボールとをリフローによって融着させて、図11に
示すような半田ボール部110を形成する。
In the case where solder balls are used for the external electrodes, after the insulating adhesive material 104 is cured, the solder balls are placed on the conductive paste to be filled in the through holes by using solder cream. Then, the solder cream and the solder ball are fused by reflow to form a solder ball portion 110 as shown in FIG.

【0069】尚、上記説明では、熱伝導部107を形成
するための貫通孔は、金属パターン105上に絶縁性接
着材104を塗布してからパンチングを行うことにより
形成するものとしたが、絶縁性接着材104を塗布する
前にパンチングを行い、貫通孔が形成されたキャリアに
液状の絶縁性接着材104を塗布してもよい。
In the above description, the through hole for forming the heat conducting portion 107 is formed by applying the insulating adhesive 104 on the metal pattern 105 and then performing punching. Punching may be performed before applying the conductive adhesive 104, and the liquid insulating adhesive 104 may be applied to the carrier in which the through-hole is formed.

【0070】この場合には、絶縁性接着材104上にチ
ップ100を載置した後、当該チップ100を400℃
近くまで加熱し、チップ電極101の表面に施された錫
メッキで熱伝導部107の突出部上にある錫メッキを濡
らす。このとき、錫メッキの濡れ力は、樹脂接着材の濡
れ力を上回るため、当該錫メッキは、熱伝導部107上
に残留した樹脂接着材を押しのけ、熱伝導部107の突
出部表面に濡れ広がる。
In this case, after mounting the chip 100 on the insulating adhesive 104, the chip 100 is heated at 400 ° C.
Heating is performed to the vicinity, and the tin plating on the projecting portion of the heat conducting portion 107 is wetted by the tin plating applied to the surface of the chip electrode 101. At this time, since the wetting force of the tin plating exceeds the wetting force of the resin adhesive, the tin plating pushes out the resin adhesive remaining on the heat conductive part 107 and spreads on the surface of the protruding part of the heat conductive part 107. .

【0071】また、図10および図11に示す導電性ペ
ースト108と金属パターン105との接合部に形成さ
れる導電性メッキ部109を熱伝導部107と同一の材
料とすれば、当該導電性メッキ部と熱伝導部107を同
時に形成することができる。
If the conductive plating portion 109 formed at the joint between the conductive paste 108 and the metal pattern 105 shown in FIGS. 10 and 11 is made of the same material as the heat conductive portion 107, the conductive plating The part and the heat conducting part 107 can be formed at the same time.

【0072】例えば、熱伝導部107が銅で形成される
場合には、図12に示すように、外部電極用に形成され
たスルーホールと熱伝導部107用に形成された貫通孔
に同時に銅メッキ111を施し、その後、当該銅メッキ
111上に錫メッキ112を施して、スルーホール内に
は導電性メッキ部109を形成し、貫通孔内には熱伝導
部107を形成する。
For example, when the heat conducting portion 107 is formed of copper, as shown in FIG. 12, copper is simultaneously formed in the through hole formed for the external electrode and the through hole formed for the heat conducting portion 107. Plating 111 is performed, and thereafter, tin plating 112 is performed on the copper plating 111 to form a conductive plating portion 109 in the through hole and a heat conductive portion 107 in the through hole.

【0073】図12は、スルーホール内に導電性メッキ
部109が形成され、貫通孔内に熱伝導部107が形成
された状態を示す断面図である。このとき、スルーホー
ルに施されるメッキ量と貫通孔に施されるメッキ量は等
しくなるため、外部電極端子および熱伝導部107を形
成する高さに応じて、当該スルーホールおよび当該貫通
孔の開口径を決定する。
FIG. 12 is a cross-sectional view showing a state in which a conductive plating portion 109 is formed in a through hole and a heat conductive portion 107 is formed in a through hole. At this time, since the plating amount applied to the through hole is equal to the plating amount applied to the through hole, the plating amount of the through hole and the through hole depends on the height at which the external electrode terminal and the heat conducting portion 107 are formed. Determine the aperture diameter.

【0074】その後、スルーホール内に形成された導電
性メッキ部109の上から導電性ペースト108を充填
し外部電極を形成する。このとき、この外部電極は、当
該導電性ペースト108に銅ペーストを使用すれば図1
0に示すようなランドグリッド型の電極となり、当該導
電性ペースト108にクリーム半田を使用して半田ボー
ルを融着すれば図11に示すようなボールグリッド型の
電極となる。
Thereafter, a conductive paste 108 is filled from above the conductive plating portion 109 formed in the through hole to form an external electrode. At this time, this external electrode can be formed as shown in FIG.
The electrode becomes a land grid type electrode as shown in FIG. 0, and if solder balls are fused to the conductive paste 108 using cream solder, a ball grid type electrode as shown in FIG. 11 is obtained.

【0075】尚、図12に示すように、スルーホール内
に形成された導電性メッキ部109をそのままランドグ
リッド型の外部電極端子として使用することもできる。
このような外部電極端子を有する半導体装置をマザーボ
ードに実装する場合には、マザーボード側にクリーム半
田を塗布しておき、このクリーム半田と当該外部電極端
子とを位置合わせしてリフローする。
As shown in FIG. 12, the conductive plating portion 109 formed in the through hole can be used as it is as a land grid type external electrode terminal.
When a semiconductor device having such external electrode terminals is mounted on a motherboard, cream solder is applied to the motherboard side, and the cream solder and the external electrode terminals are aligned and reflowed.

【0076】[0076]

【発明の効果】本発明によれば、金属パターンがチップ
搭載面に形成されているため、半田ボール形成面に加熱
部分が平面のヒートツールによる熱加圧を与えても金属
パターンおよびキャリアに影響を与えることがないの
で、加熱部分が平面のヒートツールにより一括してギャ
ングボンディングすることが可能となる。
According to the present invention, since the metal pattern is formed on the chip mounting surface, the metal pattern and the carrier are affected even when heat is applied to the solder ball forming surface by a heat tool having a flat heating portion. Therefore, it is possible to perform gang bonding at once using a heat tool having a flat heating portion.

【0077】また、半田ボール形成面に半田レジストを
形成しないため、突出部を形成していないヒートツール
により一括してギャングボンディングすることができ
る。
Further, since no solder resist is formed on the surface on which the solder ball is formed, gang bonding can be performed at a time using a heat tool having no projection.

【0078】また、本発明の第2の実施形態では、金属
パターン上に塗布した絶縁性接着材上にチップが搭載さ
れるため、上記効果に加え、放熱性の優れた半導体装置
を得ることができる。さらに、当該絶縁性接着材を用い
る構成では、ポッティング等による樹脂封止工程が不要
となるため、製造工程の簡略化を図ることが可能とな
る。
Further, in the second embodiment of the present invention, since the chip is mounted on the insulating adhesive applied on the metal pattern, it is possible to obtain a semiconductor device having excellent heat dissipation in addition to the above effects. it can. Further, in the configuration using the insulating adhesive, a resin sealing step by potting or the like becomes unnecessary, so that the manufacturing process can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例における半導体装置を示す断面
図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施例における半導体装置の製造工程
を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図3】本発明の実施例における半導体装置の製造工程
を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図4】本発明の実施例における半導体装置の製造工程
を示す断面図である。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図5】本発明の実施例における半導体装置の製造工程
を示す断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing step of the semiconductor device in the example of the present invention.

【図6】本発明の実施例における半導体装置の製造工程
を示す断面図である。
FIG. 6 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図7】従来の半導体装置の製造工程を示す断面図であ
る。
FIG. 7 is a sectional view showing a manufacturing process of a conventional semiconductor device.

【図8】従来の半導体装置の製造工程を示す断面図であ
る。
FIG. 8 is a sectional view showing a manufacturing process of a conventional semiconductor device.

【図9】従来の半導体装置を示す断面図である。FIG. 9 is a sectional view showing a conventional semiconductor device.

【図10】本発明の第2の実施形態に係るランドグリッ
ド型半導体装置の構造を示す断面図である。
FIG. 10 is a sectional view showing a structure of a land grid type semiconductor device according to a second embodiment of the present invention.

【図11】本発明の第2の実施形態に係るボールグリッ
ド型半導体装置の構造を示す断面図である。
FIG. 11 is a sectional view showing a structure of a ball grid type semiconductor device according to a second embodiment of the present invention.

【図12】本発明の第2の実施形態に係る半導体装置の
構造および製造工程を示す断面図である。
FIG. 12 is a cross-sectional view illustrating a structure and a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…キャリア、2…チップ、3…チップ電極、4…接着
層、5…金属パターン、6…半田ボール部、7…熱伝導
部、8…封止樹脂、9…チップ搭載面、10…スルーホ
ール、11…球状部分、12…スルーホール、13…半
田ボール形成面、14…突出部、15…銅箔、16…ボ
ンディングステージ、17…ヒートツール、18…半田
クリーム、19…球状半田、41…チップ、42…チッ
プ電極、43…フィルムキャリア、44…半田ボール、
45…半田レジスト、46…金属パターン、47…封止
樹脂、48…半田ボール搭載面、49…スルーホール、
50…チップ搭載面、51…充填金属部、52…キャピ
ラリ、100…チップ、101…チップ電極、102…
バリアメタル、103…パッシベーション膜、104…
絶縁性接着材、105…金属パターン、106…キャリ
ア、107…熱伝導部、108…導電性ペースト、10
9…導電性メッキ部、110…半田ボール部、111…
銅メッキ、112…錫メッキ。
DESCRIPTION OF SYMBOLS 1 ... Carrier, 2 ... Chip, 3 ... Chip electrode, 4 ... Adhesive layer, 5 ... Metal pattern, 6 ... Solder ball part, 7 ... Thermal conduction part, 8 ... Sealing resin, 9 ... Chip mounting surface, 10 ... Through Hole: 11: spherical portion, 12: through hole, 13: solder ball forming surface, 14: protrusion, 15: copper foil, 16: bonding stage, 17: heat tool, 18: solder cream, 19: spherical solder, 41 ... chips, 42 ... chip electrodes, 43 ... film carriers, 44 ... solder balls,
45: solder resist, 46: metal pattern, 47: sealing resin, 48: solder ball mounting surface, 49: through hole,
50: Chip mounting surface, 51: Filled metal part, 52: Capillary, 100: Chip, 101: Chip electrode, 102:
Barrier metal, 103 ... passivation film, 104 ...
Insulating adhesive, 105: metal pattern, 106: carrier, 107: heat conductive part, 108: conductive paste, 10
9: conductive plating portion, 110: solder ball portion, 111 ...
Copper plating, 112 ... tin plating.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ギャングボンディング方式のボールグリ
ッド型半導体装置であって、 キャリアのチップ搭載面にチップ電極と半田ボール部を
導通する金属パターンが設けられ、半田ボール部は金属
パターンと接触するとともにキャリアに設けられたスル
ーホールを通って実装面に球状部分が突出した形状であ
り、チップ電極直下のキャリアに設けられたスルーホー
ルに充填され、キャリアのチップ搭載面において金属パ
ターンと接触し、他方の面に突出部が形成された熱伝導
部が設けられていることを特徴とする半導体装置。
1. A ball grid type semiconductor device of a gang bonding system, wherein a metal pattern for electrically connecting a chip electrode and a solder ball portion is provided on a chip mounting surface of a carrier. The spherical part protrudes from the mounting surface through the through hole provided in the through hole, is filled in the through hole provided in the carrier immediately below the chip electrode, and contacts the metal pattern on the chip mounting surface of the carrier, and A semiconductor device, comprising: a heat conductive portion having a projection formed on a surface.
【請求項2】 キャリアのチップ搭載面にチップ電極と
半田ボール部を導通する金属パターンが設けられ、半田
ボール部は金属パターンと接触するとともにキャリアに
設けられたスルーホールを通って実装面に球状部分が突
出した形状であり、チップ電極下方のキャリアに設けら
れたスルーホールに充填され、キャリアのチップ搭載面
において金属パターンと接触し、他方の面に突出部が形
成された熱伝導部が設けられたギャングボンディング方
式のボールグリッド型半導体装置の製造方法であって、 熱伝導部の突出部に熱を加えることにより、一括してギ
ャングボンディングし、チップ電極と金属パターンの接
続を行うことを特徴とする半導体装置の製造方法。
2. A metal pattern for electrically connecting a chip electrode and a solder ball portion is provided on a chip mounting surface of a carrier, and the solder ball portion contacts a metal pattern and passes through a through hole provided in the carrier to form a spherical surface on a mounting surface. It has a protruding part, is filled in a through hole provided in the carrier below the chip electrode, contacts the metal pattern on the chip mounting surface of the carrier, and has a heat conduction part with a protrusion formed on the other surface A method for manufacturing a ball grid type semiconductor device using a gang bonding method, wherein gang bonding is performed at a time by applying heat to a protruding portion of a heat conducting portion to connect a chip electrode to a metal pattern. Manufacturing method of a semiconductor device.
【請求項3】 キャリアの上面に形成された金属パター
ンと、 前記金属パターンと接続され、前記キャリアの底面およ
び前記金属パターンの上面から突出した熱伝導部と、 前記金属パターンの上面に塗布された樹脂接着層と、 前記樹脂接着層上に搭載されたチップと、 前記チップに設けられ、前記熱伝導部の前記金属パター
ンの上面と接続されるチップ電極と、 前記金属パターンに接続され、前記キャリアの底面から
突出した外部電極とを具備することを特徴とする半導体
装置。
3. A metal pattern formed on an upper surface of the carrier, a heat conductive portion connected to the metal pattern and protruding from a bottom surface of the carrier and an upper surface of the metal pattern, and applied to an upper surface of the metal pattern. A resin adhesive layer, a chip mounted on the resin adhesive layer, a chip electrode provided on the chip and connected to an upper surface of the metal pattern of the heat conductive portion, and a carrier connected to the metal pattern, And an external electrode protruding from a bottom surface of the semiconductor device.
【請求項4】 キャリア内にスルーホールを形成するス
ルーホール形成工程と、 前記キャリアの上面に金属パターンを形成する金属パタ
ーン形成工程と、 前記金属パターンの上面に樹脂接着層を塗布する接着層
塗布工程と、 前記スルーホール形成工程で形成されたスルーホールに
導電性ペーストを充填する導電性ペースト充填工程と、 前記導電性ペースト充填工程によって充填された導電性
ペーストをリフローし、外部電極を形成する外部電極形
成工程と、 前記キャリアおよび前記金属パターンを貫通する貫通孔
を形成する貫通孔形成工程と、 前記貫通孔形成工程によって形成された貫通孔にメッキ
処理を施し、前記キャリアおよび前記金属パターンの表
面から突出した熱伝導部を形成する熱伝導部形成工程
と、 前記樹脂接着層上にチップを載置するとともに、該チッ
プに設けられたチップ電極を前記熱伝導部の前記金属パ
ターンから突出した部分に接触させるチップ載置工程
と、 前記チップ載置工程によって載置されたチップを加熱
し、該チップをギャングボンディングするギャングボン
ディング工程とを有することを特徴とする半導体装置の
製造方法。
4. A through hole forming step for forming a through hole in the carrier, a metal pattern forming step for forming a metal pattern on the upper surface of the carrier, and an adhesive layer coating for applying a resin adhesive layer on the upper surface of the metal pattern. A conductive paste filling step of filling a conductive paste into the through holes formed in the through hole forming step; and reflowing the conductive paste filled in the conductive paste filling step to form external electrodes. An external electrode forming step, a through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern, and a plating process performed on the through-hole formed in the through-hole forming step, wherein a plating process is performed. Forming a heat conductive portion protruding from the surface; and forming a chip on the resin adhesive layer. And a chip mounting step of bringing a chip electrode provided on the chip into contact with a portion of the heat conductive portion protruding from the metal pattern, and heating the chip mounted in the chip mounting step. And a gang bonding step of gang bonding the chip.
【請求項5】 キャリア内にスルーホールを形成するス
ルーホール形成工程と、 前記キャリアの上面に金属パターンを形成する金属パタ
ーン形成工程と、 前記金属パターンの上面に樹脂接着層を塗布する接着層
塗布工程と、 前記キャリアおよび前記金属パターンを貫通する貫通孔
を形成する貫通孔形成工程と、 前記スルーホールと前記貫通孔に導電性メッキ処理を施
し、前記スルーホール内に導電性メッキ部を形成すると
ともに、前記貫通孔内にキャリアの底面から露呈する外
部電極と前記キャリアおよび前記金属パターンの表面か
ら突出した熱伝導部を形成する導電性メッキ工程と、 前記導電性メッキ工程によってスルーホール内に形成さ
れた導電性メッキ部上に導電性ペーストを充填する導電
性ペースト充填工程と、 前記導電性ペースト充填工程によって充填された導電性
ペーストをリフローし、外部電極を形成する外部電極形
成工程と、 前記樹脂接着層上にチップを載置するとともに、該チッ
プに設けられたチップ電極を前記熱伝導部の前記金属パ
ターンから突出した部分に接触させるチップ載置工程
と、 前記チップ載置工程によって載置されたチップを加熱
し、該チップをギャングボンディングするギャングボン
ディング工程とを有することを特徴とする半導体装置の
製造方法。
5. A through hole forming step for forming a through hole in a carrier, a metal pattern forming step for forming a metal pattern on an upper surface of the carrier, and an adhesive layer coating for applying a resin adhesive layer on the upper surface of the metal pattern. A through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern; performing a conductive plating process on the through-hole and the through-hole to form a conductive plated portion in the through-hole. A conductive plating step of forming an external electrode exposed from the bottom surface of the carrier in the through hole and a heat conductive portion protruding from the surface of the carrier and the metal pattern; and forming the conductive electrode in the through hole by the conductive plating step. A conductive paste filling step of filling a conductive paste on the conductive plating portion, and the conductive paste A step of forming an external electrode by reflowing the conductive paste filled in the chip filling step, placing a chip on the resin adhesive layer, and contacting the chip electrode provided on the chip with the heat conduction. A chip mounting step of contacting a portion of the portion protruding from the metal pattern, and a gang bonding step of heating the chip mounted in the chip mounting step and gang bonding the chip. A method for manufacturing a semiconductor device.
【請求項6】 キャリアの上面に形成された金属パター
ンと、 前記金属パターンと接続され、前記キャリアの底面およ
び前記金属パターンの上面から突出した熱伝導部と、 前記金属パターンの上面に塗布された樹脂接着層と、 前記樹脂接着層上に搭載されたチップと、 前記チップに設けられ、前記熱伝導部の前記金属パター
ンの上面と接続されるチップ電極と、 前記金属パターンに接続され、前記キャリアの底面から
露呈する外部電極とを具備することを特徴とする半導体
装置。
6. A metal pattern formed on an upper surface of a carrier, a heat conductive portion connected to the metal pattern and protruding from a bottom surface of the carrier and an upper surface of the metal pattern, and applied to an upper surface of the metal pattern. A resin adhesive layer, a chip mounted on the resin adhesive layer, a chip electrode provided on the chip and connected to an upper surface of the metal pattern of the heat conductive portion, and a carrier connected to the metal pattern, And an external electrode exposed from the bottom surface of the semiconductor device.
【請求項7】 キャリア内にスルーホールを形成するス
ルーホール形成工程と、 前記キャリアの上面に金属パターンを形成する金属パタ
ーン形成工程と、 前記金属パターンの上面に樹脂接着層を塗布する接着層
塗布工程と、 前記キャリアおよび前記金属パターンを貫通する貫通孔
を形成する貫通孔形成工程と、 前記スルーホールと前記貫通孔に導電性メッキ処理を施
し、前記キャリアの底面から露呈する外部電極と前記キ
ャリアおよび前記金属パターンの表面から突出した熱伝
導部を形成する導電性メッキ工程と、 前記樹脂接着層上にチップを載置するとともに、該チッ
プに設けられたチップ電極を前記熱伝導部の前記金属パ
ターンから突出した部分に接触させるチップ載置工程
と、 前記チップ載置工程によって載置されたチップを加熱
し、該チップをギャングボンディングするギャングボン
ディング工程とを有することを特徴とする半導体装置の
製造方法。
7. A through-hole forming step of forming a through-hole in a carrier, a metal pattern forming step of forming a metal pattern on an upper surface of the carrier, and an adhesive layer coating applying a resin adhesive layer on an upper surface of the metal pattern. A through-hole forming step of forming a through-hole penetrating the carrier and the metal pattern; performing an electroplating process on the through-hole and the through-hole to expose an external electrode exposed from a bottom surface of the carrier and the carrier And a conductive plating step of forming a heat conductive portion protruding from the surface of the metal pattern, and mounting a chip on the resin adhesive layer, and connecting a chip electrode provided on the chip to the metal of the heat conductive portion. A chip mounting step of contacting a portion protruding from the pattern, and heating the chip mounted in the chip mounting step. And a gang bonding step of gang bonding the chip.
JP4358898A 1997-12-03 1998-02-25 Semiconductor device and manufacture thereof Pending JPH11224918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4358898A JPH11224918A (en) 1997-12-03 1998-02-25 Semiconductor device and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-349962 1997-12-03
JP34996297 1997-12-03
JP4358898A JPH11224918A (en) 1997-12-03 1998-02-25 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11224918A true JPH11224918A (en) 1999-08-17

Family

ID=26383377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4358898A Pending JPH11224918A (en) 1997-12-03 1998-02-25 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11224918A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170901A (en) * 2000-11-16 2002-06-14 Texas Instruments Inc Semiconductor integrated circuit device and its assembly method
WO2004026010A1 (en) * 2002-09-12 2004-03-25 Matsushita Electric Industrial Co., Ltd. Circuit-component-containing module
KR100516815B1 (en) * 2000-02-08 2005-09-26 미쓰비시덴키 가부시키가이샤 Semiconductor device
JP2018026437A (en) * 2016-08-09 2018-02-15 新光電気工業株式会社 Wiring board and manufacturing method of the same
CN115132678A (en) * 2022-08-30 2022-09-30 北京象帝先计算技术有限公司 Wafer, wafer manufacturing method, chip manufacturing method, and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516815B1 (en) * 2000-02-08 2005-09-26 미쓰비시덴키 가부시키가이샤 Semiconductor device
JP2002170901A (en) * 2000-11-16 2002-06-14 Texas Instruments Inc Semiconductor integrated circuit device and its assembly method
WO2004026010A1 (en) * 2002-09-12 2004-03-25 Matsushita Electric Industrial Co., Ltd. Circuit-component-containing module
US7382628B2 (en) 2002-09-12 2008-06-03 Matsushita Electric Industrial Co., Ltd. Circuit-component-containing module
JP2018026437A (en) * 2016-08-09 2018-02-15 新光電気工業株式会社 Wiring board and manufacturing method of the same
US11152293B2 (en) 2016-08-09 2021-10-19 Shinko Electric Industries Co., Ltd. Wiring board having two insulating films and hole penetrating therethrough
CN115132678A (en) * 2022-08-30 2022-09-30 北京象帝先计算技术有限公司 Wafer, wafer manufacturing method, chip manufacturing method, and electronic apparatus
CN115132678B (en) * 2022-08-30 2023-03-14 北京象帝先计算技术有限公司 Wafer, wafer manufacturing method, chip manufacturing method, and electronic apparatus

Similar Documents

Publication Publication Date Title
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
CA2159243C (en) Method of manufacturing chip-size package-type semiconductor device
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP2840316B2 (en) Semiconductor device and manufacturing method thereof
JP3830125B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2001127186A (en) Ball grid array package, method of manufacturing the same, and semiconductor device
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPH0888245A (en) Semiconductor device
JPH11176887A (en) Semiconductor device and manufacture thereof
JPH10223688A (en) Semiconductor device
JP2000277649A (en) Semiconductor and manufacture of the same
JP3486872B2 (en) Semiconductor device and manufacturing method thereof
JPH11224918A (en) Semiconductor device and manufacture thereof
JPH0997815A (en) Flip-chip junction method and semiconductor package to be obtained thereby
JP2000022300A (en) Wiring board and electronic unit
JP3582513B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JPH11111758A (en) Structure of mounting of semiconductor chip, semiconductor device, and method for mounting semiconductor chip
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2003133366A (en) Semiconductor device and manufacturing method therefor
JP2928822B2 (en) Semiconductor device and connection method thereof
JP3350454B2 (en) Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0831871A (en) Interface sealing film used for surface mount electronic device and surface mount structure
JPH10233417A (en) Semiconductor device and its manufacture
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method