JP2001196253A - Method for manufacturing laminated type electronic component - Google Patents
Method for manufacturing laminated type electronic componentInfo
- Publication number
- JP2001196253A JP2001196253A JP2000005525A JP2000005525A JP2001196253A JP 2001196253 A JP2001196253 A JP 2001196253A JP 2000005525 A JP2000005525 A JP 2000005525A JP 2000005525 A JP2000005525 A JP 2000005525A JP 2001196253 A JP2001196253 A JP 2001196253A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit
- dielectric
- electronic component
- dielectric block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、主として電子機器
に用いられる積層型電子部品の製造方法に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated electronic component mainly used for electronic equipment.
【０００２】[0002]
【従来の技術】一般に、積層型電子部品は図７に示す如
く、誘電体ブロック１の内層部分に所望の電気回路を形
成する回路電極２を有し、誘電体ブロック１の側面に図
８に示す如く回路電極２に接続された側面電極３が設け
られる。2. Description of the Related Art Generally, as shown in FIG. 7, a laminated electronic component has a circuit electrode 2 for forming a desired electric circuit in an inner layer portion of a dielectric block 1, and a side surface of the dielectric block 1 is shown in FIG. As shown, a side electrode 3 connected to the circuit electrode 2 is provided.
【０００３】そして、この積層型電子部品は、図７に示
す如く各誘電体シート４上に所定の回路電極２を印刷
し、各誘電体シート４を積み重ね、焼結させて誘電体ブ
ロック１とした後に、この誘電体ブロック１の側面の所
定位置に側面電極３を形成するものである。In this laminated electronic component, predetermined circuit electrodes 2 are printed on each dielectric sheet 4 as shown in FIG. 7, and each dielectric sheet 4 is stacked and sintered to form a dielectric block 1 with each other. After that, the side surface electrode 3 is formed at a predetermined position on the side surface of the dielectric block 1.
【０００４】このような積層型電子部品を成形する場合
に、誘電体シート４と回路電極２の熱収縮率の差によ
り、焼結時に誘電体ブロック１が反ることを防止するた
め、それぞれの熱収縮率が略同等となる素材を選択して
使用していた。When such a laminated electronic component is formed, the dielectric block 1 is prevented from warping during sintering due to the difference in the thermal shrinkage between the dielectric sheet 4 and the circuit electrode 2. Materials having substantially the same heat shrinkage were selected and used.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、回路電
極２及び誘電体シート４をそれぞれの熱収縮率が略同等
のものを使用した場合、回路電極２の印刷ばらつきや誘
電体シート４の形状ばらつきによって、図９に示す如く
回路電極２の端部が誘電体ブロック１の側面に確実に露
出せず、回路電極２と側面電極３との接続が不確実なも
のとなっていた。However, when the circuit electrodes 2 and the dielectric sheet 4 are substantially the same in thermal shrinkage, variations in printing of the circuit electrodes 2 and variations in the shape of the dielectric sheet 4 may occur. As shown in FIG. 9, the end of the circuit electrode 2 was not reliably exposed on the side surface of the dielectric block 1, and the connection between the circuit electrode 2 and the side electrode 3 was uncertain.
【０００６】そこで、本発明はこのような問題を解決し
て、積層型電子部品の生産性向上を目的とする。Accordingly, an object of the present invention is to solve such a problem and improve the productivity of a multilayer electronic component.
【０００７】[0007]
【課題を解決するための手段】そして、この目的を達成
するため本発明は、積層型電子部品において誘電体ブロ
ックを、誘電体シートとこの誘電体シートの熱収縮率よ
り小さい熱収縮率の回路電極を積層した後に、これらを
同時焼成することにより形成したのである。In order to achieve the above object, the present invention provides a laminated electronic component comprising a dielectric block, a dielectric sheet and a circuit having a heat shrinkage smaller than that of the dielectric sheet. After the electrodes were stacked, they were formed by simultaneous firing.
【０００８】[0008]
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の誘電体シートを積層成形した誘電体ブロック
と、この誘電体ブロックの内層に設けられた回路電極
と、前記誘電体ブロックの側面に設けられるとともに前
記回路電極の少なくとも一つが接続された側面電極とを
備えた積層型電子部品において、前記誘電体ブロック
は、誘電体シートとこの誘電体シートの熱収縮率より小
さい熱収縮率の回路電極を積層した後に、同時焼成する
ことにより形成することを特徴とした積層型電子部品の
製造方法であって、回路電極の熱収縮率を誘電体シート
のものより小さくすることで焼成後回路電極の端部が誘
電体ブロックの内部に入り込むことを防止することがで
きる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a dielectric block formed by laminating a plurality of dielectric sheets, a circuit electrode provided in an inner layer of the dielectric block, and the dielectric block. In a multilayer electronic component provided with a side electrode provided on a side surface of a block and connected to at least one of the circuit electrodes, the dielectric block includes a dielectric sheet and a heat shrinkage smaller than a heat shrinkage of the dielectric sheet. A method for manufacturing a laminated electronic component, characterized in that a circuit electrode having a shrinkage rate is formed by stacking circuit electrodes having a shrinkage rate, followed by simultaneous firing, wherein the heat shrinkage rate of the circuit electrode is made smaller than that of the dielectric sheet. After firing, the end of the circuit electrode can be prevented from entering the inside of the dielectric block.
【０００９】請求項２に記載の発明は、シールド電極を
回路電極より下側にのみ設け、前記回路電極で構成され
たインダクタンス電極を中央より上側に設定したことを
特徴とする請求項１に記載の積層型電子部品の製造方法
であって、シールド電極を回路電極より下側にのみ設
け、前記回路電極で構成されたインダクタンス電極を中
央より上側に設定することで、インダクタンス電極のイ
ンピーダンスを高くすることができるので、インダクタ
ンス電極のインダクタンス値を大きくすることができ
る。According to a second aspect of the present invention, the shield electrode is provided only below the circuit electrode, and the inductance electrode formed by the circuit electrode is set above the center. The method of manufacturing a laminated electronic component according to the above, wherein the shield electrode is provided only below the circuit electrode, and the inductance electrode constituted by the circuit electrode is set above the center, thereby increasing the impedance of the inductance electrode. Therefore, the inductance value of the inductance electrode can be increased.
【００１０】請求項３に記載の発明は、誘電体シートの
略全面に形成されたシールド電極を回路電極より下側に
のみ設け、このシールド電極の電極厚みを前記回路電極
の電極厚みよりも小さく設定したことを特徴とする請求
項１または請求項２に記載の積層型電子部品の製造方法
であって、誘電体ブロックの下側にのみ設けられたシー
ルド電極の電極厚みを回路電極のものより小さくしたこ
とで、焼成時に発生する誘電体ブロックの反りを抑制で
きる。According to a third aspect of the present invention, a shield electrode formed over substantially the entire surface of the dielectric sheet is provided only below the circuit electrode, and the electrode thickness of the shield electrode is smaller than the electrode thickness of the circuit electrode. 3. The method for manufacturing a multilayer electronic component according to claim 1, wherein the thickness of the shield electrode provided only on the lower side of the dielectric block is larger than that of the circuit electrode. By reducing the size, warpage of the dielectric block generated during firing can be suppressed.
【００１１】請求項４に記載の発明は、シールド電極
は、回路電極を形成する電極ペーストと異なる電極ペー
ストを用いて形成したことを特徴とする請求項３に記載
の積層型電子部品の製造方法であって、シールド電極に
回路電極を形成する電極ペーストと異なる電極ペースト
を用いることで、印刷工法を変更することなくシールド
電極の電極厚みを回路電極のものより小さくすることが
できるので、電極厚みを制御しやすいという特徴を有す
る。According to a fourth aspect of the present invention, in the method of manufacturing a multilayer electronic component according to the third aspect, the shield electrode is formed using an electrode paste different from an electrode paste for forming a circuit electrode. By using an electrode paste different from the electrode paste for forming the circuit electrode for the shield electrode, the electrode thickness of the shield electrode can be made smaller than that of the circuit electrode without changing the printing method. Is easy to control.
【００１２】請求項５に記載の発明は、シールド電極を
形成する電極ペーストは、回路電極を形成する電極ペー
ストの導体成分の含有量を異ならせたことを特徴とする
請求項４に記載の積層型電子部品の製造方法であって、
シールド電極を形成する電極ペーストの導体成分の含有
量を回路電極のものと異ならせることで、シールド電極
の電極厚みを回路電極のものより小さくすることができ
るので、印刷工法を変更することなくシールド電極の電
極厚みを回路電極のものより小さくすることができ、電
極厚みを制御しやすいという特徴を有する。According to a fifth aspect of the present invention, the electrode paste forming the shield electrode differs in the content of the conductor component of the electrode paste forming the circuit electrode. A method of manufacturing a mold electronic component,
By making the content of the conductor component of the electrode paste forming the shield electrode different from that of the circuit electrode, the thickness of the shield electrode can be made smaller than that of the circuit electrode, so the shielding can be performed without changing the printing method. The electrode thickness of the electrode can be made smaller than that of the circuit electrode, and the electrode thickness is easily controlled.
【００１３】以下本発明の一実施形態について図を用い
て説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１４】図１は、主として通信機器に用いられる積
層型電子部品である積層型ローパスフィルタの分解斜視
図である。FIG. 1 is an exploded perspective view of a laminated low-pass filter, which is a laminated electronic component mainly used for communication equipment.
【００１５】この積層型ローパスフィルタは、複数の誘
電体シート５を積層成形した誘電体ブロック６と、誘電
体ブロック６の内層に設けられた回路電極７，８，９，
１０及びシールド電極１１と、図２に示される誘電体ブ
ロック６の側面に設けられるとともに回路電極７，８，
１０が接続された側面電極１２と、回路電極７，９，１
０が接続された側面電極１３と、シールド電極１１が接
続された側面電極１４とから構成されている。The laminated low-pass filter has a dielectric block 6 formed by laminating a plurality of dielectric sheets 5 and circuit electrodes 7, 8, 9, and 9 provided in an inner layer of the dielectric block 6.
10 and a shield electrode 11 and circuit electrodes 7, 8, and 10 provided on side surfaces of the dielectric block 6 shown in FIG.
10 are connected to the side electrodes 12 and the circuit electrodes 7, 9, 1
0 is connected to the side electrode 13 and the side electrode 14 to which the shield electrode 11 is connected.
【００１６】そして、誘電体シート５には低温焼結誘電
体セラミックを使用し、この誘電体シート５上に銀、銅
などの導電率の高い内部電極用電極ペーストを用いて所
定の回路電極７，８，９，１０及びシールド電極１１を
印刷し、各誘電体シート５を積み重ね、プレスし、誘電
体シート５、回路電極７，８，９，１０及びシールド電
極１１を同時に約９００℃で焼成して誘電体ブロック６
とした後、この誘電体ブロック６の所定の位置に銀、銅
などの導電率の高い外部電極用電極ペーストを用いて側
面電極１２，１３，１４を印刷している。A low-temperature sintered dielectric ceramic is used for the dielectric sheet 5, and a predetermined circuit electrode 7 is formed on the dielectric sheet 5 by using an electrode paste for an internal electrode having high conductivity such as silver or copper. , 8, 9, 10, and the shield electrode 11 are printed, each dielectric sheet 5 is stacked and pressed, and the dielectric sheet 5, the circuit electrodes 7, 8, 9, 10, and the shield electrode 11 are simultaneously fired at about 900 ° C. And dielectric block 6
After that, the side electrodes 12, 13, and 14 are printed at predetermined positions of the dielectric block 6 using an electrode paste for external electrodes having high conductivity such as silver or copper.
【００１７】このように成形された積層型ローパスフィ
ルタは、分布定数線路を形成する回路電極７で、図３に
示すインダクタンス１５を形成し、回路電極８，９が誘
電体シート５を介して対向することで図３に示すコンデ
ンサ１６を形成し、回路電極１０がそれぞれ誘電体シー
ト５を介してシールド電極１１と対向することで図３に
示すコンデンサ１７を形成している。In the multilayered low-pass filter thus formed, the inductance 15 shown in FIG. 3 is formed by the circuit electrode 7 forming the distributed constant line, and the circuit electrodes 8 and 9 are opposed via the dielectric sheet 5. Thus, the capacitor 16 shown in FIG. 3 is formed, and the circuit electrode 10 faces the shield electrode 11 via the dielectric sheet 5, thereby forming the capacitor 17 shown in FIG.
【００１８】そして、側面電極１２によって回路電極
７，８，１０が接続され、側面電極１３によって回路電
極７，９，１０が接続され、側面電極１４によってシー
ルド電極１１を接地することで、側面電極１２，１３を
入出力端子１８とする積層型ローパスフィルタが構成さ
れるのである。The circuit electrodes 7, 8, and 10 are connected by the side electrode 12, the circuit electrodes 7, 9, and 10 are connected by the side electrode 13, and the shield electrode 11 is grounded by the side electrode 14. Thus, a laminated low-pass filter having the input and output terminals 12 and 13 is formed.
【００１９】そして、この積層型ローパスフィルタにお
いては、誘電体ブロック６を誘電体シート５とこの誘電
体シート５の熱収縮率より小さい熱収縮率の回路電極
７，８，９，１０及びシールド電極１１を積層した後
に、これらを同時焼成することで形成している。In this laminated low-pass filter, the dielectric block 6 is made up of a dielectric sheet 5 and circuit electrodes 7, 8, 9, 10 and a shield electrode having a heat shrinkage smaller than the heat shrinkage of the dielectric sheet 5. After laminating 11, they are formed by simultaneous firing.
【００２０】このことにより図４に示すように、誘電体
ブロック６の焼結段階で誘電体シート５より各電極（回
路電極７など）の熱収縮量が小さくなり、各電極の端部
が誘電体ブロック６の側面から突出するようになる。す
なわち、回路電極７，８，９，１０及びシールド電極１
１と側面電極１２，１３，１４との接続を確実なものと
することができるので、生産性を向上させることが出来
るのである。As a result, as shown in FIG. 4, during the sintering of the dielectric block 6, the amount of heat shrinkage of each electrode (such as the circuit electrode 7) becomes smaller than that of the dielectric sheet 5, and the end of each electrode becomes dielectric. It protrudes from the side surface of the body block 6. That is, the circuit electrodes 7, 8, 9, 10 and the shield electrode 1
Since the connection between the first electrode 1 and the side electrodes 12, 13, 14 can be ensured, the productivity can be improved.
【００２１】この時、回路電極７，８，９，１０及びシ
ールド電極１１の飛び出し量１９は、５〜１５μｍ程度
とすることが好ましい。何故ならば、側面電極１２，１
３，１４の電極厚みは通常１０〜２０μｍであり、これ
以上回路電極１２，１３，１４の飛び出し量１９を大き
くする必要がないからである。また、回路電極７，８，
９，１０の飛び出し量１９を２０μｍ以上にするために
熱収縮率を大きく異ならせた場合は、誘電体ブロック６
にクラックまたはデラミネーションが発生し、生産性を
悪化させてしまうのである。よって実際には、回路電極
７，８，９，１０及びシールド電極１１の熱収縮率を誘
電体シート５より０．１〜１％程度小さくすることが望
ましいものとなるのである。At this time, it is preferable that the protrusion amount 19 of the circuit electrodes 7, 8, 9, 10 and the shield electrode 11 is about 5 to 15 μm. Because the side electrodes 12, 1
This is because the electrode thicknesses of the electrodes 3 and 14 are usually 10 to 20 μm, and it is not necessary to further increase the protrusion amount 19 of the circuit electrodes 12, 13 and 14. Also, the circuit electrodes 7, 8,
In the case where the thermal shrinkage ratios are largely varied in order to make the protrusion amount 19 of 9, 10 larger than 20 μm, the dielectric block 6
Cracks or delaminations are generated, which degrades productivity. Therefore, in practice, it is desirable to make the thermal contraction rates of the circuit electrodes 7, 8, 9, 10 and the shield electrode 11 smaller than that of the dielectric sheet 5 by about 0.1 to 1%.
【００２２】また、この積層型ローパスフィルタにおい
ては、誘電体ブロック６における回路電極７より上側部
分が誘電体シート５のみが設けられた構成、言い換えれ
ばシールド用の電極が設けられない構成となっているの
で、回路電極７で形成される分布定数線路を高インピー
ダンスなものとでき、回路電極７で大きなインダクタン
スを構成することができ、分布定数線路を形成する回路
電極７の線路長を短くすることができる。In the laminated low-pass filter, only the dielectric sheet 5 is provided above the circuit electrode 7 in the dielectric block 6, in other words, no shield electrode is provided. Therefore, the distributed constant line formed by the circuit electrode 7 can have a high impedance, the circuit electrode 7 can form a large inductance, and the line length of the circuit electrode 7 forming the distributed constant line can be shortened. Can be.
【００２３】つまり、積層型ローパスフィルタの小型化
が可能であるとともに、回路電極７の導体損失による特
性劣化を抑制することが出来るのである。That is, it is possible to reduce the size of the laminated low-pass filter and to suppress the characteristic deterioration due to the conductor loss of the circuit electrode 7.
【００２４】さらに、インダクタンスを形成する回路電
極７を誘電体ブロック６の中央より上側に形成すること
で、回路電極７とシールド電極１１との距離を大きくす
ることができるので、分布定数線路をさらに高インピー
ダンスなものとできるのである。Furthermore, since the distance between the circuit electrode 7 and the shield electrode 11 can be increased by forming the circuit electrode 7 forming the inductance above the center of the dielectric block 6, the distributed constant line can be further increased. High impedance can be achieved.
【００２５】なお、回路電極７及びシールド電極１１
は、誘電体ブロック６の外周表面に構成されても同様の
効果を奏する。The circuit electrode 7 and the shield electrode 11
Has the same effect even if it is formed on the outer peripheral surface of the dielectric block 6.
【００２６】また、この積層型ローパスフィルタにおい
てシールド電極１１の電極厚みは、図５に示す如く回路
電極７，８，９，１０のものより小さく設定している。In this laminated low-pass filter, the thickness of the shield electrode 11 is set smaller than that of the circuit electrodes 7, 8, 9, and 10, as shown in FIG.
【００２７】これは、回路電極７，８，９，１０及びシ
ールド電極１１の熱収縮率を誘電体シート５の熱収縮率
より小さくしたことで、焼結段階で生じる誘電体ブロッ
クの反りを抑制するためのものである。This is because the heat shrinkage of the circuit electrodes 7, 8, 9, 10 and the shield electrode 11 is made smaller than the heat shrinkage of the dielectric sheet 5, thereby suppressing the warpage of the dielectric block generated in the sintering step. It is for doing.
【００２８】すなわち、シールド電極１１が誘電体シー
ト５の略全面に形成されたものであるのに対して、各回
路電極７，８，９，１０がそれぞれ誘電体シート５に部
分的にしか形成されておらず、これにより回路電極７，
８，９，１０がそれぞれ設けられた層とシールド電極１
１が設けられた層の熱収縮量が焼結段階で異なってしま
い応力が生じてしまう。That is, while the shield electrode 11 is formed on substantially the entire surface of the dielectric sheet 5, the circuit electrodes 7, 8, 9, and 10 are formed only partially on the dielectric sheet 5, respectively. Is not performed, so that the circuit electrodes 7,
Layer provided with 8, 9 and 10 respectively and shield electrode 1
The amount of heat shrinkage of the layer provided with No. 1 differs at the sintering stage, resulting in stress.
【００２９】そして、熱収縮量が一番小さいシールド電
極１１が設けられた層が誘電体ブロック６において回路
電極７，８，９，１０よりも下層に配置されていること
から、誘電体ブロック６を図６に示す如く反るように作
用するのであるが、前述したようにシールド電極１１の
厚みを回路電極７，８，９，１０のものより小さく設定
したことで、シールド電極１１の熱収縮率による影響が
少なくなり、この結果、誘電体ブロック６の反りが抑制
できるのである。Since the layer provided with the shield electrode 11 having the smallest heat shrinkage is disposed below the circuit electrodes 7, 8, 9, and 10 in the dielectric block 6, the dielectric block 6 As shown in FIG. 6, the thickness of the shield electrode 11 is set smaller than that of the circuit electrodes 7, 8, 9, 10 as described above, so that the heat shrinkage of the shield electrode 11 is reduced. The influence of the ratio is reduced, and as a result, the warpage of the dielectric block 6 can be suppressed.
【００３０】また、シールド電極１１の電極厚みを回路
電極７，８，９，１０のものより小さくする手段として
は、シールド電極１１を回路電極７，８，９，１０を形
成する電極ペーストと異なる電極ペーストを用いて形成
するのである。As means for making the electrode thickness of the shield electrode 11 smaller than that of the circuit electrodes 7, 8, 9, and 10, the shield electrode 11 is different from the electrode paste for forming the circuit electrodes 7, 8, 9, and 10. It is formed using an electrode paste.
【００３１】すなわち、電極ペーストを異ならせること
で、回路電極７，８，９，１０とシールド電極１１を同
条件で印刷しても焼結状態が異なるため、それぞれの電
極厚みを異なるものにできるので、生産工程において印
刷設備や印刷条件を変えることなく電極厚みを変更でき
生産性の高いものとなるのである。That is, by changing the electrode paste, even if the circuit electrodes 7, 8, 9, 10 and the shield electrode 11 are printed under the same conditions, the sintering state is different, so that the thickness of each electrode can be made different. Therefore, the electrode thickness can be changed without changing the printing equipment and printing conditions in the production process, and the productivity is high.
【００３２】さらに、シールド電極１１を形成する電極
ペーストは、回路電極７，８，９，１０を形成する電極
ペーストにおける電極成分の含有量のみを異ならせたも
のとすれば、焼結後の回路電極７，８，９，１０とシー
ルド電極１１の成分が同一となり、かつ電極厚みだけが
異なったものとでき、電極ペーストを異ならせたときに
生じる導体損失の劣化を抑制できるのである。Furthermore, if the electrode paste for forming the shield electrode 11 is different from the electrode paste for forming the circuit electrodes 7, 8, 9, and 10 only in the content of the electrode component, the circuit paste after sintering is obtained. The components of the electrodes 7, 8, 9, 10 and the shield electrode 11 are the same, and only the electrode thickness can be different, so that the deterioration of the conductor loss caused when the electrode paste is changed can be suppressed.
【００３３】[0033]
【発明の効果】以上のように本発明によれば、誘電体ブ
ロックを誘電体シートとこの誘電体シートの熱収縮率よ
り小さい熱収縮率の回路電極を積層した後に、これらを
同時焼成することにより形成する回路電極の熱収縮率を
誘電体シートの熱収縮率より小さく設定したので、回路
電極及びシールド電極と側面電極との接続が確実に行
え、積層型電子部品の生産性が向上出来るのである。As described above, according to the present invention, after a dielectric block is laminated with a dielectric sheet and a circuit electrode having a heat shrinkage smaller than the heat shrinkage of the dielectric sheet, these are simultaneously fired. Since the heat shrinkage of the circuit electrode formed by the method is set to be smaller than the heat shrinkage of the dielectric sheet, the connection between the circuit electrode and the shield electrode and the side electrode can be reliably performed, and the productivity of the multilayer electronic component can be improved. is there.
【図１】本発明の一実施形態における積層型ローパスフ
ィルタの分解斜視図FIG. 1 is an exploded perspective view of a laminated low-pass filter according to an embodiment of the present invention.
【図２】同積層型ローパスフィルタの斜視図FIG. 2 is a perspective view of the laminated low-pass filter.
【図３】同積層型ローパスフィルタの等価回路図FIG. 3 is an equivalent circuit diagram of the laminated low-pass filter.
【図４】同積層型ローパスフィルタの側面電極と回路電
極の接続状態を示す断面図FIG. 4 is a cross-sectional view showing a connection state between a side electrode and a circuit electrode of the laminated low-pass filter.
【図５】同積層型ローパスフィルタの断面図FIG. 5 is a sectional view of the laminated low-pass filter.
【図６】同積層型ローパスフィルタにおける誘電体ブロ
ックの反りの状態を示す断面図FIG. 6 is a cross-sectional view showing a warped state of a dielectric block in the laminated low-pass filter.
【図７】従来の積層型電子部品の分解斜視図FIG. 7 is an exploded perspective view of a conventional multilayer electronic component.
【図８】同積層型電子部品の斜視図FIG. 8 is a perspective view of the multilayer electronic component.
【図９】同積層型電子部品の側面電極と回路電極の接続
状態を示す断面図FIG. 9 is a sectional view showing a connection state between a side electrode and a circuit electrode of the multilayer electronic component.
５ 誘電体シート ６ 誘電体ブロック ７ 回路電極 ８ 回路電極 ９ 回路電極 １０ 回路電極 １１ シールド電極 １２ 側面電極 １３ 側面電極 １４ 側面電極 Reference Signs List 5 dielectric sheet 6 dielectric block 7 circuit electrode 8 circuit electrode 9 circuit electrode 10 circuit electrode 11 shield electrode 12 side electrode 13 side electrode 14 side electrode
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E062 DD01 5E070 AA05 AB01 BA11 CB03 CB12 CC01 DA17 5J024 AA01 CA09 DA01 DA29 EA01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E062 DD01 5E070 AA05 AB01 BA11 CB03 CB12 CC01 DA17 5J024 AA01 CA09 DA01 DA29 EA01
Claims (5)
体ブロックと、この誘電体ブロックの内層に設けられた
回路電極と、前記誘電体ブロックの側面に設けられると
ともに前記回路電極の少なくとも一つが接続された側面
電極とを備えた積層型電子部品において、前記誘電体ブ
ロックは、誘電体シートとこの誘電体シートの熱収縮率
より小さい熱収縮率の回路電極を積層した後に、同時焼
成することにより形成することを特徴とした積層型電子
部品の製造方法。1. A dielectric block formed by laminating a plurality of dielectric sheets, a circuit electrode provided on an inner layer of the dielectric block, and at least one of the circuit electrodes provided on a side surface of the dielectric block. In the laminated electronic component including the connected side electrodes, the dielectric block is formed by laminating a dielectric sheet and a circuit electrode having a heat shrinkage smaller than the heat shrinkage of the dielectric sheet, and then simultaneously firing them. A method for manufacturing a laminated electronic component, characterized by being formed by:
設け、前記回路電極で構成されたインダクタンス電極を
誘電体ブロックの中央より上側に設定したことを特徴と
する請求項１に記載の積層型電子部品の製造方法。2. The laminated type according to claim 1, wherein the shield electrode is provided only below the circuit electrode, and the inductance electrode formed by the circuit electrode is set above the center of the dielectric block. Manufacturing method of electronic components.
ルド電極を回路電極より下側にのみ設け、このシールド
電極の電極厚みを前記回路電極の電極厚みよりも小さく
設定したことを特徴とする請求項１または請求項２に記
載の積層型電子部品の製造方法。3. The method according to claim 1, wherein a shield electrode formed on substantially the entire surface of the dielectric sheet is provided only below the circuit electrode, and the electrode thickness of the shield electrode is set smaller than the electrode thickness of the circuit electrode. A method for manufacturing a multilayer electronic component according to claim 1.
極ペーストと異なる電極ペーストを用いて形成したこと
を特徴とする請求項３に記載の積層型電子部品の製造方
法。4. The method according to claim 3, wherein the shield electrode is formed using an electrode paste different from an electrode paste for forming a circuit electrode.
は、回路電極を形成する電極ペーストの導体成分の含有
量を異ならせたことを特徴とする請求項４に記載の積層
型電子部品の製造方法。5. The method for manufacturing a multilayer electronic component according to claim 4, wherein the electrode paste forming the shield electrode has a different content of the conductor component of the electrode paste forming the circuit electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005525A JP3458805B2 (en) | 2000-01-14 | 2000-01-14 | Manufacturing method of laminated electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005525A JP3458805B2 (en) | 2000-01-14 | 2000-01-14 | Manufacturing method of laminated electronic components |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064896A Division JP3463689B1 (en) | 2003-03-11 | 2003-03-11 | Manufacturing method of laminated electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196253A true JP2001196253A (en) | 2001-07-19 |
| JP3458805B2 JP3458805B2 (en) | 2003-10-20 |
Family
ID=18534182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000005525A Expired - Fee Related JP3458805B2 (en) | 2000-01-14 | 2000-01-14 | Manufacturing method of laminated electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3458805B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043350A1 (en) * | 2004-10-18 | 2006-04-27 | Murata Manufacturing Co., Ltd. | Process for producing stacked ceramic electronic component and composite laminate |
| JP2006135141A (en) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Method for manufacturing laminated electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101883036B1 (en) * | 2015-12-29 | 2018-08-24 | 삼성전기주식회사 | Multilayered electronic component and multilayered chip antenna comprising the same |
-
2000
- 2000-01-14 JP JP2000005525A patent/JP3458805B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043350A1 (en) * | 2004-10-18 | 2006-04-27 | Murata Manufacturing Co., Ltd. | Process for producing stacked ceramic electronic component and composite laminate |
| US7607216B2 (en) | 2004-10-18 | 2009-10-27 | Murata Manufacturing Co., Ltd. | Method for manufacturing monolithic ceramic electronic component |
| JP2006135141A (en) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Method for manufacturing laminated electronic component |
| JP4507837B2 (en) * | 2004-11-08 | 2010-07-21 | パナソニック株式会社 | Manufacturing method of multilayer electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3458805B2 (en) | 2003-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| JPH0254647B2 (en) | ||
| JP2002093623A (en) | Laminated inductor | |
| JP2001196253A (en) | Method for manufacturing laminated type electronic component | |
| JP4332954B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2970652B1 (en) | Multilayer ceramic component and method of manufacturing the same | |
| JP3463689B1 (en) | Manufacturing method of laminated electronic components | |
| JPS6221260B2 (en) | ||
| JP2005311156A (en) | Ceramic multi-layer substrate housing capacitor | |
| JP2600127Y2 (en) | Multilayer chip EMI removal filter | |
| JPH0115159Y2 (en) | ||
| JP3248294B2 (en) | Chip inductor and manufacturing method thereof | |
| JP2002164215A (en) | Laminated ceramic electronic component and its manufacturing method | |
| JP2004022798A (en) | Laminated impedance element and its manufacturing method | |
| JP2769625B2 (en) | Method of manufacturing multilayer printed filter for electric circuit | |
| JPH05152130A (en) | Composite inductor and its manufacture | |
| JP2006135141A (en) | Method for manufacturing laminated electronic component | |
| JPH11260647A (en) | Composite part and manufacture thereof | |
| JP4507836B2 (en) | Multilayer electronic components | |
| JP2001023823A (en) | Laminated chip inductor | |
| JPH0555045A (en) | Chip inductor and its manufacture | |
| JPH11251152A (en) | Composite part and manufacture thereof | |
| JPH1041138A (en) | Stacking-type impedance component and its manufacturing method | |
| JP2002260926A (en) | Laminated inductor and its manufacturing method | |
| JP2005222984A (en) | Laminated inductance element and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |