JP2005222984A - Laminated inductance element and manufacturing method thereof - Google Patents
Laminated inductance element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005222984A JP2005222984A JP2004026499A JP2004026499A JP2005222984A JP 2005222984 A JP2005222984 A JP 2005222984A JP 2004026499 A JP2004026499 A JP 2004026499A JP 2004026499 A JP2004026499 A JP 2004026499A JP 2005222984 A JP2005222984 A JP 2005222984A
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- printed
- laminated
- layer
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、主として、電子機器、あるいは携帯端末などの電源部分に使用されるのに好適な、表面実装用の積層インダクタンス素子及びその製造方法に関する。 The present invention mainly relates to a surface mount multilayer inductance element suitable for use in a power supply part of an electronic device or a portable terminal, and a method for manufacturing the same.
電子機器の小型化・高周波化により、EMI対策が重要性を増している。信号系に対しては、直列にインダクタンス素子を装着して目的とする周波数のノイズを遮断するということが一般的に行われている。また、パワーアンプ等のアクティブ素子の電源ライン系に対しても、直列にインダクタンス素子を装着して、アクティブ素子から信号周波数のノイズが電源ラインに漏洩することを抑制する等のEMI対策が行われている。 EMI countermeasures are becoming increasingly important as electronic devices become smaller and higher in frequency. For signal systems, it is a common practice to block noise of a target frequency by mounting an inductance element in series. In addition, EMI countermeasures such as suppressing the leakage of signal frequency noise from the active element to the power line are also performed for the power line system of active elements such as power amplifiers. ing.
近年、通信機器、家電など電器製品は急速に進化を遂げている。これに伴い、電子部品にもさらなる小型化、高密度化、高性能化が要求されており、インダクタンス素子に代表される電子部品の主流は、積層型のものに移りつつある。 In recent years, electrical appliances such as communication devices and home appliances have rapidly evolved. Along with this, electronic components are required to be further reduced in size, increased in density, and improved in performance, and the mainstream of electronic components typified by inductance elements is shifting to multilayer types.
特許文献1には、各々の層に、磁性体シートを印刷し、積層してコイルを形成してなる積層インダクタンス素子について記載されている。
図6は、従来の積層インダクタンス素子の製造方法の説明図である。 FIG. 6 is an explanatory diagram of a conventional method for manufacturing a laminated inductance element.
プリント配線基板上等に実装する形で使用される積層インダクタンス素子は、通常、軟磁性フェライト粉末と結合剤からなる磁性体、もしくは非磁性セラミックス粉末と結合剤からなる非磁性体のグリーンシート1上に導電性粉末と結合剤からなる導電体層2をスクリーン印刷法を用いて印刷し、グリーンシートを交互に積層し、磁性体もしくは非磁性体の中にスパイラル状に導電体コイルをスパイラル状に設ける。さらにグリーンシート4をプレスにより重畳して積層し、切断し同時焼結することによりチップ化し形成されている。ここでは、比透磁率が1に近いもの、特に2以下のものを非磁性と称することとする。
The laminated inductance element used in the form of being mounted on a printed wiring board or the like is usually on a magnetic body made of soft magnetic ferrite powder and a binder, or on a nonmagnetic body
しかしながら、磁性もしくは非磁性セラミックスの中にスパイラル状に導電体コイルを設けたインダクタンス素子では、高インダクタンス値を得るために印刷積層数を増やし、ターン数を多くする必要があり、結果として素子厚が厚くなってしまうという問題があった。また、印刷工数が多くなることで、生産能力が低下するという問題があった。さらに、積層数が多くなることで層間でショートの確率が高くなり、製造歩留まりが低下するという問題点があった。 However, in an inductance element in which a conductive coil is provided in a spiral shape in magnetic or nonmagnetic ceramics, it is necessary to increase the number of printed layers and increase the number of turns in order to obtain a high inductance value. There was a problem of becoming thick. Moreover, there has been a problem that the production capacity is reduced due to an increase in the number of printing steps. Furthermore, the increase in the number of stacked layers increases the probability of a short circuit between layers, resulting in a decrease in manufacturing yield.
本発明の目的は、従来の課題を克服し、印刷作業の工数を減らすことができ、また素子厚の薄い積層インダクタンス素子を提供することである。さらには、従来と同じ素子厚さで高いインダクタンス値を持ち、かつ直流重畳特性にも対応できる積層インダクタンス素子及びその製造方法を提供することである。 An object of the present invention is to provide a multilayer inductance element that can overcome the conventional problems, reduce the number of man-hours for printing, and has a thin element thickness. It is another object of the present invention to provide a multilayer inductance element having a high inductance value with the same element thickness as that of the prior art and capable of dealing with a direct current superposition characteristic and a method for manufacturing the same.
本発明によれば、磁性体層もしくは非磁性セラミックス層と導電体層を複数印刷積層し、前記導電体層が、スパイラル状に導電体コイルを形成した積層インダクタンス素子において、導電体層が2ターン以上のスパイラル状である積層インダクタンス素子が得られる。 According to the present invention, in a multilayer inductance element in which a plurality of magnetic layers or nonmagnetic ceramic layers and a conductor layer are printed and laminated, and the conductor layer forms a conductor coil in a spiral shape, the conductor layer has two turns. Thus, the spiral-shaped multilayer inductance element can be obtained.
また、本発明によれば、磁性体層もしくは非磁性セラミック層と導電体層を複数印刷し、磁性体もしくは非磁性セラミックスの中にスパイラル状の導電体コイルを形成した積層インダクタンス素子において、導電体層を2ターン以上のスパイラル状に印刷する積層インダクタンス素子の製造方法が得られる。 According to the present invention, in the multilayer inductance element in which a plurality of magnetic layers or nonmagnetic ceramic layers and conductor layers are printed, and a spiral conductor coil is formed in the magnetic body or nonmagnetic ceramic, A method for manufacturing a multilayer inductance element is obtained in which the layers are printed in a spiral shape of two or more turns.
インダクタンス素子のインダクタンス値Lは、次式(1)で表すことができる。
L=μ0・μ’・Ae・N2/l・・・・・(1)
μ0:真空透磁率、μ’:磁性体の初透磁率、Ae:磁路断面積、l:磁路長、N:ターン数。
The inductance value L of the inductance element can be expressed by the following equation (1).
L = μ 0 · μ ′ · Ae · N 2 / l (1)
μ 0 : Vacuum permeability, μ ′: Initial permeability of magnetic material, Ae: Magnetic path cross-sectional area, l: Magnetic path length, N: Number of turns.
即ち、本発明は、磁性体層と導電体層を複数印刷積層し、磁性体の中にスパイラル状の導電体コイルを形成した積層インダクタンス素子であって、少なくとも一層以上の導電体層を2ターン以上のスパイラル状とする積層インダクタンス素子である。 That is, the present invention is a multilayer inductance element in which a plurality of magnetic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in the magnetic material, and at least one conductor layer is formed by two turns. This is a multilayer inductance element having the above spiral shape.
また、本発明は、非磁性セラミックス層と導電体層を複数印刷積層し、非磁性セラミックスの中にスパイラル状の導電体コイルを形成した積層インダクタンス素子であって、少なくとも一層以上の導電体層を2ターン以上のスパイラル状とする積層インダクタンス素子である。 The present invention also relates to a multilayer inductance element in which a plurality of nonmagnetic ceramic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in the nonmagnetic ceramics, wherein at least one or more conductor layers are provided. It is a multilayer inductance element having a spiral shape of 2 turns or more.
また、本発明は、磁性体層と導電体層が複数回印刷積層され、また非磁性セラミックス層と導電体層が複数回印刷積層された積層インダクタンス素子であって、前記積層インダクタンス素子の中央部分に、前記非磁性セラミックス層と導電体層との印刷積層部分が配置され、前記導体層は、2ターン以上のスパイラル状の導電体コイルにて形成された積層インダクタンス素子である。 The present invention also provides a multilayer inductance element in which a magnetic layer and a conductor layer are printed and laminated a plurality of times, and a nonmagnetic ceramic layer and a conductor layer are printed and laminated a plurality of times. Further, a printed laminated portion of the nonmagnetic ceramic layer and the conductor layer is disposed, and the conductor layer is a laminated inductance element formed by a spiral conductor coil having two or more turns.
また、本発明は、磁性体層と導電体層を複数印刷積層し、磁性体の中にスパイラル状の導電体コイルを形成する積層インダクタンス素子の製造方法であって、少なくとも一層以上の導電体層を2ターン以上のスパイラル状とする積層インダクタンス素子の製造方法である。 The present invention also relates to a method of manufacturing a laminated inductance element in which a plurality of magnetic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in the magnetic body, and includes at least one conductor layer Is a manufacturing method of a multilayer inductance element having a spiral shape of 2 turns or more.
また、本発明は、非磁性セラミックス層と導電体層を複数印刷積層し、非磁性セラミックスの中にスパイラル状の導電体コイルを形成する積層インダクタンス素子の製造方法であって、少なくとも一層以上の導電体層が2ターン以上のスパイラル状とする積層インダクタンス素子の製造方法である。 The present invention also relates to a method for manufacturing a laminated inductance element in which a plurality of nonmagnetic ceramic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in the nonmagnetic ceramics. This is a method for manufacturing a multilayer inductance element in which the body layer is spiral with two or more turns.
また、本発明は、磁性体層と導電体層を複数回印刷積層し、また非磁性セラミックス層と導電体層を複数回印刷積層して形成する積層インダクタンス素子の製造方法であって、前記積層インダクタンス素子の中央部分に、前記非磁性セラミックス層と導電体層との印刷積層部分を配置して、かつ、前記導体層は、2ターン以上のスパイラル状の導電体コイルとする積層インダクタンス素子の製造方法である。 The present invention is also a method for manufacturing a multilayer inductance element, in which a magnetic layer and a conductor layer are printed and laminated a plurality of times, and a nonmagnetic ceramic layer and a conductor layer are printed and laminated a plurality of times. Manufacturing a multilayer inductance element in which a printed laminated portion of the nonmagnetic ceramic layer and a conductor layer is disposed in the central portion of the inductance element, and the conductor layer is a spiral conductor coil having two or more turns. Is the method.
本発明によれば、従来と同一な厚さで高いインダクタンス値を持つ素子であって、同一のインダクタンス値の場合は、電気的特性不良の低減(多層によるレアショート不良)を実現し、かつ素子が小型化し、また、印刷工程の工数を減らすことができ、かつ直流重畳特性にも対応できる積層インダクタンス素子及びその製造方法を提供できる。 According to the present invention, an element having a high inductance value with the same thickness as that of the prior art, and in the case of the same inductance value, a reduction in electrical characteristic failure (rare short failure due to multilayer) is realized, and the device Therefore, it is possible to provide a multilayer inductance element that can reduce the man-hours of the printing process, and that can cope with the DC superposition characteristics, and a method for manufacturing the same.
本発明の積層インダクタンス素子は、第1の構成として、磁性体層と導電体層を複数印刷積層し、磁性体の中にスパイラル状の導電体コイルを形成した積層インダクタンス素子であって、少なくとも一層以上の導電体層を2ターン以上のスパイラル状とする。 A multilayer inductance element according to the present invention is a multilayer inductance element in which a plurality of magnetic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in a magnetic body, as a first configuration, The above conductor layer is formed in a spiral shape having two or more turns.
また、第2の構成として、非磁性セラミックス層と導電体層を複数印刷積層し、非磁性セラミックスの中にスパイラル状の導電体コイルを形成した積層インダクタンス素子であって、少なくとも一層以上の導電体層を2ターン以上のスパイラル状の積層インダクタンス素子とする。この場合は、積層インダクタンス素子は、空芯のインダクタの構成である。 A second configuration is a multilayer inductance element in which a plurality of nonmagnetic ceramic layers and conductor layers are printed and laminated, and a spiral conductor coil is formed in the nonmagnetic ceramics, and includes at least one or more conductors The layer is a spiral laminated inductance element having two or more turns. In this case, the multilayer inductance element has a configuration of an air core inductor.
また、第3の構成として、磁性体層と導電体層が複数回印刷積層され、また非磁性セラミックス層と導電体層が複数回印刷積層された積層インダクタンス素子であって、前記積層インダクタンス素子の中央部分に、前記非磁性セラミックス層と導電体層との印刷積層部分が配置され、前記導体層は、2ターン以上のスパイラル状の導電体コイルにて形成された積層インダクタンス素子とする。この場合は、積層インダクタンス素子は、磁性体の中に空芯による空隙を有するインダクタの構成である。 A third configuration is a multilayer inductance element in which a magnetic layer and a conductor layer are printed and laminated a plurality of times, and a nonmagnetic ceramic layer and a conductor layer are printed and laminated a plurality of times. A printed laminated portion of the nonmagnetic ceramic layer and the conductor layer is disposed in the center portion, and the conductor layer is a laminated inductance element formed of a spiral conductor coil having two or more turns. In this case, the laminated inductance element has a configuration of an inductor having an air core gap in the magnetic material.
次に、本発明の積層インダクタンス素子及びその製造方法を実施例にて詳細に説明する。 Next, the multilayer inductance element and the manufacturing method thereof according to the present invention will be described in detail with reference to examples.
まず、磁性体形成用フェライトペーストについては、
Ni−Cu−Znフェライト粉末
(比表面積5.2m2/g) 100重量部
結合剤(ポリビニルブチラール) 5重量部
溶剤(エチルセロソルブ) 70重量部
上記組成をスパイラルミキサーを用いて混合し、さらにビーズミルにて混練分散し、磁性体形成用フェライトペーストを得た。
First, about ferrite paste for magnetic body formation,
Ni-Cu-Zn ferrite powder
(Specific surface area 5.2 m 2 / g) 100 parts by weight Binder (polyvinyl butyral) 5 parts by weight Solvent (ethyl cellosolve) 70 parts by weight The above composition is mixed using a spiral mixer, and further kneaded and dispersed in a bead mill. A ferrite paste for body formation was obtained.
また、導電体層形成用Agペーストについては、
結合剤(エチルセルロース) 5重量部
溶剤(α−テルピネオール) 15重量部
溶剤(ブチルカルビトールアセテート) 10重量部
銀微粉末(平均粒径0.5μm) 100重量部
上記組成を3本ロールにて混練分散し、導電体層形成用Agペーストを得た。
For the Ag paste for forming the conductor layer,
Binder (ethyl cellulose) 5 parts by weight Solvent (α-terpineol) 15 parts by weight Solvent (butyl carbitol acetate) 10 parts by weight Silver fine powder (average particle size 0.5 μm) 100 parts by weight The above composition is kneaded in three rolls Dispersed to obtain an Ag paste for forming a conductor layer.
図1は、本発明の実施例1による積層インダクタンス素子の製造方法を示す図である。図1(a)は、グリーンシート1を示し、図1(b)は、グリーンシート1の上に印刷する導電体層8の状態を示し、図1(c)は、導電体層8の上に印刷する磁性体層5の状態を示し、図1(d)は、磁性体層5の上に印刷する導電体層9の状態を示し、図1(e)は、導電体層9の上に印刷する磁性体層5の状態を示し、図1(f)は、磁性体層5の上に印刷する導電体層10の状態を示し、図1(g)は、導電体層10の上に印刷するグリーンシート7を示す。
FIG. 1 is a diagram illustrating a method for manufacturing a multilayer inductance element according to
製造方法について、さらに詳しく説明する。図1(a)に示すように、予め、フェライトペーストを用い、ドクターブレード法により厚さ200μmにしたグリーンシート1を作製する。
The manufacturing method will be described in more detail. As shown in FIG. 1A, a
その上に、図1(b)に示すスパイラル状の導電体層8を印刷する。次に、図1(c)に示す窓領域をもつ、磁性体層3を印刷する。図1(b)及び図1(c)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。 A spiral conductor layer 8 shown in FIG. 1B is printed thereon. Next, the magnetic layer 3 having the window region shown in FIG. The process shown in FIGS. 1B and 1C is repeatedly printed a plurality of times until the thickness reaches the design value.
次に、図1(d)に示すスパイラル状の導電体層9を印刷する。ここで、導電体層8の端部と導電体層9の端部とは、前記窓領域を介してスルーホールで接続される。次に、図1(e)に示す窓領域をもつ、磁性体層5を印刷する。図1(d)及び図1(e)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。次に、図1(f)に示す導電体パターン10を印刷する。さらに、図1(g)に示すように導電体層を被覆するように最上部にグリーンシート7を印刷する。図1(f)及び図1(g)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。
Next, the spiral conductor layer 9 shown in FIG. 1D is printed. Here, the end of the conductor layer 8 and the end of the conductor layer 9 are connected by a through hole through the window region. Next, the
その上にフェライトペーストを用いてドクターブレード法により作製した厚さ200μmのグリーンシートをプレスにより重畳して積層し、所定の大きさ(2.0mm×1.2mm)に切断し、これを脱バインダー後、900℃で一体焼成した。 On top of that, a green sheet with a thickness of 200 μm produced by a doctor blade method using ferrite paste is laminated by pressing and cut into a predetermined size (2.0 mm × 1.2 mm), and this is removed as a binder Thereafter, it was integrally fired at 900 ° C.
この焼成体の積層コイルのリードが露出している面に、Agを主成分とした導電性ペーストを塗布し、約600℃で焼き付けを行い、外部電極を形成した後、外部電極にNiおよびSnめっきを行い積層インダクタンス素子を作製した。作製した積層インダクタンス素子の、インダクタンス値の周波数特性を、HP製インダクタンスアナライザーHP4191Aを用いて評価した。 A conductive paste mainly composed of Ag is applied to the surface of the fired body where the leads of the laminated coil are exposed, and baking is performed at about 600 ° C. to form external electrodes. Then, Ni and Sn are formed on the external electrodes. Plating was performed to produce a laminated inductance element. The frequency characteristic of the inductance value of the manufactured laminated inductance element was evaluated using an HP inductance analyzer HP4191A.
図3は、本発明による積層インダクタンス素子の説明図である。また、図4は、本発明による積層インダクタンス素子の内部構造を示す透視図である。図4(a)は積層体の側面図であり、図4(b)は、積層体の上面図である。 FIG. 3 is an explanatory diagram of a multilayer inductance element according to the present invention. FIG. 4 is a perspective view showing the internal structure of the multilayer inductance element according to the present invention. FIG. 4A is a side view of the laminate, and FIG. 4B is a top view of the laminate.
本実施例では、上記組成でペーストを作製したが、これ以外の成分・配合比でも、印刷可能なペーストが得られるものであればよい。このサンプルについて、従来パターンと比較した結果を表1に示す。 In this example, the paste was prepared with the above composition, but any other components and blending ratios may be used as long as a printable paste can be obtained. Table 1 shows the results of this sample compared with the conventional pattern.
本発明品において、従来パターン品と比較したところ、同じ4.5ターンでの特性は、ほぼ同じ特性が得られた。さらに、積層数が減ることにより、素子の厚さも薄くすることができた。歩留まりも従来と変わらず、信頼性も従来と同等である。 In the product of the present invention, when compared with the conventional pattern product, almost the same characteristics were obtained at the same 4.5 turns. Furthermore, the thickness of the element could be reduced by reducing the number of stacked layers. The yield is the same as before, and the reliability is the same as before.
図2は、本発明の実施例2による積層インダクタンス素子の製造方法を示す図である。図2(a)はグリーンシート1aを示し、図2(b)は、グリーンシート1aの上に印刷する導電体層8aの状態を示し、図2(c)は、導電体層8aの上に印刷する磁性体層5aの状態を示し、図2(d)は、磁性体層5aの上に印刷する導電体層9aの状態を示し、図2(e)は、導電体層9aの上に印刷する非磁性体層50の状態を示し、図2(f)は、非磁性体層50の上に印刷する導電体層10aの状態を示し、図2(g)は、導電体層10aの上に印刷する磁性体層5bの状態を示し、図2(h)は、磁性体層5bの上に印刷する導電体層11aの状態を示し、図2(i)は、導電体層11aの上に印刷するグリーンシート7aの状態を示す。
FIG. 2 is a diagram showing a method for manufacturing a multilayer inductance element according to Example 2 of the present invention. 2A shows the green sheet 1a, FIG. 2B shows the state of the
ここで、磁性体形成用フェライトペーストについては、
Ni−Cu−Znフェライト粉末
(比表面積5.2m2/g) 100重量部
結合剤(ポリビニルブチラール) 5重量部
溶剤(エチルセロソルブ) 70重量部
上記組成をスパイラルミキサーを用いて混合し、さらにビーズミルにて混練分散し、磁性体形成用フェライトペーストを得た。
Here, about the ferrite paste for magnetic body formation,
Ni-Cu-Zn ferrite powder
(Specific surface area 5.2 m 2 / g) 100 parts by weight Binder (polyvinyl butyral) 5 parts by weight Solvent (ethyl cellosolve) 70 parts by weight The above composition is mixed using a spiral mixer, and further kneaded and dispersed in a bead mill. A ferrite paste for body formation was obtained.
また、非磁性体層形成用フェライトペーストについては、
Zn−Cuフェライト粉末
(比表面積5.2m2/g) 100重量部
結合剤(ポリビニルブチラール) 5重量部
溶剤(エチルセロソルブ) 70重量部
上記組成をスパイラルミキサーを用いて混合し、さらにビーズミルにて混練分散し、非磁性体形成用フェライトペーストを得た。このZn−Cuフェライト粉末のキュリ温度は、−30℃〜−40℃の範囲にあり、積層インダクタンス素子の使用温度範囲では、比透磁率が2以下となる。
For ferrite paste for non-magnetic layer formation,
Zn-Cu ferrite powder
(Specific surface area 5.2 m 2 / g) 100 parts by weight Binder (polyvinyl butyral) 5 parts by weight Solvent (ethyl cellosolve) 70 parts by weight The above composition is mixed using a spiral mixer, and further kneaded and dispersed in a bead mill. A ferrite paste for forming a magnetic material was obtained. The Curie temperature of this Zn—Cu ferrite powder is in the range of −30 ° C. to −40 ° C., and the relative magnetic permeability is 2 or less in the operating temperature range of the multilayer inductance element.
導体形成用Agペーストについては、
結合剤(エチルセルロース) 5重量部
溶剤(α−テルピネオール) 15重量部
溶剤(ブチルカルビトールアセテート) 10重量部
銀微粉末(平均粒径0.5μm) 100重量部
上記組成を3本ロールにて混練分散し、導体形成用Agペーストを得た。
For the Ag paste for conductor formation,
Binder (ethyl cellulose) 5 parts by weight Solvent (α-terpineol) 15 parts by weight Solvent (butyl carbitol acetate) 10 parts by weight Silver fine powder (average particle size 0.5 μm) 100 parts by weight The above composition is kneaded in three rolls Dispersed to obtain an Ag paste for conductor formation.
本発明の製造方法について、さらにくわしく説明する。図2(a)に示すように、予め、フェライトペーストを用い、ドクターブレード法により厚さ200μmとしたグリーンシート1を作製する。
The production method of the present invention will be described in more detail. As shown in FIG. 2A, a
その上に、図2(b)に示すスパイラル状の導電体層8aを印刷する。次に、図2(c)に示す窓領域をもつ、磁性体層5aを印刷する。図2(b)及び図2(c)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。
A
次に、図2(d)に示すスパイラル状の導電体層9aを印刷する。次に、図2(e)に示す窓領域をもつ、非磁性体層50を印刷する。図2(d)及び図2(e)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。次に、図2(f)に示す導電体層10aを印刷する。さらに、図2(g)に示すように、磁性体層5bを印刷する。図2(f)及び図2(g)に示す工程は、設計値の厚さになるまで複数回繰り返し印刷する。次に、図2(h)に示す導電体層11aを印刷し、さらに図2(i)に示すグリンシート7aを示す。 Next, the spiral conductor layer 9a shown in FIG. Next, the nonmagnetic layer 50 having the window region shown in FIG. The process shown in FIGS. 2D and 2E is repeatedly printed a plurality of times until the thickness reaches the design value. Next, the conductor layer 10a shown in FIG. Further, as shown in FIG. 2G, the magnetic layer 5b is printed. The processes shown in FIGS. 2F and 2G are repeatedly printed a plurality of times until the thickness reaches the design value. Next, the conductor layer 11a shown in FIG. 2 (h) is printed, and the green sheet 7a shown in FIG. 2 (i) is shown.
その上にフェライトペーストを用いてドクターブレード法により作製した厚さ200μmのグリーンシートをプレスにより重畳して積層し、所定の大きさ(2.0mm×1.2mm)に切断し、これを脱バインダー後、900℃で一体焼成した。この焼成体の積層巻線のリードが露出している面に、Agを主成分とした導電性ペーストを塗布し、約600℃で焼き付けを行い、外部電極を形成した後、外部電極にNiおよびSnめっきを行い、積層インダクタンス素子を作製した。作製した積層インダクタンス素子の、インダクタンス値の周波数特性を、HP製インダクタンスアナライザーHP4191Aを用いて評価した。本実施例では、上記組成でペーストを作製したが、これ以外の成分・配合比でも、印刷可能なペーストが得られるものであればよい。このサンプルについて、従来パターンと比較した結果を表1に示す。 On top of that, a green sheet with a thickness of 200 μm produced by a doctor blade method using ferrite paste is laminated by pressing and cut into a predetermined size (2.0 mm × 1.2 mm), and this is removed as a binder Thereafter, it was integrally fired at 900 ° C. A conductive paste mainly composed of Ag is applied to the surface where the lead of the laminated winding of the fired body is exposed and baked at about 600 ° C. to form an external electrode. Sn plating was performed to produce a multilayer inductance element. The frequency characteristic of the inductance value of the manufactured laminated inductance element was evaluated using an HP inductance analyzer HP4191A. In this example, the paste was prepared with the above composition, but any other components and blending ratios may be used as long as a printable paste can be obtained. Table 1 shows the results of this sample compared with the conventional pattern.
図8は、実施例1の積層インダクタンス素子と、実施例2の積層インダクタンス素子の直流重畳特性の比較の図である。実施例2の積層インダクタンス素子は、非磁性体層50による空隙部の効果により直流重畳特性のインダクタンス値が、直流電流170mA以上において実施例1よりも改善されている。 FIG. 8 is a comparison diagram of DC superimposition characteristics of the multilayer inductance element of the first embodiment and the multilayer inductance element of the second embodiment. In the multilayer inductance element of the second embodiment, the inductance value of the DC superimposition characteristic is improved from that of the first embodiment at a DC current of 170 mA or more due to the effect of the gap formed by the nonmagnetic material layer 50.
1,1a,4,4a,7,7a グリーンシート
2 導電体層
3,5,5a,5b 磁性体層
8,8a,9,9a,10,10a,11a 導電体層
11 磁性体
50 非磁性体層
1, 1a, 4, 4a, 7,
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026499A JP2005222984A (en) | 2004-02-03 | 2004-02-03 | Laminated inductance element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026499A JP2005222984A (en) | 2004-02-03 | 2004-02-03 | Laminated inductance element and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005222984A true JP2005222984A (en) | 2005-08-18 |
Family
ID=34998413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004026499A Pending JP2005222984A (en) | 2004-02-03 | 2004-02-03 | Laminated inductance element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005222984A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142357A (en) * | 2010-12-28 | 2012-07-26 | Tdk Corp | Multilayer inductor and multilayer inductor manufacturing method |
CN103298256A (en) * | 2012-02-27 | 2013-09-11 | 揖斐电株式会社 | Printed wiring board, inductor component, and method for manufacturing the inductor component |
-
2004
- 2004-02-03 JP JP2004026499A patent/JP2005222984A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142357A (en) * | 2010-12-28 | 2012-07-26 | Tdk Corp | Multilayer inductor and multilayer inductor manufacturing method |
CN103298256A (en) * | 2012-02-27 | 2013-09-11 | 揖斐电株式会社 | Printed wiring board, inductor component, and method for manufacturing the inductor component |
US9287034B2 (en) | 2012-02-27 | 2016-03-15 | Ibiden Co., Ltd. | Printed wiring board, inductor component, and method for manufacturing inductor component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001044036A (en) | Laminated inductor | |
CN111986879A (en) | Laminated coil component | |
JP2002093623A (en) | Laminated inductor | |
JP2000182834A (en) | Laminate inductance element and manufacture thereof | |
JP2005045103A (en) | Chip inductor | |
KR101408617B1 (en) | Multilayered coil elements | |
JP2007214424A (en) | Stacked inductance element | |
JPH1197256A (en) | Laminated chip inductor | |
JP2005222984A (en) | Laminated inductance element and manufacturing method thereof | |
JP2000091152A (en) | Stacked electronic part, and its manufacture | |
JP2005317924A (en) | Stacked inductor | |
KR101408525B1 (en) | Multilayered coil elements | |
JP2006148027A (en) | Laminated inductor | |
JP2005142302A (en) | Laminated coil component and manufacturing method thereof | |
JP2004022798A (en) | Laminated impedance element and its manufacturing method | |
JP4185452B2 (en) | Multilayer electronic components | |
JP4290237B2 (en) | Manufacturing method of laminated electronic component | |
JPH08330137A (en) | Multilayer inductor | |
JP2013098350A (en) | Lamination type inductor and method of manufacturing the same | |
JP7489515B2 (en) | Ceramic-inorganic material composite and multilayer inductor | |
JP2005123450A (en) | Laminated ceramic electronic parts | |
JPH1027712A (en) | Large-current multilayer chip inductor | |
JP2000235919A (en) | Laminated common mode choke coil element | |
JP2001023823A (en) | Laminated chip inductor | |
JP2005101096A (en) | Laminated ceramic electronic component and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050523 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20060811 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Effective date: 20090929 Free format text: JAPANESE INTERMEDIATE CODE: A02 |