JP2001195382A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 フラッシュＲＯＭの領域における消去，書き
込みを含む動作を、ＲＡＭを有効利用することにより、
適切かつ高速に行えるマイクロコンピュータを得る。 【解決手段】 フラッシュＲＯＭ１１とＲＡＭ１４を内
蔵したマイクロコンピュータにおいて、フラッシュＲＯ
Ｍ１１の領域に対応する疑似動作用領域としての領域を
ＲＡＭ１４の領域に設け、フラッシュＲＯＭ１１に係る
消去，書き込みを含むフラッシュＲＯＭ１１を制御する
コマンドを、ＲＡＭ１４側でも受け付けてＲＡＭ１４上
でそれを疑似的に実行可能にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フラッシュＲＯ
Ｍを搭載したマイクロコンピュータ（以下、マイコンと
いう）に関するものである。特に、その書き換え回数が
多い用途で使用され、かつフラッシュＲＯＭのデータ保
持の信頼性を必要とする分野、加えてフラッシュＲＯＭ
書き換え中でもデータ読出しが必要なリアルタイム制御
を要求される分野において好適に用いられる。

【０００２】

【従来の技術】フラッシュＲＯＭの消去（以下、Ｅと略
す場合あり）および書き込み（以下、Ｗと略す場合あ
り）動作を含むデータ書き換えには、高い電圧ストレス
がかかり、何回も書き換えて行くとメモリ特性の劣化が
進む。そのため信頼性の立場から書き換え回数が制限さ
れることが一般的である。

【０００３】また、通常のフラッシュＲＯＭの自動書き
消し（以下、Ｅ／Ｗと略す場合あり）中は内容が読み出
せない構造になっており、一旦書き消しを開始すると、
その動作を一時中断しなければ、読み出すことが出来な
かった。それから読み出した後に、書き消しを中断した
ところから再開するようにしなければならない。この場
合、リアルタイム制御と言う点で劣り、制御用ソフトも
煩雑になる。

【０００４】しかし、現在フラッシュＲＯＭ単体製品
で、フラッシュＲＯＭの二重持ち（あるアドレス前後で
２つのフラッシュＲＯＭを分離）することで片方のフラ
ッシュＲＯＭを書き消し中に、もう片方のフラッシュＲ
ＯＭから読み出す手法をとった構成もある。この場合、
リアルタイムでの並列動作可能であるが、フラッシュＲ
ＯＭ部が二重持ちのため、余分な制御回路，デコーダ回
路が必要となり、半導体回路の面積増につながってい
た。

【０００５】

【発明が解決しようとする課題】この発明は、フラッシ
ュＲＯＭの領域における消去，書き込みを含む動作をＲ
ＡＭを有効利用することにより適切かつ高速に行えるマ
イクロコンピュータを得ようとするものである。

【０００６】この発明では、フラッシュＲＯＭの書き消
し動作をＲＡＭに全て、もしくは一部を肩代わりさせ
て、本来のフラッシュＲＯＭの書き消し回数を削減す
る。また、ＲＡＭに疑似的なフラッシュ書き消し機能を
付加し、ＲＡＭを書き換えることで、フラッシュＲＯＭ
の内容を読み出すことも可能となる。ＲＡＭを搭載しな
いフラッシュＲＯＭ単体製品と違い、現在のマイコンに
おいてはフラッシュＲＯＭ及びＲＡＭを搭載している製
品が、一般的になってきており、比較的容易に要件が整
いやすい。この搭載されているＲＡＭに上記のような機
能を追加することで、フラッシュＲＯＭの疑似的な二重
持ちを完成させる。

【０００７】

【課題を解決するための手段】第１の発明に係るマイク
ロコンピュータでは、フラッシュＲＯＭとＲＡＭを内蔵
したマイクロコンピュータにおいて、前記フラッシュＲ
ＯＭの領域に対応する疑似動作用領域としての領域を前
記ＲＡＭの全領域に設け、前記フラッシュＲＯＭに係る
消去，書き込みを含むフラッシュＲＯＭを制御するコマ
ンドを、前記ＲＡＭ側でも受け付けてＲＡＭ上でそれを
疑似的に実行可能にしたものである。

【０００８】第２の発明に係るマイクロコンピュータで
は、フラッシュＲＯＭとＲＡＭを内蔵したマイクロコン
ピュータにおいて、前記フラッシュＲＯＭの領域に対応
する疑似動作用領域としての領域とＲＡＭでの通常動作
を行う領域とを前記ＲＡＭに分割して設け、前記フラッ
シュＲＯＭに係る消去，書き込みを含むフラッシュＲＯ
Ｍを制御するコマンドを、前記ＲＡＭ側でも受け付けて
前記ＲＡＭの疑似動作用領域でそれを疑似的に実行可能
にしたものである。

【０００９】第３の発明に係るマイクロコンピュータで
は、フラッシュＲＯＭに対する動作とＲＡＭでの疑似動
作を切り換える切換手段を設けたものである。

【００１０】第４の発明に係るマイクロコンピュータで
は、フラッシュＲＯＭの領域とＲＡＭの疑似動作用領域
とに異なるアドレスを設定し、アクセス動作を行うアド
レスによりフラッシュＲＯＭに対する動作とＲＡＭでの
疑似動作とを切り分けるようにしたものである。

【００１１】第５の発明に係るマイクロコンピュータで
は、第３の発明において、切換手段をレジスタにより構
成したものである。

【００１２】第６の発明に係るマイクロコンピュータで
は、ＲＡＭでの通常動作とフラッシュＲＯＭ疑似動作を
切り換える切換手段を設けたものである。

【００１３】第７の発明に係るマイクロコンピュータで
は、ＲＡＭにおけるアドレス空間においてＲＡＭの通常
動作を行うアドレスとＲＡＭでの疑似動作を行うための
アドレスとに異なるアドレスを設定し、アクセス動作を
行うアドレスによりＲＡＭの通常動作とＲＡＭでの疑似
動作とを切り分けるようにしたものである。

【００１４】第８の発明に係るマイクロコンピュータで
は、第６の発明において、切換手段をレジスタにより構
成したものである。

【００１５】第９の発明に係るマイクロコンピュータで
は、システムの立ち下がりを受けて、疑似動作でＲＡＭ
上に書き込まれたデータを、本来のフラッシュＲＯＭ側
へ書き移すようにしたものである。

【００１６】第１０の発明に係るマイクロコンピュータ
では、フラッシュＲＯＭの書き換えが発生すると、ＲＡ
ＭでのフラッシュＲＯＭ疑似動作が自動的に始まり、フ
ラッシュＲＯＭ側はリード状態へと遷移するようにした
ものである。

【００１７】第１１の発明に係るマイクロコンピュータ
では、フラッシュＲＯＭの消去，書き込み動作が必要な
場合、フラッシュＲＯＭに対してか、疑似動作を行うＲ
ＡＭにかを任意に選択出来る選択手段を設けたものであ
る。

【００１８】第１２の発明に係るマイクロコンピュータ
では、決められたタイミングで、フラッシュＲＯＭの消
去，書き込み動作を行うかＲＡＭでの疑似動作を行うか
が決定されるようにしたものである。

【００１９】

【発明の実施の形態】実施の形態１．この発明による実
施の形態１を、図１ないし図３について説明する。図１
は、実施の形態１における構成を示すブロック図であ
る。図２は、実施の形態１におけるアドレス空間を示す
説明図である。図３は、実施の形態１におけるステータ
スレジスタの状態を示す説明図である。

【００２０】図において、１はフラッシュＲＯＭ／ＲＡ
Ｍ内蔵マイコン、２は入出力Ｉ／Ｏ、３はＣＰＵ、４は
周辺回路、５はＲＡＭモジュールである。６はフラッシ
ュＲＯＭモジュール、７はアドレスバス、８はデータバ
ス、９はシステムバス、１０はフラッシュＩ／Ｆ、１１
はフラッシュＲＯＭ、１２はＣＰＵ＿Ｅ／Ｗ制御部であ
る。１３はＲＡＭ＿Ｉ／Ｆ、１４はトランジスタ、１５
はコマンド解析・実行部、１６はステータスレジスタで
ある。

【００２１】フラッシュＲＯＭ／ＲＡＭ内蔵マイコン１
は、入出力Ｉ／Ｏ：２，ＣＰＵ：３，周辺回路４，ＲＡ
Ｍモジュール５，フラッシュＲＯＭモジュール６からな
り、各モジュール間はアドレスバス７，データバス８，
システムバス９が接続されデータの授受を行っている。
フラッシュＲＯＭモジュール６は、フラッシュＩ／Ｆ：
１０とフラッシュＲＯＭ：１１からなり、フラッシュＲ
ＯＭ：１１のＣＰＵ：３による書き換え受付，タイミン
グ制御はＣＰＵ＿Ｅ／Ｗ制御部１２が司る。

【００２２】フラッシュＲＯＭ：１１は、自動消去，自
動書き込みなどのコマンドを入力することで、データの
書き換えが可能である。ＲＡＭモジュール５はＲＡＭ＿
Ｉ／Ｆ：１３およびＲＡＭ：１４からなり、更にＲＡＭ
＿Ｉ／Ｆ：１３内にはコマンド解析・実行部１５とステ
ータスレジスタ１６が配置されている。ＲＡＭ＿Ｉ／
Ｆ：１３は主にバス系トランジスタの入出力を司る制御
・タイミング発生を行う。その中にあるコマンド解析・
実行部１５はフラッシュの内部動作に関わるコマンド、
例えば自動消去、自動書き込みなどのコマンドを認識し
て、それを疑似的にＲＡＭ：１４に実行させる制御を行
う。

【００２３】実施の形態１では、図２のようなアドレス
空間を持ち、ＲＡＭ領域全体を疑似フラッシュＥ／Ｗ用
とした構成になっている。００００Ｈ‐１ＦＦＦＦＨ領
域は全くフラッシュＲＯＭの書き消しを行うのと等し
く、ＲＡＭ上で疑似的に実行が可能となっている。

【００２４】具体的な動作について述べると、例えばア
ドレス００Ｈに５５Ｈというデータを書きこむ場合を考
える。まず、以前に書かれているデータを消去する必要
があるため、アドレス００Ｈでデータ２０Ｈを入力する
（自動ブッロック消去コマンド：２０Ｈ）。すると、コ
マンド解析・実行部１５は自動消去と判断して、ＲＡＭ
領域をすべて初期状態のＦＦＨに書き込むシーケンス制
御を発行して実行に移る（本当に上記実行を行う方式で
もいいし、ＲＡＭはオーバーライト可能なため、次に書
き込みコマンドが発行されるまでブロック内の読出しは
単にＦＦＨを出力する機能を設けるだけでも良い。この
読み出し時ＦＦＨを出力する機能はブランクかどうかの
判定プログラムがある場合を考慮してあえて付加す
る）。フラッシュＲＯＭ側はアドレス００Ｈを含むブロ
ック消去のため領域が異なると判断してＣＰＵ＿Ｅ／Ｗ
制御部１２側で何も動作しない構成をとる。

【００２５】疑似フラッシュＥ／Ｗシーケンス実行中、
ＲＡＭ＿Ｉ／Ｆ：１３上のステータスレジスタ１６はＢ
ＵＳＹ状態（ＢＩＴ０＝１）となり、Ｅ／Ｗ動作中を知
らせる。レジスタ１６を読み出したときは、データバス
に現在のそのステータスを出力する。疑似フラッシュＥ
／Ｗシーケンスが完了したところで、ステータスレジス
タ１６のステータスをＲＥＡＤＹ（ＢＩＴ＝０）に戻し
て、コマンド受付状態に遷移する。

【００２６】次に、自動書き込みコマンド発行を行うた
め、アドレス００Ｈでデータ４０Ｈを入力する（自動書
き込みコマンド：４０Ｈ）。その後、続けてアドレス０
０Ｈでデータ５５Ｈを入力する。すると、コマンド解析
部１５は自動書き込みと判断して、アドレス００Ｈに５
５Ｈのデータを書き込む制御を行う。このときも消去の
時と同様、ステータスレジスタ１６のステータスの状態
は遷移していく。また、ＲＡＭ：１４側でのコマンド受
付は疑似フラッシュＥ／Ｗ用アドレス（０００００Ｈ‐
１ＦＦＦＦＨ）のみとし、通常のＲＡＭアドレス（８０
００００Ｈ‐８１ＦＦＦＦＨ）では本来ＲＡＭの持つリ
ード・ライトアクセスが可能な構成を持つ。

【００２７】このような構成をとることで、フラッシュ
ＲＯＭ：１１の代わりに高速に書き換え可能なＲＡＭ：
１４を使用することができる。当然、疑似フラッシュＥ
／Ｗ中はフラッシュＲＯＭ：１１に対する読み出しアク
セスはフリーのため、リアルタイム制御が可能である。
ただ、ＲＡＭ：１４にライトしている以上、システム電
源を切ればデータは当然消えてしまうが、ここで仮にＲ
ＡＭホールド機能（システム終了でもＲＡＭ電源のみ低
電圧がかかりＲＡＭデータを保持する機能）があれば、
データは次回システム立ち上げ時でもＲＡＭ：１４上に
存在しており、フラッシュＲＯＭと同じ効果が得られ
る。同じく、初回電源立ち上げ時のようなイニシャル状
態ではＲＡＭは何もプログラムなどは置けないので、一
旦動作してから書き込むことになるが、使用者の動作や
癖を覚えて制御に反映するようなデータ蓄積型や、進化
型システムには有効である。

【００２８】この発明による実施の形態１によれば、フ
ラッシュＲＯＭ：１１とＲＡＭ：１４を内蔵したマイク
ロコンピュータにおいて、フラッシュＲＯＭ：１１の領
域に対応する疑似動作用領域としての領域をＲＡＭ：１
４の全領域に設け、フラッシュＲＯＭ：１１に係る消
去，書き込みを含むフラッシュＲＯＭ：１１を制御する
コマンドを、ＲＡＭ：１４側でも受け付けてＲＡＭ：１
４上でそれを疑似的に実行可能にしたものであって、フ
ラッシュＲＯＭ：１１の領域とＲＡＭ：１４の疑似動作
用領域とに異なるアドレスを設定し、アクセス動作を行
うアドレスによりフラッシュＲＯＭ：１１に対する動作
とＲＡＭ：１４での疑似動作とを切り分けるようにした
ので、フラッシュＲＯＭ１１の領域における消去，書き
込みを含む動作をＲＡＭ：１４の全領域を有効利用する
ことにより適切かつ高速に行えるマイクロコンピュータ
を得ることができる。

【００２９】実施の形態２．この発明による実施の形態
２を、図４ないし図６について説明する。図４は実施の
形態２における構成を示すブロック図である。図５は実
施の形態２におけるアドレス空間を示す説明図である。
図６は実施の形態２における擬似フラッシュＥ／Ｗ制御
レジスタの状態を示す説明図である。図中、実施の形態
１と同一符号は同一または相当部分を示す。

【００３０】ここでは、図４に示すように、ＲＡＭ＿Ｉ
／Ｆ：１３に疑似フラッシュＥ／Ｗ制御レジスタ１７を
設けている。その他の構成は図１に示す実施の形態１の
ものと同様である。

【００３１】図５に示す実施の形態２のアドレス空間で
は、実施の形態１と異なり０００００Ｈ‐１ＦＦＦＦＨ
もフラッシュＲＯＭが存在しており、疑似フラッシュＥ
／Ｗ時のＲＡＭ空間と重複した構成をとっている。ただ
し、この領域に対する書き込みは図６に示す疑似フラッ
シュＥ／Ｗ制御レジスタ１７のビット０を切り替えるこ
とで選択できるようにしておく。このビットを受けてコ
マンドを疑似ＲＡＭで受けるか、フラッシュ側で受ける
かをそれぞれコマンド解析・実行部１５およびＣＰＵ＿
Ｅ／Ｗ制御部１２で判断する。すなわち、疑似フラッシ
ュＥ／Ｗ制御レジスタ１７はＲＯＭ／ＲＡＭ切換手段を
構成する。

【００３２】実施の形態１では、本来のＲＡＭと疑似フ
ラッシュＥ／Ｗ上のＲＡＭはそれぞれのアドレスを持っ
ていて、アクセスするアドレスによってその切り分けを
行っていた。この実施の形態２では、アドレスによって
切りかえるのではなく、疑似フラッシュＥ／Ｗレジスタ
１７のビット４を切り替えて使用する構成をとる。この
ビット情報は、コマンド解析・実行部１５に送られＲＡ
Ｍ：１４の使用形態を決定する。すなわち、疑似フラッ
シュＥ／Ｗ制御レジスタ１７はＲＡＭ：１４での通常動
作／疑似動作切換手段を構成する。

【００３３】このような構成をとることで、ＣＰＵでの
フラッシュ書き換えを行うプログラムを作成する場合、
実際にフラッシュで書き換えてデバックするより高速に
デバック可能になる。また、それ以外は通常ＲＡＭとし
て使用可能なので、実施の形態１のように限定されず使
用することが可能である。

【００３４】この発明による実施の形態２によれば、フ
ラッシュＲＯＭ：１１とＲＡＭ：１４を内蔵したマイク
ロコンピュータにおいて、フラッシュＲＯＭ：１１の領
域に対応する疑似動作用領域としての領域をＲＡＭ：１
４の全領域に設け、フラッシュＲＯＭ：１１に係る消
去，書き込みを含むフラッシュＲＯＭ：１１を制御する
コマンドを、ＲＡＭ：１４側でも受け付けてＲＡＭ：１
４上でそれを疑似的に実行可能にしたものであって、フ
ラッシュＲＯＭ：１１に対する動作とＲＡＭ：１４での
疑似動作を切り換えるレジスタ１７からなるＲＯＭ／Ｒ
ＡＭ切換手段を設けるとともに、ＲＡＭ：１１での通常
動作とフラッシュＲＯＭ疑似動作を切り換えるレジスタ
１７からなる通常動作／疑似動作切換手段を設けたの
で、レジスタ１７からなるＲＯＭ／ＲＡＭ切換手段およ
び通常動作／疑似動作切換手段により、フラッシュＲＯ
Ｍ：１１の領域における消去，書き込みを含む動作をＲ
ＡＭ：１４の全領域を有効利用することにより適切かつ
高速に行えるマイクロコンピュータを得ることができ
る。

【００３５】実施の形態３．この発明による実施の形態
３を、図７および図８について説明する。図７は実施の
形態３における構成を示すブロック図である。図８は実
施の形態３におけるアドレス空間を示す説明図である。
図中、実施の形態１，２と同一符号は同一または相当部
分を示す。

【００３６】実施の形態３は、実施の形態１からＲＡ
Ｍ：１４を分割してアドレスによってＲＡＭに対する領
域を変更したものである。例では、０００００Ｈ−０Ｆ
ＦＦＦＨまでが疑似フラッシュ領域で、それ以外は通常
ＲＡＭとして使用する形態をとる。

【００３７】実施の形態２と同様でフラッシュＲＯＭと
疑似フラッシュＥ／Ｗ時のＲＡＭ空間と重複している領
域は疑似フラッシュＥ／Ｗ制御レジスタのビット０で選
択する（このレジスタは実施の形態２の図６からビット
４を外したもの）。ＲＡＭ＿Ｉ／Ｆ：１３では、アドレ
スの内容によって、コマンド解析部１５で受け付けるか
どうかの判断を行う。

【００３８】この実施の形態３は、実施の形態１からＲ
ＡＭ：１４の用途領域を明確にしたもので、これもＲＡ
Ｍ：１４の限定使用を避けるための構成である。

【００３９】この発明による実施の形態３によれば、フ
ラッシュＲＯＭ：１１とＲＡＭ：１４を内蔵したマイク
ロコンピュータにおいて、フラッシュＲＯＭ：１１の領
域に対応する疑似動作用領域としての領域とＲＡＭ：１
４での通常動作を行う領域とをＲＡＭ：１４に分割して
設け、フラッシュＲＯＭ：１１に係る消去，書き込みを
含むフラッシュＲＯＭ：１１を制御するコマンドを、Ｒ
ＡＭ：１４側でも受け付けてＲＡＭ：１４の疑似動作用
領域でそれを疑似的に実行可能にしたものであって、フ
ラッシュＲＯＭ：１１に対する動作とＲＡＭ：１４での
疑似動作を切り換えるレジスタ１７からなる切換手段を
設けるとともに、ＲＡＭ：１４におけるアドレス空間に
おいてＲＡＭ：１４の通常動作を行うアドレスとＲＡ
Ｍ：１４での疑似動作を行うためのアドレスとに異なる
アドレスを設定し、アクセス動作を行うアドレスにより
ＲＡＭ：１４の通常動作とＲＡＭ：１４での疑似動作と
を切り分けるようにしたので、疑似動作用領域としての
領域と通常動作を行う領域とに分割したＲＡＭ：１４に
よって擬似動作を実行し、フラッシュＲＯＭ：１１の領
域における消去，書き込みを含む動作をＲＡＭ：１４の
領域を有効利用することにより適切かつ高速に行えるマ
イクロコンピュータを得ることができる。

【００４０】実施の形態４．この発明による実施の形態
４を、図９ないし図１１について説明する。図９は実施
の形態４における構成を示すブロック図である。図１０
は実施の形態４におけるアドレス空間を示す説明図であ
る。図１１は実施の形態４における擬似フラッシュＥ／
Ｗ制御レジスタの状態を示す説明図である。図中、実施
の形態１〜３と同一符号は同一または相当部分を示す。

【００４１】図９において、外部から、マイコンに対し
て間もなくシステムを立ち下げる意味のシステムダウン
要求１８を出されると、まず、入出力Ｉ／Ｏ：２で受け
てモード切り替え信号１９をＣＰＵ：３に送る。する
と、ＣＰＵ：３は、通常の動作モードからシステムダウ
ンモードに遷移する。このモードでは、フラッシュＲＯ
Ｍ：１１にあるブートＲＯＭ：２０から、システムダウ
ン時用のブートプログラムが実行される。

【００４２】ブートＲＯＭ：２０は図１０に示すような
アドレス空間を持ち、フラッシュＲＯＭ：１１内に存在
する。読み出しは通常フラッシュ領域と同じ経路をたど
るため、プログラムの内容は、一旦、自分自身をＲＡ
Ｍ：１４の通常ＲＡＭ領域に展開する。その後、プログ
ラムは疑似フラッシュＥ／ＷのＲＡＭの内容を本来のフ
ラッシュＲＯＭ：１１側にそのまま書き移す内容を実行
する。書き移した後に外部に対して、システムダウンを
許可する。この情報を受けて、外部ではシステム電源を
切断するフローをとる。

【００４３】また、システムダウン時に必ず一回書き込
みが発生するのを避けるため、フラッシュの書き換えが
始まると自動的に、ＲＡＭ：１４が疑似フラッシュＥ／
Ｗ可能な状態になり、フラッシュＲＯＭ：１１側はリー
ド状態へと遷移されて、ＲＡＭ：１４が疑似フラッシュ
Ｅ／Ｗにより書き換わったことを示すフラグを疑似フラ
ッシュＥ／Ｗ制御レジスタ１７のビット７にセットする
（図１１）。この情報とビット０のＡＮＤを取ったもの
で、システムダウン時のＥ／Ｗ実行可否を決定する。

【００４４】これまでの実施の形態１〜３では電源を切
断するとデータが消えてしまうが、このような構成をと
ると、通常動作中は何度ＲＡＭを書き換えてもシステム
終了後は本来のフラッシュ側にデータが納まっているの
で、データの常時保存は可能になる。また、フラッシュ
に対する書き換えがない場合、何もせずにシステム終了
するため、余分な書き換え回数が減りデータ保持の信頼
性が向上する。

【００４５】この発明による実施の形態４によれば、シ
ステムの立ち下がりを受けて、疑似動作でＲＡＭ：１４
上に書き込まれたデータを、本来のフラッシュＲＯＭ：
１１側へ書き移すようにしたので、システム終了後は本
来のフラッシュＲＯＭ：１１側にデータが納まり、デー
タの常時保存が可能となるとともに、余分な書き換え回
数が減りデータ保持の信頼性が向上する。

【００４６】また、この発明による実施の形態４によれ
ば、フラッシュＲＯＭ：１１の書き換えが発生すると、
ＲＡＭ：１４でのフラッシュＲＯＭ疑似動作が自動的に
始まり、フラッシュＲＯＭ：１１側はリード状態へと遷
移するようにしたので、フラッシュＲＯＭ：１１の領域
における消去，書き込みを含む動作をＲＡＭ：１４の領
域を有効利用することにより適切かつ高速に行え、フラ
ッシュＲＯＭ：１１側はリード状態へと遷移できるマイ
クロコンピュータを得ることができる。

【００４７】実施の形態５．この発明による実施の形態
５を、図１１ないし図１３について説明する。図１１は
実施の形態５における構成を示すブロック図である。図
１２は実施の形態５におけるアドレス空間を示す説明図
である。図１３は実施の形態５における擬似フラッシュ
Ｅ／Ｗ制御レジスタの状態を示す説明図である。図中、
実施の形態１〜４と同一符号は同一または相当部分を示
す。

【００４８】図１１において、ＲＡＭ＿Ｉ／Ｆ：１３内
には、書き換え回数制御レジスタ２１と、疑似フラッシ
ュＥ／Ｗ上動作のＲＡＭ：１４に何回書き換えしたかを
カウントするカウンタ２２が存在する。書き換え回数制
御レジスタ２１は、任意に本来のフラッシュＲＯＭ：１
１に書くタイミングを設定できるリロードレジスタで、
例えば１０回と設定すると、初回９回は疑似フラッシュ
Ｅ／Ｗ時のＲＡＭ：１４に対して書き消しを実行し、残
り１回はフラッシュＲＯＭ：１１側の書き消しを行うよ
うな構成をとる。カウンタ２２がオーバーフローすると
再度書き換え、回数制御レジスタ２１の値がカウンタ２
２にリロードされて、同じ処理を繰り返していく。この
実施の形態５は、システムの電源があまり立ち下がらず
にフラッシュのＥ／Ｗ回数が多くなる場合等に有効であ
る。

【００４９】この発明による実施の形態５によれば、フ
ラッシュＲＯＭの消去，書き込み動作が必要な場合、フ
ラッシュＲＯＭ：１１に対してか、疑似動作を行うＲＡ
Ｍ：１４にかを任意に選択出来るリロードレジスタとし
ての制御レジスタ１７からなる選択手段を設けたので、
フラッシュＲＯＭ：１１の書き換え回数を適切に減少で
きるマイクロコンピュータを得ることができる。

【００５０】また、この発明による実施の形態５によれ
ば、決められたタイミングで、フラッシュＲＯＭ１１の
消去，書き込み動作を行うかＲＡＭ：１４での疑似動作
を行うかが決定されるようにしたので、所定のタイミン
グによる動作選択により、フラッシュＲＯＭ：１１の書
き換え回数を適切に減少できるマイクロコンピュータを
得ることができる。

【００５１】この発明による実施の形態によれば、これ
までのような構成をとることで、フラッシュＲＯＭの書
き換え回数を削減することが可能となる。前述のＲＡＭ
ホールド機能さえあれば、ほとんどフラッシュＲＯＭの
機能を満たすことができ、フラッシュＲＯＭ書き換え回
数の信頼性向上を計ることができる。また、ＲＡＭを使
って疑似的な動作をさせている間もフラッシュＲＯＭは
リード可能で、書き換え中もリアルタイム制御が可能で
ある。高速なＲＡＭの内容を書き換えるのに、コマンド
を必要とし、または必要もないが、本来のフラッシュ書
き換えの時間に比べると比較にならないほど速く処理で
き、かつ疑似的なフラッシュＥ／Ｗ上のＲＡＭとフラッ
シュＲＯＭに対するソフトが共用できる。つまり、ＲＡ
Ｍ，フラッシュＲＯＭと意識せずに書き消し可能である
ため、ソフト開発が簡略化が計れる。

【００５２】

【発明の効果】第１の発明によれば、フラッシュＲＯＭ
とＲＡＭを内蔵したマイクロコンピュータにおいて、前
記フラッシュＲＯＭの領域に対応する疑似動作用領域と
しての領域を前記ＲＡＭの全領域に設け、前記フラッシ
ュＲＯＭに係る消去，書き込みを含むフラッシュＲＯＭ
を制御するコマンドを、前記ＲＡＭ側でも受け付けてＲ
ＡＭ上でそれを疑似的に実行可能にしたので、疑似動作
用領域をＲＡＭの全領域に設けることにより、フラッシ
ュＲＯＭの領域における消去，書き込みを含む動作をＲ
ＡＭの領域を有効利用することによって適切かつ高速に
行えるマイクロコンピュータを得ることができる。

【００５３】第２の発明によれば、フラッシュＲＯＭと
ＲＡＭを内蔵したマイクロコンピュータにおいて、前記
フラッシュＲＯＭの領域に対応する疑似動作用領域とし
ての領域とＲＡＭでの通常動作を行う領域とを前記ＲＡ
Ｍに分割して設け、前記フラッシュＲＯＭに係る消去，
書き込みを含むフラッシュＲＯＭを制御するコマンド
を、前記ＲＡＭ側でも受け付けて前記ＲＡＭの疑似動作
用領域でそれを疑似的に実行可能にしたので、疑似動作
用領域とＲＡＭでの通常動作を行う領域とを分割したＲ
ＡＭにより、フラッシュＲＯＭの領域における消去，書
き込みを含む動作をＲＡＭの領域を有効利用することに
よって適切かつ高速に行えるマイクロコンピュータを得
ることができる。

【００５４】第３の発明によれば、フラッシュＲＯＭに
対する動作とＲＡＭでの疑似動作を切り換える切換手段
を設けたので、この切換手段による選択動作により、フ
ラッシュＲＯＭの領域における消去，書き込みを含む動
作をＲＡＭの領域を有効利用することによって適切かつ
高速に行えるマイクロコンピュータを得ることができ
る。

【００５５】第４の発明によれば、フラッシュＲＯＭの
領域とＲＡＭの疑似動作用領域とに異なるアドレスを設
定し、アクセス動作を行うアドレスによりフラッシュＲ
ＯＭに対する動作とＲＡＭでの疑似動作とを切り分ける
ようにしたので、アドレスによって切り分けられたフラ
ッシュＲＯＭに対する動作とＲＡＭでの疑似動作とによ
り、フラッシュＲＯＭの領域における消去，書き込みを
含む動作をＲＡＭの領域を有効利用することによって適
切かつ高速に行えるマイクロコンピュータを得ることが
できる。

【００５６】第５の発明によれば、第３の発明におい
て、切換手段をレジスタにより構成したので、レジスタ
による切換手段によるフラッシュＲＯＭに対する動作と
ＲＡＭでの疑似動作との選択により、フラッシュＲＯＭ
の領域における消去，書き込みを含む動作をＲＡＭの領
域を有効利用することによって適切かつ高速に行えるマ
イクロコンピュータを得ることができる。

【００５７】第６の発明によれば、ＲＡＭでの通常動作
とフラッシュＲＯＭ疑似動作を切り換える切換手段を設
けたので、この切換手段による選択動作により、フラッ
シュＲＯＭの領域における消去，書き込みを含む動作
を、ＲＡＭの領域を有効利用することによって、適切か
つ高速に行えるマイクロコンピュータを得ることができ
る。

【００５８】第７の発明によれば、ＲＡＭにおけるアド
レス空間においてＲＡＭの通常動作を行うアドレスとＲ
ＡＭでの疑似動作を行うためのアドレスとに異なるアド
レスを設定し、アクセス動作を行うアドレスによりＲＡ
Ｍの通常動作とＲＡＭでの疑似動作とを切り分けるよう
にしたので、アドレスによるＲＡＭの通常動作とＲＡＭ
での疑似動作との切り分けにより、フラッシュＲＯＭの
領域における消去，書き込みを含む動作をＲＡＭの領域
を有効利用することによって適切かつ高速に行えるマイ
クロコンピュータを得ることができる。

【００５９】第８の発明によれば、第６の発明におい
て、切換手段をレジスタにより構成したので、レジスタ
による切換手段によるＲＡＭでの通常動作とフラッシュ
ＲＯＭ疑似動作との選択により、フラッシュＲＯＭの領
域における消去，書き込みを含む動作をＲＡＭの領域を
有効利用することによって適切かつ高速に行えるマイク
ロコンピュータを得ることができる。

【００６０】第９の発明によれば、システムの立ち下が
りを受けて、疑似動作でＲＡＭ上に書き込まれたデータ
を、本来のフラッシュＲＯＭ側へ書き移すようにしたの
で、システム終了後は本来のフラッシュＲＯＭ側にデー
タが納まり、データの常時保存が可能となるとともに、
余分な書き換え回数が減りデータ保持の信頼性が向上す
る。

【００６１】第１０の発明によれば、フラッシュＲＯＭ
の書き換えが発生すると、ＲＡＭでのフラッシュＲＯＭ
疑似動作が自動的に始まり、フラッシュＲＯＭ側はリー
ド状態へと遷移するようにしたので、フラッシュＲＯＭ
の領域における消去，書き込みを含む動作をＲＡＭの領
域を有効利用することにより適切かつ高速に行え、フラ
ッシュＲＯＭ側はリード状態へと遷移できるマイクロコ
ンピュータを得ることができる。

【００６２】第１１の発明によれば、フラッシュＲＯＭ
の消去，書き込み動作が必要な場合、フラッシュＲＯＭ
に対してか、疑似動作を行うＲＡＭにかを任意に選択出
来る選択手段を設けたので、フラッシュＲＯＭの書き換
え回数を適切に減少できるマイクロコンピュータを得る
ことができる。

【００６３】第１２の発明によれば、決められたタイミ
ングで、フラッシュＲＯＭの消去，書き込み動作を行う
かＲＡＭでの疑似動作を行うかが決定されるようにした
ので、所定のタイミングによる動作選択により、フラッ
シュＲＯＭの書き換え回数を適切に減少できるマイクロ
コンピュータを得ることができる。

【図面の簡単な説明】

【図１】 この発明による実施の形態１における構成を
示すブロック図である。

【図２】 この発明による実施の形態１におけるアドレ
ス空間を示す説明図である。

【図３】 この発明による実施の形態１における疑似フ
ラッシュＥ／Ｗ時のステータスレジスタの状態を示す説
明図である。

【図４】 この発明による実施の形態２における構成を
示すブロック図である。

【図５】 この発明による実施の形態２におけるアドレ
ス空間を示す説明図である。

【図６】 この発明による実施の形態２における疑似フ
ラッシュＥ／Ｗ制御レジスタの状態を示す説明図であ
る。

【図７】 この発明による実施の形態３における構成を
示すブロック図である。

【図８】 この発明による実施の形態３におけるアドレ
ス空間を示す説明図である。

【図９】 この発明による実施の形態４における構成を
示すブロック図である。

【図１０】 この発明による実施の形態４におけるアド
レス空間を示す説明図である。

【図１１】 この発明による実施の形態４における疑似
フラッシュＥ／Ｗ制御レジスタの状態を示す説明図であ
る。

【図１２】 この発明による実施の形態５における構成
を示すブロック図である。

【図１３】 この発明による実施の形態５における書き
換え回数制御レジスタの状態を示す説明図である。

【符号の説明】

１ フラッシュＲＯＭ／ＲＡＭ内蔵マイコン、２ 入出
力Ｉ／Ｏ、３ ＣＰＵ、４ 周辺回路、５ ＲＡＭモジ
ュール、６ フラッシュＲＯＭモジュール、７アドレス
バス、８ データバス、９ システムバス、１０ フラ
ッシュＩ／Ｆ、１１ フラッシュＲＯＭ、１２ ＣＰＵ
＿Ｅ／Ｗ制御部、１３ ＲＡＭ＿Ｉ／Ｆ、１４ ＲＡ
Ｍ、１５ コマンド解析・実行部、１６ ステータスレ
ジスタ、１７ 疑似フラッシュＥ／Ｗ制御レジスタ、１
８ システムダウン情報、１９モード切り替え信号、２
０ ブートＲＯＭ、２１ 書き換え回数制御レジスタ、
２２ カウンタ。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 フラッシュＲＯＭとＲＡＭを内蔵したマ
   イクロコンピュータにおいて、前記フラッシュＲＯＭの
   領域に対応する疑似動作用領域としての領域を前記ＲＡ
   Ｍの全領域に設け、前記フラッシュＲＯＭに係る消去，
   書き込みを含むフラッシュＲＯＭを制御するコマンド
   を、前記ＲＡＭ側でも受け付けてＲＡＭ上でそれを疑似
   的に実行可能にしたことを特徴とするマイクロコンピュ
   ータ。
2. 【請求項２】 フラッシュＲＯＭとＲＡＭを内蔵したマ
   イクロコンピュータにおいて、前記フラッシュＲＯＭの
   領域に対応する疑似動作用領域としての領域とＲＡＭで
   の通常動作を行う領域とを前記ＲＡＭに分割して設け、
   前記フラッシュＲＯＭに係る消去，書き込みを含むフラ
   ッシュＲＯＭを制御するコマンドを、前記ＲＡＭ側でも
   受け付けて前記ＲＡＭの疑似動作用領域でそれを疑似的
   に実行可能にしたことを特徴とするマイクロコンピュー
   タ。
3. 【請求項３】 フラッシュＲＯＭに対する動作とＲＡＭ
   での疑似動作を切り換える切換手段を設けたことを特徴
   とする請求項１または請求項２に記載のマイクロコンピ
   ュータ。
4. 【請求項４】 フラッシュＲＯＭの領域とＲＡＭの疑似
   動作用領域とに異なるアドレスを設定し、アクセス動作
   を行うアドレスによりフラッシュＲＯＭに対する動作と
   ＲＡＭでの疑似動作とを切り分けるようにしたことを特
   徴とする請求項１または請求項２に記載のマイクロコン
   ピュータ。
5. 【請求項５】 切換手段をレジスタにより構成したこと
   を特徴とする請求項３に記載のマイクロコンピュータ。
6. 【請求項６】 ＲＡＭでの通常動作とフラッシュＲＯＭ
   疑似動作を切り換える切換手段を設けたことを特徴とす
   る請求項１または請求項２に記載のマイクロコンピュー
   タ。
7. 【請求項７】 ＲＡＭにおけるアドレス空間においてＲ
   ＡＭの通常動作を行うアドレスとＲＡＭでの疑似動作を
   行うためのアドレスとに異なるアドレスを設定し、アク
   セス動作を行うアドレスによりＲＡＭの通常動作とＲＡ
   Ｍでの疑似動作とを切り分けるようにしたことを特徴と
   する請求項１または請求項２に記載のマイクロコンピュ
   ータ。
8. 【請求項８】 切換手段をレジスタにより構成したこと
   を特徴とする請求項６に記載のマイクロコンピュータ。
9. 【請求項９】 システムの立ち下がりを受けて、疑似動
   作でＲＡＭ上に書き込まれたデータを、本来のフラッシ
   ュＲＯＭ側へ書き移すようにしたことを特徴とする請求
   項１または請求項２に記載のマイクロコンピュータ。
10. 【請求項１０】 フラッシュＲＯＭの書き換えが発生す
    ると、ＲＡＭでのフラッシュＲＯＭ疑似動作が自動的に
    始まり、フラッシュＲＯＭ側はリード状態へと遷移する
    ようにしたことを特徴とするマイクロコンピュータ。
11. 【請求項１１】 フラッシュＲＯＭの消去，書き込み動
    作が必要な場合、フラッシュＲＯＭに対してか、疑似動
    作を行うＲＡＭにかを任意に選択出来る選択手段を設け
    たことを特徴とする請求項１または請求項２に記載のマ
    イクロコンピュータ。
12. 【請求項１２】 決められたタイミングで、フラッシュ
    ＲＯＭの消去，書き込み動作を行うかＲＡＭでの疑似動
    作を行うかが決定されるようにしたことを特徴とする請
    求項１または請求項２に記載のマイクロコンピュータ。