JP2001188510A - プラズマ表示パネルの駆動方法 - Google Patents
プラズマ表示パネルの駆動方法Info
- Publication number
- JP2001188510A JP2001188510A JP2000368357A JP2000368357A JP2001188510A JP 2001188510 A JP2001188510 A JP 2001188510A JP 2000368357 A JP2000368357 A JP 2000368357A JP 2000368357 A JP2000368357 A JP 2000368357A JP 2001188510 A JP2001188510 A JP 2001188510A
- Authority
- JP
- Japan
- Prior art keywords
- display
- panel
- address
- period
- electrode lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 電源回路の容量負担、ノイズ及び電磁障害波
の影響を減らすことができるプラズマ表示パネルの駆動
方法を提供する。 【解決手段】 アドレス電極ラインがその中心にて断絶
され第１パネル及び第２パネルとして分割駆動されるプ
ラズマ表示パネルについて、最小駆動周期が表示放電周
期、リセット周期及びアドレス周期を含み、アドレス周
期にて少なくともある一つのＹ電極ラインに走査パルス
が印加されると同時に相応する表示データ信号が各アド
レス電極ラインに印加されることにより表示される画素
に壁電荷が形成され、表示放電周期にてＸ及びＹ電極ラ
インに表示放電用パルスが交互に印加されることにより
壁電荷が形成された画素で表示放電が起こり、リセット
周期で以前のサブフィールドから残っている壁電荷を除
去しつつ空間電荷を形成させるためのリセットパルスが
相応するＹ電極ラインに印加される駆動方法において、
上記第１パネルに表示放電周期及びリセット周期が適用
される間Ｔ２２、Ｔ３ ２、Ｔ４２、Ｔ５２に、上記第２
パネルにアドレス周期が適用されるものとする。
の影響を減らすことができるプラズマ表示パネルの駆動
方法を提供する。 【解決手段】 アドレス電極ラインがその中心にて断絶
され第１パネル及び第２パネルとして分割駆動されるプ
ラズマ表示パネルについて、最小駆動周期が表示放電周
期、リセット周期及びアドレス周期を含み、アドレス周
期にて少なくともある一つのＹ電極ラインに走査パルス
が印加されると同時に相応する表示データ信号が各アド
レス電極ラインに印加されることにより表示される画素
に壁電荷が形成され、表示放電周期にてＸ及びＹ電極ラ
インに表示放電用パルスが交互に印加されることにより
壁電荷が形成された画素で表示放電が起こり、リセット
周期で以前のサブフィールドから残っている壁電荷を除
去しつつ空間電荷を形成させるためのリセットパルスが
相応するＹ電極ラインに印加される駆動方法において、
上記第１パネルに表示放電周期及びリセット周期が適用
される間Ｔ２２、Ｔ３ ２、Ｔ４２、Ｔ５２に、上記第２
パネルにアドレス周期が適用されるものとする。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマ表示パネ
ルの駆動方法に係り、より詳細には分割駆動型プラズマ
表示パネルの駆動方法に関する。
ルの駆動方法に係り、より詳細には分割駆動型プラズマ
表示パネルの駆動方法に関する。
【０００２】
【従来の技術】図２は一般的な３電極面放電方式のプラ
ズマ表示パネルの構造を示す。図３は図２のプラズマ表
示パネルの電極ラインパターンを示す。図４は図２のパ
ネルの一表示セルの例を示す。図面を参照すれば、一般
的な面放電プラズマ表示パネル１の前面及び背面ガラス
基板１０、１３の間には、アドレス電極ラインＡ１、Ａ
２、．．．、Ａｍ−１、Ａｍ、誘電体層１１、１５、Ｙ
電極ラインＹ１、．．．、Ｙｎ、Ｘ電極ライン
Ｘ１、．．．、Ｘｎ、蛍光体１６、隔壁１７及び保護層
としての一酸化マグネシウム（ＭｇＯ）層１２が設けら
れている。
ズマ表示パネルの構造を示す。図３は図２のプラズマ表
示パネルの電極ラインパターンを示す。図４は図２のパ
ネルの一表示セルの例を示す。図面を参照すれば、一般
的な面放電プラズマ表示パネル１の前面及び背面ガラス
基板１０、１３の間には、アドレス電極ラインＡ１、Ａ
２、．．．、Ａｍ−１、Ａｍ、誘電体層１１、１５、Ｙ
電極ラインＹ１、．．．、Ｙｎ、Ｘ電極ライン
Ｘ１、．．．、Ｘｎ、蛍光体１６、隔壁１７及び保護層
としての一酸化マグネシウム（ＭｇＯ）層１２が設けら
れている。
【０００３】アドレス電極ラインＡ１、Ａ２、．．．、
Ａｍ−１、Ａｍは背面ガラス基板１３の表面に一定のパ
ターンに形成される。下部誘電体層１５はアドレス電極
ラインＡ１、Ａ２、．．．、Ａｍ−１、Ａｍの前面に全
面塗布される。下部誘電体層１５の前面には隔壁１７が
アドレス電極ラインＡ１、Ａ２、．．．、Ａｍ−１、Ａ
ｍと並んだ方向に形成される。この隔壁１７は各表示セ
ルの放電領域を区画し、各表示セル間の光学的干渉を防
止する機能を果たす。蛍光体１６は隔壁１７の間に塗布
される。
Ａｍ−１、Ａｍは背面ガラス基板１３の表面に一定のパ
ターンに形成される。下部誘電体層１５はアドレス電極
ラインＡ１、Ａ２、．．．、Ａｍ−１、Ａｍの前面に全
面塗布される。下部誘電体層１５の前面には隔壁１７が
アドレス電極ラインＡ１、Ａ２、．．．、Ａｍ−１、Ａ
ｍと並んだ方向に形成される。この隔壁１７は各表示セ
ルの放電領域を区画し、各表示セル間の光学的干渉を防
止する機能を果たす。蛍光体１６は隔壁１７の間に塗布
される。
【０００４】Ｘ電極ラインＸ１、．．．、ＸｎとＹ電極
ラインＹ１、．．．、Ｙｎは、アドレス電極ライン
Ａ１、．．．、Ａｍと直交するよう前面ガラス基板１０
の裏面に一定のパターンに形成される。各交差点は相応
する表示セルを設定する。各Ｘ電極ライン
Ｘ１、．．．、Ｘｎと各Ｙ電極ラインＹ１、．．．、Ｙ
ｎは、透明な導電性材質のＩＴＯ電極ライン（図４のＸ
ｎａ、Ｙｎａ）と金属材質のバス電極ライン（図４のＸ
ｎｂ、Ｙｎｂ）が結合し形成される。上部誘電体層１１
はＸ電極ラインＸ１、．．．、ＸｎとＹ電極ライン
Ｙ１、．．．、Ｙｎの裏面に全面塗布され形成される。
強い電界からパネル１を保護するためのＭｇＯ層１２は
上部誘電体層１１の裏面に全面塗布され形成される。放
電空間１４にはプラズマ形成用ガスが密封される。
ラインＹ１、．．．、Ｙｎは、アドレス電極ライン
Ａ１、．．．、Ａｍと直交するよう前面ガラス基板１０
の裏面に一定のパターンに形成される。各交差点は相応
する表示セルを設定する。各Ｘ電極ライン
Ｘ１、．．．、Ｘｎと各Ｙ電極ラインＹ１、．．．、Ｙ
ｎは、透明な導電性材質のＩＴＯ電極ライン（図４のＸ
ｎａ、Ｙｎａ）と金属材質のバス電極ライン（図４のＸ
ｎｂ、Ｙｎｂ）が結合し形成される。上部誘電体層１１
はＸ電極ラインＸ１、．．．、ＸｎとＹ電極ライン
Ｙ１、．．．、Ｙｎの裏面に全面塗布され形成される。
強い電界からパネル１を保護するためのＭｇＯ層１２は
上部誘電体層１１の裏面に全面塗布され形成される。放
電空間１４にはプラズマ形成用ガスが密封される。
【０００５】このようなプラズマ表示パネルに基本的に
適用される駆動方式は、リセット、アドレス及び表示放
電段階が単位サブフィールドにて順次に行われるように
する方式である。リセット段階では以前のサブフィール
ドでの残余壁電荷が消去され空間電荷が等しく生成され
るよう駆動する。アドレス段階では選択された表示セル
にて壁電荷が形成されるように駆動する。そして表示放
電段階ではアドレス段階にて壁電荷が形成された表示セ
ルで光が発生するように駆動する。すなわち、全てのＸ
電極ラインＸ１、．．．、Ｘｎと全てのＹ電極ラインＹ
１、．．．、Ｙ ｎに相対的に高い電圧のパルスを交互に
印加すれば、壁電荷が形成された表示セルにて面放電を
起こす。この時、ガス層にてプラズマが形成され、その
紫外線放射により蛍光体１６が励起され光が発生する。
適用される駆動方式は、リセット、アドレス及び表示放
電段階が単位サブフィールドにて順次に行われるように
する方式である。リセット段階では以前のサブフィール
ドでの残余壁電荷が消去され空間電荷が等しく生成され
るよう駆動する。アドレス段階では選択された表示セル
にて壁電荷が形成されるように駆動する。そして表示放
電段階ではアドレス段階にて壁電荷が形成された表示セ
ルで光が発生するように駆動する。すなわち、全てのＸ
電極ラインＸ１、．．．、Ｘｎと全てのＹ電極ラインＹ
１、．．．、Ｙ ｎに相対的に高い電圧のパルスを交互に
印加すれば、壁電荷が形成された表示セルにて面放電を
起こす。この時、ガス層にてプラズマが形成され、その
紫外線放射により蛍光体１６が励起され光が発生する。
【０００６】図５は一般的なプラズマ表示パネルの駆動
方法による単位表示周期、例えば、順次駆動方式での単
位フレームまたは飛越し駆動方式での単位フィールドの
構成を示す。図５に示した駆動方法を通常、アドレス表
示重畳駆動方法と呼ぶ。この駆動方法によれば、全ての
Ｘ電極ライン（図２のＸ１、．．．、Ｘｎ）と全てのＹ
電極ラインＹ１、．．．、Ｙ４８０に表示放電用パルス
が持続的に印加され、リセットまたはアドレス用パルス
が各表示放電用パルス間で印加される。すなわち、単位
サブフィールド内でリセット及びアドレス段階は個別的
Ｙラインまたはグループに対し順次に行われ、その残り
の時間中には表示放電段階が行われる。これにより、ア
ドレス表示分離駆動方法に比べ表示輝度が高まる利点が
ある。ここで、アドレス表示分離駆動方法というのは、
単位サブフィールド内でリセット及びアドレス段階があ
る１周期を占めつつ全てのＹ電極ラインＹ１、．．．、
Ｙ ４８０に対し行われた後で表示放電段階が行われる方
法をいう。
方法による単位表示周期、例えば、順次駆動方式での単
位フレームまたは飛越し駆動方式での単位フィールドの
構成を示す。図５に示した駆動方法を通常、アドレス表
示重畳駆動方法と呼ぶ。この駆動方法によれば、全ての
Ｘ電極ライン（図２のＸ１、．．．、Ｘｎ）と全てのＹ
電極ラインＹ１、．．．、Ｙ４８０に表示放電用パルス
が持続的に印加され、リセットまたはアドレス用パルス
が各表示放電用パルス間で印加される。すなわち、単位
サブフィールド内でリセット及びアドレス段階は個別的
Ｙラインまたはグループに対し順次に行われ、その残り
の時間中には表示放電段階が行われる。これにより、ア
ドレス表示分離駆動方法に比べ表示輝度が高まる利点が
ある。ここで、アドレス表示分離駆動方法というのは、
単位サブフィールド内でリセット及びアドレス段階があ
る１周期を占めつつ全てのＹ電極ラインＹ１、．．．、
Ｙ ４８０に対し行われた後で表示放電段階が行われる方
法をいう。
【０００７】図５を参照すれば、単位フレームは時分す
る階調表示のために８つのサブフィールドＳ
Ｆ１、．．．、ＳＦ８に区分される。各サブフィールド
ではリセット、アドレス及び表示放電段階が行われ、各
サブフィールドに割り当てられる時間は階調に相応する
表示放電時間により決定される。例えば、８ビット映像
データでフレーム単位で２５６階調を表示する場合に単
位フレーム（一般的に１／６０秒）が２５６単位時間で
なされるならば、最下位ビットの映像データにより駆動
される第１サブフィールドＳＦ１は１（２０）単位時
間、第２サブフィールドＳＦ ２は２（２１）単位時間、
第３サブフィールドＳＦ３は４（２２）単位時間、第４
サブフィールドＳＦ４は８（２３）単位時間、第５サブ
フィールドＳＦ５は１６（２４）単位時間、第６サブフ
ィールドＳＦ６は３２（２５）単位時間、第７サブフィ
ールドＳＦ７は６４（２６）単位時間、そして最上位ビ
ットの映像データにより駆動される第８サブフィールド
ＳＦ８は１２８（２７）単位時間を各々持つ。すなわ
ち、各サブフィールドに割り当てられた単位時間の和は
２５５単位時間であるので２５５階調表示が可能で、こ
こにいずれのサブフィールドでも表示放電されない階調
を含めば２５６階調表示が可能である。
る階調表示のために８つのサブフィールドＳ
Ｆ１、．．．、ＳＦ８に区分される。各サブフィールド
ではリセット、アドレス及び表示放電段階が行われ、各
サブフィールドに割り当てられる時間は階調に相応する
表示放電時間により決定される。例えば、８ビット映像
データでフレーム単位で２５６階調を表示する場合に単
位フレーム（一般的に１／６０秒）が２５６単位時間で
なされるならば、最下位ビットの映像データにより駆動
される第１サブフィールドＳＦ１は１（２０）単位時
間、第２サブフィールドＳＦ ２は２（２１）単位時間、
第３サブフィールドＳＦ３は４（２２）単位時間、第４
サブフィールドＳＦ４は８（２３）単位時間、第５サブ
フィールドＳＦ５は１６（２４）単位時間、第６サブフ
ィールドＳＦ６は３２（２５）単位時間、第７サブフィ
ールドＳＦ７は６４（２６）単位時間、そして最上位ビ
ットの映像データにより駆動される第８サブフィールド
ＳＦ８は１２８（２７）単位時間を各々持つ。すなわ
ち、各サブフィールドに割り当てられた単位時間の和は
２５５単位時間であるので２５５階調表示が可能で、こ
こにいずれのサブフィールドでも表示放電されない階調
を含めば２５６階調表示が可能である。
【０００８】単位サブフィールドの時間は単位フレーム
の時間と同じであるが、各単位サブフィールドは駆動さ
れるＹ電極ラインＹ１、．．．、Ｙｎを基準に互いに重
畳され単位フレームを構成する。従って、全ての時点に
て全てのサブフィールドＳＦ １、．．．、ＳＦ８が存在
するので、各アドレス段階が行われるために各表示放電
用パルス間にサブフィールドの数によるアドレス用時間
スロットが設定される。
の時間と同じであるが、各単位サブフィールドは駆動さ
れるＹ電極ラインＹ１、．．．、Ｙｎを基準に互いに重
畳され単位フレームを構成する。従って、全ての時点に
て全てのサブフィールドＳＦ １、．．．、ＳＦ８が存在
するので、各アドレス段階が行われるために各表示放電
用パルス間にサブフィールドの数によるアドレス用時間
スロットが設定される。
【０００９】図６は一般的な分割駆動型プラズマ表示パ
ネルの電極ラインパターンを示す。図６を参照すれば、
一般的な分割駆動型プラズマ表示パネルは、そのアドレ
ス電極ラインＡ１、．．．、Ａｍがその中心にて断絶さ
れ上部パネル及び下部パネルを形成する。上部パネルに
は第１のＹ電極ラインＹ１から第（ｎ／２）のＹ電極ラ
インＹ（ｎ／２）、及び第１のＸ電極ラインＸ１から第
（ｎ／２）のＸ電極ラインＸ（ｎ／２）が割り当てられ
る。下部パネルには第（ｎ／２）＋１のＹ電極ラインＹ
（ｎ／２）＋１から第ｎのＹ電極ラインＹｎ、及び第
（ｎ／２）＋１のＸ電極ラインＸ（ｎ／２）＋１から第
ｎＸ電極ラインＸｎが割り当てられる。このようにプラ
ズマ表示パネルが分割され同時に駆動されるので、アド
レッシング時間が半分に減る利点がある。
ネルの電極ラインパターンを示す。図６を参照すれば、
一般的な分割駆動型プラズマ表示パネルは、そのアドレ
ス電極ラインＡ１、．．．、Ａｍがその中心にて断絶さ
れ上部パネル及び下部パネルを形成する。上部パネルに
は第１のＹ電極ラインＹ１から第（ｎ／２）のＹ電極ラ
インＹ（ｎ／２）、及び第１のＸ電極ラインＸ１から第
（ｎ／２）のＸ電極ラインＸ（ｎ／２）が割り当てられ
る。下部パネルには第（ｎ／２）＋１のＹ電極ラインＹ
（ｎ／２）＋１から第ｎのＹ電極ラインＹｎ、及び第
（ｎ／２）＋１のＸ電極ラインＸ（ｎ／２）＋１から第
ｎＸ電極ラインＸｎが割り当てられる。このようにプラ
ズマ表示パネルが分割され同時に駆動されるので、アド
レッシング時間が半分に減る利点がある。
【００１０】図６に示した通り、分割駆動型プラズマ表
示パネルを図５のようにアドレス表示重畳駆動方法で駆
動時に、表示放電周期、リセット周期及びアドレス周期
で構成された最小駆動周期が持続的に反復されあらわれ
る駆動方法が常用化されている。この駆動方法によれ
ば、最小表示放電周期に全てのＹ及びＸ電極ラインに表
示放電用パルスが交互に一度ずつ印加され、このような
最小表示放電周期の間で最小のリセット周期及びアドレ
ス周期が適用される。すなわち、維持放電の休止期にて
最小のリセット周期及びアドレス周期が適用される。こ
こで、最小のアドレス周期には、各サブフィールドＳＦ
１、．．．、ＳＦ８の順序により少なくともある一つの
Ｙ電極ラインに走査パルスが印加されると同時に相応す
る表示データ信号が各アドレス電極ラインに印加され
る。
示パネルを図５のようにアドレス表示重畳駆動方法で駆
動時に、表示放電周期、リセット周期及びアドレス周期
で構成された最小駆動周期が持続的に反復されあらわれ
る駆動方法が常用化されている。この駆動方法によれ
ば、最小表示放電周期に全てのＹ及びＸ電極ラインに表
示放電用パルスが交互に一度ずつ印加され、このような
最小表示放電周期の間で最小のリセット周期及びアドレ
ス周期が適用される。すなわち、維持放電の休止期にて
最小のリセット周期及びアドレス周期が適用される。こ
こで、最小のアドレス周期には、各サブフィールドＳＦ
１、．．．、ＳＦ８の順序により少なくともある一つの
Ｙ電極ラインに走査パルスが印加されると同時に相応す
る表示データ信号が各アドレス電極ラインに印加され
る。
【００１１】このような駆動方法が分割駆動型プラズマ
表示パネルに適用されるにあたり、従来は、最小駆動周
期の位相が上部パネルと下部パネルに対し同一となるよ
うになっている。これにより、上部パネルと下部パネル
がいつも互いに同じモードの駆動周期を持つので、全体
的な最大瞬時電力がより一層大きくなる。例えば、最小
表示放電周期にて上部パネルと下部パネルの全ての表示
セルが発光する場合、その全体的な瞬時電力が非常に大
きくなる。このように最大瞬時電力がより一層大きくな
ることにより電源回路の容量負担、ノイズ及び電磁障害
波の影響がより一層大きくなる。
表示パネルに適用されるにあたり、従来は、最小駆動周
期の位相が上部パネルと下部パネルに対し同一となるよ
うになっている。これにより、上部パネルと下部パネル
がいつも互いに同じモードの駆動周期を持つので、全体
的な最大瞬時電力がより一層大きくなる。例えば、最小
表示放電周期にて上部パネルと下部パネルの全ての表示
セルが発光する場合、その全体的な瞬時電力が非常に大
きくなる。このように最大瞬時電力がより一層大きくな
ることにより電源回路の容量負担、ノイズ及び電磁障害
波の影響がより一層大きくなる。
【００１２】
【発明が解決しようとする課題】本発明の目的は、プラ
ズマ表示パネルの駆動方法において、電源回路の容量負
担、ノイズ及び電磁障害波の影響を減らすことができる
駆動方法を提供するところにある。
ズマ表示パネルの駆動方法において、電源回路の容量負
担、ノイズ及び電磁障害波の影響を減らすことができる
駆動方法を提供するところにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
の本発明の駆動方法は、互いに対向離隔された前面基板
と背面基板を持ち、前記基板の間にＸ及びＹ電極ライン
が互いに並んで形成され、アドレス電極ラインが前記Ｘ
及びＹ電極ラインに対し直交するように形成され、各交
差点に相応する表示セルが設定され、前記アドレス電極
ラインがその中心にて断絶され第１パネル及び第２パネ
ルとして分割駆動されるプラズマ表示パネルについて、
最小駆動周期が表示放電周期、リセット周期及びアドレ
ス周期を含み、前記アドレス周期にて少なくともある一
つのＹ電極ラインに走査パルスが印加されると同時に相
応する表示データ信号が前記各アドレス電極ラインに印
加されることにより表示される画素に壁電荷が形成さ
れ、前記表示放電周期にて前記Ｘ及びＹ電極ラインに表
示放電用パルスが交互に印加されることにより前記壁電
荷が形成された画素で表示放電が起こり、前記リセット
周期にて以前のサブフィールドから残っている壁電荷を
除去しつつ空間電荷を形成させるためのリセットパルス
が相応するＹ電極ラインに印加される駆動方法である。
ここで、前記第１パネルに前記表示放電周期及びリセッ
ト周期が適用される間に、前記第２パネルに前記アドレ
ス周期が適用される。
の本発明の駆動方法は、互いに対向離隔された前面基板
と背面基板を持ち、前記基板の間にＸ及びＹ電極ライン
が互いに並んで形成され、アドレス電極ラインが前記Ｘ
及びＹ電極ラインに対し直交するように形成され、各交
差点に相応する表示セルが設定され、前記アドレス電極
ラインがその中心にて断絶され第１パネル及び第２パネ
ルとして分割駆動されるプラズマ表示パネルについて、
最小駆動周期が表示放電周期、リセット周期及びアドレ
ス周期を含み、前記アドレス周期にて少なくともある一
つのＹ電極ラインに走査パルスが印加されると同時に相
応する表示データ信号が前記各アドレス電極ラインに印
加されることにより表示される画素に壁電荷が形成さ
れ、前記表示放電周期にて前記Ｘ及びＹ電極ラインに表
示放電用パルスが交互に印加されることにより前記壁電
荷が形成された画素で表示放電が起こり、前記リセット
周期にて以前のサブフィールドから残っている壁電荷を
除去しつつ空間電荷を形成させるためのリセットパルス
が相応するＹ電極ラインに印加される駆動方法である。
ここで、前記第１パネルに前記表示放電周期及びリセッ
ト周期が適用される間に、前記第２パネルに前記アドレ
ス周期が適用される。
【００１４】これにより、前記上部パネルと下部パネル
がいつも互いに他のモードの駆動周期を持つので、全体
的な最大瞬時電力が相対的に低くなるようになる。例え
ば、上部及び下部パネルの全ての表示セルが発光する場
合、最小表示放電周期が時間上で食い違うのでその全体
的な瞬時電力が相対的に低くなる。これにより、電源回
路の容量負担、ノイズ及び電磁障害波の影響を減らすこ
とができる。
がいつも互いに他のモードの駆動周期を持つので、全体
的な最大瞬時電力が相対的に低くなるようになる。例え
ば、上部及び下部パネルの全ての表示セルが発光する場
合、最小表示放電周期が時間上で食い違うのでその全体
的な瞬時電力が相対的に低くなる。これにより、電源回
路の容量負担、ノイズ及び電磁障害波の影響を減らすこ
とができる。
【００１５】
【発明の実施の形態】図１は本発明による駆動方法によ
る単位表示周期内の駆動信号を示す。
る単位表示周期内の駆動信号を示す。
【００１６】図１において、参照符号ＳＹ１、．．．、
ＳＹ４は第１ないし第４サブフィールド（図５のＳ
Ｆ１、．．．、ＳＦ４）の相応する上部Ｙ電極ラインに
印加される上部Ｙ電極駆動信号を、そしてＳ
Ｙ（ｎ／２）＋１、．．．、ＳＹ（ｎ／２） ＋４は各サ
ブフィールドの相応する下部Ｙ電極ラインに印加される
下部Ｙ電極駆動信号を指す。
ＳＹ４は第１ないし第４サブフィールド（図５のＳ
Ｆ１、．．．、ＳＦ４）の相応する上部Ｙ電極ラインに
印加される上部Ｙ電極駆動信号を、そしてＳ
Ｙ（ｎ／２）＋１、．．．、ＳＹ（ｎ／２） ＋４は各サ
ブフィールドの相応する下部Ｙ電極ラインに印加される
下部Ｙ電極駆動信号を指す。
【００１７】より詳細には、ＳＹ１は第１サブフィール
ドＳＦ１のある一つの上部Ｙ電極ラインに印加される駆
動信号を、ＳＹ２は第２サブフィールドＳＦ２のある一
つの上部Ｙ電極ラインに印加される駆動信号を、ＳＹ３
は第３サブフィールドＳＦ３のある一つの上部Ｙ電極ラ
インに印加される駆動信号を、ＳＹ４は第４サブフィー
ルドＳＦ４のある一つの上部Ｙ電極ラインに印加される
駆動信号を、ＳＹ（ｎ ／２）＋１は第１サブフィールド
ＳＦ１のある一つの下部Ｙ電極ラインに印加される駆動
信号を、ＳＹ（ｎ／２）＋２は第２サブフィールドＳＦ
２のある一つの下部Ｙ電極ラインに印加される駆動信号
を、ＳＹ（ｎ／２）＋３は第３サブフィールドＳＦ３の
ある一つの下部Ｙ電極ラインに印加される駆動信号を、
さらに、ＳＹ（ｎ／２）＋４は第４サブフィールドＳＦ
４のある一つの下部Ｙ電極ラインに印加される駆動信号
をそれぞれ指す。
ドＳＦ１のある一つの上部Ｙ電極ラインに印加される駆
動信号を、ＳＹ２は第２サブフィールドＳＦ２のある一
つの上部Ｙ電極ラインに印加される駆動信号を、ＳＹ３
は第３サブフィールドＳＦ３のある一つの上部Ｙ電極ラ
インに印加される駆動信号を、ＳＹ４は第４サブフィー
ルドＳＦ４のある一つの上部Ｙ電極ラインに印加される
駆動信号を、ＳＹ（ｎ ／２）＋１は第１サブフィールド
ＳＦ１のある一つの下部Ｙ電極ラインに印加される駆動
信号を、ＳＹ（ｎ／２）＋２は第２サブフィールドＳＦ
２のある一つの下部Ｙ電極ラインに印加される駆動信号
を、ＳＹ（ｎ／２）＋３は第３サブフィールドＳＦ３の
ある一つの下部Ｙ電極ラインに印加される駆動信号を、
さらに、ＳＹ（ｎ／２）＋４は第４サブフィールドＳＦ
４のある一つの下部Ｙ電極ラインに印加される駆動信号
をそれぞれ指す。
【００１８】参照符号ＳＸ１．．４は走査される上部Ｙ
電極ラインに相応する上部Ｘ電極ライングループに印加
される駆動信号を、ＳＸ（ｎ／２）＋１..４は走査され
る下部電極ラインに相応する下部Ｘ電極ライングループ
に印加される駆動信号を、Ｓ ＵＡ１．．ｍは走査される
上部Ｙ電極ラインに相応する上部表示データ信号を、Ｓ
ＬＡ１．．ｍは走査される上部Ｙ電極ラインに相応する
下部表示データ信号を、そしてＧＮＤは接地電圧を指
す。
電極ラインに相応する上部Ｘ電極ライングループに印加
される駆動信号を、ＳＸ（ｎ／２）＋１..４は走査され
る下部電極ラインに相応する下部Ｘ電極ライングループ
に印加される駆動信号を、Ｓ ＵＡ１．．ｍは走査される
上部Ｙ電極ラインに相応する上部表示データ信号を、Ｓ
ＬＡ１．．ｍは走査される上部Ｙ電極ラインに相応する
下部表示データ信号を、そしてＧＮＤは接地電圧を指
す。
【００１９】図１では紙面の関係で４つのサブフィール
ドだけに限り図示したが、８つのサブフィールドが適用
される場合にも同じ駆動方法が適用される。例えば、第
５ないし第８サブフィールド（図５のＳＦ５、．．．、
ＳＦ８）に相応する上部Ｙ電極ラインに対するアドレス
周期はＴ４２で、下部Ｙ電極ラインに対するアドレス周
期はＴ５１である。
ドだけに限り図示したが、８つのサブフィールドが適用
される場合にも同じ駆動方法が適用される。例えば、第
５ないし第８サブフィールド（図５のＳＦ５、．．．、
ＳＦ８）に相応する上部Ｙ電極ラインに対するアドレス
周期はＴ４２で、下部Ｙ電極ラインに対するアドレス周
期はＴ５１である。
【００２０】図１を参照すれば、上部パネルに最小表示
放電周期及び最小リセット周期が適用される間Ｔ１１、
Ｔ２１、Ｔ３１、Ｔ４１、Ｔ５１、Ｔ６１には下部パネ
ルに最小アドレス周期が適用される。従って、上部パネ
ルに最小アドレス周期が適用される間Ｔ１２、Ｔ２２、
Ｔ３２、Ｔ４２、Ｔ５２には下部パネルに最小表示放電
周期及び最小リセット周期が適用される。このように上
部パネルと下部パネルがいつも相異なるモードの駆動周
期を持つので、全体的な最大瞬時電力が相対的に低くな
る。例えば、上部及び下部パネルの全ての表示セルが発
光する場合、最小表示放電周期が時間上で食い違うので
その全体的な瞬時電力が相対的に低くなる。これによ
り、電源回路の容量負担、ノイズ及び電磁障害波の影響
を減らすことができる。
放電周期及び最小リセット周期が適用される間Ｔ１１、
Ｔ２１、Ｔ３１、Ｔ４１、Ｔ５１、Ｔ６１には下部パネ
ルに最小アドレス周期が適用される。従って、上部パネ
ルに最小アドレス周期が適用される間Ｔ１２、Ｔ２２、
Ｔ３２、Ｔ４２、Ｔ５２には下部パネルに最小表示放電
周期及び最小リセット周期が適用される。このように上
部パネルと下部パネルがいつも相異なるモードの駆動周
期を持つので、全体的な最大瞬時電力が相対的に低くな
る。例えば、上部及び下部パネルの全ての表示セルが発
光する場合、最小表示放電周期が時間上で食い違うので
その全体的な瞬時電力が相対的に低くなる。これによ
り、電源回路の容量負担、ノイズ及び電磁障害波の影響
を減らすことができる。
【００２１】それぞれの最小表示放電周期は、Ｘ及びＹ
電極ライン（図２のＸ１、．．．、Ｘｎ及び
Ｙ１、．．．、Ｙｎ）に表示放電用パルス２、５を交互
に印加することにより壁電荷が形成された画素で表示放
電がおきるようにするための周期である。それぞれの最
小リセット周期は、以前のサブフィールドから残ってい
る壁電荷を除去しつつ空間電荷を形成させるために連続
するアドレス周期にて走査されるＹ電極ラインにリセッ
トパルス３を印加するための周期である。それぞれの最
小アドレス周期は、４つのサブフィールドに相応するＹ
電極ラインに走査パルス６を順次に印加すると同時に、
相応する表示データ信号を各アドレス電極ラインに印加
することにより表示される画素に壁電荷を形成するため
の周期である。
電極ライン（図２のＸ１、．．．、Ｘｎ及び
Ｙ１、．．．、Ｙｎ）に表示放電用パルス２、５を交互
に印加することにより壁電荷が形成された画素で表示放
電がおきるようにするための周期である。それぞれの最
小リセット周期は、以前のサブフィールドから残ってい
る壁電荷を除去しつつ空間電荷を形成させるために連続
するアドレス周期にて走査されるＹ電極ラインにリセッ
トパルス３を印加するための周期である。それぞれの最
小アドレス周期は、４つのサブフィールドに相応するＹ
電極ラインに走査パルス６を順次に印加すると同時に、
相応する表示データ信号を各アドレス電極ラインに印加
することにより表示される画素に壁電荷を形成するため
の周期である。
【００２２】リセットパルス３が印加された後で走査パ
ルス６が印加される時までには所定の休止期間をおいて
相応する画素領域にて空間電荷が円滑に分布するように
する。図１にて、時間Ｔ１２、Ｔ２１、Ｔ２２及びＴ
３１は、第１ないし第４サブフィールドＳ
Ｆ１、．．．、ＳＦ４の上部Ｙ電極ラインに対する休止
期間であり、Ｔ２１、Ｔ２２、Ｔ３１及びＴ３２は、第
１ないし第４サブフィールドＳＦ１、．．．、ＳＦ４の
下部Ｙ電極ラインに対する休止期間である。各休止期間
に印加される表示放電用パルス５は、実際の表示放電を
起こせず相応する画素領域にて空間電荷が円滑に分布す
るようにする。しかし、休止期間の他に印加される表示
放電用パルス２は、走査パルス６及び表示データ信号Ｓ
ＵＡ１．．ｍあるいはＳ ＬＡ１．．ｍにより壁電荷が形
成された画素にて表示放電が起きるようにする。
ルス６が印加される時までには所定の休止期間をおいて
相応する画素領域にて空間電荷が円滑に分布するように
する。図１にて、時間Ｔ１２、Ｔ２１、Ｔ２２及びＴ
３１は、第１ないし第４サブフィールドＳ
Ｆ１、．．．、ＳＦ４の上部Ｙ電極ラインに対する休止
期間であり、Ｔ２１、Ｔ２２、Ｔ３１及びＴ３２は、第
１ないし第４サブフィールドＳＦ１、．．．、ＳＦ４の
下部Ｙ電極ラインに対する休止期間である。各休止期間
に印加される表示放電用パルス５は、実際の表示放電を
起こせず相応する画素領域にて空間電荷が円滑に分布す
るようにする。しかし、休止期間の他に印加される表示
放電用パルス２は、走査パルス６及び表示データ信号Ｓ
ＵＡ１．．ｍあるいはＳ ＬＡ１．．ｍにより壁電荷が形
成された画素にて表示放電が起きるようにする。
【００２３】休止期間に印加される表示放電用パルス５
の中から最終パルスとこれに連続する最初の表示放電用
パルス２との間の最小アドレス周期Ｔ３２またはＴ４１
には４回のアドレッシングが行われる。例えば、Ｔ３２
の時間には第１ないし第４サブフィールドＳ
Ｆ１、．．．、ＳＦ４の相応する上部Ｙ電極ラインに対
しアドレッシングが行われる。さらに、Ｔ４１の時間に
は第１ないし第４サブフィールドＳＦ１、．．．、ＳＦ
４の相応する下部Ｙ電極ラインに対しアドレッシングが
行われる。図５の説明時に言及した通り、全ての時点で
全てのサブフィールドＳＦ １、．．．、ＳＦ８が存在す
るので、各アドレス段階を行うために最小アドレス周期
にはサブフィールドの数によるアドレス用時間スロット
が設定される。
の中から最終パルスとこれに連続する最初の表示放電用
パルス２との間の最小アドレス周期Ｔ３２またはＴ４１
には４回のアドレッシングが行われる。例えば、Ｔ３２
の時間には第１ないし第４サブフィールドＳ
Ｆ１、．．．、ＳＦ４の相応する上部Ｙ電極ラインに対
しアドレッシングが行われる。さらに、Ｔ４１の時間に
は第１ないし第４サブフィールドＳＦ１、．．．、ＳＦ
４の相応する下部Ｙ電極ラインに対しアドレッシングが
行われる。図５の説明時に言及した通り、全ての時点で
全てのサブフィールドＳＦ １、．．．、ＳＦ８が存在す
るので、各アドレス段階を行うために最小アドレス周期
にはサブフィールドの数によるアドレス用時間スロット
が設定される。
【００２４】Ｙ電極ラインＹ１、．．．、Ｙｎに同時に
印加される表示放電用パルス２、５の終了以後にはＸ電
極ラインＸ１、．．．、Ｘｎに同時に印加される表示放
電用パルス２、５が始まる。このＸ電極ライン
Ｘ１、．．．、Ｘｎに同時に印加される表示放電用パル
ス２、５の終了以後にＹ電極ラインＹ１、．．．、Ｙｎ
に同時に印加される表示放電用パルス２、５が始まる前
までの最小アドレス周期には、走査パルス６及びこれに
相応する表示データ信号ＳＵＡ１．．ｍあるいはＳＬＡ
１．．ｍが印加される。
印加される表示放電用パルス２、５の終了以後にはＸ電
極ラインＸ１、．．．、Ｘｎに同時に印加される表示放
電用パルス２、５が始まる。このＸ電極ライン
Ｘ１、．．．、Ｘｎに同時に印加される表示放電用パル
ス２、５の終了以後にＹ電極ラインＹ１、．．．、Ｙｎ
に同時に印加される表示放電用パルス２、５が始まる前
までの最小アドレス周期には、走査パルス６及びこれに
相応する表示データ信号ＳＵＡ１．．ｍあるいはＳＬＡ
１．．ｍが印加される。
【００２５】本発明は、前記実施例に限定されず、請求
範囲にて限定された発明の思想及び範囲内で当業者によ
り変形及び改良されうる。
範囲にて限定された発明の思想及び範囲内で当業者によ
り変形及び改良されうる。
【００２６】
【発明の効果】以上説明した通り、本発明によるプラズ
マ表示パネルの駆動方法によれば、上部パネルと下部パ
ネルがいつも相異なるモードの駆動周期を持つので、全
体的な最大瞬時電力が相対的に低くなるようになる。例
えば、上部及び下部パネルの全ての表示セルが発光する
場合、最小表示放電周期が時間上で食い違うのでその全
体的な瞬時電力が相対的に低くなる。これにより、電源
回路の容量負担、ノイズ及び電磁障害波の影響を減らす
ことができる。
マ表示パネルの駆動方法によれば、上部パネルと下部パ
ネルがいつも相異なるモードの駆動周期を持つので、全
体的な最大瞬時電力が相対的に低くなるようになる。例
えば、上部及び下部パネルの全ての表示セルが発光する
場合、最小表示放電周期が時間上で食い違うのでその全
体的な瞬時電力が相対的に低くなる。これにより、電源
回路の容量負担、ノイズ及び電磁障害波の影響を減らす
ことができる。
【図１】本発明による駆動方法による単位表示周期内の
駆動信号を示す電圧波形図。
駆動信号を示す電圧波形図。
【図２】一般的な３電極面放電方式のプラズマ表示パネ
ルの構造を示す内部斜視図。
ルの構造を示す内部斜視図。
【図３】図２のプラズマ表示パネルの電極ラインパター
ン図。
ン図。
【図４】図２のパネルの一表示セルの例を示す断面図。
【図５】一般的なプラズマ表示パネルの駆動方法による
単位表示周期の構成を示すタイミング図。
単位表示周期の構成を示すタイミング図。
【図６】一般的な分割駆動型プラズマ表示パネルの電極
ラインパターン図。
ラインパターン図。
１ 面放電プラズマ表示パネル １０ 前面ガラス基板 １１ 上部誘電体層 １２ 一酸化マグネシウム層 １３ 背面ガラス基板 １４ 放電空間 １５ 下部誘電体層 １６ 蛍光体層 １７ 隔壁 Ａ１、Ａ２、．．．、Ａｍ−１、Ａｍ アドレス電極ラ
イン ＧＮＤ 接地電圧 ＳＵＡ１．．ｍ 上部表示データ信号 ＳＬＡ１．．ｍ 下部表示データ信号 Ｘ１、．．．、Ｘｎ Ｘ電極ライン Ｙ１、．．．、Ｙｎ Ｙ電極ライン
イン ＧＮＤ 接地電圧 ＳＵＡ１．．ｍ 上部表示データ信号 ＳＬＡ１．．ｍ 下部表示データ信号 Ｘ１、．．．、Ｘｎ Ｘ電極ライン Ｙ１、．．．、Ｙｎ Ｙ電極ライン
フロントページの続き (72)発明者 姜 京湖 大韓民国忠清南道牙山市湯井面銅山里山18 −１番地 三一アパート101棟1504号
Claims (1)
- 【請求項１】 対向離隔された前面基板と背面基板を持
ち、前記基板の間にＸ及びＹ電極ラインが互いに並んで
形成され、アドレス電極ラインが前記Ｘ及びＹ電極ライ
ンに対し直交するように形成され、各交差点に相応する
表示セルが設定され、前記アドレス電極ラインがその中
心にて断絶され第１パネル及び第２パネルとして分割駆
動されるプラズマ表示パネルについて、最小駆動周期が
表示放電周期、リセット周期及びアドレス周期を含み、
前記アドレス周期にて少なくともある一つのＹ電極ライ
ンに走査パルスが印加されると同時に相応する表示デー
タ信号が前記各アドレス電極ラインに印加されることに
より表示される画素に壁電荷が形成され、前記表示放電
周期にて前記Ｘ及びＹ電極ラインに表示放電用パルスが
交互に印加されることにより前記壁電荷が形成された画
素にて表示放電が起こり、前記リセット周期にて以前の
サブフィールドから残っている壁電荷を除去しつつ空間
電荷を形成させるためのリセットパルスが相応するＹ電
極ラインに印加される駆動方法において、 前記第１パネルに前記表示放電周期及びリセット周期が
適用される間に、前記第２パネルに前記アドレス周期が
適用されることを特徴とするプラズマ表示パネルの駆動
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-56558 | 1999-12-10 | ||
| KR1019990056558A KR100313116B1 (ko) | 1999-12-10 | 1999-12-10 | 플라즈마 표시 패널의 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001188510A true JP2001188510A (ja) | 2001-07-10 |
| JP4108916B2 JP4108916B2 (ja) | 2008-06-25 |
Family
ID=19624871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368357A Expired - Fee Related JP4108916B2 (ja) | 1999-12-10 | 2000-12-04 | プラズマ表示パネルの駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6587085B2 (ja) |
| JP (1) | JP4108916B2 (ja) |
| KR (1) | KR100313116B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836652B2 (en) | 2001-12-21 | 2004-12-28 | Nec Corporation | Contract system and communication method for cellular phone |
| JP2007133397A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436707B1 (ko) * | 2001-09-26 | 2004-06-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법 |
| KR101022116B1 (ko) * | 2004-03-05 | 2011-03-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519520A (en) * | 1992-02-24 | 1996-05-21 | Photonics Systems, Inc. | AC plasma address liquid crystal display |
| CN100382224C (zh) * | 1996-12-16 | 2008-04-16 | 松下电器产业株式会社 | 气体放电屏及其制造方法 |
| JP3596846B2 (ja) * | 1997-07-22 | 2004-12-02 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3429438B2 (ja) * | 1997-08-22 | 2003-07-22 | 富士通株式会社 | Ａｃ型ｐｄｐの駆動方法 |
| JP3156659B2 (ja) * | 1998-01-09 | 2001-04-16 | 日本電気株式会社 | プラズマディスプレイパネル及びその駆動方法 |
-
1999
- 1999-12-10 KR KR1019990056558A patent/KR100313116B1/ko not_active IP Right Cessation
-
2000
- 2000-12-04 US US09/727,468 patent/US6587085B2/en not_active Expired - Fee Related
- 2000-12-04 JP JP2000368357A patent/JP4108916B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836652B2 (en) | 2001-12-21 | 2004-12-28 | Nec Corporation | Contract system and communication method for cellular phone |
| JP2007133397A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010055358A (ko) | 2001-07-04 |
| US20010024180A1 (en) | 2001-09-27 |
| KR100313116B1 (ko) | 2001-11-07 |
| US6587085B2 (en) | 2003-07-01 |
| JP4108916B2 (ja) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337882B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| JP4418127B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6353423B1 (en) | Method for driving plasma display panel | |
| KR100581899B1 (ko) | 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 | |
| KR100313113B1 (ko) | 플라즈마 표시 패널의 구동 방법 | |
| JP4108916B2 (ja) | プラズマ表示パネルの駆動方法 | |
| JPH08160912A (ja) | プラズマディスプレイの輝度補償方法及びプラズマディスプレイ装置 | |
| KR100313114B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100346381B1 (ko) | 플라즈마 표시 패널의 구동방법 및 장치 | |
| KR100313112B1 (ko) | 플라즈마 표시 패널의 구동 방법 | |
| JP2002132211A (ja) | プラズマ表示パネルの駆動方法 | |
| KR100313115B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100310689B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100313111B1 (ko) | 플라즈마 표시 패널의 구동 방법 | |
| JP2003029701A (ja) | プラズマディスプレイ装置 | |
| KR100509592B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100322090B1 (ko) | 플라즈마 표시 패널의 분할 구동 장치 | |
| JP2001175224A (ja) | プラズマ表示パネルの駆動方法 | |
| JP2003330406A (ja) | プラズマディスプレイ装置 | |
| KR20010046094A (ko) | 플라즈마 표시 패널의 구동 방법 | |
| KR20010077730A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR20050123406A (ko) | 보조 리셋 펄스가 인가되는 플라즈마 디스플레이 패널의구동 방법 | |
| KR20060046860A (ko) | Ｘ 구동부를 사용하지 않는 플라즈마 디스플레이 패널의구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |