JP2001176927A - 半導体装置及びそれを用いた電子装置 - Google Patents
半導体装置及びそれを用いた電子装置Info
- Publication number
- JP2001176927A JP2001176927A JP36036099A JP36036099A JP2001176927A JP 2001176927 A JP2001176927 A JP 2001176927A JP 36036099 A JP36036099 A JP 36036099A JP 36036099 A JP36036099 A JP 36036099A JP 2001176927 A JP2001176927 A JP 2001176927A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- chip
- brazing material
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】チップ部品特にICチップ基体をろう材バンプに
より樹脂材料からなる載置部材に固着する際の過剰な界
面反応を抑制し、製造時あるいは運転時の熱的及び機械
的変化によるろう付け部の破損を防止し、製造歩留りや
信頼性の高い半導体装置とこれを用いた電子装置を提供
すること。 【解決手段】半導体装置は、半導体基体が表面に導体配
線を設けた樹脂材料からなる載置部材上に、Snからなる
ろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,Zn,AuそしてInの群
から選択された2種以上の物質からなるろう材で構成さ
れたバンプにより固着され、該半導体基体、該バンプ及
び該載置部材が熱硬化樹脂でモールドされている。
より樹脂材料からなる載置部材に固着する際の過剰な界
面反応を抑制し、製造時あるいは運転時の熱的及び機械
的変化によるろう付け部の破損を防止し、製造歩留りや
信頼性の高い半導体装置とこれを用いた電子装置を提供
すること。 【解決手段】半導体装置は、半導体基体が表面に導体配
線を設けた樹脂材料からなる載置部材上に、Snからなる
ろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,Zn,AuそしてInの群
から選択された2種以上の物質からなるろう材で構成さ
れたバンプにより固着され、該半導体基体、該バンプ及
び該載置部材が熱硬化樹脂でモールドされている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基体を樹脂
載置部材上にSnを主成分とするろう材バンプにより固着
し、この固着体を熱硬化樹脂でモールドした構造の半導
体装置及びこれを用いた電子装置に関する。
載置部材上にSnを主成分とするろう材バンプにより固着
し、この固着体を熱硬化樹脂でモールドした構造の半導
体装置及びこれを用いた電子装置に関する。
【０００２】
【従来の技術】ハイブリッドICを構成する抵抗、コンデ
ンサ、封止型半導体素子、フリップフロップチップ等の
チップ部品は、例えば厚膜配線を設けたアルミナ基板の
ような載置部材上に、融点の比較的低いろう材により接
着される。例えば、第１先行技術例としての特開平10−
166178号公報には、配線パターンを設けたプリント基板
とこれに接続される電子部品からなる電子機器であっ
て、プリント基板と電子部品とを10〜25wt％のBi、1.5
〜3wt％のAg、残りがSn及び不可避的不純物で構成され
るはんだバンプにより接続した電子機器が開示されてい
る。本技術例に基づくと、チップ部品を有機質材料から
なる基板上にSnを主成分とするろう材により搭載するこ
とが可能である。
ンサ、封止型半導体素子、フリップフロップチップ等の
チップ部品は、例えば厚膜配線を設けたアルミナ基板の
ような載置部材上に、融点の比較的低いろう材により接
着される。例えば、第１先行技術例としての特開平10−
166178号公報には、配線パターンを設けたプリント基板
とこれに接続される電子部品からなる電子機器であっ
て、プリント基板と電子部品とを10〜25wt％のBi、1.5
〜3wt％のAg、残りがSn及び不可避的不純物で構成され
るはんだバンプにより接続した電子機器が開示されてい
る。本技術例に基づくと、チップ部品を有機質材料から
なる基板上にSnを主成分とするろう材により搭載するこ
とが可能である。
【０００３】第２先行技術例としての特開平9−167815
号公報には、半導体チップをガラス基板上にPb−5％Sn
はんだ材からなるバンプにより接続し、この接続体を樹
脂により被覆した構造の半導体装置が開示されている。
また、第３先行技術例としての特開平8−8300号公報に
は、LSIチップをアルミナ基板上にPb−5％Snはんだ材か
らなるバンプにより接続し、この接続体のバンプ接続部
に樹脂を充填した構造の半導体集積回路実装構造体が開
示されている。上記第２及び３先行技術例によれば、半
導体基体を無機質材料からなるセラミックス基板上にろ
う材バンプにより搭載すること、そして樹脂によりバン
プ接続部の信頼性を向上させることが可能である。
号公報には、半導体チップをガラス基板上にPb−5％Sn
はんだ材からなるバンプにより接続し、この接続体を樹
脂により被覆した構造の半導体装置が開示されている。
また、第３先行技術例としての特開平8−8300号公報に
は、LSIチップをアルミナ基板上にPb−5％Snはんだ材か
らなるバンプにより接続し、この接続体のバンプ接続部
に樹脂を充填した構造の半導体集積回路実装構造体が開
示されている。上記第２及び３先行技術例によれば、半
導体基体を無機質材料からなるセラミックス基板上にろ
う材バンプにより搭載すること、そして樹脂によりバン
プ接続部の信頼性を向上させることが可能である。
【０００４】
【発明が解決しようとする課題】従来から、Pbを含むは
んだ材は多くの半導体装置に用いられてきた。しかし、
環境保全の観点から、最近ではその使用を避けるアプロ
ーチがなされている。第１先行技術例で開示されたSnを
主成分とするろう材はPbを含有しておらず、上記の観点
に沿った材料になり得る。第１先行技術例で開示された
Snを主成分とするろう材が第２及び３先行技術例で開示
された半導体装置や実装構造体に適用された場合は、解
決しなければならない次の課題を有していた。その第１
は、金属との反応性に富むSnを多量に含んだろう材が適
用されることに基づく課題である。例えば、載置部材に
設けられた導体配線層がSnを多量に含む溶融ろう材中に
溶解して消失し、この導体層は本来の電気的役割やチッ
プ部品の固定用担体としての役割を果たし得なくなる。
これは、ろう材としてのSnと金属との接触界面における
溶解反応が進行しやすいことによる。
んだ材は多くの半導体装置に用いられてきた。しかし、
環境保全の観点から、最近ではその使用を避けるアプロ
ーチがなされている。第１先行技術例で開示されたSnを
主成分とするろう材はPbを含有しておらず、上記の観点
に沿った材料になり得る。第１先行技術例で開示された
Snを主成分とするろう材が第２及び３先行技術例で開示
された半導体装置や実装構造体に適用された場合は、解
決しなければならない次の課題を有していた。その第１
は、金属との反応性に富むSnを多量に含んだろう材が適
用されることに基づく課題である。例えば、載置部材に
設けられた導体配線層がSnを多量に含む溶融ろう材中に
溶解して消失し、この導体層は本来の電気的役割やチッ
プ部品の固定用担体としての役割を果たし得なくなる。
これは、ろう材としてのSnと金属との接触界面における
溶解反応が進行しやすいことによる。
【０００５】また、導体配線層が完全に消失しない場合
でも、高温の稼働条件のもとにさらされた場合は、Snを
主成分とするろう材と残余の導体配線層成分との固相拡
散が促進され、導体配線層成分はこの成分とSnを主成分
とする合金ないし金属間化合物に変化する。特に、載置
部材が樹脂を主要構成材料とする配線基板では、Cu導体
配線材が用いられる場合が多い。この際に生成される合
金ないし金属間化合物は、Cu−Sn系の物質である。この
ような合金ないし金属間化合物は、それ自体脆く、ろう
材とCu導体配線との接合力を低下させる。この結果、固
着されていたチップ部品が基板から剥離して、所期の回
路機能を維持できなくなる。これが第２の問題である。
でも、高温の稼働条件のもとにさらされた場合は、Snを
主成分とするろう材と残余の導体配線層成分との固相拡
散が促進され、導体配線層成分はこの成分とSnを主成分
とする合金ないし金属間化合物に変化する。特に、載置
部材が樹脂を主要構成材料とする配線基板では、Cu導体
配線材が用いられる場合が多い。この際に生成される合
金ないし金属間化合物は、Cu−Sn系の物質である。この
ような合金ないし金属間化合物は、それ自体脆く、ろう
材とCu導体配線との接合力を低下させる。この結果、固
着されていたチップ部品が基板から剥離して、所期の回
路機能を維持できなくなる。これが第２の問題である。
【０００６】第３の課題は、Snを多量に含んだろう材
(例えばSn−5wt％Sb)はヤング率:4500kgf／mm2,降伏応
力:3.56kgf／mm2及び加工硬化係数:77.9なる物性(いず
れも25℃における値)を示すことから明らかなように、
従来から半導体実装の分野で用いられてきたPb−Sn系ろ
う材に比較して高い剛性と脆い性質を有し、更にこの素
材にCu−Sn系合金あるいは金属間化合物が添加された状
態のもとでは一層剛性が高められるとともに脆性も増す
点である。Pb−Sn系ろう材(Pb−60wt％Sn)はヤング率:3
000 kgf／mm2,降伏応力:2.37kgf／mm2及び加工硬化係
数:51.9なる物性(いずれも25℃における値)を有する。
この場合は、半導体装置の稼働時における熱的歪をろう
材自体の塑性変形で吸収することにより所定の信頼性を
維持している(主要な破壊モードは疲労である)。しか
し、Snを多量に含んだろう材にCu−Sn系合金あるいは金
属間化合物が添加された場合は、熱的歪をろう材自体の
塑性変形で吸収することは困難で、少しでも過大な歪が
作用するとろう材自体にクラックを生ずる(主要な破壊
モードは疲労ではなく、クラックの発生である)。した
がって、半導体装置のろう付け接合部に所定の信頼性を
持たせることは極めて困難である。この点が、Snを多量
に含んだろう材をCu配線を施した樹脂基板に適用した半
導体装置に特有な新たな課題であり、Pb−Sn系ろう材を
適用したろう付け接合体では見られなかった事項であ
る。
(例えばSn−5wt％Sb)はヤング率:4500kgf／mm2,降伏応
力:3.56kgf／mm2及び加工硬化係数:77.9なる物性(いず
れも25℃における値)を示すことから明らかなように、
従来から半導体実装の分野で用いられてきたPb−Sn系ろ
う材に比較して高い剛性と脆い性質を有し、更にこの素
材にCu−Sn系合金あるいは金属間化合物が添加された状
態のもとでは一層剛性が高められるとともに脆性も増す
点である。Pb−Sn系ろう材(Pb−60wt％Sn)はヤング率:3
000 kgf／mm2,降伏応力:2.37kgf／mm2及び加工硬化係
数:51.9なる物性(いずれも25℃における値)を有する。
この場合は、半導体装置の稼働時における熱的歪をろう
材自体の塑性変形で吸収することにより所定の信頼性を
維持している(主要な破壊モードは疲労である)。しか
し、Snを多量に含んだろう材にCu−Sn系合金あるいは金
属間化合物が添加された場合は、熱的歪をろう材自体の
塑性変形で吸収することは困難で、少しでも過大な歪が
作用するとろう材自体にクラックを生ずる(主要な破壊
モードは疲労ではなく、クラックの発生である)。した
がって、半導体装置のろう付け接合部に所定の信頼性を
持たせることは極めて困難である。この点が、Snを多量
に含んだろう材をCu配線を施した樹脂基板に適用した半
導体装置に特有な新たな課題であり、Pb−Sn系ろう材を
適用したろう付け接合体では見られなかった事項であ
る。
【０００７】以上に述べた第１〜３の課題は、半導体基
体が表面に導体配線を設けた載置部材上にSnを多量に含
むろう材バンプで固着した部分を有する半導体装置にお
いても、克服しなければならない重要な点である。
体が表面に導体配線を設けた載置部材上にSnを多量に含
むろう材バンプで固着した部分を有する半導体装置にお
いても、克服しなければならない重要な点である。
【０００８】本発明の目的は上述の問題点を解決し、ろ
う付け界面の過剰な反応を抑制し、製造時あるいは運転
時の熱的及び機械的変化によるろう付け部の破損を防止
し、製造歩留りや信頼性の高い半導体装置とこれを用い
た電子装置を提供することである。
う付け界面の過剰な反応を抑制し、製造時あるいは運転
時の熱的及び機械的変化によるろう付け部の破損を防止
し、製造歩留りや信頼性の高い半導体装置とこれを用い
た電子装置を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置は、半導体基体が樹脂を主成分とする載
置部材上に、Snからなるろう材又はSn,Sb,Ag, Cu, Ni,
P,Bi,Zn,AuそしてInの群から選択された２種以上の物質
からなるろう材で構成されたバンプにより固着され、該
半導体基体、該バンプ及び該載置部材が熱硬化性樹脂で
モールドされたことを特徴とする。
明の半導体装置は、半導体基体が樹脂を主成分とする載
置部材上に、Snからなるろう材又はSn,Sb,Ag, Cu, Ni,
P,Bi,Zn,AuそしてInの群から選択された２種以上の物質
からなるろう材で構成されたバンプにより固着され、該
半導体基体、該バンプ及び該載置部材が熱硬化性樹脂で
モールドされたことを特徴とする。
【００１０】本発明半導体装置を用いた電子装置は、半
導体基体が樹脂を主成分とする載置部材上に、Snからな
るろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,Zn,AuそしてInの
群から選択された２種以上の物質からなるろう材で構成
されたバンプにより固着され、該半導体基体、該バンプ
及び該載置部材が熱硬化性樹脂でモールドされた半導体
装置が、負荷に給電する回路に組み込まれたことを特徴
とする。
導体基体が樹脂を主成分とする載置部材上に、Snからな
るろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,Zn,AuそしてInの
群から選択された２種以上の物質からなるろう材で構成
されたバンプにより固着され、該半導体基体、該バンプ
及び該載置部材が熱硬化性樹脂でモールドされた半導体
装置が、負荷に給電する回路に組み込まれたことを特徴
とする。
【００１１】
【発明の実施の形態】本発明半導体装置30は、図１に示
す鳥瞰図及び断面図のような形態を有している。先ず、
(a)の鳥瞰図に注目する。Siからなるパワー半導体基体
としてのIGBT(Insulated Gate Bipolar Transistor)チ
ップ１は、厚さ: 1mmのCuベース板２上にろう材３(図示
を省略)により固着されている。この際、ろう付けは還
元雰囲気中で270℃程度に加熱してなされる。Cuベース
板2の表面には、Niめっき(図示を省略,厚さ: 3〜7μm)
が施されている。また、Cuベース板２上には、載置部材
としてのガラスエポキシ基板５がシリコーン樹脂接着剤
(図示を省略)６により取り付けられている。ガラスエポ
キシ基板５には、配線層としてのCu導体(図示を省略、
第1導体層)４そして第1導体層４上に設けられた第2導体
層４'としてのNiめっき層(図示を省略)が形成されてい
る。ガラスエポキシ基板５上のCu導体４間には第2導体
層４'を介して、チップ抵抗11、ICチップ基体12、コン
デンサチップ１３、そしてガラススリーブ型ツェナーダ
イオードチップ１４等のチップ部品がろう材３' (図示
を省略)により固着されており、IGBTチップ１を制御す
る回路10が形成されている。IGBTチップ1のエミッタ電
極及びゲート電極は直径300μmのAlワイヤ６により制御
回路10と電気的に連絡されている。IGBTチップ１のコレ
クタ電極は、Cuベース板２とAlワイヤ６'を経由して端
子７と電気的に連絡されている。制御回路10もAlワイヤ
６'により端子７と電気的に連絡されている。端子７はC
uベース板２と同質の材料からなり、その表面にはNiめ
っき(図示を省略,厚さ: 3〜7μm)が施されいる。Cuベー
ス板２の母材がCu材である場合は母材が表面に露出した
状態であっても良いが、より高い品質を保持する上でN
i,Au,Ag等のめっきを施すことが望ましい。
す鳥瞰図及び断面図のような形態を有している。先ず、
(a)の鳥瞰図に注目する。Siからなるパワー半導体基体
としてのIGBT(Insulated Gate Bipolar Transistor)チ
ップ１は、厚さ: 1mmのCuベース板２上にろう材３(図示
を省略)により固着されている。この際、ろう付けは還
元雰囲気中で270℃程度に加熱してなされる。Cuベース
板2の表面には、Niめっき(図示を省略,厚さ: 3〜7μm)
が施されている。また、Cuベース板２上には、載置部材
としてのガラスエポキシ基板５がシリコーン樹脂接着剤
(図示を省略)６により取り付けられている。ガラスエポ
キシ基板５には、配線層としてのCu導体(図示を省略、
第1導体層)４そして第1導体層４上に設けられた第2導体
層４'としてのNiめっき層(図示を省略)が形成されてい
る。ガラスエポキシ基板５上のCu導体４間には第2導体
層４'を介して、チップ抵抗11、ICチップ基体12、コン
デンサチップ１３、そしてガラススリーブ型ツェナーダ
イオードチップ１４等のチップ部品がろう材３' (図示
を省略)により固着されており、IGBTチップ１を制御す
る回路10が形成されている。IGBTチップ1のエミッタ電
極及びゲート電極は直径300μmのAlワイヤ６により制御
回路10と電気的に連絡されている。IGBTチップ１のコレ
クタ電極は、Cuベース板２とAlワイヤ６'を経由して端
子７と電気的に連絡されている。制御回路10もAlワイヤ
６'により端子７と電気的に連絡されている。端子７はC
uベース板２と同質の材料からなり、その表面にはNiめ
っき(図示を省略,厚さ: 3〜7μm)が施されいる。Cuベー
ス板２の母材がCu材である場合は母材が表面に露出した
状態であっても良いが、より高い品質を保持する上でN
i,Au,Ag等のめっきを施すことが望ましい。
【００１２】以上の概略構造を有するアッセンブリは、
(b)に示す断面図の破線で示すように、IGBTチップ１の
搭載部、チップ部品が取り付けられたガラスエポキシ基
板５の搭載部、Alワイヤ６及び６'が完全に封止される
如くに、Cuベース板２及び端子７の一部を含めてエポキ
シ樹脂８によるモールドが施されている。
(b)に示す断面図の破線で示すように、IGBTチップ１の
搭載部、チップ部品が取り付けられたガラスエポキシ基
板５の搭載部、Alワイヤ６及び６'が完全に封止される
如くに、Cuベース板２及び端子７の一部を含めてエポキ
シ樹脂８によるモールドが施されている。
【００１３】図２はチップ部品搭載部の断面構造模式図
である。載置部材としてのガラスエポキシ基板５の一方
の主面にCu導体層４が設けられ、その上にNiめっき層
４'が形成されている。導体層４は、ガラスエポキシ基
板５上にエポキシ樹脂接着剤(図示省略)により形成され
ている。導体層４やNiめっき層４'には必要ならば、は
んだレジスト層(図示省略)15を設けてもよい。導体層４
の所望部に組成Sn−3.5wt％ Agなる合金粉末を含有する
ろう材ペースト組成物を印刷した後、その印刷部にチッ
プ抵抗11、ICチップ基体12、コンデンサチップ13、そし
てガラススリーブ型ツェナーダイオードチップ14等のチ
ップ部品をセットし、250±10℃に加熱してチップ部品
をろう付け固着する。ここで、上記ろう材ペースト組成
物は、最終的にはろう材３'となる。IGBTチップ１の制
御回路10は、以上のようにして形成される。
である。載置部材としてのガラスエポキシ基板５の一方
の主面にCu導体層４が設けられ、その上にNiめっき層
４'が形成されている。導体層４は、ガラスエポキシ基
板５上にエポキシ樹脂接着剤(図示省略)により形成され
ている。導体層４やNiめっき層４'には必要ならば、は
んだレジスト層(図示省略)15を設けてもよい。導体層４
の所望部に組成Sn−3.5wt％ Agなる合金粉末を含有する
ろう材ペースト組成物を印刷した後、その印刷部にチッ
プ抵抗11、ICチップ基体12、コンデンサチップ13、そし
てガラススリーブ型ツェナーダイオードチップ14等のチ
ップ部品をセットし、250±10℃に加熱してチップ部品
をろう付け固着する。ここで、上記ろう材ペースト組成
物は、最終的にはろう材３'となる。IGBTチップ１の制
御回路10は、以上のようにして形成される。
【００１４】図３はICチップ基体搭載部の詳細を説明す
る断面模式図である。(a)に示すようにICチップ基体12
には、外部回路と接続するための電極層12aと最終的に
ろう材３'となるろう材バンプ３'aがあらかじめ形成さ
れている。電極層12aは、ICチップ基体12上に形成され
たAl配線の所定部に、Ti層及びCu層を順次スパッタ形成
した後Niめっきを施した積層金属層からなる。ろう材バ
ンプ３'aは、電極層12aにSnとAgをめっき形成した後熱
処理して溶融させ、半球状に成形させたものである。ま
た載置部材としてのガラスエポキシ基板５側には、(b)
に示すように、はんだレジスト層15で被覆されていない
Cu導体層4上のNiめっき層４'の領域に、印刷法によりろ
う材ペースト組成物３'bを形成している。次いで(c)に
示すように、ICチップ基体12とガラスエポキシ基板５を
位置合わせして、ろう材バンプ３'aとろう材ペースト組
成物３'bとを互いに対向させた後、250±10℃に加熱し
てICチップ基体12とガラスエポキシ基板５をろう材３'
により固着する。この熱処理を施した後のろう材３'
は、Sn−3.5wt％ Agなる組成を有している。最終的に、
ICチップ基体12とガラスエポキシ基板５は、ろう材バン
プ３'による接合部を含めてモールド樹脂８により封止
されている。このモールド樹脂８は、後述するように樹
脂８による拘束力で、熱変化に伴うろう材バンプ３'接
続部付近の変形を抑制し、接続部付近の断線を防ぐのに
寄与する。なお、Niめっき層４'の代替材料としてPt層
を用いることも可能である。
る断面模式図である。(a)に示すようにICチップ基体12
には、外部回路と接続するための電極層12aと最終的に
ろう材３'となるろう材バンプ３'aがあらかじめ形成さ
れている。電極層12aは、ICチップ基体12上に形成され
たAl配線の所定部に、Ti層及びCu層を順次スパッタ形成
した後Niめっきを施した積層金属層からなる。ろう材バ
ンプ３'aは、電極層12aにSnとAgをめっき形成した後熱
処理して溶融させ、半球状に成形させたものである。ま
た載置部材としてのガラスエポキシ基板５側には、(b)
に示すように、はんだレジスト層15で被覆されていない
Cu導体層4上のNiめっき層４'の領域に、印刷法によりろ
う材ペースト組成物３'bを形成している。次いで(c)に
示すように、ICチップ基体12とガラスエポキシ基板５を
位置合わせして、ろう材バンプ３'aとろう材ペースト組
成物３'bとを互いに対向させた後、250±10℃に加熱し
てICチップ基体12とガラスエポキシ基板５をろう材３'
により固着する。この熱処理を施した後のろう材３'
は、Sn−3.5wt％ Agなる組成を有している。最終的に、
ICチップ基体12とガラスエポキシ基板５は、ろう材バン
プ３'による接合部を含めてモールド樹脂８により封止
されている。このモールド樹脂８は、後述するように樹
脂８による拘束力で、熱変化に伴うろう材バンプ３'接
続部付近の変形を抑制し、接続部付近の断線を防ぐのに
寄与する。なお、Niめっき層４'の代替材料としてPt層
を用いることも可能である。
【００１５】図４は溶融したろう材槽中にディップした
場合のCu体層の残留厚さを示すグラフである。Cu導体層
４の初期厚さは12μm、第2導体層としてのNiめっき層
４'の初期厚さは4μm、第2導体層としてのPt層４'の初
期厚さは0.2μm、ろう材はSn−3.5wt％ Ag(棒グラフA),
Sn(棒グラフB)及びSn−5wt％Sb(棒グラフC)の3種類、
そしてディップ条件は260℃×2minである。第2導体層
４'を設けない場合(ケース1)では、厚さ6μm程度のCu導
体層４しか残らず、厚さ約6μmに相当する分はろう材中
に溶解して消失している。第2導体層４'としてのNiめっ
き層を設けた場合(ケース2)及びPt層を設けた場合(ケー
ス3)では、Cu導体層４の厚さは初期値の12μmに保たれ
ている。ろう材としてSn−3.5wt％Ag,Sn−3wt％Ag−0.8
wt％Cuで代表されるような他のSn−Ag系、Sn−5wt％Sb
−0.6wt％Ni−0.05wt％Pで代表されるような他のSn−Sb
系、Sn−58wt％Biで代表されるようなSn−Bi系、Sn−0.
7wt%Cuで代表されるようなSn−Cu系、Sn−52wt％Inで代
表されるようなSn−In系、Sn−9wt％Znで代表されるよ
うなSn−Zn系、In−10 wt％Agで代表されるようなIn−A
g系、そして、Au−20wt％Snで代表されるようなAu−Sn
系に置き換えても、残留厚さは図４と同様の傾向を示
す。ここで、第2導体層４'は、ろう材３'による溶融、
消失がCu厚膜導体層４にまで及ぶのを防止する意味で設
けられる。このように、第1導体層４としてのCu導体層
の溶解や消失が抑えられているのは、第2導体層４'がSn
を多量に含むろう材と第1導体層４との反応を抑制する
障壁の役割を果たしているためである。
場合のCu体層の残留厚さを示すグラフである。Cu導体層
４の初期厚さは12μm、第2導体層としてのNiめっき層
４'の初期厚さは4μm、第2導体層としてのPt層４'の初
期厚さは0.2μm、ろう材はSn−3.5wt％ Ag(棒グラフA),
Sn(棒グラフB)及びSn−5wt％Sb(棒グラフC)の3種類、
そしてディップ条件は260℃×2minである。第2導体層
４'を設けない場合(ケース1)では、厚さ6μm程度のCu導
体層４しか残らず、厚さ約6μmに相当する分はろう材中
に溶解して消失している。第2導体層４'としてのNiめっ
き層を設けた場合(ケース2)及びPt層を設けた場合(ケー
ス3)では、Cu導体層４の厚さは初期値の12μmに保たれ
ている。ろう材としてSn−3.5wt％Ag,Sn−3wt％Ag−0.8
wt％Cuで代表されるような他のSn−Ag系、Sn−5wt％Sb
−0.6wt％Ni−0.05wt％Pで代表されるような他のSn−Sb
系、Sn−58wt％Biで代表されるようなSn−Bi系、Sn−0.
7wt%Cuで代表されるようなSn−Cu系、Sn−52wt％Inで代
表されるようなSn−In系、Sn−9wt％Znで代表されるよ
うなSn−Zn系、In−10 wt％Agで代表されるようなIn−A
g系、そして、Au−20wt％Snで代表されるようなAu−Sn
系に置き換えても、残留厚さは図４と同様の傾向を示
す。ここで、第2導体層４'は、ろう材３'による溶融、
消失がCu厚膜導体層４にまで及ぶのを防止する意味で設
けられる。このように、第1導体層４としてのCu導体層
の溶解や消失が抑えられているのは、第2導体層４'がSn
を多量に含むろう材と第1導体層４との反応を抑制する
障壁の役割を果たしているためである。
【００１６】溶融したろう材槽中にディップした場合の
第2導体層の残留厚さについて説明すると、検討に用い
たNi導体層４'の初期厚さは4.0μmそしてPt導体層４'の
初期厚さは0.2μm、ろう材はSn−3.5wt％ Ag, Sn及びSn
−5wt％Sbの3種類、そしてディップ条件は260℃×2min
である。第2導体層４'がNiの場合は、初期厚さ4μmに対
して残留厚さ3.23〜3.71μmと、溶解による導体層４'の
消失は僅少に保たれている。また第2導体層４'がPtの場
合も、初期厚さ0.2μmに対して残留厚さ0.16〜0.19μm
と、導体層４'の消失は僅少に保たれている。ろう材３'
としてSn−3.5wt％Ag,Sn−3wt％Ag−0.8wt％ Cuで代表
されるような他のSn−Ag系、Sn−5wt％Sb−0.6wt％Ni−
0.05wt％Pで代表されるような他のSn−Sb系、Sn−58wt
％Biで代表されるようなSn−Bi系、Sn−0.7wt％Cuで代
表されるようなSn−Cu系、Sn−52wt％Inで代表されるよ
うなSn−In系、Sn−9wt％Znで代表されるようなSn−Zn
系、In−10wt％Agで代表されるようなIn−Ag系、そし
て、Au−20wt％Snで代表されるようなAu−Sn系に置き換
えても、残留厚さは同様の傾向を示す。このように第2
導体層４'は、Snを多量に含むろう材による浸食に対し
て優れた障壁性を示す。
第2導体層の残留厚さについて説明すると、検討に用い
たNi導体層４'の初期厚さは4.0μmそしてPt導体層４'の
初期厚さは0.2μm、ろう材はSn−3.5wt％ Ag, Sn及びSn
−5wt％Sbの3種類、そしてディップ条件は260℃×2min
である。第2導体層４'がNiの場合は、初期厚さ4μmに対
して残留厚さ3.23〜3.71μmと、溶解による導体層４'の
消失は僅少に保たれている。また第2導体層４'がPtの場
合も、初期厚さ0.2μmに対して残留厚さ0.16〜0.19μm
と、導体層４'の消失は僅少に保たれている。ろう材３'
としてSn−3.5wt％Ag,Sn−3wt％Ag−0.8wt％ Cuで代表
されるような他のSn−Ag系、Sn−5wt％Sb−0.6wt％Ni−
0.05wt％Pで代表されるような他のSn−Sb系、Sn−58wt
％Biで代表されるようなSn−Bi系、Sn−0.7wt％Cuで代
表されるようなSn−Cu系、Sn−52wt％Inで代表されるよ
うなSn−In系、Sn−9wt％Znで代表されるようなSn−Zn
系、In−10wt％Agで代表されるようなIn−Ag系、そし
て、Au−20wt％Snで代表されるようなAu−Sn系に置き換
えても、残留厚さは同様の傾向を示す。このように第2
導体層４'は、Snを多量に含むろう材による浸食に対し
て優れた障壁性を示す。
【００１７】以上の結果より、Ni,Ptからなる第2導体層
４'を適用することにより、第1導体層４としてのCu導体
層がSnを多量に含む溶融ろう材３'中に溶解・消失し
て、本来の電気的役割やチップ部品の固定用担体として
の役割を果たし得なくなると言う、第1の問題を防ぐこ
とができる。
４'を適用することにより、第1導体層４としてのCu導体
層がSnを多量に含む溶融ろう材３'中に溶解・消失し
て、本来の電気的役割やチップ部品の固定用担体として
の役割を果たし得なくなると言う、第1の問題を防ぐこ
とができる。
【００１８】図５はチップ部品を搭載したろう付け部に
おける金属のデプスプロファイルを示すグラフである。
この分析はSIMS(Secondary Ion Mass Spectroscopy)に
よるものである。図中のCuは第1導体層４としてのCu
層、NiやPtは第2導体層４'としてのそれぞれNi層及びPt
層、そしてSnはろう材３'をそれぞれ代表した成分であ
る。また、試料はチップ部品を240℃でろう付けした
後、175℃で1000hの高温放置試験したものである。ろう
付け直後のCu導体層４の厚さは12μm、Ni層４'は3.66μ
m、Pt層４'は0.18μm、そして比較例としてのCu導体の
場合は6.5μm(初期厚さ:12μm)であった。先ず、第2導
体層４'がNi層である場合に注目する。導体層４として
のCuやろう材３'としてのSnの間にNiのピークが明瞭に
観測され、プロファイルからは高温放置試験によってSn
とCuとが相互作用を生じた形跡は認められない。また、
第2導体層４'がPt層である場合も、導体層４としてのCu
やろう材３'としてのSnの間にPtのピークが明瞭に観測
され、高温放置試験によってSnとCuとの相互作用は認め
られない。このことは、Ni層やPt層はSnによる浸食ある
いはSnとの相互反応に対する耐力に優れ、SnとCuとの合
金化又は金属間化合物の生成を抑制することを示唆す
る。これに対し第2導体層を設けない場合は、CuやSnの
イオン強度が低く、Cuはろう材領域へそしてSnは導体層
領域へ深く侵入している。これは、第2導体層が介在し
ない場合は、Cu導体層がろう付け後に残っていたとして
も、高温放置試験によってSnとCuとの相互反応が進行
し、導体層としての形態を失ってしまうことを示唆す
る。以上より、半導体装置30が高温の稼働条件のもとに
さらされた場合でも、Snを主成分とするろう材３'とCu
導体層４との固相拡散が促進され、Cu導体層４がSnを含
む合金ないし金属間化合物に変質することはほとんどな
い。したがって、前記合金ないし金属間化合物自体が脆
性を有することや、前記合金ないし金属間化合物の生成
に基づく基板５と導体層４間の接合力低下が抑えられ、
固着チップ部品の基板からの剥離、導体層４自体の断
線、そして所期の回路機能が維持されなくなると言う第
２の問題を防止できる。
おける金属のデプスプロファイルを示すグラフである。
この分析はSIMS(Secondary Ion Mass Spectroscopy)に
よるものである。図中のCuは第1導体層４としてのCu
層、NiやPtは第2導体層４'としてのそれぞれNi層及びPt
層、そしてSnはろう材３'をそれぞれ代表した成分であ
る。また、試料はチップ部品を240℃でろう付けした
後、175℃で1000hの高温放置試験したものである。ろう
付け直後のCu導体層４の厚さは12μm、Ni層４'は3.66μ
m、Pt層４'は0.18μm、そして比較例としてのCu導体の
場合は6.5μm(初期厚さ:12μm)であった。先ず、第2導
体層４'がNi層である場合に注目する。導体層４として
のCuやろう材３'としてのSnの間にNiのピークが明瞭に
観測され、プロファイルからは高温放置試験によってSn
とCuとが相互作用を生じた形跡は認められない。また、
第2導体層４'がPt層である場合も、導体層４としてのCu
やろう材３'としてのSnの間にPtのピークが明瞭に観測
され、高温放置試験によってSnとCuとの相互作用は認め
られない。このことは、Ni層やPt層はSnによる浸食ある
いはSnとの相互反応に対する耐力に優れ、SnとCuとの合
金化又は金属間化合物の生成を抑制することを示唆す
る。これに対し第2導体層を設けない場合は、CuやSnの
イオン強度が低く、Cuはろう材領域へそしてSnは導体層
領域へ深く侵入している。これは、第2導体層が介在し
ない場合は、Cu導体層がろう付け後に残っていたとして
も、高温放置試験によってSnとCuとの相互反応が進行
し、導体層としての形態を失ってしまうことを示唆す
る。以上より、半導体装置30が高温の稼働条件のもとに
さらされた場合でも、Snを主成分とするろう材３'とCu
導体層４との固相拡散が促進され、Cu導体層４がSnを含
む合金ないし金属間化合物に変質することはほとんどな
い。したがって、前記合金ないし金属間化合物自体が脆
性を有することや、前記合金ないし金属間化合物の生成
に基づく基板５と導体層４間の接合力低下が抑えられ、
固着チップ部品の基板からの剥離、導体層４自体の断
線、そして所期の回路機能が維持されなくなると言う第
２の問題を防止できる。
【００１９】以上に述べた高温放置試験における傾向
は、ろう材３'がSn−3.5wt％ Agである場合についての
ものである。しかし、ろう材3'が前述した各種のろう材
に置き換えられた場合でも同様の結果が得られている。
は、ろう材３'がSn−3.5wt％ Agである場合についての
ものである。しかし、ろう材3'が前述した各種のろう材
に置き換えられた場合でも同様の結果が得られている。
【００２０】図６は温度サイクル試験によるICチップ基
体の断線不良の発生状況を示すグラフである。図中のA
は第2導体層４'を設けた樹脂モールド試料、Bは第2導体
層４'を設けた非樹脂モールド試料、そしてCは第2導体
層４'を設けない非樹脂モールド試料に関する。Aに注目
すると、断線は500回までは見られず、それ以降で生じ
ている。断線の要因はろう材バンプ３'のクラック破壊
である。これに対しBでは約100回そしてCでは30回以降
で断線を生じている。以上のように、第2導体層を設け
た場合は設けない場合より、そしてモールドを施した場
合は非モールド試料よりそれぞれ高い信頼性を有してい
る。この理由は次の通りである。第2導体層を設けた場
合はSnを多量に含むろう材３'はCu導体層４とは直接反
応しない。この場合は、CuとSnからなる合金あるいは金
属間化合物は生成されず、ろう材３'の脆性化が軽減さ
れる。したがって、第2導体層を設けた場合は設けない
場合より高信頼化される。また、非モールド構造の場合
は、ICチップ基体12(Si,熱膨張率:3.5ppm／℃)とガラス
エポキシ基板５(熱膨張率:11ppm／℃)の熱膨張率差によ
り、温度変化に基づく熱歪がろう材バンプ３'に作用す
る。この場合、過大な熱歪の作用により、Snを多量に含
むろう材３'に特有な脆性のため、バンプ３'は塑性変形
で歪を吸収し得ない状態のままでバンプ３'自体にクラ
ックを生ずる。このクラックはPb−Sn系ろう材より速く
進展し、その先端はバンプ３'の内部領域にほとんど留
まらず、そしてバンプ領域を貫通した状態(完全な断線
状態)になりやすい。このことが、非モールド構造の信
頼性が低い主な理由である。一方、モールド構造の場合
は上述の温度変化を生じても、モールド樹脂８による拘
束作用を受けるため、バンプ３'の変形量は僅少に維持
される。したがって、Snを多量に含むろう材３'の特有
の欠点であるクラックの発生や貫通が大幅に抑制され
る。このことが、モールド構造で信頼性が向上する主な
理由であり、上述した第３の課題を克服できる理由でも
ある。
体の断線不良の発生状況を示すグラフである。図中のA
は第2導体層４'を設けた樹脂モールド試料、Bは第2導体
層４'を設けた非樹脂モールド試料、そしてCは第2導体
層４'を設けない非樹脂モールド試料に関する。Aに注目
すると、断線は500回までは見られず、それ以降で生じ
ている。断線の要因はろう材バンプ３'のクラック破壊
である。これに対しBでは約100回そしてCでは30回以降
で断線を生じている。以上のように、第2導体層を設け
た場合は設けない場合より、そしてモールドを施した場
合は非モールド試料よりそれぞれ高い信頼性を有してい
る。この理由は次の通りである。第2導体層を設けた場
合はSnを多量に含むろう材３'はCu導体層４とは直接反
応しない。この場合は、CuとSnからなる合金あるいは金
属間化合物は生成されず、ろう材３'の脆性化が軽減さ
れる。したがって、第2導体層を設けた場合は設けない
場合より高信頼化される。また、非モールド構造の場合
は、ICチップ基体12(Si,熱膨張率:3.5ppm／℃)とガラス
エポキシ基板５(熱膨張率:11ppm／℃)の熱膨張率差によ
り、温度変化に基づく熱歪がろう材バンプ３'に作用す
る。この場合、過大な熱歪の作用により、Snを多量に含
むろう材３'に特有な脆性のため、バンプ３'は塑性変形
で歪を吸収し得ない状態のままでバンプ３'自体にクラ
ックを生ずる。このクラックはPb−Sn系ろう材より速く
進展し、その先端はバンプ３'の内部領域にほとんど留
まらず、そしてバンプ領域を貫通した状態(完全な断線
状態)になりやすい。このことが、非モールド構造の信
頼性が低い主な理由である。一方、モールド構造の場合
は上述の温度変化を生じても、モールド樹脂８による拘
束作用を受けるため、バンプ３'の変形量は僅少に維持
される。したがって、Snを多量に含むろう材３'の特有
の欠点であるクラックの発生や貫通が大幅に抑制され
る。このことが、モールド構造で信頼性が向上する主な
理由であり、上述した第３の課題を克服できる理由でも
ある。
【００２１】IGBTチップ１や制御回路10等を封止するモ
ールド用エポキシ樹脂８は、フィラーとしてSiO2(溶融
シリカ、結晶シリカ)やZnO粉末を添加したフェノール硬
化型エポキシ樹脂が用いられる。この場合、フィラーの
添加量は所望の熱膨張率及びモールド処理温度に応じて
50〜90％の範囲の任意の組成を選ぶことが可能である。
また、ゴム変性エポキシ樹脂を用いてもよい。これらの
樹脂は、生産性、経済性の観点からトランスファモール
ド法によることが望ましい。しかし、所望の耐水性、電
気性能、信頼性等を満たす範囲では、ポッティング法に
より封止することも可能である。
ールド用エポキシ樹脂８は、フィラーとしてSiO2(溶融
シリカ、結晶シリカ)やZnO粉末を添加したフェノール硬
化型エポキシ樹脂が用いられる。この場合、フィラーの
添加量は所望の熱膨張率及びモールド処理温度に応じて
50〜90％の範囲の任意の組成を選ぶことが可能である。
また、ゴム変性エポキシ樹脂を用いてもよい。これらの
樹脂は、生産性、経済性の観点からトランスファモール
ド法によることが望ましい。しかし、所望の耐水性、電
気性能、信頼性等を満たす範囲では、ポッティング法に
より封止することも可能である。
【００２２】以上の構成を、図面を用いて説明する。
【００２３】〔実施例１〕本実施例では、パワー半導体
素子基体とその電気的動作を制御する制御回路を搭載し
た半導体装置及びこの半導体装置を用いた自動車用点火
装置について説明する。
素子基体とその電気的動作を制御する制御回路を搭載し
た半導体装置及びこの半導体装置を用いた自動車用点火
装置について説明する。
【００２４】パワー半導体素子基体1とその電気的動作
を制御する制御回路10を搭載した半導体装置30は、図１
に示す鳥瞰図構造及び断面構造を有している。(a)に示
すように、SiからなるIGBTチップ基体1(チップサイズ:
5×5×0.25mm)は、厚さ1mm、面積約 25×20mmのCuベー
ス板２上に組成Sn−5wt％Sb−0.6wt％Ni−0.05wt％Pの
ろう材３(図示を省略)により固着されている。Cuベース
板２の表面には厚さ 3〜7μmのNiめっき(図示を省略)が
施されている。この際、ろう付けは厚さ200μm、サイズ
5×5mmのシート状上記ろう材３をチップ基体1とベース
板２の間に積層し、この積層体を水素添加の窒素雰囲気
中で270±10℃に加熱することにより実施した。
を制御する制御回路10を搭載した半導体装置30は、図１
に示す鳥瞰図構造及び断面構造を有している。(a)に示
すように、SiからなるIGBTチップ基体1(チップサイズ:
5×5×0.25mm)は、厚さ1mm、面積約 25×20mmのCuベー
ス板２上に組成Sn−5wt％Sb−0.6wt％Ni−0.05wt％Pの
ろう材３(図示を省略)により固着されている。Cuベース
板２の表面には厚さ 3〜7μmのNiめっき(図示を省略)が
施されている。この際、ろう付けは厚さ200μm、サイズ
5×5mmのシート状上記ろう材３をチップ基体1とベース
板２の間に積層し、この積層体を水素添加の窒素雰囲気
中で270±10℃に加熱することにより実施した。
【００２５】一方、厚さ12μmの第1導体層としてのCu導
体層(図示を省略)４、第1導体層上に形成された第2導体
層としてのNiめっき層４'(図示を省略、厚さ: 4μm)を
設けた、サイズ:19×10×0.8mmの載置部材としてのガラ
スエポキシ基板５を用意した。次いで、上記Niめっき層
４'の所定部に、最終的にろう材３'となる組成Sn−3.5w
t％Agのろう材粉末を含有したペーストを印刷し、この
印刷部にチップ抵抗11、ICチップ基体12、コンデンサチ
ップ13、そしてガラススリーブ型ツェナーダイオードチ
ップ14等のチップ部品を載置し、空気中で250±10℃に
加熱した。この際、ICチップ基体12には、図３(a)に示
したようにろう材バンプ３'aがあらかじめ設けられてお
り、基板５側には印刷によるろう材ペースト組成物３'b
が設けられている。また250±10℃の熱処理により、バ
ンプ３'aとペースト組成物３'bは融合、一体化してバン
プ３'を構成する。これにより、各チップ部品11,12,13,
14はろう材３'によりNi導体層４'を介してCu導体層４と
電気的に接続され、ガラスエポキシ基板５上にはIGBTチ
ップ基体1の動作を制御するための制御回路10が形成さ
れた。このガラスエポキシ基板５はシリコーン樹脂接着
剤(図示を省略)９により、Cuベース板２上に取り付けら
れている。IGBTチップ１のエミッタ電極及びゲート電極
は直径300μmのAlワイヤ６により制御回路10と電気的に
連絡されている。IGBTチップ１のコレクタ電極は、Cuベ
ース板２とAlワイヤ６'を経由して端子７と電気的に連
絡されている。制御回路10もAlワイヤ６'により端子７
と電気的に連絡されている。端子７はCuベース板２と同
質の材料からなり、その表面にはNiめっき(図示を省略,
厚さ: 3〜7μm)が施されいる。
体層(図示を省略)４、第1導体層上に形成された第2導体
層としてのNiめっき層４'(図示を省略、厚さ: 4μm)を
設けた、サイズ:19×10×0.8mmの載置部材としてのガラ
スエポキシ基板５を用意した。次いで、上記Niめっき層
４'の所定部に、最終的にろう材３'となる組成Sn−3.5w
t％Agのろう材粉末を含有したペーストを印刷し、この
印刷部にチップ抵抗11、ICチップ基体12、コンデンサチ
ップ13、そしてガラススリーブ型ツェナーダイオードチ
ップ14等のチップ部品を載置し、空気中で250±10℃に
加熱した。この際、ICチップ基体12には、図３(a)に示
したようにろう材バンプ３'aがあらかじめ設けられてお
り、基板５側には印刷によるろう材ペースト組成物３'b
が設けられている。また250±10℃の熱処理により、バ
ンプ３'aとペースト組成物３'bは融合、一体化してバン
プ３'を構成する。これにより、各チップ部品11,12,13,
14はろう材３'によりNi導体層４'を介してCu導体層４と
電気的に接続され、ガラスエポキシ基板５上にはIGBTチ
ップ基体1の動作を制御するための制御回路10が形成さ
れた。このガラスエポキシ基板５はシリコーン樹脂接着
剤(図示を省略)９により、Cuベース板２上に取り付けら
れている。IGBTチップ１のエミッタ電極及びゲート電極
は直径300μmのAlワイヤ６により制御回路10と電気的に
連絡されている。IGBTチップ１のコレクタ電極は、Cuベ
ース板２とAlワイヤ６'を経由して端子７と電気的に連
絡されている。制御回路10もAlワイヤ６'により端子７
と電気的に連絡されている。端子７はCuベース板２と同
質の材料からなり、その表面にはNiめっき(図示を省略,
厚さ: 3〜7μm)が施されいる。
【００２６】以上の概略構造を有するアッセンブリは、
(b)に示す断面図の破線で示すように、IGBTチップ1の搭
載部、チップ部品が取り付けられたガラスエポキシ基板
５の搭載部、そしてAlワイヤ６及び６'が完全に封止さ
れる如くに、Cuベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるトランスファモールドが施されてい
る。エポキシ樹脂８は熱膨張率:16ppm／℃、ガラス転移
点:155℃、体積抵抗率:9×1015Ω・m(RT)、曲げ強度:3
×1015kgf／mm2、曲げ弾性率:1600 kgf／mm2なる特性を
有している。トランスファモールドは180℃のもとで実
施し、次いで150℃のもとで2hの熱処理を施して樹脂の
硬化を促進させた。
(b)に示す断面図の破線で示すように、IGBTチップ1の搭
載部、チップ部品が取り付けられたガラスエポキシ基板
５の搭載部、そしてAlワイヤ６及び６'が完全に封止さ
れる如くに、Cuベース板２及び端子７の一部を含めてエ
ポキシ樹脂８によるトランスファモールドが施されてい
る。エポキシ樹脂８は熱膨張率:16ppm／℃、ガラス転移
点:155℃、体積抵抗率:9×1015Ω・m(RT)、曲げ強度:3
×1015kgf／mm2、曲げ弾性率:1600 kgf／mm2なる特性を
有している。トランスファモールドは180℃のもとで実
施し、次いで150℃のもとで2hの熱処理を施して樹脂の
硬化を促進させた。
【００２７】以上のようにして製作された本実施例半導
体装置30は、不良発生率が0.001％以下であった。この
ように低い不良率が得られたのには、第2導体層４'の介
在によりろう付け(ろう材３')による導体層４の溶解及
び消失が抑制され、チップ部品搭載部の電気的接続が確
実になされたことが寄与している。特に、ICチップ基体
12を搭載した部分のろう材バンプ３'による導体層４の
溶解及び消失が抑制されたことが、不良発生率を低いも
のにしている要因になっている。一方、Cu導体層のみを
設けた載置部材にチップ部品を搭載した比較例半導体装
置では、不良発生率は約1％であった。この主要な原因
は、ろう付けによる導体層の溶解及び消失が促進された
ため、チップ部品搭載部の電気的接続が不十分であった
ことによる。
体装置30は、不良発生率が0.001％以下であった。この
ように低い不良率が得られたのには、第2導体層４'の介
在によりろう付け(ろう材３')による導体層４の溶解及
び消失が抑制され、チップ部品搭載部の電気的接続が確
実になされたことが寄与している。特に、ICチップ基体
12を搭載した部分のろう材バンプ３'による導体層４の
溶解及び消失が抑制されたことが、不良発生率を低いも
のにしている要因になっている。一方、Cu導体層のみを
設けた載置部材にチップ部品を搭載した比較例半導体装
置では、不良発生率は約1％であった。この主要な原因
は、ろう付けによる導体層の溶解及び消失が促進された
ため、チップ部品搭載部の電気的接続が不十分であった
ことによる。
【００２８】図７は高温放置試験によるICチップ基体搭
載部の断線不良の発生状況を示すグラフである。図中の
AはNi導体層４'を設けた本実施例に関する試料、そして
BはCu導体層のみを設けた比較試料に関する。Aに注目す
ると、高温放置時間7000hまでの試験では断線は見られ
ない。これに対しBでは、約300回を過ぎる段階から断線
を生じている。断線の要因は、ろう付け後の高温放置試
験による熱処理段階で、Cu導体層とろう材バンプ３'と
の反応が更に進み、導体の切断あるいは剥離が一層促進
されたためである。このように本実施例試料の場合は、
比較試料より約1桁高い信頼性を有している。
載部の断線不良の発生状況を示すグラフである。図中の
AはNi導体層４'を設けた本実施例に関する試料、そして
BはCu導体層のみを設けた比較試料に関する。Aに注目す
ると、高温放置時間7000hまでの試験では断線は見られ
ない。これに対しBでは、約300回を過ぎる段階から断線
を生じている。断線の要因は、ろう付け後の高温放置試
験による熱処理段階で、Cu導体層とろう材バンプ３'と
の反応が更に進み、導体の切断あるいは剥離が一層促進
されたためである。このように本実施例試料の場合は、
比較試料より約1桁高い信頼性を有している。
【００２９】このように、第2導体層４'を設けることに
より、ろう付けに引き続いて175℃の高温放置試験が実
施されても、導体層４とろう材３'との反応を抑制する
ことができる。以上より、半導体装置30が高温の稼働条
件のもとにさらされた場合でも、Snを主成分とするろう
材３'とCu導体層４との固相拡散が促進され、Cu導体層
４がSnを含む合金ないし金属間化合物に変質することは
ない。したがって、前記合金ないし金属間化合物自体が
脆性を有することや、前記合金ないし金属間化合物の生
成に基づく基板５とCu導体層４間の接合力低下が抑えら
れ、固着チップ部品の基板からの剥離、Cu導体層４自体
の断線、そして所期の回路機能が維持されなくなると言
う第２の問題を防止できる。
より、ろう付けに引き続いて175℃の高温放置試験が実
施されても、導体層４とろう材３'との反応を抑制する
ことができる。以上より、半導体装置30が高温の稼働条
件のもとにさらされた場合でも、Snを主成分とするろう
材３'とCu導体層４との固相拡散が促進され、Cu導体層
４がSnを含む合金ないし金属間化合物に変質することは
ない。したがって、前記合金ないし金属間化合物自体が
脆性を有することや、前記合金ないし金属間化合物の生
成に基づく基板５とCu導体層４間の接合力低下が抑えら
れ、固着チップ部品の基板からの剥離、Cu導体層４自体
の断線、そして所期の回路機能が維持されなくなると言
う第２の問題を防止できる。
【００３０】ICチップ基体12の断線不良の発生状況は、
温度サイクル試験によっても確認した。図６はその結果
を示すグラフである。結果の詳細は既に説明した。第2
導体層４'を設けた樹脂モールド試料Aでは500回までは
断線せず、それ以降で生じている。断線の要因はろう材
バンプ３'のクラック破壊である。これに対し第2導体層
４'を設けた非樹脂モールド試料Bでは約100回、そして
第2導体層４'を設けない非樹脂モールド試料Cでは30回
以降でそれぞれ断線を生じている。以上のように、第2
導体層を設けた場合は設けない場合より、そしてモール
ドを施した場合は非モールド試料よりそれぞれ高い信頼
性を有している。この理由は次の通りである。第2導体
層を設けた場合はSnを多量に含むろう材３'はCu導体層
４とは直接反応しない。この場合は、CuとSnからなる合
金あるいは金属間化合物は生成されず、ろう材３'の脆
性化が軽減される。したがって、第2導体層を設けた場
合は設けない場合より高信頼化される。また、非モール
ド構造の場合は、ICチップ基体12(Si,熱膨張率:3.5ppm
／℃)とガラスエポキシ基板５の熱膨張率差により、温
度変化に基づく熱歪がろう材バンプ３'に作用する。こ
の場合、過大な熱歪の作用により、Snを多量に含むろう
材３'に特有な脆性のため、バンプ３'は塑性変形で歪を
吸収し得ない状態のままでバンプ３'自体にクラックを
生ずる。このクラックはPb−Sn系ろう材より速く進展
し、その先端はバンプ３'の内部領域にほとんど留まら
ず、そしてバンプ領域を貫通した状態(完全な断線状態)
になりやすい。このことが、非モールド構造の信頼性が
低い主な理由である。一方、モールド構造の場合は上述
の温度変化を生じても、モールド樹脂８による拘束作用
を受けるため、バンプ３'の変形量は僅少に維持され
る。したがって、Snを多量に含むろう材３'の特有の欠
点であるクラックの発生や貫通が大幅に抑制される。こ
のことが、モールド構造で信頼性が向上する主な理由で
あり、上述した第３の課題を克服できる理由でもある。
温度サイクル試験によっても確認した。図６はその結果
を示すグラフである。結果の詳細は既に説明した。第2
導体層４'を設けた樹脂モールド試料Aでは500回までは
断線せず、それ以降で生じている。断線の要因はろう材
バンプ３'のクラック破壊である。これに対し第2導体層
４'を設けた非樹脂モールド試料Bでは約100回、そして
第2導体層４'を設けない非樹脂モールド試料Cでは30回
以降でそれぞれ断線を生じている。以上のように、第2
導体層を設けた場合は設けない場合より、そしてモール
ドを施した場合は非モールド試料よりそれぞれ高い信頼
性を有している。この理由は次の通りである。第2導体
層を設けた場合はSnを多量に含むろう材３'はCu導体層
４とは直接反応しない。この場合は、CuとSnからなる合
金あるいは金属間化合物は生成されず、ろう材３'の脆
性化が軽減される。したがって、第2導体層を設けた場
合は設けない場合より高信頼化される。また、非モール
ド構造の場合は、ICチップ基体12(Si,熱膨張率:3.5ppm
／℃)とガラスエポキシ基板５の熱膨張率差により、温
度変化に基づく熱歪がろう材バンプ３'に作用する。こ
の場合、過大な熱歪の作用により、Snを多量に含むろう
材３'に特有な脆性のため、バンプ３'は塑性変形で歪を
吸収し得ない状態のままでバンプ３'自体にクラックを
生ずる。このクラックはPb−Sn系ろう材より速く進展
し、その先端はバンプ３'の内部領域にほとんど留まら
ず、そしてバンプ領域を貫通した状態(完全な断線状態)
になりやすい。このことが、非モールド構造の信頼性が
低い主な理由である。一方、モールド構造の場合は上述
の温度変化を生じても、モールド樹脂８による拘束作用
を受けるため、バンプ３'の変形量は僅少に維持され
る。したがって、Snを多量に含むろう材３'の特有の欠
点であるクラックの発生や貫通が大幅に抑制される。こ
のことが、モールド構造で信頼性が向上する主な理由で
あり、上述した第３の課題を克服できる理由でもある。
【００３１】図８は本実施例半導体装置30の回路を説明
する図である。IGBT素子1のエミッタ及びゲートは制御
回路10と電気的に接続され、素子１の動作はこの回路10
により制御される。制御回路10には抵抗11、ICチップ基
体12、コンデンサ13が搭載され、これらの素子は厚膜Ag
−1wt％Pt導体層4により接続されている。IGBT素子１と
制御回路10からはそれぞれ端子７が引き出されている。
半導体装置30はIGBT素子１とそれを制御する回路10とか
ら構成され、自動車用エンジン点火装置のコイルへ給電
するのに用いられる。また図９は、図８の回路と同様に
自動車用エンジン点火装置のコイルへ給電するのに用い
られる、他の半導体装置の例である。この場合の制御回
路には、サージ保護素子13Aやダイオード14も搭載され
ている。これらの回路から構成された半導体装置30は、
最高周囲温度120℃の環境のもとで自動車用エンジンを
点火するのに使用された。自動車の走行距離10万キロメ
ートルに相当する稼働においても、本実施例半導体装置
30はその回路機能を維持することが確認された。
する図である。IGBT素子1のエミッタ及びゲートは制御
回路10と電気的に接続され、素子１の動作はこの回路10
により制御される。制御回路10には抵抗11、ICチップ基
体12、コンデンサ13が搭載され、これらの素子は厚膜Ag
−1wt％Pt導体層4により接続されている。IGBT素子１と
制御回路10からはそれぞれ端子７が引き出されている。
半導体装置30はIGBT素子１とそれを制御する回路10とか
ら構成され、自動車用エンジン点火装置のコイルへ給電
するのに用いられる。また図９は、図８の回路と同様に
自動車用エンジン点火装置のコイルへ給電するのに用い
られる、他の半導体装置の例である。この場合の制御回
路には、サージ保護素子13Aやダイオード14も搭載され
ている。これらの回路から構成された半導体装置30は、
最高周囲温度120℃の環境のもとで自動車用エンジンを
点火するのに使用された。自動車の走行距離10万キロメ
ートルに相当する稼働においても、本実施例半導体装置
30はその回路機能を維持することが確認された。
【００３２】〔実施例２〕本実施例では、前記実施例1
と同様のパワー半導体素子基体とその電気的動作を制御
する制御回路を搭載した半導体装置及びこの半導体装置
を用いた自動車用点火装置について説明する。ここで
は、制御回路形成用載置部材として、紙基材ポリエステ
ル樹脂基板(熱膨張率: 15ppm／℃)５を用いた。これ以
外の他の構成は、前記実施例1と同様である。
と同様のパワー半導体素子基体とその電気的動作を制御
する制御回路を搭載した半導体装置及びこの半導体装置
を用いた自動車用点火装置について説明する。ここで
は、制御回路形成用載置部材として、紙基材ポリエステ
ル樹脂基板(熱膨張率: 15ppm／℃)５を用いた。これ以
外の他の構成は、前記実施例1と同様である。
【００３３】以上のようにして製作された本実施例半導
体装置30は、不良発生率が0.001％以下であった。この
ように低い不良率が得られたのには、ろう付け(ろう材
３')による導体層４の溶解及び消失が抑制され、チップ
部品搭載部の電気的接続が確実になされたことが寄与し
ている。特に、ICチップ基体12を搭載した部分のろう材
バンプ３'による導体層４の溶解及び消失が抑制された
ことが、不良発生率を低いものにしている要因になって
いる。一方、Cu導体層のみを設けた載置部材としての紙
基材ポリエステル樹脂基板にチップ部品を搭載した比較
例半導体装置では、不良発生率は約2.5％であった。こ
の主要な原因は、ろう付けによる導体層の溶解及び消失
が促進されたため、チップ部品搭載部の電気的接続が不
十分であったことによる。
体装置30は、不良発生率が0.001％以下であった。この
ように低い不良率が得られたのには、ろう付け(ろう材
３')による導体層４の溶解及び消失が抑制され、チップ
部品搭載部の電気的接続が確実になされたことが寄与し
ている。特に、ICチップ基体12を搭載した部分のろう材
バンプ３'による導体層４の溶解及び消失が抑制された
ことが、不良発生率を低いものにしている要因になって
いる。一方、Cu導体層のみを設けた載置部材としての紙
基材ポリエステル樹脂基板にチップ部品を搭載した比較
例半導体装置では、不良発生率は約2.5％であった。こ
の主要な原因は、ろう付けによる導体層の溶解及び消失
が促進されたため、チップ部品搭載部の電気的接続が不
十分であったことによる。
【００３４】本実施例においても、高温放置試験による
ICチップ基体搭載部の断線不良の発生状況を追跡した。
紙基材ポリエステル樹脂基板５にCu導体層４とNiめっき
層４'を設けた本実施例に関する試料では、175℃×7000
hの試験では断線は見られない。これに対しCu導体のみ
を設けた比較試料では、250h以降で断線を生じている。
断線の要因は、ろう付け後の高温放置試験による熱処理
段階で、Cu導体とろう材バンプ３'との反応が更に進
み、導体の切断あるいは剥離が一層促進されたためであ
る。このように本実施例試料の場合は、比較試料より約
1桁高い信頼性を有している。
ICチップ基体搭載部の断線不良の発生状況を追跡した。
紙基材ポリエステル樹脂基板５にCu導体層４とNiめっき
層４'を設けた本実施例に関する試料では、175℃×7000
hの試験では断線は見られない。これに対しCu導体のみ
を設けた比較試料では、250h以降で断線を生じている。
断線の要因は、ろう付け後の高温放置試験による熱処理
段階で、Cu導体とろう材バンプ３'との反応が更に進
み、導体の切断あるいは剥離が一層促進されたためであ
る。このように本実施例試料の場合は、比較試料より約
1桁高い信頼性を有している。
【００３５】このように、第2導体層４'を設けることに
より、ろう付けに引き続いて175℃の高温放置試験が実
施されても、導体層４とろう材３'との反応を抑制する
ことができる。以上より、半導体装置30が高温の稼働条
件のもとにさらされた場合でも、Snを主成分とするろう
材３'とCu導体層４との固相拡散が促進され、Cu導体層
４がSnを含む合金ないし金属間化合物に変質することは
ない。したがって、前記合金ないし金属間化合物自体が
脆性を有することや、前記合金ないし金属間化合物の生
成に基づく基板５と導体層４間の接合力低下が抑えら
れ、固着チップ部品の基板からの剥離、導体層4自体の
断線、そして所期の回路機能が維持されなくなると言う
第２の問題を防止できる。
より、ろう付けに引き続いて175℃の高温放置試験が実
施されても、導体層４とろう材３'との反応を抑制する
ことができる。以上より、半導体装置30が高温の稼働条
件のもとにさらされた場合でも、Snを主成分とするろう
材３'とCu導体層４との固相拡散が促進され、Cu導体層
４がSnを含む合金ないし金属間化合物に変質することは
ない。したがって、前記合金ないし金属間化合物自体が
脆性を有することや、前記合金ないし金属間化合物の生
成に基づく基板５と導体層４間の接合力低下が抑えら
れ、固着チップ部品の基板からの剥離、導体層4自体の
断線、そして所期の回路機能が維持されなくなると言う
第２の問題を防止できる。
【００３６】ICチップ基体12の断線不良の発生状況は、
温度サイクル試験によっても確認した。樹脂モールドを
施した本実施例試料では、断線は500回までは見られず
それ以降で生じている。これに対し本実施例と同様の構
成であるが、樹脂モールドを施さない比較試料では、10
0回以降で断線を生じている。断線の要因はろう材バン
プ３'のクラック破壊である。以上のように、紙基材ポ
リエステル樹脂基板を適用した場合でも、モールドを施
した場合は、非モールド状態より高い信頼性を有してい
る。このような結果が得られた理由は、基本的には前記
実施例1の場合と同様である。このことにより、上述し
た第３の課題を克服できる理由でもある。
温度サイクル試験によっても確認した。樹脂モールドを
施した本実施例試料では、断線は500回までは見られず
それ以降で生じている。これに対し本実施例と同様の構
成であるが、樹脂モールドを施さない比較試料では、10
0回以降で断線を生じている。断線の要因はろう材バン
プ３'のクラック破壊である。以上のように、紙基材ポ
リエステル樹脂基板を適用した場合でも、モールドを施
した場合は、非モールド状態より高い信頼性を有してい
る。このような結果が得られた理由は、基本的には前記
実施例1の場合と同様である。このことにより、上述し
た第３の課題を克服できる理由でもある。
【００３７】以上の本実施例半導体装置30には、図８に
示した回路が形成されている。IGBT素子１のエミッタ及
びゲートは制御回路10と電気的に接続され、素子１の動
作はこの回路10により制御される。制御回路10には抵抗
11、ICチップ基体12、コンデンサ13が搭載され、これら
の素子はCu導体層4により接続されている。IGBT素子１
と制御回路10からはそれぞれ端子７が引き出されてい
る。半導体装置30はIGBT素子１とそれを制御する回路10
とから構成され、自動車用エンジン点火装置のコイルへ
給電するのに用いられた。この回路から構成された半導
体装置30は、最高周囲温度120℃の環境のもとで自動車
用エンジンを点火するのに使用された。自動車の走行距
離10万キロメートルに相当する稼働においても、本実施
例半導体装置30はその回路機能を維持することが確認さ
れた。
示した回路が形成されている。IGBT素子１のエミッタ及
びゲートは制御回路10と電気的に接続され、素子１の動
作はこの回路10により制御される。制御回路10には抵抗
11、ICチップ基体12、コンデンサ13が搭載され、これら
の素子はCu導体層4により接続されている。IGBT素子１
と制御回路10からはそれぞれ端子７が引き出されてい
る。半導体装置30はIGBT素子１とそれを制御する回路10
とから構成され、自動車用エンジン点火装置のコイルへ
給電するのに用いられた。この回路から構成された半導
体装置30は、最高周囲温度120℃の環境のもとで自動車
用エンジンを点火するのに使用された。自動車の走行距
離10万キロメートルに相当する稼働においても、本実施
例半導体装置30はその回路機能を維持することが確認さ
れた。
【００３８】〔実施例３〕本実施例では、パワー半導体
基体と制御回路を同一基板上に搭載した高周波電圧増幅
回路を有する半導体装置とこれを用いた電子装置につい
て説明する。
基体と制御回路を同一基板上に搭載した高周波電圧増幅
回路を有する半導体装置とこれを用いた電子装置につい
て説明する。
【００３９】パワー半導体素子基体1とその周辺回路素
子を搭載した半導体装置30は、図１０に示す断面構造を
有している。載置部材としてのガラス布基材ビスマレイ
ミド・トリアジン基板( 37×12×0.8mm、熱膨張率: 16p
pm／℃)５の一方の主面側に厚さ12μmの第1導体層とし
てのCu導体層４と第2導体層としてのPt導体層(厚さ:0.2
μm)４'を形成し、これら導体層４,４'の所定部にはん
だレジスト層15(図示を省略)を設け、他方の主面側に厚
さ12μmの第1導体層としてのCu導体層４aと第2導体層と
してのPt導体層４'aを形成し、そして導体層４及び４a
を接続するスルーホールCu導体４Aを形成している。導
体層４上には最終的にろう材３となる組成Sn−3.5wt％A
gのろう材粉末を含有したペーストを印刷し、この印刷
部にSiからなるMOS FETチップ基体１、ICチップ基体1
2、そしてコンデンサチップ13等のチップ部品を搭載し
て空気中で250±10℃に加熱した。引き続き、Niめっき
(厚さ: 3〜7μm,図示を省略)を設けたCu板２上に組成Sn
−52 wt ％Inなるろう材３'により基板５を固着し、パ
ワー半導体素子基体１と導体層４間に直径35μmのAu細
線６、そして、導体層４と端子７間に直径35μmのAu細
線６'を熱圧着ボンディングして、所定の高周波電圧増
幅回路を構成した。この増幅回路は最終的に図10の破線
で示すように、エポキシ樹脂8によるトランスファモー
ルドが施されている。エポキシ樹脂８は熱膨張率:16ppm
／℃、ガラス転移点:155℃、体積抵抗率:9×1015Ω・m
(RT)、曲げ強度:3×1015kgf ／mm2、曲げ弾性率:1600 k
gf／mm2なる特性を有している。トランスファモールド
は180℃のもとで実施し、次いで150℃のもとで2hの熱処
理を施して樹脂の硬化を促進させた。
子を搭載した半導体装置30は、図１０に示す断面構造を
有している。載置部材としてのガラス布基材ビスマレイ
ミド・トリアジン基板( 37×12×0.8mm、熱膨張率: 16p
pm／℃)５の一方の主面側に厚さ12μmの第1導体層とし
てのCu導体層４と第2導体層としてのPt導体層(厚さ:0.2
μm)４'を形成し、これら導体層４,４'の所定部にはん
だレジスト層15(図示を省略)を設け、他方の主面側に厚
さ12μmの第1導体層としてのCu導体層４aと第2導体層と
してのPt導体層４'aを形成し、そして導体層４及び４a
を接続するスルーホールCu導体４Aを形成している。導
体層４上には最終的にろう材３となる組成Sn−3.5wt％A
gのろう材粉末を含有したペーストを印刷し、この印刷
部にSiからなるMOS FETチップ基体１、ICチップ基体1
2、そしてコンデンサチップ13等のチップ部品を搭載し
て空気中で250±10℃に加熱した。引き続き、Niめっき
(厚さ: 3〜7μm,図示を省略)を設けたCu板２上に組成Sn
−52 wt ％Inなるろう材３'により基板５を固着し、パ
ワー半導体素子基体１と導体層４間に直径35μmのAu細
線６、そして、導体層４と端子７間に直径35μmのAu細
線６'を熱圧着ボンディングして、所定の高周波電圧増
幅回路を構成した。この増幅回路は最終的に図10の破線
で示すように、エポキシ樹脂8によるトランスファモー
ルドが施されている。エポキシ樹脂８は熱膨張率:16ppm
／℃、ガラス転移点:155℃、体積抵抗率:9×1015Ω・m
(RT)、曲げ強度:3×1015kgf ／mm2、曲げ弾性率:1600 k
gf／mm2なる特性を有している。トランスファモールド
は180℃のもとで実施し、次いで150℃のもとで2hの熱処
理を施して樹脂の硬化を促進させた。
【００４０】本実施例半導体装置30に−40〜125℃の温
度サイクルを1000回与えたが、MOS FETチップ基体1、IC
チップ基体12、そしてコンデンサチップ13等のチップ部
品搭載部における導体層４,４',４a,４'a及びろう材３,
３'には何らの異常もみられなかった。並行して、本実
施例半導体装置30に150℃の高温放置試験(1000h)を施し
たが、チップ部品の基板５からの剥離、導体層４,４',
４a,４'aの断線、回路機能の劣化等は観測されなかっ
た。また、上記高温放置試験による基板５とCu板２との
間の剥離も観測されなかった。以上のように優れた信頼
性が得られたのは、ろう材３,３'による導体層４,４aの
溶解、消失を抑制し、樹脂モールド８による拘束により
チップ部品接続部のろう材３,３'の変形を抑制できたこ
とによる。
度サイクルを1000回与えたが、MOS FETチップ基体1、IC
チップ基体12、そしてコンデンサチップ13等のチップ部
品搭載部における導体層４,４',４a,４'a及びろう材３,
３'には何らの異常もみられなかった。並行して、本実
施例半導体装置30に150℃の高温放置試験(1000h)を施し
たが、チップ部品の基板５からの剥離、導体層４,４',
４a,４'aの断線、回路機能の劣化等は観測されなかっ
た。また、上記高温放置試験による基板５とCu板２との
間の剥離も観測されなかった。以上のように優れた信頼
性が得られたのは、ろう材３,３'による導体層４,４aの
溶解、消失を抑制し、樹脂モールド８による拘束により
チップ部品接続部のろう材３,３'の変形を抑制できたこ
とによる。
【００４１】図１１は半導体装置の入力電圧波形及び出
力電圧波形を示すグラフである。出力電圧は35Vと入力
電圧の0.7Vに対して50倍の値が得られ、そして出力電圧
波形も立上がり及び立下がりとも0.2ns以下の時定数を
示している。この結果は、半導体装置30は250MHz帯の高
周波電圧制御用として実用可能なことを示唆している。
上記装置30は最終的に画素3000×3000のテレビジョン装
置に組み込まれた。この結果、テレビジョン装置は高精
細な画像を表示した。
力電圧波形を示すグラフである。出力電圧は35Vと入力
電圧の0.7Vに対して50倍の値が得られ、そして出力電圧
波形も立上がり及び立下がりとも0.2ns以下の時定数を
示している。この結果は、半導体装置30は250MHz帯の高
周波電圧制御用として実用可能なことを示唆している。
上記装置30は最終的に画素3000×3000のテレビジョン装
置に組み込まれた。この結果、テレビジョン装置は高精
細な画像を表示した。
【００４２】〔実施例４〕本実施例では、紙基材フェノ
ール樹脂(熱膨張率: 19ppm／℃)からなる基板上にパワ
ー半導体基体と制御回路を搭載した高周波電圧増幅回路
を有する半導体装置とこれを用いた電子装置について説
明する。
ール樹脂(熱膨張率: 19ppm／℃)からなる基板上にパワ
ー半導体基体と制御回路を搭載した高周波電圧増幅回路
を有する半導体装置とこれを用いた電子装置について説
明する。
【００４３】紙基材フェノール樹脂基板５上にパワー半
導体素子基体１とその周辺回路素子を搭載した半導体装
置30は、図１０と同様の断面構造を有している。他の構
成は前記実施例３と同様である。
導体素子基体１とその周辺回路素子を搭載した半導体装
置30は、図１０と同様の断面構造を有している。他の構
成は前記実施例３と同様である。
【００４４】本実施例半導体装置30に−40〜125℃の温
度サイクルを1000回与えたが、MOS FETチップ基体１、I
Cチップ基体12、そしてコンデンサチップ13等のチップ
部品搭載部における導体層４及びろう材３には何らの異
常もみられなかった。並行して、本実施例半導体装置30
に150℃の高温放置試験(1000h)を施したが、チップ部品
の基板５からの剥離、導体層４の断線、回路機能の劣化
等は観測されなかった。また、上記高温放置試験による
基板５とCu板２との間の剥離も観測されなかった。以上
のように優れた信頼性が得られたのは、上記実施例３と
同様の理由に基づく。
度サイクルを1000回与えたが、MOS FETチップ基体１、I
Cチップ基体12、そしてコンデンサチップ13等のチップ
部品搭載部における導体層４及びろう材３には何らの異
常もみられなかった。並行して、本実施例半導体装置30
に150℃の高温放置試験(1000h)を施したが、チップ部品
の基板５からの剥離、導体層４の断線、回路機能の劣化
等は観測されなかった。また、上記高温放置試験による
基板５とCu板２との間の剥離も観測されなかった。以上
のように優れた信頼性が得られたのは、上記実施例３と
同様の理由に基づく。
【００４５】また、半導体装置30の入力電圧波形及び出
力電圧波形を調べた。この結果、出力電圧は35Vと入力
電圧の0.7Vに対して50倍の値が得られ、そして出力電圧
波形も立上がり及び立下がりとも0.2ns以下の時定数を
示していることが確認された。この結果は、上記実施例
３と同様に、半導体装置30は250MHz帯の高周波電圧制御
用として実用可能なことを示唆している。上記装置30は
最終的に画素3000×3000のテレビジョン装置に組み込ま
れた。この結果、テレビジョン装置は高精細な画像を表
示した。
力電圧波形を調べた。この結果、出力電圧は35Vと入力
電圧の0.7Vに対して50倍の値が得られ、そして出力電圧
波形も立上がり及び立下がりとも0.2ns以下の時定数を
示していることが確認された。この結果は、上記実施例
３と同様に、半導体装置30は250MHz帯の高周波電圧制御
用として実用可能なことを示唆している。上記装置30は
最終的に画素3000×3000のテレビジョン装置に組み込ま
れた。この結果、テレビジョン装置は高精細な画像を表
示した。
【００４６】以上までに、実施例を用いて本発明を説明
した。しかし、本発明は実施例に記載の事項のみに限定
されるものではない。
した。しかし、本発明は実施例に記載の事項のみに限定
されるものではない。
【００４７】本発明において、半導体装置30は負荷に給
電する電気回路に組み込まれて使用される。このように
して使用される装置は、本発明で言う電子装置である。
この際、(1)半導体装置が、回転装置に給電する電気回
路に組み込まれて、上記回転装置の回転速度を制御する
か、もしくは、それ自体が移動するシステム(例えば、
電車、エレベータ、エスカレータ、ベルトコンベア)に
回転装置とともに組み込まれて上記移動システムの移動
速度を制御する場合、(2)前記回転装置に給電する電気
回路がインバータ回路である場合、(3)半導体装置が流
体を撹拌又は流動させる装置に組み込まれて、被撹拌物
又は被流動物の移動速度を制御する場合、(4)半導体装
置が物体を加工する装置に組み込まれて、被加工物の研
削速度を制御する場合、(5)半導体装置が発光体に組み
込まれて、上記発光体の放出光量を制御する場合、そし
て、(6)半導体装置が出力周波数50Hzないし30kHzで作動
する場合にも、上記実施例の場合と同様の効果、利点を
享受できる。
電する電気回路に組み込まれて使用される。このように
して使用される装置は、本発明で言う電子装置である。
この際、(1)半導体装置が、回転装置に給電する電気回
路に組み込まれて、上記回転装置の回転速度を制御する
か、もしくは、それ自体が移動するシステム(例えば、
電車、エレベータ、エスカレータ、ベルトコンベア)に
回転装置とともに組み込まれて上記移動システムの移動
速度を制御する場合、(2)前記回転装置に給電する電気
回路がインバータ回路である場合、(3)半導体装置が流
体を撹拌又は流動させる装置に組み込まれて、被撹拌物
又は被流動物の移動速度を制御する場合、(4)半導体装
置が物体を加工する装置に組み込まれて、被加工物の研
削速度を制御する場合、(5)半導体装置が発光体に組み
込まれて、上記発光体の放出光量を制御する場合、そし
て、(6)半導体装置が出力周波数50Hzないし30kHzで作動
する場合にも、上記実施例の場合と同様の効果、利点を
享受できる。
【００４８】本発明において、半導体基体１やICチップ
基体12になり得る素材は、Si(4.2ppm／℃),Ge (5.8ppm
／℃),GaAs( 6.5ppm／℃),GaP( 5.3ppm／℃),SiC(3.5pp
m／℃)等である。これらの素材からなる半導体素子を搭
載することに何らの制約もない。
基体12になり得る素材は、Si(4.2ppm／℃),Ge (5.8ppm
／℃),GaAs( 6.5ppm／℃),GaP( 5.3ppm／℃),SiC(3.5pp
m／℃)等である。これらの素材からなる半導体素子を搭
載することに何らの制約もない。
【００４９】図１２は本発明の変形例を示す断面図であ
る。基板５上に導体層４,４'が形成され、この導体層
４,４'にろう材バンプ３'によりICチップ基体12が接続
され、基板５、ICチップ基体12、ろう材バンプ３'がポ
ッティング法によるモールド樹脂８で封止された形態を
含む半導体装置30の場合でも、本発明の範囲に属する。
る。基板５上に導体層４,４'が形成され、この導体層
４,４'にろう材バンプ３'によりICチップ基体12が接続
され、基板５、ICチップ基体12、ろう材バンプ３'がポ
ッティング法によるモールド樹脂８で封止された形態を
含む半導体装置30の場合でも、本発明の範囲に属する。
【００５０】モールド樹脂８としては、ゴム変性エポキ
シ、ビスフェノール系エポキシ、ビスエポキシ等に、フ
ィラーとしてZnO,SiO2,アルミナ,ガラス,窒化アルミニ
ウム,炭化珪素等の粉末を添加したような組成物を用い
てもよい。
シ、ビスフェノール系エポキシ、ビスエポキシ等に、フ
ィラーとしてZnO,SiO2,アルミナ,ガラス,窒化アルミニ
ウム,炭化珪素等の粉末を添加したような組成物を用い
てもよい。
【００５１】
【発明の効果】本発明によれば、チップ部品を載置部材
にろう付けして固着する際の過剰な界面反応を抑制し、
製造時あるいは運転時の熱的及び機械的変化によるろう
付け部の破損を防止し、製造歩留りや信頼性の高い半導
体装置とこれを用いた電子装置を提供することができ
る。
にろう付けして固着する際の過剰な界面反応を抑制し、
製造時あるいは運転時の熱的及び機械的変化によるろう
付け部の破損を防止し、製造歩留りや信頼性の高い半導
体装置とこれを用いた電子装置を提供することができ
る。
【図１】本発明半導体装置を説明する鳥瞰図及び断面図
である。
である。
【図２】チップ部品搭載部の断面構造模式図である。
【図３】ICチップ基体搭載部の詳細を説明する断面模式
図である。
図である。
【図４】溶融したろう材槽中にディップした場合のCu体
層の残留厚さを示すグラフである。
層の残留厚さを示すグラフである。
【図５】チップ部品を搭載したろう付け部における金属
のデプスプロファイルを示すグラフである。
のデプスプロファイルを示すグラフである。
【図６】温度サイクル試験によるICチップ基体の断線不
良の発生状況を示すグラフである。
良の発生状況を示すグラフである。
【図７】高温放置試験によるICチップ基体搭載部の断線
不良の発生状況を示すグラフである。
不良の発生状況を示すグラフである。
【図８】一実施例半導体装置の回路を説明する図であ
る。
る。
【図９】他の半導体装置の回路を説明する図である。
【図１０】他実施例半導体装置を説明する断面図であ
る。
る。
【図１１】他実施例半導体装置の入力電圧波形及び出力
電圧波形を示すグラフである。
電圧波形を示すグラフである。
【図１２】本発明の変形例を示す断面図である。
１…半導体基体,IGBTチップ,MOS FETチップ基体、２…C
uベース板、３,３'…ろう材、４,４'…Ag−Pt厚膜導体,
導体層、４A…スルーホールAg−Pt厚膜導体、５…基板,
ガラスエポキシ基板、６,６'…Alワイヤ,Au細線、７…
端子、８…エポキシ樹脂,モールド樹脂、９…シリコー
ン樹脂接着剤、10…制御回路、11…厚膜抵抗、12…ICチ
ップ基体、13…コンデンサチップ、13A…サージ保護素
子、14…ガラススリーブ型ツェナーダイオードチップ,
ダイオード、15…オーバコートガラス層、30…半導体装
置。
uベース板、３,３'…ろう材、４,４'…Ag−Pt厚膜導体,
導体層、４A…スルーホールAg−Pt厚膜導体、５…基板,
ガラスエポキシ基板、６,６'…Alワイヤ,Au細線、７…
端子、８…エポキシ樹脂,モールド樹脂、９…シリコー
ン樹脂接着剤、10…制御回路、11…厚膜抵抗、12…ICチ
ップ基体、13…コンデンサチップ、13A…サージ保護素
子、14…ガラススリーブ型ツェナーダイオードチップ,
ダイオード、15…オーバコートガラス層、30…半導体装
置。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 35/26 ３１０ Ｈ０１Ｌ 23/30 Ｒ
Claims (2)
- 【請求項１】 半導体基体が樹脂を主成分とする載置部
材上に、Snからなるろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,
Zn,AuそしてInの群から選択された２種以上の物質から
なるろう材で構成されたバンプにより固着され、該半導
体基体、該バンプ及び該載置部材が熱硬化性樹脂でモー
ルドされたことを特徴とする半導体装置。 - 【請求項２】 半導体基体が樹脂を主成分とする載置部
材上に、Snからなるろう材又はSn,Sb,Ag, Cu, Ni,P,Bi,
Zn,AuそしてInの群から選択された２種以上の物質から
なるろう材で構成されたバンプにより固着され、該半導
体基体、該バンプ及び該載置部材が熱硬化性樹脂でモー
ルドされた半導体装置が、負荷に給電する回路に組み込
まれたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36036099A JP2001176927A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置及びそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36036099A JP2001176927A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置及びそれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176927A true JP2001176927A (ja) | 2001-06-29 |
Family
ID=18469076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36036099A Pending JP2001176927A (ja) | 1999-12-20 | 1999-12-20 | 半導体装置及びそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005095977A (ja) * | 2003-08-26 | 2005-04-14 | Sanyo Electric Co Ltd | 回路装置 |
| KR20230005869A (ko) * | 2020-04-30 | 2023-01-10 | 센주긴조쿠고교 가부시키가이샤 | 납 프리 또한 안티몬 프리의 땜납 합금, 땜납 볼, Ball Grid Array 및 땜납 조인트 |
-
1999
- 1999-12-20 JP JP36036099A patent/JP2001176927A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005095977A (ja) * | 2003-08-26 | 2005-04-14 | Sanyo Electric Co Ltd | 回路装置 |
| KR20230005869A (ko) * | 2020-04-30 | 2023-01-10 | 센주긴조쿠고교 가부시키가이샤 | 납 프리 또한 안티몬 프리의 땜납 합금, 땜납 볼, Ball Grid Array 및 땜납 조인트 |
| KR102668702B1 (ko) | 2020-04-30 | 2024-05-24 | 센주긴조쿠고교 가부시키가이샤 | 납 프리 또한 안티몬 프리의 땜납 합금, 땜납 볼, Ball Grid Array 및 땜납 조인트 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414388B2 (ja) | 電子機器 | |
| KR100548114B1 (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
| TWI233684B (en) | Electronic device | |
| JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
| JP2821229B2 (ja) | 電子回路装置 | |
| JP3757881B2 (ja) | はんだ | |
| EP1760783B1 (en) | Semiconductor device | |
| JP3226213B2 (ja) | 半田材料及びそれを用いた電子部品 | |
| JP2002307188A (ja) | Ｚｎ−Ａｌ系はんだを用いた製品 | |
| JP2004174522A (ja) | 複合はんだ、その製造方法および電子機器 | |
| JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
| EP2312627A2 (en) | Semiconductor device and on-vehicle AC generator | |
| US20020155024A1 (en) | Lead-free solder compositions | |
| JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
| JP5331322B2 (ja) | 半導体装置 | |
| Frear | Packaging materials | |
| US20040241039A1 (en) | High temperature lead-free solder compositions | |
| JP2001237279A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JP4432541B2 (ja) | 電子機器 | |
| JP2001237272A (ja) | 半導体装置及びこれを用いた電子装置 | |
| JPH10135377A (ja) | モールド型半導体装置 | |
| JP2001176927A (ja) | 半導体装置及びそれを用いた電子装置 | |
| Frear et al. | Emerging materials challenges in microelectronics packaging | |
| JP2000353709A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JP2002076029A (ja) | ろう材とそれを用いた半導体装置および電子装置 |