JP2001169188A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2001169188A JP2001169188A JP34832199A JP34832199A JP2001169188A JP 2001169188 A JP2001169188 A JP 2001169188A JP 34832199 A JP34832199 A JP 34832199A JP 34832199 A JP34832199 A JP 34832199A JP 2001169188 A JP2001169188 A JP 2001169188A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- capacitor
- level
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 固体撮像素子のアナログ信号出力を、Ａ／Ｄ
変換器を用いてデジタル信号化し、以降の信号処理を行
なうビデオカメラ信号処理に係り、特にＡ／Ｄ変換前の
アナログ映像信号のオフセット電圧を一定に保つように
する。 【解決手段】 充放電を行なうコンデンサと、オフセッ
トを決定するバイアス用コンデンサを分離独立させ、さ
らにライン毎に時分割した交互動作としたことにより、
１ライン期間内でクランプ用コンデンサの充放電による
影響を受けない、安定した映像信号を得ることができ、
高精度のクランプ動作が実現可能となる。
変換器を用いてデジタル信号化し、以降の信号処理を行
なうビデオカメラ信号処理に係り、特にＡ／Ｄ変換前の
アナログ映像信号のオフセット電圧を一定に保つように
する。 【解決手段】 充放電を行なうコンデンサと、オフセッ
トを決定するバイアス用コンデンサを分離独立させ、さ
らにライン毎に時分割した交互動作としたことにより、
１ライン期間内でクランプ用コンデンサの充放電による
影響を受けない、安定した映像信号を得ることができ、
高精度のクランプ動作が実現可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、固体撮像素子の
アナログ信号出力を、Ａ／Ｄ変換器を用いてデジタル信
号化し、以降の信号処理を行なうビデオカメラ信号処理
に係り、特にＡ／Ｄ変換前のアナログ映像信号のオフセ
ット電圧を一定に保つためのクランプ回路に関する。
アナログ信号出力を、Ａ／Ｄ変換器を用いてデジタル信
号化し、以降の信号処理を行なうビデオカメラ信号処理
に係り、特にＡ／Ｄ変換前のアナログ映像信号のオフセ
ット電圧を一定に保つためのクランプ回路に関する。
【０００２】
【従来の技術】図３は、単一のコンデンサを用いた従来
のフィードバッククランプ回路について説明するための
ブロック図である。
のフィードバッククランプ回路について説明するための
ブロック図である。
【０００３】固体撮像素子１１から読み出されたアナロ
グ映像信号ＯＳは、まず相関二重サンプリング（ＣＤ
Ｓ）と呼ばれるノイズ低減回路１２に入力される。ノイ
ズ低減回路１２では、画素単位でのサンプルホールドを
行い、基準レベルから信号レベルを差し引いた演算結果
を出力する。
グ映像信号ＯＳは、まず相関二重サンプリング（ＣＤ
Ｓ）と呼ばれるノイズ低減回路１２に入力される。ノイ
ズ低減回路１２では、画素単位でのサンプルホールドを
行い、基準レベルから信号レベルを差し引いた演算結果
を出力する。
【０００４】この演算結果を利得制御アンプ１３で増幅
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号のオフセット電圧（ＤＣ成分）を
常に一定レベルに保ち、次のＡ／Ｄ変換器１５に入力す
る。Ａ／Ｄ変換器１５から出力されるデジタル映像信号
ＤＳは、基準黒信号ＯＢのレベルが一定に保持されてい
る。デジタル映像信号ＤＳはデジタル信号処理回路１６
に入力され、所望の信号処理を行い、その出力端子１
７，１８よりそれぞれ輝度（Ｙ）信号、色（Ｕ／Ｖ）信
号が出力される。
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号のオフセット電圧（ＤＣ成分）を
常に一定レベルに保ち、次のＡ／Ｄ変換器１５に入力す
る。Ａ／Ｄ変換器１５から出力されるデジタル映像信号
ＤＳは、基準黒信号ＯＢのレベルが一定に保持されてい
る。デジタル映像信号ＤＳはデジタル信号処理回路１６
に入力され、所望の信号処理を行い、その出力端子１
７，１８よりそれぞれ輝度（Ｙ）信号、色（Ｕ／Ｖ）信
号が出力される。
【０００５】ところで、基準黒信号ＯＢのレベルが一定
に保持されたデジタル映像信号ＤＳが入力されたデジタ
ル信号処理回路１６では、基準黒信号ＯＢを基準にして
信号処理を考慮すればよいことからデジタル信号処理を
より簡単に実現できる。
に保持されたデジタル映像信号ＤＳが入力されたデジタ
ル信号処理回路１６では、基準黒信号ＯＢを基準にして
信号処理を考慮すればよいことからデジタル信号処理を
より簡単に実現できる。
【０００６】デジタル映像信号ＤＳは、比較器１９にも
入力し、予め設定したい基準黒信号ＯＢのレベルに基づ
いた設定値Ｒｆと比較する。この比較結果の内、１ライ
ン中に含まれる基準黒信号ＯＢのレベルとの比較結果の
みを、１ライン中の基準黒信号ＯＢ期間に発生させる基
準黒信号クランプパルスＯＢＰとＡＮＤゲート２０，２
１で抽出し、ＡＮＤゲート２０，２１の出力信号を用い
て、スイッチＳＷ１，ＳＷ２をオン／オフして、コンデ
ンサＣを充電／放電し、デジタル映像信号ＤＳの基準黒
信号ＯＢのレベルが常に一定になるようにコンデンサＣ
のＤＣ電圧値を可変して、クランプ回路１４のクランプ
レベルを可変させてアナログ映像信号のオフセット電圧
を調整する。
入力し、予め設定したい基準黒信号ＯＢのレベルに基づ
いた設定値Ｒｆと比較する。この比較結果の内、１ライ
ン中に含まれる基準黒信号ＯＢのレベルとの比較結果の
みを、１ライン中の基準黒信号ＯＢ期間に発生させる基
準黒信号クランプパルスＯＢＰとＡＮＤゲート２０，２
１で抽出し、ＡＮＤゲート２０，２１の出力信号を用い
て、スイッチＳＷ１，ＳＷ２をオン／オフして、コンデ
ンサＣを充電／放電し、デジタル映像信号ＤＳの基準黒
信号ＯＢのレベルが常に一定になるようにコンデンサＣ
のＤＣ電圧値を可変して、クランプ回路１４のクランプ
レベルを可変させてアナログ映像信号のオフセット電圧
を調整する。
【０００７】このような単一コンデンサを用いたフィー
ドバッククランプ回路では、コンデンサの充放電を行な
う際に、映像信号に影響（変動）を与えてしまう。すな
わち、影響を受けた映像信号が比較器に入力されるた
め、高精度のクランプ動作が実現できない。また、固体
撮像素子から出力されるアナログ映像信号に、ライン毎
の変動が存在しても、追従できず結果として補正できな
いという問題があった。
ドバッククランプ回路では、コンデンサの充放電を行な
う際に、映像信号に影響（変動）を与えてしまう。すな
わち、影響を受けた映像信号が比較器に入力されるた
め、高精度のクランプ動作が実現できない。また、固体
撮像素子から出力されるアナログ映像信号に、ライン毎
の変動が存在しても、追従できず結果として補正できな
いという問題があった。
【０００８】
【発明が解決しようとする課題】上記したように、単一
のコンデンサを用いた、従来のクランプ回路では、フィ
ードバックループの応答速度が速いため、先に比較した
結果と今回比較した結果に混同が生じ、その結果映像信
号が変動してしまう、という問題があった。
のコンデンサを用いた、従来のクランプ回路では、フィ
ードバックループの応答速度が速いため、先に比較した
結果と今回比較した結果に混同が生じ、その結果映像信
号が変動してしまう、という問題があった。
【０００９】この発明は、充放電による映像信号への影
響がないので、高精度なクランプ動作を実現できるとと
もに、固体撮像素子の出力信号にライン毎の変動が含ま
れていても補正可能とするクランプ回路を提供する。
響がないので、高精度なクランプ動作を実現できるとと
もに、固体撮像素子の出力信号にライン毎の変動が含ま
れていても補正可能とするクランプ回路を提供する。
【００１０】
【課題を解決するための手段】上記した課題を解決する
ために、この発明のクランプ回路は、固体撮像素子から
得られるライン毎に異なる電圧を、それぞれ第１及び第
２のコンデンサに貯え、この貯えられた電圧を基準レベ
ルとしてアナログクランプを行うビデオカメラ信号処理
する回路にあって、前記固体撮像素子からライン毎に得
られる基準黒信号レベルを判定し、前記アナログクラン
プレベルを調整する前記第１のコンデンサの充放電を行
なう場合に、前記レベル判定結果を１ライン分遅延した
出力に基づき、前記第２のコンデンサの充放電を行な
い、以降前記第１及び第２のコンデンサの充放電を、順
次ライン毎に交互に繰り返すようにしたことを特徴とす
る。
ために、この発明のクランプ回路は、固体撮像素子から
得られるライン毎に異なる電圧を、それぞれ第１及び第
２のコンデンサに貯え、この貯えられた電圧を基準レベ
ルとしてアナログクランプを行うビデオカメラ信号処理
する回路にあって、前記固体撮像素子からライン毎に得
られる基準黒信号レベルを判定し、前記アナログクラン
プレベルを調整する前記第１のコンデンサの充放電を行
なう場合に、前記レベル判定結果を１ライン分遅延した
出力に基づき、前記第２のコンデンサの充放電を行な
い、以降前記第１及び第２のコンデンサの充放電を、順
次ライン毎に交互に繰り返すようにしたことを特徴とす
る。
【００１１】上記した手段により、充放電を行なう第１
のコンデンサと、オフセットを決定するバイアス用第２
のコンデンサを分離独立させ、これらのコンデンサをラ
イン毎に時分割した交互動作としたことにより、１ライ
ン期間内でクランプ用コンデンサの充放電による影響を
受けない、安定した映像信号を得ることができ、高精度
のクランプ動作を実現することができる。
のコンデンサと、オフセットを決定するバイアス用第２
のコンデンサを分離独立させ、これらのコンデンサをラ
イン毎に時分割した交互動作としたことにより、１ライ
ン期間内でクランプ用コンデンサの充放電による影響を
受けない、安定した映像信号を得ることができ、高精度
のクランプ動作を実現することができる。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。
いて、図面を参照しながら詳細に説明する。
【００１３】図１は、この発明の一実施の形態について
説明するためのブロック図であり、図３と同一の構成部
分には同一の符号を付して説明する。
説明するためのブロック図であり、図３と同一の構成部
分には同一の符号を付して説明する。
【００１４】すなわち、固体撮像素子１１より光電変換
されて出力されるアナログ映像信号ＯＳは、まず相関二
重サンプリング（ＣＤＳ）と呼ばれるノイズ低減回路１
２に入力される。ノイズ低減回路１２では、画素単位で
のサンプルホールドを行い、基準レベルから信号レベル
を差し引いた演算結果を出力する。
されて出力されるアナログ映像信号ＯＳは、まず相関二
重サンプリング（ＣＤＳ）と呼ばれるノイズ低減回路１
２に入力される。ノイズ低減回路１２では、画素単位で
のサンプルホールドを行い、基準レベルから信号レベル
を差し引いた演算結果を出力する。
【００１５】この演算結果を利得制御アンプ１３で増幅
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号ＯＳのオフセット電圧（ＤＣ成
分）を常に一定レベルに保ち、次のＡ／Ｄ変換器１５に
入力する。Ａ／Ｄ変換器１５から出力されるデジタル映
像信号ＤＳは、基準黒信号ＯＢのレベルが一定に保持さ
れた状態で次段のデジタル信号処理回路１６に入力す
る。デジタル信号処理回路１６では、一定に保持された
基準黒信号ＯＢを基準にして信号処理を考慮すればよい
ことから、デジタル信号処理をより簡単に実現すること
ができる。デジタル信号処理回路１６の出力端子１７，
１８からは、信号処理された輝度（Ｙ）信号、色（Ｕ／
Ｖ）信号がそれぞれ出力される。
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号ＯＳのオフセット電圧（ＤＣ成
分）を常に一定レベルに保ち、次のＡ／Ｄ変換器１５に
入力する。Ａ／Ｄ変換器１５から出力されるデジタル映
像信号ＤＳは、基準黒信号ＯＢのレベルが一定に保持さ
れた状態で次段のデジタル信号処理回路１６に入力す
る。デジタル信号処理回路１６では、一定に保持された
基準黒信号ＯＢを基準にして信号処理を考慮すればよい
ことから、デジタル信号処理をより簡単に実現すること
ができる。デジタル信号処理回路１６の出力端子１７，
１８からは、信号処理された輝度（Ｙ）信号、色（Ｕ／
Ｖ）信号がそれぞれ出力される。
【００１６】デジタル映像信号ＤＳは、比較器１９にも
入力される。比較器１９では、予め設定された基準黒信
号ＯＢのレベルに基づく任意の設定値Ｒｆとデジタル映
像信号ＤＳが比較され、Ｒｆ＞ＤＳの場合には出力信号
Ｄ１が“Ｈ”に、Ｒｆ＜ＤＳの場合には出力信号Ｄ２が
“Ｈ”になる。Ｒｆ＝ＤＳの場合は、出力信号Ｄ１，Ｄ
２は、それぞれ“Ｌ”となる。この出力信号Ｄ１，Ｄ２
は、それぞれ１ビットである。
入力される。比較器１９では、予め設定された基準黒信
号ＯＢのレベルに基づく任意の設定値Ｒｆとデジタル映
像信号ＤＳが比較され、Ｒｆ＞ＤＳの場合には出力信号
Ｄ１が“Ｈ”に、Ｒｆ＜ＤＳの場合には出力信号Ｄ２が
“Ｈ”になる。Ｒｆ＝ＤＳの場合は、出力信号Ｄ１，Ｄ
２は、それぞれ“Ｌ”となる。この出力信号Ｄ１，Ｄ２
は、それぞれ１ビットである。
【００１７】続いて、出力信号Ｄ１，Ｄ２は１ライン分
遅延させる遅延線（シフトレジスタ）１１１に入力さ
れ、１ライン分遅れた出力信号ＤＤ１，ＤＤ２となる。
出力信号ＤＤ１，ＤＤ２は、１ライン前における比較器
１９の比較結果である。出力信号ＤＤ１，ＤＤ２は、１
ライン中に含まれる基準黒信号ＯＢとの比較結果のみを
抽出させるためのＡＮＤゲート２０，２１に入力され
る。
遅延させる遅延線（シフトレジスタ）１１１に入力さ
れ、１ライン分遅れた出力信号ＤＤ１，ＤＤ２となる。
出力信号ＤＤ１，ＤＤ２は、１ライン前における比較器
１９の比較結果である。出力信号ＤＤ１，ＤＤ２は、１
ライン中に含まれる基準黒信号ＯＢとの比較結果のみを
抽出させるためのＡＮＤゲート２０，２１に入力され
る。
【００１８】ＡＮＤゲート２０，２１には、１ラインの
基準黒信号ＯＢの期間のみ“Ｈ”を出力する基準黒信号
クランプパルスＯＢＰを共通に入力する。クランプパル
スＯＢＰが“Ｈ”で、かつ比較結果ＤＤ１が“Ｈ”の場
合には、ＡＮＤゲート２０の出力信号が“Ｈ”となり、
スイッチＳＷ１がオンしてコンデンサＣ１（もしくは、
コンデンサＣ２）を充電して電圧を上昇させる。
基準黒信号ＯＢの期間のみ“Ｈ”を出力する基準黒信号
クランプパルスＯＢＰを共通に入力する。クランプパル
スＯＢＰが“Ｈ”で、かつ比較結果ＤＤ１が“Ｈ”の場
合には、ＡＮＤゲート２０の出力信号が“Ｈ”となり、
スイッチＳＷ１がオンしてコンデンサＣ１（もしくは、
コンデンサＣ２）を充電して電圧を上昇させる。
【００１９】逆に、クランプパルスＯＢＰが“Ｈ”で、
かつ比較結果ＤＤ２が“Ｈ”の場合には、ＡＮＤゲート
２１の出力信号が“Ｈ”となり、スイッチＳＷ２がオン
してコンデンサＣ１（もしくは、コンデンサＣ２）を放
電して電圧を下降させる。
かつ比較結果ＤＤ２が“Ｈ”の場合には、ＡＮＤゲート
２１の出力信号が“Ｈ”となり、スイッチＳＷ２がオン
してコンデンサＣ１（もしくは、コンデンサＣ２）を放
電して電圧を下降させる。
【００２０】スイッチＳＷ３〜ＳＷ６は、ライン毎のオ
ン／オフ動作を実現させるために、共通のラインインデ
ックス信号ＬＩとインバータ１１２で制御する。
ン／オフ動作を実現させるために、共通のラインインデ
ックス信号ＬＩとインバータ１１２で制御する。
【００２１】スイッチＳＷ１，ＳＷ２には、スイッチＳ
Ｗ３，ＳＷ４が並列に接続されている。スイッチＳＷ
３，ＳＷ４は、ライン毎に交互にオンし、コンデンサＣ
１，Ｃ２への充放電を振り分けている。
Ｗ３，ＳＷ４が並列に接続されている。スイッチＳＷ
３，ＳＷ４は、ライン毎に交互にオンし、コンデンサＣ
１，Ｃ２への充放電を振り分けている。
【００２２】コンデンサＣ１，Ｃ２には、さらにスイッ
チＳＷ５，ＳＷ６が接続されており、これらスイッチＳ
Ｗ５，ＳＷ６もライン毎に交互にオンし、クランプ回路
１４のクランプレベルとなるバイアス電圧Ｖｂを決定す
るコンデンサを選択している。スイッチＳＷ３とＳＷ６
が同時にオンし、ＳＷ４とＳＷ５が同時にオフする構成
をとっている。スイッチＳＷ５，ＳＷ６は瞬時に切換
り、かつ１ライン期間内で充放電の影響を受けない安定
したコンデンサ蓄積電圧でバイアス電圧Ｖｂを決定でき
る。
チＳＷ５，ＳＷ６が接続されており、これらスイッチＳ
Ｗ５，ＳＷ６もライン毎に交互にオンし、クランプ回路
１４のクランプレベルとなるバイアス電圧Ｖｂを決定す
るコンデンサを選択している。スイッチＳＷ３とＳＷ６
が同時にオンし、ＳＷ４とＳＷ５が同時にオフする構成
をとっている。スイッチＳＷ５，ＳＷ６は瞬時に切換
り、かつ１ライン期間内で充放電の影響を受けない安定
したコンデンサ蓄積電圧でバイアス電圧Ｖｂを決定でき
る。
【００２３】このように、コンデンサに充電される期間
と比較器が動作している期間が重ならないということか
ら、比較動作が確実に行われることにより、映像信号へ
の影響を軽減することができる。
と比較器が動作している期間が重ならないということか
ら、比較動作が確実に行われることにより、映像信号へ
の影響を軽減することができる。
【００２４】なお、この実施の形態では、遅延線１１１
がＡＮＤゲート２０，２１の前に存在する構成である
が、１１１と２０，２１の順序は動作に影響しないの
で、ＡＮＤゲート２０，２１の後に遅延線１１１が存在
する逆の構成でも構わない。
がＡＮＤゲート２０，２１の前に存在する構成である
が、１１１と２０，２１の順序は動作に影響しないの
で、ＡＮＤゲート２０，２１の後に遅延線１１１が存在
する逆の構成でも構わない。
【００２５】図２は、この発明の他の実施の形態につい
て説明するためのブロック図である。この実施の形態
は、１ライン分遅延させる遅延線１１１を削除し、スイ
ッチＳＷ３〜ＳＷ６をライン毎にオン／オフし、かつフ
ィールド（もしくはフレーム）単位で反転させるための
ＥＸＯＲゲート２１１を追加した部分の構成が図１と異
なる。図１と同一の構成部分には同一の符号を付して説
明する。
て説明するためのブロック図である。この実施の形態
は、１ライン分遅延させる遅延線１１１を削除し、スイ
ッチＳＷ３〜ＳＷ６をライン毎にオン／オフし、かつフ
ィールド（もしくはフレーム）単位で反転させるための
ＥＸＯＲゲート２１１を追加した部分の構成が図１と異
なる。図１と同一の構成部分には同一の符号を付して説
明する。
【００２６】図２において、固体撮像素子１１より光電
変換されて出力されるアナログ映像信号ＯＳは、まず相
関二重サンプリング（ＣＤＳ）と呼ばれるノイズ低減回
路１２に入力される。ノイズ低減回路１２では、画素単
位でのサンプルホールドを行い、基準レベルから信号レ
ベルを差し引いた演算結果を出力する。
変換されて出力されるアナログ映像信号ＯＳは、まず相
関二重サンプリング（ＣＤＳ）と呼ばれるノイズ低減回
路１２に入力される。ノイズ低減回路１２では、画素単
位でのサンプルホールドを行い、基準レベルから信号レ
ベルを差し引いた演算結果を出力する。
【００２７】この演算結果を利得制御アンプ１３で増幅
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号ＯＳのオフセット電圧（ＤＣ成
分）を常に一定レベルに保ち、次のＡ／Ｄ変換器１５に
入力する。Ａ／Ｄ変換器１５から出力されるデジタル映
像信号ＤＳは、基準黒信号ＯＢのレベルが一定に保持さ
れた状態で次段のデジタル信号処理回路１６に入力す
る。デジタル信号処理回路１６では、一定に保持された
基準黒信号ＯＢを基準にして信号処理を考慮すればよい
ことから、デジタル信号処理をより簡単に実現すること
ができる。デジタル信号処理回路１６の出力端子１７，
１８からは、信号処理された輝度（Ｙ）信号、色（Ｕ／
Ｖ）信号がそれぞれ出力される。
し、クランプ回路１４に入力する。クランプ回路１４で
は、アナログ映像信号ＯＳのオフセット電圧（ＤＣ成
分）を常に一定レベルに保ち、次のＡ／Ｄ変換器１５に
入力する。Ａ／Ｄ変換器１５から出力されるデジタル映
像信号ＤＳは、基準黒信号ＯＢのレベルが一定に保持さ
れた状態で次段のデジタル信号処理回路１６に入力す
る。デジタル信号処理回路１６では、一定に保持された
基準黒信号ＯＢを基準にして信号処理を考慮すればよい
ことから、デジタル信号処理をより簡単に実現すること
ができる。デジタル信号処理回路１６の出力端子１７，
１８からは、信号処理された輝度（Ｙ）信号、色（Ｕ／
Ｖ）信号がそれぞれ出力される。
【００２８】デジタル映像信号ＤＳはさらに、比較器１
９にも入力される。比較器１９では、設定値Ｒｆとデジ
タル映像信号ＤＳが比較され、Ｒｆ＞ＤＳの場合には出
力信号Ｄ１が“Ｈ”に、Ｒｆ＜ＤＳの場合には出力信号
Ｄ２が“Ｈ”になる。
９にも入力される。比較器１９では、設定値Ｒｆとデジ
タル映像信号ＤＳが比較され、Ｒｆ＞ＤＳの場合には出
力信号Ｄ１が“Ｈ”に、Ｒｆ＜ＤＳの場合には出力信号
Ｄ２が“Ｈ”になる。
【００２９】続いて、出力信号Ｄ１，Ｄ２は、１ライン
中に含まれる基準黒信号ＯＢとの比較結果のみを抽出さ
せるためのＡＮＤゲート２０，２１に入力される。ＡＮ
Ｄゲート２０，２１には、クランプパルスＯＢＰを共通
に入力する。
中に含まれる基準黒信号ＯＢとの比較結果のみを抽出さ
せるためのＡＮＤゲート２０，２１に入力される。ＡＮ
Ｄゲート２０，２１には、クランプパルスＯＢＰを共通
に入力する。
【００３０】スイッチＳＷ３〜ＳＷ６は、ライン毎のオ
ン／オフ動作とフィールド（もしくはフレーム）反転を
実現させるために、ＥＸＯＲゲート２１１を用いライン
インデックス信号ＬＩとフィールドインデックス／フレ
ームパルス信号ＦＩ／ＦＲＭとのＥＸＯＲ出力をとり、
これをインバータ１１２で反転させた信号により制御す
る。
ン／オフ動作とフィールド（もしくはフレーム）反転を
実現させるために、ＥＸＯＲゲート２１１を用いライン
インデックス信号ＬＩとフィールドインデックス／フレ
ームパルス信号ＦＩ／ＦＲＭとのＥＸＯＲ出力をとり、
これをインバータ１１２で反転させた信号により制御す
る。
【００３１】クランプパルスＯＢＰが“Ｈ”で、かつ比
較結果Ｄ１が“Ｈ”の場合には、ＡＮＤゲート２０の出
力信号が“Ｈ”となり、スイッチＳＷ１がオンしてコン
デンサＣ１（もしくは、コンデンサＣ２）を充電して電
圧を上昇させる。
較結果Ｄ１が“Ｈ”の場合には、ＡＮＤゲート２０の出
力信号が“Ｈ”となり、スイッチＳＷ１がオンしてコン
デンサＣ１（もしくは、コンデンサＣ２）を充電して電
圧を上昇させる。
【００３２】逆に、クランプパルスＯＢＰが“Ｈ”で、
かつ比較結果Ｄ２が“Ｈ”の場合には、ＡＮＤゲート２
１の出力信号が“Ｈ”となり、スイッチＳＷ２がオンし
てコンデンサＣ１（もしくは、コンデンサＣ２）を放電
して電圧を下降させる。
かつ比較結果Ｄ２が“Ｈ”の場合には、ＡＮＤゲート２
１の出力信号が“Ｈ”となり、スイッチＳＷ２がオンし
てコンデンサＣ１（もしくは、コンデンサＣ２）を放電
して電圧を下降させる。
【００３３】スイッチＳＷ１，ＳＷ２には、スイッチＳ
Ｗ３，ＳＷ４が並列に接続されている。スイッチＳＷ
３，ＳＷ４はライン毎に交互にオンし、 コンデンサＣ
１，Ｃ２への充放電を振り分けている。
Ｗ３，ＳＷ４が並列に接続されている。スイッチＳＷ
３，ＳＷ４はライン毎に交互にオンし、 コンデンサＣ
１，Ｃ２への充放電を振り分けている。
【００３４】コンデンサＣ１，Ｃ２には、さらにスイッ
チＳＷ５，ＳＷ６が接続されており、スイッチＳＷ５，
ＳＷ６もライン毎に交互にオンし、バイアス電圧Ｖｂを
決定するコンデンサを選択している。スイッチＳＷ３と
ＳＷ６が同時にオンし、スイッチＳＷ４とＳＷ５が同時
にオフする構成をとっている。
チＳＷ５，ＳＷ６が接続されており、スイッチＳＷ５，
ＳＷ６もライン毎に交互にオンし、バイアス電圧Ｖｂを
決定するコンデンサを選択している。スイッチＳＷ３と
ＳＷ６が同時にオンし、スイッチＳＷ４とＳＷ５が同時
にオフする構成をとっている。
【００３５】スイッチＳＷ５，ＳＷ６は瞬時に切換わ
り、かつ１ライン期間内で充放電の影響を受けない安定
したコンデンサ蓄積電圧でバイアス電圧Ｖｂを決定でき
る。
り、かつ１ライン期間内で充放電の影響を受けない安定
したコンデンサ蓄積電圧でバイアス電圧Ｖｂを決定でき
る。
【００３６】この実施の形態では、アナログ映像信号Ｏ
Ｓに含まれるライン毎の変動は、直流変動を制御するバ
イアス電圧Ｖｂは、フィールド（フレーム）毎の結果に
基づいて得られるようにしているため、直ちにバイアス
電圧Ｖｂに反映されない。しかし、通常はアナログ映像
信号ＯＳに含まれるライン毎の変動を無視できるので、
少なくとも数フレーム以上の時定数を有するコンデンサ
を選択すれば動作する。
Ｓに含まれるライン毎の変動は、直流変動を制御するバ
イアス電圧Ｖｂは、フィールド（フレーム）毎の結果に
基づいて得られるようにしているため、直ちにバイアス
電圧Ｖｂに反映されない。しかし、通常はアナログ映像
信号ＯＳに含まれるライン毎の変動を無視できるので、
少なくとも数フレーム以上の時定数を有するコンデンサ
を選択すれば動作する。
【００３７】この実施の形態によれば、上記した実施の
形態の効果に加え、遅延線を必要としないことから廉価
な構成が実現可能となる。
形態の効果に加え、遅延線を必要としないことから廉価
な構成が実現可能となる。
【００３８】
【発明の効果】以上説明したように、この発明のクラン
プ回路によれば、１ライン期間内でクランプ用コンデン
サの充放電による影響を受けない、安定した映像信号を
得ることができ、高精度のクランプ動作を実現すること
ができる。
プ回路によれば、１ライン期間内でクランプ用コンデン
サの充放電による影響を受けない、安定した映像信号を
得ることができ、高精度のクランプ動作を実現すること
ができる。
【図１】この発明の一実施の形態について説明するため
のブロック図。
のブロック図。
【図２】この発明の他の実施の形態について説明するた
めのブロック図。
めのブロック図。
【図３】従来のフィードバッククランプ回路を説明する
ためのブロック図。
ためのブロック図。
１１…固体撮像素子、１２…ＣＤＳ回路、１３…ＧＣＡ
回路、１４…クランプ回路、１５…Ａ／Ｄ変換器、１６
…デジタル信号処理回路、１７，１８…出力端子、１９
…比較器、２０，２１…ＡＮＤゲート、１１１…遅延
線、１１２…インバータ、ＳＷ１〜ＳＷ６…スイッチ、
Ｃ１，Ｃ２…コンデンサ。
回路、１４…クランプ回路、１５…Ａ／Ｄ変換器、１６
…デジタル信号処理回路、１７，１８…出力端子、１９
…比較器、２０，２１…ＡＮＤゲート、１１１…遅延
線、１１２…インバータ、ＳＷ１〜ＳＷ６…スイッチ、
Ｃ１，Ｃ２…コンデンサ。
Claims (3)
- 【請求項１】 固体撮像素子から得られるライン毎に異
なる電圧をそれぞれ第１及び第２のコンデンサに貯え、
この貯えられた電圧を基準レベルとしてアナログクラン
プを行うビデオカメラ信号処理回路において、 前記固体撮像素子からライン毎に得られる基準黒信号レ
ベルを判定し、前記アナログクランプレベルを調整する
前記第１のコンデンサの充放電を行なう場合に、前記レ
ベル判定結果を１ライン分遅延した出力に基づき、前記
第２のコンデンサの充放電を行ない、以降前記第１及び
第２のコンデンサの充放電を、順次ライン毎に交互に繰
り返すようにしたことを特徴とするクランプ回路。 - 【請求項２】 クランプ後のアナログ信号を、Ａ／Ｄ変
換器を用いてデジタル化し、基準黒信号のレベル判定と
判定結果の１ライン分遅延を行うことを特徴とする請求
項１に記載のクランプ回路。 - 【請求項３】 レベル判定結果を１ライン分遅延させる
代わりに、コンデンサの充放電を切換えるラインインデ
ックス信号をフィールドもしくはフレーム毎に反転する
ことを特徴とする請求項１に記載のクランプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34832199A JP2001169188A (ja) | 1999-12-08 | 1999-12-08 | クランプ回路 |
| BR0006408A BR0006408A (pt) | 1999-12-08 | 2000-12-08 | Dispositivo de comunicação sem fio e método para prever uma taxa de moldura em um sistema de comunicação cdma |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34832199A JP2001169188A (ja) | 1999-12-08 | 1999-12-08 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001169188A true JP2001169188A (ja) | 2001-06-22 |
Family
ID=18396254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34832199A Pending JP2001169188A (ja) | 1999-12-08 | 1999-12-08 | クランプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001169188A (ja) |
| BR (1) | BR0006408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015129669A (ja) * | 2014-01-07 | 2015-07-16 | 国立大学法人九州工業大学 | 視差センサ及び相関信号の生成方法 |
-
1999
- 1999-12-08 JP JP34832199A patent/JP2001169188A/ja active Pending
-
2000
- 2000-12-08 BR BR0006408A patent/BR0006408A/pt not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015129669A (ja) * | 2014-01-07 | 2015-07-16 | 国立大学法人九州工業大学 | 視差センサ及び相関信号の生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| BR0006408A (pt) | 2001-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018364A (en) | Correlated double sampling method and apparatus | |
| JP4299588B2 (ja) | 半導体集積回路装置 | |
| KR100284284B1 (ko) | 디지털 카메라의 아날로그 신호 처리 장치 | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US5757440A (en) | Method and apparatus for providing an offset level to an image signal | |
| US6597395B1 (en) | Black level calibration apparatus for video camera | |
| JPH11317666A (ja) | デジタル自動利得制御回路 | |
| US7728888B2 (en) | Clamping circuit and digital camera system having the clamping circuit | |
| JP2001169188A (ja) | クランプ回路 | |
| US7605729B2 (en) | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period | |
| JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
| US6806901B1 (en) | Controlling the range and resolution of offset correction applied to the output of a charge coupled device | |
| JP3413850B2 (ja) | ビデオカメラ | |
| JP2003259223A (ja) | 撮像システム | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JP2000287137A (ja) | 固体撮像素子 | |
| JPH07327172A (ja) | 固体撮像装置 | |
| JP2005150802A (ja) | 画像信号処理装置及び画像信号処理方法 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JP2755514B2 (ja) | Ｃｃｄ固体撮像装置 | |
| JP3967906B2 (ja) | 相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置 | |
| JP2586727B2 (ja) | 電荷検出回路の制御装置 | |
| JP2004088544A (ja) | ビデオカメラのオートアイリスレンズ制御装置 | |
| JPH11341337A (ja) | 信号処理装置、撮像システム、及び位相同期方法 | |
| JP3074887B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |