JP2001168940A - データ通信装置およびデータ通信方法 - Google Patents

データ通信装置およびデータ通信方法

Info

Publication number
JP2001168940A
JP2001168940A JP34743399A JP34743399A JP2001168940A JP 2001168940 A JP2001168940 A JP 2001168940A JP 34743399 A JP34743399 A JP 34743399A JP 34743399 A JP34743399 A JP 34743399A JP 2001168940 A JP2001168940 A JP 2001168940A
Authority
JP
Japan
Prior art keywords
data
circuit
circuit module
bus width
data communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34743399A
Other languages
English (en)
Other versions
JP3512105B2 (ja
Inventor
Shuji Otsuka
司 大▲塚▼修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34743399A priority Critical patent/JP3512105B2/ja
Publication of JP2001168940A publication Critical patent/JP2001168940A/ja
Application granted granted Critical
Publication of JP3512105B2 publication Critical patent/JP3512105B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 バス幅の設定変更を容易に行うことができる
ようにする。 【解決手段】 データ通信装置は、3つの回路モジュー
ルM1,M2,M3をリング状に接続して単方向にのみ
データを送信できるようにしている。互いにデータ通信
を行う回路モジュール同士は、データバス幅を設定する
ための2本の信号線S1,S0で接続されている。これ
ら信号線S1,S0は、各回路モジュール内の制御部3
に接続されている。制御部3は、前段の回路モジュール
との間の2本の信号線S1,S0により設定されたバス
幅のデータを入力ポート1から取り込むとともに、次段
の回路モジュールとの間の2本の信号線S1,S0によ
り設定されたバス幅のデータを出力ポート2に送出す
る。信号線S1,S0に接続されたジャンパースイッチ
SWを各回路モジュールごとに任意にオン・オフ制御し
てデータバス幅を設定するため、データバス幅の変更が
容易になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の回路モジュ
ール間でデータ通信を行うデータ通信装置に関し、例え
ば、プリンタに内蔵される複数の回路モジュール間、あ
るいはプリンタに内蔵される回路モジュールとプリンタ
のオプション機器に内蔵される回路モジュールとの間で
のデータ通信などに適用されるものである。
【0002】
【従来の技術】プリンタ内のプリンタ制御回路は、通
常、複数の回路モジュールで構成されている。例えば、
図10は、ホストコンピュータとの信号の送受を行うI
Fモジュール11と、画像処理を行う画像処理モジュー
ル12と、プリンタの機構部分を制御するメカ制御モジ
ュール13とを有するプリンタ制御回路の従来例を示し
ている。これらモジュールはそれぞれ別個のCPUや制
御部を有し、通常はそれぞれ別基板で構成されている。
【0003】各モジュールは、入出力ポートを有し、隣
接するモジュールとの間で互いに信号の送受を行う。例
えば、図10の場合、IFモジュール11と画像処理モ
ジュール12との間で双方向に信号の送受を行い、ま
た、画像処理モジュール12とメカ制御モジュール13
との間で双方向に信号の送受を行う。
【0004】
【発明が解決しようとする課題】しかしながら、各回路
モジュールは、必ずしも同一のデータバス幅を備えてい
ない。画像処理などの大量のデータを高速に処理する必
要がある回路モジュールのバス幅は一般に広く設定され
ている(例えば、32ビット幅など)のに対し、I/O
処理などを行う回路モジュールのバス幅は狭く設定され
ている(例えば、8ビット幅など)。
【0005】このため、バス幅の異なる2つの回路モジ
ュール同士でデータ通信を行う場合には、データの取り
こぼしなどのデータ通信エラーが起きるおそれがあっ
た。また、修理やバージョンアップ等のために回路モジ
ュールごとに交換する場合、交換後の回路モジュールの
バス幅が、交換前の回路モジュールのバス幅と異なる場
合もある。この場合、従来は、交換した回路モジュール
以外のモジュールも変更するようにしており、交換作業
に手間がかかるという問題があった。
【0006】本発明は、このような点に鑑みてなされた
ものであり、その目的は、バス幅の設定変更を容易に行
うことができるデータ通信装置およびデータ通信方法を
提供することにある。
【0007】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明は、複数の回路モジュール間で
データバスを介してデータ伝送を行うデータ通信装置に
おいて、互いにデータ通信を行う2つの回路モジュール
間に前記データバスとは別個に接続される所定本数の信
号線を備え、前記2つの回路モジュールのそれぞれは、
前記所定本数の信号線を前記データバスのバス幅に応じ
た電圧に設定する電圧設定回路と、前記所定本数の信号
線の電圧により、前記2つの回路モジュール間の前記デ
ータバスのバス幅を設定するバス幅設定回路と、を有す
る。
【0008】請求項1の発明では、互いに通信を行う回
路モジュール間を接続する信号線の電圧により、回路モ
ジュール間でのデータバス幅を設定するため、データバ
ス幅の異なる回路モジュール同士でも、データの取りこ
ぼしなくデータ伝送を行うことができる。
【0009】請求項2の発明では、互いに通信を行う2
つの回路モジュールが、それぞれ異なる信号線電圧を設
定した場合には、バス幅の狭い方の信号線電圧に合わせ
てバス幅を設定するため、データの取りこぼしが起きな
い。
【0010】請求項3の発明では、ジャンパースイッチ
と抵抗とを各信号線に接続するため、ジャンパースイッ
チのオン・オフにより、信号線を接地電圧か正電圧のい
ずれかに設定できる。
【0011】請求項4の発明では、互いにデータ通信を
行う2つの回路モジュールが、同一の信号線に対してジ
ャンパースイッチのオン・オフを互いに逆にした場合に
は、この信号線を接地電圧にする。これにより、バス幅
の狭い方に合わせることができる。
【0012】請求項5の発明では、各回路モジュールを
リング状に接続して単方向にのみデータを送信するた
め、入出力ポートの数を削減できるとともに、データの
伝送速度を向上できる。
【0013】請求項6の発明では、入力ポートのデータ
バス幅と、出力ポートのデータバスを個別に設定でき
る。
【0014】請求項7の発明では、プリンタに使用され
る回路モジュールごとの交換が容易になる。
【0015】請求項8の発明は、複数の回路モジュール
間でデータ伝送を行うデータ通信方法において、前記複
数の回路モジュールをリング状に接続して、各モジュー
ル間で単方向にパケットを伝送するとともに、互いにデ
ータ通信を行う前記回路モジュール同士を所定本数の信
号線にて接続し、前記所定本数の信号線の電圧を前記回
路モジュールごとに個別に設定して、前段の前記回路モ
ジュールとのデータ通信時のバス幅と次段の前記回路モ
ジュールとのデータ通信時のバス幅とを設定する。
【0016】
【発明の実施の形態】以下、本発明に係るデータ通信装
置およびデータ通信方法について、図面を参照しながら
具体的に説明する。
【0017】図1は本発明に係るデータ通信装置の概略
構成図である。図1のデータ通信装置は、モジュール間
のバス幅を任意に設定変更できるようにした点に特徴が
ある。
【0018】図1のデータ通信装置は、3つの回路モジ
ュールM1,M2,M3をリング状に接続して単方向に
のみデータを送信できるようにしている。各回路モジュ
ールM1,M2,M3はそれぞれ、データを伝送するデ
ータチャネル部1と、制御情報を伝送する制御チャネル
部2と、データおよび制御情報が入出力されるコネクタ
3と、データバス幅の制御等を行う制御部4とを有す
る。
【0019】隣接するコネクタ3間には転送バス5が接
続されている。転送バス5のバス幅は、例えば、8ビッ
ト、16ビットおよび32ビットから選択可能とされて
いる。また、転送バス5には、アドレス線が1本設けら
れている。このアドレス線の論理により、データチャネ
ル部1用のデータと制御チャネル部2用のデータとを区
別することができる。この他、転送バス5には、イネー
ブル信号やリセット信号等の制御信号線が設けられてい
る。
【0020】各回路モジュール間では、非同期通信を行
う。このため、送信元の回路モジュールのシステムクロ
ックと、送信先の回路モジュールのシステムクロックと
は、互いに非同期で構わない。
【0021】通信速度は、送信元と送信先の各回路モジ
ュールのシステムクロックのうち、周波数が低い方のシ
ステムクロックに合わせる。また、1パケットのデータ
を転送するのに、システムクロックが2クロック分必要
とされる。したがって、送信元と送信先の各回路モジュ
ールのシステムクロックがともに40MHzであれば、転
送速度は20MHzになる。
【0022】これら回路モジュールM1,M2,M3
は、図2(a)に示すようなプリント基板で構成されて
いてもよいし、図2(b)に示すようなLSIチップで
構成されていてもよい。あるいは、プリント基板やLS
Iチップ内の回路ブロックを回路モジュールとして取り
扱ってもよい。また、すべての回路モジュールがプリン
タに内蔵されていてもよいし、一部の回路モジュールは
プリンタ本体に内蔵され、その他の回路モジュールは外
付けのオプション機器に内蔵されていてもよい。
【0023】図1のデータチャネル部1では、印刷デー
タの転送を行う。制御チャネル部2では、プリンタ制御
コマンド、プリンタ・メンテナンス・コマンド、および
通信制御コマンドなどの制御情報の転送を行う。
【0024】送信先の回路モジュールが、何らかの事情
により、送信元の回路モジュールの印刷データを受信で
きない場合でも、通信を遮断させることなく、制御チャ
ネル部2に切り換えてコマンドの通信を継続することが
できる。
【0025】また、制御チャネル部2に流れるコマンド
は、データチャネル部1に流れる印刷データよりも通信
の優先順序が高く設定されている。このため、送信元の
回路モジュールは、データチャネル部1への印刷データ
と制御チャネル部2へのコマンドとの双方が存在する場
合には、制御チャネル部2へのコマンドを優先させて送
信する。
【0026】転送バス5を介して伝送される信号には、
送信元の回路モジュールが送信先の回路モジュールに送
信する信号と、送信先の回路モジュールが送信元の回路
モジュールに送信する信号とが含まれている。
【0027】送信先への信号の中には、送信先アドレス
を指定するアドレス信号ADxxと、送信データ信号DATA
xxと、データの送信を通知するストローブ信号STBxxと
が存在する。また、送信元への信号の中には、データの
受信準備が整ったことを通知するアクノリッジ信号(通
信準備完了信号)ACKxxと、データの受信準備が整って
いないことを通知するナック信号(通信不能信号)NACK
xxとが存在する。
【0028】図1に示すように、各回路モジュールは、
リング状に接続されているため、単方向にパケットを伝
送しても、すべての回路モジュールにパケットを送り届
けることができる。送信されたパケットは、各回路モジ
ュール間を一巡して、元の回路モジュールに戻ってく
る。これにより、送信元の回路モジュールは、他のすべ
ての回路モジュールにパケットが伝送されたことを認識
する。この場合、同一のパケットを何度も伝送すること
を避けるために、送信元のパケットは、自分に戻ってき
たパケットを廃棄するのが望ましい。
【0029】各回路モジュール間の転送バス5の形態に
は種々のものが適用可能であり、PCIバス等の汎用の
バスを利用してもよいし、専用のバスを利用してもよ
い。あるいは、コネクタ3としてUSB端子やIEEE1394
端子を利用して、USBやIEEE1394の規格に沿ったデータ
を送受してもよい。
【0030】本実施形態の場合、データは単方向にしか
流れないため、入出力ポートの構成を簡略化できるとと
もに、データの伝送速度を向上できる。すなわち、双方
向にデータを送受する場合、双方向バッファなどを設け
なければならないため、構成が複雑になり、また、デー
タの切り替え制御に時間がかかることから、データの伝
送速度が制限されてしまうが、本実施形態のように単方
向にデータ伝送を行えば、データの切り替え制御が不要
な分だけ高速にデータ伝送を行える。
【0031】データの伝送速度をさらに向上させたい場
合は、各回路モジュール間で送受されるデータ量に応じ
て回路モジュールの接続順序を決定すればよい。例え
ば、回路モジュールM1がIF回路モジュール、回路モ
ジュールM2が画像処理回路モジュール、回路モジュー
ルM3がメカ制御回路モジュールの場合、回路モジュー
ルM1から回路モジュールM2へのデータ伝送量と、回
路モジュールM2から回路モジュールM3へのデータ伝
送量とが多いのに対し、回路モジュールM2から回路モ
ジュールM1へのデータ伝送量と回路モジュールM3か
ら回路モジュールM2へのデータ伝送量は少ない。
【0032】本実施形態は、互いにデータ通信を行う回
路モジュール同士を、データバス幅設定用の2本の信号
線S0,S1で接続している。これら信号線S0,S1
は、バッファBを介して各回路モジュール内の制御部3
に接続されている。制御部3は、後述するように、前段
の回路モジュールとの間の2本の信号線S0,S1によ
り設定されたバス幅のデータを入力ポート1から取り込
むとともに、次段の回路モジュールとの間の2本の信号
線S0,S1により設定されたバス幅のデータを出力ポ
ート2に送出する。
【0033】図3は制御部3の入力部分の回路図であ
る。図示のように、各信号線S0,S1は、プルアップ
抵抗Rを介して電源端子VDDに接続されるとともに、ジ
ャンパースイッチSWを介して接地端子に接続されてい
る。ジャンパースイッチSWをオン状態にすれば、信号
線S0,S1は接地電圧になり、ジャンパースイッチS
Wをオフ状態にすれば、信号線S0,S1は電源電圧V
DDになる。
【0034】各回路モジュールM1,M2,M3には、
図4に示すように、前段の回路モジュールとの間の2本
の信号線S0,S1に接続されたジャンパースイッチS
Wおよびプルアップ抵抗Rと、次段の回路モジュールと
の間の2本の信号線S0,S1に接続されたジャンパー
スイッチSWおよびプルアップ抵抗Rとが設けられてい
る。
【0035】ジャンパースイッチSWの一端は対応する
信号線S0,S1に接続され、他端は接地端子に接続さ
れている。また、プルアップ抵抗Rの一端は対応する信
号線S0,S1に接続され、他端は正電圧端子に接続さ
れている。
【0036】ジャンパースイッチSWのそれぞれは、作
業者が必要に応じて任意にオン・オフすることができ、
これにより、入力信号のバス幅と出力信号のバス幅とを
それぞれ独立に設定することができる。
【0037】図5は信号線S0,S1の電圧とバス幅と
の関係を示す図である。図5では、信号線S0,S1の
電圧が電源電圧の場合を「1」、信号線S0,S1の電
圧が接地電圧の場合を「0」としている。信号線S0,
S1がいずれも「1」の場合はデータバス幅は32ビッ
トであり、信号線S1が「1」で信号線S0が「0」の
場合はデータバス幅は16ビットである。また、信号線
S1が「0」で信号線S0が「1」の場合と、信号線S
0,S1がいずれも「0」の場合はデータバス幅は8ビ
ットである。
【0038】仮に、隣接する2つの回路モジュールの一
方が信号線S0,S1をいずれも「1」にし、他方が信
号線S0,S1をいずれも「0」にすると、図4の回路
からわかるように、信号線S0,S1はいずれも「0」
になる。すなわち、図4の回路は、負論理のワイヤード
・オアとして機能する。したがって、隣接する2つの回
路モジュールがそれぞれ異なるバス幅を設定すると、こ
れらモジュール間では、バス幅の小さい方に自動設定さ
れてデータ伝送が行われる。
【0039】このように、本実施形態では、複数の回路
モジュールをリング状に接続するとともに、隣接する2
つの回路モジュール間に2本の信号線S0,S1を設
け、これら信号線S0,S1に接続されたジャンパース
イッチSWを各回路モジュールごとに任意にオン・オフ
制御してデータバス幅を設定するため、データバス幅の
変更が容易になる。したがって、データバス幅の異なる
他のモジュール基板への交換を容易に行うことができ
る。
【0040】また、バス幅の異なる回路モジュールを接
続する場合には、バス幅の狭い方に自動設定されてデー
タ伝送が行われるため、データの受信ミスなどの不具合
が起きるおそれはない。また、データ伝送を開始する前
に、制御部3はデータバス幅を認識できるため、受け手
が受信できないようなデータビットに誤ってデータを送
信するおそれがなくなる。
【0041】さらに、各回路モジュールM1,M2,M
3への入力信号のバス幅と出力信号のバス幅を個別に設
定できるため、バス幅の異なる回路モジュールを組み合
わせてシステムを構成することができる。
【0042】このような効果に加えて、本実施形態は、
各回路モジュールM1,M2,M3をリング状に接続し
て単方向にのみデータを送信するため、入出力ポート
1,2の数を減らすことができるとともに、データの伝
送速度を向上できる。また、各回路モジュール間でパケ
ットの形態でデータを伝送するようにすれば、パケット
の宛先を個別に指定できるため、所望の回路モジュール
に迅速にデータを送り届けることができる。
【0043】上述したように、転送バス5にはリセット
信号が含まれている。リング状に接続された図の回路モ
ジュールの中には、リセット回路を内蔵するものと、リ
セット回路を内蔵しないものがあり、リセット回路から
出力されたリセット信号は、転送バス5を介して、他の
すべての回路モジュールに伝送されて、各回路モジュー
ルをリセット状態にする。
【0044】図6(a)はリセット回路31を内蔵する
回路モジュールのリセット信号の流れを示す図、図5
(b)はリセット回路31を内蔵しない回路モジュール
のリセット信号の流れを示す図である。
【0045】図示のように、コネクタ3には、リセット
信号の入力端子と出力端子が別個に設けられており、こ
れら入出力端子はともに、回路モジュールの内部でリセ
ット信号線Rsigに接続されている。このリセット信号
線Rsigは、回路モジュール内部の各回路ブロックに接
続されている。また、リセット信号線Rsigにはプルア
ップ抵抗R1が取り付けられており、通常はハイレベル
に設定されている。
【0046】図5(a)のリセット回路31からローレ
ベル信号が出力されると、すべての回路モジュールのリ
セット信号線Rsigがローレベルになり、すべての回路
モジュールはリセット状態になる。
【0047】このように、本実施形態では、リセット信
号を転送バス5を介してリング状に伝送するため、一つ
の回路モジュールのみにリセット回路31を設けても、
他のすべての回路モジュールをほぼ同タイミングでリセ
ット状態にすることができる。
【0048】図6は各回路モジュールでのデータの流れ
を示す図である。図示のように、転送バス5が接続され
るコネクタ3には、データ入力端子Dinと、データ出力
端子Doutと、共通信号端子COMとが設けられてい
る。
【0049】データ入力端子Dinに入力されたデータ
は、デコード部41で印刷データと印刷制御データとに
分けられ、印刷データはデータ入力FIFO42にいったん
格納され、印刷制御データは制御データ入力FIFO43に
いったん格納される。データ入力FIFO42と制御データ
入力FIFO43に格納されたデータは、必要に応じて制御
部4に送られて処理される。
【0050】一方、他の回路モジュールに送信するデー
タは、制御部4からデータ出力FIFO44と制御データ出
力FIFO45を介してエンコード部46に入力され、エン
コードされる。エンコードされたデータは、コネクタ3
のデータ出力端子Doutを介して転送バス5に伝送され
る。
【0051】なお、図7のデータ入力FIFO42とデータ
出力FIFO44が図1のデータチャネル部に対応し、図7
の制御データ入力FIFO43と制御データ出力FIFO45が
図1の制御チャネル部に対応する。
【0052】図8はパケットのデータ構成を示す図であ
る。図示のように、パケットは、送信先アドレス領域2
1と、送信元アドレス領域22と、データ長領域23
と、コマンド領域24とで構成される。
【0053】送信先アドレス領域21は、パケット送信
先の回路モジュールの論理アドレスを示す領域であり、
この領域21はさらに、全回路モジュールを指定するブ
ロードキャスト論理アドレス領域と、特定の回路モジュ
ールの論理アドレスを指定する個別論理アドレス領域と
に分かれている。
【0054】送信元アドレス領域22は、パケット送信
元の回路モジュールの論理アドレスを示す領域である。
データ長領域23は、コマンド領域のデータ長(単位バ
イト)を示す領域であり、この領域には任意のコマンド
が格納される。
【0055】各回路モジュールは、他の回路モジュール
にコマンドを伝送する際、送信先の回路モジュールが本
データ通信装置に実際に実装されているか否かを検知す
る必要がある。また、送信先の回路モジュールが実装さ
れている場合には、送信先の回路モジュールの論理アド
レスと、送信元である自己の論理アドレスを検知する必
要がある。
【0056】このため、本データ通信装置は、電源投入
時に、実際に実装されている回路モジュールの確認と、
これら回路モジュールの論理アドレスの確認とを行う。
【0057】各回路モジュール間での通信方法には、大
きく分けて、ブロードキャスト・コマンド通信とピア・
トゥ・ピア・コマンド通信との2つがある。また、通信
されるコマンドの種類としては主に、プリンタ制御コマ
ンド、プリンタ・メンテナンス・コマンドと回路モジュ
ール間の通信制御コマンドとがある。
【0058】図1に示すように、各回路モジュールは、
リング状に接続されているため、単方向にパケットを伝
送しても、すべての回路モジュールにパケットを送り届
けることができる。送信されたパケットは、各回路モジ
ュール間を一巡して、元の回路モジュールに戻ってく
る。これにより、送信元の回路モジュールは、他のすべ
ての回路モジュールにパケットが伝送されたことを認識
する。この場合、同一のパケットを何度も伝送すること
を避けるために、送信元のパケットは、自分に戻ってき
たパケットを廃棄するのが望ましい。
【0059】各回路モジュールは、パケットを単に受け
渡しする場合と、受信したパケットを加工変形して次の
回路モジュールに送信する場合がある。後者の場合、例
えば、回路モジュールM1は、プリンタのコマンドを含
むパケットを回路モジュールM2に送信し、回路モジュ
ールM2は、パケット中のコマンドを解釈してドット情
報に変換し、ドット情報を含むパケットを回路モジュー
ルM3に送信する。また、回路モジュールM3は、パケ
ットに含まれるドット情報に基づいて、プリンタの印字
ヘッドから吐出されるインクの制御を行う。
【0060】このように、プリンタの処理順序に従って
各回路モジュールを配置すれば、各回路モジュールの処
理結果をパケットの形態で次の処理を行う回路モジュー
ルに伝送でき、効率よく印字処理を行うことができる。
【0061】各回路モジュール間の転送バス5の形態に
は種々のものが適用可能であり、PCIバス等の汎用の
バスを利用してもよいし、専用のバスを利用してもよ
い。あるいは、コネクタ33としてUSB端子やIEEE13
94端子を利用して、USBやIEEE1394の規格に沿ったデー
タを送受してもよい。
【0062】本実施形態の場合、データは単方向にしか
流れないため、入出力ポートの構成を簡略化できるとと
もに、データの伝送速度を向上できる。すなわち、双方
向にデータを送受する場合、双方向バッファなどを設け
なければならないため、構成が複雑になり、また、デー
タの切り替え制御に時間がかかることから、データの伝
送速度が制限されてしまうが、本実施形態のように単方
向にデータ伝送を行えば、データの切り替え制御が不要
な分だけ高速にデータ伝送を行える。
【0063】データの伝送速度をさらに向上させたい場
合は、各回路モジュール間で送受されるデータ量に応じ
て回路モジュールの接続順序を決定すればよい。例え
ば、回路モジュールM1がIF回路モジュール、回路モ
ジュールM2が画像処理回路モジュール、回路モジュー
ルM3がメカ制御回路モジュールの場合、回路モジュー
ルM1から回路モジュールM2へのデータ伝送量と、回
路モジュールM2から回路モジュールM3へのデータ伝
送量とが多いのに対し、回路モジュールM2から回路モ
ジュールM1へのデータ伝送量と回路モジュールM3か
ら回路モジュールM2へのデータ伝送量は少ない。
【0064】このため、図1に示すように、回路モジュ
ールM1,M2,M3の順に接続すれば、最も効率よく
データを伝送でき、平均的なデータ伝送速度を向上でき
る。
【0065】各回路モジュール間での通信方法には、大
きく分けて、ブロードキャスト・コマンド通信とピア・
トゥ・ピア・コマンド通信との2つがある。また、通信
されるコマンドの種類としては主に、プリンタ制御コマ
ンド、プリンタ・メンテナンス・コマンドと回路モジュ
ール間の通信制御コマンドとがある。
【0066】図9はデータの通信手順を示すフローチャ
ートである。回路モジュール間でデータ通信を行うに
は、マスターとなる回路モジュール(以下、マスター回
路モジュールと呼ぶ)を定める必要がある。そこで、デ
ータ通信装置の電源投入直後にディップスイッチ等の状
態を調べて、マスターとなる回路モジュールを検出する
(ステップS1)。なお、マスター以外の回路モジュー
ルはすべてスレーブ(以下、スレーブ回路モジュールと
呼ぶ)として扱う。
【0067】次に、マスター回路モジュールは、ブロー
ドキャスト・パケットを送信する(ステップS2)。こ
のパケットを受信したスレーブ回路モジュールは、自己
のID番号をマスター回路モジュール宛てに送信する
(ステップS3)。
【0068】マスター回路モジュールは、すべてのスレ
ーブ回路モジュールからのID番号を受信すると、各ス
レーブ回路モジュールに対して論理アドレスを割り当て
る(ステップS4)。
【0069】次に、マスター回路モジュールは、各スレ
ーブ回路モジュールに割り当てた論理アドレスすべてを
記録した論理アドレス一覧表をパケットにしてブロード
キャスト送信する(ステップS5)。
【0070】各スレーブ回路モジュールは、このパケッ
トを受信し、自己に割り当てられた論理アドレスと、他
のすべての回路モジュールの論理アドレスとを認識し、
これらの情報をモジュール内で記憶する(ステップS
6)。
【0071】マスター回路モジュールは、ステップS4
で送信したパケットが戻ってくると、すべてのスレーブ
回路モジュールにこのパケットが送信されたことを認識
し、各スレーブ回路モジュールにパケットの通信を許可
する通信許可パケットをブロードキャスト送信する(ス
テップS7)。
【0072】スレーブ回路モジュールは、このパケット
を受信すると、必要に応じて通信を行う(ステップS
8)。
【0073】上述した実施形態では、回路モジュール間
を接続するデータバス幅設定用の信号線S1,S0の本
数が2本の例を説明したが、信号線S1,S0の本数に
制限はなく、信号線S1,S0の本数は3本以上でもよ
いし、あるいは1本でもよい。データバス幅の組合せ数
に合わせて信号線S1,S0の本数を決定すればよい。
【0074】上述した実施形態では、本発明をプリンタ
制御回路に適用する例について説明したが、本発明はプ
リンタ制御回路以外にも幅広く適用可能である。また、
図1では、3つの回路モジュールM1,M2,M3をリ
ング状に接続する例を説明したが、リング状に接続され
る回路モジュールの数には特に制限はない。
【0075】
【発明の効果】以上詳細に説明したように、本発明によ
れば、回路モジュール間の信号線の電圧により、回路モ
ジュール間でのデータバス幅を設定するため、データバ
ス幅の異なる回路モジュール同士でも、データの取りこ
ぼしなくデータ伝送を行うことができる。また、データ
伝送を開始する前に通信相手先のデータバス幅を把握で
きるため、通信相手先のデータバス幅に合わせたデータ
を伝送できる。
【図面の簡単な説明】
【図1】本発明に係るデータ通信装置の概略構成図。
【図2】(a)は回路モジュールをプリント基板で構成
する例、(b)は回路モジュールをLSIチップで構成
する例を示す図。
【図3】制御部の入力部分の回路図。
【図4】回路モジュール内のプルアップ抵抗とジャンパ
ースイッチの配置を示す図。
【図5】信号線S1,S0の電圧とバス幅との関係を示
す図。
【図6】(a)はリセット回路を内蔵する回路モジュー
ルのブロック図、(b)はリセット回路を内蔵しない回
路モジュールのブロック図。
【図7】回路モジュール内の詳細構成を示すブロック
図。
【図8】パケットのデータ構成を示す図。
【図9】データの通信手順を示すフローチャート。
【図10】プリンタ制御回路の従来例を示す図。
【符号の説明】
1 入力ポート 2 出力ポート 3 ASIC M1,M2,M3 回路モジュール S1,S2 信号線 R 抵抗 SW ジャンパースイッチ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】複数の回路モジュール間でデータバスを介
    してデータ伝送を行うデータ通信装置において、 互いにデータ通信を行う2つの回路モジュール間に前記
    データバスとは別個に接続される所定本数の信号線を備
    え、 前記2つの回路モジュールのそれぞれは、 前記所定本数の信号線を前記データバスのバス幅に応じ
    た電圧に設定する電圧設定回路と、 前記所定本数の信号線の電圧により、前記2つの回路モ
    ジュール間の前記データバスのバス幅を設定するバス幅
    設定回路と、を有することを特徴とするデータ通信装
    置。
  2. 【請求項2】前記バス幅設定回路は、前記2つの回路モ
    ジュール内の前記電圧設定回路が、同一の前記信号線に
    対してそれぞれ異なる電圧を設定した場合には、これら
    2つの電圧のうち、バス幅が狭い方の電圧に合わせてバ
    ス幅を設定することを特徴とする請求項1に記載のデー
    タ通信装置。
  3. 【請求項3】前記所定本数の信号線のそれぞれごとに、
    抵抗およびジャンパースイッチを有し、 前記抵抗の一端は対応する信号線に接続され、他端は所
    定の正電圧端子に接続され、 前記ジャンパースイッチの一端は対応する信号線に接続
    され、他端は接地端子に接続されることを特徴とする請
    求項1または2に記載のデータ通信装置。
  4. 【請求項4】前記電圧設定回路は、同一の前記信号線に
    接続される一方の前記ジャンパースイッチがオンで、他
    方の前記ジャンパースイッチがオフの場合には、この信
    号線の電圧を接地端子と同電圧にすることを特徴とする
    請求項3に記載のデータ通信装置。
  5. 【請求項5】前記複数の回路モジュールは、リング状に
    接続されて単方向にのみデータを送信することを特徴と
    することを特徴とする請求項1〜4のいずれかに記載の
    データ通信装置。
  6. 【請求項6】前記複数の回路モジュールのそれぞれは、 前段の前記回路モジュールとの間に接続される前記所定
    本数の信号線に対応した第1の抵抗および第1のジャン
    パースイッチと、 次段の前記回路モジュールとの間に接続される前記所定
    本数の信号線に対応した第2の抵抗および第2のジャン
    パースイッチと、を有し、 前記第1および第2の抵抗の一端はそれぞれ対応する信
    号線に接続され、他端は所定の正電圧端子に接続され、 前記第1および第2のジャンパースイッチの一端はそれ
    ぞれ対応する信号線に接続され、他端は接地端子に接続
    され、 前記バス幅設定回路は、前記第1および第2のジャンパ
    ースイッチのオン・オフに応じて、前段の前記回路モジ
    ュールとの間のデータバス幅と、次段の前記回路モジュ
    ールとの間のデータバス幅とを個別に設定することを特
    徴とする請求項5に記載のデータ通信装置。
  7. 【請求項7】前記リング状に接続された3つ以上の回路
    モジュールは、プリンタに内蔵、あるいはプリンタに接
    続されるオプション機器に内蔵されるものであり、 ホストコンピュータとデータの送受を行うためのインタ
    フェース機能を有する回路モジュールと、画像処理を行
    う回路モジュールと、プリンタの機構部分を制御する回
    路モジュールとを少なくとも有することを特徴とする請
    求項1〜6のいずれかに記載のデータ通信装置。
  8. 【請求項8】複数の回路モジュール間でデータ伝送を行
    うデータ通信方法において、 前記複数の回路モジュールをリング状に接続して、各モ
    ジュール間で単方向にパケットを伝送するとともに、互
    いにデータ通信を行う前記回路モジュール同士を所定本
    数の信号線にて接続し、前記所定本数の信号線の電圧を
    前記回路モジュールごとに個別に設定して、前段の前記
    回路モジュールとのデータ通信時のバス幅と次段の前記
    回路モジュールとのデータ通信時のバス幅とを設定する
    ことを特徴とするデータ通信方法。
JP34743399A 1999-12-07 1999-12-07 データ通信装置およびデータ通信方法 Expired - Fee Related JP3512105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34743399A JP3512105B2 (ja) 1999-12-07 1999-12-07 データ通信装置およびデータ通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34743399A JP3512105B2 (ja) 1999-12-07 1999-12-07 データ通信装置およびデータ通信方法

Publications (2)

Publication Number Publication Date
JP2001168940A true JP2001168940A (ja) 2001-06-22
JP3512105B2 JP3512105B2 (ja) 2004-03-29

Family

ID=18390209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34743399A Expired - Fee Related JP3512105B2 (ja) 1999-12-07 1999-12-07 データ通信装置およびデータ通信方法

Country Status (1)

Country Link
JP (1) JP3512105B2 (ja)

Also Published As

Publication number Publication date
JP3512105B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
US6141719A (en) USB selector switch
EP0522764B1 (en) Multiplexing scheme for modem control signals
EP0900493B1 (en) Communication bus using different transmission rates
JP5822634B2 (ja) 記録装置及びその動作設定方法
JP2619725B2 (ja) ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム
US8341326B2 (en) Software layer for communication between RS-232 to I2C translation IC and a host
WO2002077835A1 (fr) Dispositif a semi-conducteurs de commande de communication et systeme d'interface
US5748684A (en) Resynchronization of a synchronous serial interface
JPH05236061A (ja) 複数のインタフェース規格に適用可能なインタフェースサブシステム
US7174412B2 (en) Method and device for adjusting lane ordering of peripheral component interconnect express
US6275498B1 (en) Extended PHY addressing
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
JP3736729B2 (ja) プリンタおよびプリンタ内でのデータ通信方法
JP3512105B2 (ja) データ通信装置およびデータ通信方法
JP3871177B2 (ja) データ通信装置およびデータ通信方法
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
US20230222074A1 (en) Transmission device, reception device, and communication system
CN111858459B (zh) 处理器及计算机
JP4095216B2 (ja) プリンタおよびプリンタ内のデータ通信方法
KR100195064B1 (ko) 데이타 통신망 정합장치
US4910509A (en) Bus expander for digital TV receiver
US7924826B1 (en) Method and apparatus for device pinout mapping
WO2024009733A1 (ja) 半導体装置、および通信システム
KR100306299B1 (ko) 칩들간의 데이터통신장치
WO1982001607A1 (en) Data communication bus structure

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees