JP2001168190A - Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof

Info

Publication number
JP2001168190A
JP2001168190A JP34864999A JP34864999A JP2001168190A JP 2001168190 A JP2001168190 A JP 2001168190A JP 34864999 A JP34864999 A JP 34864999A JP 34864999 A JP34864999 A JP 34864999A JP 2001168190 A JP2001168190 A JP 2001168190A
Authority
JP
Japan
Prior art keywords
conductive layer
interlayer insulating
insulating film
film
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34864999A
Other languages
Japanese (ja)
Inventor
Toru Takeguchi
徹 竹口
Takeshi Kubota
健 久保田
Masanao Kobayashi
正直 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Priority to JP34864999A priority Critical patent/JP2001168190A/en
Publication of JP2001168190A publication Critical patent/JP2001168190A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device or a liquid crystal display capable of preventing generation of defects in a transparent conductive layer. SOLUTION: The semiconductor device is provided with a substrate 20, a conductive layer 6b, an interlayer insulating film 8, and a transparent conductive layer 9. The conductive layer is formed on the substrate 20. The interlayer insulating film 8 is formed on the conductive layer 6b. The transparent conductive layer 9 is formed so as to extend from an inner portion of the contact hole 10 to an upper surface 15 of the interlayer insulating film 8, and electrically connected to the conductive layer 6b. The upper surface 15 of the interlayer insulating film 18 is smoothed by wet processing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置、液晶
表示装置、半導体装置の製造方法および液晶表示装置の
製造方法に関し、より特定的には、透明性導電層を備え
る半導体装置、液晶表示装置、半導体装置の製造方法お
よび液晶表示装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a liquid crystal display device, a method for manufacturing a semiconductor device, and a method for manufacturing a liquid crystal display device, and more specifically, to a semiconductor device having a transparent conductive layer, a liquid crystal display device, The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a liquid crystal display device.

【0002】[0002]

【従来の技術】従来、液晶表示装置の一種として薄膜ト
ランジスタ型液晶表示装置(以下、TFT−LCDと記
す)が知られている。このTFT−LCDにおいては、
低消費電力化が強く求められている。このような低消費
電力化を実現するための一つの条件としては、液晶パネ
ルの下層部における有効表示面積を大きくすること、す
なわち高開口率化を実現することが必要である。
2. Description of the Related Art Conventionally, a thin film transistor type liquid crystal display device (hereinafter, referred to as TFT-LCD) is known as a kind of liquid crystal display device. In this TFT-LCD,
There is a strong demand for low power consumption. One condition for realizing such low power consumption is to increase the effective display area in the lower part of the liquid crystal panel, that is, to realize a high aperture ratio.

【0003】このような高開口率のTFT−LCDを実
現するためには、ガラス基板上に薄膜トランジスタを形
成した後、この薄膜トランジスタを覆うように透明性樹
脂からなる層間絶縁膜を形成し、さらにこの層間絶縁膜
上に画素電極を形成するという構造を用いることが有効
である。
In order to realize such a high aperture ratio TFT-LCD, after forming a thin film transistor on a glass substrate, an interlayer insulating film made of a transparent resin is formed so as to cover the thin film transistor. It is effective to use a structure in which a pixel electrode is formed on an interlayer insulating film.

【0004】図15および16は、従来の液晶表示装置
としてのTFT−LCDの製造方法を説明するための断
面模式図である。図15および16を参照して、従来の
TFT−LCDの製造方法を説明する。
FIGS. 15 and 16 are schematic sectional views for explaining a method of manufacturing a TFT-LCD as a conventional liquid crystal display device. With reference to FIGS. 15 and 16, a method for manufacturing a conventional TFT-LCD will be described.

【0005】図15を参照して、ガラス基板120上に
下地膜(図示せず)を形成した後、この下地膜上に導電
線101、102を形成する。導電線101は薄膜トラ
ンジスタのゲート電極として作用する。また、導電線1
02は共通電極として作用する。導電線101、102
上にシリコン窒化膜103を形成する。シリコン窒化膜
103上にアモルファスシリコン膜(図示せず)を形成
する。アモルファスシリコン膜上にn+型アモルファス
シリコン膜(図示せず)を形成する。n+型アモルファ
スシリコン膜上にレジストパターンを形成する。このレ
ジストパターンをマスクとしてアモルファスシリコン膜
とn+型アモルファスシリコン膜とを部分的にエッチン
グにより除去することにより、アモルファスシリコン膜
104とn +型アモルファスシリコン膜105とを形成
する。このn+型アモルファスシリコン膜105は薄膜
トランジスタにおけるオーミックコンタクトとして作用
し、アモルファスシリコン膜104は薄膜トランジスタ
のチャネル領域として作用する。
Referring to FIG. 15, on a glass substrate 120,
After forming a base film (not shown), a conductive film is formed on the base film.
Lines 101 and 102 are formed. The conductive wire 101 is a thin film tiger
Acts as a transistor gate electrode. Also, conductive wire 1
02 functions as a common electrode. Conductive wires 101, 102
A silicon nitride film 103 is formed thereon. Silicon nitride film
Form an amorphous silicon film (not shown) on 103
I do. N on the amorphous silicon film+Type amorphous
A silicon film (not shown) is formed. n+Type Amorpha
A resist pattern is formed on the silicon film. This
Amorphous silicon film using distaste pattern as mask
And n+Type amorphous silicon film and partially etchin
Amorphous silicon film
104 and n +Formed amorphous silicon film 105
I do. This n+Type amorphous silicon film 105 is a thin film
Acts as ohmic contact in transistors
And the amorphous silicon film 104 is a thin film transistor
Acts as a channel region.

【0006】次に、全面を覆うようにスパッタリング法
を用いてクロム膜を形成する。写真製版加工技術を用い
てクロム膜を加工することにより、ソース電極106a
とドレイン電極106bとを形成する。次に、ソース電
極106aとドレイン電極106bとの上にシリコン窒
化膜からなるパッシベーション膜107を形成する。そ
して、層間絶縁膜108をパッシベーション膜107上
に形成する。この層間絶縁膜108の上部表面115は
平坦化されている。層間絶縁膜108としては感光性の
あるアクリル系透明性樹脂を用いる。次に、露光・現像
処理を行なうことにより、ドレイン電極106b上に位
置する領域において層間絶縁膜108にコンタクトホー
ル110を形成する。次に層間絶縁膜108をマスクと
してパッシベーション膜107をドライエッチングによ
り除去する。このようにして、ドレイン電極106bの
上部表面の一部を露出させる。そして、ドレイン電極1
06bの上部表面において、上記ドライエッチングの際
に生成したフッ素系の化合物を除去するため、酸素プラ
ズマ116による酸素プラズマ処理を行なう。その結
果、図15に示したような構造を得る。
Next, a chromium film is formed using a sputtering method so as to cover the entire surface. By processing the chromium film using the photoengraving technology, the source electrode 106a
And a drain electrode 106b are formed. Next, a passivation film 107 made of a silicon nitride film is formed on the source electrode 106a and the drain electrode 106b. Then, an interlayer insulating film 108 is formed on the passivation film 107. Upper surface 115 of interlayer insulating film 108 is flattened. As the interlayer insulating film 108, a photosensitive acrylic transparent resin is used. Next, a contact hole 110 is formed in the interlayer insulating film 108 in a region located on the drain electrode 106b by performing exposure and development processing. Next, the passivation film 107 is removed by dry etching using the interlayer insulating film 108 as a mask. Thus, a part of the upper surface of the drain electrode 106b is exposed. And the drain electrode 1
On the upper surface of 06b, oxygen plasma treatment with oxygen plasma 116 is performed in order to remove the fluorine-based compound generated during the dry etching. As a result, a structure as shown in FIG. 15 is obtained.

【0007】次に、コンタクトホール110の内部から
層間絶縁膜108の上部表面上にまで延在するように透
明性電極としてのスズ添加酸化インジウム(ITO)画
素電極109となるべきITO膜を形成する。このIT
O膜上にレジストパターン121(図16参照)を形成
する。このレジストパターン121をマスクとして用い
て、ITO膜をウエットエッチングにより部分的に除去
する。この結果、図16に示すような透明性導電層とし
てのITO画素電極109が形成される。
Next, an ITO film to be a tin-added indium oxide (ITO) pixel electrode 109 as a transparent electrode is formed so as to extend from the inside of the contact hole 110 to the upper surface of the interlayer insulating film 108. . This IT
A resist pattern 121 (see FIG. 16) is formed on the O film. Using this resist pattern 121 as a mask, the ITO film is partially removed by wet etching. As a result, an ITO pixel electrode 109 as a transparent conductive layer as shown in FIG. 16 is formed.

【0008】この後、レジストパターン121を除去す
る。そして、対向電極が形成されたもう一方のガラス基
板とこのITO画素電極109が形成されたガラス基板
とを所定の間隔を保つように対向して固定する。そし
て、これらのガラス基板の間の間隙に液晶を注入した
後、その他の所定の工程を実施することにより、TFT
−LCDを得ることができる。
Thereafter, the resist pattern 121 is removed. Then, the other glass substrate on which the counter electrode is formed and the glass substrate on which the ITO pixel electrode 109 is formed are opposed and fixed so as to keep a predetermined interval. Then, after injecting liquid crystal into the gap between these glass substrates, other predetermined steps are performed so that the TFT
-An LCD can be obtained.

【0009】ここで、図15および16に示したような
構造によって液晶表示装置の高開口率化を実現すること
ができるのは以下のような理由による。すなわち、第1
の理由として、平坦化された層間絶縁膜108の上部表
面115上にITO画素電極109が形成されるため、
このITO画素電極109において段差部が発生するこ
とを防止できる。このため、ITO画素電極109にお
ける段差部の存在に起因する液晶分子の配向乱れの発生
を防止できる。この結果、この液晶分子の配向乱れによ
り液晶表示装置の表示不良が発生するといった問題の発
生を防止できる。その結果、より広い有効表示面積を実
現できる。また、第2の理由として、層間絶縁膜108
の膜厚を1〜3μm程度と厚くすることにより、層間絶
縁膜108の下層に位置するゲート電極としての導電線
101やソース電極106aとITO画素電極109と
がオーバーラップするようにITO画素電極109を配
置することができる。このため、ITO画素電極109
の面積をより大きくすることが可能となる。この結果、
より広い有効表示面積を実現できる。
Here, the reason why a high aperture ratio of the liquid crystal display device can be realized by the structure shown in FIGS. 15 and 16 is as follows. That is, the first
The reason is that the ITO pixel electrode 109 is formed on the upper surface 115 of the planarized interlayer insulating film 108,
The generation of a step in the ITO pixel electrode 109 can be prevented. Therefore, it is possible to prevent the alignment disorder of the liquid crystal molecules due to the presence of the step in the ITO pixel electrode 109. As a result, it is possible to prevent a problem that a display defect of the liquid crystal display device occurs due to the disorder of the alignment of the liquid crystal molecules. As a result, a wider effective display area can be realized. The second reason is that the interlayer insulating film 108
Is thickened to about 1 to 3 μm, so that the ITO pixel electrode 109 overlaps the conductive line 101 or the source electrode 106 a as a gate electrode located below the interlayer insulating film 108 and the ITO pixel electrode 109. Can be arranged. Therefore, the ITO pixel electrode 109
Can be made larger. As a result,
A wider effective display area can be realized.

【0010】[0010]

【発明が解決しようとする課題】しかし、上述した従来
のTFT−LCDにおいては、以下のような問題があ
る。すなわち、図15を参照して、従来のTFT−LC
Dの製造工程では、ITO画素電極109(図16参
照)とドレイン電極106bとの電気的接触を良好にす
るために、コンタクトホール110の底部において露出
しているドレイン電極106bの上部表面に酸素プラズ
マ116を用いた酸素プラズマ処理を実施している。そ
して、この酸素プラズマ処理により層間絶縁膜108の
上部表面115が損傷を受け、この層間絶縁膜108の
上部表面115が多孔質状になる。このような多孔質状
となった層間絶縁膜108の上部表面115上に、図1
6に示すようにITO画素電極109を形成する場合、
領域118において、このITO画素電極109を形成
するためのウエットエッチングに用いるエッチング液が
ITO画素電極109と層間絶縁膜108との境界領域
に浸入する場合がある。この場合、上記境界領域に面す
るITO画素電極109の下面にエッチング液が到達す
ることになるので、ITO画素電極109の下部が上記
エッチング液によりエッチングされる。この結果、領域
118に位置するITO画素電極109の端部が層間絶
縁膜108から剥離する、あるいはITO画素電極10
9の端部がエッチングにより過剰に除去されることによ
り、ITO画素電極109の形状が設計した形状となら
ないというようなパターニング不良が発生していた。
However, the above-mentioned conventional TFT-LCD has the following problems. That is, referring to FIG.
In the manufacturing process of D, in order to improve the electrical contact between the ITO pixel electrode 109 (see FIG. 16) and the drain electrode 106b, oxygen plasma is applied to the upper surface of the drain electrode 106b exposed at the bottom of the contact hole 110. An oxygen plasma process using the semiconductor device 116 is performed. Then, the upper surface 115 of the interlayer insulating film 108 is damaged by the oxygen plasma treatment, and the upper surface 115 of the interlayer insulating film 108 becomes porous. On the upper surface 115 of such a porous interlayer insulating film 108, FIG.
When the ITO pixel electrode 109 is formed as shown in FIG.
In the region 118, an etchant used for wet etching for forming the ITO pixel electrode 109 may enter a boundary region between the ITO pixel electrode 109 and the interlayer insulating film 108. In this case, since the etching solution reaches the lower surface of the ITO pixel electrode 109 facing the boundary region, the lower portion of the ITO pixel electrode 109 is etched by the etching solution. As a result, the edge of the ITO pixel electrode 109 located in the region 118 is peeled off from the interlayer insulating film 108 or the ITO pixel electrode 10
9 was excessively removed by etching, which caused a patterning defect such that the shape of the ITO pixel electrode 109 did not become the designed shape.

【0011】また、透明性樹脂などのような有機膜から
なる層間絶縁膜108上にITO膜を形成して、このI
TO膜をエッチングにより部分的に除去する際のエッチ
ング速度は、無機材料からなる層間絶縁膜上にITO膜
を形成して、このITO膜をエッチングにより部分的に
除去する際のエッチング速度よりも速くなる。このた
め、ITO画素電極109を形成する際のエッチングで
は、プロセス条件のほんの少しのずれがITO膜の過剰
なエッチングや逆にエッチング残りといった事故の原因
となる。つまり、上記のようなプロセス条件の少しのず
れによって、ITO画素電極109のエッチング量が大
きく変動するため、領域118に位置するITO画素電
極109の端部において、過剰なエッチングに起因する
ITO画素電極109の欠損や層間絶縁膜108からの
剥離などの欠陥が発生する場合があった。このようなI
TO画素電極109の欠陥は結果的にTFT−LCDの
製造歩留りを低下させる大きな要因の1つとなってい
た。
An ITO film is formed on an interlayer insulating film 108 made of an organic film such as a transparent resin.
The etching rate when the TO film is partially removed by etching is higher than the etching rate when the ITO film is formed on the interlayer insulating film made of an inorganic material and the ITO film is partially removed by etching. Become. For this reason, in the etching for forming the ITO pixel electrode 109, a slight deviation in the process conditions causes an accident such as excessive etching of the ITO film or conversely, residual etching. In other words, a slight shift in the process conditions as described above greatly changes the etching amount of the ITO pixel electrode 109. Therefore, at the end of the ITO pixel electrode 109 located in the region 118, the ITO pixel electrode 109 due to excessive etching is formed. In some cases, defects such as a defect in 109 or separation from the interlayer insulating film 108 occurred. Such an I
The defect of the TO pixel electrode 109 has been one of the major factors that eventually lowers the manufacturing yield of the TFT-LCD.

【0012】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の1つの目的は、
ITO画素電極などの透明性導電層における欠陥の発生
を防止することが可能な半導体装置およびその製造方法
を提供することである。
The present invention has been made to solve the above-mentioned problems, and one object of the present invention is to
An object of the present invention is to provide a semiconductor device capable of preventing a defect from occurring in a transparent conductive layer such as an ITO pixel electrode and a method for manufacturing the same.

【0013】この発明のもう1つの目的は、ITO画素
電極などの透明性導電層における欠陥の発生を防止する
ことが可能な液晶表示装置およびその製造方法を提供す
ることである。
Another object of the present invention is to provide a liquid crystal display device capable of preventing occurrence of defects in a transparent conductive layer such as an ITO pixel electrode, and a method of manufacturing the same.

【0014】[0014]

【課題を解決するための手段】この発明の一の局面にお
ける半導体装置は、基板と、導電層と、層間絶縁膜と、
透明性導電層とを備える。導電層は基板上に形成されて
いる。層間絶縁膜は導電層上に形成され、導電層上に位
置する領域に形成されたコンタクトホールを有する。透
明性導電層は、コンタクトホールの内部から層間絶縁膜
の上部表面上にまで延在するように形成され、導電層と
電気的に接続されている。層間絶縁膜の上部表面はウエ
ット処理により平滑化されている(請求項1)。
A semiconductor device according to one aspect of the present invention includes a substrate, a conductive layer, an interlayer insulating film,
A transparent conductive layer. The conductive layer is formed on the substrate. The interlayer insulating film is formed on the conductive layer, and has a contact hole formed in a region located on the conductive layer. The transparent conductive layer is formed to extend from inside the contact hole to the upper surface of the interlayer insulating film, and is electrically connected to the conductive layer. The upper surface of the interlayer insulating film is smoothed by wet processing (claim 1).

【0015】このように、層間絶縁膜の上部表面がウエ
ット処理によって平滑化されているので、透明性導電層
と層間絶縁膜の上部表面との間の密着性を向上させるこ
とができる。この結果、透明性導電層と層間絶縁膜との
境界領域に、透明性導電層を形成する際に用いるエッチ
ング液などが浸入することを防止できる。そのため、上
記境界領域に浸入したエッチング液により透明性導電層
の本来エッチングされるべきではない領域が部分的にエ
ッチングされる、あるいは透明性導電層が層間絶縁膜の
上部表面から剥離するといったような欠陥の発生を防止
できる。
As described above, since the upper surface of the interlayer insulating film is smoothed by the wet treatment, the adhesion between the transparent conductive layer and the upper surface of the interlayer insulating film can be improved. As a result, it is possible to prevent an etchant or the like used for forming the transparent conductive layer from entering the boundary region between the transparent conductive layer and the interlayer insulating film. Therefore, the region of the transparent conductive layer that should not be etched is partially etched by the etchant that has entered the boundary region, or the transparent conductive layer is peeled off from the upper surface of the interlayer insulating film. The occurrence of defects can be prevented.

【0016】上記一の局面における半導体装置では、ウ
エット処理が、層間絶縁膜を構成する材料をエッチング
可能な薬液に層間絶縁膜が形成された基板を浸漬するこ
とを含むことが好ましい。また、薬液として硫酸溶液を
用いることが好ましい。
In the semiconductor device according to the one aspect, it is preferable that the wet treatment includes immersing the substrate on which the interlayer insulating film is formed in a chemical solution capable of etching a material forming the interlayer insulating film. Further, it is preferable to use a sulfuric acid solution as the chemical solution.

【0017】この発明の他の局面における半導体装置は
基板と、導電層と、層間絶縁膜と、透明性導電層とを備
える。導電層は基板上に形成されている。層間絶縁膜は
導電層上に形成され、導電層上に位置する領域に形成さ
れたコンタクトホールを有する。透明性導電層はコンタ
クトホールの内部から層間絶縁膜の上部表面上にまで延
在するように形成され、導電層と電気的に接続されてい
る。層間絶縁膜のコンタクトホールの側壁はプラズマ処
理された表面を含む。層間絶縁膜の上部表面は、プラズ
マ処理された表面より相対的に平滑な表面を含む(請求
項2)。
A semiconductor device according to another aspect of the present invention includes a substrate, a conductive layer, an interlayer insulating film, and a transparent conductive layer. The conductive layer is formed on the substrate. The interlayer insulating film is formed on the conductive layer, and has a contact hole formed in a region located on the conductive layer. The transparent conductive layer is formed to extend from inside the contact hole to the upper surface of the interlayer insulating film, and is electrically connected to the conductive layer. The side wall of the contact hole of the interlayer insulating film includes a plasma-treated surface. The upper surface of the interlayer insulating film includes a surface which is relatively smoother than the surface subjected to the plasma treatment.

【0018】このようにすれば、層間絶縁膜の上部表面
がプラズマ処理された場合よりも相対的に平滑な表面を
含んでいるので、層間絶縁膜の上部表面と透明性導電層
との境界領域(界面)の密着性を向上させることができ
る。この結果、透明性導電層を形成する工程において実
施するウエットエッチングにおいて、エッチング液が透
明性導電層と層間絶縁膜の上部表面との境界領域に浸入
することを有効に防止できる。これにより、境界領域に
侵入したエッチング液により透明性導電層の下部が損傷
を受けることを確実に防止できる。
With this configuration, since the upper surface of the interlayer insulating film includes a surface that is relatively smoother than when the plasma treatment is performed, the boundary region between the upper surface of the interlayer insulating film and the transparent conductive layer is formed. (Interface) adhesion can be improved. As a result, in wet etching performed in the step of forming the transparent conductive layer, it is possible to effectively prevent the etchant from entering the boundary region between the transparent conductive layer and the upper surface of the interlayer insulating film. Thereby, it is possible to reliably prevent the lower portion of the transparent conductive layer from being damaged by the etchant that has entered the boundary region.

【0019】上記他の局面における半導体装置では、透
明性導電層が下層透明性導電層部分と上層透明性導電層
部分とを含むことが好ましい。下層透明性導電層部分は
層間絶縁膜の上部表面上に接触するように形成されるこ
とが好ましい。上層透明性導電層部分は下層透明性導電
層部分上に形成されることが好ましい(請求項3)。
In a semiconductor device according to another aspect, the transparent conductive layer preferably includes a lower transparent conductive layer portion and an upper transparent conductive layer portion. Preferably, the lower transparent conductive layer portion is formed so as to be in contact with the upper surface of the interlayer insulating film. The upper transparent conductive layer portion is preferably formed on the lower transparent conductive layer portion (claim 3).

【0020】この場合、この半導体装置の製造工程にお
いて、コンタクトホールの底部における導電層と透明性
導電層との電気的接触の信頼性を向上させる目的で酸素
プラズマ処理などを行なう場合に、予め下層透明性導電
層部分を層間絶縁膜の上部表面上に形成した状態でこの
酸素プラズマ処理を行なうことができる。すなわち、上
述した酸素プラズマ処理において、層間絶縁膜の上部表
面がこの酸素プラズマ処理により損傷を受けることを防
止するための保護膜としてこの下層透明性導電層部分を
利用できる。このようにすれば、層間絶縁膜の上部表面
が酸素プラズマにさらされることを防止できるので、酸
素プラズマによって層間絶縁膜の上部表面が多孔質状に
なることを確実に防止できる。このため、透明性導電層
と層間絶縁膜の上部表面との密着性が劣化することを防
止できる。
In this case, in the manufacturing process of this semiconductor device, when performing an oxygen plasma treatment or the like for the purpose of improving the reliability of the electrical contact between the conductive layer and the transparent conductive layer at the bottom of the contact hole, the lower layer must be formed beforehand. This oxygen plasma treatment can be performed with the transparent conductive layer portion formed on the upper surface of the interlayer insulating film. That is, in the above-described oxygen plasma treatment, the lower transparent conductive layer portion can be used as a protective film for preventing the upper surface of the interlayer insulating film from being damaged by the oxygen plasma treatment. With this configuration, it is possible to prevent the upper surface of the interlayer insulating film from being exposed to oxygen plasma, so that it is possible to reliably prevent the upper surface of the interlayer insulating film from becoming porous due to the oxygen plasma. Therefore, it is possible to prevent the adhesion between the transparent conductive layer and the upper surface of the interlayer insulating film from deteriorating.

【0021】上記他の局面における半導体装置では、透
明性導電層において層間絶縁膜の上部表面上に形成され
た部分の膜厚が、透明性導電層において層間絶縁膜のコ
ンタクトホールの内部に形成された部分の膜厚より厚い
ことが好ましい(請求項4)。
In the semiconductor device according to the above another aspect, the thickness of a portion formed on the upper surface of the interlayer insulating film in the transparent conductive layer is formed inside the contact hole of the interlayer insulating film in the transparent conductive layer. It is preferable that the thickness is larger than the thickness of the bent portion.

【0022】ここで、透明性導電層において層間絶縁膜
の上部表面上に形成された部分の膜厚とコンタクトホー
ルの内部に形成された部分の膜厚との間には膜厚差が存
在する。この膜厚差に対応する膜厚を有する透明性導電
層部分を、半導体装置の製造工程において予め層間絶縁
膜の上部表面上に形成できる。そして、コンタクトホー
ルの底部における透明性導電層と導電層との電気的接触
の信頼性を向上させるため、導電層の表面に酸素プラズ
マ処理を施す場合を考える。この場合、酸素プラズマ処
理の際に層間絶縁膜の上部表面を保護するための保護膜
として上記透明性導電層部分を利用することができる。
この結果、層間絶縁膜の上部表面が直接酸素プラズマに
さらされることを防止できるので、層間絶縁膜の上部表
面をプラズマ処理された表面よりも確実に平滑化するこ
とができる。この結果、透明性導電層と層間絶縁膜の上
部表面との密着性を確実に向上させることができる。
Here, there is a thickness difference between the thickness of the portion formed on the upper surface of the interlayer insulating film and the thickness of the portion formed inside the contact hole in the transparent conductive layer. . A transparent conductive layer portion having a film thickness corresponding to this film thickness difference can be formed on the upper surface of the interlayer insulating film in advance in the semiconductor device manufacturing process. Then, in order to improve the reliability of electrical contact between the transparent conductive layer and the conductive layer at the bottom of the contact hole, a case where oxygen plasma treatment is performed on the surface of the conductive layer is considered. In this case, the transparent conductive layer can be used as a protective film for protecting the upper surface of the interlayer insulating film during the oxygen plasma treatment.
As a result, the upper surface of the interlayer insulating film can be prevented from being directly exposed to the oxygen plasma, so that the upper surface of the interlayer insulating film can be more reliably smoothed than the plasma-treated surface. As a result, the adhesion between the transparent conductive layer and the upper surface of the interlayer insulating film can be reliably improved.

【0023】この発明の別の局面における半導体装置
は、基板と、導電層と、層間絶縁膜と、透明性導電層と
を備える。導電層は基板上に形成されている。層間絶縁
膜は導電層上に形成され、導電層上に位置する領域に形
成されたコンタクトホールを有する。透明性導電層はコ
ンタクトホールの内部から層間絶縁膜の上部表面上にま
で延在するように形成され、導電層と電気的に接続され
ている。透明性導電層は、層間絶縁膜の上部表面上に接
触するように形成された下層透明性導電層部分と、この
下層透明性導電層部分上に形成された上層透明性導電層
部分とを含む(請求項5)。
A semiconductor device according to another aspect of the present invention includes a substrate, a conductive layer, an interlayer insulating film, and a transparent conductive layer. The conductive layer is formed on the substrate. The interlayer insulating film is formed on the conductive layer, and has a contact hole formed in a region located on the conductive layer. The transparent conductive layer is formed to extend from inside the contact hole to the upper surface of the interlayer insulating film, and is electrically connected to the conductive layer. The transparent conductive layer includes a lower transparent conductive layer portion formed so as to be in contact with the upper surface of the interlayer insulating film, and an upper transparent conductive layer portion formed on the lower transparent conductive layer portion. (Claim 5).

【0024】ここで、半導体装置の製造工程において、
コンタクトホールの底部における導電層と透明性導電層
との電気的接触の信頼性を向上させるために、コンタク
トホールを形成した後コンタクトホールの底部において
露出する導電層に酸素プラズマ処理を行なう場合を考え
る。この場合、予め下層透明性導電層部分を層間絶縁膜
の上部表面上に形成しておけば、この下層透明性導電層
部分を層間絶縁膜の上部表面の保護膜として利用でき
る。このようにすれば、下層透明性導電層部分下に位置
する層間絶縁膜の上部表面が酸素プラズマにさらされる
ことを防止できるので、層間絶縁膜の上部表面を酸素プ
ラズマ処理された表面よりもより平滑にすることができ
る。この結果、透明性導電層と層間絶縁膜の上部表面と
の界面の密着性を向上させることができる。その結果、
透明性導電層を形成する際のウエットエッチングに用い
るエッチング液が透明性導電層と層間絶縁膜の上部表面
との間の界面に浸入することを防止できる。そのため、
浸入したエッチング液により透明性導電層の端部が損傷
を受けるといった問題の発生を確実に防止できる。
Here, in the manufacturing process of the semiconductor device,
To improve the reliability of electrical contact between the conductive layer and the transparent conductive layer at the bottom of the contact hole, consider the case where oxygen plasma treatment is performed on the conductive layer exposed at the bottom of the contact hole after forming the contact hole. . In this case, if the lower transparent conductive layer portion is previously formed on the upper surface of the interlayer insulating film, the lower transparent conductive layer portion can be used as a protective film on the upper surface of the interlayer insulating film. This prevents the upper surface of the interlayer insulating film located under the lower transparent conductive layer portion from being exposed to oxygen plasma, so that the upper surface of the interlayer insulating film is more exposed than the surface subjected to the oxygen plasma treatment. Can be smoothed. As a result, the adhesion at the interface between the transparent conductive layer and the upper surface of the interlayer insulating film can be improved. as a result,
An etchant used for wet etching when forming the transparent conductive layer can be prevented from entering the interface between the transparent conductive layer and the upper surface of the interlayer insulating film. for that reason,
It is possible to reliably prevent the problem that the edge portion of the transparent conductive layer is damaged by the penetrated etching solution.

【0025】上記一の局面または他の局面または別の局
面における半導体装置では、透明性導電層はスズ添加酸
化インジウムを含むことが好ましい(請求項6)。
[0025] In the semiconductor device according to the above aspect, another aspect, or another aspect, the transparent conductive layer preferably contains tin-added indium oxide.

【0026】この場合、スズ添加酸化インジウム(IT
O:Indium Tin Oxide)を含む透明性導電層は、その下
に位置する層間絶縁膜の材質によってエッチング速度が
大きく影響を受ける。たとえば、層間絶縁膜が有機膜を
用いた場合、層間絶縁膜として無機材料を用いた場合よ
り上記エッチング速度が速くなるためエッチング量など
の制御が難しくなる。そのため、プロセス条件によって
は設計値以上の過剰なエッチングが起こる場合がある。
そのような場合、スズ添加酸化インジウムを含む透明性
導電層の端部においてエッチング液が透明性導電層と層
間絶縁膜の上部表面との境界領域に浸入するといった上
述のような問題が発生する可能性が高い。そのため、ス
ズ添加酸化インジウムを含む透明性導電層を備える半導
体装置において本発明を適用すれば、上述のような透明
性導電層の欠陥の発生を防止するという効果が特に顕著
である。
In this case, tin-added indium oxide (IT
The etching rate of a transparent conductive layer containing O (Indium Tin Oxide) is greatly affected by the material of an interlayer insulating film located thereunder. For example, when an organic film is used for the interlayer insulating film, the etching rate is higher than when an inorganic material is used for the interlayer insulating film, so that it is difficult to control the amount of etching and the like. Therefore, depending on the process conditions, excessive etching exceeding the design value may occur.
In such a case, the above-described problem that the etchant penetrates into the boundary region between the transparent conductive layer and the upper surface of the interlayer insulating film at the end of the transparent conductive layer containing tin-added indium oxide may occur. High in nature. Therefore, when the present invention is applied to a semiconductor device having a transparent conductive layer containing tin-added indium oxide, the effect of preventing the above-described defects of the transparent conductive layer from being generated is particularly remarkable.

【0027】上記一の局面または他の局面または別の局
面における半導体装置では、層間絶縁膜は有機膜を含む
ことが好ましい(請求項7)。
In the semiconductor device according to the above aspect, another aspect, or another aspect, the interlayer insulating film preferably includes an organic film.

【0028】この場合、有機膜を含む層間絶縁膜上にス
ズ添加酸化インジウムを含む透明性導電層を形成すれ
ば、特に透明性導電層を形成するためのエッチングにお
けるエッチング速度が大きくなるため、このエッチング
工程ではオーバーエッチングなどが発生しやすい。そし
て、このようなオーバーエッチングは、透明性導電層と
層間絶縁膜の上部表面との境界領域にエッチング液が侵
入する要因の一つとなる。このため、上記のような構成
の半導体装置に本発明を適用すれば、特にエッチング液
の上記境界領域への侵入を有効に防止できることから、
顕著な効果を得ることができる。
In this case, if a transparent conductive layer containing tin-added indium oxide is formed on an interlayer insulating film containing an organic film, the etching rate particularly in the etching for forming the transparent conductive layer is increased. In the etching process, over-etching or the like is likely to occur. Such over-etching is one of the factors that cause the etchant to enter the boundary region between the transparent conductive layer and the upper surface of the interlayer insulating film. Therefore, if the present invention is applied to the semiconductor device having the above-described configuration, the intrusion of the etching solution into the boundary region can be effectively prevented.
A remarkable effect can be obtained.

【0029】上記一の局面または他の局面または別の局
面における半導体装置では、層間絶縁膜は透明性樹脂を
含むことが好ましい(請求項8)。
In the semiconductor device according to the above aspect, another aspect, or another aspect, the interlayer insulating film preferably contains a transparent resin.

【0030】この場合、透明性樹脂のような有機膜は、
上記コンタクトホールの底部における導電層と透明性導
電層との電気的接触の信頼性を向上させるための酸素プ
ラズマ処理によって、その表面が容易に損傷を受ける。
そのため、透明性樹脂を含む層間絶縁膜の上部表面はプ
ラズマ処理によって容易に多孔質状となるため、透明性
電極と層間絶縁膜の上部表面との境界部の密着性が低下
していた。このため、透明性樹脂を含む層間絶縁膜を備
える半導体装置に本発明を適用すれば、層間絶縁膜の上
部表面を確実に平滑化できるため、上述のような問題を
確実に防止できる。この結果、透明性樹脂を含む層間絶
縁膜を備える半導体装置において本発明は特に顕著な効
果を奏する。
In this case, an organic film such as a transparent resin is
The surface is easily damaged by the oxygen plasma treatment for improving the reliability of electrical contact between the conductive layer and the transparent conductive layer at the bottom of the contact hole.
Therefore, the upper surface of the interlayer insulating film containing the transparent resin is easily made porous by the plasma treatment, so that the adhesion at the boundary between the transparent electrode and the upper surface of the interlayer insulating film has been reduced. Therefore, if the present invention is applied to a semiconductor device having an interlayer insulating film containing a transparent resin, the upper surface of the interlayer insulating film can be surely smoothed, so that the above-described problem can be reliably prevented. As a result, the present invention has a particularly remarkable effect in a semiconductor device having an interlayer insulating film containing a transparent resin.

【0031】上記一の局面または他の局面または別の局
面における半導体装置では、基板上に形成され、導電領
域を含む電界効果トランジスタをさらに備えることが好
ましく、導電層は電界効果トランジスタの導電領域と電
気的に接続された電極であることが好ましい(請求項
9)。
[0031] In the semiconductor device according to the above aspect, another aspect or another aspect, it is preferable that the semiconductor device further includes a field effect transistor formed on the substrate and including a conductive region. Preferably, the electrodes are electrically connected.

【0032】この場合、上記電界効果トランジスタを液
晶表示装置の画素領域に形成される電界効果トランジス
タとして利用するとともに、透明性導電層を液晶表示装
置の画素電極として利用できる。そして、この画素電極
の端部における欠陥の発生を本発明により有効に防止で
きるので、液晶表示装置の製造歩留りがこのような画素
電極の損傷により低下することを防止できる。
In this case, the field effect transistor can be used as a field effect transistor formed in a pixel region of a liquid crystal display device, and the transparent conductive layer can be used as a pixel electrode of the liquid crystal display device. Since the occurrence of a defect at the end of the pixel electrode can be effectively prevented by the present invention, the production yield of the liquid crystal display device can be prevented from being reduced due to such damage to the pixel electrode.

【0033】この発明のその他の局面における液晶表示
装置は、上記一の局面または他の局面または別の局面に
おける半導体装置を備える(請求項10)。
A liquid crystal display device according to another aspect of the present invention includes the semiconductor device according to the above one aspect, another aspect, or another aspect (claim 10).

【0034】この場合、透明性導電層を液晶表示装置の
画素電極として利用すれば、この画素電極の端部の損傷
を有効に防止することができるので、液晶表示装置の表
示特性がこのような画素電極の欠陥により劣化すること
を防止できるとともに、液晶表示装置の製造歩留りの低
下を防止できるという顕著な効果を奏する。
In this case, if the transparent conductive layer is used as a pixel electrode of a liquid crystal display device, the edge of the pixel electrode can be effectively prevented from being damaged. The remarkable effect is obtained that the deterioration due to the defect of the pixel electrode can be prevented and the production yield of the liquid crystal display device can be prevented from lowering.

【0035】この発明のもう1つの局面における半導体
装置の製造方法では、基板上に導電層を形成する。導電
層上に層間絶縁膜を形成する。導電層上に位置する領域
において、層間絶縁膜にコンタクトホールを形成するこ
とにより、導電層を露出させる。露出した導電層の表面
と層間絶縁膜の上部表面とにプラズマ処理を実施する。
層間絶縁膜の上部表面を含む上層をウエット処理により
除去する。コンタクトホールの内部からウエット処理さ
れた層間絶縁膜の上部表面上にまで延在するように透明
性導電層を形成する(請求項11)。
In a method for manufacturing a semiconductor device according to another aspect of the present invention, a conductive layer is formed on a substrate. An interlayer insulating film is formed over the conductive layer. By forming a contact hole in the interlayer insulating film in a region located on the conductive layer, the conductive layer is exposed. Plasma treatment is performed on the exposed surface of the conductive layer and the upper surface of the interlayer insulating film.
The upper layer including the upper surface of the interlayer insulating film is removed by wet processing. A transparent conductive layer is formed so as to extend from the inside of the contact hole to the upper surface of the wet-processed interlayer insulating film (claim 11).

【0036】このように、プラズマ処理された層間絶縁
膜の上部表面を含む上層をウエット処理により除去する
ので、このプラズマ処理により多孔質状となった層間絶
縁膜の上部表面を確実に除去することができる。つま
り、このウエット処理によって層間絶縁膜の上部表面を
平滑にすることができる。この結果、この層間絶縁膜の
上部表面上に形成された透明性導電層と層間絶縁膜の上
部表面との境界領域の密着性を向上させることができ
る。このため、透明性導電層を形成する際のウエットエ
ッチングにおいて用いるエッチング液などが上記境界領
域に浸入することを防止できる。そのため、このエッチ
ング液によって透明性導電層の下部や端部など、本来エ
ッチングされるべきではない領域がエッチング液により
損傷を受けることを確実に防止できる。
As described above, since the upper layer including the upper surface of the interlayer insulating film subjected to the plasma treatment is removed by the wet treatment, the upper surface of the porous interlayer insulating film formed by the plasma treatment is surely removed. Can be. That is, the upper surface of the interlayer insulating film can be smoothed by the wet processing. As a result, the adhesion of the boundary region between the transparent conductive layer formed on the upper surface of the interlayer insulating film and the upper surface of the interlayer insulating film can be improved. For this reason, it is possible to prevent an etchant or the like used in wet etching for forming the transparent conductive layer from entering the boundary region. Therefore, it is possible to reliably prevent a region that should not be etched, such as a lower portion and an end portion of the transparent conductive layer, from being damaged by the etchant.

【0037】この発明のさらに他の局面における半導体
装置の製造方法では、基板上に導電層を形成する。導電
層上に層間絶縁膜を形成する。層間絶縁膜の上部表面上
に保護膜を形成する。導電層上に位置する領域におい
て、層間絶縁膜と保護膜との一部を除去してコンタクト
ホールを形成することにより、導電層を露出させる。保
護膜が形成された状態で、露出した導電層の表面にプラ
ズマ処理を実施する。コンタクトホールの内部から層間
絶縁膜の上部表面上にまで延在するように透明性導電層
を形成する(請求項12)。
In a method of manufacturing a semiconductor device according to still another aspect of the present invention, a conductive layer is formed on a substrate. An interlayer insulating film is formed over the conductive layer. A protective film is formed on an upper surface of the interlayer insulating film. In a region located on the conductive layer, a part of the interlayer insulating film and the protective film is removed to form a contact hole, so that the conductive layer is exposed. With the protective film formed, plasma treatment is performed on the exposed surface of the conductive layer. A transparent conductive layer is formed so as to extend from inside the contact hole to above the upper surface of the interlayer insulating film.

【0038】このように、保護膜が形成された状態でプ
ラズマ処理を実施するので、層間絶縁膜の上部表面が直
接プラズマ処理を受けることはない。このため、層間絶
縁膜の上部表面がプラズマ処理によって多孔質状になる
ことを確実に防止できる。そして、層間絶縁膜部の上部
表面を、プラズマ処理を受けた表面よりも相対的に平滑
に保つことができるため、層間絶縁膜の上部表面と透明
性導電層との境界領域の密着性を高めることができる。
そのため、透明性導電層を形成する際に用いるエッチン
グ液などがこの境界領域に浸入することを防止できる。
これにより、境界領域にしみこんだエッチング液により
透明性導電層の端部が損傷を受けることを確実に防止で
きる。
As described above, since the plasma processing is performed with the protective film formed, the upper surface of the interlayer insulating film is not directly subjected to the plasma processing. Therefore, it is possible to reliably prevent the upper surface of the interlayer insulating film from becoming porous due to the plasma treatment. Since the upper surface of the interlayer insulating film can be kept relatively smoother than the surface subjected to the plasma treatment, the adhesion of the boundary region between the upper surface of the interlayer insulating film and the transparent conductive layer is improved. be able to.
For this reason, it is possible to prevent an etchant or the like used for forming the transparent conductive layer from entering the boundary region.
Thus, it is possible to reliably prevent the edge of the transparent conductive layer from being damaged by the etchant that has permeated the boundary region.

【0039】上記さらに他の局面における半導体装置の
製造方法では、保護膜を除去する工程をさらに備えるこ
とが好ましい。透明性導電層を形成する工程では、コン
タクトホールの内部から保護膜が除去された層間絶縁膜
の上部表面上にまで延在するように透明性導電層を形成
することが好ましい(請求項13)。
It is preferable that the method for manufacturing a semiconductor device according to the still another aspect further includes a step of removing the protective film. In the step of forming the transparent conductive layer, it is preferable to form the transparent conductive layer so as to extend from the inside of the contact hole to the upper surface of the interlayer insulating film from which the protective film has been removed. .

【0040】この場合、プラズマ処理を行なう際に用い
た層間絶縁膜の保護膜を一旦除去した後で透明性導電層
を形成するので、保護膜として用いる材料を選択する際
の自由度をより大きくすることができる。
In this case, since the transparent conductive layer is formed after the protective film of the interlayer insulating film used for performing the plasma treatment is once removed, the degree of freedom in selecting a material to be used as the protective film is increased. can do.

【0041】上記さらに他の局面における半導体装置の
製造方法では、透明性導電層を形成する工程では、コン
タクトホールの内部から保護膜上まで延在するように透
明性導電層部分を形成することにより、保護膜と透明性
導電層部分とを含む透明性導電層を形成することが好ま
しい(請求項14)。
In the method of manufacturing a semiconductor device according to the above still another aspect, in the step of forming the transparent conductive layer, the transparent conductive layer is formed so as to extend from inside the contact hole to above the protective film. It is preferable to form a transparent conductive layer including a protective film and a transparent conductive layer portion (claim 14).

【0042】この場合、保護膜を除去することなく透明
性導電層部分を形成するので、保護膜を除去する工程を
省略することができる。この結果、半導体装置の製造工
程数を削減することができるので、半導体装置の製造コ
ストを低減することができる。
In this case, since the transparent conductive layer is formed without removing the protective film, the step of removing the protective film can be omitted. As a result, the number of manufacturing steps of the semiconductor device can be reduced, so that the manufacturing cost of the semiconductor device can be reduced.

【0043】この発明のまた別の局面における液晶表示
装置の製造方法は、上記もう1つの局面またはさらに他
の局面における半導体装置の製造方法を含む(請求項1
5)。
A method of manufacturing a liquid crystal display device according to another aspect of the present invention includes the method of manufacturing a semiconductor device according to the above another aspect or still another aspect.
5).

【0044】この場合、液晶表示装置の画素電極を形成
する工程に、上記透明性導電層を形成する工程を適用す
れば、液晶表示装置の画素電極の端部がエッチング液な
どにより損傷を受けることを確実に防止できる。この結
果、液晶表示装置の製造歩留りの低下を防止できるとい
う顕著な効果を奏する。
In this case, if the step of forming the transparent conductive layer is applied to the step of forming the pixel electrode of the liquid crystal display device, the edge of the pixel electrode of the liquid crystal display device may be damaged by an etchant or the like. Can be reliably prevented. As a result, there is a remarkable effect that a reduction in the manufacturing yield of the liquid crystal display device can be prevented.

【0045】[0045]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において同一ま
たは相当する部分には同一の参照番号を付し、その説明
は繰返さない。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings below, the same or corresponding portions have the same reference characters allotted, and description thereof will not be repeated.

【0046】(実施の形態1)図1は、本発明による液
晶表示装置の実施の形態1を示す断面模式図である。図
1を参照して、液晶表示装置を説明する。
(Embodiment 1) FIG. 1 is a schematic sectional view showing Embodiment 1 of a liquid crystal display device according to the present invention. The liquid crystal display will be described with reference to FIG.

【0047】図1を参照して、ガラス基板20上にクロ
ム膜からなる走査配線としての導電線1、2が形成され
ている。この導電線1、2の膜厚は約400nmであ
る。そして、ガラス基板20と導電線1、2との上には
シリコン窒化膜3が形成されている。このシリコン窒化
膜3の膜厚は約400nmである。導電線1上に位置す
る領域においては、シリコン窒化膜3上にアモルファス
シリコン膜4が形成されている。このアモルファスシリ
コン膜4の膜厚は約50nmである。このアモルファス
シリコン膜4上にn+型アモルファスシリコン膜5が形
成されている。n+型アモルファスシリコン膜5の膜厚
は約30nmである。n+型アモルファスシリコン膜5
とシリコン窒化膜3との上にはクロム膜からなるソース
電極6aと導電層としてのドレイン電極6bとが形成さ
れている。このソース電極6aとドレイン電極6bとの
膜厚は約400nmである。このソース電極6a、ドレ
イン電極6bおよびシリコン窒化膜3の上にはシリコン
窒化膜からなるパッシベーション膜7が形成されてい
る。パッシベーション膜7の膜厚は約100nmであ
る。パッシベーション膜7上には層間絶縁膜8が形成さ
れている。この層間絶縁膜8としてはアクリル系透明性
樹脂を用いる。層間絶縁膜8の膜厚は約2μmである。
層間絶縁膜8とパッシベーション膜7との一部をエッチ
ングにより除去することによりコンタクトホール10が
形成されている。コンタクトホール10の内部から層間
絶縁膜8の上部表面15上にまで延在するように透明性
導電層としてのITO画素電極9が形成されている。I
TO画素電極9の膜厚は約100nmである。ITO画
素電極9上には図示していないが配向膜が形成されてい
る。そして、この配向膜上には液晶11を介して対向電
極13を有する上部ガラス基板12が配置されている。
なお、対向電極13と液晶11との間には、図示してい
ないが配向膜が形成されている。
Referring to FIG. 1, conductive lines 1 and 2 are formed on a glass substrate 20 as scanning wirings made of a chromium film. The thickness of the conductive lines 1 and 2 is about 400 nm. The silicon nitride film 3 is formed on the glass substrate 20 and the conductive lines 1 and 2. The thickness of the silicon nitride film 3 is about 400 nm. In a region located on conductive line 1, amorphous silicon film 4 is formed on silicon nitride film 3. The thickness of the amorphous silicon film 4 is about 50 nm. An n + type amorphous silicon film 5 is formed on the amorphous silicon film 4. The thickness of the n + type amorphous silicon film 5 is about 30 nm. n + type amorphous silicon film 5
On the silicon nitride film 3, a source electrode 6a made of a chromium film and a drain electrode 6b as a conductive layer are formed. The thickness of the source electrode 6a and the drain electrode 6b is about 400 nm. On the source electrode 6a, the drain electrode 6b and the silicon nitride film 3, a passivation film 7 made of a silicon nitride film is formed. The thickness of the passivation film 7 is about 100 nm. On the passivation film 7, an interlayer insulating film 8 is formed. An acrylic transparent resin is used for the interlayer insulating film 8. The thickness of the interlayer insulating film 8 is about 2 μm.
A contact hole 10 is formed by removing part of the interlayer insulating film 8 and the passivation film 7 by etching. An ITO pixel electrode 9 as a transparent conductive layer is formed so as to extend from inside contact hole 10 onto upper surface 15 of interlayer insulating film 8. I
The thickness of the TO pixel electrode 9 is about 100 nm. Although not shown, an alignment film is formed on the ITO pixel electrode 9. An upper glass substrate 12 having a counter electrode 13 is disposed on the alignment film via a liquid crystal 11.
Although not shown, an alignment film is formed between the counter electrode 13 and the liquid crystal 11.

【0048】ここで、導電線1とシリコン窒化膜3とア
モルファスシリコン膜4とn+型アモルファスシリコン
膜5とソース電極6aとドレイン6bとから電界効果ト
ランジスタとしての薄膜トランジスタ(TFT)14が
形成されている。導電線1はゲート電極として作用し、
アモルファスシリコン膜4はチャネル領域として作用す
る。また、n+型アモルファスシリコン膜5は薄膜トラ
ンジスタ14のオーミックコンタクトとして作用する。
Here, a thin film transistor (TFT) 14 as a field effect transistor is formed from the conductive line 1, the silicon nitride film 3, the amorphous silicon film 4, the n + type amorphous silicon film 5, the source electrode 6a and the drain 6b. I have. The conductive line 1 acts as a gate electrode,
The amorphous silicon film 4 functions as a channel region. The n + type amorphous silicon film 5 functions as an ohmic contact of the thin film transistor 14.

【0049】後述する製造工程において示すように、ウ
エット処理として層間絶縁膜8が形成された基板を硫酸
溶液に浸漬することにより、層間絶縁膜8の上部表面を
含む層とコンタクトホール10の側壁の一部とが除去さ
れている。そのため、層間絶縁膜8の上部表面15は十
分に平滑化された状態となっている。
As shown in the later-described manufacturing process, the substrate including the interlayer insulating film 8 formed thereon is immersed in a sulfuric acid solution as a wet process, so that the layer including the upper surface of the interlayer insulating film 8 and the side wall of the contact hole 10 are Some have been removed. Therefore, upper surface 15 of interlayer insulating film 8 is in a sufficiently smoothed state.

【0050】このように、層間絶縁膜8の上部表面15
がウエット処理により十分に平滑化されているので、I
TO画素電極9と層間絶縁膜8の上部表面15との界面
の密着性を向上させることができる。そのため、後述す
る製造工程において示すように、ITO画素電極9の端
部(領域18)において、ITO画素電極と層間絶縁膜
8との境界領域にITO画素電極9を形成する際のウエ
ットエッチングのエッチング液がしみこむことを確実に
防止できる。このため、エッチング液によりITO画素
電極9の端部が損傷を受けることを防止できる。
As described above, the upper surface 15 of the interlayer insulating film 8
Are sufficiently smoothed by the wet processing,
The adhesion at the interface between the TO pixel electrode 9 and the upper surface 15 of the interlayer insulating film 8 can be improved. Therefore, as shown in a manufacturing process to be described later, at the end portion (region 18) of the ITO pixel electrode 9, wet etching for forming the ITO pixel electrode 9 in the boundary region between the ITO pixel electrode and the interlayer insulating film 8 is performed. The liquid can surely be prevented from seeping. Therefore, it is possible to prevent the edge portion of the ITO pixel electrode 9 from being damaged by the etching solution.

【0051】また、ITOを画素電極の材料として用い
ているが、このITOは、下地膜の材質によってエッチ
ングスピードが変化するため、エッチングの条件の調整
が非常に難しい。そのため、このようなITO画素電極
9を形成する際のエッチングにおいては十分なオーバー
エッチングを行なう必要があるが、このようなオーバー
エッチングを行なった場合に、ITO画素電極9と層間
絶縁膜8との境界領域にエッチング液がしみこむことを
有効に防止できるので、ITO画素電極9の端部におけ
る剥離などの欠陥の発生を確実に防止できる。つまり、
本発明による液晶表示装置においては、ITOを画素電
極の材料として用いた場合に特に顕著な効果を得ること
ができる。
Although ITO is used as the material of the pixel electrode, it is very difficult to adjust the etching conditions of this ITO because the etching speed changes depending on the material of the underlying film. Therefore, it is necessary to perform a sufficient over-etching in the etching for forming the ITO pixel electrode 9. However, when such an over-etching is performed, the over-etching between the ITO pixel electrode 9 and the interlayer insulating film 8 is required. Since the infiltration of the etchant into the boundary region can be effectively prevented, the occurrence of defects such as peeling at the end of the ITO pixel electrode 9 can be reliably prevented. That is,
In the liquid crystal display device according to the present invention, particularly remarkable effects can be obtained when ITO is used as a material of the pixel electrode.

【0052】また、層間絶縁膜8として透明性樹脂であ
り有機膜でもあるアクリル系透明性樹脂を用いている
が、このような透明性樹脂は後述する製造工程において
示す酸素プラズマ処理によって容易にその表面が多孔質
状になる。そして、このような多孔質状の表面上にIT
O画素電極を形成する際には、この透明性樹脂とITO
画素電極との境界領域に上述のようなエッチング液が容
易に浸入することになり、不良の発生確率が高かった。
そのため、図1に示すように層間絶縁膜8として透明樹
脂を含む液晶表示装置に本発明を適用すれば特に上記の
ような不良の発生を有効に防止できるという顕著な効果
を得ることができる。
An acrylic transparent resin, which is both a transparent resin and an organic film, is used as the interlayer insulating film 8. Such a transparent resin can be easily formed by an oxygen plasma treatment shown in a manufacturing process described later. The surface becomes porous. Then, on such a porous surface, IT
When forming the O pixel electrode, this transparent resin and ITO
The above-described etching solution easily penetrated into the boundary region with the pixel electrode, and the probability of occurrence of defects was high.
Therefore, when the present invention is applied to a liquid crystal display device including a transparent resin as the interlayer insulating film 8 as shown in FIG. 1, the remarkable effect that the above-described failure can be effectively prevented can be obtained.

【0053】また、薄膜トランジスタ14におけるドレ
イン電極6bは、コンタクトホール10の底部において
ITO画素電極9と電気的に接続されている。薄膜トラ
ンジスタ14とITO画素電極9とにより、液晶表示装
置の画素を構成する薄膜トランジスタと電極とが構成さ
れている。このようにすれば、本発明を液晶表示装置の
画素領域の構造へと容易に適用することができる。そし
て、透明性導電層としてのITO画素電極9における端
部での剥離や欠損といった不良の発生を防止できるの
で、液晶表示装置の画面の表示特性がこのような不良に
より劣化することを確実に防止できるという顕著な効果
を奏する。
The drain electrode 6b of the thin film transistor 14 is electrically connected to the ITO pixel electrode 9 at the bottom of the contact hole 10. The thin film transistor 14 and the ITO pixel electrode 9 constitute a thin film transistor and an electrode that constitute a pixel of the liquid crystal display device. By doing so, the present invention can be easily applied to the structure of the pixel region of the liquid crystal display device. Further, it is possible to prevent the occurrence of a defect such as peeling or loss at the edge of the ITO pixel electrode 9 as the transparent conductive layer, so that the display characteristics of the screen of the liquid crystal display device are reliably prevented from being deteriorated due to such a defect. It has a remarkable effect that it can be done.

【0054】図2〜5は、図1に示した液晶表示装置の
製造方法を説明するための断面模式図である。図2〜5
を参照して、液晶表示装置の製造方法を説明する。
2 to 5 are schematic sectional views for explaining a method of manufacturing the liquid crystal display device shown in FIG. Figures 2-5
With reference to, a method for manufacturing a liquid crystal display device will be described.

【0055】図2を参照して、まずガラス基板20上に
スパッタリング法を用いてクロム膜を成膜する。そし
て、このクロム膜上にレジストパターン(図示せず)を
形成した後、このレジストパターンをマスクとしてエッ
チングを行なうことによりこのクロム膜の一部を除去す
る。その後レジストパターンを除去する。このようにし
て、導電線1、2を形成する。次に、導電線1、2とガ
ラス基板20との上にプラズマCVD法を用いて絶縁膜
としてのシリコン窒化膜3を形成する。次に、プラズマ
CVD法を用いてシリコン窒化膜3上にアモルファスシ
リコン膜を形成する。同様にプラズマCVD法を用いて
このアモルファスシリコン膜上にn+型アモルファスシ
リコン膜を形成する。そして、このn+型アモルファス
シリコン膜上にレジストパターンを形成する。このレジ
ストパターンをマスクとしてn+型アモルファスシリコ
ン膜とアモルファスシリコン膜とを部分的にエッチング
により除去する。このようにして、チャネル領域として
作用するアモルファスシリコン膜4とオーミックコンタ
クトとして作用するn+型アモルファスシリコン膜5と
を形成する。その後レジストパターンを除去する。次に
+型アモルファスシリコン膜5とシリコン窒化膜3と
の上にスパッタリング法を用いてクロム膜を成膜する。
このクロム膜上にレジストパターンを形成する。このレ
ジストパターンをマスクとして用いて、クロム膜の一部
をエッチングにより除去することにより、ソース電極6
aとドレイン電極6bとを形成する。
Referring to FIG. 2, first, a chromium film is formed on glass substrate 20 by using a sputtering method. After a resist pattern (not shown) is formed on the chromium film, a part of the chromium film is removed by performing etching using the resist pattern as a mask. After that, the resist pattern is removed. Thus, the conductive lines 1 and 2 are formed. Next, a silicon nitride film 3 as an insulating film is formed on the conductive wires 1 and 2 and the glass substrate 20 by using a plasma CVD method. Next, an amorphous silicon film is formed on the silicon nitride film 3 by using a plasma CVD method. Similarly, an n + type amorphous silicon film is formed on this amorphous silicon film by using the plasma CVD method. Then, a resist pattern is formed on the n + type amorphous silicon film. Using this resist pattern as a mask, the n + -type amorphous silicon film and the amorphous silicon film are partially removed by etching. Thus, an amorphous silicon film 4 acting as a channel region and an n + type amorphous silicon film 5 acting as an ohmic contact are formed. After that, the resist pattern is removed. Next, a chromium film is formed on the n + type amorphous silicon film 5 and the silicon nitride film 3 by using a sputtering method.
A resist pattern is formed on the chromium film. Using this resist pattern as a mask, a part of the chromium film is removed by etching, so that the source electrode 6 is removed.
a and the drain electrode 6b are formed.

【0056】次に、ソース電極6aとドレイン電極6b
とシリコン窒化膜3との上に、プラズマCVD法を用い
てパッシベーション膜7としてのシリコン窒化膜を形成
する。このパッシベーション膜7上に層間絶縁膜8(図
3参照)を形成する。この層間絶縁膜8としては感光性
のあるアクリル系透明性樹脂を用いる。電界効果トラン
ジスタ14による段差の影響をなくすために、層間絶縁
膜8の上部表面は平坦化される。そして、写真製版加工
技術による露光・現像処理を用いてドレイン電極6b上
に位置する領域において層間絶縁膜8に開口部を形成す
る。この層間絶縁膜8の開口部をマスクとしてドライエ
ッチングによりパッシベーション膜7を部分的に除去す
る。このようにしてコンタクトホール10(図3参照)
を形成する。このドライエッチング工程において、コン
タクトホール10の底部で露出したドレイン電極6bの
表面上にはフッ素系化合物が生成されている。そして、
図3に示すように、露出したドレイン電極6bの表面か
らこのフッ素系化合物を除去するため、酸素プラズマ1
6による酸素プラズマ処理を行なう。
Next, the source electrode 6a and the drain electrode 6b
A silicon nitride film as a passivation film 7 is formed on the silicon nitride film 3 using a plasma CVD method. On this passivation film 7, an interlayer insulating film 8 (see FIG. 3) is formed. As the interlayer insulating film 8, a photosensitive acrylic transparent resin is used. The upper surface of the interlayer insulating film 8 is flattened in order to eliminate the influence of the step due to the field effect transistor 14. Then, an opening is formed in the interlayer insulating film 8 in a region located on the drain electrode 6b by using an exposure / development process by a photoengraving technique. The passivation film 7 is partially removed by dry etching using the opening of the interlayer insulating film 8 as a mask. Thus, contact hole 10 (see FIG. 3)
To form In this dry etching step, a fluorine-based compound is generated on the surface of the drain electrode 6b exposed at the bottom of the contact hole 10. And
As shown in FIG. 3, oxygen plasma 1 is used to remove this fluorine-based compound from the exposed surface of drain electrode 6b.
6 is performed.

【0057】この酸素プラズマ処理により、層間絶縁膜
の上部表面15とコンタクトホール10の側壁の表面は
図3に示すように多孔質状となる。
By this oxygen plasma treatment, the upper surface 15 of the interlayer insulating film and the surface of the side wall of the contact hole 10 become porous as shown in FIG.

【0058】なお酸素プラズマ処理の条件として、処理
室内の圧力を250Pa、反応ガスとしての酸素の供給
量を0.5リットル/分(500sccm)、RFパワ
ーを1500W、モードを反応性イオンエッチングとし
た。
The conditions for the oxygen plasma treatment were as follows: the pressure in the treatment chamber was 250 Pa, the supply amount of oxygen as a reaction gas was 0.5 liter / min (500 sccm), the RF power was 1500 W, and the mode was reactive ion etching. .

【0059】次に、図4に示すように、酸素プラズマ処
理によって損傷を受けた層間絶縁膜8の表面層を除去す
ることによってその表面を平滑化するために、ウェット
処理として層間絶縁膜8の表面に70℃に加熱した硫酸
溶液17を接触させた。具体的には、層間絶縁膜8が形
成された基板を硫酸溶液中に浸漬した。この結果、層間
絶縁膜8の損傷を受けた表面層が硫酸により溶解される
ので、層間絶縁膜8の上部表面15およびコンタクトホ
ール10の側壁表面が平滑化する。
Next, as shown in FIG. 4, in order to smooth the surface by removing the surface layer of the interlayer insulating film 8 damaged by the oxygen plasma treatment, the interlayer insulating film 8 is wet-processed. A sulfuric acid solution 17 heated to 70 ° C. was brought into contact with the surface. Specifically, the substrate on which the interlayer insulating film 8 was formed was immersed in a sulfuric acid solution. As a result, the damaged surface layer of the interlayer insulating film 8 is dissolved by sulfuric acid, so that the upper surface 15 of the interlayer insulating film 8 and the side wall surface of the contact hole 10 are smoothed.

【0060】上述した工程では、硫酸溶液を用いるよう
なウェット処理により層間絶縁膜8の損傷を受けた表面
層を除去しているが、このようなウェット処理は制御性
が高いため、ウェット処理による層間絶縁膜8の表面層
の除去量を正確に制御することが可能である。このた
め、層間絶縁膜8の残存膜厚を正確に制御することがで
きる。
In the above-described process, the damaged surface layer of the interlayer insulating film 8 is removed by a wet process using a sulfuric acid solution. However, such a wet process is highly controllable, so The removal amount of the surface layer of the interlayer insulating film 8 can be accurately controlled. Therefore, the remaining film thickness of the interlayer insulating film 8 can be accurately controlled.

【0061】また、層間絶縁膜8の損傷を受けた表面層
を除去するためにプラズマアッシングなどを用いた場合
には、透明性樹脂からなる層間絶縁膜8がこのプラズマ
処理によって変質する、あるいは着色されるといったよ
うな問題が発生する場合がある。しかし、本発明による
方法のように、ウェット処理により層間絶縁膜8の表面
層を除去すれば、上記のような層間絶縁膜の変質や着色
といった問題の発生を確実に防止できる。
When plasma ashing or the like is used to remove the damaged surface layer of the interlayer insulating film 8, the interlayer insulating film 8 made of a transparent resin is altered or colored by this plasma treatment. In some cases, such a problem may occur. However, if the surface layer of the interlayer insulating film 8 is removed by a wet treatment as in the method according to the present invention, the above-mentioned problems such as deterioration and coloring of the interlayer insulating film can be reliably prevented.

【0062】次に、平滑化された層間絶縁膜8の上部表
面15上にスパッタリング法を用いて酸化インジウムお
よび酸化スズからなるスズ添加酸化インジウム(IT
O)膜を成膜する。その後、雰囲気温度を230℃とし
て60分間保持する熱処理を行なう。そして、ITO膜
上にレジストパターンを形成した後、このレジストパタ
ーンをマスクとして用いたエッチングによりITO膜を
部分的に除去することにより、ITO画素電極9を形成
する。その後レジストパターンを除去する。このように
して、図5に示すような構造を得る。なお、ITO画素
電極を形成するためのエッチングでは、塩酸−硝酸系の
エッチング液を用いる。このエッチング液の温度は50
℃とし、エッチング時間は150秒とする。このように
して図5に示したような液晶表示装置用のTFTアレイ
基板を得る。
Next, a tin-added indium oxide (IT) made of indium oxide and tin oxide is formed on the smoothed upper surface 15 of the interlayer insulating film 8 by sputtering.
O) A film is formed. Thereafter, a heat treatment is performed in which the ambient temperature is kept at 230 ° C. for 60 minutes. Then, after forming a resist pattern on the ITO film, the ITO pixel electrode 9 is formed by partially removing the ITO film by etching using the resist pattern as a mask. After that, the resist pattern is removed. Thus, a structure as shown in FIG. 5 is obtained. In the etching for forming the ITO pixel electrode, a hydrochloric acid-nitric acid based etchant is used. The temperature of this etching solution is 50
° C and the etching time is 150 seconds. Thus, a TFT array substrate for a liquid crystal display device as shown in FIG. 5 is obtained.

【0063】この後、対向電極13(図1参照)を備え
る上ガラス基板12を準備し、所定の工程を行なうこと
により図1に示すような液晶表示装置を得る。
Thereafter, an upper glass substrate 12 provided with a counter electrode 13 (see FIG. 1) is prepared, and a predetermined process is performed to obtain a liquid crystal display device as shown in FIG.

【0064】ここで、図5に示すように、層間絶縁膜8
の上部表面15はウェット処理により平滑化されている
ため、ITO画素電極9と層間絶縁膜8の上部表面15
との間の境界領域の密着性は従来より向上している。そ
のため、このITO画素電極9を形成するためのウェッ
トエッチングを行なう際にエッチング液が領域18にお
いてITO画素電極9と層間絶縁膜8との境界領域に浸
透することを確実に防止できる。このため、領域18に
おいて、エッチング液の境界領域への浸透に起因するI
TO画素電極9電極の剥離や欠損といった不良の発生を
確実に防止できる。これにより、ITO画素電極9の欠
陥に起因して液晶表示装置の表示特性が劣化するといっ
た問題の発生を防止できる。
Here, as shown in FIG.
The upper surface 15 of the ITO pixel electrode 9 and the upper surface 15 of the interlayer insulating film 8 are smoothed by wet processing.
The adhesiveness of the boundary region between them is improved as compared with the related art. Therefore, when wet etching for forming the ITO pixel electrode 9 is performed, it is possible to reliably prevent the etchant from penetrating into the boundary region between the ITO pixel electrode 9 and the interlayer insulating film 8 in the region 18. For this reason, in the region 18, I
The occurrence of a defect such as peeling or loss of the TO pixel electrode 9 can be reliably prevented. Thereby, it is possible to prevent a problem that the display characteristics of the liquid crystal display device are deteriorated due to the defect of the ITO pixel electrode 9.

【0065】また、ITO画素電極9を形成する際のウ
ェットエッチングにおいては、ITO画素電極9を確実
に形成するために十分なオーバエッチングを行なう必要
がある。そして、上述のように層間絶縁膜8の上部表面
15が十分に平滑化されているため、このようなオーバ
エッチングを行なった場合に領域18におけるエッチン
グ液の境界領域への染み込みを防止できる。このため、
ITO画素電極9の形状を確実に設計した形状となるよ
うに形成することができる。
In the wet etching for forming the ITO pixel electrode 9, it is necessary to perform a sufficient over-etching to surely form the ITO pixel electrode 9. Since the upper surface 15 of the interlayer insulating film 8 is sufficiently smoothed as described above, the permeation of the etching solution into the boundary region in the region 18 can be prevented when such over-etching is performed. For this reason,
The ITO pixel electrode 9 can be formed so as to have a designed shape.

【0066】(実施の形態2)この発明による液晶表示
装置の実施の形態2は基本的には図1に示した液晶表示
装置と同様の構成を備える。ただし、その製造方法にお
いて、図4に示すように本発明の実施の形態1において
は硫酸溶液を用いているが、本発明の実施の形態2にお
いては硝酸、レジスト現像液あるいはレジスト剥離液な
どを主成分とする薬液を用いる。このようにしても硫酸
を用いた場合と同様に、層間絶縁膜8の損傷を受けてい
る表面層を除去することができるので、本発明の実施の
形態1と同様の効果を得ることができる。なお、上記し
た硝酸などの溶液に代えて、アクリル系透明性樹脂のよ
うな層間絶縁膜8を構成する材料をエッチング可能な薬
液を用いても、同様の効果を得ることができる。
(Embodiment 2) Embodiment 2 of the liquid crystal display device according to the present invention basically has the same configuration as the liquid crystal display device shown in FIG. However, in the manufacturing method, a sulfuric acid solution is used in the first embodiment of the present invention as shown in FIG. 4, but in the second embodiment of the present invention, nitric acid, a resist developing solution or a resist stripping solution is used. Use a chemical solution as the main component. Even in this case, similarly to the case where sulfuric acid is used, the damaged surface layer of the interlayer insulating film 8 can be removed, so that the same effect as in the first embodiment of the present invention can be obtained. . It should be noted that the same effect can be obtained by using a chemical solution such as an acrylic transparent resin capable of etching a material constituting the interlayer insulating film 8 instead of the above-mentioned solution such as nitric acid.

【0067】(実施の形態3)図6は本発明による液晶
表示装置の実施の形態3を示す断面模式図である。図6
を参照して、液晶表示装置を説明する。
(Embodiment 3) FIG. 6 is a schematic sectional view showing Embodiment 3 of a liquid crystal display device according to the present invention. FIG.
The liquid crystal display device will be described with reference to FIG.

【0068】図6を参照して、液晶表示装置は基本的に
は図1に示した液晶表示装置と同様の構造を備えるが、
コンタクトホール10の側壁はプラズマ処理された表面
を含んでおり、一方層間絶縁膜8の上部表面15は、コ
ンタクトホール10の側壁におけるプラズマ処理された
表面よりも相対的に平滑な表面となっている。
Referring to FIG. 6, the liquid crystal display device basically has the same structure as the liquid crystal display device shown in FIG.
The sidewall of contact hole 10 includes a plasma-treated surface, while upper surface 15 of interlayer insulating film 8 is a surface that is relatively smoother than the plasma-treated surface of contact hole 10 on the sidewall. .

【0069】このように、層間絶縁膜8の上部表面15
がプラズマ処理された表面よりも相対的に平滑になって
いるので、層間絶縁膜8とITO画素電極9との境界領
域における密着性を従来より向上させることができる。
この結果、後述する製造工程において、ITO画素電極
9を形成するためのウェットエッチングに用いるエッチ
ング液が領域18においてITO画素電極の下部(IT
O画素電極9と層間絶縁膜8との境界領域)に染み込む
ことを防止できる。この結果、このエッチング液の染み
込みに起因してITO画素電極9の端部が層間絶縁膜8
から剥離したり欠損したりするといった問題の発生を防
止できる。
As described above, the upper surface 15 of the interlayer insulating film 8
Is relatively smoother than the surface subjected to the plasma treatment, so that the adhesion in the boundary region between the interlayer insulating film 8 and the ITO pixel electrode 9 can be improved as compared with the related art.
As a result, in a manufacturing process to be described later, an etchant used for wet etching for forming the ITO pixel electrode 9 is formed in the region 18 below the ITO pixel electrode (IT).
Infiltration into the boundary region between the O pixel electrode 9 and the interlayer insulating film 8) can be prevented. As a result, the end portion of the ITO pixel electrode 9 becomes
It is possible to prevent the occurrence of problems such as peeling or chipping from the substrate.

【0070】図7〜9は、図6に示した液晶表示装置の
製造方法を説明するための断面模式図である。図7〜9
を参照して、液晶表示装置の製造方法を説明する。
7 to 9 are schematic cross-sectional views for explaining a method of manufacturing the liquid crystal display device shown in FIG. Figures 7-9
With reference to, a method for manufacturing a liquid crystal display device will be described.

【0071】まず、図2に示した工程を実施することに
より、ガラス基板20(図7参照)上に薄膜トランジス
タ14(図7参照)を形成する。その後、実施の形態1
と同様の工程により薄膜トランジスタ14を覆うように
パッシベーション膜7(図7参照)を形成する。パッシ
ベーション膜7上に感光性のあるアクリル系透明性樹脂
を塗布した後、露光、焼成することにより約2μmの厚
さを有する層間絶縁膜8(図7参照)を形成する。この
層間絶縁膜8上に保護膜としての導電体膜19(図7参
照)を形成する。この導電体膜19としてはアルミニウ
ム膜を用いる。この導電体膜19の膜厚は約50nmで
ある。次に導電体膜19上にレジストパターン21(図
7参照)を形成する。このレジストパターン21をマス
クとして用いて、ウェットエッチングにより導電体膜1
9を部分的に除去する。このウェットエッチングではリ
ン酸系エッチング液を用いる。このようにして導電体膜
19に開口部22(図7参照)を形成する。この開口部
22が形成された導電体膜19をマスクとして、層間絶
縁膜8とパッシベーション膜7とをドライエッチングを
用いて連続的にエッチングすることにより、コンタクト
ホール10(図7参照)を形成する。このドライエッチ
ングに用いるガスとしてはCF4とO2とを含むガスを用
いる。このようにして形成されたコンタクトホール10
の底部においてはドレイン電極6bの上部表面が部分的
に露出している。このようにして図7に示すような構造
を得る。
First, the thin film transistor 14 (see FIG. 7) is formed on the glass substrate 20 (see FIG. 7) by performing the process shown in FIG. Then, the first embodiment
The passivation film 7 (see FIG. 7) is formed so as to cover the thin film transistor 14 by the same process as described above. A photosensitive acrylic transparent resin is applied on the passivation film 7, and then exposed and baked to form an interlayer insulating film 8 having a thickness of about 2 μm (see FIG. 7). A conductor film 19 (see FIG. 7) is formed on the interlayer insulating film 8 as a protective film. As this conductor film 19, an aluminum film is used. The thickness of the conductor film 19 is about 50 nm. Next, a resist pattern 21 (see FIG. 7) is formed on the conductor film 19. Using the resist pattern 21 as a mask, the conductive film 1 is wet-etched.
9 is partially removed. In this wet etching, a phosphoric acid-based etchant is used. Thus, the opening 22 (see FIG. 7) is formed in the conductor film 19. By using the conductor film 19 in which the opening 22 is formed as a mask, the interlayer insulating film 8 and the passivation film 7 are continuously etched by dry etching to form the contact hole 10 (see FIG. 7). . As a gas used for the dry etching, a gas containing CF 4 and O 2 is used. The contact hole 10 thus formed
At the bottom, the upper surface of the drain electrode 6b is partially exposed. Thus, a structure as shown in FIG. 7 is obtained.

【0072】次に、露出されたドレイン電極6bの上部
表面には、上記のドライエッチングを行なった際に生成
したフッ素系の化合物が存在している。図8に示すよう
に、このフッ素系の化合物を除去するため酸素プラズマ
16を用いた酸素プラズマ処理を実施する。このとき、
コンタクトホール10の底部において露出しているドレ
イン電極6bの上部表面からフッ素化合物が除去される
とともに、この酸素プラズマ処理によりコンタクトホー
ル10の側壁はプラズマ処理されることにより多孔質状
となる。また、この酸素プラズマ処理を行なう際には、
層間絶縁膜8上に保護膜としての導電体膜19が形成さ
れているので、層間絶縁膜8の上部表面15は酸素プラ
ズマ16に直接晒されることはない。このため、層間絶
縁膜8の上部表面15をコンタクトホール10の側壁よ
りも相対的に平滑な面とすることができる。
Next, on the exposed upper surface of the drain electrode 6b, there is a fluorine-based compound generated during the above-mentioned dry etching. As shown in FIG. 8, an oxygen plasma process using oxygen plasma 16 is performed to remove the fluorine-based compound. At this time,
The fluorine compound is removed from the upper surface of the drain electrode 6b exposed at the bottom of the contact hole 10, and the side wall of the contact hole 10 is made porous by being subjected to plasma processing by the oxygen plasma processing. When performing this oxygen plasma treatment,
Since the conductor film 19 as a protective film is formed on the interlayer insulating film 8, the upper surface 15 of the interlayer insulating film 8 is not directly exposed to the oxygen plasma 16. Therefore, upper surface 15 of interlayer insulating film 8 can be a surface that is relatively smoother than the side wall of contact hole 10.

【0073】次に、レジスト剥離液を用いてレジストパ
ターン21を除去する。そして、導電体膜19をリン酸
系エッチング液を用いて除去する。次に、図5に示した
工程と同様に、スパッタリング法を用いて層間絶縁膜8
の上部表面15からコンタクトホール10の内部にまで
延在するようにITO膜を形成する。そして、図5に示
した工程と同様に熱処理を行なった後、ITO膜上にレ
ジストパターンを形成する。このレジストパターンをマ
スクとしてウェットエッチングを行なうことにより、I
TO画素電極9を形成する。その後レジストパターンを
除去する。このようにして、図9に示すような構造を得
る。
Next, the resist pattern 21 is removed using a resist stripper. Then, the conductor film 19 is removed using a phosphoric acid-based etchant. Next, as in the step shown in FIG.
An ITO film is formed so as to extend from the upper surface 15 of the substrate to the inside of the contact hole 10. Then, after performing a heat treatment in the same manner as in the step shown in FIG. 5, a resist pattern is formed on the ITO film. By performing wet etching using this resist pattern as a mask, I
The TO pixel electrode 9 is formed. After that, the resist pattern is removed. Thus, a structure as shown in FIG. 9 is obtained.

【0074】このように、層間絶縁膜8の上部表面15
は酸素プラズマ処理を受けていないので平滑な面となっ
ている。そのため、この層間絶縁膜8の上部表面15と
ITO画素電極9との境界領域の密着性は良好に保たれ
ている。このため、本発明の実施の形態1における液晶
表示装置の製造方法と同様に、ウェットエッチングのエ
ッチング液がITO画素電極9と層間絶縁膜8との境界
領域に染み込むことを防止できる。そのため、本発明の
実施の形態1と同様の効果を得ることができる。
As described above, the upper surface 15 of the interlayer insulating film 8
Has a smooth surface since it has not been subjected to oxygen plasma treatment. Therefore, good adhesion is maintained in the boundary region between the upper surface 15 of the interlayer insulating film 8 and the ITO pixel electrode 9. Therefore, similarly to the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention, it is possible to prevent the etchant for wet etching from permeating into the boundary region between ITO pixel electrode 9 and interlayer insulating film 8. Therefore, the same effect as in the first embodiment of the present invention can be obtained.

【0075】また、保護膜として導電体膜19を用い、
ITO画素電極9を形成する前にこの保護膜19を除去
しているので、この保護膜としての導電体膜19として
どのような材料を選んだとしても、基本的には完成する
液晶表示装置の構造に悪影響を及ぼすことはない。この
ため、保護膜としての導電体膜19として用いることの
できる材料の選択の自由度を大きくすることができる。
Further, a conductor film 19 is used as a protective film,
Since the protective film 19 is removed before the formation of the ITO pixel electrode 9, no matter what material is selected as the conductor film 19 as the protective film, basically, the material of the completed liquid crystal display device will be described. It does not adversely affect the structure. Therefore, the degree of freedom in selecting a material that can be used as the conductor film 19 as the protective film can be increased.

【0076】(実施の形態4)図10は、本発明による
液晶表示装置の実施の形態4を示す断面模式図である。
図10を参照して、液晶表示装置を説明する。
(Embodiment 4) FIG. 10 is a schematic sectional view showing Embodiment 4 of a liquid crystal display device according to the present invention.
The liquid crystal display will be described with reference to FIG.

【0077】図10を参照して、液晶表示装置は基本的
には図6に示した液晶表示装置と同様の構造を備える。
ただし、図10に示した液晶表示装置では、層間絶縁膜
8の上部表面15上に形成されたITO画素電極9が下
層透明性導電層部分としての下層ITO画素電極23と
上層透明性導電層部分としての上層ITO画素電極24
とを備える。また、コンタクトホール10の内部におけ
るITO画素電極9の膜厚よりも、層間絶縁膜8の上部
表面15上に形成されたITO画素電極9の膜厚の方が
厚くなっている。
Referring to FIG. 10, the liquid crystal display basically has the same structure as the liquid crystal display shown in FIG.
However, in the liquid crystal display device shown in FIG. 10, the ITO pixel electrode 9 formed on the upper surface 15 of the interlayer insulating film 8 has a lower ITO pixel electrode 23 as a lower transparent conductive layer portion and an upper transparent conductive layer portion. Upper layer ITO pixel electrode 24 as
And The thickness of the ITO pixel electrode 9 formed on the upper surface 15 of the interlayer insulating film 8 is larger than the thickness of the ITO pixel electrode 9 inside the contact hole 10.

【0078】このように、ITO画素電極9が、層間絶
縁膜8の上部表面15上において下層ITO画素電極2
3と上層ITO画素電極24とを備えるので、後述する
製造方法において示すように、この下層ITO画素電極
23となる下層ITO膜25(図12参照)を、酸素プ
ラズマ処理する際の層間絶縁膜8に対する保護膜として
利用することができる。このため、層間絶縁膜8の上部
表面が酸素プラズマ処理により損傷を受けることを確実
に防止できる。この結果、層間絶縁膜8の上部表面の平
滑性を向上させることができるので、本発明の実施の形
態2に示した液晶表示装置と同様の効果を得ることがで
きる。
As described above, the ITO pixel electrode 9 is formed on the upper surface 15 of the interlayer insulating film 8 by the lower ITO pixel electrode 2.
3 and the upper ITO pixel electrode 24, the lower ITO film 25 (see FIG. 12) serving as the lower ITO pixel electrode 23 is subjected to oxygen plasma processing as shown in a manufacturing method described later. Can be used as a protective film for Therefore, it is possible to reliably prevent the upper surface of the interlayer insulating film 8 from being damaged by the oxygen plasma treatment. As a result, the smoothness of the upper surface of the interlayer insulating film 8 can be improved, and the same effect as that of the liquid crystal display device according to the second embodiment of the present invention can be obtained.

【0079】また、下層ITO画素電極23が存在する
ことにより、層間絶縁膜8の上部表面15上に位置する
ITO画素電極9の膜厚はコンタクトホール10内に位
置するITO画素電極9の膜厚よりも厚くなっている。
Further, since the lower ITO pixel electrode 23 exists, the thickness of the ITO pixel electrode 9 located on the upper surface 15 of the interlayer insulating film 8 becomes smaller than the thickness of the ITO pixel electrode 9 located in the contact hole 10. It is thicker than.

【0080】図11〜14は、図10に示した液晶表示
装置の製造方法を説明するための断面模式図である。図
11〜14を参照して、液晶表示装置の製造方法を説明
する。
FIGS. 11 to 14 are schematic cross-sectional views for explaining a method of manufacturing the liquid crystal display device shown in FIG. A method for manufacturing a liquid crystal display device will be described with reference to FIGS.

【0081】まず、ガラス基板20上に本発明の実施の
形態1における図2に示した工程と同様の工程を用いて
薄膜トランジスタ14(図10参照)を形成する。薄膜
トランジスタ14を覆うようにパッシベーション膜7を
形成する。パッシベーション膜7上に感光性のあるアク
リル系透明性樹脂を塗布する。そして、このアクリル系
透明性樹脂を露光、焼成処理することによって膜厚が約
2μmの層間絶縁膜8を形成する。層間絶縁膜8上に下
層ITO膜25(図11参照)を形成する。この下層I
TO膜25の膜厚は約50nmである。下層ITO膜2
5上にレジストパターン21を形成する。このレジスト
パターン21をマスクとして、ウェットエッチングを用
いて下層ITO膜25の一部を除去することにより、開
口部27(図11参照)を形成する。このウェットエッ
チングのエッチング液としては塩酸−硝酸系エッチング
液を用いる。そして、この開口部27が形成された下層
ITO膜をマスクとしてドライエッチングを用いて層間
絶縁膜8とパッシベーション膜7との一部を部分的に除
去する。このドライエッチングに用いるガスとしてはC
4とO2等のガスを用いる。形成されたコンタクトホー
ル10の底部においてはドレイン電極6bの上部表面が
部分的に露出している。このようにして図11に示すよ
うな構造を得る。
First, a thin film transistor 14 (see FIG. 10) is formed on a glass substrate 20 by using the same steps as those shown in FIG. 2 in the first embodiment of the present invention. The passivation film 7 is formed so as to cover the thin film transistor 14. A photosensitive acrylic transparent resin is applied on the passivation film 7. Then, the acrylic transparent resin is exposed and baked to form an interlayer insulating film 8 having a thickness of about 2 μm. A lower ITO film 25 (see FIG. 11) is formed on interlayer insulating film 8. This lower layer I
The thickness of the TO film 25 is about 50 nm. Lower ITO film 2
A resist pattern 21 is formed on 5. Using the resist pattern 21 as a mask, an opening 27 (see FIG. 11) is formed by removing a part of the lower ITO film 25 using wet etching. As an etchant for this wet etching, a hydrochloric acid-nitric acid type etchant is used. Then, part of the interlayer insulating film 8 and the passivation film 7 are partially removed by dry etching using the lower ITO film in which the opening 27 is formed as a mask. The gas used for this dry etching is C
Gases such as F 4 and O 2 are used. At the bottom of the formed contact hole 10, the upper surface of the drain electrode 6b is partially exposed. Thus, a structure as shown in FIG. 11 is obtained.

【0082】次に、図12に示すように、コンタクトホ
ール10の底部において露出しているドレイン電極6b
の表面には、上記のドライエッチングの際に形成された
フッ素系化合物が存在している。このフッ素系化合物を
除去する目的で、酸素プラズマ16を用いた酸素プラズ
マ処理を行なう。このときコンタクトホール10の側壁
は酸素プラズマ16により損傷を受け、多孔質状となっ
ている。
Next, as shown in FIG. 12, the drain electrode 6b exposed at the bottom of the contact hole 10 is formed.
Has a fluorine-based compound formed during the above-mentioned dry etching. In order to remove this fluorine-based compound, oxygen plasma treatment using oxygen plasma 16 is performed. At this time, the side wall of the contact hole 10 is damaged by the oxygen plasma 16 and becomes porous.

【0083】次に、レジスト剥離液を用いてレジスト2
1を除去する。そして、図13に示すように、スパッタ
リング法を用いて上層ITO膜26を下層ITO膜25
上とコンタクトホール10の内部とに形成する。この上
層ITO膜26の膜厚は約50nmである。このよう
に、下層ITO膜25をITO画素電極9の一部として
利用するので、本発明の実施の形態2に比べて層間絶縁
膜8の上部表面15を保護していた保護膜を除去する工
程を省略できる。この結果、液晶表示装置の製造工程を
短縮することができるので、液晶表示装置の製造コスト
を低減することが可能となる。
Next, the resist 2 was removed using a resist stripper.
Remove one. Then, as shown in FIG. 13, the upper ITO film 26 is changed to the lower ITO film 25 using a sputtering method.
It is formed above and inside the contact hole 10. The thickness of the upper ITO film 26 is about 50 nm. As described above, since the lower ITO film 25 is used as a part of the ITO pixel electrode 9, a step of removing the protective film that has protected the upper surface 15 of the interlayer insulating film 8 as compared with the second embodiment of the present invention. Can be omitted. As a result, the manufacturing process of the liquid crystal display device can be shortened, so that the manufacturing cost of the liquid crystal display device can be reduced.

【0084】次に、温度条件を230℃とし、加熱時間
を60分とした熱処理を行なう。上層ITO膜26上に
レジストパターン(図示せず)を形成する。このレジス
トパターンをマスクとして用いてウェットエッチングで
下層ITO膜25と上層ITO膜26とを除去すること
により、下層ITO画素電極23と上層ITO画素電極
24とからなるITO画素電極9を形成する。このウェ
ットエッチングの条件としては、エッチング液として塩
酸−硝酸系エッチング液を用い、エッチング時間を15
0秒、エッチング液の温度を50℃というような条件を
用いる。その後レジストパターンを除去することによ
り、図14に示すような構造を得る。このITO画素電
極9を形成する際のエッチングにおいては、層間絶縁膜
8と下層ITO画素電極23との境界領域の密着性が良
好であるため、塩酸−硝酸系エッチング液が領域18に
おいて下層ITO画素電極23と層間絶縁膜8との境界
領域に染み込むことを防止できる。この結果、本発明の
実施の形態1および2と同様の効果を得ることができ
る。
Next, heat treatment is performed at a temperature of 230 ° C. for a heating time of 60 minutes. A resist pattern (not shown) is formed on upper ITO film 26. Using the resist pattern as a mask, the lower ITO film 25 and the upper ITO film 26 are removed by wet etching to form the ITO pixel electrode 9 including the lower ITO pixel electrode 23 and the upper ITO pixel electrode 24. The conditions for this wet etching are as follows: a hydrochloric acid-nitric acid type etching solution is used as the etching solution, and the etching time is set to 15 hours.
For example, a condition such that the temperature of the etching solution is 50 ° C. for 0 second is used. Thereafter, the structure as shown in FIG. 14 is obtained by removing the resist pattern. In the etching at the time of forming the ITO pixel electrode 9, since the adhesion between the interlayer insulating film 8 and the lower ITO pixel electrode 23 is good, a hydrochloric acid-nitric acid based etching solution is applied to the lower ITO pixel in the region 18. It is possible to prevent penetration into the boundary region between the electrode 23 and the interlayer insulating film 8. As a result, effects similar to those of the first and second embodiments of the present invention can be obtained.

【0085】この後、本発明の実施の形態2と同様の工
程を実施することにより、図10に示した液晶表示装置
を得ることができる。
Thereafter, by performing the same steps as in the second embodiment of the present invention, the liquid crystal display device shown in FIG. 10 can be obtained.

【0086】(実施の形態5)本発明による液晶表示装
置の実施の形態5は、基本的には図1に示した液晶表示
装置と同様の構造を備えるが、図1に示したアモルファ
スシリコン膜4とn+型アモルファスシリコン膜5の構
成材料としてアモルファスシリコンに代えてポリシリコ
ンを用いる。このようなポリシリコンを用いたTFT−
LCDにおいても、透明性樹脂からなる層間絶縁膜8上
に透明性導電層としてのITO画素電極を形成する場合
には、本発明による液晶表示装置の製造方法を適用する
ことができる。そして、本発明の実施の形態1に示した
液晶表示装置によって得られる効果と同様の効果を得る
ことができる。
(Embodiment 5) Embodiment 5 of the liquid crystal display device according to the present invention basically has the same structure as that of the liquid crystal display device shown in FIG. 1, but the amorphous silicon film shown in FIG. 4 and n + type amorphous silicon film 5 are made of polysilicon instead of amorphous silicon. TFT using such polysilicon
In the case of an LCD as well, when an ITO pixel electrode as a transparent conductive layer is formed on an interlayer insulating film 8 made of a transparent resin, the method of manufacturing a liquid crystal display device according to the present invention can be applied. Then, an effect similar to that obtained by the liquid crystal display device described in Embodiment 1 of the present invention can be obtained.

【0087】また、本発明による液晶表示装置の実施の
形態2〜4において、同様に薄膜トランジスタ14を構
成する材料としてアモルファスシリコンに代えてポリシ
リコンシリコンを用いた場合、同様の効果を得ることが
できる。
Further, in the second to fourth embodiments of the liquid crystal display device according to the present invention, similarly, when polysilicon is used instead of amorphous silicon as a material forming the thin film transistor 14, the same effect can be obtained. .

【0088】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the embodiments described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

【0089】[0089]

【発明の効果】このように、本発明によれば、ITO画
素電極などの透明性導電層における欠陥の発生を防止す
ることが可能な半導体装置または液晶表示装置を得るこ
とができる。
As described above, according to the present invention, it is possible to obtain a semiconductor device or a liquid crystal display device capable of preventing defects from occurring in a transparent conductive layer such as an ITO pixel electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による液晶表示装置の実施の形態1を
示す断面模式図である。
FIG. 1 is a schematic sectional view showing Embodiment 1 of a liquid crystal display device according to the present invention.

【図2】 図1に示した液晶表示装置の製造方法の第1
工程を説明するための断面模式図である。
FIG. 2 shows a first method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図3】 図1に示した液晶表示装置の製造方法の第2
工程を説明するための断面模式図である。
FIG. 3 shows a second method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図4】 図1に示した液晶表示装置の製造方法の第3
工程を説明するための断面模式図である。
FIG. 4 shows a third method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図5】 図1に示した液晶表示装置の製造方法の第4
工程を説明するための断面模式図である。
FIG. 5 shows a fourth method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図6】 本発明による液晶表示装置の実施の形態3を
示す断面模式図である。
FIG. 6 is a schematic sectional view showing Embodiment 3 of the liquid crystal display device according to the present invention.

【図7】 図6に示した液晶表示装置の製造方法の第1
工程を説明するための断面模式図である。
FIG. 7 shows a first method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図8】 図6に示した液晶表示装置の製造方法の第2
工程を説明するための断面模式図である。
FIG. 8 shows a second method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図9】 図6に示した液晶表示装置の製造方法の第3
工程を説明するための断面模式図である。
FIG. 9 shows a third method of manufacturing the liquid crystal display device shown in FIG.
FIG. 4 is a schematic cross-sectional view for explaining a process.

【図10】 本発明による液晶表示装置の実施の形態4
を示す断面模式図である。
FIG. 10 is a fourth embodiment of the liquid crystal display device according to the present invention.
FIG.

【図11】 図10に示した液晶表示装置の製造方法の
第1工程を説明するための断面模式図である。
11 is a schematic cross-sectional view for explaining a first step of the method for manufacturing the liquid crystal display device shown in FIG.

【図12】 図10に示した液晶表示装置の製造方法の
第2工程を説明するための断面模式図である。
12 is a schematic cross-sectional view for explaining a second step of the method for manufacturing the liquid crystal display device shown in FIG.

【図13】 図10に示した液晶表示装置の製造方法の
第3工程を説明するための断面模式図である。
13 is a schematic cross-sectional view for describing a third step in the method for manufacturing the liquid crystal display device shown in FIG.

【図14】 図10に示した液晶表示装置の製造方法の
第4工程を説明するための断面模式図である。
14 is a schematic cross-sectional view for explaining a fourth step of the method for manufacturing the liquid crystal display device shown in FIG.

【図15】 従来の液晶表示装置の製造方法の第1工程
を説明するための断面模式図である。
FIG. 15 is a schematic cross-sectional view for explaining a first step of a conventional method for manufacturing a liquid crystal display device.

【図16】 従来の液晶表示装置の製造方法の第2工程
を説明するための断面模式図である。
FIG. 16 is a schematic cross-sectional view for explaining a second step of the conventional method for manufacturing a liquid crystal display device.

【符号の説明】[Explanation of symbols]

1,2 導電線、3 シリコン窒化膜、4 アモルファ
スシリコン膜、5 n +型アモルファスシリコン膜、6
a ソース電極、6b ドレイン電極、7 パッシベー
ション膜、8 層間絶縁膜、9 ITO画素電極、10
コンタクトホール、11 液晶、12 上ガラス基
板、13 対向電極、14 薄膜トランジスタ、15
層間絶縁膜の上部表面、16 酸素プラズマ、17 硫
酸溶液、18 領域、19 導電体膜、20 ガラス基
板、21 レジスト、22 開口部、23 下層ITO
画素電極、24 上層ITO画素電極、25 下層IT
O膜、26 上層ITO膜、27 下層ITO膜の開口
部。
 1, 2, conductive wire, 3 silicon nitride film, 4 amorphous
Silicon film, 5 n +Type amorphous silicon film, 6
a Source electrode, 6b Drain electrode, 7 Passive
Film, 8 interlayer insulating film, 9 ITO pixel electrode, 10
 Contact hole, 11 liquid crystal, 12 upper glass base
Plate, 13 counter electrode, 14 thin film transistor, 15
Upper surface of interlayer insulating film, 16 oxygen plasma, 17 sulfuric acid
Acid solution, 18 areas, 19 conductor film, 20 glass base
Board, 21 resist, 22 opening, 23 lower layer ITO
Pixel electrode, 24 upper layer ITO pixel electrode, 25 lower layer IT
O film, 26 Upper ITO film, 27 Lower ITO film opening
Department.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 健 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 小林 正直 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 2H092 JA26 JA29 JA33 JA35 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA22 NA25 NA27 NA29 PA07 QA07 4M104 AA10 BB36 CC01 DD07 DD17 DD20 EE17 EE18 GG09 HH09 5F033 GG04 HH38 JJ38 KK17 MM05 PP15 QQ00 QQ09 QQ19 QQ27 QQ37 QQ92 QQ95 RR06 RR21 SS15 SS22 TT04 VV15 XX14 5F110 AA26 AA30 CC07 DD02 EE04 EE44 FF03 FF30 GG15 GG25 GG45 HK04 HK09 HK16 HK35 HL07 HL11 HL23 HL26 HM17 HM18 NN04 NN22 NN24 NN35 NN36 NN40  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Ken Kubota 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Masanao Kobayashi 3-5-3 Yamato Suwa City, Nagano Prefecture Seiko -F term in Epson Corporation (reference) 2H092 JA26 JA29 JA33 JA35 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA27 QA07 4M104 AA10 BB36 CC01 DD07 DD17 DD20 EE17 EE18 GG09 HH09 5F033 GG04 HH38 JJ38 KK17 MM05 PP15 QQ00 QQ09 QQ19 QQ27 QQ37 QQ92 QQ95 RR06 RR21 SS15 SS22 TT04 VV15 XX14 AFF30 FF14 AFF XX14 5F110 A26 FF14 HL11 HL23 HL26 HM17 HM18 NN04 NN22 NN24 NN35 NN36 NN40

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 前記基板上に形成された導電層と、 前記導電層上に形成され、前記導電層上に位置する領域
に形成されたコンタクトホールを有する層間絶縁膜と、 前記コンタクトホールの内部から前記層間絶縁膜の上部
表面上にまで延在するように形成され、前記導電層と電
気的に接続された透明性導電層とを備え、 前記層間絶縁膜の上部表面はウエット処理により平滑化
されている、半導体装置。
A substrate; a conductive layer formed on the substrate; an interlayer insulating film formed on the conductive layer and having a contact hole formed in a region located on the conductive layer; A transparent conductive layer formed so as to extend from the inside of the hole to above the upper surface of the interlayer insulating film, and electrically connected to the conductive layer, wherein the upper surface of the interlayer insulating film is wet-processed. A semiconductor device that has been smoothed by:
【請求項2】 基板と、 前記基板上に形成された導電層と、 前記導電層上に形成され、前記導電層上に位置する領域
に形成されたコンタクトホールを有する層間絶縁膜と、 前記コンタクトホールの内部から前記層間絶縁膜の上部
表面上にまで延在するように形成され、前記導電層と電
気的に接続された透明性導電層とを備え、 前記層間絶縁膜のコンタクトホールの側壁はプラズマ処
理された表面を含み、 前記層間絶縁膜の上部表面は、前記プラズマ処理された
表面より相対的に平滑な表面を含む、半導体装置。
2. A substrate; a conductive layer formed on the substrate; an interlayer insulating film formed on the conductive layer and having a contact hole formed in a region located on the conductive layer; A transparent conductive layer formed so as to extend from the inside of the hole to the upper surface of the interlayer insulating film, and electrically connected to the conductive layer; A semiconductor device including a plasma-treated surface, wherein an upper surface of the interlayer insulating film includes a surface that is relatively smoother than the plasma-treated surface.
【請求項3】 前記透明性導電層は、 前記層間絶縁膜の上部表面上に接触するように形成され
た下層透明性導電層部分と、 前記下層透明性導電層部分上に形成された上層透明性導
電層部分とを含む、請求項2に記載の半導体装置。
3. The transparent conductive layer includes: a lower transparent conductive layer portion formed so as to be in contact with an upper surface of the interlayer insulating film; and an upper transparent portion formed on the lower transparent conductive layer portion. The semiconductor device according to claim 2, comprising a conductive conductive layer portion.
【請求項4】 前記透明性導電層において前記層間絶縁
膜の上部表面上に形成された部分の膜厚は、前記透明性
導電層において前記層間絶縁膜のコンタクトホールの内
部に形成された部分の膜厚より厚い、請求項2に記載の
半導体装置。
4. A thickness of a portion of the transparent conductive layer formed on an upper surface of the interlayer insulating film is equal to a thickness of a portion of the transparent conductive layer formed inside a contact hole of the interlayer insulating film. 3. The semiconductor device according to claim 2, which is thicker than the film thickness.
【請求項5】 基板と、 前記基板上に形成された導電層と、 前記導電層上に形成され、前記導電層上に位置する領域
に形成されたコンタクトホールを有する層間絶縁膜と、 前記コンタクトホールの内部から前記層間絶縁膜の上部
表面上にまで延在するように形成され、前記導電層と電
気的に接続された透明性導電層とを備え、 前記透明性導電層は、 前記層間絶縁膜の上部表面上に接触するように形成され
た下層透明性導電層部分と、 前記下層透明性導電層部分上に形成された上層透明性導
電層部分とを含む、半導体装置。
5. A substrate, a conductive layer formed on the substrate, an interlayer insulating film formed on the conductive layer and having a contact hole formed in a region located on the conductive layer, and the contact A transparent conductive layer formed so as to extend from the inside of the hole to the upper surface of the interlayer insulating film, and electrically connected to the conductive layer, wherein the transparent conductive layer is A semiconductor device comprising: a lower transparent conductive layer portion formed so as to be in contact with an upper surface of a film; and an upper transparent conductive layer portion formed on the lower transparent conductive layer portion.
【請求項6】 前記透明性導電層はスズ添加酸化インジ
ウムを含む、請求項1〜5のいずれか1項に記載の半導
体装置。
6. The semiconductor device according to claim 1, wherein said transparent conductive layer contains tin-added indium oxide.
【請求項7】 前記層間絶縁膜は有機膜を含む、請求項
1〜6のいずれか1項に記載の半導体装置。
7. The semiconductor device according to claim 1, wherein said interlayer insulating film includes an organic film.
【請求項8】 前記層間絶縁膜は透明性樹脂を含む、請
求項1〜6のいずれか1項に記載の半導体装置。
8. The semiconductor device according to claim 1, wherein said interlayer insulating film contains a transparent resin.
【請求項9】 前記基板上に形成され、導電領域を含む
電界効果トランジスタをさらに備え、 前記導電層は前記電界効果トランジスタの導電領域と電
気的に接続された電極である、請求項1〜8のいずれか
1項に記載の半導体装置。
9. The semiconductor device according to claim 1, further comprising a field effect transistor formed on the substrate and including a conductive region, wherein the conductive layer is an electrode electrically connected to the conductive region of the field effect transistor. The semiconductor device according to claim 1.
【請求項10】 請求項1〜9のいずれか1項に記載の
半導体装置を備える液晶表示装置。
10. A liquid crystal display device comprising the semiconductor device according to claim 1.
【請求項11】 基板上に導電層を形成する工程と、 前記導電層上に層間絶縁膜を形成する工程と、 前記導電層上に位置する領域において、前記層間絶縁膜
にコンタクトホールを形成することにより、前記導電層
を露出させる工程と、 露出した前記導電層の表面と前記層間絶縁膜の上部表面
とにプラズマ処理を実施する工程と、 前記層間絶縁膜の上部表面を含む上層をウエット処理に
より除去する工程と、 前記コンタクトホールの内部から前記ウエット処理され
た前記層間絶縁膜の上部表面上にまで延在するように透
明性導電層を形成する工程とを備える、半導体装置の製
造方法。
11. A step of forming a conductive layer on a substrate, a step of forming an interlayer insulating film on the conductive layer, and forming a contact hole in the interlayer insulating film in a region located on the conductive layer. Exposing the conductive layer, performing a plasma treatment on the exposed surface of the conductive layer and the upper surface of the interlayer insulating film, and wet-treating the upper layer including the upper surface of the interlayer insulating film. And a step of forming a transparent conductive layer so as to extend from the inside of the contact hole to the upper surface of the wet-processed interlayer insulating film.
【請求項12】 基板上に導電層を形成する工程と、 前記導電層上に層間絶縁膜を形成する工程と、 前記層間絶縁膜の上部表面上に保護膜を形成する工程
と、 前記導電層上に位置する領域において、前記層間絶縁膜
と前記保護膜との一部を除去してコンタクトホールを形
成することにより、前記導電層を露出させる工程と、 前記保護膜が形成された状態で、露出した前記導電層の
表面にプラズマ処理を実施する工程と、 前記コンタクトホールの内部から前記層間絶縁膜の上部
表面上にまで延在するように透明性導電層を形成する工
程とを備える、半導体装置の製造方法。
12. A step of forming a conductive layer on a substrate; a step of forming an interlayer insulating film on the conductive layer; a step of forming a protective film on an upper surface of the interlayer insulating film; A step of exposing the conductive layer by forming a contact hole by removing a part of the interlayer insulating film and the protective film in a region located above, and in a state where the protective film is formed, Performing a plasma treatment on the exposed surface of the conductive layer; and forming a transparent conductive layer so as to extend from inside the contact hole to an upper surface of the interlayer insulating film. Device manufacturing method.
【請求項13】 前記保護膜を除去する工程をさらに備
え、 前記透明性導電層を形成する工程では、前記コンタクト
ホールの内部から前記保護膜が除去された前記層間絶縁
膜の上部表面上にまで延在するように透明性導電層を形
成する、請求項12に記載の半導体装置の製造方法。
13. The method according to claim 12, further comprising the step of removing the protective film, wherein the step of forming the transparent conductive layer extends from the inside of the contact hole to the upper surface of the interlayer insulating film from which the protective film has been removed. The method for manufacturing a semiconductor device according to claim 12, wherein the transparent conductive layer is formed to extend.
【請求項14】 前記透明性導電層を形成する工程で
は、前記コンタクトホールの内部から前記保護膜上にま
で延在するように透明性導電層部分を形成することによ
り、前記保護膜と前記透明性導電層部分とを含む前記透
明性導電層を形成する、請求項12に記載の半導体装置
の製造方法。
14. In the step of forming the transparent conductive layer, a transparent conductive layer portion is formed so as to extend from inside the contact hole onto the protective film. The method for manufacturing a semiconductor device according to claim 12, wherein the transparent conductive layer including the conductive conductive layer portion is formed.
【請求項15】 請求項11〜14のいずれか1項に記
載の半導体装置の製造方法を含む液晶表示装置の製造方
法。
15. A method for manufacturing a liquid crystal display device, comprising the method for manufacturing a semiconductor device according to claim 11.
JP34864999A 1999-12-08 1999-12-08 Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof Withdrawn JP2001168190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34864999A JP2001168190A (en) 1999-12-08 1999-12-08 Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34864999A JP2001168190A (en) 1999-12-08 1999-12-08 Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001168190A true JP2001168190A (en) 2001-06-22

Family

ID=18398433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34864999A Withdrawn JP2001168190A (en) 1999-12-08 1999-12-08 Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001168190A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024940A (en) * 2003-07-03 2005-01-27 Mitsubishi Electric Corp Liquid crystal display device and method of manufacturing the same
JP2007034285A (en) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd Method for manufacturing thin film transistor
CN106449654A (en) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 Substrate and preparation method thereof, and display apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024940A (en) * 2003-07-03 2005-01-27 Mitsubishi Electric Corp Liquid crystal display device and method of manufacturing the same
JP2007034285A (en) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd Method for manufacturing thin film transistor
CN106449654A (en) * 2016-10-14 2017-02-22 京东方科技集团股份有限公司 Substrate and preparation method thereof, and display apparatus
CN106449654B (en) * 2016-10-14 2019-12-31 京东方科技集团股份有限公司 Substrate, preparation method thereof and display device

Similar Documents

Publication Publication Date Title
KR100433463B1 (en) Pattern formation method and method of manufacturing display using it
US7704767B2 (en) Manufacturing method of electro line for liquid crystal display device
JP3281167B2 (en) Method for manufacturing thin film transistor
US8558981B2 (en) Display device and manufacturing method therefor
JPH10161158A (en) Liquid crystal display device and its production
KR20050112031A (en) Contact hole and method fabricating thereof
JP3309509B2 (en) Active matrix display device using thin film transistor and method of manufacturing the same
JP4309331B2 (en) Display device manufacturing method and pattern forming method
JP2001168190A (en) Semiconductor device and manufacturing method thereof and liquid crystal display and manufacturing method thereof
KR100744404B1 (en) Method of manufacturing array substrate of lcd device
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JP3591061B2 (en) Method for manufacturing thin film transistor
JPS63100777A (en) Pattern forming method of transparent electrode
JP2002110631A (en) Manufacturing method of multi-layer thin film pattern
KR100296112B1 (en) Method of fabricating Thin film Transistor
JPH11233780A (en) Method for manufacturing semiconductor element and liquid crystal display panel
KR20070001548A (en) Fabrication method of array substrate for liquid crystal display device
KR100507281B1 (en) method for manufacturing via hole in a liquid crystal display device
US5523187A (en) Method for the fabrication of liquid crystal display device
JPH05326553A (en) Staggered thin film transistor and manufacture thereof
JPH11233782A (en) Manufacture of tft array
JPH05206086A (en) Method of etching thin film
JP2000040827A (en) Semiconductor device and manufacture of semiconductor device
KR100707010B1 (en) Method for manufacturing tft-lcd
JPH0541391A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306