JP2001168103A - 半導体表面処理方法、およびこの処理を施された半導体装置 - Google Patents

半導体表面処理方法、およびこの処理を施された半導体装置

Info

Publication number
JP2001168103A
JP2001168103A JP35163699A JP35163699A JP2001168103A JP 2001168103 A JP2001168103 A JP 2001168103A JP 35163699 A JP35163699 A JP 35163699A JP 35163699 A JP35163699 A JP 35163699A JP 2001168103 A JP2001168103 A JP 2001168103A
Authority
JP
Japan
Prior art keywords
semiconductor
grown
thin film
surface treatment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35163699A
Other languages
English (en)
Inventor
Tetsuo Soga
哲夫 曽我
Takashi Jinbo
孝志 神保
Masayoshi Umeno
正義 梅野
Hironori Taguchi
裕規 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Nagoya Institute of Technology NUC
Original Assignee
Sanyo Electric Co Ltd
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Nagoya Institute of Technology NUC filed Critical Sanyo Electric Co Ltd
Priority to JP35163699A priority Critical patent/JP2001168103A/ja
Publication of JP2001168103A publication Critical patent/JP2001168103A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 半導体の表面に水素およびホスフィンより成
る混合気体のプラズマによる表面処理を施す半導体表面
処理方法、およびこの処理を施された半導体装置を提供
する。 【解決手段】 III−Ｖ族化合物半導体或いはIII−Ｖ族
混晶半導体を基層にエピタキシャル或いはヘテロエピタ
キシャル成長させた半導体結晶薄膜表面の各々にＨ2 お
よびＰＨ3 より成る混合気体のプラズマによる表面処理
を施すことを特徴とする半導体表面処理方法、およびこ
の処理を施された半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体表面処理
方法、およびこの処理を施された半導体装置に関し、特
に、水素Ｈ2 およびホスフィンＰＨ3 より成る混合気体
のプラズマにより表面処理を施す半導体表面処理方法、
およびこの処理を施された半導体装置に関する。
【０００２】
【従来の技術】化合物半導体の一例としてＧａＡｓをこ
れとは異種の結晶のＳｉ基板にヘテロ結晶成長させてＧ
ａＡｓ半導体薄膜を形成する場合、ＧａＡｓとＳｉとの
間に４％程度の格子定数の差が存在すると共に、Ｓｉ基
板とこれに形成されるＧａＡｓ半導体との間に一方が他
方の２. ５倍程度の熱膨張係数の差が存在する。これら
の差異に起因して、形成されたＧａＡｓエピタキシャル
結晶成長層に転位その他の格子欠陥が高密度に発生す
る。この結晶成長層を有する化合物半導体装置がＧａＡ
ｓ／Ｓｉタンデム型太陽電池である場合、結晶成長層に
格子欠陥が発生することにより、その電気特性は著しく
低下する。
【０００３】
【発明が解決しようとする課題】ところで、異種基板に
ヘテロ結晶成長させた化合物半導体であるＧａＡｓ／Ｓ
ｉのＧａＡｓ表面を水素Ｈ2 プラズマにより表面処理す
ることにより、ヘテロ結晶成長に伴って生起するＧａＡ
ｓ内部の転位および深い準位における格子欠陥を不活性
化することができる。これを図３（ａ）を参照して説明
するに、ＧａＡｓ表面を水素Ｈ2 プラズマにより表面処
理することにより、表面から水素Ｈ2 プラズマが侵入
し、内部の転位および深い準位における格子欠陥を不活
性化する。この表面処理により、ヘテロ結晶成長化合物
半導体の表面の結晶性は改善され、ヘテロ結晶成長化合
物半導体装置の電気特性が改善される。同様に、多結晶
シリコンＳｉの如き元素半導体を水素Ｈ2 プラズマによ
り表面処理することにより表面の格子欠陥を不活性化
し、元素半導体およびこれを有する半導体装置の電気特
性を改善することができる。
【０００４】しかし、Ｓｉ基板上ＧａＡｓ半導体薄膜の
表面が水素Ｈ2 プラズマにより曝されることにより、Ｓ
ｉ基板上ＧａＡｓ半導体薄膜の表面におけるＧａＡｓ結
晶の砒素Ａｓが水素Ｈ2 プラズマと反応して脱離する現
象が生起して、Ｓｉ基板上ＧａＡｓ半導体薄膜表面の結
晶性が低下する。この表面における結晶性の低下によ
り、この半導体薄膜を有する化合物半導体装置の電気特
性は、結局、低下することになる。
【０００５】この発明は、半導体の表面に水素Ｈ2 およ
びホスフィンＰＨ3 より成る混合気体のプラズマによる
表面処理を施すことにより上述の問題を解消した半導体
表面処理方法、およびこの処理を施された半導体装置を
提供するものである。
【０００６】
【課題を解決するための手段】請求項１：III−Ｖ族化
合物半導体或いはIII−Ｖ族混晶半導体を基層にエピタ
キシャル或いはヘテロエピタキシャル成長させた半導体
結晶薄膜表面の各々にＨ 2 およびＰＨ3 より成る混合気
体のプラズマによる表面処理を施す半導体表面処理方法
を構成した。 請求項２：請求項１に記載される処理方法において、エ
ピタキシャル或いはヘテロエピタキシャル成長させた半
導体結晶薄膜は、基層と当該基層との間に格子不整合お
よび熱膨張係数差が存在する化合物半導体或いは混晶半
導体を使用して成長させたエピタキシャル層を含む半導
体表面処理方法を構成した。
【０００７】請求項３：請求項１および請求項２の内の
何れかに記載される半導体表面処理方法において、エピ
タキシャル或いはヘテロエピタキシャル成長させた半導
体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択された何
れかを含む化合物半導体或いは混晶半導体を使用して成
長させたエピタキシャル層を含む半導体表面処理方法を
構成した。 請求項４：請求項１ないし請求項３の内の何れかに記載
される半導体表面処理方法において、エピタキシャル或
いはヘテロエピタキシャル成長させた半導体結晶薄膜の
最上層を構成する化合物半導体或いは混晶半導体はＧａ
Ａｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｇａ
Ｎ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択され
た何れかである半導体表面処理方法を構成した。
【０００８】請求項５：III−Ｖ族化合物半導体或いはI
II−Ｖ族混晶半導体をエピタキシャル或いはヘテロエピ
タキシャル成長させた半導体結晶薄膜の最上層の表面に
Ｈ2およびＰＨ3 より成る混合気体のプラズマによる表
面処理を施す半導体表面処理方法を構成した。 請求項６：請求項５に記載される半導体表面処理方法に
おいて、エピタキシャル或いはヘテロエピタキシャル成
長させた半導体結晶薄膜は、基層と当該基層との間に格
子不整合および熱膨張係数差が存在する化合物半導体或
いは混晶半導体を使用して成長させたエピタキシャル層
を含む半導体表面処理方法を構成した。
【０００９】請求項７：請求項５および請求項６の内の
何れかに記載される半導体表面処理方法において、エピ
タキシャル或いはヘテロエピタキシャル成長させた半導
体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択された何
れかを含む化合物半導体或いは混晶半導体を使用して成
長させたエピタキシャル層を含む半導体表面処理方法を
構成した。 請求項８：請求項５ないし請求項７の内の何れかに記載
される半導体表面処理方法において、エピタキシャル或
いはヘテロエピタキシャル成長させた半導体結晶薄膜の
最上層を構成する化合物半導体或いは混晶半導体はＧａ
Ａｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｇａ
Ｎ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択され
た何れかである半導体表面処理方法を構成した。
【００１０】請求項９：請求項１ないし請求項８の内の
何れかに記載される半導体表面処理方法において、ＰＨ
3 の濃度を１０容量％近傍に設定し、プラズマ表面処理
時におけるサンプル支持台１４の表面温度を２５０℃近
傍に設定する半導体表面処理方法を構成した。 請求項１０：請求項９に記載される半導体表面処理方法
において、混合気体の圧力を０.１ Ｔｏｒｒ近傍に設定
する半導体表面処理方法を構成した。
【００１１】請求項１１：III−Ｖ族化合物半導体或い
はIII−Ｖ族混晶半導体を基層にエピタキシャル或いは
ヘテロエピタキシャル成長させた半導体結晶薄膜表面の
各々にＨ2 およびＰＨ3 より成る混合気体のプラズマに
よる表面処理を施して構成した半導体装置を構成した。 請求項１２：請求項１１に記載される半導体装置におい
て、エピタキシャル或いはヘテロエピタキシャル成長さ
せた半導体結晶薄膜は、基層と当該基層との間に格子不
整合および熱膨張係数差が存在する化合物半導体或は混
晶半導体を使用して成長させたエピタキシャル層を含む
ものである半導体装置を構成した。
【００１２】請求項１３：請求項１１および請求項１２
の内の何れかに記載される半導体装置において、エピタ
キシャル或いはヘテロエピタキシャル成長させた半導体
結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択された何れ
かを含む化合物半導体或いは混晶半導体を使用して成長
させたエピタキシャル層を含むものである半導体装置を
構成した。 請求項１４：請求項１１ないし請求項１３の内の何れか
に記載される半導体装置において、エピタキシャル或い
はヘテロエピタキシャル成長させた半導体結晶薄膜の最
上層を構成する化合物半導体或いは混晶半導体はＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、
ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択された何
れかである半導体装置を構成した。
【００１３】請求項１５：III−Ｖ族化合物半導体或い
はIII−Ｖ族混晶半導体を基層にエピタキシャル或いは
ヘテロエピタキシャル成長させた半導体結晶薄膜の最上
層の表面にＨ2 およびＰＨ3 より成る混合気体のプラズ
マによる表面処理を施して構成した半導体装置を構成し
た。 請求項１６：請求項１５に記載される半導体装置におい
て、ヘテロエピタキシャル成長させた半導体結晶薄膜
は、基層と当該基層との間に格子不整合および熱膨張係
数差が存在する化合物半導体或は混晶半導体を使用して
成長させたエピタキシャル層を含むものである半導体装
置を構成した。
【００１４】請求項１７：請求項１５および請求項１６
の内の何れかに記載される半導体表面処理方法におい
て、エピタキシャル或いはヘテロエピタキシャル成長さ
せた半導体結晶薄膜は、Ｎ、Ｐ、Ａｓ、Ｓｂの内から選
択された何れかを含む化合物半導体或は混晶半導体を使
用して成長させたエピタキシャル層を含むものである半
導体装置を構成した。 請求項１８：請求項１５ないし請求項１７の内の何れか
に記載される半導体装置において、エピタキシャル或い
はヘテロエピタキシャル成長させた半導体結晶薄膜の最
上層を構成する化合物半導体或いは混晶半導体はＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、
ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択された何
れかである半導体装置を構成した。
【００１５】請求項１９：請求項１５ないし請求項１８
の内の何れかに記載される半導体装置において、基層は
Ｓｉより成る半導体装置を構成した。 請求項２０：Ｓｉ基層にヘテロエピタキシャル成長させ
たＧａＡｓ層或はＡｌＧａＡｓ層を含む複数エピタキシ
ャル成長半導体結晶薄膜より成る薄膜太陽電池を構成す
るに際して、半導体結晶薄膜表面の各々にＨ2 およびＰ
Ｈ3 より成る混合気体のプラズマによる表面処理を施し
て構成した太陽電池を構成した。
【００１６】請求項２１：Ｓｉ基層にヘテロエピタキシ
ャル成長させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む
複数のエピタキシャル成長半導体結晶薄膜より成る薄膜
太陽電池を構成し、半導体結晶薄膜の内の最上層の半導
体結晶薄膜の表面にＨ2 およびＰＨ3 より成る混合気体
のプラズマによる表面処理を施して構成した太陽電池を
構成した。 請求項２２：Ｓｉ太陽電池上にヘテロエピタキシャル成
長させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数の
エピタキシャル成長半導体結晶薄膜より成る薄膜太陽電
池を構成するに際して、半導体結晶薄膜表面の各々にＨ
2 およびＰＨ3より成る混合気体のプラズマによる表面
処理を施して構成したことを特徴とするタンデム型太陽
電池を構成した。
【００１７】請求項２３：Ｓｉ基層にヘテロエピタキシ
ャル成長させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む
複数のエピタキシャル成長半導体結晶薄膜より成る薄膜
半導体レーザを構成するに際して、半導体結晶薄膜表面
の各々にＨ2 およびＰＨ3 より成る混合気体のプラズマ
による表面処理を施して構成した化合物半導体レーザを
構成した。 請求項２４：Ｓｉ基層にヘテロエピタキシャル成長させ
たＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数のエピタ
キシャル成長半導体結晶薄膜より成る薄膜半導体レーザ
を構成し、半導体結晶薄膜の内の最上層の半導体結晶薄
膜の表面にＨ2およびＰＨ3 より成る混合気体のプラズ
マによる表面処理を施して構成した化合物半導体レーザ
を構成した。
【００１８】請求項２５：請求項２０ないし請求項２２
の内の何れかに記載される太陽電池において、エピタキ
シャル成長させた半導体結晶薄膜は、基層と当該基層と
の間に格子不整合および熱膨張係数差が存在する化合物
半導体或は混晶半導体を使用して成長させたエピタキシ
ャル層を含むものである太陽電池を構成した。 請求項２６：請求項２０ないし請求項２２の内の何れか
に記載される太陽電池において、エピタキシャル成長さ
せた半導体結晶薄膜の最上層を構成する化合物半導体或
いは混晶半導体はＮ、Ｐ、Ａｓ、Ｓｂの内から選択され
た何れかを含む化合物半導体或いは混晶半導体を使用し
て成長させたエピタキシャル層を含むものである太陽電
池を構成した。
【００１９】請求項２７：請求項２０ないし請求項２２
の内の何れかに記載される太陽電池において、エピタキ
シャル成長させた半導体結晶薄膜の最上層を構成する化
合物半導体或いは混晶半導体はＧａＡｓ、ＡｌＧａＡ
ｓ、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＧａＳｂ、Ｉｎ
Ｓｂ、ＩｎＧａＮの内から選択された何れかである太陽
電池を構成した。 請求項２８：請求項２３および請求項２４の内の何れか
に記載される化合物半導体レーザにおいて、エピタキシ
ャル成長させた半導体結晶薄膜は、基層と当該基層との
間に格子不整合および熱膨張係数差が存在する化合物半
導体或いは混晶半導体を使用して成長させたエピタキシ
ャル層を含むものである化合物半導体レーザを構成し
た。
【００２０】請求項２９：請求項２３および請求項２４
の内の何れかに記載される化合物半導体レーザにおい
て、エピタキシャル成長させた半導体結晶薄膜の最上層
を構成する化合物半導体或いは混晶半導体はＮ、Ｐ、Ａ
ｓ、Ｓｂの内から選択された何れかを含む化合物半導体
或いは混晶半導体を使用して成長させたエピタキシャル
層を含むものである化合物半導体レーザを構成した。 請求項３０：請求項２３および請求項２４の内の何れか
に記載される化合物半導体レーザにおいて、エピタキシ
ャル成長させた半導体結晶薄膜の最上層を構成する化合
物半導体或いは混晶半導体はＧａＡｓ、ＡｌＧａＡｓ、
ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＳ
ｂ、ＩｎＧａＮの内から選択された何れかである化合物
半導体レーザを構成した。
【００２１】
【発明の実施の形態】この発明の実施の形態を図１およ
び図２を参照して説明する。図１はリアクタとこれに具
備される気体流量調整装置全体を示す図であり、図２は
リアクタの詳細を示す図である。図１および図２におい
て、１はリアクタ全体を示す参照符号であり、２はこれ
に接続される気体流量調整装置を示す。水素Ｈ2 は水素
ボンベ２１から水素精製器２３、マスフローコントロー
ラ２５を介してリアクタ１に送り込まれる一方、ホスフ
ィンＰＨ3 はホスフィンボンベ２２からマスフローコン
トローラ２５を介してリアクタ１に送り込まれ、両者は
混合供給される。この場合、リアクタ１の反応槽１０の
内部は図示されない真空ポンプにより予め減圧される。
反応槽１０の内部は、真空ポンプにより吸引されながら
気体流入口１１および混合気体導入管１０１を介して気
体流量調整装置２から水素Ｈ2 およびホスフィンＰＨ3
より成る混合気体が導入されて、この混合気体は反応槽
１０の気体流出口１２に向かって流通せしめられる。こ
の場合、ホスフィンＰＨ3 の濃度は１０容量％近傍に設
定され、混合気体の圧力は０.１ Ｔｏｒｒ近傍に設定す
ると好適である。気体流入口１１を介して導入された混
合気体は、反応槽１０に導入するに先だって高周波誘導
装置より成るプラズマジェネレータ１３内を流通し、こ
れより高温に加熱されてプラズマ状態とされる。混合気
体導入管１０１の反応槽１０内における先端部にはサン
プル支持台１４が取り付けられている。このサンプル支
持台１４には熱電対１４１が内挿されている。
【００２２】ランプアニール装置１５は、熱線を発生す
るＩＲランプ１５１、ＩＲランプ１５１の発生する熱線
を反射するリフレクタ１５２、リフレクタ１５２により
反射せしめられた熱線をサンプル支持台１４に集束する
レンズ１５３、反応槽１０外に放射されたから熱線を再
反射するリフレクタ１５２より成る。１５５および１５
７はリフレクタ冷却水導入部、１５６および１５８は冷
却水導出部である。表面処理されるべき対象物である結
晶成長させたＳｉ基板上ＧａＡｓ化合物半導体薄膜、或
いは構成されたＳｉ基板上ＧａＡｓ薄膜太陽電池は、プ
ラズマの発生流通するリアクタ１の反応槽１０内に収容
するか、或いはプラズマの下流に配置する。図１のリア
クタ１においては、表面処理されるべき対象物は、プラ
ズマの発生流通する反応槽１０内の混合気体導入管１０
１の先端部に位置決め固定されているサンプル支持台１
４の表面に配置される。サンプル支持台１４はＩＲラン
プ１５１の発生する熱線を集束、受光して高温状態に加
熱維持されており、この表面に配置される。サンプル支
持台１４の表面温度は、ホスフィンＰＨ3 の濃度を１０
容量％近傍に設定した場合、プラズマ表面処理時におい
て２５０℃近傍に設定すると好適である。表面処理され
るべき対象物は、高温状態において水素Ｈ2 およびホス
フィンＰＨ3 より成る混合気体のプラズマに曝される。
これにより、これらの対象物の表面に対して水素および
燐のラジカルが照射され、その結果、表面処理が施され
る。
【００２３】図３（ｂ）を参照するに、表面処理される
べき対象物であるＳｉ基層の表面にエピタキシャル成長
させた半導体装置であるＳｉ基板上ＧａＡｓ半導体結晶
薄膜の表面に水素Ｈ2 およびホスフィンＰＨ3 より成る
混合気体のプラズマによるこの発明の表面処理を施すこ
とにより、ＧａＡｓ結晶内にその表面から水素Ｈ2 プラ
ズマが侵入し、内部の転位および深い準位における格子
欠陥が不活性化され、この不活性化の効果は持続され
る。これは従来の水素Ｈ2 プラズマによる表面処理の奏
する効果と共通している。この発明の表面処理に依れ
ば、更に、ＧａＡｓ／ＳｉのＧａＡｓ表面近傍における
砒素Ａｓの抜けたＧａＡｓ結晶の砒素Ａｓの位置にホス
フィンＰＨ3 のプラズマの燐Ｐが位置することにより、
砒素Ａｓの抜けたＧａＡｓ結晶はＧａＰを形成する。Ｇ
ａＰを形成することにより、ＧａＡｓ／Ｓｉの表面近傍
は不活性化し、表面エネルギ準位を低下させた安定な面
が形成される。
【００２４】ここで、ＡｌＧａＡｓ／ＧａＡｓのＤＨ構
造についてその定義を念のために説明する。バンドギャ
ップの相違する２種類の半導体薄膜を使用して、一方の
半導体薄膜を他方の半導体薄膜により挟み込んだ構造を
ＤＨ構造という。これを図４を参照して説明するに、一
方の半導体薄膜であるＧａＡｓを他方の半導体薄膜であ
るＡｌＧａＡｓにより挟み込んでいる。図５はＡｌＧａ
Ａｓ／ＧａＡｓのＤＨ構造における少数キャリアのライ
フタイムを示す図であるが、この発明によりＡｌＧａＡ
ｓ／ＧａＡｓ半導体薄膜に対して水素Ｈ2 およびホスフ
ィンＰＨ3 より成る混合気体のプラズマにより表面処理
を施すと、ＡｌＧａＡｓ／ＧａＡｓのＤＨ構造において
少数キャリアのライフタイムが延伸していることが認識
される。ＤＨ構造は、半導体レーザに繁用される構造で
あり、注入キャリアを活性域に閉じ込めると共に光閉じ
込め効果も奏する構造である。少数キャリアのライフタ
イムについては、これは太陽電池の場合は発電効率に影
響し、半導体レーザの場合は電流の光エネルギへの変換
効率に影響する。何れの場合も、少数キャリアのライフ
タイムが長い程、効率は向上する。少数キャリアのライ
フタイムが延伸したということは、半導体薄膜の結晶性
が改善されたことを示すと共に、太陽電池の発電効率が
向上し、半導体レーザの電流の光エネルギへの変換効率
が向上したことを示す。
【００２５】図６を参照するに、これはＳｉ基板上に成
長させたＧａＡｓ薄膜太陽電池を示し、高効率の発電を
する太陽電池である。このＳｉ基板上ＧａＡｓ薄膜太陽
電池の結晶成長は、ｎ+-Ｓｉの基板にｎ+-ＧａＡｓ層を
結晶成長させることから製造開始され、ｐ+-ＧａＡｓ層
の表面にｐ+-ＡｌＧａＡｓ層を結晶成長させたところで
終了するが、この結晶成長の終了した最上層のみに水素
Ｈ2 およびホスフィンＰＨ3 より成る混合気体のプラズ
マによる表面処理を施している。これにより、このＳｉ
基板上ＧａＡｓ薄膜太陽電池はその電気特性が改善され
る。ところで、このＳｉ基板上ＧａＡｓ薄膜太陽電池
は、Ｓｉ基板にｎ+-ＧａＡｓ層を結晶成長させることか
ら製造開始して数層を結晶成長させるが、１層を結晶成
長する度毎に当該結晶表面にこの発明の表面処理を施す
ことにより、より一層その電気特性を改善することがで
きる。ここで、Ｓｉ基板上ＧａＡｓ薄膜太陽電池の電気
特性の改善の様子を表に示す。この表のデータは宇宙状
態であるエアマス０、太陽光１ｓｕｎ、２７℃の条件の
元で得られたものである。
【００２６】 表 Jsc[mA/cm2] Voc[V] FF[％] Eff[％] 未処理 ３４.１ ０.８５ ７４.０ １５.９ Ｈ2プラズマ ３４.５ ０.８８ ７８.６ １７.７ ＰＨ3／Ｈ2プラズマ ３３.４ ０.９３ ８０.９ １８.６ 但し、Jsc[mA/cm2]：短絡電流密度 Voc[V]：開放端電圧 FF[％]：フィルファクタ Eff[％]：光電変換効率 この表は、短絡電流密度については格別の差異は生じな
いが、開放端電圧、フィルファクタ、光電変換効率につ
いてはかなりの改善のあとが認められる。
【００２７】以上の半導体表面処理方法の図示説明は、
主として表面処理されるべき対象物であるＳｉ基層の表
面にエピタキシャル成長させた半導体装置であるＳｉ基
板上ＧａＡｓ半導体結晶薄膜についてなされたが、この
発明の半導体表面処理方法はＳｉ基板上ＧａＡｓ化合物
半導体薄膜のみならず、以下の半導体装置に適用してそ
の特性を改善することができる。この発明の半導体表面
処理方法を適用してその電気特性を改善することができ
る化合物半導体装置としては、エピタキシャル成長させ
たＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、
ＧａＮ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮを例示するこ
とができる。これらの内のＡｌＧａＡｓ、ＩｎＧａＡ
ｓ、ＩｎＧａＮを混晶半導体と称している。III−Ｖ族
半導体において、III族或いはＶ族の構成原子が２種類
以上のものを混晶半導体という。これらの化合物半導体
も、水素Ｈ2 およびホスフィンＰＨ3 より成る混合気体
のプラズマによる表面処理を施すことにより、結晶内に
表面から水素Ｈ2 プラズマが侵入し、内部の転位および
深い準位における格子欠陥が不活性化される。更に、結
晶の表面近傍におけるＶ族の原子である砒素Ａｓ、窒素
Ｎ、或いはアンチモンＳｂの抜けた結晶の位置にホスフ
ィンＰＨ3 のプラズマの燐Ｐが位置することにより、結
晶の表面近傍は不活性化し、表面エネルギ準位を低下さ
せた安定な面が形成される。これら混晶半導体を含む化
合物半導体は、太陽電池、半導体レーザ、多重構造光集
積回路、その他タンデム構造を含む半導体装置に種々の
用途を有している。また、ＧａＡｓは太陽電池の他にＰ
Ｎ接合、低温成長層、歪超格子層を構成するに使用さ
れ、ＡｌＧａＡｓは太陽電池の他にウインドウ層を構成
するに使用され、ＩｎＧａＡｓは歪超格子層を構成する
に使用される。
【００２８】最後に、半導体および半導体装置にこの発
明による表面処理を施した結果、或いは証拠は以下の通
りに残存することを立証することができる。結晶の表面
の構成元素に含まれる燐Ｐを調べることにより立証する
ことができる。即ち、オージェ電子分光法を適用し、水
素Ｈ2 およびホスフィンＰＨ3 より成る混合気体のプラ
ズマによる表面処理を実施する前の結晶薄膜と表面処理
実施後の結晶薄膜を比較したところ、表面処理実施後の
結晶薄膜の表面に燐Ｐが存在することを明確に検出する
ことができる。オージェ電子分光法を適用した場合の結
晶薄膜の表面の燐Ｐの検出結果は図７に示される通りで
ある。これによると、１００ｅＶのところにスペクトル
のピークが存在する。これは励起された燐Ｐから放出さ
れるオージェ電子の電子エネルギ値に相当するところか
ら、これにより化合物半導体エピタキシャル成長結晶薄
膜の表面に燐Ｐが結晶構成元素として存在するものと類
推することができる。半導体装置が複数のエピタキシャ
ル成長半導体結晶薄膜より成る薄膜太陽電池の場合、半
導体結晶薄膜の最上層を腐食除去して最上層の下側の半
導体結晶薄膜を露出し、この表面にオージェ電子分光法
を適用することにより、構成元素に燐Ｐが含まれている
か否かを調べることができる。以下、同様にして、半導
体装置の内部の半導体結晶薄膜表面の各々について構成
元素に燐Ｐが含まれているか否かを調べることができ
る。
【００２９】
【発明の効果】以上の通りであって、この発明によれ
ば、化合物半導体および混晶半導体、化合物半導体装置
および混晶半導体装置の表面に水素Ｈ2 およびホスフィ
ンＰＨ3より成る混合気体のプラズマによる表面処理を
施すことにより、特にヘテロ成長させた半導体薄膜結晶
のヘテロ結晶成長に伴って生起する転位および深い準位
の格子欠陥を改善すると共に半導体薄膜の表面近傍を不
活性化し表面エネルギ準位を低下させて安定な半導体表
面を形成することができる。
【図面の簡単な説明】
【図１】リアクタとこれに接続する気体流量調整装置全
体を示す図。
【図２】リアクタの詳細を示す図。
【図３】プラズマによる表面処理を説明する図。
【図４】ＤＨ構造を示す図。
【図５】ＤＨ構造における少数キャリアのライフタイム
を示す図。
【図６】Ｓｉ基板上ＧａＡｓ薄膜太陽電池を示す図。
【図７】オージェ電子のエネルギのスペクトルを示す
図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神保 孝志 愛知県名古屋市昭和区御器所町（番地な し） 名古屋工業大学内 (72)発明者 梅野 正義 愛知県名古屋市昭和区御器所町（番地な し） 名古屋工業大学内 (72)発明者 田口 裕規 岐阜県本巣郡糸貫町上保1260番地の２ 株 式会社三陽電機製作所糸貫事業場内 Ｆターム(参考） 5F051 AA08 CB08 CB11 CB24 CB30 DA03 GA04 5F052 AA24 DA04 DB01 GC03 JA07 JA09

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 III−Ｖ族化合物半導体或いはIII−Ｖ族
    混晶半導体を基層にエピタキシャル或いはヘテロエピタ
    キシャル成長させた半導体結晶薄膜表面の各々にＨ2 お
    よびＰＨ3 より成る混合気体のプラズマによる表面処理
    を施すことを特徴とする半導体表面処理方法。
  2. 【請求項２】 請求項１に記載される処理方法におい
    て、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜は、基層と当該基層との間に格子不整合
    および熱膨張係数差が存在する化合物半導体或いは混晶
    半導体を使用して成長させたエピタキシャル層を含むこ
    とを特徴とする半導体表面処理方法。
  3. 【請求項３】 請求項１および請求項２の内の何れかに
    記載される半導体表面処理方法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択され
    た何れかを含む化合物半導体或いは混晶半導体を使用し
    て成長させたエピタキシャル層を含むことを特徴とする
    半導体表面処理方法。
  4. 【請求項４】 請求項１ないし請求項３の内の何れかに
    記載される半導体表面処理方法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜の最上層を構成する化合物半導体或いは
    混晶半導体はＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、Ｉｎ
    ＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの
    内から選択された何れかであることを特徴とする半導体
    表面処理方法。
  5. 【請求項５】 III−Ｖ族化合物半導体或いはIII−Ｖ族
    混晶半導体をエピタキシャル或いはヘテロエピタキシャ
    ル成長させた半導体結晶薄膜の最上層の表面にＨ2 およ
    びＰＨ3 より成る混合気体のプラズマによる表面処理を
    施すことを特徴とする半導体表面処理方法。
  6. 【請求項６】 請求項５に記載される半導体表面処理方
    法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜は、基層と当該基層との間に格子不整合
    および熱膨張係数差が存在する化合物半導体或いは混晶
    半導体を使用して成長させたエピタキシャル層を含むこ
    とを特徴とする半導体表面処理方法。
  7. 【請求項７】 請求項５および請求項６の内の何れかに
    記載される半導体表面処理方法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択され
    た何れかを含む化合物半導体或いは混晶半導体を使用し
    て成長させたエピタキシャル層を含むことを特徴とする
    半導体表面処理方法。
  8. 【請求項８】 請求項５ないし請求項７の内の何れかに
    記載される半導体表面処理方法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜の最上層を構成する化合物半導体或いは
    混晶半導体はＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、Ｉｎ
    ＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの
    内から選択された何れかであることを特徴とする半導体
    表面処理方法。
  9. 【請求項９】 請求項１ないし請求項８の内の何れかに
    記載される半導体表面処理方法において、 ＰＨ3 の濃度を１０容量％近傍に設定し、プラズマ表面
    処理時におけるサンプル支持台１４の表面温度を２５０
    ℃近傍に設定することを特徴とする半導体表面処理方
    法。
  10. 【請求項１０】 請求項９に記載される半導体表面処理
    方法において、混合気体の圧力を０.１ Ｔｏｒｒ近傍に
    設定することを特徴とする半導体表面処理方法。
  11. 【請求項１１】 III−Ｖ族化合物半導体或いはIII−Ｖ
    族混晶半導体を基層にエピタキシャル或いはヘテロエピ
    タキシャル成長させた半導体結晶薄膜表面の各々にＨ2
    およびＰＨ3 より成る混合気体のプラズマによる表面処
    理を施して構成したことを特徴とする半導体装置。
  12. 【請求項１２】 請求項１１に記載される半導体装置に
    おいて、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜は、基層と当該基層との間に格子不整合
    および熱膨張係数差が存在する化合物半導体或は混晶半
    導体を使用して成長させたエピタキシャル層を含むもの
    であることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１１および請求項１２の内の何
    れかに記載される半導体装置において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択され
    た何れかを含む化合物半導体或いは混晶半導体を使用し
    て成長させたエピタキシャル層を含むものであることを
    特徴とする半導体装置。
  14. 【請求項１４】 請求項１１ないし請求項１３の内の何
    れかに記載される半導体装置において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜の最上層を構成する化合物半導体或いは
    混晶半導体はＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、Ｉｎ
    ＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの
    内から選択された何れかであることを特徴とする半導体
    装置。
  15. 【請求項１５】 III−Ｖ族化合物半導体或いはIII−Ｖ
    族混晶半導体を基層にエピタキシャル或いはヘテロエピ
    タキシャル成長させた半導体結晶薄膜の最上層の表面に
    Ｈ2 およびＰＨ3 より成る混合気体のプラズマによる表
    面処理を施して構成したことを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５に記載される半導体装置に
    おいて、 ヘテロエピタキシャル成長させた半導体結晶薄膜は、基
    層と当該基層との間に格子不整合および熱膨張係数差が
    存在する化合物半導体或は混晶半導体を使用して成長さ
    せたエピタキシャル層を含むものであることを特徴とす
    る半導体装置。
  17. 【請求項１７】 請求項１５および請求項１６の内の何
    れかに記載される半導体表面処理方法において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜はＮ、Ｐ、Ａｓ、Ｓｂの内から選択され
    た何れかを含む化合物半導体或いは混晶半導体を使用し
    て成長させたエピタキシャル層を含むものであることを
    特徴とする半導体装置。
  18. 【請求項１８】 請求項１５ないし請求項１７の内の何
    れかに記載される半導体装置において、 エピタキシャル或いはヘテロエピタキシャル成長させた
    半導体結晶薄膜の最上層を構成する化合物半導体或いは
    混晶半導体はＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、Ｉｎ
    ＧａＡｓ、ＧａＮ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＮの
    内から選択された何れかであることを特徴とする半導体
    装置。
  19. 【請求項１９】 請求項１５ないし請求項１８の内の何
    れかに記載される半導体装置において、 基層はＳｉより成ることを特徴とする半導体装置。
  20. 【請求項２０】 Ｓｉ基層にヘテロエピタキシャル成長
    させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数エピ
    タキシャル成長半導体結晶薄膜より成る薄膜太陽電池を
    構成するに際して、半導体結晶薄膜表面の各々にＨ2 お
    よびＰＨ3 より成る混合気体のプラズマによる表面処理
    を施して構成したことを特徴とする太陽電池。
  21. 【請求項２１】 Ｓｉ基層にヘテロエピタキシャル成長
    させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数のエ
    ピタキシャル成長半導体結晶薄膜より成る薄膜太陽電池
    を構成し、半導体結晶薄膜の内の最上層の半導体結晶薄
    膜の表面にＨ 2 およびＰＨ3 より成る混合気体のプラズ
    マによる表面処理を施して構成したことを特徴とする太
    陽電池。
  22. 【請求項２２】 Ｓｉ太陽電池上にヘテロエピタキシャ
    ル成長させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複
    数のエピタキシャル成長半導体結晶薄膜より成る薄膜太
    陽電池を構成するに際して、半導体結晶薄膜表面の各々
    にＨ2 およびＰＨ3 より成る混合気体のプラズマによる
    表面処理を施して構成したことを特徴とするタンデム型
    太陽電池。
  23. 【請求項２３】 Ｓｉ基層にヘテロエピタキシャル成長
    させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数のエ
    ピタキシャル成長半導体結晶薄膜より成る薄膜半導体レ
    ーザを構成するに際して、半導体結晶薄膜表面の各々に
    Ｈ2 およびＰＨ3 より成る混合気体のプラズマによる表
    面処理を施して構成したことを特徴とする化合物半導体
    レーザ。
  24. 【請求項２４】 Ｓｉ基層にヘテロエピタキシャル成長
    させたＧａＡｓ層或いはＡｌＧａＡｓ層を含む複数のエ
    ピタキシャル成長半導体結晶薄膜より成る薄膜半導体レ
    ーザを構成し、半導体結晶薄膜の内の最上層の半導体結
    晶薄膜の表面にＨ2 およびＰＨ3 より成る混合気体のプ
    ラズマによる表面処理を施して構成したことを特徴とす
    る化合物半導体レーザ。
  25. 【請求項２５】 請求項２０ないし請求項２２の内の何
    れかに記載される太陽電池において、 エピタキシャル成長させた半導体結晶薄膜は、基層と当
    該基層との間に格子不整合および熱膨張係数差が存在す
    る化合物半導体或いは混晶半導体を使用して成長させた
    エピタキシャル層を含むものであることを特徴とする太
    陽電池。
  26. 【請求項２６】 請求項２０ないし請求項２２の内の何
    れかに記載される太陽電池において、 エピタキシャル成長させた半導体結晶薄膜の最上層を構
    成する化合物半導体或いは混晶半導体はＮ、Ｐ、Ａｓ、
    Ｓｂの内から選択された何れかを含む化合物半導体或い
    は混晶半導体を使用して成長させたエピタキシャル層を
    含むものであることを特徴とする太陽電池。
  27. 【請求項２７】 請求項２０ないし請求項２２の内の何
    れかに記載される太陽電池において、 エピタキシャル成長させた半導体結晶薄膜の最上層を構
    成する化合物半導体或いは混晶半導体はＧａＡｓ、Ａｌ
    ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＧａＳ
    ｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択された何れかで
    あることを特徴とする太陽電池。
  28. 【請求項２８】 請求項２３および請求項２４の内の何
    れかに記載される化合物半導体レーザにおいて、 エピタキシャル成長させた半導体結晶薄膜は、基層と当
    該基層との間に格子不整合および熱膨張係数差が存在す
    る化合物半導体或いは混晶半導体を使用して成長させた
    エピタキシャル層を含むものであることを特徴とする化
    合物半導体レーザ。
  29. 【請求項２９】 請求項２３および請求項２４の内の何
    れかに記載される化合物半導体レーザにおいて、 エピタキシャル成長させた半導体結晶薄膜の最上層を構
    成する化合物半導体或いは混晶半導体はＮ、Ｐ、Ａｓ、
    Ｓｂの内から選択された何れかを含む化合物半導体或い
    は混晶半導体を使用して成長させたエピタキシャル層を
    含むものであることを特徴とする化合物半導体レーザ。
  30. 【請求項３０】 請求項２３および請求項２４の内の何
    れかに記載される化合物半導体レーザにおいて、 エピタキシャル成長させた半導体結晶薄膜の最上層を構
    成する化合物半導体或いは混晶半導体はＧａＡｓ、Ａｌ
    ＧａＡｓ、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＧａＳ
    ｂ、ＩｎＳｂ、ＩｎＧａＮの内から選択された何れかで
    あることを特徴とする化合物半導体レーザ。
JP35163699A 1999-12-10 1999-12-10 半導体表面処理方法、およびこの処理を施された半導体装置 Pending JP2001168103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35163699A JP2001168103A (ja) 1999-12-10 1999-12-10 半導体表面処理方法、およびこの処理を施された半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35163699A JP2001168103A (ja) 1999-12-10 1999-12-10 半導体表面処理方法、およびこの処理を施された半導体装置

Publications (1)

Publication Number Publication Date
JP2001168103A true JP2001168103A (ja) 2001-06-22

Family

ID=18418601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35163699A Pending JP2001168103A (ja) 1999-12-10 1999-12-10 半導体表面処理方法、およびこの処理を施された半導体装置

Country Status (1)

Country Link
JP (1) JP2001168103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522426A (ja) * 2008-05-30 2011-07-28 アルタ デバイセズ，インコーポレイテッド エピタキシャルリフトオフ積層体及び方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258690A (ja) * 1985-09-04 1987-03-14 Daido Steel Co Ltd 砒素化ガリウム系半導体発光素子
JPS62291916A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd ＧａＡｓ基板のアニ−ル方法
JPH0377382A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 太陽電池セル
JPH04255272A (ja) * 1991-02-06 1992-09-10 Daido Steel Co Ltd タンデム型太陽電池
JPH05326530A (ja) * 1992-03-17 1993-12-10 Sharp Corp 化合物半導体基板の熱処理方法
JPH0621027A (ja) * 1991-10-04 1994-01-28 Matsushita Electric Ind Co Ltd 材料の損傷除去方法
JPH0621105A (ja) * 1992-07-01 1994-01-28 Sharp Corp 電界効果トランジスタおよびその製造方法
JPH07183306A (ja) * 1993-12-22 1995-07-21 Nec Corp 化合物半導体素子の加工表面処理方法
JPH09289171A (ja) * 1996-04-23 1997-11-04 Oki Electric Ind Co Ltd 再成長界面の表面処理方法
JPH1084161A (ja) * 1996-09-06 1998-03-31 Sumitomo Electric Ind Ltd 半導体レーザ及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258690A (ja) * 1985-09-04 1987-03-14 Daido Steel Co Ltd 砒素化ガリウム系半導体発光素子
JPS62291916A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd ＧａＡｓ基板のアニ−ル方法
JPH0377382A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 太陽電池セル
JPH04255272A (ja) * 1991-02-06 1992-09-10 Daido Steel Co Ltd タンデム型太陽電池
JPH0621027A (ja) * 1991-10-04 1994-01-28 Matsushita Electric Ind Co Ltd 材料の損傷除去方法
JPH05326530A (ja) * 1992-03-17 1993-12-10 Sharp Corp 化合物半導体基板の熱処理方法
JPH0621105A (ja) * 1992-07-01 1994-01-28 Sharp Corp 電界効果トランジスタおよびその製造方法
JPH07183306A (ja) * 1993-12-22 1995-07-21 Nec Corp 化合物半導体素子の加工表面処理方法
JPH09289171A (ja) * 1996-04-23 1997-11-04 Oki Electric Ind Co Ltd 再成長界面の表面処理方法
JPH1084161A (ja) * 1996-09-06 1998-03-31 Sumitomo Electric Ind Ltd 半導体レーザ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522426A (ja) * 2008-05-30 2011-07-28 アルタ デバイセズ，インコーポレイテッド エピタキシャルリフトオフ積層体及び方法

Similar Documents

Publication Publication Date Title
JP3424814B2 (ja) ＺｎＯ結晶構造及びそれを用いた半導体装置
US6927417B2 (en) Photoelectric conversion element and method of manufacturing the same
US4370510A (en) Gallium arsenide single crystal solar cell structure and method of making
JP5708556B2 (ja) Ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
CA2677414C (en) N-type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
JP2013030798A (ja) 多接合太陽電池
US4699688A (en) Method of epitaxially growing gallium arsenide on silicon
JPH0513347A (ja) 堆積膜形成方法
Yamaguchi et al. GaAs solar cells grown on Si substrates for space use
JP7259615B2 (ja) ヘテロエピタキシャルウェーハの製造方法
US5548136A (en) Substrate with a compound semiconductor surface layer and method for preparing the same
JP2001168103A (ja) 半導体表面処理方法、およびこの処理を施された半導体装置
CN1102034A (zh) 利用磁场的微波增强型cvd系统和方法
JP4268405B2 (ja) ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2007129271A (ja) 半導体発光素子及びその製造方法
Shimokawa et al. Very low temperature epitaxial growth of silicon films for solar cells
JP3631600B2 (ja) 化合物半導体基板
JP2000012467A (ja) ＧａＡｓ層の形成方法
US8653501B2 (en) Emitting device and manufacturing method therefor
US6019840A (en) Process for forming deep level impurity undoped phosphorous containing semi-insulating epitaxial layers
WADA et al. High-Quality 6-inch SiC Epitaxial Wafer “EpiEra”
Soga et al. Hydrogen plasma passivation of GaAs on Si substrates for solar cell fabrication
Lalande et al. Optimum growth conditions for the epitaxy of GaAs on Ge by close-spaced vapor transport
Kim et al. Epitaxial Ge solar cells directly grown on Si (001) by MOCVD using isobutylgermane
RU2690861C2 (ru) Низкотемпературный способ формирования полупроводниковых слоев фосфида галлия и твердых растворов на его основе на подложках кремния

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405