JP2001166777A - 音源装置 - Google Patents

Abstract

(57)【要約】 【課題】各種の方式の音源装置において、装置構成をそ
れ程複雑にすることなく、録音用波形処理と再生用波形
処理を共に実行できるようにすることを目的とする。 【解決手段】１つのプログラマブル信号処理手段（例え
ばＤＳＰ）を、録音用波形処理（例えばサンプリングや
リサンプリング）と再生用波形処理（例えば波形メモリ
から波形データを読み出してエフェクト付与などの処理
を施して出力する処理）との両方に共用する。また、１
つのプログラマブル信号処理手段で、録音用波形処理と
再生用波形処理との両方を並列に実行するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル楽音
波形データを生成出力する音源装置に関し、詳しくは、
１つのＤＳＰを用いて録音用波形処理と再生用波形処理
の両方を並列に実行可能にした音源装置に関する。

【０００２】

【従来の技術】従来より、各種の方式の音源装置が知ら
れている。このような音源装置で生成された楽音は、Ｄ
ＳＰ（ディジタル・シグナル・プロセッサ）によりエフ
ェクト（効果）付与などを施して放音される。

【０００３】

【発明が解決しようとする課題】一方、このような音源
装置では、外部の楽音をサンプリングして波形メモリに
格納（録音）し楽音生成に用いるようにしたものも知ら
れている。楽音のサンプリングのためには、通常、音源
装置に外部の楽音を取り込むためのサンプリング用の回
路を設ける。

【０００４】ところで、近年、音源装置の機能に対する
要求は高度化し、装置の構成は複雑にすることなく音源
装置の機能を向上化させたいという要求がある。しか
し、装置の構成を複雑にすることなく、発音中にサンプ
リングしたり、一旦サンプリングして波形メモリに書き
込んだ波形データを読み出して効果付与などを施した後
に再度波形メモリに書き込むリサンプリングなどを行な
うことはできなかった。すなわち、装置の構成を複雑に
することなく、録音用波形処理と再生用波形処理を共に
行なうことができなかった。

【０００５】この発明は、各種の方式の音源装置におい
て、装置構成をそれ程複雑にすることなく、録音用波形
処理と再生用波形処理を共に実行できるようにすること
を目的とする。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、請求項１の発明に係る音源装置は、楽音波形を録音
するための記憶手段と、所定サンプリング周期で楽音波
形を供給する波形供給手段と、ロードされたプログラム
に応じて信号処理を実行するプログラマブル信号処理手
段と、録音動作または再生動作を指示する指示手段と、
(i)前記指示手段により録音動作が指示されていたとき
は、前記プログラマブル信号処理手段に所定の第１のプ
ログラムをロードし、前記波形供給手段から供給された
楽音波形に対し該第１のプログラムにしたがって録音用
の信号処理を施すように制御し、(ii)前記指示手段によ
り再生動作が指示されていたときは、前記プログラマブ
ル信号処理手段に所定の第２のプログラムをロードし、
前記波形供給手段から供給された楽音波形に対し該第２
のプログラムにしたがって再生用の信号処理を施すよう
に制御する制御手段と、前記プログラマブル信号処理手
段が前記第１のプログラムを実行することにより出力さ
れる録音用信号処理済みの楽音波形を前記記憶手段に書
き込む書き込み手段と、前記プログラマブル信号処理手
段が前記第２のプログラムを実行することにより出力さ
れる再生用信号処理済みの楽音波形を外部のサウンドシ
ステムに供給する出力手段とを備えたことを特徴とす
る。

【０００７】請求項２の発明に係る音源装置は、楽音波
形を録音するための記憶手段と、所定サンプリング周期
で楽音波形を供給する波形供給手段と、前記波形供給手
段から供給された楽音波形に対して録音用信号処理を施
すための第１のプログラムと前記波形供給手段から供給
された楽音波形に対して再生用信号処理を施すための第
２のプログラムとを並列に実行するプログラマブル信号
処理手段と、前記プログラマブル信号処理手段が前記第
１のプログラムを実行することにより出力される録音用
信号処理済みの楽音波形を前記記憶手段に書き込む書き
込み手段と、前記プログラマブル信号処理手段が前記第
２のプログラムを実行することにより出力される再生用
信号処理済みの楽音波形を外部のサウンドシステムに供
給する出力手段とを備えたことを特徴とする。

【０００８】請求項３の発明に係る音源装置は、楽音波
形を録音するための記憶手段と、所定サンプリング周期
で楽音波形を供給する波形供給手段と、指示手段と、前
記指示手段の指示に応じた録音処理プログラムをロード
して実行するプログラマブル信号処理手段と、前記波形
供給手段から供給された楽音波形に対して前記プログラ
マブル信号処理手段により前記録音処理プログラムのア
ルゴリズムで録音用信号処理を施し、その出力を前記記
憶手段に録音するように制御する制御手段と、前記プロ
グラマブル信号処理手段で信号処理された楽音信号を前
記記憶手段に記録する書き込み手段とを備えたことを特
徴とする。

【０００９】請求項４の発明に係る音源装置は、請求項
１から３において、前記プログラマブル信号処理手段を
ディジタル・シグナル・プロセッサとしたものである。

【００１０】

【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。

【００１１】図１は、この発明に係る音源装置を適用し
た電子楽器の全体のブロック構成を示す。図２は、図１
の音源部の詳細なブロック構成を示す。なお、以下で説
明する各図面において、同一の番号は同一のものを示す
ものとする。

【００１２】図１を参照して、この電子楽器の全体構成
を説明する。この電子楽器は、鍵盤１０１、表示部１０
２、スイッチ群（ＳＷ）１０３、中央処理装置（ＣＰ
Ｕ）１０４、リードオンリメモリ（ＲＯＭ）１０５、ラ
ンダムアクセスメモリ（ＲＡＭ）１０６、外部記憶装置
１０７、音源部１０８、波形メモリ１０９、外部回路１
１０、遅延メモリ１１１、ディジタルアナログ変換器
（ＤＡＣ）１１２、サウンドシステム（ＳＳ）１１３、
およびバスライン１１４を備えている。鍵盤１０１、表
示部１０２、スイッチ群１０３、ＣＰＵ１０４、ＲＯＭ
１０５、ＲＡＭ１０６、外部記憶装置１０７、および音
源部１０８は、バスライン１１４により相互に接続され
ている。

【００１３】鍵盤１０１は、ユーザが演奏操作するため
の複数の鍵を備えた鍵盤である。表示部１０２は、電子
楽器のパネル上に設けられており、各種の情報を表示す
る。スイッチ群１０３は、パネル上に設けられており、
ユーザはこれを操作することにより電子楽器に対して各
種の指示を与えることができる。ＣＰＵ１０４は、この
電子楽器全体の動作を制御する。特に、通常の演奏時に
は、鍵盤１０１の操作を検出し、その操作に応じて音源
部１０８に発音の指示を出す。ＲＯＭ１０５は、ＣＰＵ
が実行するプログラム（音源部１０８を制御するための
音源コントロールプログラムなど）や各種の定数データ
などを格納する。ＲＡＭ１０６は、ワークレジスタなど
に用いる。外部記憶装置１０７には、後述するＤＲＡＭ
構成の波形メモリ１０９にロードする波形データなどが
格納されている。

【００１４】音源部１０８は、ＣＰＵ１０４の指示に応
じて、波形メモリ１０９から波形データ（波形サンプ
ル）を読み出し、補間、エンベロープ付与（音量変化制
御）、チャンネル累算（ミキシング）、および効果（エ
フェクト）付与などの加工を施して、楽音波形データと
して出力する。音源部１０８から出力された楽音波形デ
ータは、ＤＡＣ１１２によりアナログ信号に変換され、
サウンドシステム１１３により放音される。

【００１５】波形メモリ１０９は、ＤＲＡＭ（ダイナミ
ックＲＡＭ）により構成されている。波形メモリ１０９
には、所定のレートでサンプリングされた波形サンプル
データが格納されている。１つの波形サンプルは１６ビ
ット非圧縮形式であり、アドレスは波形サンプル単位に
付けられている。すなわち、１アクセスで１つの波形サ
ンプルが読み出せる。波形サンプルは、楽音の発音に先
立って外部記憶装置１０７から読み出して波形メモリ１
０９に格納してもよいが、特にこの実施の形態の音源で
は、複数チャンネル分の楽音発生の動作を行なう際に使
用されなかった空きタイムスロットを別の用途に用いる
ことができるようになっているので、楽音発生の動作中
にその空きタイムスロットを用いて波形データを外部記
憶装置１０７から読み出して波形メモリ１０９に格納し
てもよい。

【００１６】外部回路１１０については、後に詳しく説
明する。遅延メモリ１１１は、音源部１０８内にある信
号処理回路（ＤＳＰ）で用いる遅延用のメモリである。
楽音波形に効果付与などの処理を施す際に、例えばある
タイミングであるデータを遅延メモリ１１１に書き込
み、所定のクロックの後に読み出して演算に用いるとい
うようにして、遅延したデータを得るのに遅延メモリ１
１１を用いる。

【００１７】図２を参照して、音源部１０８について詳
しく説明する。図２において、音源部１０８は、制御レ
ジスタ２０１、読み書き回路２０２、音量変化制御回路
２０３、ミキサ２０４、信号処理回路２０５、およびイ
ンターフェース２０６を備えている。この音源部１０８
は時分割３２チャンネルで動作する。音源部１０８内の
各部には、時分割動作を行なうための基準信号となる制
御クロック信号や０〜３１を繰り返しカウントするチャ
ンネルカウント値などの制御信号が供給されている。

【００１８】図２において、制御レジスタ２０１は、Ｃ
ＰＵ１０４から送出された各種の指定情報（音源部１０
８に対する命令やパラメータ情報）を格納するための制
御レジスタである。制御レジスタ２０１内にはＸアクセ
ス処理を制御するＸアクセス回路３０４が設けられてい
るが、これについては後に詳述する。ＣＰＵ１０４は、
制御レジスタ２０１に所定の指定情報をセットして発音
の開始指示を出す。セットする指定情報としては、割り
当てチャンネル、波形メモリ読み出しピッチ（周波数ナ
ンバ）、波形メモリ読み出し区間、エンベロープパラメ
ータ、ミキサ２０４に対する設定情報、およびエフェク
ト用係数などがある。

【００１９】あるチャンネルにおける発音開始指示を受
けると、音源部１０８は楽音波形の発生の動作を開始す
る。まず、読み書き回路２０２は、波形メモリ１０９の
読み出しアドレスを順次発生する。読み出しアドレス
は、指定された読み出し区間の先頭から、指定された読
み出しピッチを順次累算した値である。特に、この音源
部１０８では、読み書き回路２０２中に波形サンプルを
バッファリングする波形バッファ（後述する図３の３２
７）を備え、波形メモリ１０９からはチャンネルごとに
必要な数の波形サンプル（波形データ）のみを読み出す
ようになっており、各チャンネルにおける波形メモリア
クセス回数は可変できるようになっている。そこで、読
み書き回路２０２は、各チャンネルにおいて必要なアク
セス回数に応じた波形サンプルの読み出しアドレスを、
時分割チャンネルタイミングとは異なるタイミングで、
順次連続して出力するようになっている。読み書き回路
２０２で発生した読み出しアドレスは、波形メモリ１０
９に入力し、これにより時分割チャンネルタイミングと
は異なるタイミングで波形サンプルが波形メモリ１０９
から読み出される。読み書き回路２０２は、この波形サ
ンプルを受け取り、内部の波形バッファに記憶し、補間
処理を行なって楽音波形データとして出力する。

【００２０】読み書き回路２０２において、上述したよ
うに波形サンプルをバッファリングする波形バッファを
備え、波形メモリ１０９からはチャンネルごとに必要な
数の波形サンプルのみを読み出すようになっていること
により、空きタイムスロットが得られる。読み書き回路
２０２は、この空きタイムスロットにおいて、後述する
Ｘアクセス処理、すなわちＣＰＵ１０４からの波形メモ
リ１０９へのアクセス、またはミキサ２０４からＸアク
セス回路３０４経由で戻ってくる楽音波形データの波形
メモリ１０９への書き込みなどができるように動作す
る。

【００２１】音量変化制御回路２０３は、読み書き回路
２０２から時分割で出力される各チャンネルの楽音波形
データにエンベロープを付与して出力する。どのような
エンベロープを付与するかは、制御レジスタ２０１を介
してＣＰＵ１０４から与えられたエンベロープパラメー
タに基づいて決定される。図２の音量変化制御回路２０
３の出力ライン２１１に「３２」と付してあるのは、音
量変化制御回路２０３の出力が時分割３２チャンネル分
あることを示している。他の各部の入出力ラインに付し
てある数値も、同様にチャンネル数を示すものとする。

【００２２】ミキサ２０４には、音量変化制御回路２０
３から出力される３２チャンネル分の楽音波形データ、
後述する信号処理回路２０５から出力される８チャンネ
ル分の楽音波形データ、および後述する外部回路１１０
から（インターフェース２０６を介して）出力される８
チャンネル分の楽音波形データが、入力ライン２１１，
２１２，２１３を介して入力する。ミキサ２０４は、こ
れらの各入力ラインから入力した各チャンネルの楽音波
形データにそれぞれ適宜係数（係数値はＣＰＵ１０４が
制御レジスタ２０１を介して与える）を乗算してミキシ
ングする。ミキサ２０４の出力は、８チャンネル分が信
号処理回路２０５に、８チャンネル分が（インターフェ
ース２０６を介して）外部回路１１０に、１チャンネル
分が制御レジスタ２０１内のＸアクセス回路３０４に、
音源部１０８の最終的な出力となる２チャンネル（Ｌお
よびＲ出力）分がＤＡＣ１１２に、それぞれ出力ライン
２２１，２２２，２２３，２２４を介して、出力される
ようになっている。ミキサ２０４は、任意の入力ライン
から入力した任意のチャンネルの楽音波形データに指定
された係数を乗算してミキシングし、そのミキシング結
果を任意の出力ラインの任意のチャンネルに送出でき
る。どの入力ラインのどのチャンネルの入力にどのよう
な係数を乗算し、乗算結果をどのようにミキシングし、
ミキシング結果をどの出力ラインに出力するかは、ＣＰ
Ｕ１０４の指定に基づいて決定される。

【００２３】信号処理回路２０５は、内部のマイクロプ
ログラムメモリにロードされたマイクロプログラムにし
たがって動作するＤＳＰであり、ミキサ２０４からの楽
音波形データに対してチャンネルごとに独立に信号処理
を行ない処理結果を再びミキサ２０４に戻す。信号処理
回路２０５は、信号処理を行なう際に、必要に応じて遅
延メモリ１１１を用いて遅延したデータを得る。信号処
理回路２０５が実行するマイクロプログラムはＣＰＵ１
０４が適宜ロードする。信号処理回路２０５の機能はロ
ードするマイクロプログラムにより規定されるが、簡単
に言うと、サンプリングやリサンプリングの際の波形処
理、あるいは効果付与などの信号処理を行なうものであ
る。このマイクロプログラムの具体的な設定について
は、図１０および図１１を参照して後述する。

【００２４】外部回路１１０は、例えば、外部から音声
や楽音を取り込むためのアナログ／ディジタル変換器
（ＡＤＣ）、効果（エフェクト）付与処理を行なう外部
ＤＳＰ、あるいはディジタルフィルタなどである。ミキ
サ２０４から外部回路１１０への出力は８チャンネル
分、外部回路１１０からミキサ２０４への入力は８チャ
ンネル分であり、これらは当然独立に使用できるチャン
ネルであるので、複数の外部回路（当然、異なる処理を
行なうものでもよい）１１０を任意の入出力ラインの任
意のチャンネルに（インターフェース２０６を介して）
接続可能である。なお、「外部」というのは音源部１０
８から見て「外部」であるということであり、外部回路
１１０は図１の電子楽器中に設けてもよいし、図１の電
子楽器の外部に設けてもよい。

【００２５】上述したように、ミキサ２０４は任意の入
力ライン２１１〜２１３から入力した任意のチャンネル
の楽音波形データに指定された係数を乗算してミキシン
グし、そのミキシング結果を任意の出力ライン２２１〜
２２４の任意のチャンネルに送出できるようになってい
るから、例えば、以下の〜のような処理を行なうこ
とができることになる。

【００２６】外部回路１１０としてＡＤＣを用いて、
マイクロフォンなどから入力したアナログ信号をディジ
タル信号に変換してミキサ２０４に入力させる。ミキサ
２０４では、この外部からの楽音信号を、音源部１０８
内部で波形メモリ１０９から波形データを読み出して発
生した楽音とミキシングして、ＤＡＣ１１２への出力ラ
イン２２４に出力する。必要に応じてミキサ２０４の出
力を、ＤＡＣ１１２に出力する代わりに一旦信号処理回
路２０５や他の外部回路１１０に入力し、信号処理回路
２０５や他の外部回路１１０を用いて効果付与処理など
の波形処理を行なった後にＤＡＣ１１２に出力するよう
にしてもよい。

【００２７】外部の楽音のサンプリングを行なうこと
ができる。すなわち、外部回路１１０としてＡＤＣを用
いて、マイクロフォンなどから入力したアナログ信号を
ディジタル信号に変換してミキサ２０４に入力させる。
ミキサ２０４では、この外部からの楽音信号を、例えば
音源部１０８内部で波形メモリ１０９から波形データを
読み出して発生した楽音とミキシングして、Ｘアクセス
回路３０４への出力ライン２２３に出力し、読み書き回
路２０２経由で波形メモリ１０９に書き込むようにす
る。必要に応じてミキサ２０４の出力を、Ｘアクセス回
路３０４への出力ライン２２３に出力する代わりに信号
処理回路２０５や外部回路１１０に入力し、信号処理回
路２０５や外部回路１１０を用いて効果付与処理などの
波形処理を行なった後にＸアクセス回路３０４に出力す
るようにしてもよい。

【００２８】リサンプリング（サンプリングなどによ
り波形メモリ１０９上に用意されている波形に、加工を
施して再び波形メモリ１０９に書き込む処理）を行なう
ことができる。すなわち、サンプリングなどにより波形
メモリ１０９に記憶してある波形データを、読み書き回
路２０２の所定の発音チャンネルを利用して読み出し
て、ミキサ２０４に入力させる。２つ以上の波形を混合
して再書き込みするリサンプリングの場合もあるので、
ここで読み出す波形データは１ないし複数の波形データ
である。ミキサ２０４では、この楽音信号を信号処理回
路２０５や外部回路１１０に流し、必要に応じて種々の
波形処理を行なわせ、その結果を得る。波形処理が施さ
れた楽音信号を受けたミキサ２０４は、その楽音信号を
Ｘアクセス回路３０４への出力ライン２２３に出力し、
読み書き回路２０２経由で波形メモリ１０９に書き込
む。なお、ミキサ２０４における最初のミキシング結果
を、信号処理回路２０５や外部回路１１０に流さずに、
そのままＸアクセス回路３０４へ供給するようにしても
よい。

【００２９】外部回路１１０としてＤＳＰやディジタ
ルフィルタを用いて、あるいは信号処理回路２０５を用
いて、ミキサ２０４から取り出した楽音波形に効果付与
処理やフィルタリング処理を行ない、処理結果をミキサ
２０４に戻す。ミキサ２０４では、処理された楽音波形
を、音源部１０８内部で発生した楽音とミキシングして
ＤＡＣ１１２への出力ライン２２４やＸアクセス回路３
０４への出力ライン２２３に出力する。

【００３０】なお、上記〜は本実施形態において実
現できる処理例を示したものであり、音源部１０８内の
時分割処理の処理時間が確保でき、必要なマイクロプロ
グラムが信号処理回路２０５にロードできるならば、上
記〜を含め外部回路１１０と信号処理回路２０５の
各種機能を任意に組み合わせて楽音波形に対する処理を
行ない、ＤＡＣ１１２に出力したり、Ｘアクセス回路３
０４経由で読み書き回路２０２に戻して波形メモリ１０
９に書き込むようにできる。

【００３１】図３は、音源部１０８内の制御レジスタ２
０１および読み書き回路２０２の詳細なブロック構成を
示す。なお、図３に示されている回路のうち、制御レジ
スタ２０１は、制御レジスタのすべてを示したものでな
く、その一部分を示したものである。制御レジスタ２０
１には、図３に示したもの以外に、エンベロープパラメ
ータ、ミキサの設定、およびエフェクト用係数などの他
の制御データも記憶されている。

【００３２】制御レジスタ２０１は、レジスタ３０１、
レジスタ３０２、優先フラグ３０３、および、Ｘアクセ
ス回路３０４を備えている。レジスタ３０１，３０２
は、ＣＰＵ１０４から楽音生成を指示する際に送出され
る各種指示情報を格納する。具体的には、レジスタ３０
１は、例えば波形読み出しのための読み出しアドレス
（相対アドレス）の初期値ＡＳ、波形データのループ部
のデータ長ＬＰＡ、ピッチＰＩＴＣＨなどを格納する。
レジスタ３０２は、読み出すべき波形データのループ部
の先頭を示す絶対アドレスＷＡを格納する。なお、読み
出しアドレスの初期値ＡＳは、波形データのループ部の
先頭位置（すなわちアタック部の末尾）を基準とした相
対アドレスであるので、負の値に設定されている。波形
データの読み出しは、絶対アドレスＷＡより初期値ＡＳ
で示される分だけ前の位置からスタートする。波形デー
タのループ部のデータ長ＬＰＡは、ループ部末尾位置の
相対アドレス（正値）である。

【００３３】Ｘアクセス回路３０４は、ＸＡレジスタ３
１１、セレクタ３１２、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ
Ｆｉｒｓｔ Ｏｕｔ（先入れ先出し）の８段のレジス
タ）３１３、Ｘフラグ３１４、およびサンプル数レジス
タ３１５を備えている。Ｘアクセス回路３０４は、後述
するＸアクセス処理（ＣＰＵ１０４からの波形メモリ１
０９のアクセス、およびミキサ２０４から出力ライン２
２３を介して送出された楽音波形データの波形メモリ１
０９への書き込み）を、楽音発生のための波形メモリ読
み出しと並行して実行するための制御を行なう回路であ
る。優先フラグ３０３は、Ｘアクセス処理を優先的に行
ないたい場合にオンされるフラグである。Ｘアクセス回
路３０４の動作および機能、並びに、Ｘアクセス処理お
よび優先フラグ３０３の使い方については後述する。

【００３４】読み書き回路２０２は、処理Ａ演算回路３
２１、アドレスＲＡＭ（ＡＲＡＭ）３２２、アキュムレ
ータ（ＡＣＣ）３２３、制御ＲＡＭ３２４、処理Ｂ演算
回路３２５、補間回路３２６、波形バッファ３２７、取
り込み回路３２８、およびセレクタ（ＳＥＬ）３２９，
３３０を備えている。

【００３５】図３の制御レジスタ２０１および読み書き
回路２０２では、大きくは、処理Ａ、処理Ｂ、取り込み
処理、補間処理、およびＸアクセス処理の５つの処理を
行なう。各処理の概要は以下の通りである。処理Ａは、
主として処理Ａ演算回路３２１により実行される処理で
あり、具体的には、楽音生成のために時分割チャンネル
タイミングにしたがって各チャンネルのアドレス（波形
サンプル読み出しアドレス（相対アドレス））を作成す
る処理である。各チャンネルのアドレスは、ＡＲＡＭ３
２２に保持される。処理Ｂは、主として処理Ｂ演算回路
３２５により実行される処理であり、具体的には、楽音
生成のために、時分割チャンネルタイミングとは異なる
タイミングで、アドレスＷＭＡ（波形サンプル読み出し
アドレス（絶対アドレス））をセレクタ３２９を介して
波形メモリ１０９に向けて送り出す処理である。取り込
み処理は、主として取り込み回路３２８により実行され
る処理であり、具体的には、処理Ｂにより波形メモリ１
０９に送り出されたアドレスにしたがって読み出された
波形サンプルをセレクタ３３０を介して取り込み、各チ
ャンネル別に波形バッファ３２７に書き込む処理であ
る。処理Ｂと取り込み処理が行なわれるときは、セレク
タ３２９と３３０は、処理Ｂ演算回路３２５から出力さ
れるアドレスＷＭＡが波形メモリ１０９のアドレス端子
に入力して、波形メモリ１０９から読み出された波形サ
ンプルが取り込み回路３２８に取り込まれるように、選
択制御される。補間処理は、補間回路３２６により実行
される処理であり、具体的には、時分割チャンネルタイ
ミングにしたがって、波形バッファ３２７から各チャン
ネルの波形サンプルを読み出し、補間を行なって補間済
みサンプル（楽音波形データ）を生成出力する処理であ
る。補間回路３２６から出力された楽音波形データは、
図２の音量変化制御回路２０３に入力する。Ｘアクセス
処理は、主としてＸアクセス回路３０４の制御のもとで
実行される処理であり、具体的には、上記処理Ｂおよび
取り込み処理で波形メモリ１０９をアクセスするタイム
スロット以外のタイムスロットで、ＣＰＵ１０４からの
波形メモリ１０９のアクセスおよびミキサ２０４から出
力ライン２２３を介して送出された楽音波形データの波
形メモリ１０９への書き込みを行なう処理である。Ｘア
クセス処理の際には、セレクタ３２９と３３０は、ＸＡ
レジスタ３１１に格納されているアドレスが波形メモリ
１０９のアドレス端子に入力し、波形メモリ１０９のデ
ータラインがＦＩＦＯ３１３に接続するように、選択制
御される。以上の５つの処理の詳細については後述す
る。

【００３６】図４は、図３の制御ＲＡＭ３２４の構成を
示す。詳しくは後述するが、処理Ａでは、各チャンネル
のアドレス作成と並行して、各チャンネルについて読み
出すべき必要サンプル数を求めて制御ＲＡＭ３２４に格
納する処理を行なう。そのため、制御ＲＡＭ３２４は、
チャンネル番号（ＣＨ番号）とそのチャンネルにおいて
読み出すべきサンプル数を格納する領域が複数用意され
て構成される。読み書き回路２０２内には書き込みポイ
ンタおよび読み出しポインタが備えられており、各チャ
ンネルにおいて読み出すべき必要サンプル数を制御ＲＡ
Ｍ３２４に書き込むとき（処理Ａ）は書き込みポインタ
をすすめ、制御ＲＡＭ３２４からチャンネル番号とサン
プル数を読み出して当該チャンネルに関する読み出しア
ドレスを送出するとき（処理Ｂ）は読み出しポインタを
進める。制御ＲＡＭ３２４は、リング状に使用するよう
になっており、書き込みまたは読み出しポインタが制御
ＲＡＭ３２４の一方の端に至った場合、その次のポイン
タの位置は制御ＲＡＭ３２４の他方の端になる。また、
読み出しポインタの指す位置が書き込みポインタの指す
位置を追いかけるように書き込みおよび読み出しが行な
われるが、書き込みポインタが読み出しポインタを追い
越さない程度の領域の大きさが確保されているものとす
る。書き込みポインタおよび読み出しポインタは、アキ
ュムレータ３２３と同様に、それぞれ、前半処理用のも
のと後半処理用のものとが別々に設けられている。単
に、書き込みポインタおよび読み出しポインタと呼ぶと
きは、前半処理では前半処理用のもの、後半処理では後
半処理用のものを指すものとする。前半処理は第０〜第
１５チャンネルの処理、後半処理は第１６〜第３１チャ
ンネルの処理である（図８，９で後述する）。なお、図
４のような構成のほか、各チャンネルに１つずつアドレ
スを対応させ、そこに必要サンプル数を書き込むように
してもよい。

【００３７】図５は、図３のＡＲＡＭ３２２のメモリマ
ップを示す。ＡＲＡＭ３２２は、処理Ａにおいて各チャ
ンネルのアドレスを作成するのに用いる領域である。Ａ
ＲＡＭ３２２は、３２チャンネル分（第０〜第３１チャ
ンネル）の各チャンネルごとの領域からなり、これらの
領域に各チャンネルの現在のアドレス値を記憶する。各
チャンネルの領域はアドレス上位ＡＤＨ、およびアドレ
ス下位ＡＤＬからなる。ＡＤＨおよびＡＤＬの領域の大
きさはそれぞれ１６ビットである。アドレス上位ＡＤＨ
とアドレス下位ＡＤＬとを合わせた３２ビットのアドレ
ス値は、アドレス整数部とアドレス小数部とに分けられ
る。アドレス整数部は２３ビット、アドレス小数部は９
ビットである。アドレス整数部は、波形メモリ１０９の
アドレスと対応している。すなわち、アドレス整数部の
１つの値に対応して、波形メモリ１０９の波形サンプル
が１つ存在する。アドレス小数部は、それよりも細かい
単位を示し、何点かの波形サンプルを用いた補間処理で
用いる情報である。

【００３８】図６は、図３の波形バッファ（サンプルＲ
ＡＭ）３２７の構成を示す。波形バッファ３２７は、各
チャンネルごとの４つの再生サンプル格納領域からな
る。４つの再生サンプル格納領域はリング状に使用す
る。すなわち、各チャンネルごとにポインタを設け、波
形サンプルを書き込むときは、そのポインタで指す位置
に書き込み、ポインタを１つ進める。ポインタは、例え
ば図６の第ｉチャンネルなら、再生サンプル１→２→３
→４→１→２→…というように進める。

【００３９】次に、図３の制御レジスタ２０１および読
み書き回路２０２で実行する上記５つの処理について詳
しく説明する。始めにこれらの処理を実行するタイミン
グについて説明し、その後、各処理それぞれの詳細を説
明する。

【００４０】図３、図８、および図９を参照して、読み
書き回路２０２の要部の処理のタイミングの概要につい
て説明する。図８において、「処理Ａ」は、図３の主と
して処理Ａ演算回路３２１により実行される処理Ａを行
なう区間を示す。「処理ＢおよびＸアクセス処理」は、
図３の主として処理Ｂ演算回路３２５により実行される
処理Ｂ、およびＸアクセス回路３０４の制御のもとで実
行されるＸアクセス処理を行なう区間を示す。「取り込
み処理およびＸアクセス処理」は、図３の主として取り
込み回路３２８により実行される取り込み処理、および
Ｘアクセス回路３０４の制御のもとで実行されるＸアク
セス処理を行なう区間を示す。「補間処理」は、図３の
補間回路３２６により補間処理を行なう区間を示す。

【００４１】「処理Ａ」および「補間処理」の処理区間
は、１サンプリング周期を前半区間と後半区間に分け、
前半区間で第０〜第１５チャンネルの処理を行ない、後
半区間で第１６〜第３１チャンネルの処理を行なうよう
になっている。すなわち、前半区間（処理Ａ前半区間）
８０１で第０〜第１５チャンネルに関する処理Ａを、後
半区間（処理Ａ後半区間）８１１で第１６〜第３１チャ
ンネルに関する処理Ａを、前半区間（補間前半区間）８
０６で第０〜第１５チャンネルに関する補間処理を、後
半区間（補間後半区間）８１６で第１６〜第３１チャン
ネルに関する補間処理を、それぞれ実行する。「処理Ｂ
およびＸアクセス処理」の処理区間では、１サンプリン
グ周期を前半区間と後半区間に分けたそれぞれの区間の
前側区間８０２，８１２で処理Ｂを行ない、後側区間８
０３，８１３でＸアクセス処理を行なう。第０〜第１５
チャンネルの処理Ｂを行なう処理Ｂ前半区間８０２は、
当該チャンネルの処理Ａを行なう処理Ａ前半区間８０１
が終了した直後から開始され、必要な処理Ｂが行なわれ
た後の空き時間の区間８０３でＸアクセス処理が行なわ
れる。同様に、第１６〜第３１チャンネルの処理Ｂを行
なう処理Ｂ後半区間８１２は、当該チャンネルの処理Ａ
を行なう処理Ａ後半区間８１１が終了した直後から開始
され、必要な処理Ｂが行なわれた後の空き時間の区間８
１３でＸアクセス処理が行なわれる。取り込み処理は、
処理Ｂのアドレス送り出しのタイミングにしたがって行
なわれるから、取り込み処理についても同様に、１サン
プリング周期を前半区間と後半区間に分けたそれぞれの
区間の前側区間８０４，８１４で取り込み処理を行な
い、後側区間８０５，８１５でＸアクセス処理を行な
う。取り込み処理の後、各チャンネルの波形サンプルが
波形バッファ３２７に揃うことが保証されるタイミング
で開始される区間８０６，８１６で時分割チャンネルタ
イミングにしたがって各チャンネルの補間処理を行な
う。

【００４２】図９は、図８の前半処理の各処理中のチャ
ンネルの様子を示す。図９の「処理Ａ前半ｃｈ」は、図
８の区間８０１におけるチャンネルの様子を示す。図９
の「処理Ｂ前半ｃｈおよびＸアクセス処理」は、図８の
区間８０２，８０３におけるチャンネルの様子を示す。
図９の「取り込み前半ｃｈおよびＸアクセス処理」は、
図８の区間８０４，８０５におけるチャンネルの様子を
示す。図９の「補間前半ｃｈ」は、図８の区間８０６に
おけるチャンネルの様子を示す。後半処理も同様であ
る。なお、図９では各チャンネルタイミングを縦に並べ
て揃えて記載しているが、実際には各処理のタイミング
は図８に示すようにずれている。

【００４３】この実施の形態では、図９からも分かるよ
うに、処理Ａ演算回路３２１によるアドレス作成の処理
Ａと補間回路３２６による補間処理は、それぞれ、１サ
ンプリング周期を等分割した時分割チャンネルタイミン
グにしたがって順番にチャンネルごとの処理が行なわれ
る。一方、処理Ｂ演算回路３２５からのアドレス送り出
しの処理Ｂと取り込み回路３２８による波形データの取
り込みの処理は、時分割チャンネルタイミングとは独立
したタイミングで動作する。

【００４４】例えば、図８および図９において、処理Ａ
前半区間８０１では、処理Ａ演算回路３２１により、第
０〜第１５チャンネルについて時分割チャンネルタイミ
ングにしたがって順番に各チャンネルのアドレスを作成
している。処理Ｂ前半区間８０２では、処理Ｂ演算回路
３２５により、時分割チャンネルタイミングとは異なる
タイミングで、第０チャンネルのアドレスを１つ、第２
チャンネルのアドレスを３つ、第５チャンネルのアドレ
スを１つ、…というように、第０〜第１５チャンネルの
アドレスの送り出しを行なっている。１アドレス送り出
しを行なう区間の時間幅は、時分割チャンネルタイミン
グで１チャンネル分の処理を行なう区間の時間幅の１／
４である。したがって、１チャンネル分の処理を行なう
時間幅で波形メモリを４アクセスできる。各チャンネル
で送り出すアドレスの個数が区々であるのは、波形バッ
ファ（サンプルＲＡＭ）３２７に過去の波形データ（再
生サンプル）が保持されており各チャンネルごとに必要
な個数の波形データのみ読み出せば充分なため、あるい
は発音する必要がなくアドレスの送り出しが不要なチャ
ンネルがあるためである。ここ（図９）では、それぞ
れ、第０チャンネルは１アクセス、第２チャンネルは３
アクセス、第５チャンネルは１アクセス、第７チャンネ
ルは２アクセス分の波形メモリからの読み出しが必要な
場合を示している。その他のチャンネルは、発音してい
ないか、既に読み出して波形バッファ３２７に記憶され
たサンプルのみで楽音が生成できるチャンネルである。
なお、発音していないチャンネルとは、音量変化制御回
路２０３などで音量レベルの下げられたチャンネルであ
り、そのチャンネルに関しては処理Ｂにおける波形メモ
リのアクセスタイミングを使用しないように、制御がな
されている。

【００４５】取り込み前半区間８０４では、処理Ｂ前半
区間８０２のアドレス送り出しのタイミングにしたがっ
て波形メモリ１０９から読み出された波形データを取り
込んでいる。補間回路３２６は、補間前半区間８０６で
時分割チャンネルタイミングにしたがって、波形バッフ
ァ３２７のデータを用いて第０〜第１５チャンネルに関
する補間処理を行なう。あるチャンネルについて補間を
行なう時点で、補間を行なうために必要な当該チャンネ
ルの波形データは波形バッファ３２７に用意されている
ようになっている。

【００４６】以上のようなタイミングで、第０〜第１５
チャンネルの楽音波形データが生成される。後半の区間
を用いて処理される第１６〜第３１チャンネルについて
も同様である。

【００４７】処理Ｂ演算回路３２５におけるアドレス送
り出しの処理Ｂおよび取り込み回路３２８における波形
データ取り込みの処理が必要なアクセス数だけ時分割チ
ャンネルタイミングとは異なるタイミングで行なわれる
ことにより、空きタイムスロットが出現する。図９の
「処理Ｂ前半ｃｈおよびＸアクセス処理」および「取り
込み前半ｃｈおよびＸアクセス処理」の区間中、「−ｃ
ｈ」は何れのチャンネルのサンプル読み出しにも使用さ
れていない空きタイムスロットを示す。この空きタイム
スロットの区間８０３，８０５は、任意に使用可能であ
る。そこで、処理Ｂ演算回路３２５は、この空きタイム
スロットの区間でセレクタ３２９，３３０を切り替え、
Ｘアクセス処理（Ｘアクセス回路３０４の制御のもとで
行なわれるＣＰＵ１０４による波形メモリ１０９へのア
クセス処理、およびミキサ２０４から出力ライン２２３
を介して戻ってくる楽音波形データの波形メモリ１０９
への書き込み処理）が行なわれるようにする。

【００４８】なお、処理Ａ演算回路３２１や処理Ｂ演算
回路３２５を始めとして図３の制御レジスタ２０１およ
び読み書き回路２２０の各部には、不図示のクロック発
生部からの制御クロックが入力している。このクロック
を基準として各部が動作することにより、図８，９に示
すようなタイミングで各処理が実行される。

【００４９】次に、図３の制御レジスタ２０１および読
み書き回路２０２による５つの処理について、以下の
（１）〜（５）で詳細に説明する。

【００５０】（１）処理Ａ演算回路３２１で実行する処
理Ａについて詳しく説明する。あるチャンネルで楽音の
発音開始が指示されると、当該チャンネルに関する処理
Ａが処理Ａ演算回路３２１で実行開始される。処理Ａ
は、図８，９で説明したように時分割チャンネルタイミ
ングで実行される。まず、１番始めの当該チャンネルの
タイムスロット（ノートオン立上がり直後）で、処理Ａ
演算回路３２１は、当該チャンネルに対応するＡＲＡＭ
３２２（図５）のアドレス格納領域（ＡＤＨとＡＤＬ）
を初期化する。初期値は、読み出すべき波形データの先
頭アドレスＡＳ（波形データのループ部の先頭位置を基
準とした相対アドレスであるので負値）であり、ＣＰＵ
１０４が図３のレジスタ３０１を介して指定する。次回
以降の当該チャンネルのタイムスロットで、処理Ａ演算
回路３２１は、当該チャンネルに対応するＡＲＡＭ３２
２のアドレス格納領域の現アドレス値に、当該チャンネ
ルにおけるアドレスの進み値（周波数ナンバ）であるピ
ッチＰＩＴＣＨを加算する。加算結果は、元のＡＲＡＭ
３２２のアドレス格納領域に格納される。ピッチＰＩＴ
ＣＨは、ＣＰＵ１０４が図３のレジスタ３０１を介して
指定する。

【００５１】この加算は、具体的には、当該チャンネル
の現アドレス値のアドレス小数部にピッチＰＩＴＣＨを
加算し、加算結果のうちアドレス小数部のビット数より
上位に溢れた値を現アドレス値のアドレス整数部に加算
することにより行なう。この溢れ値は、新たに読み出す
べき波形サンプルの数になっている。読み書き回路２０
２では波形バッファ３２７にそれまでに読み出した波形
サンプルが保持されており、上記溢れ値が波形メモリ上
での読み出しアドレスの進み量になっているからであ
る。先述した図９は、溢れ値が、第０チャンネルで１、
第２チャンネルで３、第５チャンネルで１、第７チャン
ネルで２の場合である。なお、その他のチャンネルは、
発音していない、または、溢れ値が０のチャンネルであ
る。

【００５２】なお、波形メモリ１０９上の波形データは
アタック部とそれに引き続くループ部とから構成され、
波形データのループ部の先頭位置（すなわちアタック部
の末尾）を基準として、読み出しアドレスの初期値ＡＳ
（負値）およびループ部末尾位置の相対アドレスＬＰＡ
（正値）が設定されている。波形サンプルのアクセスは
アタック部の先頭から開始され（すなわち現アドレス
が、負の相対アドレスＡＳからスタートして徐々に増加
する）、アタック部の読み出しが終わると現アドレス値
が正の値になりループ部に入る。以後は必要に応じてル
ープ部の波形サンプルを繰り返し読み出す。そのため、
現アドレス値がループ部末尾位置（＝相対アドレスＬＰ
Ａ）を越えたときは、現アドレス値から値ＬＰＡを減算
し、減算結果を新たな現アドレス値として設定する処理
を行なう。現アドレス値には、後に波形データのループ
部の先頭を示す絶対アドレスＷＡを加算する。処理Ａ演
算回路３２１は、上述のアドレスを作成する処理中で、
このようなアドレスをループ部先頭付近に戻す処理も行
なっている。

【００５３】以上のように、当該チャンネルのタイムス
ロットで、ＡＲＡＭ３２２上の現アドレスにピッチ（周
波数ナンバ）を累算していき、当該チャンネルに関する
順次アドレスをＡＲＡＭ３２２上に生成する。

【００５４】処理Ａでは、上述した各チャンネルのアド
レスを作成する処理の他、制御ＲＡＭ３２４（図４）内
の書き込み位置を指す書き込みポインタを１つ進め、各
チャンネルごとの必要サンプル数を、制御ＲＡＭ３２４
の書き込みポインタで指す位置に格納する処理を行な
う。各チャンネルごとの必要サンプル数は、上述の現ア
ドレス値のアドレス小数部にピッチＰＩＴＣＨを加算し
た加算結果のうちアドレス小数部のビット数より上位に
溢れた値に一致しているから、この溢れ値を得てチャン
ネル番号とともに制御ＲＡＭ３２４に格納する。

【００５５】さらに、処理Ａでは、上述の各チャンネル
のアドレス作成、および各チャンネルに関する必要サン
プル数の格納の処理の他、所定の複数のチャンネルごと
に必要な波形メモリアクセス数（この実施の形態ではサ
ンプル数とアクセス数とは一致する）を累算する処理を
も行なう。具体的には、処理Ａ演算回路３２１で、第０
〜第１５チャンネルのアドレス作成（前半処理）と並行
してこれらのチャンネルについて読み出すべき必要なサ
ンプル数を累算し、さらに第１６〜第３１チャンネルの
アドレス作成（後半処理）と並行してこれらのチャンネ
ルについて読み出すべき必要なサンプル数を累算する。

【００５６】アキュムレータ（ＡＣＣ）３２３は、この
累算を行なうためのアキュムレータである。読み書き回
路２０２では、前半処理と後半処理に分けて累算を行な
うため、アキュムレータ３２３は実際には前半アキュム
レータと後半アキュムレータとの２つのアキュムレータ
からなる。単に、アキュムレータ３２３というときは、
前半処理では前半アキュムレータ、後半処理では後半ア
キュムレータのことを指すものとする。

【００５７】具体的に累算の処理は、以下のように行な
う。まず、前半処理および後半処理の開始時点でアキュ
ムレータ３２３を初期設定（ゼロクリア）する。以後
は、前半処理および後半処理の最後のチャンネルまで、
必要なサンプル数（すなわち、アクセス数）をアキュム
レータ３２３に累算していく。各チャンネルについて読
み出すべき必要なサンプル数は、上記制御ＲＡＭ３２４
に書き込む際に分かる。

【００５８】さらに処理Ａでは、上記のように累算した
結果であるアクセス回数累算値が、実際にアクセスを実
行する処理Ｂの前半区間または後半区間における最大ア
クセス可能数（アクセスの制限回数）を超えていないか
判定し、その結果に応じて各チャンネルごとのアクセス
回数および補間次数を決定する。以下、これについて説
明する。まず前半処理の区間に着目して説明する。前半
処理の区間は１サンプリング周期の半分の時間区間であ
り、その区間で第０〜第１５チャンネルに関する処理Ｂ
（および多少の遅れ時間の後に実行される取り込み処
理）を行なう。また、処理Ｂで１アドレス送り出しを行
なう区間の時間幅は時分割チャンネルタイミングで１チ
ャンネル分の処理を行なう区間の時間幅の１／４であ
る。したがって、もしＸアクセス処理を当該区間内で行
なわないなら（すなわち図８，９の区間８０３，８０５
がない場合）、前半区間では６４アクセスが可能であ
る。この実施の形態では、各チャンネルで４点補間を行
なうので、前半区間で処理する１６チャンネルのすべて
で４点の波形サンプルを読み出す必要がある場合でも、
４点×１６ｃｈ＝６４アクセスであるから、Ｘアクセス
処理を行なわずに前半区間のすべてを処理Ｂおよび取り
込み処理に使用すれば、すべてのチャンネルで４点補間
を行なうことができる。ただし、優先フラグ（次の処理
Ｂの説明で詳述する）３０３がオンされているときは前
半区間のＸアクセス処理で所定回（この実施の形態では
１回）のアクセスを優先的に実行しなければならないた
め、前半区間の処理Ｂおよび取り込み処理による最大ア
クセス可能数は６４から上記Ｘアクセス処理のアクセス
数を減算した値となる。したがって、上述したようにア
キュムレータ３２３で累算したアクセス回数累算値が前
半区間における最大アクセス可能数を超えることが考え
られる。この場合は、制御ＲＡＭ３２４に書き込んだ各
チャンネルのサンプル数をすべてアクセスすることはで
きないので、アクセス回数の多い（例えば３回あるいは
４回）チャンネルの中の何れかのチャンネルのアクセス
回数を削減し補間次数を落とす。補間次数を落とすとい
うのは、例えば、４点補間の処理を３点補間あるいは２
点補間（直線補間）に変更する、ということである。ア
クセス回数を削減するチャンネルの決定方法としては、
例えば下記のおよびのような方法がある。

【００５９】チャンネル順に片端からアクセス回数を
削減する。 その時点で音量レベルの小さいチャンネルからアクセ
ス回数を削減する。このようにすると楽音への影響が小
さい。各チャンネルの音量レベルは、エンベロープ値か
ら分かる。

【００６０】なお、この実施の形態では前半区間で６４
アクセス可能で補間は４点補間であり、実際には第０〜
第１５のすべてのチャンネルで４点の読み出しを行なう
場合はきわめて稀であると考えられるから、アクセス回
数を累算して最大アクセス可能数と比較した結果から各
チャンネルのアクセス回数と補間次数を決定する機能は
設けなくとも実用上はほとんど問題がない。ただし、４
点補間でなく例えば各チャンネルで６点補間を行なう場
合や、優先フラグ３０３がオンのときにＸアクセス処理
に優先的に確保するアクセス数が多い場合などでは、有
効な機能である。以上、前半区間に着目して説明したが
後半区間でも同様である。

【００６１】（２）次に、処理Ｂ演算回路３２５で実行
する処理Ｂについて詳しく説明する。処理Ｂ演算回路３
２５は、時分割チャンネルタイミングとは異なるタイミ
ングで、処理Ｂ、すなわちアドレスを波形メモリ１０９
に向けて送り出す処理を行なう。図９で説明したよう
に、時分割チャンネルタイミングの１チャンネル当りの
時間内で４アクセス（４サンプルの読み出し）が可能で
ある。処理Ｂの波形メモリアクセス処理は、処理Ａの時
分割チャンネルタイミングにしたがった処理とは関係が
なく、読み出しが必要な各チャンネルについて順次連続
して行なわれる。読み出しが必要なチャンネルとサンプ
ル数は、上述の処理Ａで決定され、制御ＲＡＭ３２４に
セットされている。また、図８，９で説明したように、
あるチャンネルについて処理Ｂを行なうときには既に当
該チャンネルに関する処理Ａは実行済みであり、当該チ
ャンネルのアドレス値がＡＲＡＭ３２２にセットされて
いる。

【００６２】アドレス送り出しの処理を説明する。ま
ず、図４に示す制御ＲＡＭ３２４内の読み出し位置を指
す読み出しポインタの値が、当該チャンネルに関する処
理Ａ前半または後半処理の終了時点の書き込みポインタ
の値と一致しているか否か判定する。例えば、当該チャ
ンネルの処理Ｂが図８の処理Ｂ前半区間８０２内の処理
である場合は、読み出しポインタの値を、処理Ａ前半区
間８０１の終了時点の書き込みポインタの値と比較する
ということである。これが一致すれば、その処理Ｂの区
間で読み出すべきサンプルはもう無いということだか
ら、当該区間の処理Ｂは終えて、残った空きスロットで
後述するＸアクセス処理を行なうように制御する。

【００６３】読み出しポインタの値が上記書き込みポイ
ンタの値に一致していないときは、読み出しポインタを
１つ進めて、読み出しポインタが指すチャンネル番号と
サンプル数を制御ＲＡＭ３２４から読み出す。そして、
そのサンプル数分の当該チャンネル番号に関するアドレ
スを波形メモリ１０９に送り出す。具体的には、ＡＲＡ
Ｍ３２２から当該チャンネルの現アドレス整数部を読み
出し、必要なサンプル数のサンプルを順次アクセスする
ための複数のオフセットを加算し、さらに波形データの
ループ部の先頭を示す絶対アドレスＷＡを加算して（処
理Ａで作成したアドレスは相対アドレスであるので、絶
対アドレスに変換するためＷＡを加算する）、最終的な
読み出しアドレスＷＭＡを求め、セレクタ３２９がこの
アドレスＷＭＡを選択出力するように制御する。これに
より１アドレスが波形メモリ１０９に送り出される。加
算するオフセットは、例えば図９の例では、第０チャン
ネルでは０、第２チャンネルの１回目が−２、２回目が
−１、３回目が０、第５チャンネルの１回目が−１、２
回目が０などとなる。以上のようにして、図８，９で説
明したアドレス送り出しのタイミングで、読み出しポイ
ンタを進めながらアドレスを連続的に送り出していく。

【００６４】図８，９でも説明したように、上記アドレ
ス送り出しの処理は必要な回数だけ時分割チャンネルタ
イミングとは異なるタイミングで行なわれるので、アク
セス余り時間としての空きタイムスロットが出現する。
そこで、アドレス送り出しの処理の後、処理Ｂ演算回路
３２５はＸＡレジスタ３１１からのアドレスが選択出力
されるようにセレクタ３２９を切り替え（さらに、波形
メモリ１０９のデータラインがＦＩＦＯ３１３に接続す
るようにセレクタ３３０を切り替える）、Ｘアクセス回
路３０４の制御のもとでこの余り時間を利用してＸアク
セス処理が行なわれるようにする。

【００６５】優先フラグ３０３は、ＣＰＵ１０４が適宜
オン／オフする。優先フラグ３０３がオンされていると
き、処理Ｂ演算回路３２５は楽音発生のための各チャン
ネルの波形データ読み出しの状態にかかわらず、Ｘアク
セス処理に最低１回（複数回でもよい。確保するスロッ
ト数は任意に指定できる。）のアクセススロットを確保
する（すなわち、図８、９において、前半処理では区間
８０３，８０５を、後半処理では区間８１３，８１５
を、それぞれ最低限１アクセス分だけは確保する）。こ
れにより、ＣＰＵ１０４からの波形メモリ１０９へのア
クセス処理、またはミキサ２０４から出力ライン２２３
を介して戻ってくる楽音波形データの波形メモリ１０９
への書き込み処理を、１アクセスだけ必ず入れることが
できる。

【００６６】（３）次に、取り込み回路３２８で実行す
る取り込み処理について説明する。取り込み回路３２８
は、処理Ｂ演算回路３２５から送り出されたアドレスＷ
ＭＡにより読み出された波形サンプルを取り込み、波形
バッファ３２７に書き込む。このときセレクタ３３０
は、処理Ｂ演算回路３２５の制御のもとで、波形メモリ
１０９のデータラインを取り込み回路３２８に接続す
る。波形サンプル取り込みの結果、波形バッファ３２７
には、基本的に各チャンネル４サンプルが用意されるこ
とになる。ただし、処理Ａで補間次数を落としたチャン
ネルがある場合は、当該チャンネルについては、次数を
落とした補間で必要なサンプルが波形バッファ３２７に
用意される。なお、波形メモリ１０９に格納されている
波形サンプルが圧縮されている場合は、取り込み回路３
２８でデコードを行なうようにする。

【００６７】取り込み処理は処理Ｂによるアドレス送り
出しと同期して行なわれるので、処理Ｂで説明したよう
に、アクセス余り時間としての空きタイムスロットが出
現する。そこで、取り込み処理の後、処理Ｂ演算回路３
２５は波形メモリ１０９のデータラインとＦＩＦＯ３１
３とが接続されるようにセレクタ３３０を切り替え、Ｘ
アクセス回路３０４の制御のもとでこの余り時間を利用
してＸアクセス処理が行なわれるようにする。

【００６８】（４）次に、補間回路３２６で実行する補
間処理について詳しく説明する。補間回路３２６は、時
分割チャンネルタイミングにしたがって、チャンネルご
とに順に補間処理を行なう。１つのチャンネルに関する
補間処理は、以下のとおりである。まず、波形バッファ
３２７から当該チャンネルの４つの波形サンプルを順次
読み出す。そして、各サンプルに所定の補間係数を乗算
して累算する。各サンプルに乗算する補間係数は、当該
チャンネルのアドレス小数部ＦＲＡＣに基づいて決定す
る。アドレス小数部ＦＲＡＣは、ＡＲＡＭ３２２から処
理Ｂ演算回路３２５経由で入力する。以上により、補間
済みの楽音波形データが生成出力される。なお、上述し
た波形メモリのアクセス回数削減により補間次数を落と
したチャンネルについては、落とした次数での補間を行
ない補間済みの楽音波形データを得る。

【００６９】（５）次に、Ｘアクセス処理について詳し
く説明する。上述したように、処理Ｂおよび取り込み処
理で必要な各チャンネルについて順次連続してアドレス
送り出しを行ない波形サンプルを波形バッファ３２７に
読み出した後、空きタイムスロットがあるときには、処
理Ｂ演算回路３２５は、その空きタイムスロットの区間
でＸアクセス処理を行なうようにセレクタ３２９と３３
０を切り替える。具体的には、図８，９の区間８０３，
８１３においてＸＡレジスタ３１１が波形メモリ１０９
のアドレスラインに接続されるようにセレクタ３２９を
切り替え、区間８０５，８１５においてＦＩＦＯ３１３
が波形メモリ１０９のデータラインに接続されるように
セレクタ３３０を切り替える。処理Ｂ演算回路３２５
は、このようにセレクタ３２９，３３０を切り替えると
ともに、Ｘアクセス処理が可能になった旨をＸアクセス
回路３０４に伝える。これにより、Ｘアクセス回路３０
４は（ＣＰＵ１０４から指示されていた場合）Ｘアクセ
ス処理を開始する。また、処理Ｂ演算回路３２５は、Ｘ
アクセス処理終了時（１サンプリング周期の半分の時間
幅である前半区間および後半区間の終了時）に再びセレ
クタ３２９，３３０を切り替えて、次の処理Ｂおよび取
り込み処理が可能になるようにする。なお、波形メモリ
１０９へのアドレスの入力と当該アドレスのデータアク
セスとは若干のタイミングのずれがある（例えば図８の
取り込み前半区間８０４は処理Ｂ前半区間８０２から若
干遅れている）ので、セレクタ３２９の切り替えのタイ
ミングとセレクタ３３０の切り替えのタイミングとは若
干ずれることになるが、その切り替えの制御は処理Ｂ演
算回路３２５により適正に行なわれるようになってい
る。

【００７０】Ｘアクセス処理は、具体的には、ＣＰＵ１
０４から波形メモリ１０９に波形データを書き込む処
理、ＣＰＵ１０４により波形メモリ１０９から波形デー
タを読み出す処理、およびミキサ２０４から出力ライン
２２３を介して戻ってくる波形データの波形メモリ１０
９への書き込み処理の３つがある。以下、それぞれにつ
いて説明する。

【００７１】ＣＰＵ１０４から波形メモリ１０９にデー
タを書き込む場合、まずＣＰＵ１０４はセレクタ３１２
を切り替えて、ＣＰＵ１０４が接続されているデータバ
スとＦＩＦＯ３１３とが接続されるようにする。そし
て、ＣＰＵ１０４は、ＸＡレジスタ３１１に書き込みア
ドレス（先頭アドレス）をセットし、書き込むべき波形
サンプルデータの数をサンプル数レジスタ３１５にセッ
トし、書き込むべき波形サンプルデータの始めの８サン
プルをセレクタ３１２を介して８段のＦＩＦＯ３１３に
順にセットして、Ｘアクセス回路３０４に書き込みスタ
ートを指示する。以後、ＣＰＵ１０４は、適宜Ｘフラグ
３１４を参照し、Ｘフラグ３１４がオンされているとき
は、ＦＩＦＯ３１３に、書き込むべき波形サンプルデー
タの残りを順次書き込む。Ｘフラグ３１４はＦＩＦＯ３
１３の空きの状態を示すフラグであり、ＣＰＵ１０４か
らのデータ書き込みの際には、ＦＩＦＯ３１３に空きが
あるとき自動的にオンとなり、ＦＩＦＯ３１３に空きが
ないとき自動的にオフとなる。したがって、ＣＰＵ１０
４はＸフラグ３１４がオフとなるまでＦＩＦＯ３１３に
書き込みデータを送ってよい。

【００７２】図７（ａ）は、ＣＰＵ１０４からＦＩＦＯ
３１３にデータを書き込む際のＦＩＦＯの使用方法を示
す。矩形７０１，７０２はＦＩＦＯ３１３を示し、斜線
部分はデータが書き込まれている部分、白抜き部分は空
きの部分を示す。７０１ではＦＩＦＯ３１３の８段の領
域すべてにデータが書き込まれておりＸフラグがオフさ
れている。このときＣＰＵ１０４はデータをＦＩＦＯ３
１３に書き込むことができない。Ｘアクセス処理でＦＩ
ＦＯ３１３のデータが読み出され波形メモリ１０９に書
き込まれると、７０２に示すようにＦＩＦＯ３１３に空
きができＸフラグがオンされる。このときＣＰＵ１０４
は、Ｘフラグのオンを検出して次の書き込みデータをＦ
ＩＦＯ３１３に書き込むことができる。

【００７３】書き込むべき波形サンプルデータをすべて
ＦＩＦＯ３１３に送ったら、ＣＰＵ１０４から見ると書
き込み終了である。そこで、ＣＰＵ１０４は、Ｘアクセ
ス回路３０４にＣＰＵ書き込みストップ処理を指示して
書き込み処理を終了する。

【００７４】一方、ＣＰＵ１０４からの書き込みスター
ト指示を受けたＸアクセス回路３０４は、処理Ｂ演算回
路３２５から空きタイムスロットである旨の指示がある
区間（区間８０３，８１３，８０５，８１５）の各タイ
ムスロットで、ＦＩＦＯ３１３内の波形サンプルデータ
を波形メモリ１０９に書き込む処理を行なう。１つのタ
イムスロットで行なう処理は、以下の通りである。まず
ＸＡレジスタ３１１に格納されているアドレスを波形メ
モリ１０９に送出する。次に、ＦＩＦＯ３１３から波形
サンプルデータを１つ取り出し、波形メモリ１０９に送
出して上記アドレス位置に書き込む。その後、ＸＡレジ
スタ３１１のアドレスをインクリメントする。Ｘアクセ
ス回路３０４内には、書き込みスタート指示でゼロクリ
アされ、波形サンプルデータを１つ波形メモリ１０９に
書き込むとカウントアップされるカウンタが備えられて
おり、Ｘアクセス回路３０４は書き込みの度にこのカウ
ンタの値とサンプル数レジスタ３１５のサンプル数を比
較する。カウンタの値がサンプル数レジスタ３１５のサ
ンプル数に至ったら、指示されたデータをすべて書き込
んだということであるから、書き込み処理を終了する。
また、ＣＰＵ１０４からＣＰＵ書き込みストップ処理の
指示があったときは、ＦＩＦＯ３１３に残っているデー
タをすべて波形メモリ１０９に書き込んで、処理を終了
する。なお、サンプル数レジスタ３１５を設けることな
く、Ｘアクセス回路３０４では、ＣＰＵ１０４からのＣ
ＰＵ書き込みストップ処理の指示があるまでＦＩＦＯ３
１３にデータがあれば波形メモリ１０９に書き込むこと
としてもよい。

【００７５】波形メモリ１０９からＣＰＵ１０４にデー
タを読み出す場合、まずＣＰＵ１０４はセレクタ３１２
を切り替えて、ＣＰＵ１０４が接続されているデータバ
スとＦＩＦＯ３１３とが接続されるようにする。そし
て、ＣＰＵ１０４は、ＸＡレジスタ３１１に読み出しア
ドレス（先頭アドレス）をセットし、読み出すべき波形
サンプルデータの数をサンプル数レジスタ３１５にセッ
トして、Ｘアクセス回路３０４に読み出しスタートを指
示する。以後、ＣＰＵ１０４は、適宜Ｘフラグ３１４を
参照し、Ｘフラグ３１４がオンされているときは、ＦＩ
ＦＯ３１３から波形サンプルデータを順次読み出す。Ｘ
フラグ３１４はＦＩＦＯ３１３の空きの状態を示すフラ
グであり、ＣＰＵ１０４によるデータ読み出しの際に
は、ＦＩＦＯ３１３に波形メモリ１０９からの読み出し
データがあるとき自動的にオンとなり、ＦＩＦＯ３１３
に読み出しデータがないとき自動的にオフとなる。

【００７６】図７（ｂ）は、ＣＰＵ１０４によりＦＩＦ
Ｏ３１３からデータを読み出す際のＦＩＦＯの使用方法
を示す。矩形７０３，７０４はＦＩＦＯ３１３を示し、
斜線部分は読み出したデータを格納した部分、白抜き部
分は空きの部分を示す。７０３ではＦＩＦＯ３１３の８
段の領域はすべて空きでありＸフラグがオフされてい
る。このときＦＩＦＯ３１３には読み出しデータが未だ
ないからＣＰＵ１０４はデータを読み出すことができな
い。Ｘアクセス処理で波形メモリ１０９からデータが読
み出されＦＩＦＯ３１３に書き込まれると、７０４に示
すようにＸフラグがオンされる。このときＣＰＵ１０４
は、Ｘフラグのオンを検出してＦＩＦＯ３１３から読み
出しデータを読み出すことができる。

【００７７】Ｘフラグ３１４はＦＩＦＯ３１３に読み出
しデータがあるか否かを示すとともに、Ｘフラグ３１４
がオフのときはサンプル数レジスタ３１５で指定された
数だけの波形サンプルを読み出したか否かを判別できる
ようになっている。そこで、ＣＰＵ１０４は、Ｘフラグ
３１４がオフのとき、サンプル数レジスタ３１５で指定
した数だけの波形サンプルデータを読み出したか否かを
判別し、読み出していたらＸアクセス回路３０４にＣＰ
Ｕ読み出しストップ処理を指示して読み出し処理を終了
する。

【００７８】一方、ＣＰＵ１０４からの読み出しスター
ト指示を受けたＸアクセス回路３０４は、処理Ｂ演算回
路３２５から空きタイムスロットである旨の指示がある
区間（区間８０３，８１３，８０５，８１５）の各タイ
ムスロットで、波形メモリ１０９から波形サンプルデー
タを読み出してＦＩＦＯ３１３に書き込む処理を行な
う。１つのタイムスロットで行なう処理は、以下の通り
である。まずＸＡレジスタ３１１に格納されているアド
レスを波形メモリ１０９に送出する。次に、当該アドレ
スの波形サンプルデータを波形メモリ１０９から１つ読
み出し、ＦＩＦＯ３１３に書き込む。その後、ＸＡレジ
スタ３１１のアドレスをインクリメントする。Ｘアクセ
ス回路３０４内には、読み出しスタート指示でゼロクリ
アされ、波形サンプルデータを１つ波形メモリ１０９か
らＦＩＦＯ３１３に読み出すとカウントアップされるカ
ウンタが備えられており、Ｘアクセス回路３０４は読み
出しの度にこのカウンタの値とサンプル数レジスタ３１
５のサンプル数を比較する。カウンタの値がサンプル数
レジスタ３１５のサンプル数に至ったら、指示された数
のデータを読み出したということであるから、読み出し
処理を終了する。また、ＣＰＵ１０４からＣＰＵ読み出
しストップ処理の指示があったときは、処理を終了す
る。なお、サンプル数レジスタ３１５を設けることな
く、Ｘアクセス回路３０４では、ＣＰＵ１０４からのＣ
ＰＵ読み出しストップ処理の指示があるまで波形メモリ
１０９からＦＩＦＯ３１３へのデータ読み出しを続ける
こととしてもよい。

【００７９】ミキサ２０４から出力ライン２２３を介し
て戻ってくる波形データを波形メモリ１０９に書き込む
場合、まずＣＰＵ１０４はセレクタ３１２を切り替え
て、ミキサ２０４からの出力ライン２２３とＦＩＦＯ３
１３とが接続されるようにする。そして、ＣＰＵ１０４
は、ＸＡレジスタ３１１に書き込みアドレス（先頭アド
レス）をセットし、書き込むべき波形サンプルデータの
数をサンプル数レジスタ３１５にセットして、Ｘアクセ
ス回路３０４に書き込みスタートを指示する。以後、サ
ンプリング周期ごとにミキサ２０４から出力ライン２２
３を介して波形サンプルデータが送出されてくるので、
Ｘアクセス回路３０４は、その送られてきたデータをＦ
ＩＦＯ３１３に書き込む。なお、ミキサ２０４から戻っ
てくるデータの書き込みの場合、上述のＣＰＵ１０４か
らのデータ書き込みの場合のようにＸフラグ３１４がオ
ンのときデータをＦＩＦＯ３１３に書き込むというよう
なことができず、ミキサ２０４から送られてくるデータ
はサンプリング周期ごとに送られてくるので、送られて
きたデータはすぐにＦＩＦＯ３１３に書き込まなければ
ならない。その時点でＦＩＦＯ３１３に空きがないとき
は、ミキサ２０４から送られてきたデータは捨てられ
る。ただし、既に述べたように、１サンプリング周期の
間にＸアクセス処理のスロットが１つも取れないほど楽
音発生のための波形メモリアクセスが混むという事態は
ほとんど無いと考えられるので、上記の場合にミキサ２
０４から送られてきたデータを捨てることにしても実用
上はほとんど問題はない。また、優先フラグ３０３をオ
ンしておけば、１サンプリング周期の間にＸアクセス処
理のスロットを少なくとも１回は確保できるので、ミキ
サ２０４から送られてきたデータは必ず波形メモリ１０
９に書き込めることになる。

【００８０】一方、ＣＰＵ１０４からの書き込みスター
ト指示を受けたＸアクセス回路３０４は、処理Ｂ演算回
路３２５から空きタイムスロットである旨の指示がある
区間（区間８０３，８１３，８０５，８１５）の各タイ
ムスロットで、ＦＩＦＯ３１３内の波形サンプルデータ
を波形メモリ１０９に書き込む処理を行なうが、この処
理は上記ＣＰＵ１０４からの波形データ書き込みで説明
したのと同じであるので、説明を省略する。

【００８１】以上で図３の制御レジスタ２０１および読
み書き回路２０２による５つの処理の詳細な説明を終わ
る。

【００８２】図１０および図１１は、図２の信号処理回
路（ＤＳＰ）２０５およびミキサ２０４の設定の具体例
を示す。

【００８３】図１０（ａ）は、サンプリングを行なう際
の設定の例を示す。ブロック１００１，１００５は、図
２のミキサ２０４によるミキシング処理（以下、単にＭ
ＩＸとする）を示す。ブロック１００２，１００３，１
００４は、図２の信号処理回路２０５で実行する処理
（信号処理回路２０５に設定されたマイクロプログラム
に対応する）を示す。矢印は信号の流れを示し、ＦＩＦ
Ｏ１００６は図３のＸアクセス回路３０４内のＦＩＦＯ
３１３に相当する。ＭＩＸ１００１への「ＡＤＣ入力」
は、図２の外部回路（ＡＤＣ）１１０からインタフェー
ス２０６および入力ライン２１３を介して入力する外部
からの楽音信号である。このＡＤＣ入力は、ミキサ２０
４への入力の８チャンネルの内の一つを用いる。

【００８４】ＭＩＸ１００１の出力は、図２のミキサ２
０４から出力ライン２２１を介して信号処理回路２０５
に出力される８チャンネルの内の一つである。信号処理
回路２０５では図１０（ａ）のブロック１００２〜１０
０４に示す処理を行なう。すなわち、ＭＩＸ１００１か
らの出力に対し、エンベロープ抽出処理１００３によっ
てエンベロープを抽出し、エンベロープの立ち上がりで
ゲート１００２を開くようにする。ゲート１００２が開
かれると、サンプリング周期毎にＭＩＸ１００１の出力
すなわち外部から入力した楽音波形が波形処理１００４
へと送出される。波形処理１００４では、入力した楽音
波形に対して各種の波形処理を施す。例えば、直流分を
カットするＤＣカット処理、入力レベルが小のときにミ
ュートをかけるノイズミュート処理、エンベロープのレ
ベルがある所定値以上の場合にゲインを下げるコンプレ
ッサ処理、入力波形のレベルが小さい場合によりそのレ
ベルを小さくするエキスパンダ処理、および高いサンプ
リング周波数で外部から入力した楽音波形を低いサンプ
リング周波数に落としたり逆にサンプリング周波数を上
げたりすためのＦｓ（サンプリング周波数）変換処理な
どである。

【００８５】波形処理１００４の出力は再びＭＩＸ１０
０５に戻る。これは、図２の信号処理回路２０５の処理
結果を入力ライン２１２のうちの１チャンネルを使って
ミキサ２０４に戻す部分に相当する。そして、ＭＩＸ１
００５からＦＩＦＯ１００６に楽音波形を出力し波形メ
モリ１００９に書き込む。これは、ミキサ２０４から出
力ライン２２３を介して制御レジスタ２０１内のＦＩＦ
Ｏ３１３に波形データを書き込む部分を示す。ＦＩＦＯ
３１３に書き込まれたデータは既に説明したように波形
メモリ１０９に書き込まれる。

【００８６】図１０（ｂ）は、リサンプリング用のマイ
クロプログラムおよびミキサの設定の例（その１）を示
す。図１０（ａ）と同様に、ＭＩＸ１０１１，１０１４
は図２のミキサ２０４に対応し、ＦＩＦＯ１０１５は図
３のＦＩＦＯ３１３に対応する。ブロック１０１２，１
０１３は、図２の信号処理回路２０５に設定するマイク
ロプログラムに対応する。ＭＩＸ１０１１への「ｃｈ出
力」は、図２の音量変化制御回路２０３から入力ライン
２１１を介して入力する楽音信号であり、サンプリング
などによりあらかじめ波形メモリ１０９上に用意されて
いる波形データを読み出して生成した楽音波形である。
この「ｃｈ出力」は、３２チャンネルのうちの一つでも
よいし、複数チャンネルでもよい。すなわち、複数の発
音チャンネルで複数の波形データを読み出し、読み出さ
れた複数の波形データをＭＩＸ１０１１でミキシングす
るようにしてもよい。

【００８７】ＭＩＸ１０１１の出力は、図２のミキサ２
０４から出力ライン２２１を介して信号処理回路２０５
に出力される８チャンネルの内の一つである。信号処理
回路２０５ではブロック１０１２，１０１３に示す処理
を行なう。すなわち、ＭＩＸ１００１からの出力に対
し、分離フィルタ１０１２による成分分離を施し周期成
分と非周期成分とを取り出す。インターリーブ１０１３
は、この周期成分と非周期成分とを交互にＭＩＸ１０１
４に出力しＦＩＦＯ１０１５に書き込むようにする。こ
れにより、サンプリングなどによりあらかじめ波形メモ
リ上に用意されている楽音波形に対し成分分離を施して
再び波形メモリに戻すリサンプリングが行なわれる。な
お、分離フィルタ１０１２から出力される周期成分につ
いては例えばＬＰＣ圧縮などを施してもよい。

【００８８】図１０（ｃ）は、リサンプリング用のマイ
クロプログラムおよびミキサの設定の例（その２）を示
す。図１０（ａ）と同様に、ＭＩＸ１０２１，１０２３
は図２のミキサ２０４に対応し、ＦＩＦＯ１０２４は図
３のＦＩＦＯ３１３に対応する。ブロック１０２２は、
図２の信号処理回路２０５に設定するマイクロプログラ
ムに対応する。ＭＩＸ１０２１への「ｃｈ出力」は、図
２の音量変化制御回路２０３から入力ライン２１１を介
して入力する楽音信号であり、サンプリングなどにより
あらかじめ波形メモリ１０９上に用意されている波形デ
ータを読み出して生成した楽音波形である。この「ｃｈ
出力」は、３２チャンネルのうちの一つでもよいし、複
数チャンネルでもよい。すなわち、複数の発音チャンネ
ルで複数の波形データを読み出し、読み出された複数の
波形データをＭＩＸ１０２１でミキシングするようにし
てもよい。

【００８９】ＭＩＸ１０２１の出力は、図２のミキサ２
０４から出力ライン２２１を介して信号処理回路２０５
に出力される８チャンネルの内の一つである。信号処理
回路２０５ではブロック１０２２に示す波形処理を行な
う。この波形処理１０２２としては、例えば、イコライ
ザ、モジュレーション（変調）、波形圧縮、Ｆｓ変換、
物理モデル音源、およびリバーブ付与の処理などがあ
る。物理モデル音源というのは、ミキサ１０２１からの
出力を駆動信号として物理モデル音源を働かせてその結
果の波形を出力するということである。波形処理１０２
２の結果は、ＭＩＸ１０２３を介してＦＩＦＯ１０２４
に書き込まれ、再び波形メモリ１０９に録音される。こ
れにより、サンプリングなどにより波形メモリ上に存在
する楽音波形に対し各種の波形処理を施して再び波形メ
モリに戻すリサンプリングが行なわれる。

【００９０】図１１（ａ）は、楽音発生用のマイクロプ
ログラムおよびミキサの設定の例（その１）を示す。ま
た、図１１（ｂ）は、楽音発生用のマイクロプログラム
およびミキサの設定の例（その２）を示す。図１０
（ａ）と同様に、ＭＩＸ１１０１，１１０３，１１１１
〜１１１３，１１１７は図２のミキサ２０４に対応す
る。ＤＡＣ１１０４，１１１８は図１のＤＡＣ１１２に
対応する。図１１（ａ）ではブロック１１０２が、図１
１（ｂ）ではブロック１１１４〜１１１６が、それぞ
れ、図２の信号処理回路２０５に設定するマイクロプロ
グラムに対応する。各ＭＩＸ１１０１，１１１１〜１１
１３へ入力している「ｃｈ出力」は、それぞれ、図２の
音量変化制御回路２０３から入力ライン２１１を介して
入力する楽音信号（３２チャンネルのうちの一つでもよ
いし、複数チャンネルでもよい）である。各ＭＩＸ１１
０１，１１１１〜１１１３の出力は、それぞれ、図２の
ミキサ２０４から出力ライン２２１を介して信号処理回
路２０５に出力される８チャンネルの内の一つである。

【００９１】図１１（ａ）の場合、信号処理回路２０５
ではＭＩＸ１１０１の出力に対してリバーブ処理１１０
２を施し、ＭＩＸ１１０３を介してＤＡＣ１１０４に出
力し放音する。図１１（ｂ）の場合、信号処理回路２０
５ではＭＩＸ１１１１〜１１１３のの出力に対してそれ
ぞれコーラス処理１１１４、リバーブ処理１１１５、お
よびバリエーション１１１６を施し、その処理結果をＭ
ＩＸ１１１７でミキシングしてＤＡＣ１１０４に出力し
放音する。

【００９２】なお、図１０および図１１の各設定例にお
いて、ＭＩＸのブロックには図示した入力以外の他の楽
音波形を入力させてミキシングを行なうようにしてもよ
い。また、これらのマイクロプログラムの設定例は、信
号処理回路２０５のマイクロプログラムメモリの容量に
応じて適宜並行して実行するように設定することもでき
る。例えば、図１０（ａ）のサンプリング用のマイクロ
プログラムと図１１（ａ）の楽音発生用のマイクロプロ
グラムとを同時に実行するようなことも可能である。ま
た、ＭＩＸ１１０３，１１１７のミキシング結果を、Ｄ
ＡＣ１１０４，１１１８に出力するとともに、ライン２
２３を通じてＦＩＦＯ３１３に出力し、波形メモリ１０
９へ書き込むようにしてもよい。これは、演奏された波
形データをそのまま録音する、フレーズ録音である。

【００９３】次に、フローチャートを用いて、上述の電
子楽器のＣＰＵ１０４の処理手順を説明する。

【００９４】図１２（ａ）は、ＣＰＵ１０４の制御プロ
グラムのうちメインルーチンの処理手順を示す。この電
子楽器の電源がオンされると、まずステップ１２０１
で、各種の初期設定を行なう。次にステップ１２０２で
何らかの起動要因があるか否かチェックし、ステップ１
２０３で起動要因があればステップ１２０４に進む。起
動要因がなければ再び１２０２に戻る。ステップ１２０
４では発生している起動要因の種類を判別しそれぞれの
処理に分岐する。起動要因が鍵盤１０１の鍵操作イベン
トであるとき（外部からのＭＩＤＩイベントを受け付け
ることができるようになっている場合は、ＭＩＤＩイベ
ント発生も同等である）は、ステップ１２０５の鍵盤処
理を行ない、その後再びステップ１２０２に戻る。起動
要因がパネルスイッチ１０３の操作イベントであるとき
は、ステップ１２０６のパネルスイッチ処理を行ない、
ステップ１２０２に戻る。起動要因がＸフラグ３１４に
関するイベントであるときは、ステップ１２０７でフラ
グ処理を行ない、ステップ１２０２に戻る。起動要因が
その他の要因（例えば後述するソフト音源の波形生成ト
リガーなど）であるときは、ステップ１２０８でその他
の処理を行ない、ステップ１２０２に戻る。起動要因が
電源スイッチの操作イベントであるときは、ステップ１
２０４で終了処理を行なった後、処理を終了する。

【００９５】図１２（ｂ）は、図１２（ａ）のステップ
１２０５の鍵盤処理のうち鍵盤１０１のキーオンイベン
トがあったときに実行されるキーオンイベント処理の手
順を示す。まずステップ１２１１で、キーオンされた鍵
のノートナンバをレジスタＮＮに、キーオン時のベロシ
ティをレジスタＶＤに、それぞれ設定する。次に、ステ
ップ１２１２で、発音チャンネル（第０〜第３１チャン
ネル）の割り当てを行ない、割り当てたチャンネルナン
バをレジスタｉに設定する。ステップ１２１３で、現在
設定されている音色のノートナンバＮＮに対応する波形
データのアドレスなどの情報を制御レジスタ（具体的に
は図３のレジスタ３０１や３０２）２０１に設定する。
ステップ１２１４では、現在設定されている音色のエン
ベロープパラメータやミキサの混合比などの設定をやは
り制御レジスタ２０１に対して行なう。その後、ステッ
プ１２１５で第ｉチャンネルに対しノートオン（音源１
０８に対する発音指示）を送出し、既に説明したような
音源部１０８の楽音発生の動作を開始させる。

【００９６】図１３（ａ）は、図１２（ａ）のステップ
１２０６のパネルスイッチ処理のうちサンプリングスイ
ッチ（ＳＷ）がオンされたときに実行されるサンプリン
グＳＷイベント処理の手順を示す。ユーザは、あらかじ
め外部回路１１０として外部音を入力してＡ／Ｄ変換す
るＡＤＣを接続しておき、サンプリングを行なうときサ
ンプリングＳＷをオンする。サンプリングＳＷがオンさ
れると、まずステップ１３０１で、ＣＰＵ１０４は、Ｒ
ＯＭ１０５、ＲＡＭ１０６、または外部記憶装置１０７
などから入力波形処理用マイクロプログラムを読み出
し、信号処理回路２０５内のマイクロプログラムメモリ
にロードする。ここでロードするマイクロプログラム
は、例えば図１０（ａ）のブロック１００２〜１００４
で説明したような処理を行なうマイクロプログラムであ
る。次に、ステップ１３０２で、ＡＤＣ（外部回路１１
０）の動作の設定およびミキサ２０４の混合比などの設
定を行なう。ステップ１３０３では、波形メモリ１０９
内の書き込み領域のアドレスおよびサンプル数を設定す
る。これは、図３のＸＡレジスタ３１１に書き込み領域
のアドレスを設定し、サンプル数レジスタ３１５に書き
込むべきサンプルの数を設定することに相当する。ステ
ップ１３０４では、信号処理回路２０５の書き込み処理
をスタートさせ、さらにＡＤＣをスタートさせる。これ
により、図１０（ａ）で説明したようなサンプリングの
処理が実行される。

【００９７】図１３（ｂ）は、図１２（ａ）のステップ
１２０６のパネルスイッチ処理のうちリサンプリングＳ
Ｗがオンされたときに実行されるリサンプリングＳＷイ
ベント処理の手順を示す。ユーザによりリサンプリング
ＳＷがオンされると、まずステップ１３１１で、ＣＰＵ
１０４は、ＲＯＭ１０５、ＲＡＭ１０６、または外部記
憶装置１０７などからリサンプリング用マイクロプログ
ラムを読み出し、信号処理回路２０５内のマイクロプロ
グラムメモリにロードする。ここでロードするマイクロ
プログラムは、例えば図１０（ｂ）および（ｃ）で説明
したブロック１０１２，１０１３またはブロック１０２
２のような処理を行なうマイクロプログラムである。次
に、ステップ１３１２で、発音チャンネルの割り当てを
行ない割り当てたチャンネルナンバをレジスタｉに設定
する。次に、ステップ１３１３で読み出し波形のアドレ
スを設定し、ステップ１３１４でエンベロープパラメー
タやミキサ２０４の混合比などを設定する。これは制御
レジスタ２０１の各種の情報を設定することに相当す
る。ステップ１３１５では、リサンプリングした結果の
波形データを書き込むべき波形メモリ１０９内のアドレ
スおよびサンプル数を設定する。これは制御レジスタ２
０１のＸＡレジスタ３１１およびサンプル数レジスタ３
１５を設定することに相当する。その後、ステップ１３
１６で信号処理回路２０５の書き込みをスタートし、ノ
ートオンを送出して処理を終了する。ノートオンを送出
するのは、ステップ１３１３で設定したアドレスから波
形データを読み出す処理を開始するためである。以上に
より、図１０（ｂ）または図１０（ｃ）に示したような
信号の流れでリサンプリングが実行される。

【００９８】なお、ステップ１３１２で複数チャンネル
を割り当て、それらのチャンネルで読み出した楽音波形
をミキシングして所定の処理の後に波形メモリに書き込
んでもよいし（図１０（ｂ）や（ｃ）でＭＩＸ１０１
１，１０２１に複数チャンネル出力が入力する場合）、
各チャンネルごとに所定の処理を行なった後にミキシン
グして波形メモリに書き込んでもよい（図１０（ｂ）で
複数チャンネルの各チャンネルそれぞれで１０１１〜１
０１３の処理を行ないそれらの複数系列をＭＩＸ１０１
４でミキシングする場合、あるいは図１０（ｃ）で複数
チャンネルの各チャンネルそれぞれで１０２１〜１０２
２の処理を行ないそれらの複数系列をＭＩＸ１０２３で
ミキシングする場合）。複数チャンネルをミキシングす
る場合は、各チャンネルで波形のスタート位置をずらし
てミキシングすることもできる。その場合は、ステップ
１３１６で、各チャンネルの波形のスタート位置のずら
し方に応じてノートオンを複数回送出する必要がある。
ただし、ＦＩＦＯの書き込みスタートは１番最初のノー
トオンからである。

【００９９】図１４（ａ）は、図１２（ａ）のステップ
１２０６のパネルスイッチ処理のうち波形読み出しＳＷ
（または波形書き込みＳＷ）がオンされたときに実行さ
れる波形読み出し（書き込み）ＳＷイベント処理の手順
を示す。なお、波形読み出しＳＷイベント処理と波形書
き込みＳＷイベント処理とは「読み出し」と「書き込
み」とを入れ替えるだけでほとんど同様の処理であるの
で、同じ図１４（ａ）を用いて説明する。始めに波形読
み出しＳＷイベント処理について説明し、次に波形書き
込みＳＷイベント処理について説明する。

【０１００】波形読み出しＳＷイベント処理では、まず
ステップ１４０１で、波形メモリ１０９内の読み出し領
域のアドレスおよび読み出すサンプル数をＸＡレジスタ
３１１およびサンプル数レジスタ３１５に設定する。次
にステップ１４０２で、波形メモリ１０９から読み出し
たデータを書き込むべきＲＡＭ１０６内の書き込み領域
のアドレスを設定する。次にステップ１４０３で、ＣＰ
Ｕ１０４は、図３のＸアクセス回路３０４に読み出しス
タートを指示して（ステップ１４０４は波形書き込みＳ
Ｗイベント処理のときのみ使用）、処理を終了する。以
上により、先述したＸアクセス処理が開始され、楽音波
形の生成と平行して波形メモリ１０９からの波形データ
が図３のＦＩＦＯ３１３に順次読み出されてくるので、
ＣＰＵ１０４は後述するＸフラグ読み出しイベント処理
（図１４（ｂ））によりＦＩＦＯ３１３のデータを取り
出す。このような波形データの読み出し処理は、サンプ
リングやリサンプリングで波形メモリに書き込んだ波形
データを読み出して外部記憶装置に格納（リアルタイム
・ハードディスク・レコーディング）したり、読み出し
た波形にＣＰＵで加工を施して再び波形メモリに書き込
む場合などに用いる。

【０１０１】波形書き込みＳＷイベント処理では、まず
ステップ１４０１で、波形メモリ１０９内の書き込み領
域のアドレスおよび書き込むサンプル数をＸＡレジスタ
３１１およびサンプル数レジスタ３１５に設定する。次
にステップ１４０２で、波形メモリ１０９に書き込むべ
き波形データが用意されているＲＡＭ１０６内の読み出
し領域のアドレスを設定する。次にステップ１４０３
で、ＣＰＵ１０４は、図３のＸアクセス回路３０４に書
き込みスタートを指示する。またステップ１４０４で、
前準備としてＲＡＭ１０６内の読み出し領域の最初の８
サンプルを読み出してＦＩＦＯ３１３に書き込んで、処
理を終了する。以上により、先述したＸアクセス処理が
開始され、楽音波形の生成と平行して図３のＦＩＦＯ３
１３の波形データが波形メモリ１０９の書き込み領域に
書き込まれるので、ＣＰＵ１０４は後述するＸフラグ書
き込みイベント処理（図１４（ｃ））によりＦＩＦＯ３
１３に波形データを書き込む。このような波形データの
書き込みは、外部記憶装置の波形データを波形メモリに
書き込んだり、読み出した波形にＣＰＵで加工を施して
再び波形メモリに書き込む場合などに用いる。また、後
述するソフト音源における波形書き込みでも用いる。さ
らに、波形メモリ上にバッファ領域を設け、発音チャン
ネルによる該バッファ領域の波形データのループ再生を
しつつ、該領域に外部記憶装置の波形データを順次供給
すれば、外部記憶装置に記憶された長時間波形データの
ダイレクト再生も可能である。

【０１０２】図１４（ｂ）は、図１２（ａ）のステップ
１２０７のフラグ処理のうちＸフラグ読み出しイベント
処理の手順を示す。これは、ＣＰＵ１０４による波形メ
モリ１０９からの読み出し処理がスタートしていた場合
（図１４（ａ）の波形読み出しＳＷイベント処理が実行
されていた場合）においてＸフラグがオンである（すな
わち波形メモリ１０９から読み出したデータがＦＩＦＯ
３１３に存在する）ときに実行される処理である。まず
ステップ１４１１で、ＦＩＦＯ３１３にセットされてい
る波形データを読み出して、ＲＡＭ１０６の書き込み領
域に書き込む。次にステップ１４１２で、サンプル数レ
ジスタ３１５のサンプル数と実際に波形メモリ１０９か
ら読み出してＲＡＭ１０６に書き込んだ波形サンプルの
数とを比較することにより読み出しが終了かどうかを判
定する。読み出し終了に至ったときは、ステップ１４１
３で、ＣＰＵ１０４は読み出しストップ処理を行ない処
理を終了する。ステップ１４１２で未だ終了に至ってい
ないときは処理を継続する。ステップ１４１２の読み出
しストップ処理は、図１４（ａ）の波形読み出しＳＷイ
ベント処理で設定された読み出し処理の状態を解除する
処理である。

【０１０３】図１４（ｃ）は、図１２（ａ）のステップ
１２０７のフラグ処理のうちＸフラグ書き込みイベント
処理の手順を示す。これは、ＣＰＵ１０４による波形メ
モリ１０９への書き込み処理がスタートしていた場合
（図１４（ａ）の波形書き込みＳＷイベント処理が実行
されていた場合）においてＸフラグがオンである（すな
わちＦＩＦＯ３１３に空きがある）ときに実行される処
理である。まずステップ１４２１で、ＲＡＭ１０６の読
み出し領域から次に書き込むべき波形データを読み出し
てＦＩＦＯ３１３の空き領域に書き込む。次にステップ
１４２２で、サンプル数レジスタ３１５のサンプル数と
実際にＲＡＭ１０６からＦＩＦＯ３１３に書き込んだ波
形サンプルのサンプル数とを比較し、書き込むべきサン
プル数をすべて書き込んだか否かを判定する。すべての
データを書き込んだときは終了ということであるから、
ステップ１４２３で、ＣＰＵ１０４は書き込みストップ
処理を行ない処理を終了する。ステップ１４２２で未だ
終了条件が満たされていないときは処理を継続する。ス
テップ１４２３の書き込みストップ処理により、ＦＩＦ
Ｏ３１３に残っているデータが波形メモリ１０９へ書き
込まれる。

【０１０４】以上説明したこの実施の形態の電子楽器に
よれば、サンプルバッファを備えているため、チャンネ
ル発音に使用されない余り時間が生じるので、該余り時
間のタイムスロットを用いて、チャンネル発音以外の目
的で波形メモリアクセス（例えば、ＣＰＵアクセスやミ
キサから戻ってくる波形データの書き込みなど）を発音
中に行なうことができる。特に、波形メモリ１０９のア
クセス状況を検出する機能を持つＸアクセス回路３０４
が備えられているのでので、ＣＰＵ１０４は、Ｘフラグ
３１４を参照してそれがオンのときはどんどんデータの
読み書きができ発音中であっても高速なアクセスが可能
になる。さらに、Ｘアクセス処理のバッファとしてＦＩ
ＦＯ３１３が備えられているので、アクセスは非常に高
速で行なえる。なお、ＣＰＵ１０４からＸフラグ３１４
を参照してそれがオンのときにデータを読み書きする処
理は、上記実施の形態では割り込みを用いずにＣＰＵ１
０４のループ処理中で行なっているが、割り込みを用い
て実行するようにしてもよい。すなわち、ＦＩＦＯ３１
３に空きがある（ＣＰＵからの書き込み時）、またはＦ
ＩＦＯ３１３に読み出しデータがある（ＣＰＵによる読
み出し時）とき、割り込みでそれをＣＰＵ１０４に知ら
せ、それに応じてＣＰＵ１０４がＦＩＦＯ３１３にアク
セスに行くようにしてもよい。

【０１０５】また、この実施の形態の電子楽器によれ
ば、波形メモリアクセスをチャンネルタイミングと独立
にしているので、アクセス回数に制限を加えるときに下
記のような利点がある。すなわち、発音数が少なけれ
ば、該制限による影響は無く、発音しているチャンネル
はすべて高次の補間（上記の例では４点補間）を実行で
きる。発音数が多くなり、アクセス回数が制限に引っ掛
かるようになると、全発音数のうちの一部のチャンネル
の補間次数を落として、補間次数は落ちるものの発音数
を減らさずに済ませることができる。

【０１０６】さらに、この実施の形態の電子楽器では、
波形メモリのアクセス回数を合計値で管理しているの
で、例えば、Ｘアクセスの要求として、全アクセス時間
の１／３使用したい、あるいは１／４使用したい、とい
うような場合に、アクセス制御が非常に簡単に行なえ
る。

【０１０７】この実施の形態の電子楽器によれば、ＤＳ
Ｐをサンプリングやリサンプリングの処理に兼用するよ
うにしているので、装置構成をそれ程複雑にすることな
く、外部から入力した楽音のサンプリングや既に波形メ
モリに格納されている波形データを読み出してエフェク
ト付与などの処理を施した後に再度波形メモリに書き込
むリサンプリングを行なうことができる。ＤＳＰでは効
果付与などの再生用の波形処理とサンプリングやリサン
プリングなどの録音用の波形処理とを並列に行なうこと
ができるので、再生と録音とを並行して実施できる。

【０１０８】なお、上記波形メモリのアクセス動作（処
理Ｂおよび取り込み処理）を、各時分割チャンネルのタ
イミング（固定）の中で行なうようにしてもよい。この
場合、すべての発音チャンネルについて、１チャンネル
当たり４つのアクセススロットがあるので、その中で各
発音チャンネルは０回〜４回のサンプル読み出しと、残
りのスロットで４回〜０回のＸアクセスを行なうように
する。

【０１０９】また、前半区間および後半区間の各６４ア
クセスを、処理Ｂ（ないし取り込み処理）とＸアクセス
処理でどのように分配したら良いかに関しては、上記の
例では、優先フラグ３０３で、１回のＸアクセスを優先
するようにしている。しかし、２アクセス以上優先させ
たい場合もある。例えば、外部記憶手段から波形メモリ
に波形データを転送したり、逆に波形メモリの波形デー
タを外部記憶手段に転送するときは、該外部記憶手段の
データ転送速度に応じて転送を行なうのが効率が良い。
その速度を達成するために必要なＸアクセスの回数を優
先にするのがよい。その他の場合でも、波形データをや
り取りする相手の要求速度や最適速度に合わせて、Ｘア
クセスの優先回数を任意に設定できるようにすればよ
い。

【０１１０】次に、この実施の形態の電子楽器におい
て、ＣＰＵ１０４によりソフトウェア音源（以下、ソフ
ト音源と呼ぶ）を実現する例について説明する。ソフト
音源とは、ＣＰＵ１０４で所定のソフトウェアを実行し
て楽音波形を生成するものである。ＣＰＵ１０４で生成
した楽音波形は、音源部１０８の所定のチャンネルを用
いて放音する。

【０１１１】なお、ソフト音源はＣＰＵ１０４がＲＯＭ
１０５の楽音生成ソフトウェアを実行することにより実
現されるが、該ソフト音源を利用する側から見ると、楽
音生成ソフトウェアをドライバとして登録しておき、該
ドライバを起動した後、所定のソフト音源に係るＡＰＩ
（Application Program Interface）に各種演奏入力を
表わすＭＩＤＩ（Musical Instruments digital Interf
ace）イベントメッセージを出力して楽音生成に関する
各種の処理をソフト音源に行なせる、という手順にな
る。ＣＰＵ１０４は汎用の演算処理装置であり、該ＡＰ
Ｉに対して演奏入力を与える処理、すなわちＭＩＤＩイ
ベントを該ＡＰＩに出力する処理など、ソフト音源とは
別の処理も行なっている。ＣＰＵ１０４が該ＡＰＩに対
して演奏入力を与える処理とは、例えば、鍵盤１０１の
操作に応じてリアルタイムで発生する演奏入力を該ＡＰ
Ｉに出力したり、外部ＭＩＤＩ機器からリアルタイムで
入力したＭＩＤＩイベントに応じた演奏入力を該ＡＰＩ
に出力したり、ＲＡＭ１０６上にＭＩＤＩイベントのシ
ーケンスを用意しておき（外部記憶装置１０７上にある
データを用いてもよい）これを順次演奏入力として該Ａ
ＰＩに出力したり、といった処理である。

【０１１２】図１６を参照して、ソフト音源の楽音生成
原理を説明する。図１６において、Ｓ１〜Ｓ４の各区間
は、所定のサンプル数（例えば、１２８サンプル）分の
再生を行なう単位となる時間フレームを示す。「演奏入
力」のライン上に記載してある下向き矢印は、その時刻
で演奏入力があったことを示す。演奏入力とは、ソフト
音源に係るＡＰＩ（Application Program Interface）
に、ノートオン、ノートオフ、アフタタッチ、プログラ
ムチェンジなどの各種のＭＩＤＩイベントが入力される
ことである。図１６の例では、フレームＳ１で３つ、Ｓ
２で２つ、Ｓ３で１つの演奏入力がそれぞれあったとい
うことである。ソフト音源は、複数チャンネル分の複数
楽音を同時生成可能であり、ＲＡＭ１０６上に用意され
る複数チャンネル分のソフト音源レジスタで各楽音を制
御するようになっている。ソフト音源は、演奏入力とし
てノートオンイベント（例えば鍵盤１０１の鍵のノート
オン）を入力したときは、ソフト音源レジスタに関して
発音割り当てを行ない、割り当てたチャンネルに対応す
るソフト音源レジスタに該チャンネルの発音を制御する
各種のデータとノートオンを書き込む。演奏入力として
ノートオフイベントを入力したときは、該当するチャン
ネルに対応するソフト音源レジスタにノートオフを書き
込む。ノートオンやノートオフ以外の演奏入力（例えば
アフタタッチの変更など）についても同様に、該当する
チャンネルに対応するソフト音源レジスタに演奏入力に
応じたデータを書き込む。ある時間フレームでソフト音
源レジスタに書込まれたデータは、データの種類にかか
わりなく、必ず次の時間フレームから波形生成演算に使
用される。

【０１１３】図１６の「ＣＰＵによる波形生成」の矩形
１６０１〜１６０４は、ＣＰＵ１０４により波形生成演
算を実行する区間を示す。この波形生成演算では、ソフ
ト音源レジスタに設定された複数チャンネル分のデータ
に基づいて複数チャンネル分の楽音波形生成を行なう。
演奏入力に応じてソフト音源レジスタが書き換えられ、
一方、演奏入力のない期間は、ソフト音源レジスタは過
去に書込まれたデータを保持している。したがって、各
波形生成の区間１６０１〜１６０４では、直前あるいは
さらに前のフレームで検出した演奏入力に応じた波形生
成演算を実行することになる。フレームが切り替わるタ
イミングでフレーム割り込みが発生するので、各フレー
ムでの波形生成演算はこのフレーム割り込みを契機とし
て（後述の図１５（ｂ））実行される。

【０１１４】例えば、フレームＳ１で検出された３つの
演奏入力に対しては、次のフレームＳ２の先頭のフレー
ム割り込みを契機として区間１６０２で波形生成演算を
行なう。ＣＰＵ１０４は、この波形生成演算により、Ｒ
ＡＭ１０６上に波形データを生成する。生成した波形デ
ータは、当該フレームの残りの時間区間を用いて波形メ
モリ１０９上に用意されているバッファ領域に書き込
む。このバッファ領域としては、連続したアドレスに用
意された同じ大きさの２つのバッファ領域ＰＢ０とＰＢ
１（２つをまとめてダブルバッファと呼ぶ）を用いる。
バッファ領域への書き込みは、上述したＸアクセス処理
（特にＣＰＵ１０４から波形メモリ１０９への書き込み
処理）によって行なう。また、フレーム毎にバッファＰ
Ｂ０とＰＢ１とを交互に用いるようにする。例えば、フ
レームＳ１の区間１６０１で生成した波形データは次の
フレームの開示時点までにＲＡＭ１０６から波形メモリ
１０９上のバッファ領域ＰＢ０に書き込み、フレームＳ
２の区間１６０２で生成した波形データはバッファ領域
ＰＢ１に書き込み、フレームＳ３の区間１６０３で生成
した波形データはバッファ領域ＰＢ０に書き込み、フレ
ームＳ４の区間１６０４で生成した波形データはバッフ
ァ領域ＰＢ１に書き込み、…というように、交互にＰＢ
０とＰＢ１に波形データを書き込む。

【０１１５】バッファＰＢ０およびＰＢ１に書き込んだ
波形データの読み出し再生は、図１６の「読み出し再
生」に示すように、フレーム割り込みを契機として、波
形生成したフレームの次のフレームの区間で行なう。す
なわち、フレームＳ１で生成しＰＢ０に書き込んだ波形
データは次のフレームＳ２で、フレームＳ２で生成しＰ
Ｂ１に書き込んだ波形データは次のフレームＳ３で、フ
レームＳ３で生成しＰＢ０に書き込んだ波形データは次
のフレームＳ４で、…というように、ＰＢ０とＰＢ１の
波形データを交互に読み出し再生していく。

【０１１６】図１５（ａ）は、図１２（ａ）のステップ
１２０６のパネルスイッチ処理のうちソフト音源スター
トＳＷがオンされたときに実行されるソフト音源スター
トＳＷイベント処理の手順を示す。ユーザによりソフト
音源スタートＳＷがオンされると、まずステップ１５０
１で、ソフト音源で生成した楽音波形を発音するために
用いる発音チャンネル（第０〜第３１チャンネル）の割
り当てを行ない、割り当てたチャンネルナンバをレジス
タｉに設定する。次に、ステップ１５０２で、音源部１
０８に対して、当該チャンネルｉによりダブルバッファ
領域ＰＢ０，ＰＢ１のループ読み出し再生を行なうよう
に設定する。これは、図１６の「読み出し再生」で示し
たように、フレーム割り込みごとにバッファＰＢ０とＰ
Ｂ１とを交互に読み出し再生するように、音源部１０８
に指示情報を送出して設定する処理である。具体的に
は、ダブルバッファ領域ＰＢ０，ＰＢ１は連続したアド
レスに用意された同じサイズのバッファ領域であるの
で、領域ＰＢ０の先頭アドレスをループのスタートアド
レス（絶対アドレスＷＡ）として設定し、さらに（領域
ＰＢ１の末尾アドレス）から（領域ＰＢ０の先頭アドレ
ス）を引き算した値をループサイズ（相対アドレスＬＰ
Ａ）として設定し、相対アドレスＡＳを０に設定すれ
ば、ループ読み出しによりＰＢ０〜ＰＢ１の領域が繰り
返し読み出される。ステップ１５０３では、エンベロー
プパラメータやミキサの混合比などの設定を行なう。な
お、ここで設定されるエンベロープパラメータは、単に
ループ読み出しのフェードイン／フェードアウトをする
のに使うだけで、発生する楽音のエンベロープ（楽音音
量の時間的変化）を制御するのではない。ミキサの混合
比も、１楽音の混合比ではなく、ソフト音源で生成した
複数楽音の混合波形の出力先を制御する混合比である。

【０１１７】次に、ステップ１５０４で、ＣＰＵ１０４
で生成した楽音波形を始めに書き込む書き込み領域を波
形メモリ１０９内のバッファＰＢ０とするため、図３の
ＸＡレジスタ３１１に初期値としてバッファＰＢ０の先
頭アドレスを設定し、サンプル数レジスタ３１５にサン
プル数としてバッファＰＢ０の容量（上記ループサイズ
ＬＰＡの１／２）を設定する。ステップ１５０５で、Ｃ
ＰＵ１０４は、波形メモリ１０９への書き込み処理（Ｘ
アクセス処理）の前準備を行ない、ダブルバッファＰＢ
０，ＰＢ１をゼロクリアする。ステップ１５０６で、当
該チャンネルｉにノートオンを送出し、図１６で説明し
た所定時間間隔のフレーム割り込みを開始させ、処理を
終了する。なお、フレーム割り込みは、バッファＰＢ０
およびＰＢ１をループ読み出しする際のリターン発生時
（すなわちＰＢ１の再生終了時）と、ループ読み出しの
中間点（ＬＰＡ／２）通過時（すなわちＰＢ０の再生終
了時）に発生する。図示していないが、フレーム割り込
みを発生する割り込み発生回路が音源１０８の内部に設
けられている。割り込みの代わりに、ＣＰＵが「読み出
し再生」用に設定した発音チャンネルのアドレス現在値
をチェックしてフレームの変わるタイミングを検出する
ようにしてもよい。

【０１１８】図１５（ｂ）は、図１６で説明した所定時
間の時間フレームごとに発生するフレーム割り込みで実
行するフレーム割り込み処理の手順を示す。フレーム割
り込みが発生すると、まずステップ１５１１で、現在ソ
フト音源レジスタに設定されている演奏入力に対応する
楽音波形をＲＡＭ１０６上に生成する。これは、図１６
において各フレーム割り込みごとに実行する波形生成演
算１６０１〜１６０４に相当する。次に、ステップ１５
１２で該生成した楽音波形を書き込むべき波形メモリ１
０９内の書き込み領域のアドレス（ＰＢ０またはＰＢ１
の先頭アドレス）および書き込むサンプル数（ループサ
イズＬＰＡの１／２）をＸＡレジスタ３１１およびサン
プル数レジスタ３１５に設定する。図１６で説明したよ
うに、この書き込み領域としてはバッファ領域ＰＢ０と
ＰＢ１とを交互に用いる。次にステップ１５１３で、Ｃ
ＰＵ１０４は、図３のＸアクセス回路３０４に書き込み
スタートを指示する。またステップ１５１４で、前準備
として楽音波形の最初の８サンプルをＦＩＦＯ３１３に
書き込んで、処理を終了する。この後、Ｘアクセス処理
によりＦＩＦＯ３１３のデータが波形メモリに書き込ま
れる毎に（Ｘフラグが１になって）、図１４（ｃ）の処
理と同じような処理により、残りの楽音波形サンプルが
順次ＦＩＦＯに供給される。

【０１１９】以上により、先述したＸアクセス処理が開
始され、ステップ１５１１で生成した楽音波形が波形メ
モリ１０９のバッファ領域ＰＢ０またはＰＢ１に書き込
まれる。一方、図１５（ａ）の処理により、図１６の
「読み出し再生」に示したようにダブルバッファＰＢ０
とＰＢ１とを交互に読出し再生する処理が開始している
ので、後は図１５（ｂ）のようにフレーム割り込みごと
に楽音波形を生成してダブルバッファに書き込めば、そ
の楽音波形が第ｉチャンネルで発音される。このソフト
音源で発生した楽音は第ｉチャンネルでミキサ２０４に
入力するので、上述したように、この楽音に対して信号
処理回路２０５や外部回路１１０で効果付与などの信号
処理を施してＤＡＣ１１２に出力したり再び波形メモリ
１０９に書き込むようにもできる。

【０１２０】また、この第ｉチャンネルにおけるダブル
バッファＰＢ０とＰＢ１の読み出し処理のＦナンバ（図
３の処理Ａで用いたピッチＰＩＴＣＨ）を調整すること
により、再生ピッチを調整することができ、いわゆるオ
ーバサンプリングを行なうこともできる。例えば、ソフ
ト音源で生成した楽音波形を出力する音源部１０８の第
ｉチャンネルは４８ｋＨｚのサンプリング周波数で動作
するようにし、ＣＰＵ１０４はサンプリング周波数２４
ｋＨｚで楽音波形を生成する場合、第ｉチャンネルのＦ
ナンバを０．５に設定すればよい。この場合は、補間回
路３２６で４８ｋＨｚのサンプリング周波数でも折り返
しノイズが発生しないように高調波部分をカットして補
間が行なわれる。

【０１２１】従来のソフト音源では、図１６に示したよ
うな読み出し再生のためにサンプリング周期ごとにＣＰ
Ｕに割り込みをかけて、その割り込みごとにＣＰＵが生
成した楽音波形を音源部にＤＭＡ転送するというような
ことを行なっていたので、ＣＰＵに対して割り込みが頻
繁にかかっていた。この実施の形態のソフト音源では、
ＣＰＵ１０４はフレーム割り込みごとの処理を行なえ
ば、あとはＸアクセス処理で自動的に波形メモリ１０９
に書き込んで再生してくれるので、ＣＰＵに対する割り
込み処理が削減できるという効果がある。

【０１２２】なお、ソフト音源の機能を用いる場合は、
図１６で説明したように所定のフレームの区間における
演奏入力を保持しておく必要があるので、キーオンイベ
ント処理は、図１２（ｂ）の代わりに、発生したキーオ
ンイベントを記憶しておく処理を行なうようにする。

【０１２３】図１７は、図３のＸアクセス回路３０４の
変形例を示す。図３のＸＡレジスタ３１１をＸＡ１レジ
スタ１７０１、ＸＡ２レジスタ１７０２、およびセレク
タ１７０３に置き換え、図３のセレクタ３１２およびＦ
ＩＦＯ３１３をＦＩＦＯ１７０４、ラッチ１７０５、お
よびセレクタ１７０６に置き換えるものである。他の部
分は上述の実施の形態のままとする。

【０１２４】ＸＡ１レジスタ１７０１およびＦＩＦＯ１
７０４は、Ｘアクセス処理でＣＰＵ１０４から波形メモ
リ１０９をアクセスする際の、アクセスアドレスを設定
するレジスタおよびアクセスデータを設定するＦＩＦＯ
である。ＸＡ２レジスタ１７０２およびラッチ１７０５
は、Ｘアクセス処理でミキサ２０４から出力ライン２２
３を介して波形メモリ１０９に書き込みを行なう際の、
アクセスアドレスを設定するレジスタおよびミキサ２０
４からのデータを記憶するラッチである。この構成で、
セレクタ１７０３，１７０６をＸアクセス処理の区間で
時分割で切り替えるようにして、ミキサ２０４から戻っ
てくる波形データの波形メモリ１０９への書き込みと、
ＣＰＵ１０４からの波形メモリ１０９のアクセスとを、
並行して行なうことができるようにする。

【０１２５】特に、ミキサ２０４からはサンプリング周
期ごとに波形データが戻ってくるが、その波形データは
捨てる訳にはいかないので、必ずラッチ１７０５に記憶
することとする。そして、サンプリング周期ごとのＸア
クセス処理の区間で必ず１回は、セレクタ１７０３でＸ
Ａ２レジスタ１７０２を選択しセレクタ１７０６でラッ
チ１７０５を選択するようにして、ラッチ１７０５の波
形データをＸＡ２レジスタ１７０２で指示されたアドレ
スに書き込む。Ｘアクセス処理のその他の区間では、セ
レクタ１７０３でＸＡ１レジスタ１７０１を選択しセレ
クタ１７０６でＦＩＦＯ１７０４を選択するようにし
て、ＣＰＵ１０４による波形メモリ１０９のアクセスを
実行する。ＸＡ１レジスタ１７０１およびＸＡ２レジス
タ１７０２のアドレスを順次インクリメントする機能
は、図３で説明したのと同じである。なお、Ｘアクセス
処理の区間では、ラッチ１７０５の波形データの書き込
みを優先して必ず１回は行なうようにする必要がある
が、Ｘアクセス処理の区間そのものが確保できない場合
も考えられるので、上述の優先フラグ３０３をオンして
Ｘアクセス処理で必ず何回かのアクセスができるように
するとよい。

【０１２６】このような構成により、例えば、サンプリ
ングやリサンプリングした波形をミキサ２０４からラッ
チ１７０５経由で波形メモリ１０９に書き込み、波形メ
モリ１０９上にある程度溜まったところでＣＰＵ１０４
により当該波形データを読み出して、外部記憶装置（ハ
ードディスクなど）に送れば、リアルタイム・ハードデ
ィスク・レコーディングを行なうことができる。１サン
プリング周期で１回書き込まれるラッチ１７０５経由の
波形データの処理速度に比較すると、ＣＰＵ１０４によ
る読み出し処理の処理速度は速い。特に、ＦＩＦＯを用
いているので読み出し速度はさらに高速になる。そこ
で、波形メモリ１０９上に溜まったデータを一気にＣＰ
Ｕ１０４で読み出して、ハードディスクなどに書き込む
ようにできる。

【０１２７】なお、上記形態では、図３の読み書き回路
２０２において処理Ａ演算回路３２１と処理Ｂ演算回路
３２５とを独立した構成としたが、処理Ａ演算回路３２
１と処理Ｂ演算回路３２５とをひとまとめにして、１つ
の演算回路を時分割で共用することにより処理Ａと処理
Ｂとを行なうようにしてもよい。

【０１２８】上記形態では、波形メモリの波形サンプル
を１６ビット非圧縮の形式としたが、他の形式でもよ
い。例えば、１アクセスで１６ビットを読み出せること
はそのままにして、８ビット非圧縮または８ビット圧縮
形式にしてもよい。ただし、この場合、サンプル数とア
クセス数とが異なるので、その調整が必要である。ま
た、圧縮形式の場合は、連続してサンプルを読み出して
いかないと再生できなくなるため、飛ばし読みの際に対
処が必要である。

【０１２９】波形メモリとしてＤＲＡＭを用いた場合
は、必ずリフレッシュが必要であるので、Ｘアクセス処
理の区間でリフレッシュを行なうようにしてもよい。ま
た、ＣＰＵからの波形メモリの読み出し／書き込みは、
その緊急度に応じて対応するとよい。例えば、ＣＰＵか
らの波形メモリアクセスの緊急度が低いときは、音源チ
ャンネルで使用されなかった空きタイムスロットを用い
てアクセスを行なう。また、緊急度が高いときは、始め
にＣＰＵからの波形メモリアクセスの分を確保し、残り
を音源チャンネルで使用する。

【０１３０】また、上記形態では、図８，９に示したよ
うに処理Ｂおよび取り込みを行なう前半および後半の区
間の前側のスロットで連続した波形メモリのアクセスを
行なっているが、前側でなくてもよい。例えば、前半／
後半区間内の前側のスロットでＸアクセス処理を行な
い、後側のスロットで各チャンネルについての連続した
波形メモリのアクセスを行なうようにしてもよい。ただ
しその場合、例えば図８の取り込み前半区間８０４の処
理が終了して、波形バッファに補間に必要な全サンプル
が用意された後に、補間前半区間８０６の補間処理が始
まるようにする必要がある（後半処理も同様）。そのた
め、補間を行なう区間をずらす必要がある（取り込み前
半処理が終了した後に補間前半処理を開始し、取り込み
後半処理が終了した後に補間後半処理を開始すれば十
分）。さらに、Ｘアクセス処理のタイムスロットを前半
区間あるいは後半区間中で分散させてもよい。

【０１３１】さらに、上記形態では、図８，９に示した
ように各処理を１サンプリング周期を前半と後半に分割
した区間で実行するようにしているが、区間の分け方は
これに限らない。例えば、１サンプリング周期を１／
３，１／４，…に分割し、それらの区間を単位にして各
処理を行なうようにしてもよい。また、等分割でなく、
変則的な区間の分割を行なってもよい。さらに、区間を
分けずに、１サンプリング周期を単位としてもよい。た
だし、処理Ｂでアドレス送り出しを行なって波形メモリ
をアクセスする前に、処理ＡによるＡＲＡＭの書き換え
が行なわれることがないことを、保証する必要がある。
そのためには、例えば区間を分けない場合は、ＡＲＡＭ
を２セット用意し、処理Ａによるアドレスの書き換えと
処理Ｂによるアドレスの送り出しとで、２セットのアド
レスＲＡＭを交互に使用するなどの方法を採る必要があ
る。なお、１サンプリング周期を前半と後半に分けて処
理する方式によれば、１セットのＡＲＡＭで処理Ａと処
理Ｂとを交互に行なうことができるので、回路構成が簡
易にでき合理的といえる。

【０１３２】

【発明の効果】以上説明したように、本発明によれば、
１つのプログラマブル信号処理手段を、録音用波形処理
と再生用波形処理との両方に共用することができる。ま
た、１つのプログラマブル信号処理手段で、録音用波形
処理と再生用波形処理との両方を並列に実行することが
できる。したがって、簡単な構成で録音用波形処理と再
生用波形処理とを行なうことができる。任意の処理アル
ゴリズム（指示手段により指示されたもの）で処理した
波形を録音することができる。プログラマブル信号処理
手段としてはＤＳＰを用いることができるので、装置構
成はそれ程複雑にしなくて済む。

【図面の簡単な説明】

【図１】この発明に係る波形メモリ音源装置を適用した
電子楽器の全体のブロック構成図

【図２】この発明に係る波形メモリ音源装置を適用した
音源部のブロック構成図

【図３】制御レジスタおよび読み書き回路の詳細図

【図４】制御ＲＡＭの構成図

【図５】アドレスＲＡＭのメモリマップを示す図

【図６】波形バッファの構成図

【図７】ＦＩＦＯの使用方法を示す図

【図８】読み書き回路の要部のタイミング図

【図９】図８の各処理中のチャンネルの様子を示す図

【図１０】マイクロプログラムおよびミキサ設定の励
（その１）を示す図

【図１１】マイクロプログラムおよびミキサ設定の励
（その２）を示す図

【図１２】メインルーチンおよびキーオンイベント処理
ルーチンのフローチャート図

【図１３】サンプリングＳＷイベント処理ルーチンおよ
びリサンプリングＳＷイベント処理ルーチンのフローチ
ャート図

【図１４】波形読み出し（書き込み）ＳＷイベント処理
ルーチン、Ｘフラグ（読み出し）イベント処理ルーチ
ン、およびＸフラグ（書き込み）イベント処理ルーチン
のフローチャート図

【図１５】ソフト音源スタートＳＷイベント処理ルーチ
ンおよびソフト音源フレーム割り込み処理ルーチンのフ
ローチャート図

【図１６】ソフト音源の楽音生成原理を説明するための
図

【図１７】Ｘアクセス回路の変形例を示す図

【符号の説明】

１０１…鍵盤、１０２…表示部、１０３…スイッチ群
（ＳＷ）、１０４…中央処理装置（ＣＰＵ）、１０５…
リードオンリメモリ（ＲＯＭ）、１０６…ランダムアク
セスメモリ（ＲＡＭ）、１０７…外部記憶装置、１０８
…音源部、１０９…波形メモリ、１１０…外部回路、１
１１…遅延メモリ、１１２…ディジタルアナログ変換器
（ＤＡＣ）、１１３…サウンドシステム（ＳＳ）、１１
４…バスライン１１４、２０１…制御レジスタ、２０２
…読み書き回路、２０３…音量変化制御回路、２０４…
ミキサ、２０５…信号処理回路、２０６…インターフェ
ース、３０１，３０２…レジスタ、３０３…優先フラ
グ、３０４…Ｘアクセス回路、３１１…ＸＡレジスタ、
３１２…セレクタ、３１３…ＦＩＦＯ（Ｆｉｒｓｔ Ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ（先入れ先出し）の８段のレジ
スタ）、３１４…Ｘフラグ、３１５…サンプル数レジス
タ、３２１…処理Ａ演算回路、３２２…アドレスＲＡＭ
（ＡＲＡＭ）、３２３…アキュムレータ（ＡＣＣ）、３
２４…制御ＲＡＭ、３２５…処理Ｂ演算回路、３２６…
補間回路、３２７…波形バッファ、３２８…取り込み回
路、３２９，３３０…セレクタ（ＳＥＬ）。

Claims (4)

【特許請求の範囲】
1. 【請求項１】楽音波形を録音するための記憶手段と、 所定サンプリング周期で楽音波形を供給する波形供給手
   段と、 ロードされたプログラムに応じて信号処理を実行するプ
   ログラマブル信号処理手段と、 録音動作または再生動作を指示する指示手段と、 (i)前記指示手段により録音動作が指示されていたとき
   は、前記プログラマブル信号処理手段に所定の第１のプ
   ログラムをロードし、前記波形供給手段から供給された
   楽音波形に対し該第１のプログラムにしたがって録音用
   の信号処理を施すように制御し、 (ii)前記指示手段により再生動作が指示されていたとき
   は、前記プログラマブル信号処理手段に所定の第２のプ
   ログラムをロードし、前記波形供給手段から供給された
   楽音波形に対し該第２のプログラムにしたがって再生用
   の信号処理を施すように制御する制御手段と、 前記プログラマブル信号処理手段が前記第１のプログラ
   ムを実行することにより出力される録音用信号処理済み
   の楽音波形を前記記憶手段に書き込む書き込み手段と、 前記プログラマブル信号処理手段が前記第２のプログラ
   ムを実行することにより出力される再生用信号処理済み
   の楽音波形を外部のサウンドシステムに供給する出力手
   段とを備えたことを特徴とする音源装置。
2. 【請求項２】楽音波形を録音するための記憶手段と、 所定サンプリング周期で楽音波形を供給する波形供給手
   段と、 前記波形供給手段から供給された楽音波形に対して録音
   用信号処理を施すための第１のプログラムと前記波形供
   給手段から供給された楽音波形に対して再生用信号処理
   を施すための第２のプログラムとを並列に実行するプロ
   グラマブル信号処理手段と、 前記プログラマブル信号処理手段が前記第１のプログラ
   ムを実行することにより出力される録音用信号処理済み
   の楽音波形を前記記憶手段に書き込む書き込み手段と、 前記プログラマブル信号処理手段が前記第２のプログラ
   ムを実行することにより出力される再生用信号処理済み
   の楽音波形を外部のサウンドシステムに供給する出力手
   段とを備えたことを特徴とする音源装置。
3. 【請求項３】楽音波形を録音するための記憶手段と、 所定サンプリング周期で楽音波形を供給する波形供給手
   段と、 指示手段と、 前記指示手段の指示に応じた録音処理プログラムをロー
   ドして実行するプログラマブル信号処理手段と、 前記波形供給手段から供給された楽音波形に対して前記
   プログラマブル信号処理手段により前記録音処理プログ
   ラムのアルゴリズムで録音用信号処理を施し、その出力
   を前記記憶手段に録音するように制御する制御手段と、 前記プログラマブル信号処理手段で信号処理された楽音
   信号を前記記憶手段に記録する書き込み手段とを備えた
   ことを特徴とする音源装置。
4. 【請求項４】前記プログラマブル信号処理手段が、ディ
   ジタル・シグナル・プロセッサである請求項１から３の
   何れか１つに記載の音源装置。