JP2001160817A - トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法 - Google Patents
トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法Info
- Publication number
- JP2001160817A JP2001160817A JP34367699A JP34367699A JP2001160817A JP 2001160817 A JP2001160817 A JP 2001160817A JP 34367699 A JP34367699 A JP 34367699A JP 34367699 A JP34367699 A JP 34367699A JP 2001160817 A JP2001160817 A JP 2001160817A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- usb
- control
- data
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 ＵＳＢケーブル伝送用の信号品質の向上を図
る。 【解決手段】 本発明のＵＳＢ制御装置は、トランシー
バ４を有する。トランシーバ４は、差動１制御信号とシ
ングルエンド０制御信号とに基づいて所定の論理演算を
行うＡＮＤゲートＧ１，Ｇ２およびインバータＩＶ１，
ＩＶ２と、ＡＮＤゲートＧ１，Ｇ２の出力をクロックＣ
ＬＫに同期化するフリップフロップ１２、１３と、フリ
ップフロップ１２〜１４の出力をＵＳＢの電圧レベルに
レベル変換してＵＳＢケーブル３に供給する送信バッフ
ァ１５ａ，１５ｂと、ＵＳＢケーブル３から伝送されて
きたデータをロジックレベルにレベル変換する受信バッ
ファ１６ａ，１６ｂとを有する。フリップフロップ１
２，１３は、互いに論理が反転する信号を出力するた
め、送信バッファ１５ａ，１５ｂからＵＳＢケーブル３
に送信される差動信号Ｄ＋，Ｄ−の交差電圧は信号振幅
の略中間電圧になる。
る。 【解決手段】 本発明のＵＳＢ制御装置は、トランシー
バ４を有する。トランシーバ４は、差動１制御信号とシ
ングルエンド０制御信号とに基づいて所定の論理演算を
行うＡＮＤゲートＧ１，Ｇ２およびインバータＩＶ１，
ＩＶ２と、ＡＮＤゲートＧ１，Ｇ２の出力をクロックＣ
ＬＫに同期化するフリップフロップ１２、１３と、フリ
ップフロップ１２〜１４の出力をＵＳＢの電圧レベルに
レベル変換してＵＳＢケーブル３に供給する送信バッフ
ァ１５ａ，１５ｂと、ＵＳＢケーブル３から伝送されて
きたデータをロジックレベルにレベル変換する受信バッ
ファ１６ａ，１６ｂとを有する。フリップフロップ１
２，１３は、互いに論理が反転する信号を出力するた
め、送信バッファ１５ａ，１５ｂからＵＳＢケーブル３
に送信される差動信号Ｄ＋，Ｄ−の交差電圧は信号振幅
の略中間電圧になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＵＳＢ(Universal
Serial Bus)ケーブルを用いてデータ伝送を行うＵＳＢ
制御装置に関する。
Serial Bus)ケーブルを用いてデータ伝送を行うＵＳＢ
制御装置に関する。
【０００２】
【従来の技術】コンピュータと周辺機器とを接続するた
めの標準インタフェースの規格として、ＵＳＢ(Univers
al Serial Bus)と呼ばれるものがある。ＵＳＢは、最大
１２７台までの周辺機器を接続でき、各周辺機器との間
で最大１２Ｍビット／秒の伝送速度でデータ伝送を行う
ことができる。また、ＵＳＢは、コンピュータや周辺機
器に電源を供給したたまま接続／取り外しを行えるホッ
トプラグに対応しており、キーボード、マウス、モデ
ム、プリンタ、スキャナなどの多数の周辺機器のインタ
フェースとして標準的に用いられることが予想される。
めの標準インタフェースの規格として、ＵＳＢ(Univers
al Serial Bus)と呼ばれるものがある。ＵＳＢは、最大
１２７台までの周辺機器を接続でき、各周辺機器との間
で最大１２Ｍビット／秒の伝送速度でデータ伝送を行う
ことができる。また、ＵＳＢは、コンピュータや周辺機
器に電源を供給したたまま接続／取り外しを行えるホッ
トプラグに対応しており、キーボード、マウス、モデ
ム、プリンタ、スキャナなどの多数の周辺機器のインタ
フェースとして標準的に用いられることが予想される。
【０００３】ＵＳＢのケーブルは、図６に示すように、
ヨリ対線からなる２本のデータ線と、電源線Ｖcc，Ｖdd
とを合わせた４本の線を有する。データ線には、互いに
論理が異なる差動信号が伝送される。
ヨリ対線からなる２本のデータ線と、電源線Ｖcc，Ｖdd
とを合わせた４本の線を有する。データ線には、互いに
論理が異なる差動信号が伝送される。
【０００４】ＵＳＢでは、データ線信号Ｄ＋のレベルが
データ線信号Ｄ−のレベルよりも大きい「差動１」レベ
ルと、データ線信号Ｄ＋のレベルがデータ線信号Ｄ−の
レベルよりも小さい「差動０」レベルと、データ線信号
Ｄ＋およびＤ−のレベルがともに０．８Ｖよりも小さい
「シングルエンド０」レベルとの３つのレベルを用いて
通信を行う。
データ線信号Ｄ−のレベルよりも大きい「差動１」レベ
ルと、データ線信号Ｄ＋のレベルがデータ線信号Ｄ−の
レベルよりも小さい「差動０」レベルと、データ線信号
Ｄ＋およびＤ−のレベルがともに０．８Ｖよりも小さい
「シングルエンド０」レベルとの３つのレベルを用いて
通信を行う。
【０００５】図６は従来のＵＳＢ制御装置の概略構成を
示すブロック図であり、プリンタ内部に設けられるＵＳ
Ｂ制御装置１の構成を示している。図６のＵＳＢ制御装
置１は、ホストコンピュータ２との間でＵＳＢケーブル
３を介してデータの送受信を行う。図７のＵＳＢ制御装
置１は、信号レベルの変換を行うトランシーバ４と、ト
ランシーバ４との間でデータの送受信を行う制御ＩＣ５
と、ＣＰＵ６とを備える。
示すブロック図であり、プリンタ内部に設けられるＵＳ
Ｂ制御装置１の構成を示している。図６のＵＳＢ制御装
置１は、ホストコンピュータ２との間でＵＳＢケーブル
３を介してデータの送受信を行う。図７のＵＳＢ制御装
置１は、信号レベルの変換を行うトランシーバ４と、ト
ランシーバ４との間でデータの送受信を行う制御ＩＣ５
と、ＣＰＵ６とを備える。
【０００６】トランシーバ４の内部には、送信バッファ
と受信バッファとが設けられる。送信バッファは、制御
ＩＣ５からのデータをＵＳＢの規格にあった差動信号Ｄ
＋，Ｄ−に変換して制御ＩＣ５に供給する。受信バッフ
ァは、ＵＳＢケーブル３を介して伝送されてきた差動信
号Ｄ＋，Ｄ−をロジックレベルのデータに変換して制御
ＩＣ５に供給する。
と受信バッファとが設けられる。送信バッファは、制御
ＩＣ５からのデータをＵＳＢの規格にあった差動信号Ｄ
＋，Ｄ−に変換して制御ＩＣ５に供給する。受信バッフ
ァは、ＵＳＢケーブル３を介して伝送されてきた差動信
号Ｄ＋，Ｄ−をロジックレベルのデータに変換して制御
ＩＣ５に供給する。
【０００７】ＵＳＢケーブル３を介してデータを伝送す
る手法として、いくつかのモードがある。以下では、代
表的な第一のモードと第二のモードについて説明する。
る手法として、いくつかのモードがある。以下では、代
表的な第一のモードと第二のモードについて説明する。
【０００８】第一のモードでは、Ｄ＋制御信号とＤ−制
御信号とをそれぞれ個別に制御することを特徴とする。
図８は第一のモードにおける信号波形を示す図である。
図示のように、Ｄ＋制御信号とＤ−制御信号との位相を
互いに反転させた場合は、差動信号Ｄ＋はＤ＋制御信号
と同論理になり、差動信号Ｄ−はＤ−制御信号と同論理
になる。一方、Ｄ＋制御信号とＤ−制御信号とをともに
ローレベルにした場合は、差動信号Ｄ＋，Ｄ−はともに
ローレベルになる。
御信号とをそれぞれ個別に制御することを特徴とする。
図８は第一のモードにおける信号波形を示す図である。
図示のように、Ｄ＋制御信号とＤ−制御信号との位相を
互いに反転させた場合は、差動信号Ｄ＋はＤ＋制御信号
と同論理になり、差動信号Ｄ−はＤ−制御信号と同論理
になる。一方、Ｄ＋制御信号とＤ−制御信号とをともに
ローレベルにした場合は、差動信号Ｄ＋，Ｄ−はともに
ローレベルになる。
【０００９】
【発明が解決しようとする課題】しかしながら、Ｄ＋制
御信号とＤ−制御信号の伝搬遅延時間は必ずしも同一で
はなく、図８に示すように、Ｄ＋制御信号とＤ−制御信
号との間に遅延時間の差が生じる。この遅延時間の差に
より、差動信号Ｄ＋，Ｄ−の交差電圧が信号振幅の中心
電圧からずれてしまう。
御信号とＤ−制御信号の伝搬遅延時間は必ずしも同一で
はなく、図８に示すように、Ｄ＋制御信号とＤ−制御信
号との間に遅延時間の差が生じる。この遅延時間の差に
より、差動信号Ｄ＋，Ｄ−の交差電圧が信号振幅の中心
電圧からずれてしまう。
【００１０】一方、第二のモードは、第一のモードのよ
うな不具合がないことを特徴とする。第二のモードで
は、制御ＩＣ５からトランシーバ４に対してシングルエ
ンド０制御信号と差動１制御信号を送信することによ
り、差動信号Ｄ＋，Ｄ−を生成する。
うな不具合がないことを特徴とする。第二のモードで
は、制御ＩＣ５からトランシーバ４に対してシングルエ
ンド０制御信号と差動１制御信号を送信することによ
り、差動信号Ｄ＋，Ｄ−を生成する。
【００１１】図９は第二のモードにおける信号波形を示
す図である。図示のように、トランシーバ４は、シング
ルエンド０制御信号がローレベルの間は、制御ＩＣ５か
ら供給された差動１制御信号に基づいて差動信号Ｄ＋，
Ｄ−を生成する。具体的には、信号Ｄ＋の論理を差動１
制御信号とほぼ同じにし、かつ、信号Ｄ−の論理を差動
１制御信号とは逆にする。一方、シングルエンド０制御
信号がハイレベルになると、差動信号Ｄ＋，Ｄ−をとも
にローレベルにする。
す図である。図示のように、トランシーバ４は、シング
ルエンド０制御信号がローレベルの間は、制御ＩＣ５か
ら供給された差動１制御信号に基づいて差動信号Ｄ＋，
Ｄ−を生成する。具体的には、信号Ｄ＋の論理を差動１
制御信号とほぼ同じにし、かつ、信号Ｄ−の論理を差動
１制御信号とは逆にする。一方、シングルエンド０制御
信号がハイレベルになると、差動信号Ｄ＋，Ｄ−をとも
にローレベルにする。
【００１２】このように、第二のモードの場合、シング
ルエンド０制御信号がローレベルの間は、差動信号Ｄ
＋，Ｄ−は差動１制御信号の論理にのみ依存する。した
がって、差動信号Ｄ＋，Ｄ−の交差電圧は、信号振幅の
略中間電圧になり、信号品質を保証することができる。
ルエンド０制御信号がローレベルの間は、差動信号Ｄ
＋，Ｄ−は差動１制御信号の論理にのみ依存する。した
がって、差動信号Ｄ＋，Ｄ−の交差電圧は、信号振幅の
略中間電圧になり、信号品質を保証することができる。
【００１３】しかしながら、第二のモードの場合、制御
ＩＣ５からの差動１制御信号とシングルエンド０制御信
号を受信したトランシーバ４の内部で、ＵＳＢ伝送用の
差動信号Ｄ＋，Ｄ−を生成しなければならず、トランシ
ーバ４の内部構成が複雑になってしまう。
ＩＣ５からの差動１制御信号とシングルエンド０制御信
号を受信したトランシーバ４の内部で、ＵＳＢ伝送用の
差動信号Ｄ＋，Ｄ−を生成しなければならず、トランシ
ーバ４の内部構成が複雑になってしまう。
【００１４】また、制御ＩＣ５は必ずしも第二のモード
に対応しているとは限らず、第一のモードの制御信号し
か出力できない場合もある。このような場合、図８に示
すように、ＵＳＢ伝送用の差動信号の交差電圧が信号振
幅の中心電圧からずれることはやむを得なかった。
に対応しているとは限らず、第一のモードの制御信号し
か出力できない場合もある。このような場合、図８に示
すように、ＵＳＢ伝送用の差動信号の交差電圧が信号振
幅の中心電圧からずれることはやむを得なかった。
【００１５】本発明は、このような点に鑑みてなされた
ものであり、その目的は、ＵＳＢ伝送用の差動信号の交
差電圧が信号振幅の中心電圧からずれないようにしたト
ランシーバ、ＵＳＢ制御装置、プリンタ、およびＵＳＢ
制御方法を提供することにある。
ものであり、その目的は、ＵＳＢ伝送用の差動信号の交
差電圧が信号振幅の中心電圧からずれないようにしたト
ランシーバ、ＵＳＢ制御装置、プリンタ、およびＵＳＢ
制御方法を提供することにある。
【００１６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、外部から供給された複数の
制御信号の論理に基づいて生成されたデータを、ＵＳＢ
(Universal Serial Bus)ケーブル内の２本のデータ線に
供給するトランシーバにおいて、前記複数の制御信号に
基づいて所定の論理演算を行い、前記２本のデータ線に
供給される各データに対応する第１および第２の信号を
生成する論理演算回路と、前記第１および第２の信号を
所定のクロックに基づいて同期化する第１および第２の
同期回路と、を備え、前記第１および第２の同期回路の
出力に基づいて前記２本のデータ線の信号電位を設定す
るものである。
ために、請求項１の発明は、外部から供給された複数の
制御信号の論理に基づいて生成されたデータを、ＵＳＢ
(Universal Serial Bus)ケーブル内の２本のデータ線に
供給するトランシーバにおいて、前記複数の制御信号に
基づいて所定の論理演算を行い、前記２本のデータ線に
供給される各データに対応する第１および第２の信号を
生成する論理演算回路と、前記第１および第２の信号を
所定のクロックに基づいて同期化する第１および第２の
同期回路と、を備え、前記第１および第２の同期回路の
出力に基づいて前記２本のデータ線の信号電位を設定す
るものである。
【００１７】請求項１の発明では、論理演算回路の出力
をいったん第１および第２の同期回路で同期化した後に
２本のデータ線に供給するため、データ線同士の位相の
ずれが生じなくなり、２本のデータ線の交差電圧を信号
振幅の略中間電圧に設定できる。
をいったん第１および第２の同期回路で同期化した後に
２本のデータ線に供給するため、データ線同士の位相の
ずれが生じなくなり、２本のデータ線の交差電圧を信号
振幅の略中間電圧に設定できる。
【００１８】請求項２の発明では、送信バッファ、受信
バッファおよび第１および第２の同期回路をワンパッケ
ージにまとめるため、第１および第２の同期回路の出力
が送信バッファに入力されるまでの間の信号遅延時間を
小さくすることができる。
バッファおよび第１および第２の同期回路をワンパッケ
ージにまとめるため、第１および第２の同期回路の出力
が送信バッファに入力されるまでの間の信号遅延時間を
小さくすることができる。
【００１９】請求項３の発明では、送信バッファのイネ
ーブル端子に入力される信号も同期化するため、送信バ
ッファのデータ入力端子に入力される信号とイネーブル
端子に入力される信号との位相を合わせることができ
る。
ーブル端子に入力される信号も同期化するため、送信バ
ッファのデータ入力端子に入力される信号とイネーブル
端子に入力される信号との位相を合わせることができ
る。
【００２０】請求項４の発明では、第１および第２の同
期回路で同期化することにより生じる遅延を考慮に入れ
て、予め早めに制御信号を第１および第２の同期回路に
供給するため、第１および第２の同期回路がない場合と
同様のタイミングでＵＳＢケーブル３にデータを伝送す
ることができる。
期回路で同期化することにより生じる遅延を考慮に入れ
て、予め早めに制御信号を第１および第２の同期回路に
供給するため、第１および第２の同期回路がない場合と
同様のタイミングでＵＳＢケーブル３にデータを伝送す
ることができる。
【００２１】請求項５の発明では、ＵＳＢケーブル３内
の２本のデータ線に差動信号を送信する際、第２の制御
信号のみに基づいて差動信号を生成するため、データ線
同士の位相のずれをよりいっそうなくすことができる。
の２本のデータ線に差動信号を送信する際、第２の制御
信号のみに基づいて差動信号を生成するため、データ線
同士の位相のずれをよりいっそうなくすことができる。
【００２２】請求項６の発明では、ホストコンピュータ
２とプリンタとの間でＵＳＢ伝送するため、印字品質を
向上できる。
２とプリンタとの間でＵＳＢ伝送するため、印字品質を
向上できる。
【００２３】請求項７の発明では、外部から供給された
複数の制御信号の論理に基づいて生成されたデータを、
ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデー
タ線に供給するＵＳＢ制御方法において、前記複数の制
御信号に基づいて所定の論理演算を行い、前記２本のデ
ータ線に供給される各データに対応する第１および第２
の信号を生成する第１ステップと、前記第１および第２
の信号を所定のクロックに基づいて同期化する第２ステ
ップと、前記所定のクロックにより同期化された前記第
１および第２の信号に基づいて前記２本のデータ線の信
号電位を設定する第３ステップと、を備える。
複数の制御信号の論理に基づいて生成されたデータを、
ＵＳＢ(Universal Serial Bus)ケーブル内の２本のデー
タ線に供給するＵＳＢ制御方法において、前記複数の制
御信号に基づいて所定の論理演算を行い、前記２本のデ
ータ線に供給される各データに対応する第１および第２
の信号を生成する第１ステップと、前記第１および第２
の信号を所定のクロックに基づいて同期化する第２ステ
ップと、前記所定のクロックにより同期化された前記第
１および第２の信号に基づいて前記２本のデータ線の信
号電位を設定する第３ステップと、を備える。
【００２４】
【発明の実施の形態】以下、本発明に係るトランシー
バ、ＵＳＢ制御装置、プリンタ、およびＵＳＢ制御方法
について、図面を参照しながら具体的に説明する。以下
では、プリンタに内蔵されるＵＳＢ制御装置について主
に説明する。
バ、ＵＳＢ制御装置、プリンタ、およびＵＳＢ制御方法
について、図面を参照しながら具体的に説明する。以下
では、プリンタに内蔵されるＵＳＢ制御装置について主
に説明する。
【００２５】本実施形態は、ＵＳＢケーブル３内の２本
のデータ線に、クロックに同期化した信号を供給するこ
とにより、信号品質の向上を図ることを特徴とする。
のデータ線に、クロックに同期化した信号を供給するこ
とにより、信号品質の向上を図ることを特徴とする。
【００２６】本発明に係るＵＳＢ制御装置１は、図７と
同様に、トランシーバ４と、制御ＩＣ５と、ＣＰＵ６と
を備える。ＵＳＢ制御装置１は、ホストコンピュータ２
との間で、ＵＳＢケーブル３を介してデータの送受信を
行う。ホストコンピュータ２からＵＳＢ制御装置１に送
られるデータは、例えば印刷データであり、ＵＳＢ制御
装置からホストコンピュータ２に送られるデータは、例
えばプリンタのステータス情報である。
同様に、トランシーバ４と、制御ＩＣ５と、ＣＰＵ６と
を備える。ＵＳＢ制御装置１は、ホストコンピュータ２
との間で、ＵＳＢケーブル３を介してデータの送受信を
行う。ホストコンピュータ２からＵＳＢ制御装置１に送
られるデータは、例えば印刷データであり、ＵＳＢ制御
装置からホストコンピュータ２に送られるデータは、例
えばプリンタのステータス情報である。
【００２７】上述した第二のモードでＵＳＢ伝送を行う
場合は、制御ＩＣ５は、トランシーバ４に対して、差動
１制御信号とシングルエンド０制御信号を供給する。こ
れらの制御信号に基づいて、トランシーバ４は、ＵＳＢ
ケーブル３内の２本のデータ線に供給するための差動信
号Ｄ＋，Ｄ−を生成する。
場合は、制御ＩＣ５は、トランシーバ４に対して、差動
１制御信号とシングルエンド０制御信号を供給する。こ
れらの制御信号に基づいて、トランシーバ４は、ＵＳＢ
ケーブル３内の２本のデータ線に供給するための差動信
号Ｄ＋，Ｄ−を生成する。
【００２８】図１はトランシーバ４の内部構成を示すブ
ロック図である。図示のように、トランシーバ４は、差
動１制御信号とシングルエンド０制御信号とに基づいて
所定の論理演算を行うＡＮＤゲートＧ１，Ｇ２およびイ
ンバータＩＶ１，ＩＶ２（論理演算回路１１）と、ＡＮ
ＤゲートＧ１，Ｇ２の出力をクロックＣＬＫに同期化す
るフリップフロップ（同期回路）１２、１３と、アウト
プット・イネーブル信号をクロックＣＬＫに同期化する
フリップフロップ（同期回路）１４と、フリップフロッ
プ１２〜１４の出力をＵＳＢの電圧レベルにレベル変換
してＵＳＢケーブル３に供給する送信バッファ１５ａ，
１５ｂと、ＵＳＢケーブル３から伝送されてきたデータ
をロジックレベルにレベル変換する受信バッファ１６
ａ，１６ｂとを有する。
ロック図である。図示のように、トランシーバ４は、差
動１制御信号とシングルエンド０制御信号とに基づいて
所定の論理演算を行うＡＮＤゲートＧ１，Ｇ２およびイ
ンバータＩＶ１，ＩＶ２（論理演算回路１１）と、ＡＮ
ＤゲートＧ１，Ｇ２の出力をクロックＣＬＫに同期化す
るフリップフロップ（同期回路）１２、１３と、アウト
プット・イネーブル信号をクロックＣＬＫに同期化する
フリップフロップ（同期回路）１４と、フリップフロッ
プ１２〜１４の出力をＵＳＢの電圧レベルにレベル変換
してＵＳＢケーブル３に供給する送信バッファ１５ａ，
１５ｂと、ＵＳＢケーブル３から伝送されてきたデータ
をロジックレベルにレベル変換する受信バッファ１６
ａ，１６ｂとを有する。
【００２９】制御ＩＣ５から供給されたシングルエンド
０制御信号がハイレベルのときは、トランシーバ４内の
ＡＮＤゲートＧ１，Ｇ２の出力は常にローレベルにな
る。また、シングルエンド０制御信号がローレベルのと
きは、ＡＮＤゲートＧ１は差動１制御信号と同論理の信
号を出力し、ＡＮＤゲートＧ２は差動１制御信号の反転
信号を出力する。
０制御信号がハイレベルのときは、トランシーバ４内の
ＡＮＤゲートＧ１，Ｇ２の出力は常にローレベルにな
る。また、シングルエンド０制御信号がローレベルのと
きは、ＡＮＤゲートＧ１は差動１制御信号と同論理の信
号を出力し、ＡＮＤゲートＧ２は差動１制御信号の反転
信号を出力する。
【００３０】フリップフロップ１２，１３はそれぞれ、
ＡＮＤゲートＧ１，Ｇ２の出力をクロックＣＬＫの立ち
上がりでサンプリングし、フリップフロップ１４は、外
部から入力されたアウトプット・イネーブル信号ＯＥを
クロックＣＬＫの立ち上がりでサンプリングする。
ＡＮＤゲートＧ１，Ｇ２の出力をクロックＣＬＫの立ち
上がりでサンプリングし、フリップフロップ１４は、外
部から入力されたアウトプット・イネーブル信号ＯＥを
クロックＣＬＫの立ち上がりでサンプリングする。
【００３１】図２はＵＳＢケーブル３を介して伝送され
るデータの構造を示す図である。図示のように、ＵＳＢ
規格では、複数ビット（例えば、８ビット、１６ビッ
ト、３２ビット、６４ビット）からなるパケットを単位
としてデータを伝送する。各パケットは、パケットの先
頭を示すＳＯＰ(Start Of Packet)と、データ本体と、
パケットの終了を示すＥＯＰ(End Of Packet)とで構成
される。
るデータの構造を示す図である。図示のように、ＵＳＢ
規格では、複数ビット（例えば、８ビット、１６ビッ
ト、３２ビット、６４ビット）からなるパケットを単位
としてデータを伝送する。各パケットは、パケットの先
頭を示すＳＯＰ(Start Of Packet)と、データ本体と、
パケットの終了を示すＥＯＰ(End Of Packet)とで構成
される。
【００３２】ＥＯＰは、２ビット時間のシングルエンド
０と、それに続く１ビット時間の差動１とで構成され
る。ここで、シングルエンド０とは、ＵＳＢケーブル３
中の信号Ｄ＋，Ｄ−が双方とも０．８Ｖ未満の場合を指
し、差動１とは、信号Ｄ＋の信号レベルが信号Ｄ−の信
号レベルよりも大きい場合を指す。
０と、それに続く１ビット時間の差動１とで構成され
る。ここで、シングルエンド０とは、ＵＳＢケーブル３
中の信号Ｄ＋，Ｄ−が双方とも０．８Ｖ未満の場合を指
し、差動１とは、信号Ｄ＋の信号レベルが信号Ｄ−の信
号レベルよりも大きい場合を指す。
【００３３】本実施形態のトランシーバ４は、ＡＮＤゲ
ートＧ１，Ｇ２の出力をフリップフロップ１２，１３で
サンプリングするため、ＡＮＤゲートＧ１，Ｇ２の各出
力信号の位相ずれをなくすことができる。
ートＧ１，Ｇ２の出力をフリップフロップ１２，１３で
サンプリングするため、ＡＮＤゲートＧ１，Ｇ２の各出
力信号の位相ずれをなくすことができる。
【００３４】図３はフリップフロップ１２，１３の出力
波形を示すタイミング図である。同図に示すように、フ
リップフロップ１２，１３の各出力は、互いに論理が反
転する信号になるため、送信バッファ１５ａ，１５ｂか
らＵＳＢケーブル３に送信される差動信号Ｄ＋，Ｄ−の
交差電圧は信号振幅の略中間電圧になる。したがって、
信号の品質が向上し、タイミングのずれをなくすことが
できる。
波形を示すタイミング図である。同図に示すように、フ
リップフロップ１２，１３の各出力は、互いに論理が反
転する信号になるため、送信バッファ１５ａ，１５ｂか
らＵＳＢケーブル３に送信される差動信号Ｄ＋，Ｄ−の
交差電圧は信号振幅の略中間電圧になる。したがって、
信号の品質が向上し、タイミングのずれをなくすことが
できる。
【００３５】図４は第二のモードでＵＳＢ伝送する例を
示すタイミング波形図であり、時刻Ｔ１〜Ｔ４まではパ
ケットのデータ本体を伝送し、時刻Ｔ４以降にＥＯＰを
伝送する例を示している。図の時刻Ｔ１，Ｔ２，…，Ｔ
６は、フリップフロップ１２，１３でデータを取り込む
タイミングを示している。
示すタイミング波形図であり、時刻Ｔ１〜Ｔ４まではパ
ケットのデータ本体を伝送し、時刻Ｔ４以降にＥＯＰを
伝送する例を示している。図の時刻Ｔ１，Ｔ２，…，Ｔ
６は、フリップフロップ１２，１３でデータを取り込む
タイミングを示している。
【００３６】本実施形態では、ＡＮＤゲートＧ１，Ｇ２
の出力をフリップフロップ１２，１３で同期化した後に
送信バッファ１５ａ，１５ｂに供給するため、仮にＡＮ
ＤゲートＧ１，Ｇ２の各出力に位相ずれがあっても、フ
リップフロップ１２，１３の各出力の位相を揃えること
ができる。
の出力をフリップフロップ１２，１３で同期化した後に
送信バッファ１５ａ，１５ｂに供給するため、仮にＡＮ
ＤゲートＧ１，Ｇ２の各出力に位相ずれがあっても、フ
リップフロップ１２，１３の各出力の位相を揃えること
ができる。
【００３７】また、第二のモードでは、シングルエンド
０制御信号がローレベルの間は、差動１制御信号の論理
のみに基づいて差動信号Ｄ＋，Ｄ−を生成するため、第
一のモードに比べて、差動信号Ｄ＋，Ｄ−の交差電圧を
信号振幅の中間電圧に近い電圧に設定することができ
る。また、本実施形態のように、フリップフロップ１
２，１３で同期化したデータをデータ線に送信するよう
にすれば、よりいっそう交差電圧を中間電圧に近づける
ことができ、信号品質の向上が図れる。
０制御信号がローレベルの間は、差動１制御信号の論理
のみに基づいて差動信号Ｄ＋，Ｄ−を生成するため、第
一のモードに比べて、差動信号Ｄ＋，Ｄ−の交差電圧を
信号振幅の中間電圧に近い電圧に設定することができ
る。また、本実施形態のように、フリップフロップ１
２，１３で同期化したデータをデータ線に送信するよう
にすれば、よりいっそう交差電圧を中間電圧に近づける
ことができ、信号品質の向上が図れる。
【００３８】図４の例では、ＥＯＰを伝送する際、時刻
Ｔ５とＴ６の間で、シングルエンド０制御信号がハイレ
ベルになる時刻とほぼ同時刻に、差動１制御信号を変化
させている。このようにすると、従来は、信号Ｄ＋，Ｄ
−にグリッジが発生するという問題があったが、本実施
形態の場合、ＡＮＤゲートＧ１，Ｇ２の各出力をクロッ
クで同期化した後に差動信号Ｄ＋，Ｄ−を生成するた
め、シングルエンド０制御信号と差動１制御信号とがほ
ぼ同時に変化しても、グリッジが発生するおそれはな
い。
Ｔ５とＴ６の間で、シングルエンド０制御信号がハイレ
ベルになる時刻とほぼ同時刻に、差動１制御信号を変化
させている。このようにすると、従来は、信号Ｄ＋，Ｄ
−にグリッジが発生するという問題があったが、本実施
形態の場合、ＡＮＤゲートＧ１，Ｇ２の各出力をクロッ
クで同期化した後に差動信号Ｄ＋，Ｄ−を生成するた
め、シングルエンド０制御信号と差動１制御信号とがほ
ぼ同時に変化しても、グリッジが発生するおそれはな
い。
【００３９】なお、本実施形態の場合、トランシーバ４
の内部にフリップフロップ１２〜１４を設けるため、フ
リップフロップ１２〜１４でのサンプリング時間分だけ
信号が遅延してしまう。したがって、制御ＩＣ５は、ト
ランシーバ４に対して、フリップフロップ１２〜１４で
のサンプリング時間分だけ早めに、差動１制御信号とシ
ングルエンド０制御信号を供給する必要がある。
の内部にフリップフロップ１２〜１４を設けるため、フ
リップフロップ１２〜１４でのサンプリング時間分だけ
信号が遅延してしまう。したがって、制御ＩＣ５は、ト
ランシーバ４に対して、フリップフロップ１２〜１４で
のサンプリング時間分だけ早めに、差動１制御信号とシ
ングルエンド０制御信号を供給する必要がある。
【００４０】上述した実施形態では、第二のモードでＵ
ＳＢ伝送する例を説明したが、本発明は第一のモードで
ＵＳＢ伝送する際にも適用可能である。
ＳＢ伝送する例を説明したが、本発明は第一のモードで
ＵＳＢ伝送する際にも適用可能である。
【００４１】図５は第一のモードでＵＳＢ伝送する際の
タイミング波形図である。第一のモードの場合、制御Ｉ
Ｃ５からトランシーバ４に対してＤ＋制御信号とＤ−制
御信号が入力される。これらＤ＋制御信号とＤ−制御信
号との間に位相のずれがあっても、フリップフロップ１
２，１３でクロックＣＬＫに同期させるため、図示のよ
うに、ＵＳＢケーブルに伝送される差動信号Ｄ＋，Ｄ−
の位相ずれをなくすことができ、交差電圧は信号振幅の
中間電圧になる。
タイミング波形図である。第一のモードの場合、制御Ｉ
Ｃ５からトランシーバ４に対してＤ＋制御信号とＤ−制
御信号が入力される。これらＤ＋制御信号とＤ−制御信
号との間に位相のずれがあっても、フリップフロップ１
２，１３でクロックＣＬＫに同期させるため、図示のよ
うに、ＵＳＢケーブルに伝送される差動信号Ｄ＋，Ｄ−
の位相ずれをなくすことができ、交差電圧は信号振幅の
中間電圧になる。
【００４２】上述した実施形態では、プリンタに内蔵さ
れるＵＳＢ制御装置１を例に取って説明したが、本発明
は、プリンタ以外のＵＳＢインタフェースを有する各種
の電子機器にも適用可能である。
れるＵＳＢ制御装置１を例に取って説明したが、本発明
は、プリンタ以外のＵＳＢインタフェースを有する各種
の電子機器にも適用可能である。
【００４３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１および第２の同期回路で同期化した信号をＵ
ＳＢケーブル内の２本のデータ線に供給するため、デー
タ線同士の位相のずれが生じなくなり、２本のデータ線
の交差電圧を信号振幅の略中間電圧に設定することがで
きる。したがって、信号品質の向上が図れる。
れば、第１および第２の同期回路で同期化した信号をＵ
ＳＢケーブル内の２本のデータ線に供給するため、デー
タ線同士の位相のずれが生じなくなり、２本のデータ線
の交差電圧を信号振幅の略中間電圧に設定することがで
きる。したがって、信号品質の向上が図れる。
【図１】トランシーバ４の内部構成を示すブロック図。
【図２】ＵＳＢケーブル３を介して伝送されるデータの
構造を示す図。
構造を示す図。
【図３】フリップフロップ１２，１３の出力波形を示す
タイミング図。
タイミング図。
【図４】第二のモードでＵＳＢ伝送する例を示すタイミ
ング図。
ング図。
【図５】第一のモードでＵＳＢ伝送する際のタイミング
波形図。
波形図。
【図６】ＵＳＢケーブルの構造を示す図。
【図７】従来のＵＳＢ制御装置の概略構成を示すブロッ
ク図。
ク図。
【図８】第一のモードにおける信号波形を示す図。
【図９】第二のモードにおける信号波形を示す図。
１ ＵＳＢ制御装置 ２ ホストコンピュータ ３ ＵＳＢケーブル ４ トランシーバ ５ 制御ＩＣ ６ ＣＰＵ １１ 論理演算回路 １２〜１４ フリップフロップ １５ａ，１５ｂ 送信バッファ １６ａ，１６ｂ 受信バッファ
Claims (7)
- 【請求項１】外部から供給された複数の制御信号の論理
に基づいて生成されたデータを、ＵＳＢ(Universal Ser
ial Bus)ケーブル内の２本のデータ線に供給するトラン
シーバにおいて、 前記複数の制御信号に基づいて所定の論理演算を行い、
前記２本のデータ線に供給される各データに対応する第
１および第２の信号を生成する論理演算回路と、 前記第１および第２の信号を所定のクロックに基づいて
同期化する第１および第２の同期回路と、を備え、 前記第１および第２の同期回路の出力に基づいて前記２
本のデータ線の信号電位を設定することを特徴とするト
ランシーバ。 - 【請求項２】前記第１および第２の同期回路の各出力端
子と対応する前記データ線との間にそれぞれ接続される
送信バッファと、 前記データ線を介して送られてきたデータの信号レベル
を変換する受信バッファと、を備えることを特徴とする
請求項１に記載のトランシーバ。 - 【請求項３】前記送信バッファから対応する前記データ
線にデータを供給するか否かを切り替える外部入力のイ
ネーブル信号を前記所定のクロックに基づいて同期化す
る第３の同期回路を備え、 前記送信バッファは、前記第３の同期回路の出力が入力
されるイネーブル端子を有し、該イネーブル端子の論理
により、前記２本のデータ線に有効なデータを供給する
か否かを切り替えることを特徴とする請求項２に記載の
トランシーバ。 - 【請求項４】請求項１〜４のいずれかに記載のトランシ
ーバに前記複数の制御信号を供給する制御回路を備え、 前記制御回路は、前記第１および第２の信号を前記第１
および第２の同期回路で同期化することにより生じる信
号遅延を考慮に入れて、前記制御信号の供給タイミング
を決定することを特徴とするＵＳＢ制御装置。 - 【請求項５】前記制御回路は、請求項１〜３のいずれか
に記載のトランシーバに対して、前記複数の制御信号と
して、第１および第２の制御信号を供給し、 前記トランシーバは、前記第１の制御信号が第１の論理
の場合には、前記第２の制御信号の論理に応じて前記２
本のデータ線の論理を変化させ、かつ、前記第１の制御
信号が第２の論理の場合には、前記２本のデータ線の論
理を固定にすることを特徴とするＵＳＢ制御装置。 - 【請求項６】請求項４または５に記載のＵＳＢ制御装置
を内蔵するプリンタ。 - 【請求項７】外部から供給された複数の制御信号の論理
に基づいて生成されたデータを、ＵＳＢ(Universal Ser
ial Bus)ケーブル内の２本のデータ線に供給するＵＳＢ
制御方法において、 前記複数の制御信号に基づいて所定の論理演算を行い、
前記２本のデータ線に供給される各データに対応する第
１および第２の信号を生成する第１ステップと、 前記第１および第２の信号を所定のクロックに基づいて
同期化する第２ステップと、 前記所定のクロックにより同期化された前記第１および
第２の信号に基づいて前記２本のデータ線の信号電位を
設定する第３ステップと、を備えることを特徴とするＵ
ＳＢ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34367699A JP2001160817A (ja) | 1999-12-02 | 1999-12-02 | トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34367699A JP2001160817A (ja) | 1999-12-02 | 1999-12-02 | トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160817A true JP2001160817A (ja) | 2001-06-12 |
Family
ID=18363392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34367699A Pending JP2001160817A (ja) | 1999-12-02 | 1999-12-02 | トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431526B1 (ko) * | 2002-04-02 | 2004-05-13 | 주식회사 하이닉스반도체 | 크로스오버 전압 자동 조정 ｕｓｂ 송수신기 |
-
1999
- 1999-12-02 JP JP34367699A patent/JP2001160817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431526B1 (ko) * | 2002-04-02 | 2004-05-13 | 주식회사 하이닉스반도체 | 크로스오버 전압 자동 조정 ｕｓｂ 송수신기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100434833B1 (ko) | 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기 | |
| TWI411956B (zh) | 以位元時脈與平行資料轉換發送及／或接收序列資料的方法與系統 | |
| US6715094B2 (en) | Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers | |
| US20070294440A1 (en) | Sd (Secure Digital) Card and Host Controller | |
| KR101441028B1 (ko) | 시리얼 ｉ／ｏ 버스트 게이팅을 이용한 저전력 ｓｅｒｄｅｓ 아키텍처 | |
| US20130235944A1 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus | |
| US6693678B1 (en) | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates | |
| JP2000324135A (ja) | 信号切り替え回路及び信号切り替え方法 | |
| JP5096024B2 (ja) | Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法 | |
| US7920079B2 (en) | Serial signal receiving device, serial transmission system and serial transmission method | |
| US7089467B2 (en) | Asynchronous debug interface | |
| TWI806866B (zh) | 電路裝置、電子機器、束線器及資料傳送方法 | |
| US7489915B2 (en) | Squelch circuit and communication apparatus used with the same | |
| EP1071998B1 (en) | High speed data bus driver | |
| US6788109B2 (en) | Asynchronous data transfer between logic box with synchronization circuit | |
| JP3721905B2 (ja) | Ｕｓｂ制御装置、プリンタおよびｕｓｂ制御方法 | |
| JP2001160817A (ja) | トランシーバ、ｕｓｂ制御装置、プリンタ、およびｕｓｂ制御方法 | |
| JP6596901B2 (ja) | データ転送制御装置及びそれを用いた電子機器 | |
| JP2000324200A (ja) | インタフェース回路 | |
| KR100785286B1 (ko) | 동기식전송시스템의 인터페이스용 변환회로 | |
| KR100548533B1 (ko) | 패킷 명령어 구동형 메모리 | |
| US20220358064A1 (en) | Data transmission system and operation method thereof | |
| US20240184730A1 (en) | Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus | |
| JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
| CN112486883A (zh) | 单线读写通讯系统及方法 |