JP2001156221A - Lsiデバイスの実装板及びその製造方法 - Google Patents

Lsiデバイスの実装板及びその製造方法

Info

Publication number
JP2001156221A
JP2001156221A JP33613499A JP33613499A JP2001156221A JP 2001156221 A JP2001156221 A JP 2001156221A JP 33613499 A JP33613499 A JP 33613499A JP 33613499 A JP33613499 A JP 33613499A JP 2001156221 A JP2001156221 A JP 2001156221A
Authority
JP
Japan
Prior art keywords
connection terminal
resin
lattice
point metal
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33613499A
Other languages
English (en)
Other versions
JP4124544B2 (ja
Inventor
Takao Akai
孝夫 赤井
Atsukazu Shimizu
敦和 清水
Atsushi Kikuchi
敦 菊池
Takumi Ihara
匠 井原
Yasushi Yamabe
泰史 山邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33613499A priority Critical patent/JP4124544B2/ja
Publication of JP2001156221A publication Critical patent/JP2001156221A/ja
Application granted granted Critical
Publication of JP4124544B2 publication Critical patent/JP4124544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】表面実装型のLSIデバイスを表面実装基板に
実装する場合に、実装工程を削減し、実装信頼性を向上
する。 【解決手段】LSIデバイスの接続端子群に対応して配
置された格子状の低融点金属及び樹脂を有する実装板
を、LSIデバイスと表面実装基板の間に配置して熱工
程を加え、LSIデバイスを表面実装基板に実装する。
本発明によれば、従来必要であったボール仮付け工程を
省略することができると共に、ボール仮付けのための専
用マスク類等の治具が不要になり、実装工程を簡略化す
ることができる。また、低融点金属相互間が樹脂により
絶縁されるので、低融点金属が短絡される恐れがない。
更に、LSIデバイスと表面実装基板の接合が樹脂によ
り補強されるので、LSIデバイスと表面実装基板の接
合の機械的強度を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型のLS
Iデバイスを表面実装基板に実装する場合に使用する実
装板及びその製造方法に関する。
【0002】
【従来の技術】通常、LSIデバイスは実装基板に実装
され、他のLSIデバイス等と組み合わされて所定の機
能を持つシステムが構成される。LSIデバイスの実装
形態には、リード挿入型であるDIP(Dual In-line P
ackage)型や多ピン化に対応したPGA(Pin Grid Arr
ay)型などがあるが、現在では実装効率の観点から表面
実装型であるBGA(Ball Grid Array )型が主流にな
っている。
【0003】BGA型は、LSIデバイスの格子状の接
続端子に半田等の低融点金属のボールを接合させたもの
で、そのLSIデバイスを表面実装基板の上に載せて加
熱すると、低融点金属のボールがLSIデバイスの接続
端子と表面実装基板の接続端子を接合するものである。
【0004】図14は、従来のBGA型のLSIデバイ
スの実装工程の説明図で、図14(1)は実装前の断面
図であり、図14(2)は実装後の断面図である。図1
4(1)に示すように、LSIデバイス17は、キャッ
プ14内にチップ15を有し、チップ15の接続端子2
1は、多層基板16内の配線22により多層基板16の
下面に設けられた接続端子18に接続される。
【0005】接続端子18には、半田等の低融点金属の
ボール61が接合されており、それぞれのボール61
は、表面実装基板20の接続端子19の上に載るように
位置合わせされる。この状態で、半田等の低融点金属の
融点以上の温度に加熱する。
【0006】図14(2)は、半田等の低融点金属のボ
ール61が加熱されて溶融し、LSIデバイス17の接
続端子18と表面実装基板20の接続端子19を接合し
た状態を示す。このように従来のBGA型のLSIデバ
イス17は、低融点金属の接続部62が、LSIデバイ
ス17と表面実装基板20を電気的に接続する同時に機
械的に接合する。
【0007】図15は、従来のBGA型のLSIデバイ
ス17のボール付け工程と実装工程の概略のフローチャ
ートである。LSIデバイス17のボール付け工程で
は、まず、LSIデバイス17の接続端子18にフラッ
クスを塗布し(S1)、そのフラックスを塗布した位置
にボール61を仮載せする(S2)。この場合、フラッ
クスを塗布する工程(S1)及びボール61を仮載せす
る工程(S2)の両者において、接続端子18と同じ配
列のマスク等の治具が必要である。
【0008】次に、ボール61を接続端子18に仮載せ
した状態で、半田等の低融点金属の融点以上の温度に加
熱し、ボール61を接続端子18に接合する(S3)。
その後、ボール61と接続端子18を洗浄して(S4)
ボール付け工程を終了する。
【0009】LSIデバイス17の実装工程は、まず、
表面実装基板20の接続端子19に半田等の低融点金属
を塗布し(S5)、LSIデバイス17を表面実装基板
20の上に搭載し(S6)、ボール61と接続端子19
の位置を合わせる。そして、半田等の低融点金属の融点
以上の温度に加熱し、LSIデバイス17の接続端子1
8を表面実装基板20の接続端子19に接合する(S
7)。
【0010】
【発明が解決しようとする課題】BGA型のLSIデバ
イス17は、実装効率が高く多ピン化への対応も可能で
あるが、LSIデバイス17の接続端子18に半田等の
低融点金属のボール61を接合するのに多数の工程を要
し、接続端子18にフラックスを塗布しボール61を仮
載せするのに専用マスク等の治具が必要である。
【0011】また、半田等の低融点金属の接続部62
は、接続端子18、19を電気的に接続する同時に、L
SIデバイス17と表面実装基板20を機械的に接合す
る役目を果たすが、半田等の低融点金属は機械的強度が
低く、実装後の信頼性が低いという課題がある。
【0012】また、従来のBGA型のLSIデバイス1
7は、半田等の低融点金属の接続部62の間隔が極めて
小さいので、半田ブリッジや微小なゴミにより接続部6
2が短絡する恐れがある。更に、接続部62において信
号配線の特性インピーダンスにミスマッチが生じ、LS
Iデバイス17と表面実装基板20の間の接合部62で
インピーダンス整合がとれず、高速のLSIデバイス1
7を表面実装基板20に搭載した場合に誤動作が生じる
恐れがある。
【0013】そこで、本発明の目的は、表面実装型のL
SIデバイスを表面実装基板に実装する場合に、実装工
程を削減することができるLSIデバイスの実装板及び
その製造方法を提供することにある。
【0014】また、本発明の他の目的は、表面実装型の
LSIデバイスを表面実装基板に実装する場合に、実装
信頼性を向上することができるLSIデバイスの実装板
及びその製造方法を提供することにある。
【0015】更に、本発明の他の目的は、表面実装型の
LSIデバイスを表面実装基板に実装する場合に、イン
ピーダンス整合が可能なLSIデバイスの実装板及びそ
の製造方法を提供することにある。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一つの側面は、LSIデバイスの接続端
子群に対応して配置された格子状の低融点金属及び樹脂
を有する実装板を、LSIデバイスと表面実装基板の間
に配置して熱工程を加え、LSIデバイスを表面実装基
板に実装することを特徴とする。
【0017】本発明によれば、従来必要であったボール
仮付け工程を省略することができると共に、ボール仮付
けのための専用マスク類等の治具が不要になり、実装工
程を簡略化することができる。また、低融点金属相互間
が樹脂により絶縁されるので、低融点金属が短絡される
恐れがない。更に、LSIデバイスと表面実装基板の接
合が樹脂により補強されるので、LSIデバイスと表面
実装基板の接合の機械的強度を向上させることができ
る。
【0018】上記の目的を達成するために、本発明の別
の側面は、格子状の第1の接続端子群を有する表面実装
型のLSIデバイスを、前記第1の接続端子群に接続さ
れる格子状の第2の接続端子群を有する表面実装基板に
実装する実装板において、前記第1と第2の接続端子群
に対応して配置された格子状の低融点金属と、前記格子
状の低融点金属と一体に形成され、前記低融点金属のそ
れぞれを絶縁する樹脂とを有することを特徴とする。
【0019】本発明によれば、LSIデバイスを表面実
装基板に実装する場合において、単一の熱工程により、
低融点金属による接合と樹脂による接合を同時に行うこ
とができ、実装工程を簡略化することができる。また、
低融点金属による接合が樹脂による接合で補強されるの
で、実装の機械的強度を向上させることができる。更
に、低融点金属の間に樹脂が存在するので、低融点金属
が短絡する恐れがなく、信頼性の高い接続を行うことが
できる。
【0020】また、上記の発明において、その好ましい
態様は、前記格子状の低融点金属の間に、接地用の導電
部材が設けられることを特徴とする。
【0021】本発明によれば、格子状の低融点金属の中
間に接地用の導電部材が設けられるので、LSIデバイ
スと表面実装基板をストリップライン構造又は同軸構造
に近いシールド構造で接続することができる。従って、
LSIデバイスと表面実装基板の間の接続端子において
もインピーダンスを整合させることができると共に、低
融点金属相互間の干渉がなくなり、外部からのノイズの
侵入を防止することができる。
【0022】また、上記の発明において、その好ましい
態様は、前記格子状の低融点金属の間に、スリット又は
前記樹脂と熱膨張係数が異なる部材が設けられることを
特徴とする。
【0023】本発明によれば、格子状の低融点金属の中
間にスリット又は熱膨張係数が異なる部材が設けられる
ので、実装するLSIデバイスの熱膨張による変形を吸
収することができる。従って、LSIデバイス及び表面
実装基板に無理な力が加わることを防止し、実装の機械
的強度を向上させることができる。
【0024】更に、上記の発明において、その好ましい
態様は、前記LSIデバイスが接合される面に、前記L
SIデバイスを嵌め込み可能な窪みが設けられることを
特徴とする。
【0025】本発明によれば、LSIデバイスが接合さ
れる面にLSIデバイスを嵌め込み可能な窪みが設けら
れるので、LSIデバイスと実装板の位置合わせが容易
になり、実装工程を簡略化することができる。更に、実
装板の周辺部の樹脂がLSIデバイスの側面を表面実装
基板に接合するので、LSIデバイスの実装強度を向上
させることができる。
【0026】また、上記の目的を達成するために、本発
明の別の側面は、格子状の第1の接続端子群を有する表
面実装型のLSIデバイスを、前記第1の接続端子群に
接続される格子状の第2の接続端子群を有する表面実装
基板に実装する実装板の製造方法において、棒状の低融
点金属と棒状の樹脂とを、前記棒状の低融点金属及び棒
状の前記樹脂の長手方向に垂直な方向に、かつ、前記低
融点金属が前記第1と第2の接続端子群に対応するよう
に交互に重ね合わせて直方体を形成し、前記直方体を、
前記樹脂の硬化温度より低い温度で加熱して一体化し、
一体化した前記直方体を、前記棒状の低融点金属及び前
記棒状の樹脂の長手方向に垂直な方向に所定の厚さに切
断することを特徴とする。
【0027】本発明によれば、棒状の低融点金属と棒状
の樹脂を重ね合わせて実装板を形成するので、多種多様
なLSIデバイスの接続端子の配列に対して、低融点金
属の棒の配列を容易に対応させることができる。
【0028】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を説明する。しかしながら、かかる実施の形
態例が、本発明の技術的範囲を限定するものではない。
【0029】図1は、本発明の実施の形態の実装板の構
成図である。本実施の形態の実装板13は、図1(1)
に示すように、例えば0.5〜0.6mm程度の厚さt
を有し、実装するLSIデバイスと表面実装基板の接続
端子に対応して格子状に配置された半田等の低融点金属
12と、低融点金属12と一体に形成され、低融点金属
12のそれぞれを絶縁する硬化前のエポキシ等の樹脂1
1とを有する。
【0030】図1(2)は、本実施の形態の実装板13
をLSIデバイス17と表面実装基板20の間に配置し
た接合前の断面図である。即ち、実装板13の低融点金
属12は、LSIデバイス17の接続端子18と表面実
装基板20の接続端子19に対応する位置に位置決めさ
れ、低融点金属12の融点以上の温度に加熱されて接続
端子18と接続端子19を接合する。なお、樹脂11
は、低融点金属12の融点より低い硬化温度を有する。
【0031】図1(3)は、実装板13が低融点金属1
2の融点以上の温度に加熱され、LSIデバイス17が
表面実装基板20に実装された場合の部分拡大図であ
る。図1(3)に示すように、低融点金属12は、溶融
後に硬化し、多層基板16の接続端子18と表面実装基
板20の接続端子19を接合する。一方、樹脂11は、
低融点金属12の溶融後に硬化し、多層基板16と表面
実装基板20の対向面の接続端子18、19以外の部分
を接合する。
【0032】このように本実施の形態の実装板13を使
用すれば、ボール付け工程が不要になり実装工程が簡略
化されると共に、リフロー等の熱工程により、低融点金
属12による接合と樹脂11による接合を同時に行うこ
とができる。
【0033】従って、表面実装型のLSIデバイス17
を表面実装基板20に実装する場合に、低融点金属12
による接合が樹脂11による接合で補強されるので、実
装の機械的強度を向上させることができる。また、低融
点金属12の間には絶縁物である樹脂11が存在するの
で、低融点金属12が短絡する恐れがなく、信頼性の高
い接続を行うことができる。
【0034】図2は、本実施の形態の加熱工程の温度変
化の例である。図2では、低融点金属12として融点が
183℃の半田を用い、樹脂11の硬化温度が約150
℃の場合について説明する。
【0035】図1(2)のように、実装板13をLSI
デバイス17と表面実装基板20の間に挿入した状態
で、時間t1 から時間t2まで温度を約150℃に保持
する。この期間は、例えば約5〜6分であり、樹脂11
が溶融しながら徐々に硬化し、フラックスが活性化して
半田の接合が容易になる。
【0036】次に、樹脂11の硬化が完了する前に、時
間t2から時間t3までの例えば約10〜20秒間、1
83℃以上の温度に加熱する。この期間に半田が溶融
し、表面実装基板20の接続端子19と多層基板16の
接続端子18との間で、実装板13が微妙に動き、正し
い位置に自動的に位置合わせされる。時間t3以降は温
度を降下させて半田を硬化させ、実装工程を終了する。
【0037】このように本実施の形態の実装板13は、
溶融した半田と硬化前の樹脂11により正しい位置に自
動的に位置合わせされるので、多層基板16と表面実装
基板20の接続端子18、19の多少のずれを吸収し、
機械的強度の高い接合を行うことができる。
【0038】図3は、本発明の実施の形態の実装板13
の製造工程の説明図である。本実施の形態の実装板13
を製造するには、まず、図3(1)に示す所定の長さの
半田等の低融点金属の棒25と、図3(2)に示す硬化
前のエポキシ等の樹脂の棒26を交互に重ね合わせ、図
3(3)に示すように、半田等の低融点金属の棒25が
実装するLSIデバイス17の接続端子18の配列と同
じになるような直方体27を形成する。
【0039】次に、この直方体27を樹脂硬化温度より
も低い温度で加熱し、低融点金属の棒25と樹脂の棒2
6を接合させて一体化する。そして、一体化した直方体
27を、図1(1)のように所定の厚さtに切り出して
実装板13を形成する。
【0040】このように本実施の形態の実装板13は、
低融点金属の棒25と樹脂の棒26を重ね合わせて形成
するので、多種多様なLSIデバイス17の接続端子1
8の配列に対して、低融点金属の棒25の配列を容易に
対応させることができる。
【0041】図4は、本発明の他の実施の形態の実装板
13の製造工程の説明図である。本実施の形態の実装板
13は、図3の場合と同様に、半田等の低融点金属の棒
25と硬化前のエポキシ等の樹脂の棒26を交互に重ね
合わせ、図4(3)に示すような直方体27を形成す
る。
【0042】ただし本実施の形態では、図4(2)に示
すように、樹脂の棒26が低融点金属の棒25の周囲を
囲むように構成されるので、以下に示すように、低融点
金属の棒25を任意の形状にすることができる。
【0043】図5は、本発明の他の実施の形態の実装板
13の説明図である。本実施の形態の実装板13は、図
4に示したように、樹脂の棒26が低融点金属の棒25
の周囲を囲むように構成されるので、低融点金属12の
断面形状を、LSIデバイス17及び表面実装基板20
の接続端子18、19の形状に合わせて任意の形状にす
ることができる。
【0044】即ち、図5(1)は低融点金属12の断面
が円の場合であり、図5(2)は菱形の場合であり、図
5(3)は楕円の場合である。本実施の形態の実装板1
3によれば、低融点金属12の断面形状をLSIデバイ
ス17及び表面実装基板20の接続端子18、19の形
状に合わせることができ、実装の機械的強度を向上させ
ることができる。
【0045】図6は、本発明の他の実施の形態の実装板
13の断面図である。本実施の形態の実装板13は、図
4の場合とほぼ同様の構成であるが、低融点金属12を
囲む一組の樹脂11と他の一組の樹脂11の間に、例え
ば、金属板、金属箔又は金属網等の導電部材31を一方
向に挿入する。そして、それぞれの導電部材31は、接
続線32により表面実装基板20の接地端子に接続され
る。
【0046】本実施の形態の実装板13によれば、LS
Iデバイス17及び表面実装基板20の間をストリップ
ライン構造で接続することができ、実装板13の部分に
おいても信号線のインピーダンスを整合させることがで
きる。
【0047】図7は、本発明の他の実施の形態の実装板
13の断面図である。本実施の形態の実装板13は、図
6の場合とほぼ同様の構成であるが、低融点金属12を
囲む一組の樹脂11と他の一組の樹脂11の間に導電部
材31を縦・横両方向に挿入する。そして、それぞれの
導電部材31は、接続線32により表面実装基板20の
接地端子に接続される。
【0048】本実施の形態の実装板13によれば、LS
Iデバイス17及び表面実装基板20を同軸構造に近い
シールド構造で接続することができ、低融点金属12相
互間の干渉がなくなり、また、外部からのノイズの侵入
を防止することができる。
【0049】図8は、本発明の他の実施の形態の実装板
13の製造工程の説明図である。本実施の形態の実装板
13は、図4の場合と同様に、半田等の低融点金属の棒
25と硬化前のエポキシ等の樹脂の棒26を交互に重ね
合わせ、図8(3)に示すような直方体27を形成す
る。ただし、本実施の形態の樹脂の棒26は、図8
(2)に示すような切り欠き35が設けられる。
【0050】この直方体27を加熱して一体化し、所定
の厚さtに切り出して実装板13が形成されるが、本実
施の形態の実装板13は、樹脂11の中に、図8(3)
に示すスリット36が形成される。従って、スリット3
6がLSIデバイス17の熱膨張による変形を吸収し、
LSIデバイス17及び表面実装基板20に無理な力が
加わることを防止し、実装の機械的強度を向上させるこ
とができる。
【0051】図9は、本発明の他の実施の形態の実装板
13の製造工程の説明図である。本実施の形態の実装板
13は、図8に示した構造とほぼ同様であるが、図9
(1)に示す半田等の低融点金属の棒25と、図9(2
a)に示す硬化前のエポキシ等の樹脂の棒26と、図9
(2b)に示す熱膨張係数が異なる部材の棒41を交互
に重ね合わせ、図9(3)に示すような直方体27を形
成する。この場合に、樹脂の棒26は、熱膨張係数が異
なる部材の棒41が嵌め込まれる切り欠き35が設けら
れる。
【0052】この直方体27を加熱して一体化し、所定
の厚さtに切り出して実装板13が形成されるが、本実
施の形態の実装板13は、樹脂11の中に、図9(3)
に示す熱膨張係数が異なる部材の棒41が組み込まれ
る。
【0053】従って、熱膨張係数が異なる部材41によ
り、実装するLSIデバイス17の熱膨張による変形を
補償できるので、表面実装基板20及びLSIデバイス
17に無理な力が加わることを防止し、実装の信頼性を
向上させることができる。
【0054】図10は、本発明の他の実施の形態の実装
板13の構成図である。本実施の形態の実装板13は、
図10(1)に示すように、半田等の低融点金属12と
硬化前のエポキシ等の樹脂11が一体に形成され、LS
Iデバイス17が実装される面に、LSIデバイス17
が嵌め込まれる窪み45が設けられる。また、窪み45
には、LSIデバイス17の嵌め込み方向を規定するイ
ンデックス46が設けられる。
【0055】図10(2)は、実装板13をLSIデバ
イス17と表面実装基板20の間に配置した加熱前の断
面図である。即ち、本実施の形態では、LSIデバイス
17は、実装板13の窪み45に嵌め込まれ、表面実装
基板20と位置合わせが行われる。このため、本実施の
形態の実装板13では、LSIデバイス17の接続端子
18と実装板13の位置合わせが省略でき、実装工程を
簡略化することができる。
【0056】図10(3)は、実装板13が低融点金属
12の融点以上の温度に加熱され、LSIデバイス17
が表面実装基板20に実装された場合の部分拡大図であ
る。図10(3)に示すように、低融点金属12は、溶
融後に硬化して多層基板16に設けられた接続端子18
と、表面実装基板20の接続端子19を接合する。一
方、樹脂11は、溶融後に硬化して、多層基板16と表
面実装基板20の対向面の接続端子18、19以外の部
分を接合する。更に、本実施の形態の実装板13は、周
辺部の樹脂11がLSIデバイス17の側面を表面実装
基板20に接合するので、LSIデバイス17の実装強
度を向上させることができる。
【0057】図11は、本発明の実施の形態の実装板1
3の製造方法の説明図である。本実施の形態の実装板1
3の製造方法は、型51の中にLSIデバイス17の接
続端子18に対応するように低融点金属の棒25を立て
て配列し、型51の中に溶融させた熱可塑性の樹脂を流
し込む。その後、樹脂を冷却し、樹脂と低融点金属の棒
25が一体化した直方体を形成する。一体化した直方体
を、低融点金属の棒25の長手方向に垂直な方向に所定
の厚さtに切断して実装板13を形成することは上述の
実施の形態と同様である。
【0058】本実施の形態の実装板13の製造方法によ
れば、型51の中に溶融させた熱可塑性の樹脂を流し込
むので、樹脂と低融点金属の棒25が一体化した直方体
を容易に形成することができる。
【0059】図12は、本発明の他の実施の形態の実装
板13の製造方法の説明図である。本実施の形態の実装
板13の製造方法は、型51の中にLSIデバイス17
の接続端子18に対応するように低融点金属の棒25を
横に並べて配列し、型51の中に溶融させた熱可塑性の
樹脂を流し込む。その後に実装板13を形成する工程
は、上述の実施の形態と同様である。
【0060】本実施の形態の実装板13の製造方法にお
いても、型51の中に溶融させた熱可塑性の樹脂を流し
込むので、樹脂と低融点金属の棒25が一体化した直方
体を容易に形成することができる。
【0061】図13は、本発明の他の実施の形態の実装
板13の製造工程の説明図である。本実施の形態の実装
板13は、金属板等の導電部材55に、エッチング又は
機械加工により大口径の孔56と小口径の孔57を設
け、その孔56、57の中に、小口径の孔57とほぼ同
じ口径の低融点金属の棒25を挿入する。
【0062】次に、大口径の孔56と低融点金属の棒2
5の間に溶融させた熱可塑性の樹脂を流し込み、樹脂と
低融点金属の棒25及び導電部材55が一体になった直
方体27を形成する。
【0063】次に、一体化した直方体27を使用する厚
さに切断し、実装板13を形成することは上述の実施の
形態と同様である。本実施の形態の実装板13によれ
ば、低融点金属12が樹脂により絶縁されるので、低融
点金属12が短絡する恐れがない。また、LSIデバイ
ス17と表面実装基板20の接合が樹脂により補強され
るので、LSIデバイス17の実装信頼性を向上させる
ことができる。
【0064】また、小口径の孔57に挿入した低融点金
属12を接地すれば、導電部材55は接地電位になる。
従って、本実施の形態の実装板13は、同軸構造に近い
シールド構造をとることができ、高速のLSIデバイス
を実装した場合の誤動作を減少させることができる。
【0065】本発明の保護範囲は、上記の実施の形態に
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。
【0066】
【発明の効果】以上、本発明によれば、従来必要であっ
たボール仮付け工程を省略することができると共に、ボ
ール仮付けのための専用マスク類等の治具が不要にな
り、実装工程を簡略化することができる。また、低融点
金属相互間が樹脂により絶縁されるので、低融点金属が
短絡される恐れがない。更に、LSIデバイスと表面実
装基板の接合が樹脂により補強されるので、LSIデバ
イスと表面実装基板の接合の機械的強度を向上させるこ
とができる。
【0067】また、本発明によれば、格子状の低融点金
属の中間に接地用の導電部材が設けられるので、LSI
デバイスと表面実装基板をストリップライン構造又は同
軸構造に近いシールド構造で接続することができる。従
って、LSIデバイスと表面実装基板の間の実装板にお
いてもインピーダンスを整合させることができると共
に、低融点金属相互間の干渉がなくなり、外部からのノ
イズの侵入を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の実装板の構成図である。
【図2】加熱工程の温度変化の例である。
【図3】本発明の実施の形態の実装板の製造工程の説明
図である。
【図4】本発明の他の実施の形態の実装板の製造工程の
説明図である。
【図5】本発明の実施の形態の実装板の導体部の形状例
である。
【図6】一方向に導電部材を挿入した実装板の断面図で
ある。
【図7】縦・横両方向に導電部材を挿入した実装板の断
面図である。
【図8】本発明の他の実施の形態の実装板の製造工程の
説明図である。
【図9】本発明の他の実施の形態の実装板の製造工程の
説明図である。
【図10】本発明の他の実施の形態の実装板の構成図で
ある。
【図11】低融点金属を立てて配列し、溶融させた樹脂
を流し込む製造方法の説明図である。
【図12】低融点金属を横に配列し、溶融させた樹脂を
流し込む製造方法の説明図である。
【図13】本発明の他の実施の形態の実装板の製造工程
の説明図である。
【図14】従来のLSIデバイスの実装工程の説明図で
ある。
【図15】従来のボール付け工程と実装工程のフローチ
ャートである。
【符号の説明】
11 樹脂 12 低融点金属 13 実装板 17 LSIデバイス 18、19 接続端子 20 表面実装基板 25 低融点金属の棒 26 樹脂の棒 27 直方体 31、55 導電部材 36 スリット 41 熱膨張係数の異なる部材の棒 45 窪み 51 型 56、57 孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 敦 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 井原 匠 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 山邉 泰史 福島県会津若松市門田町工業団地4番地 株式会社富士通東北エレクトロニクス内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスを、前記第1の接続端子群に接続
    される格子状の第2の接続端子群を有する表面実装基板
    に実装する実装板において、 前記第1と第2の接続端子群に対応して配置された格子
    状の低融点金属と、 前記格子状の低融点金属と一体に形成され、前記低融点
    金属のそれぞれを絶縁する樹脂とを有することを特徴と
    する実装板。
  2. 【請求項2】請求項1において、 更に、前記格子状の低融点金属の間に、接地用の導電部
    材が設けられることを特徴とする実装板。
  3. 【請求項3】請求項1において、 更に、前記格子状の低融点金属の間に、スリット又は前
    記樹脂と熱膨張係数が異なる部材が設けられることを特
    徴とする実装板。
  4. 【請求項4】請求項1において、 更に、前記LSIデバイスが接合される面に、前記LS
    Iデバイスを嵌め込み可能な窪みが設けられることを特
    徴とする実装板。
  5. 【請求項5】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスを、前記第1の接続端子群に接続
    される格子状の第2の接続端子群を有する表面実装基板
    に実装する実装板において、 前記第1と第2の接続端子群に対応する格子状の孔が設
    けられた接地用の導電部材と、 前記孔の中に充填された樹脂と、 前記樹脂の中に、前記第1と第2の接続端子群に対応し
    て配置された低融点金属とを有することを特徴とする実
    装板。
  6. 【請求項6】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスを、前記第1の接続端子群に接続
    される格子状の第2の接続端子群を有する表面実装基板
    に実装する実装板の製造方法において、 棒状の低融点金属と棒状の樹脂とを、前記棒状の低融点
    金属及び棒状の前記樹脂の長手方向に垂直な方向に、か
    つ、前記低融点金属が前記第1と第2の接続端子群に対
    応するように交互に重ね合わせて直方体を形成し、 前記直方体を、前記樹脂の硬化温度より低い温度で加熱
    して一体化し、 一体化した前記直方体を、前記棒状の低融点金属及び前
    記棒状の樹脂の長手方向に垂直な方向に所定の厚さに切
    断することを特徴とする実装板の製造方法。
  7. 【請求項7】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスを、前記第1の接続端子群に接続
    される格子状の第2の接続端子群を有する表面実装基板
    に実装する実装板の製造方法において、 型の中に、前記第1と第2の接続端子群に対応させて棒
    状の低融点金属を配列し、 前記型の中に溶融させた熱可塑性の樹脂を流し込み、 前記樹脂を冷却し、前記樹脂と前記低融点金属を一体化
    させて直方体を形成し、 一体化した前記直方体を、前記棒状の低融点金属の長手
    方向に垂直な方向に所定の厚さに切断することを特徴と
    する実装板の製造方法。
  8. 【請求項8】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスを、前記第1の接続端子群に接続
    される格子状の第2の接続端子群を有する表面実装基板
    に実装する実装板の製造方法において、 導電部材に、前記第1と第2の接続端子群に対応する格
    子状の孔を開け、 前記格子状の孔の中に、棒状の低融点金属を配置し、 前記棒状の低融点金属が配置された前記格子状の孔の中
    に、溶融させた熱可塑性の樹脂を流し込み、 前記樹脂を冷却し、前記樹脂と前記低融点金属及び前記
    導電部材を一体化させて直方体を形成し、 一体化した前記直方体を、前記棒状の低融点金属の長手
    方向に垂直な方向に所定の厚さに切断することを特徴と
    する実装板の製造方法。
  9. 【請求項9】格子状の第1の接続端子群を有する表面実
    装型のLSIデバイスと、 前記第1の接続端子群に接続される格子状の第2の接続
    端子群を有する表面実装基板と、 前記第1と第2の接続端子群に対応して配置された格子
    状の低融点金属と、前記格子状の低融点金属と一体に形
    成され、前記低融点金属のそれぞれを絶縁する樹脂とを
    有する実装板とから構成され前記第1と第2の接続端子
    群が、前記低融点金属により接合され、前記LSIデバ
    イスと前記表面実装基板の対向面が、前記樹脂により接
    合されることを特徴とするLSIデバイス実装構造体。
JP33613499A 1999-11-26 1999-11-26 Lsiデバイスの実装板及びその製造方法 Expired - Fee Related JP4124544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33613499A JP4124544B2 (ja) 1999-11-26 1999-11-26 Lsiデバイスの実装板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33613499A JP4124544B2 (ja) 1999-11-26 1999-11-26 Lsiデバイスの実装板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001156221A true JP2001156221A (ja) 2001-06-08
JP4124544B2 JP4124544B2 (ja) 2008-07-23

Family

ID=18296056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33613499A Expired - Fee Related JP4124544B2 (ja) 1999-11-26 1999-11-26 Lsiデバイスの実装板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4124544B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045913A (ja) * 2001-08-02 2003-02-14 Nippon Joint Kk 導電接続用基体
US10251294B2 (en) 2016-04-25 2019-04-02 Fujitsu Limited Power supply structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045913A (ja) * 2001-08-02 2003-02-14 Nippon Joint Kk 導電接続用基体
US10251294B2 (en) 2016-04-25 2019-04-02 Fujitsu Limited Power supply structure

Also Published As

Publication number Publication date
JP4124544B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
US7807499B2 (en) Stacked module and manufacturing method thereof
US5672414A (en) Multilayered printed board structure
JP2716336B2 (ja) 集積回路装置
US7807510B2 (en) Method of manufacturing chip integrated substrate
WO2007007450A1 (ja) 中継基板とそれを使用した立体配線構造体
EP1058306B1 (en) Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same
TWI469699B (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
US20040256133A1 (en) Constructing of an electronic assembly having a decoupling capacitor
JPH10294418A (ja) 半導体装置
US20120236508A1 (en) Electronic-component embedded resin substrate and electronic circuit module
JP2001156221A (ja) Lsiデバイスの実装板及びその製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JPH04369821A (ja) ヒューズ付きチップ状固体電解コンデンサ
KR20010105210A (ko) 실장 신뢰성이 우수한 수선 가능한 플립 칩형 반도체 장치및 제조 방법
CN1996564A (zh) 封装方法及其结构
JP2002026244A (ja) 多層モジュールおよびその製造方法
JP2574605Y2 (ja) 複合半導体装置
JPH08316619A (ja) プリント配線板及びその製造方法
JP2555565Y2 (ja) 複合半導体装置
CN116344367A (zh) 封装产品的选择性封装方法以及半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees