CN116344367A - 封装产品的选择性封装方法以及半导体器件 - Google Patents

封装产品的选择性封装方法以及半导体器件 Download PDF

Info

Publication number
CN116344367A
CN116344367A CN202310186174.0A CN202310186174A CN116344367A CN 116344367 A CN116344367 A CN 116344367A CN 202310186174 A CN202310186174 A CN 202310186174A CN 116344367 A CN116344367 A CN 116344367A
Authority
CN
China
Prior art keywords
area
packaging
substrate
solder
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310186174.0A
Other languages
English (en)
Inventor
窦文静
刘家政
刘文科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202310186174.0A priority Critical patent/CN116344367A/zh
Publication of CN116344367A publication Critical patent/CN116344367A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请实施例公开了一种封装产品的选择性封装方法以及半导体器件；其中，所述封装产品的选择性封装方法包括：提供一基板，所述基板包括至少第一区域及第二区域，在所述第一区域上贴装元器件；其中，所述第一区域为封装区域，所述第二区域为电连接区域；在所述第二区域上设置焊料；对所述基板进行回流焊处理，所述第二区域上的所述焊料经所述回流焊处理之后可形成用于电连接的导电件；以及，对所述第一区域上的所述元器件进行封装，以形成封装层。本申请实施例提供的选择性封装方法，整个步骤中仅需一次回流焊，且回流焊安排在形成封装层之前，可避免封装区域出现锡球因回流焊熔化而导致锡球之间电导通，导致元器件失效。

Description

封装产品的选择性封装方法以及半导体器件
技术领域
本申请属于封装产品技术领域，具体地，本申请涉及一种封装产品的选择性封装方法以及半导体器件。
背景技术
在封装产品技术领域，有许多产品提出在选择性封装区增加焊料(如pre-bump)以满足后续封装需求。在现有的技术中，通常的方法为在封装区设置多处焊料，需要经一次回流焊处理使封装区内的焊料固化成型，以便于电连接电子元件，再对封装区的电子元件进行塑封以完成封装结构。之后可以在基板上除上述封装区的其他区域增加一定数量的焊料，而为了使焊料形成导电结构，必须要再经历一次回流焊处理，以使焊料能够固化成型最终形成导电结构。整个过程需要经历至少上述的两次回流焊过程，工艺流程较长。
鉴于此，有必要提供一种新型的封装产品的选择性封装方法，以解决或至少缓解上述技术缺陷。
发明内容
本申请的目的在于提供一种封装产品的选择性封装方法以及半导体器件的新技术方案，以解决封装产品的封装区域在回流焊中易造成焊球之间相互电性导通而导致电子元件失效的问题。
根据本申请的第一方面，提供了一种封装产品的选择性封装方法。所述封装产品的选择性封装方法包括：
提供一基板，所述基板包括至少第一区域及第二区域，在所述第一区域上贴装元器件；其中，所述第一区域为封装区域，所述第二区域为电连接区域；
在所述第二区域上设置焊料；
对所述基板进行回流焊处理，所述第二区域上的所述焊料经所述回流焊处理之后可形成用于电连接的导电件；以及，
对所述第一区域上的所述元器件进行封装，以形成封装层。
可选地，在所述第二区域上间隔设置多处焊料；
其中，所述焊料包括金属锡和助焊剂。
可选地，在对所述基板进行所述回流焊的步骤之后，所述焊料中的金属锡由液态转变为固态以形成所述导电件，所述导电件固定在所述第二区域上，并与所述基板电性导通。
可选地，在所述第二区域上，所述导电件形成有多个，且相邻的两个所述导电件之间设置有间隔。
可选地，在所述第二区域上形成的所述导电件的高度小于所述封装层的厚度。
可选地，在所述第一区域上，所述元器件通过表面贴装的方式设置在所述基板；
其中，各所述元器件与所述基板之间通过两个焊球电连接，且所述两个焊球之间并不相互电性导通。
可选地，所述导电件为锡球。
可选地，所述封装层通过模具模压、经烘干形成具有目标厚度的图案化结构层；
所述封装层覆盖所述元器件。
可选地，所述封装层的材质包括环氧树脂。
根据本申请的第二方面，还提供了一种半导体器件。所述半导体器件采用如第一方面所述的封装产品的选择性封装方法制作而成。
本申请的有益效果在于：
本申请实施例提供的封装产品的选择性封装方法，整个制程中仅需一次回流焊，且回流焊设计安排在形成封装层之前，能够避免在封装区域出现锡球因回流焊熔化导致锡球之间电导通而造成元器件失效的不良现象。而且，简化了制程，仅使用一次回流焊，可以降低生产成本。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且连同其说明一起用于解释本申请的原理。
图1为本申请实施例提供的封装产品的选择性封装方法的流程图。
附图标记说明：
1、基板；2、锡球；3、元器件；4、第一区域；5、第二区域；6、焊料；7、导电件；8、封装层。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面结合附图1，对本申请实施例提供的封装产品的选择性封装方法以及半导体器件进行详细地描述。
参见图1，图1为本申请实施例提供的封装产品的选择性封装方法的流程示意图，本申请实施例提供了一种封装产品的选择性封装方法，封装产品的选择性封装方法包括如下的步骤S1～步骤S4：
步骤S1、提供一基板1，所述基板1包括至少第一区域4及第二区域5，在所述第一区域4上贴装元器件3；其中，所述第一区域4为封装区域，所述第二区域5为电连接区域；
步骤S2、在所述第二区域5上设置焊料6；
步骤S3、对所述基板1进行回流焊处理，所述第二区域5上的所述焊料6经所述回流焊处理之后可形成用于电连接的导电件7；以及，
步骤S4、对所述第一区域4上的所述元器件3进行封装，以形成封装层8。
根据本申请上述实施例提出的封装产品的选择性封装方法，参见图1，整个制程中仅需进行一次回流焊，且回流焊这一步骤被设计安排在所述封装区域上形成所述封装层8之前，如此，能够避免在所述封装区域出现锡球2因回流焊步骤熔化导致锡球2之间直接电性导通而造成元器件3失效的不良现象。而且，简化了制程，仅使用一次回流焊，可以降低生产成本。
在本申请上述的实施例中，在所述基板1上划分出了确定需要进行封装的封装区域(又称mold区域)，也即上述的第一区域4；且在所述基板1上还划分出了电连接区域，也即上述的第二区域5。其中，在所述电连接区域上预留了多个电连接件，这些预留的电连接件可用以满足后续封装的需求。
需要说明的是，上述的电连接区域可以为认为是当前不封装区域或者暂时不封装区域(也即no-mold区域)。而后续可能会在其上电连接元器件之后进行封装。也可以理解为，选择性封装区域。
其中，所述基板1例如为电路板，如PCB板等，本申请中对此不作限制。
根据本申请上述实施例提供的封装产品的选择性封装方法，在进行上述的步骤S4时，也即对所述封装区域上的各所述元器件3进行封装形成所述封装层8时，封装模具会避开电连接区域上形成导电件7的位置。只要保证在电连接区域上形成的导电件7的高度低于封装层8的厚度，则后续的在封装制程不会造成导电件损伤以及封装层的溢胶和偏移等不良现象。
在本申请的一些示例中，参见图1所示，在所述第二区域5上间隔设置多处焊料6；其中，所述焊料6包括金属锡和助焊剂。
在封装产品领域，由于许多产品提出了在封装区域之外的区域例如上述的电连接区域(也即第二区域5)增加一定数量的电连接件，以便于后续在基板上增加其他形式的元器件。
因此，本申请中设计在电连接区域上的多个位置增设焊料6，以便于在该电连接区域上的不同位置形成多个电连接件。
需要说明的是，本申请上述示例中对于第二区域5上设置焊料的位置和数量不做具体限定，可以根据实际需要进行调整。
在本申请的一些示例中，在对所述基板1进行所述回流焊处理的步骤之后中，所述焊料6中的金属锡由液态转变为固态以形成所述导电件7，所述导电件7固定在所述第二区域5上，并与所述基板1电性导通。
可选的是，所述导电件7为锡球。
根据本申请上述的示例，所述焊料6可以包含金属锡和助焊剂，在回流焊之后，助焊剂挥发，金属锡会由液态转变为固态，形成的所述导电件7相比之前的所述焊料6，体积明显减小可形成球状，也即形成锡球，其为所述导电件7的一种形式，可参见图1中的步骤S3。
所述焊料6经回流焊步骤之后，形成的导电件7可以牢固的设置在所述基板1上并位于所述第二区域5(也即电连接区域)，且所述导电件7与所述基板1之间形成电性连接。
在本申请的一些示例中，在所述第二区域5上，所述导电件7形成有多个，且相邻的两个所述导电件7之间设置有间隔。
根据本申请上述的示例，在所述第二区域5设置多个导电件7，且相邻的导电件7之间保持一定的间隔且不相互导通，这样便于后续直接在所述第二区域5上电连接元器件，以满足后续封装的需求。
在本申请的一些示例中，在所述第二区域5上形成的所述导电件7的高度小于所述封装层8的厚度。
例如，所述导电件7的高度需求在100μm左右，而所述封装层8的厚度一般都大于此高度。
在本申请的一些示例中，在所述第一区域4上，所述元器件3通过表面贴装的方式设置在所述基板1；其中，各所述元器件3与所述基板1之间通过两个锡球2电连接，且所述两个锡球2之间并不相互电性导通。
本申请实施例提出的封装产品的选择性封装方法，整个制程中仅需进行一次回流焊，且回流焊这一步骤被安排在所述封装区域上形成所述封装层8之前。也就是说，是在回流焊步骤之后，且在所述电连接区域上形成所述导电件7之后，在对所述基板1上指定的封装区域进行封装形成封装层8，如此，封装区域由于无需进行回流焊处理，能够很好的规避在所述封装区域出现锡球2因回流焊步骤熔化导致锡球2之间直接电性导通而造成元器件3失效的不良现象。
这与现有技术存在明显的区别，现有技术中，通常是在封装区对电子元件进行封装形成封装层之后，再在选择性封装区增加一定数量的焊料，这样后续还需要进行一次回流焊才能使选择性封装区上的焊料固化成型。在第二次回流焊中容易导致封装区的电子元件与基板之间的焊料如锡球熔化，这会增大封装区出现焊球之间电导通造成电子元件失效的风险。
在本申请的一些示例中，所述封装层8通过模具模压、经烘干形成具有目标厚度的图案化结构层；所述封装层8覆盖所述元器件3。
可选的是，所述封装层的材质包括环氧树脂。
本申请实施例还提供了一种半导体器件。
所述半导体器件采用如上任一项所述的封装产品的选择性封装方法制作而成。
本申请实施例的半导体器件的具体实施方式可以参照上述的封装产品的选择性封装方法的实施例，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
虽然已经通过例子对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。

Claims (10)

1.一种封装产品的选择性封装方法，其特征在于，包括：
提供一基板，所述基板包括至少第一区域及第二区域，在所述第一区域上贴装元器件；其中，所述第一区域为封装区域，所述第二区域为电连接区域；
在所述第二区域上设置焊料；
对所述基板进行回流焊处理，所述第二区域上的所述焊料经所述回流焊处理之后可形成用于电连接的导电件；以及，
对所述第一区域上的所述元器件进行封装，以形成封装层。
2.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，在所述第二区域上间隔设置多处焊料；
其中，所述焊料包括金属锡和助焊剂。
3.根据权利要求2所述的封装产品的选择性封装方法，其特征在于，在对所述基板进行所述回流焊处理的步骤之后，所述焊料中的金属锡由液态转变为固态以形成所述导电件，所述导电件固定在所述第二区域上并与所述基板电性导通。
4.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，在所述第二区域上，所述导电件形成有多个，且相邻的两个所述导电件之间设置有间隔。
5.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，在所述第二区域上形成的所述导电件的高度小于所述封装层的厚度。
6.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，在所述第一区域上，所述元器件通过表面贴装的方式设置在所述基板；
其中，各所述元器件与所述基板之间通过两个焊球电连接，且所述两个焊球之间并不相互电性导通。
7.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，所述导电件为锡球。
8.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，所述封装层通过模具模压、经烘干形成具有目标厚度的图案化结构层；
所述封装层覆盖所述元器件。
9.根据权利要求1所述的封装产品的选择性封装方法，其特征在于，所述封装层的材质包括环氧树脂。
10.一种半导体器件，其特征在于，采用如权利要求1-9中任一项所述的封装产品的选择性封装方法制作而成。
CN202310186174.0A 2023-03-01 2023-03-01 封装产品的选择性封装方法以及半导体器件 Pending CN116344367A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310186174.0A CN116344367A (zh) 2023-03-01 2023-03-01 封装产品的选择性封装方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310186174.0A CN116344367A (zh) 2023-03-01 2023-03-01 封装产品的选择性封装方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN116344367A true CN116344367A (zh) 2023-06-27

Family

ID=86886885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310186174.0A Pending CN116344367A (zh) 2023-03-01 2023-03-01 封装产品的选择性封装方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN116344367A (zh)

Similar Documents

Publication Publication Date Title
JP7250517B2 (ja) バルクｍｌｃｃコンデンサモジュール
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
KR100278219B1 (ko) 플립칩과볼그리드어레이(bga)를상호접속시키는방법
CN103258818B (zh) 用于细小间距pop结构的系统和方法
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
JP5417572B2 (ja) チップ抵抗器とその製造方法
US20070176297A1 (en) Reworkable stacked chip assembly
US20150357238A1 (en) Method of making integrated circuit
US9485878B2 (en) Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
US20130244382A1 (en) High precision self aligning die for embedded die packaging
US7612435B2 (en) Method of packaging integrated circuits
CN104064514A (zh) 半导体器件制造方法以及半导体安装基板
CN106816416B (zh) 半导体嵌入式混合封装结构及其制作方法
US10867956B2 (en) Method of manufacturing a semiconductor device
US20180261553A1 (en) Wafer level fan-out package and method of manufacturing the same
US20150111344A1 (en) Method of fabricating a circuit
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
US9474162B2 (en) Circuit substrate and method of manufacturing same
KR101078735B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN116344367A (zh) 封装产品的选择性封装方法以及半导体器件
US9252114B2 (en) Semiconductor device grid array package
US20160351522A1 (en) Package-on-package device and cavity formation by solder removal for package interconnection
KR100665288B1 (ko) 플립칩 패키지 제조방법
JP2013219284A (ja) 電子部品実装基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination