JP2001145372A - 電源装置制御回路 - Google Patents

Abstract

(57)【要約】 【課題】ＩＣ化する際の外付け部品数を削減し、コスト
の低減が図れる電源装置制御回路を提供することにあ
る。 【解決手段】電源装置制御回路１は、三角波形信号と二
値化信号を出力する発振回路１０と、該発振回路１０の
三角波形信号と第１の基準電圧Ｖｒｅｆ１とを比較する
第１の比較器１２ａと、この比較器１２ａの出力と発振
回路１０の二値化信号の論理積をとる第１のアンド回路
１３ａと、発振回路１０の三角波形信号と第２の基準電
圧Ｖｒｅｆ２とを比較する第２の比較器１２ｂと、この
比較器１２ｂの出力と発振回路１０の二値化信号の論理
積をとる第２のアンド回路１１３ｂと、アンド回路１３
ａの出力パルス信号を反転するノットゲートＮ１と、ア
ンド回路１３ｂの出力パルス信号を反転するノットゲー
トＮ２とで構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、４つのスイッチン
グ素子をフルブリッジ状に接続して高周波交流を発生
し、そのうち１つのスイッチング素子を昇圧するために
チョッパ用のスイッチング素子として兼用し、放電灯点
灯等に用いる電源装置において、スイッチング素子のオ
ンオフ制御を同期させ、オンオフの比率を制御する電源
装置制御回路に関する。

【０００２】

【従来の技術】放電灯点灯装置などに用いるこの種の電
源装置としては、図２に示すような構成のものがある。
この電源装置は図示するように平滑コンデンサＣ１の正
極と負極との問に第１のスイッチング素子Ｑ１と第２の
スイッチング素子Ｑ２を直列接続した第１の直列回路
と、平滑コンデンサＣ１の正極と負極との問に第３のス
イッチング素子Ｑ３と第４のスイッチング素子Ｑ４を直
列接続した第２の直列回路とを備え、第１のスイッチン
グ素子Ｑ１と第２のスイッチング素子Ｑ２の接続点と第
３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ
４の接続点との問に共振ＬＣ負荷回路２を接続してフル
ブリッジのインバータ回路３を構成し、第１の直列回路
の一方のスイッチング素子Ｑ２の両端問にチョッパ用イ
ンダクタＬ１を介して、交流電流ＡＣを全波整流器ＤＢ
で整流して得られる脈動電源を接続してある。

【０００３】共振ＬＣ負荷回路２は、放電灯のような負
荷Ｚと、負荷Ｚに並列接続されたキャパシタンスＣ２
と、この並列回路に直列に接続されたインダクタＬ２と
で構成される。

【０００４】各スイッチング素子Ｑ１〜Ｑ４は寄生ダイ
オードＤ１〜Ｄ４が逆並列されたパワーＭＯＳＦＥＴか
らなる。

【０００５】スイッチング素子Ｑ２はチョッパ用スイッ
チング素子として兼用されており、スイッチング素子Ｑ
２のオン時に脈動電源によりインダクタＬ１に磁気エネ
ルギを蓄積させ、オフ時にその磁気エネルギをインダク
タＬ１、スイッチング素子Ｑ１の寄生ダイオードＤ１、
平滑コンデンサＣ１、全波整流器ＤＢ、インダクタＬ１
の経路で放出させて平滑コンデンサＣ１を充電するよう
になっており、脈動電源、インダクタＬ１、寄生ダイオ
ードＤ１、平滑コンデンサＣ１により昇圧チョッパ回路
を構成する。

【０００６】ところでフルブリッジを構成するスイッチ
ング素子Ｑ１〜Ｑ４の制御を行う電源装置制御回路１と
しては図１４に示すような発振回路１０’と二つの単安
定マルチバイブレータ１１ａ，１１ｂを用いたような構
成のものが従来使用されている。

【０００７】この従来例の構成では、発振回路１０’か
ら二つの単安定マルチバイブレータ１１ａ、１１ｂの動
作タイミング制御信号を出力し、この動作タイミング制
御信号に応じて二つの単安定マルチバイブレータ１１
ａ，１１ｂから出力される出力パルス信号及びノットゲ
ートＮ１，Ｎ２により反転させた出力パルス信号を駆動
信号としてスイッチング素子Ｑ１〜Ｑ４のゲートに与え
るようになっており、それぞれのスイッチング素子Ｑ１
〜Ｑ４のオン時間またはオフ時間を最適に制御すること
により電源装置の制御を行っている。

【０００８】

【発明が解決しようとする課題】前記のような構成の電
源装置制御回路１では、回路規模が大きくなるという問
題がある。また、これらの構成の回路をＩＣ化する場
合、発振回路１０’と二つの単安定マルチバイブレータ
回路１１ａ，１１ｂのそれぞれにコンデンサが外付け部
品として必要になる。

【０００９】これらのコンデンサは制御において重要な
要因になるため、ばらつきが少ない高精度なコンデンサ
が必要になり、コストが高くなるという問題がある。

【００１０】本発明は、前記の問題点に鑑みて為された
もので、その目的とするところは、単安定マルチバイブ
レータを用いることなく、比較器とアンド回路を用いる
ことで従来と同様な制御を可能とし、ＩＣ化する際の外
付け部品数を削減し、コストの低減が図れる電源装置制
御回路を提供することにある。

【００１１】

【課題を解決するための手段】請求項１の発明では、平
滑コンデンサの正極と負極との問に第１のスイッチング
素子と第２のスイッチング素子を直列接続した第１の直
列回路と、前記平滑コンデンサの正極と負極との問に第
３のスイッチング素子と第４のスイッチング素子を直列
接続した第２の直列回路とを備え、前記第１のスイッチ
ング素子と前記第２のスイッチング素子の接続点と、前
記第３のスイッチング素子と第４のスイッチング素子の
接続点との問に共振ＬＣ負荷回路を接続してフルブリッ
ジ構成とし、前記第１のスイッチング素子と前記第４の
スイッチング素子がブリッジの対角に位置するとともに
前記第２のスイッチング素子と前記第３のスイッチング
素子がブリッジの対角に位置し、前記第１の直列回路の
一方のスイッチング素子の両端問にチョッパ用インダク
タを介して交流電流を整流した脈動電源を接続した電源
装置に用いられ、前記脈動電源が接続されているスイッ
チング素子とその対角に位置する前記第２の直列回路の
スイッチング素子のオンするタイミングが同時で、且つ
前記第１のスイッチング素子と前記第２のスイッチング
素子及び前記第３のスイッチング素子と前記第４のスイ
ッチング素子をそれぞれ交互にオンオフする電源装置制
御回路において、三角波形信号と、該三角波形信号の立
ち上がり期間と立ち下がり期間とで異なる論理値を設定
した二値化信号を出力する発振回路と、前記三角波形信
号と任意の第１の基準電圧とを比較する第１の比較器
と、該第１の比較器の出力信号と前記発振回路の二値化
信号との論理積を取る第１のアンド回路と、前記三角波
形信号と任意の第２の基準電圧とを比較する第２の比較
器と、該第２の比較器の出力信号と前記発振回路の二値
化信号との論理積を取る第２のアンド回路とを備え、前
記第１の基準電圧と前記第２の基準電圧を調整すること
により、ブリッジの対角に位置するスイッチング素子の
オン時間を調節する出力パルス信号を前記第１及び第２
のアンド回路より出力することを特徴とする。

【００１２】請求項２の発明では、請求項１の発明にお
いて、前記三角波形信号の立ち上がりと立ち下がりの比
率を前記出力パルス信号の所望の最大デューティ比と同
じになるようにし、前記三角波形信号により前記出力バ
ルス信号に上限リミットを付けたことを特徴とする。

【００１３】請求項３の発明では、請求項１の発明にお
いて、前記発振回路に、所定の上限値まで充電した後、
所定の下限値まで放電されることでその電圧を前記三角
波形信号として出力するコンデンサを備えるとともに、
前記上下限値を一定とし且つ前記コンデンサの充電電
流、放電電流の比率を一定として充電電流と放電電流を
変え、前記三角波形信号の周波数を変える手段を備えた
ことを特徴とする。

【００１４】請求項４の発明では、請求項１の発明にお
いて、前記発振回路に、所定の上限値まで充電した後、
所定の下限値まで放電されることでその電圧を前記三角
波形信号として出力するコンデンサを備えるとともに、
前記コンデンサの充放電流を一定として上限値若しくは
下限値を変化させることで前記三角波形信号の周波数を
変える手段を備えたことを特徴とする。

【００１５】請求項５の発明では、請求項１の発明にお
いて、前記発振回路に、所定の上限値まで充電した後、
所定の下限値まで放電されることでその電圧を前記三角
波形信号として出力するコンデンサを備えるとともに、
前記コンデンサの充電電流を一定とするとともに上下限
値を一定とした状態でコンデンサヘの放電電流を変える
ことで前記三角波形信号の発振周波数を変える手段を備
えたことを特徴とする。

【００１６】請求項６の発明では、請求項１の発明にお
いて、前記三角波信号の電圧と比較する前記第１，第２
の比較器の基準電圧として、上限が所定の電圧で、下限
が前記三角波信号の下限より大きな電圧を設定してヒス
テリシスを持たせたことを特徴とする。

【００１７】請求項７の発明では、請求項１の発明にお
いて、前記平滑コンデンサの電圧を検出し、該検出電圧
に応じた電流に変換する電圧電流変換回路と、該電圧電
流変換回路の出力電流に応じて前記第１、第２の基準電
圧を可変させる電流電圧変換回路とを付加し、前記平滑
コンデンサの電圧に応じたオンデューティを持つ前記出
力パルス信号を出力することを特徴とする。

【００１８】請求項８の発明では、請求項７の発明にお
いて、前記電圧電流変換回路の出力電流から任意の電流
値を引くオフセット引き算回路を付加したことを特徴と
する。

【００１９】請求項９の発明では、請求項７又は８の発
明において、前記電圧電流変換回路の出力電流を増幅す
るゲイン回路と、前記発振回路の周波数を設定するモー
ド設定回路とを付加し、周波数に応じて前記ゲイン回路
の増幅率を変化させることを特徴とする。

【００２０】請求項１０の発明において、前記平滑コン
デンサの電圧を検出し、該検出電圧と任意の電圧とを比
較する第３の比較器と、該第３の比較器の出力信号をセ
ット信号とし、前記発振回路の二値化信号をリセット信
号とするＲＳラッチ回路と、該ＲＳラッチ回路の出力
と、前記発振回路の前記三角波形信号と前記第１若しく
は第２の比較器の出力の論理積を、前記チョッパ用イン
ダクタを介して前記脈動電源が接続されるスイッチング
素子用の出力バルス信号とすることを特徴とする。

【００２１】

【発明の実施の形態】以下、本発明を実施形態に基づい
て説明する。

【００２２】（実施形態１）本実施形態の電源装置制御
回路１は図２に示す電源装置に対応させたもので、図１
に回路図を示す。

【００２３】図２に示す電源装置の構成は従来の技術に
おいて説明したので、ここでは説明を省略する。

【００２４】さて本実施形態の電源装置制御回路１は、
三角波形信号と二値化信号を出力する発振回路１０と、
該発振回路１０の三角波形信号と第１の基準電圧Ｖｒｅ
ｆ１とを比較する第１の比較器１２ａと、この比較器１
２ａの出力と発振回路１０の二値化信号の論理積をとる
第１のアンド回路１３ａと、発振回路１０の三角波形信
号と第２の基準電圧Ｖｒｅｆ２とを比較する第２の比較
器１２ｂと、この比較器１２ｂの出力と発振回路１０の
二値化信号の論理積をとる第２のアンド回路１１３ｂ
と、アンド回路１３ａの出力パルス信号を反転するノッ
トゲートＮ１と、アンド回路１３ｂの出力パルス信号を
反転するノットゲートＮ２とで構成される。

【００２５】アンド回路１３ａの出力パルス信号はスイ
ッチング素子Ｑ１の駆動信号となり、その反転信号はス
イッチング素子Ｑ２の駆動信号となる。またアンド回路
１４の出力パルス信号はスイッチング素子Ｑ４の駆動信
号となり、その反転信号はスイッチング素子Ｑ３の駆動
信号となる。

【００２６】ここで両比較器１２ａ，１２ｂは共に三角
波形信号の立ち上がり時の検出を第１及び第２の基準電
圧Ｖｒｅｆ１、Ｖｒｅｆ２との比較によって行い、三角
波形信号の電圧が基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を越
えたときにその出力を反転するが、三角波形信号の立ち
下がり時の検出は、三角波形信号の下限値より高い電圧
で反転するようなヒステリシスを持っており、立ち上が
り時のチャタリングを防止し、立ち下がり時は発振回路
１０の二値化信号と論理積をとるためスイッチング素子
Ｑ１〜Ｑ４の制御には意味がなく、従ってヒステリシス
の精度等は特に必要なく、簡易なヒステリシス回路でよ
い。

【００２７】図３は電源装置制御回路１の動作波形を示
しており、同図（ａ）は発振回路１０が出力する三角波
形信号を示し、同図（ｂ）は三角波形信号の立ち上がり
時には”Ｈ”を、立ち下がり時には”Ｌ”を出力する二
値化信号を示し、同図（ｃ）は比較器１２ａの出力を示
し、同図（ｄ）はアンド回路１３ａの出力を示し、同図
（ｅ）は比較器１２ｂの出力を示し、同図（ｆ）はアン
ド回路１３ｂの出力を示している。

【００２８】ここで図３（ａ）で示すように基準電圧Ｖ
ｒｅｆ１、Ｖｒｅｆ２は共に発振回路１０の三角波形信
号の上限値と下限値の問にあり、比較器１２ａ，１２ｂ
は三角波形信号のレベルが基準電圧Ｖｒｅｆ１，Ｖｒｅ
ｆ２より下にあるとき、その出力を”Ｈ”とし、この比
較器１２ａ，１２ｂの各出力と発振回路１０の二値化信
号の論理積をアンド回路１３ａ，１３ｂで取ることによ
り、立ち上がりが同期し、デューティが異なり、周波数
が同じ出力パルス信号を図３（ｄ）（ｆ）に示すように
得ることができるのである。

【００２９】これらの出力パルス信号を図２に示すイン
バータ回路３のフルブリッジ構成の一方の対角に位置す
る対のスイッチング素子Ｑ１，Ｑ４の駆動信号とし、そ
の出力パルス信号をノットゲートＮ１，Ｎ２で反転させ
た反転信号をフルブリッジの他方の対角に位置するスイ
ッチング素子Ｑ２，Ｑ３の駆動信号とし、これらの駆動
信号により電源装置を制御するのである。 （実施形態２）本実施形態は前記実施形態１の電源装置
制御回路１の構成を用いたもので、本実施形態では図４
（ａ）に示すように発振回路１０の三角波形信号の立ち
上がりと立ち下がりの比率（デューティ）を調節して、
電源装置において必要とされるスイッチング素子Ｑ１〜
Ｑ４の最大デューティと同じに設定する点に特徴があ
る。つまりこのように発振回路１０の三角波形信号を調
整して上限リミットを設定することにより、比較器１２
ａ，１２ｂの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が三角波
形信号の上限値の電圧以上になっても発振回路１０の二
値化信号（図４（ｂ））と論理積を取るアンド回路１３
ａ，１３ｂの出力パルス信号、つまり駆動信号は最大デ
ューティ以上のデューティにはならず、インバータ回路
３のスイッチング素子Ｑ１〜Ｑ４に過剰なオン時間が設
定されて、過剰な電流が流れたり、過剰な電圧がかから
ないように回路保護を図ることができるのである。

【００３０】尚本実施形態の電源装置制御回路１の回路
構成は実施形態１と同じであるので、図１を参照し、こ
こでは図示しない。 （実施形態３）本実施形態の電源装置制御回路１は図５
に示す発振回路１０を備えたものである。この発振回路
１０は電流源２０と、コンデンサＣ０と、該コンデンサ
Ｃ０を充電するためのカレントミラー回路からなる充電
回路２１と、コンデンサＣ０の電荷を放電させるための
カレントミラー回路からなる放電回路２２と、放電回路
２２の制御を行うための比較器２３等から構成される。

【００３１】充電回路２１は電流源２０によって決まる
電流によりコンデンサＣ０を定電流充電する。一方この
コンデンサＣ０の電圧は比較器２３の抵抗Ｒ１，Ｒ２の
分圧電圧で設定される基準電圧と比較され、比較器２３
は基準電圧をコンデンサＣ０の電圧が越えるまで、その
出力を”Ｌ”に維持する。従ってこの充電期間中はトラ
ンジスタＴｒ１のオフ状態が維持されて所定の電圧Ｖｃ
が基準電圧として比較器２３の反転入力端に印加され
る。

【００３２】一方比較器２３の”Ｌ”出力はノットゲー
トＮ３により反転され、放電回路２２の動作を制御する
トランジスタＴｒ２のベースに入力し該トランジスタＴ
ｒ２をオンさせる。これにより放電回路２２のトランジ
スタＴｒ３，Ｔｒ４のベース電流をバイパスし、放電回
路２２の動作を停止状態に保持する。

【００３３】そしてコンデンサＣ０の電圧が前記基準電
圧を越えると比較器２３は出力を”Ｌ”から”Ｈ”に反
転する。そのためトランジスタＴｒ１がオンして比較器
２３の反転入力端には前記所定電圧Ｖｃを抵抗Ｒ１，Ｒ
２で分圧した電圧が基準電圧として印加される。一方ト
ランジスタＴｒ２もオフするため、放電回路２２が動作
してコンデンサＣ０を放電させる。この際放電回路２２
を構成するカレントミラー回路の働きにより放電電流は
一定となる。

【００３４】やがてコンデンサＣ０の電圧が放電により
低くなって抵抗分圧により設定された前記基準電圧を下
回ると、比較器２３はその出力を”Ｈ”から”Ｌ”に反
転する。この反転により放電回路２２の動作が停止して
コンデンサＣ０は充電回路２１により充電されることに
なる。一方比較器２３の基準電圧は所定の電圧Ｖｃに戻
ることになる。

【００３５】以上の動作が以後繰り返されることによ
り、コンデンサＣ０の電圧が発振回路１０の三角波形信
号として出力される。一方三角波形信号の立ち上がりに
対して比較器２３の出力は”Ｌ”で、逆に立ち下がりに
対して”Ｌ”であるため、ノットゲートＮ３の反転出力
が発振回路１０の二値化信号として出力される。

【００３６】ここで三角波形信号の上限値、下限値を変
えず、つまり比較器２３の基準電圧を変えることなく、
また充電電流と放電電流の比率も変えずに充電電流、放
電電流を変化させると、三角波形信号の振幅とデューテ
ィを変えずに周波数だけを変化させることができる。

【００３７】従ってこの発振回路１０を図１の発振回路
１０として用いると、立ち上がりエッジが揃った駆動信
号の周波数を、デューティを一定に保ったまま変化させ
ることができるのである。 （実施形態４）本実施形態は、例えば前記実施形態２の
発振回路１０において、三角波形信号の下限値及びコン
デンサＣ０の充電電流、放電電流を変化させず、比較器
２３の基準値を変えて三角波形信号の上限値（或いは下
限値）のみを変化させるようにしたものである。

【００３８】尚本実施形態に用いる発振回路１０の構成
は図４を参照し、その他の構成は図１を参照する。

【００３９】而して本実施形態によれば、発振回路１０
の三角波形信号の上限値を図６（ａ）に示すよう変化
（破線で示す）させることで周波数を変化させることが
でき、このような三角波形信号を出力する発振回路１０
を図１の回路に用いると図６（ｂ）に示すようにエッジ
が揃った駆動信号の周波数を、オン時間を一定に保った
まま変化させることができるのである。尚図６（ａ）の
Ｖｒｅｆは図１における電源装置制御回路１の比較器１
２ａ或いは１２ｂの基準電圧を示す。 （実施形態５）本実施形態は、例えば前記実施形態２の
発振回路１０において、三角波形信号の下限値、上限値
及びコンデンサＣ０の充電電流を変化させず、放電電流
のみを変化させるようにしたものである。尚本実施形態
に用いる発振回路１０の構成は図４を参照し、その他の
構成は図１を参照する。

【００４０】而して本実施形態によれば、発振回路１０
の三角波形信号を図７（ａ）に示すように実線の状態か
ら破線の状態のように変化させることができ、このよう
な三角波形信号を出力する発振回路１０を図１の回路に
用いると、図７（ｂ）に示すように立ち上がりエッジが
揃った駆動信号の周波数を、オン時間を一定に保ったま
ま変化させることができる。尚図７（ａ）のＶｒｅｆは
図１における電源装置制御回路１の比較器１２ａ又は１
２ｂの基準電圧を示す。 （実施形態６）本実施形態の電源装置制御回路１は、基
本的には図２で示したフルブリッジ構成のインバータ回
路３と同じ構成のインバータ回路３からなる電源装置に
用いるものであって、図８に示すようにフルブリッジの
インバータ回路３を構成する各スイッチング素子Ｑ１〜
Ｑ４に駆動信号を与えるようになっているが、平滑コン
デンサＣ１の電圧Ｖｄｃを検出して電流に変換する電圧
電流変換回路１４と、その変換された電流分に応じて後
述のように電圧変換する電流電圧変換回路１５とを制御
回路１’に付加したものである。制御回路１’は図１に
示す電源装置制御回路１の回路に準ずるもので、本実施
形態では前記両変換回路１４，１５を付加することで電
源装置制御回路１を構成する。

【００４１】図９は電圧電流変換回路１４及び電流電圧
変換回路１５の具体回路図であり、電圧電流変換回路１
４は平滑コンデンサＣ１の両端電圧Ｖｄｃをカレントミ
ラー回路の一次側に設けたトランジスタＴｒ１１のベー
スに印加して平滑コンデンサＣ１の両端電圧Ｖｄｃに対
応したしたベース電流をトランジスタＴｒ１１のベース
に流す。これにより、ベース電流に対応してトランジス
タＴｒ１１により増幅された電流が電圧電流変換回路１
５に一次側に流れ、この一次側に対応し電圧電流変換回
路１５の二次側の電流が電流電圧変換回路１５のカレン
トミラー回路の１次側の電流として流れ、更にこの電流
に対応する電流が電流電圧変換回路１５２次側のトラン
ジスタＴｒ１２に抵抗Ｒ３を介して引き込まれる。その
ためトランジスタＴｒ１２に並列に接続している抵抗Ｒ
４の両端電圧は変化することになる。この両端電圧を制
御回路１’内の比較器１２ａ、１２ｂ＜図２参照＞の基
準電圧Ｖｒｅｆに用いることで、駆動信号（出力パルス
信号）のオンデューティが変化し、その結果スイッチン
グ素子Ｑ１〜Ｑ４のオン時間が変化する。一方平滑コン
デンサＣ１の電圧はチョッパ用として用いられるスイッ
チング素子Ｑ２のオン時間に応じて決められるため、本
構成をとることによりフィードバック制御が働き平滑コ
ンデンサＣ１の電圧の変動を小さくすることができるの
である。 （実施形態７）本実施形態の電源装置制御回路１は、図
１０に示すようインバータ回路３の平滑コンデンサＣ１
の電圧Ｖｄｃを検出して電流に変化する電圧電流変換回
路１４と、その変換された電流分を電圧に変換する電流
電圧変換回路１５と、電圧電流変換回路１４で変換され
た電流分から任意の電流値をオフセット分として引くオ
フセット引き算回路１６とを制御回路１’に付加して構
成される。

【００４２】尚インバータ回路３の構成は図２の回路構
成に準じ、また制御回路１’は図１の電源装置制御回路
１の回路に準ずる。

【００４３】図１１は電圧電流変換回路１４及び電流電
圧変換回路１５及びオフセット引き算回路１６の具体回
路を示しており、電圧電流変換回路１４及び電流電圧変
換回路１５の構成は実施形態５と同じであるが、オフセ
ット引き算回路１６を加えることで次のような動作を為
す。

【００４４】つまり平滑コンデンサＣ１の電圧をＶｄｃ
とし、そのときの変動がΔＶｄｃであるとすると、一般
にＶｄｃ≫ΔＶｄｃという関係が成り立つ。ここで実施
形態５と同様に電圧電流変換をし、更にその変換された
電流を電圧電流変換して、実施形態６と同様に電源装置
制御回路１の比較器１２ａ，１２ｂの基準電圧Ｖｒｅｆ
にすると、平滑コンデンサＣ１ではＶｄｃ＋ΔＶｄｃの
平滑を行なうため、ダイナミックレンジが広くとれず、
精度が上がらない。

【００４５】そこで、本実施形態ではオフセット引き算
回路１６により電圧Ｖｄｃに相当する電流成分を引き、
ΔＶｄｃをフルスケールになるようにし、ダイナミック
レンジを上げて制御することにより精度を向上させるよ
うになっている。

【００４６】（実施形態８）本実施形態の電源装置制御
回路６は、図１２に示すように制御回路１’と、制御回
路１’内の発振回路１０を予め設定した発振状態となる
ように周波数等を決めるモード設定回路１７と、インバ
ータ回路３の平滑コンデンサＣ１の電圧Ｖｄｃを検出し
て電流に変化する電圧電流変換回路１４と、その変換さ
れた電流分をモード設定回路１７からの信号に応じて増
幅率を変えて増幅するゲイン回路１８と、ゲイン回路１
８からの出力電流に応じて実施形態６と同様に電圧変換
を行う電流電圧変換回路１５と、電圧電流変換回路１４
で変換された電流成分から実施形態７と同様に任意の電
流値をオフセット分として引くオフセット引き算回路１
６とで構成されている。

【００４７】尚インバータ回路３の構成は図２の回路構
成に準じ、また制御回路１’は図１の電源装置制御回路
１の回路に準ずる。

【００４８】さて一般的に放電灯点灯回路などに用いら
れる電源装置では点灯状態に応じて発振周波数を変えた
りすることがある。この場合、電源装置制御回路１の制
御回路１’ではモード設定回路１７によって周波数変更
が為され、同時にスイッチング素子Ｑ１〜Ｑ４のオンデ
ューティも変化させる。このときゲイン回路１８により
各周波数に応じた増幅率（ゲイン）を設定し、平滑コン
デンサＣ１の電圧Ｖｄｃに応じたオンデューティの変化
する割合を変えるのである。つまり本実施形態ではより
自由度が高い制御が可能となっている。 （実施形態９）本実施形態の電源装置制御回路１は図１
３に示すようにインバータ回路３の平滑コンデンサＣ１
の電圧Ｖｄｃと任意の電圧Ｖ０を比較する比較器１９と
その比較器１９の出力をセット信号として制御回路１’
内の発振回路１０から出力される二値化信号をリセット
信号とするＲＳラッチ回路ＦとＲＳラッチ回路ＦのＱ出
力とチョッパ兼用のスイッチング素子（図示例の場合Ｑ
２）をオンオフする駆動信号との論理積をとるアンド回
路１２ｃとを制御回路１’に付加して構成される。

【００４９】尚インバータ回路３の構成は図２の回路構
成に準じ、また制御回路１’は図１の電源装置制御回路
１の回路に準ずる。

【００５０】以上のように構成することでインバータ回
路３の平滑コンデンサＣ１の電圧Ｖｄｃが任意の電圧Ｖ
０より高くなるとＲＳラッチ回路Ｆがセットされスイッ
チング素子Ｑ２をオフにして平滑コンデンサＣ１の電圧
Ｖｄｃが下がるように制御が働く。ここで平滑コンデン
サＣ１の電圧Ｖｄｃが任意の電圧Ｖ０より下がってもＲ
Ｓラッチ回路Ｆにより一周期はその状態が保持されてい
るので、立ち上がり異なるタイミングで出力されること
がなく、フルブリッジ構成のインバータ回路３が進相に
なることがなく、また平滑コンデンサＣ１の電圧Ｖｄｃ
が任意の電圧Ｖ０以上になると出力パルス信号（駆動信
号）の出力が止まるようなるため、平滑コンデンサＣ１
の電圧Ｖｄｃが任意の電圧Ｖ０と等しくなるように制御
が働くのである。

【００５１】

【発明の効果】請求項１の発明は、平滑コンデンサの正
極と負極との問に第１のスイッチング素子と第２のスイ
ッチング素子を直列接続した第１の直列回路と、前記平
滑コンデンサの正極と負極との問に第３のスイッチング
素子と第４のスイッチング素子を直列接続した第２の直
列回路とを備え、前記第１のスイッチング素子と前記第
２のスイッチング素子の接続点と、前記第３のスイッチ
ング素子と第４のスイッチング素子の接続点との問に共
振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記
第１のスイッチング素子と前記第４のスイッチング素子
がブリッジの対角に位置するとともに前記第２のスイッ
チング素子と前記第３のスイッチング素子がブリッジの
対角に位置し、前記第１の直列回路の一方のスイッチン
グ素子の両端問にチョッパ用インダクタを介して交流電
流を整流した脈動電源を接続した電源装置に用いられ、
前記脈動電源が接続されているスイッチング素子とその
対角に位置する前記第２の直列回路のスイッチング素子
のオンするタイミングが同時で、且つ前記第１のスイッ
チング素子と前記第２のスイッチング素子及び前記第３
のスイッチング素子と前記第４のスイッチング素子をそ
れぞれ交互にオンオフする電源装置制御回路において、
三角波形信号と、該三角波形信号の立ち上がり期間と立
ち下がり期間とで異なる論理値を設定した二値化信号を
出力する発振回路と、前記三角波形信号と任意の第１の
基準電圧とを比較する第１の比較器と、該第１の比較器
の出力信号と前記発振回路の二値化信号との論理積を取
る第１のアンド回路と、前記三角波形信号と任意の第２
の基準電圧とを比較する第２の比較器と、該第２の比較
器の出力信号と前記発振回路の二値化信号との論理積を
取る第２のアンド回路とを備え、前記第１の基準電圧と
前記第２の基準電圧を調整することにより、ブリッジの
対角に位置するスイッチング素子のオン時間を調節する
出力パルス信号を前記第１及び第２のアンド回路より出
力するので、従来のように高精度なコンデンサを必要と
することなく、しかも外付け部品数を削減できるためコ
ストの低減が図れる上にＩＣ化する場合にも有利であ
り、しかも精度良く制御が行えるという効果がある。

【００５２】請求項２の発明は、請求項１の発明におい
て、請求項１の発明において、前記三角波形信号の立ち
上がりと立ち下がりの比率を前記出力パルス信号の所望
の最大デューティ比と同じになるようにし、前記三角波
形信号により前記出力バルス信号に上限リミットを付け
たので、第１，第２の比較器の基準電圧が三角波形信号
の電圧の上限以上になってもアンド回路の出力は最大デ
ューティ以上にならず、スイッチング素子に過剰なオン
時間を設定することがなく、過剰な電流が流れたり過剰
な電圧がかかるのを防いで回路保護が図れるという効果
がある。

【００５３】請求項３の発明は、請求項１の発明におい
て、前記発振回路に、所定の上限値まで充電した後、所
定の下限値まで放電されることでその電圧を前記三角波
形信号として出力するコンデンサを備えるとともに、前
記上下限値を一定とし且つ前記コンデンサの充電電流、
放電電流の比率を一定として充電電流と放電電流を変
え、前記三角波形信号の周波数を変える手段を備えたの
で、立ち上がりエッジを揃えた出力パルス信号におい
て、オンデューティ（オン時間）を一定に保ったまま周
波数を変化させることができる。

【００５４】請求項４の発明は、請求項１の発明におい
て、前記発振回路に、所定の上限値まで充電した後、所
定の下限値まで放電されることでその電圧を前記三角波
形信号として出力するコンデンサを備えるとともに、前
記コンデンサの充放電流を一定として上限値若しくは下
限値を変化させることで前記三角波形信号の周波数を変
える手段を備えたので、立ち上がりエッジを揃えた出力
パルス信号において、オンデュティー（オン時間）を一
定に保ったまま周波数を変化させることができる。

【００５５】請求項５の発明は、請求項１の発明におい
て、前記発振回路に、所定の上限値まで充電した後、所
定の下限値まで放電されることでその電圧を前記三角波
形信号として出力するコンデンサを備えるとともに、前
記コンデンサの充電電流を一定とするとともに上下限値
を一定とした状態でコンデンサヘの放電電流を変えるこ
とで前記三角波形信号の発振周波数を変える手段を備え
たので、立ち上がりエッジを揃えた出力パルス信号にお
いて、オンデュティー（オン時間）を一定に保ったまま
周波数を変化させることができる。

【００５６】請求項６の発明は、請求項１の発明におい
て、前記三角波信号の電圧と比較する前記第１，第２の
比較器の基準電圧として、上限が所定の電圧で、下限が
前記三角波信号の下限より大きな電圧を設定してヒステ
リシスを持たせたので、簡単な回路でヒステリシス動作
が得られる。

【００５７】請求項７の発明は、請求項１の発明におい
て、請求項１の前記平滑コンデンサの電圧を検出し、該
検出電圧に応じた電流に変換する電圧電流変換回路と、
該電圧電流変換回路の出力電流に応じて前記第１、第２
の基準電圧を可変させる電流電圧変換回路とを付加し、
前記平滑コンデンサの電圧に応じたオンデューティを持
つ前記出力パルス信号を出力するので、チョッパ兼用の
スイッチング素子に対してフィードバック制御が働いて
平滑コンデンサの電圧の変動を小さくすることができ
る。

【００５８】請求項８の発明は、請求項７の発明におい
て、前記電圧電流変換回路の出力電流から任意の電流値
を引くオフセット引き算回路を付加したので、電圧電流
変換回路のダイナミックレンジを広くすることができ
る。

【００５９】請求項９の発明は、請求項７又は８の発明
において、前記電圧電流変換回路の出力電流を増幅する
ゲイン回路と、前記発振回路の周波数を設定するモード
設定回路とを付加し、周波数に応じて前記ゲイン回路の
増幅率を変化させるので、平滑コンデンサの電圧に応じ
てオンデューティの変化する割合を変えることができ
る、その結果自由度の高い制御が可能となる。

【００６０】請求項１０の発明は、請求項１の発明にお
いて、前記平滑コンデンサの電圧を検出し、該検出電圧
と任意の電圧とを比較する第３の比較器と、該第３の比
較器の出力信号をセット信号とし、前記発振回路の二値
化信号をリセット信号とするＲＳラッチ回路と、該ＲＳ
ラッチ回路の出力と、前記発振回路の前記三角波形信号
と前記第１若しくは第２の比較器の出力の論理積を、前
記チョッパ用インダクタを介して前記脈動電源が接続さ
れるスイッチング素子用の出力バルス信号とするので、
チョッパ動作による昇圧電圧が任意の電圧以上になると
出力パルス信号の出力を直ちに停止させ、一周期の期間
はＲＳラッチ回路によりその状態を保持し、平滑コンデ
ンサの電圧が任意の電圧以下になっても出力バルスを再
び出力しないことで、出力バルスの立ち上がりのタイミ
ングを常に一定に保つことができる。

【図面の簡単な説明】

【図１】本発明の実施形態１の回路図である。

【図２】同上を用いる電源装置の回路図である。

【図３】同上の動作説明用タイミングチャートである。

【図４】本発明の実施形態２の動作説明用タイミングチ
ャートである。

【図５】本発明の実施形態３に用いる発振回路の回路図
である。

【図６】本発明の実施形態４の動作説明用タイミングチ
ャートである。

【図７】本発明の実施形態５の動作説明用タイミングチ
ャートである。

【図８】本発明の実施形態６を用いる電源装置の回路図
である。

【図９】同上の要部の回路図である。

【図１０】本発明の実施形態７を用いる電源装置の回路
図である。

【図１１】同上の要部の回路図である。

【図１２】本発明の実施形態８を用いる電源装置の回路
図である。

【図１３】本発明の実施形態９を用いる電源装置の回路
図である。

【図１４】従来例の回路図である。

【符号の説明】

１ 電源装置制御回路 １０ 発振回路 １２ａ、１２ｂ 比較器 １３ａ，１３ｂ アンド回路 Ｎ１，Ｎ２ ノットゲート Ｖｒｅｆ１，Ｖｒｅｆ２ 基準電圧

フロントページの続き (72)発明者 鳴尾 誠浩 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 3K072 AA02 BB01 CA16 CB10 DB03 DD04 GA03 GB18 GC04 HA05 HA06 HA10 5H007 BB03 CA02 CB05 CB09 CC03 DB03 DC05 EA13

Claims (10)

【特許請求の範囲】
1. 【請求項１】平滑コンデンサの正極と負極との問に第１
   のスイッチング素子と第２のスイッチング素子を直列接
   続した第１の直列回路と、前記平滑コンデンサの正極と
   負極との問に第３のスイッチング素子と第４のスイッチ
   ング素子を直列接続した第２の直列回路とを備え、前記
   第１のスイッチング素子と前記第２のスイッチング素子
   の接続点と、前記第３のスイッチング素子と第４のスイ
   ッチング素子の接続点との問に共振ＬＣ負荷回路を接続
   してフルブリッジ構成とし、前記第１のスイッチング素
   子と前記第４のスイッチング素子がブリッジの対角に位
   置するとともに前記第２のスイッチング素子と前記第３
   のスイッチング素子がブリッジの対角に位置し、前記第
   １の直列回路の一方のスイッチング素子の両端問にチョ
   ッパ用インダクタを介して交流電流を整流した脈動電源
   を接続した電源装置に用いられ、前記脈動電源が接続さ
   れているスイッチング素子とその対角に位置する前記第
   ２の直列回路のスイッチング素子のオンするタイミング
   が同時で、且つ前記第１のスイッチング素子と前記第２
   のスイッチング素子及び前記第３のスイッチング素子と
   前記第４のスイッチング素子をそれぞれ交互にオンオフ
   する電源装置制御回路において、三角波形信号と、該三
   角波形信号の立ち上がり期間と立ち下がり期間とで異な
   る論理値を設定した二値化信号を出力する発振回路と、
   前記三角波形信号と任意の第１の基準電圧とを比較する
   第１の比較器と、該第１の比較器の出力信号と前記発振
   回路の二値化信号との論理積を取る第１のアンド回路
   と、前記三角波形信号と任意の第２の基準電圧とを比較
   する第２の比較器と、該第２の比較器の出力信号と前記
   発振回路の二値化信号との論理積を取る第２のアンド回
   路とを備え、前記第１の基準電圧と前記第２の基準電圧
   を調整することにより、ブリッジの対角に位置するスイ
   ッチング素子のオン時間を調節する出力パルス信号を前
   記第１及び第２のアンド回路より出力することを特徴と
   する電源装置制御回路。
2. 【請求項２】前記三角波形信号の立ち上がりと立ち下が
   りの比率を前記出力パルス信号の所望の最大デューティ
   比と同じになるようにし、前記三角波形信号により前記
   出力バルス信号に上限リミットを付けたことを特徴とす
   る請求項１記載の電源装置制御回路。
3. 【請求項３】前記発振回路に、所定の上限値まで充電し
   た後、所定の下限値まで放電されることでその電圧を前
   記三角波形信号として出力するコンデンサを備えるとと
   もに、前記上下限値を一定とし且つ前記コンデンサの充
   電電流、放電電流の比率を一定として充電電流と放電電
   流を変え、前記三角波形信号の周波数を変える手段を備
   えたことを特徴とする請求項１記載の電源装置制御回
   路。
4. 【請求項４】前記発振回路に、所定の上限値まで充電し
   た後、所定の下限値まで放電されることでその電圧を前
   記三角波形信号として出力するコンデンサを備えるとと
   もに、前記コンデンサの充放電流を一定として上限値若
   しくは下限値を変化させることで前記三角波形信号の周
   波数を変える手段を備えたことを特徴とする請求項１記
   載の電源装置制御回路。
5. 【請求項５】前記発振回路に、所定の上限値まで充電し
   た後、所定の下限値まで放電されることでその電圧を前
   記三角波形信号として出力するコンデンサを備えるとと
   もに、前記コンデンサの充電電流を一定とするとともに
   上下限値を一定とした状態でコンデンサヘの放電電流を
   変えることで前記三角波形信号の発振周波数を変える手
   段を備えたことを特徴とする請求項１記載の電源装置制
   御回路。
6. 【請求項６】前記三角波信号の電圧と比較する前記第
   １，第２の比較器の基準電圧として、上限が所定の電圧
   で、下限が前記三角波信号の下限より大きな電圧を設定
   してヒステリシスを持たせたことを特徴とする請求項１
   記載の電源装置制御回路。
7. 【請求項７】前記平滑コンデンサの電圧を検出し、該検
   出電圧に応じた電流に変換する電圧電流変換回路と、該
   電圧電流変換回路の出力電流に応じて前記第１、第２の
   基準電圧を可変させる電流電圧変換回路とを付加し、前
   記平滑コンデンサの電圧に応じたオンデューティを持つ
   前記出力パルス信号を出力することを特徴とする請求項
   １記載の電源装置制御回路。
8. 【請求項８】前記電圧電流変換回路の出力電流から任意
   の電流値を引くオフセット引き算回路を付加したことを
   特徴とする請求項７記載の電源装置制御回路。
9. 【請求項９】前記電圧電流変換回路の出力電流を増幅す
   るゲイン回路と、前記発振回路の周波数を設定するモー
   ド設定回路とを付加し、周波数に応じて前記ゲイン回路
   の増幅率を変化させることを特徴とする請求項７又は８
   記載の電源装置制御回路。
10. 【請求項１０】前記平滑コンデンサの電圧を検出し、該
    検出電圧と任意の電圧とを比較する第３の比較器と、該
    第３の比較器の出力信号をセット信号とし、前記発振回
    路の二値化信号をリセット信号とするＲＳラッチ回路
    と、該ＲＳラッチ回路の出力と、前記発振回路の前記三
    角波形信号と前記第１若しくは第２の比較器の出力の論
    理積を、前記チョッパ用インダクタを介して前記脈動電
    源が接続されるスイッチング素子用の出力バルス信号と
    することを特徴とする請求項１記載の電源装置制御回
    路。