JP2001145356A - Ac−dcコンバータ - Google Patents

Ac−dcコンバータ

Info

Publication number
JP2001145356A
JP2001145356A JP32139199A JP32139199A JP2001145356A JP 2001145356 A JP2001145356 A JP 2001145356A JP 32139199 A JP32139199 A JP 32139199A JP 32139199 A JP32139199 A JP 32139199A JP 2001145356 A JP2001145356 A JP 2001145356A
Authority
JP
Japan
Prior art keywords
phase
circuit
power conversion
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32139199A
Other languages
English (en)
Other versions
JP3367100B2 (ja
Inventor
Mamoru Tsuruya
守 鶴谷
Nobuaki Yokoyama
伸明 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP32139199A priority Critical patent/JP3367100B2/ja
Publication of JP2001145356A publication Critical patent/JP2001145356A/ja
Application granted granted Critical
Publication of JP3367100B2 publication Critical patent/JP3367100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】 【課題】 AC−DCコンバータの制御回路を簡素化し
且つ高効率化及び低ノイズ化を図る。 【解決手段】 本発明によるAC−DCコンバータで
は、スイッチング回路(3)内の正側の電力変換用IGB
T(4,6,8)と負側の電力変換用IGBT(5,7,9)を各対毎
に同時にオン・オフ制御するので、各電力変換用IGB
T(4〜9)のスイッチング動作の制御シーケンスが簡略化
され、制御回路(21)の構成を簡素化できる。また、ゼロ
電圧回路(48)により各電力変換用IGBT(4〜9)のコレ
クタ−エミッタ端子間の電圧を略0Vに低下させた後に
各電力変換用IGBT(4〜9)をオン状態に切り換えるの
で、各電力変換用IGBT(4〜9)のオン時にゼロ電圧ス
イッチングとなり、各電力変換用IGBT(4〜9)のスイ
ッチング損失を低減してAC−DCコンバータの変換効
率を向上できると共に、スイッチングノイズの発生を抑
制することが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は交流入力電流を正弦
波状に制御して入力力率を改善するAC−DCコンバー
タ、特に制御回路を簡素化でき且つ高効率及び低ノイズ
化が可能なAC−DCコンバータに属する。
【0002】
【従来の技術】スイッチングレギュレータ等の入力電源
部には整流ダイオード及び平滑コンデンサから成るコン
デンサ入力型の整流回路が一般的に使用されている。し
かしながら、コンデンサ入力型の整流回路では正弦波交
流入力電流の最大値付近のみに平滑コンデンサへ充電電
流が流れるため、入力電流波形の導通角が狭く、入力力
率が0.6前後と低い問題点があった。そこで、例えば
図7に示すように交流入力電流を正弦波状に制御して入
力力率を改善する降圧型のAC−DCコンバータが提案
されている。図7に示すAC−DCコンバータは、リア
クトル及びコンデンサを有し且つ三相交流電源(1)に接
続されるフィルタ回路(2)と、橋絡接続(ブリッジ接
続)された3対のスイッチング素子としての第1〜第6
の電力変換用IGBT(絶縁ゲート型バイポーラトラン
ジスタ)(4,5;6,7;8,9)及び第1〜第6の電力変換用I
GBT(4〜9)の各々と直列に接続された逆流防止用整流
素子としての第1〜第6の逆流防止用ダイオード(10〜1
5)を有し且つフィルタ回路(2)の出力端子に接続される
スイッチング回路(3)と、スイッチング回路(3)の出力端
子間に接続される還流用整流素子としての還流用ダイオ
ード(16)と、還流用ダイオード(16)に直流リアクトル(1
7)を介して接続される平滑コンデンサ(18)と、直流リア
クトル(17)に流れる電流ILをその電流に対応する電圧
Lとして検出する電流検出器(19)と、三相交流電源(1)
からのU相、V相及びW相の交流入力電圧VU,VV,VW
を検出する相電圧検出用トランス(20)と、相電圧検出用
トランス(20)の検出電圧VU,VV,VW及び電流検出器(1
9)の検出電圧VL並びに平滑コンデンサ(18)の電圧VDC
に応じてスイッチング回路(3)内における第1〜第6の
電力変換用IGBT(4〜9)のゲート端子の各々に第1〜
第6のオン・オフ制御信号VG1,VG 2;VG3,VG4;VG5,
G6を付与して第1〜第6の電力変換用IGBT(4〜9)
をオン・オフ制御する制御回路(21)とを備えている。
【0003】制御回路(21)は、図8に示すように平滑コ
ンデンサ(18)の両端から出力される直流出力電圧VDC
基準値を規定する基準電圧VRDを発生する基準電源(22)
と、平滑コンデンサ(18)の電圧VDCを基準電源(22)の基
準電圧VRDと比較してそれらの誤差電圧信号VE1を出力
する第1の誤差増幅器(23)と、電流検出器(19)の検出電
圧VLを第1の誤差増幅器(23)の出力信号VE1と比較し
てそれらの誤差電圧信号VE2を出力する第2の誤差増幅
器(24)と、相電圧検出用トランス(20)の検出電圧VU,V
V,VW及び第2の誤差増幅器(24)の出力信号VE2に基づ
いてU相、V相及びW相の電流基準信号VRUV,VRVW,V
RWUを発生する相電流基準信号発生回路(25)と、三相交
流電源(1)の周波数(50〜60Hz)よりも十分に高い
周波数(1〜100kHz)の三角波信号VTを発生する三
角波発振回路(26)と、相電流基準信号発生回路(25)のU
相、V相及びW相の電流基準信号VRUV,VRVW,VRWU
三角波発振回路(26)の三角波信号VTと比較して各相の
電流のPWM変調信号VPUV,VPVW,VPWUを出力するP
WMコンパレータ(27,28,29)と、各PWMコンパレータ
(27,28,29)のPWM変調信号VPUV,VPVW,VPWU
「1」、「0」又は「−1」の3値の線電流パルス信号
SU(=VPUV−VPWU),VSV(=VPVW−VPUV),VSW(=
PWU−VPVW)に変換する線電流パルス変換用コンパレ
ータ(30,31,32)と、各線電流パルス信号VSU,VSV,VSW
の符号、即ち「1」、「0」又は「−1」を判別してそ
れぞれ高(H)レベル、ゼロレベル又は低(L)レベル
の電圧信号を出力する符号判別回路(33,34,35)と、スイ
ッチング回路(3)の第1〜第6の電力変換用IGBT(4,
5;6,7;8,9)の各ゲート端子に付与する第1〜第6のオン
・オフ制御信号VG1,VG2;VG3,VG4;VG5,VG6を符号
判別回路(33,34,35)の電圧信号のレベルに基づいてU
相、V相及びW相アームの正側と負側にそれぞれ分別し
て出力する分別回路(36,37,38)とから構成される。
【0004】分別回路(36,37,38)は、符号判別回路(33,
34,35)の出力信号が高レベルのとき、対応するアームの
正側の第1、第3又は第5の電力変換用IGBT(4,6,
8)のゲート端子に付与する第1、第3又は第5のオン・
オフ制御信号VG1,VG3,VG5のみを高レベルにして第
1、第3又は第5の電力変換用IGBT(4,6,8)をオン
状態にする。また、符号判別回路(33,34,35)の出力信号
が低レベルのときは、対応するアームの負側の第2、第
4又は第6の電力変換用IGBT(5,7,9)のゲート端子
に付与する第2、第4又は第6のオン・オフ制御信号V
G2,VG4,VG6のみを高レベルにして第2、第4又は第6
の電力変換用IGBT(5,7,9)をオン状態にする。更
に、符号判別回路(33,34,35)の出力信号がゼロレベルの
ときは、対応するアームの正側及び負側の第1及び第2
の電力変換用IGBT(4,5)、第3及び第4の電力変換
用IGBT(6,7)又は第5及び第6の電力変換用IGB
T(8,9)のゲート端子に付与する第1及び第2、第3及
び第4又は第5及び第6のオン・オフ制御信号VG1,V
G2;VG3,VG4;VG5,VG6を低レベルにして第1及び第2
の電力変換用IGBT(4,5)、第3及び第4の電力変換
用IGBT(6,7)又は第5及び第6の電力変換用IGB
T(8,9)をオフ状態にする。
【0005】図7に示すAC−DCコンバータの動作は
以下の通りである。例えば、図9(A)に示すように三相
交流電源(1)のU相の交流入力電流IUが正の半周期間の
とき、電流検出器(19)の検出電圧VL及び相電圧検出用
トランス(20)の検出電圧VU,VV,VW並びに平滑コンデ
ンサ(18)の電圧VDCに応じてPWM変調された第1のオ
ン・オフ制御信号VG1が制御回路(21)内の分別回路(36)
からスイッチング回路(3)内の第1の電力変換用IGB
T(4)のゲート端子に入力され、第1の電力変換用IG
BT(4)がオン・オフ動作される。これと同時に、分別
回路(36)から第2の電力変換用IGBT(5)のゲート端
子に入力される第2のオン・オフ制御信号VG2は低レベ
ル一定となり、第2の電力変換用IGBT(5)がオフ状
態となる。また、三相交流電源(1)のU相の交流入力電
流IUが負の半周期間のときは、電流検出器(19)の検出
電圧VL及び相電圧検出用トランス(20)の検出電圧VU,
V,VW並びに平滑コンデンサ(18)の電圧VDCに応じて
PWM変調された第2のオン・オフ制御信号VG2が制御
回路(21)内の分別回路(36)からスイッチング回路(3)内
の第2の電力変換用IGBT(5)のゲート端子に入力さ
れ、第2の電力変換用IGBT(5)がオン・オフ動作さ
れる。これと同時に、分別回路(36)から第1の電力変換
用IGBT(4)のゲート端子に入力される第1のオン・
オフ制御信号VG1は低レベル一定となり、第1の電力変
換用IGBT(4)がオフ状態となる。これにより、スイ
ッチング回路(3)のU相アームに入力される電流IU0
図9(B)に示すように波高値IU0Pの正負のパルス電流
波形となる。スイッチング回路(3)のU相アームに入力
される正負のパルス状の電流IU0はフィルタ回路(2)に
より低次の高調波成分が除去され、基本波成分のみの正
弦波電流となる。V相アーム及びW相アームについても
前記と略同様の動作が行なわれる。
【0006】三相交流電源(1)から供給されるU相、V
相及びW相の交流入力電圧VU,VV,VWの波形を図10
(A)に示し、図10(A)に示す微小期間T1,T2,T3,T
4での第1〜第6の電力変換用IGBT(4〜9)のスイッ
チング波形S1〜S6をそれぞれ図10(B)〜(G)に示
す。即ち、図10(A)に示す微小期間T1では、U相、
V相及びW相の交流入力電圧VU,VV,VWの極性がVU
0>VW>VVで且つ各電圧VU,VV,VWの絶対値レベル
の大小関係がVU>VV>VWであるから、図10(B)及
び(E)に示すようにU相アームの正側の第1の電力変換
用IGBT(4)及びV相アームの負側の第4の電力変換
用IGBT(7)がオン状態となる。その後、第1の電力
変換用IGBT(4)のオン期間中に第4の電力変換用I
GBT(7)がオフ状態になると、図10(G)に示すよう
にW相アームの負側の第6の電力変換用IGBT(9)が
オン状態となる。続いて、図10(A)に示す微小期間T
2では、U相、V相及びW相の交流入力電圧VU,VV,VW
の極性がVU>0>VV>VWで且つ各電圧VU,VV,VW
絶対値レベルの大小関係がVU>VW>VVであるから、
図10(B)及び(G)に示すようにU相アームの正側の第
1の電力変換用IGBT(4)及びW相アームの負側の第
6の電力変換用IGBT(9)がオン状態となる。その
後、第1の電力変換用IGBT(4)のオン期間中に第6
の電力変換用IGBT(9)がオフ状態になると、図10
(E)に示すようにV相アームの負側の第4の電力変換用
IGBT(7)がオン状態となる。また、図10(A)に示
す微小期間T3では、U相、V相及びW相の交流入力電
圧VU,VV,VWの極性がVV>0>VU>VWで且つ各電圧
U,VV,VWの絶対値レベルの大小関係がVV>VW>VU
であるから、図10(D)及び(G)に示すようにV相アー
ムの正側の第3の電力変換用IGBT(6)及びW相アー
ムの負側の第6の電力変換用IGBT(9)がオン状態と
なる。その後、第3の電力変換用IGBT(6)のオン期
間中に第6の電力変換用IGBT(9)がオフ状態になる
と、図10(C)に示すようにU相アームの負側の第2の
電力変換用IGBT(5)がオン状態となる。更に、図1
0(A)に示す微小期間T4では、U相、V相及びW相の
交流入力電圧VU,VV,VWの極性がVV>VW>0>VU
且つ各電圧VU,VV,VWの絶対値レベルの大小関係がVU
>VV>VWであるから、図10(C)及び(D)に示すよう
にU相アームの負側の第2の電力変換用IGBT(5)及
びV相アームの正側の第3の電力変換用IGBT(6)が
オン状態となる。その後、第2の電力変換用IGBT
(5)のオン期間中に第3の電力変換用IGBT(6)がオフ
状態になると、図10(F)に示すようにW相アームの正
側の第5の電力変換用IGBT(8)がオン状態となる。
【0007】ここで、スイッチング回路(3)のU相アー
ムの正側の第1の電力変換用IGBT(4)及びV相アー
ムの負側の第4の電力変換用IGBT(7)がオン状態の
とき、三相交流電源(1)のU相出力、フィルタ回路(2)、
第1の逆流防止用ダイオード(10)、第1の電力変換用I
GBT(4)、直流リアクトル(17)、平滑コンデンサ(18)
並びに負荷(39)、第4の電力変換用IGBT(7)、第4
の逆流防止用ダイオード(13)、フィルタ回路(2)、三相
交流電源(1)のV相出力の経路で電流が流れ、直流リア
クトル(17)にエネルギが蓄積されると共に平滑コンデン
サ(18)が充電される。その後、スイッチング回路(3)の
U相アームの正側の第1の電力変換用IGBT(4)がオ
フ状態になると、直流リアクトル(17)の蓄積エネルギ及
び平滑コンデンサ(18)の電荷が放出され、直流リアクト
ル(17)、平滑コンデンサ(18)並びに負荷(39)、還流用ダ
イオード(16)の経路で電流が流れる。また、スイッチン
グ回路(3)のU相アームの負側の第2の電力変換用IG
BT(5)及びV相アームの正側の第3の電力変換用IG
BT(6)がオン状態のときは、三相交流電源(1)のV相出
力、フィルタ回路(2)、第3の逆流防止用ダイオード(1
2)、第3の電力変換用IGBT(6)、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(39)、第2の電力変
換用IGBT(5)、第2の逆流防止用ダイオード(11)、
フィルタ回路(2)、三相交流電源(1)のU相出力の経路で
電流が流れ、直流リアクトル(17)にエネルギが蓄積され
ると共に平滑コンデンサ(18)が充電される。その後、ス
イッチング回路(3)のU相アームの負側の第2の電力変
換用IGBT(5)がオフ状態になると、直流リアクトル
(17)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放
出され、直流リアクトル(17)、平滑コンデンサ(18)並び
に負荷(39)、還流用ダイオード(16)の経路で電流が流れ
る。スイッチング回路(3)のV相アームの第3及び第4
の電力変換用IGBT(6,7)並びにW相アームの第5及
び第6の電力変換用IGBT(8,9)がオン・オフ動作す
る場合、又はスイッチング回路(3)のU相アームの第1
及び第2の電力変換用IGBT(4,5)並びにW相アーム
の第5及び第6の電力変換用IGBT(8,9)がオン・オ
フ動作する場合についても前記と略同様に動作する。以
上により、図9(C)に示すような一定レベルの直流電流
Lが直流リアクトル(17)に流れ、平滑コンデンサ(18)
の両端に直流出力電圧VDCが発生する。
【0008】スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のオン・オフ動作により平滑コン
デンサ(18)の両端から出力される直流出力電圧VDCは、
制御回路(21)内の第1の誤差増幅器(23)にて基準電源(2
2)の基準電圧VRDと比較され、直流出力電圧VDC及び基
準電圧VRDの誤差電圧信号VE1が第1の誤差増幅器(23)
から出力される。第1の誤差増幅器(23)の誤差電圧信号
E1は、第2の誤差増幅器(24)において電流検出器(19)
により検出された直流リアクトル(17)の検出電圧VL
比較され、誤差電圧信号VE1及び検出電圧VLの誤差電
圧信号VE2が第2の誤差増幅器(24)から出力される。第
2の誤差増幅器(24)の誤差電圧信号VE2は、相電圧検出
用トランス(20)の検出電圧VU,VV,VWと共に相電流基
準信号発生回路(25)に入力され、検出電圧VU,VV,VW
及び誤差電圧信号VE2に基づいて相電流基準信号発生回
路(25)から図11(A)に示すようなU相、V相及びW相
の電流基準信号VRUV,VRVW,VRWUが出力される。相電
流基準信号発生回路(25)のU相、V相及びW相の電流基
準信号VRUV,VRVW,VRWUは、各PWMコンパレータ(2
7,28,29)において三角波発振回路(26)の三角波信号VT
とそれぞれ比較され、電流基準信号VRUV,VRVW,VRWU
と三角波信号VTとの関係がVRUV,VRVW,VRWU<VT
ときに低レベルとなり、VRUV,VRVW,VRWU>VTのとき
に高レベルとなる図11(B),(C),(D)に示すようなP
WM変調信号VPUV,VPVW,VPWUが各PWMコンパレー
タ(27,28,29)から出力される。各PWMコンパレータ(2
7,28,29)のPWM変調信号VPUV,VPVW,VPWUは、それ
ぞれ線電流パルス変換用コンパレータ(30,31,32)にてそ
れぞれ図11(E),(F),(G)に示すような線電流パルス
信号VPUV−VPWU=VSU;VPVW−VPUV=VSV;VPWU
−VPVW=VSWに変換される。各線電流パルス変換用コ
ンパレータ(30,31,32)の線電流パルス信号VSU,VSV,V
SWは、符号判別回路(33,34,35)にてそれらの値、即ち
「1」、「0」又は「−1」が判別され、符号判別回路
(33,34,35)からそれぞれの値に応じて高レベル、ゼロレ
ベル又は低レベルの電圧信号が出力される。符号判別回
路(33,34,35)から出力される各電圧信号は分別回路(36,
37,38)にそれぞれ入力され、各電圧信号のレベルに基づ
いてU相、V相及びW相アームの正側と負側にそれぞれ
分別された第1及び第2、第3及び第4並びに第5及び
第6のオン・オフ制御信号VG1,VG2;VG3,VG4;VG5,
G6が各分別回路(36,37,38)からスイッチング回路(3)
の第1及び第2、第3及び第4並びに第5及び第6の電
力変換用IGBT(4,5;6,7;8,9)のゲート端子にそれぞ
れ付与される。
【0009】以上により、直流リアクトル(17)に流れる
電流IL及び三相交流電源(1)のU相、V相及びW相の交
流入力電圧VU,VV,VW並びに平滑コンデンサ(18)の両
端の直流出力電圧VDCに応じてスイッチング回路(3)内
の第1〜第6の電力変換用IGBT(4〜9)が制御回路(2
1)によりオン・オフ制御され、三相交流電源(1)からフ
ィルタ回路(2)を介してスイッチング回路(3)のU相、V
相及びW相アームに流れる交流入力電流IU0,IV0,IW0
が正弦波状に制御されると共に平滑コンデンサ(18)の両
端から出力される直流出力電圧VDCが一定レベルに保持
される。
【0010】図7に示すAC−DCコンバータでは、三
相交流電源(1)からフィルタ回路(2)を介してスイッチン
グ回路(3)のU相、V相及びW相アームに流れる交流入
力電流IU0,IV0,IW0が正弦波状に制御されると共に平
滑コンデンサ(18)の両端から出力される直流出力電圧V
DCが一定レベルに保持されるので、入力力率を略1.0
に上昇できると共に高安定な直流出力電圧VDCが得られ
る。
【0011】
【発明が解決しようとする課題】ところで、図7に示す
AC−DCコンバータでは、スイッチング回路(3)の各
相アームの正側又は負側の電力変換用IGBT(4,6,8;
5,7,9)の何れか1つがオン状態のとき、それに対向する
各相アームの負側又は正側の電力変換用IGBT(5,7,
9;4,6,8)の1つをオフ状態とするため、符号判別回路
(33,34,35)及び分別回路(36,37,38)が必要となり、制御
回路(21)の構成が複雑となる欠点があった。また、スイ
ッチング回路(3)の各相アームの正側又は負側の各電力
変換用IGBT(4,6,8;5,7,9)のターンオン又はターン
オフ時に各電力変換用IGBT(4,6,8;5,7,9)のコレク
タ−エミッタ端子間の電圧が0Vとならないため、スイ
ッチング損失が発生して変換効率が低下すると共にノイ
ズが発生する欠点があった。
【0012】そこで、本発明は制御回路を簡素化できる
と共に高効率及び低ノイズ化が可能なAC−DCコンバ
ータを提供することを目的とする。
【0013】
【課題を解決するための手段】本発明によるAC−DC
コンバータは、交流電源(1)に接続されるスイッチング
回路(3)と、スイッチング回路(3)の出力端子間に接続さ
れる還流用整流素子(16)と、還流用整流素子(16)に直流
リアクトル(17)を介して接続される平滑コンデンサ(18)
とを備え、スイッチング回路(3)は、橋絡接続された複
数対のスイッチング素子(4,5;6,7;8,9)と、該複数対の
スイッチング素子(4,5;6,7;8,9)の各々と直列に接続さ
れた逆流防止用整流素子(10〜15)とを有する。複数対の
スイッチング素子(4,5;6,7;8,9)の相対する2つのスイ
ッチング素子(4,6,8;5,7,9)を同時にオン・オフ制御す
ることにより、各対の負側のスイッチング素子(5,7,9)
と直列に接続された逆流防止用整流素子(10〜15)により
交流電源(1)からの交流入力電流(IU,IV,IW)の逆流が阻
止されるので、各対の負側のスイッチング素子(5,7,9)
には逆方向の電流が流れない。したがって、正側のスイ
ッチング素子(4,6,8)と負側のスイッチング素子(5,7,9)
を各対毎に同時にオン・オフ制御できるので、制御信号
を正側と負側に分別する分別回路(36,37,38)が不要とな
り、各スイッチング素子(4〜9)の制御端子に付与するオ
ン・オフ制御信号(VG1〜VG6)の数を半減して制御回路(2
1)の構成を簡素化できる。これと共に、交流電源(1)か
らスイッチング回路(3)に流れる交流入力電流(IU0,IV0,
IW0)を正弦波状に制御して入力力率を略1.0に上昇で
きると共に平滑コンデンサ(18)から定電圧の直流出力(V
DC)を取り出すことができる。
【0014】また、複数対のスイッチング素子(4,5;6,
7;8,9)を全て同時にターンオンする場合は、交流電源
(1)から最も高い電圧が印加される一方の逆流防止用整
流素子(10〜15)のみが導通状態となり、他方の逆流防止
用整流素子(10〜15)は非導通状態となる。このため、交
流電源(1)から印加電圧の高い一方のスイッチング素子
(4〜9)から電流が流れ、一方のスイッチング素子(4〜9)
がオフした後に印加電圧の低い他方のスイッチング素子
(4〜9)のオン状態を保持すれば、交流電源(1)から供給
される電流は印加電圧の最も高いスイッチング素子(4〜
9)に自然に転流する。したがって、各線電流パルス信号
(VSU,VSV,VSW)の符号を判別する符号判別回路(33,34,3
5)が不要となるので、制御回路(21)の構成を更に簡素化
できる。
【0015】本発明の一実施の形態では、スイッチング
回路(3)の出力側に設けたゼロ電圧回路(49)により複数
対のスイッチング素子(4,5;6,7;8,9)の両主端子間の電
圧が低レベルに低下した後に複数対のスイッチング素子
(4,5;6,7;8,9)をオン状態に切り換えることにより、各
スイッチング素子(4〜9)のオン時にゼロ電圧スイッチン
グ(ZVS)となるので、各スイッチング素子(4〜9)の
スイッチング損失を低減して高効率及び低ノイズ化を図
ることが可能となる。
【0016】また、ゼロ電圧回路(49)により複数対のス
イッチング素子(4,5;6,7;8,9)の両主端子間の電圧を低
レベルにした後、複数対のスイッチング素子(4,5;6,7;
8,9)のうちのいずれか1対を遅れてオン状態に切り換え
る場合は、交流電源(1)から高い電圧が印加されるスイ
ッチング素子(4〜9)と低い電圧が印加されるスイッチン
グ素子(4〜9)との電圧差が小さいときに印加電圧の低い
スイッチング素子(4〜9)を印加電圧の高いスイッチング
素子(4〜9)のオン期間だけ遅延させてオン状態に切り換
えることにより、交流電源(1)から供給される電流を印
加電圧の高いスイッチング素子(4〜9)に確実に転流させ
ることができる。
【0017】更に、交流電源(1)の相数に相当する数の
スイッチング回路(3)と、スイッチング回路(3)と同数の
直流リアクトル(17)とをフィルタ回路(2)と平滑コンデ
ンサ(18)との間に並列接続した場合は、交流電源(1)の
相数に相当する数のスイッチング回路(3)を単相ブリッ
ジ構成にして、スイッチング回路(3)を交流電源(1)の相
毎にオン・オフ制御できるので、スイッチング回路(3)
及び制御回路(21)の構成を簡素化できると共に、大容量
の直流出力を得ることが可能である。
【0018】
【発明の実施の形態】以下、本発明によるAC−DCコ
ンバータの一実施の形態を図1〜図5に基づいて説明す
る。但し、これらの図面では図7〜図11に示す箇所と
実質的に同一の部分には同一の符号を付し、その説明を
省略する。図1及び図2に示すように、本実施の形態の
AC−DCコンバータは、図7に示す従来のAC−DC
コンバータの制御回路(21)内の符号判別回路(33,34,35)
及び分別回路(36,37,38)を絶対値検出回路(40,41,42)に
置き換え、各絶対値検出回路(40,41,42)の出力信号
A1,VA2,VA3によりスイッチング回路(3)の相対する
第1及び第2の電力変換用IGBT(4,5)、第3及び第
4の電力変換用IGBT(6,7)並びに第5及び第6の電
力変換用IGBT(8,9)を一対毎に同時にオン・オフ制
御する点に特徴がある。即ち、各絶対値検出回路(40,4
1,42)の出力信号VA1,VA2,VA3は、それぞれスイッチ
ング回路(3)内の第1及び第2の電力変換用IGBT(4,
5)、第3及び第4の電力変換用IGBT(6,7)並びに第
5及び第6の電力変換用IGBT(8,9)のオン・オフ制
御信号としてそれぞれのゲート端子に付与される。ま
た、図1に示すように、第1〜第6の電力変換用IGB
T(4〜9)のコレクタ−エミッタ端子間には第1〜第6の
スナバ用コンデンサ(43〜48)がそれぞれ接続され、スイ
ッチング回路(3)と還流用ダイオード(16)との間にはゼ
ロ電圧回路(49)が設けられている。ゼロ電圧回路(49)
は、8つのダイオード(50〜57)と、2つの1次巻線(58
a,58b)及び2次巻線(58c)を有するトランス(58)と、2
つの転流用IGBT(59,60)と、共振用コンデンサ(61)
と、転流制御回路(62)とから構成されている。2つの転
流用IGBT(59,60)は転流制御回路(62)によりオン・
オフ制御され、スイッチング回路(3)内の第1〜第6の
電力変換用IGBT(4〜9)のターンオン直前にゼロ電圧
回路(49)を動作することにより、還流用ダイオード(16)
の両端の電圧、即ち直流リンク電圧VDLが略0Vにな
る。その他の回路構成は、図7に示す従来のAC−DC
コンバータと略同様である。
【0019】次に、図1に示すAC−DCコンバータの
動作について説明する。三相交流電源(1)から供給され
るU相、V相及びW相の交流入力電圧VU,VV,VWの波
形を図3(A)に示し、図3(A)に示す微小期間T1,T2,
3,T4での図1に示す第1〜第6の電力変換用IGB
T(4〜9)のスイッチング波形S1〜S6をそれぞれ図3
(B)〜(G)に示す。図3(A)に示すように、微小期間T
1でのU相、V相及びW相の交流入力電圧VU,VV,VW
交流入力電圧VU,VV,VWの絶対値レベルの大小関係は
U>VV>VWであるから、図3(B)及び(C)並びに図
3(D)及び(E)に示すようにU相アームの第1及び第2
の電力変換用IGBT(4,5)並びにV相アームの第3及
び第4の電力変換用IGBT(6,7)がそれぞれ同時にオ
ン状態となる。その後、第1及び第2の電力変換用IG
BT(4,5)のオン期間中に第3及び第4の電力変換用I
GBT(6,7)が同時にオフ状態になると、図3(F)及び
(G)に示すようにW相アームの第5及び第6の電力変換
用IGBT(8,9)が同時にオン状態となる。続いて、図
3(A)に示す微小期間T2でのU相、V相及びW相の交
流入力電圧VU,VV,VWの絶対値レベルの大小関係はVU
>VW>VVであるから、図3(B)及び(C)並びに図3
(F)及び(G)に示すようにU相アームの第1及び第2の
電力変換用IGBT(4,5)並びにW相アームの第5及び
第6の電力変換用IGBT(8,9)がそれぞれ同時にオン
状態となる。その後、第1及び第2の電力変換用IGB
T(4,5)のオン期間中に第5及び第6の電力変換用IG
BT(8,9)が同時にオフ状態になると、図3(D)及び
(E)に示すようにV相アームの第3及び第4の電力変換
用IGBT(7)が同時にオン状態となる。また、図3
(A)に示す微小期間T3でのU相、V相及びW相の交流
入力電圧VU,VV,VWの絶対値レベルの大小関係はVV
W>VUであるから、図3(D)及び(E)並びに図3(F)
及び(G)に示すようにV相アームの第3及び第4の電力
変換用IGBT(6,7)並びにW相アームの第5及び第6
の電力変換用IGBT(8,9)がそれぞれ同時にオン状態
となる。その後、第3及び第4の電力変換用IGBT
(6,7)のオン期間中に第5及び第6の電力変換用IGB
T(8,9)が同時にオフ状態になると、図3(B)及び(C)
に示すようにU相アームの第1及び第2の電力変換用I
GBT(4,5)が同時にオン状態となる。更に、図3(A)
に示す微小期間T4でのU相、V相及びW相の交流入力
電圧VU,VV,VWの絶対値レベルの大小関係はVU>VV
>VWであるから、図3(B)及び(C)並びに図3(D)及
び(E)に示すようにU相アームの第1及び第2の電力変
換用IGBT(4,5)並びにV相アームの第3及び第4の
電力変換用IGBT(6,7)がそれぞれ同時にオン状態と
なる。その後、第1及び第2の電力変換用IGBT(4,
5)のオン期間中に第3及び第4の電力変換用IGBT
(6,7)が同時にオフ状態になると、図3(F)及び(G)に
示すようにW相アームの第5及び第6の電力変換用IG
BT(8,9)が同時にオン状態となる。
【0020】図3(A)に示す微小期間T1において、ス
イッチング回路(3)のU相アームの第1及び第2の電力
変換用IGBT(4,5)並びにV相アームの第3及び第4
の電力変換用IGBT(6,7)がオン状態のとき、三相交
流電源(1)のU相、V相及びW相の電圧VU,VV,VWの絶
対値レベルの関係がVU>VV>VWであるから、三相交
流電源(1)のU相出力、フィルタ回路(2)、第1の逆流防
止用ダイオード(10)、第1の電力変換用IGBT(4)、
直流リアクトル(17)、平滑コンデンサ(18)並びに負荷(3
9)、第4の電力変換用IGBT(7)、第4の逆流防止用
ダイオード(13)、フィルタ回路(2)、三相交流電源(1)の
V相出力の経路で電流が流れ、直流リアクトル(17)にエ
ネルギが蓄積されると共に平滑コンデンサ(18)が充電さ
れる。このとき、三相交流電源(1)のU相出力からフィ
ルタ回路(2)を介してスイッチング回路(3)のU相アーム
の負側に流れる電流は第2の逆流防止用ダイオード(11)
により阻止される。また、三相交流電源(1)のU相出力
からフィルタ回路(2)、スイッチング回路(3)の第1の逆
流防止用ダイオード(10)及び第1の電力変換用IGBT
(4)を介してV相アームの正側に流れる電流は第3の逆
流防止用ダイオード(12)により阻止される。したがっ
て、スイッチング回路(3)内のU相アームの負側の第2
の電力変換用IGBT(5)とV相アームの正側の第3の
電力変換用IGBT(6)には逆方向の電流が流れない。
【0021】U相アームの第1及び第2の電力変換用I
GBT(4,5)のオン期間中にV相アームの第3及び第4
の電力変換用IGBT(6,7)が同時にオフ状態になる
と、W相アームの第5及び第6の電力変換用IGBT
(8,9)が同時にオン状態となり、三相交流電源(1)のU相
出力、フィルタ回路(2)、第1の逆流防止用ダイオード
(10)、第1の電力変換用IGBT(4)、直流リアクトル
(17)、平滑コンデンサ(18)並びに負荷(39)、第6の電力
変換用IGBT(9)、第6の逆流防止用ダイオード(1
5)、フィルタ回路(2)、三相交流電源(1)のW相出力の経
路で電流が流れる。これにより、引き続き直流リアクト
ル(17)にエネルギが蓄積されると共に平滑コンデンサ(1
8)が充電される。このとき、三相交流電源(1)のU相出
力からフィルタ回路(2)、スイッチング回路(3)の第1の
逆流防止用ダイオード(10)及び第1の電力変換用IGB
T(4)を介してW相アームの正側に流れる電流は第5の
逆流防止用ダイオード(14)により阻止されるため、スイ
ッチング回路(3)内のW相アームの正側の第5の電力変
換用IGBT(8)には逆方向の電流が流れない。
【0022】その後、スイッチング回路(3)の全ての電
力変換用IGBT(4〜9)がオフ状態になると、直流リア
クトル(17)の蓄積エネルギ及び平滑コンデンサ(18)の電
荷が放出され、直流リアクトル(17)、平滑コンデンサ(1
8)並びに負荷(39)、還流用ダイオード(16)の経路で電流
が流れる。図3(A)に示すその他の微小期間T2,T3,T
4の場合についても前記と略同様に動作する。以上によ
り、一定レベルの直流電流ILが直流リアクトル(17)に
流れ、平滑コンデンサ(18)の両端に直流出力電圧VDC
発生する。
【0023】スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のオン・オフ動作により平滑コン
デンサ(18)の両端から出力される直流出力電圧VDCは、
制御回路(21)内の第1の誤差増幅器(23)にて基準電源(2
2)の基準電圧VRDと比較され、直流出力電圧VDC及び基
準電圧VRDの誤差電圧信号VE1が第1の誤差増幅器(23)
から出力される。第1の誤差増幅器(23)の誤差電圧信号
E1は、第2の誤差増幅器(24)において電流検出器(19)
により検出された直流リアクトル(17)の検出電圧VL
比較され、誤差電圧信号VE1及び検出電圧VLの誤差電
圧信号VE2が第2の誤差増幅器(24)から出力される。第
2の誤差増幅器(24)の誤差電圧信号VE2は、相電圧検出
用トランス(20)の検出電圧VU,VV,VWと共に相電流基
準信号発生回路(25)に入力され、検出電圧VU,VV,VW
及び誤差電圧信号VE2に基づいて相電流基準信号発生回
路(25)から図4(A)に示すようなU相、V相及びW相の
電流基準信号VRUV,VRVW,VRWUが出力される。相電流
基準信号発生回路(25)のU相、V相及びW相の電流基準
信号VRUV,VRVW,VRWUは、各PWMコンパレータ(27,2
8,29)において三角波発振回路(26)の三角波信号VTとそ
れぞれ比較され、電流基準信号VRUV,VRVW,VRWUと三
角波信号VTとの関係がVRUV,VRVW,VRWU<VTのとき
に低レベルとなり、VRUV,VRVW,VRWU>VTのときに高
レベルとなる図4(B),(C),(D)に示すようなPWM変
調信号VPUV,VPVW,VPWUが各PWMコンパレータ(27,2
8,29)から出力される。各PWMコンパレータ(27,28,2
9)のPWM変調信号VPUV,VPVW,VPWUは、それぞれ線
電流パルス変換用コンパレータ(30,31,32)にて図4
(E),(F),(G)に示すような線電流パルス信号VPUV
PWU=VS U;VPVW−VPUV=VSV;VPWU−VPVW=V
SWに変換される。各線電流パルス変換用コンパレータ(3
0,31,32)の線電流パルス信号VSU,VSV,VSWはそれぞれ
絶対値検出回路(40,41,42)に入力され、図4(H),(I),
(J)に示すような絶対値検出回路(40,41,42)の出力信号
A1,VA2,VA3がそれぞれスイッチング回路(3)のU相
アームの第1及び第2のIGBT(4,5)、V相アームの
第3及び第4のIGBT(6,7)並びにW相アームの第5
及び第6の電力変換用IGBT(8,9)のゲート端子に各
アーム毎に付与される。
【0024】また、ゼロ電圧回路(49)の動作の概略は以
下の通りである。転流制御回路(62)から2つの転流用I
GBT(59,60)の各ゲート端子に図5(A)に示す制御信
号VZが付与され、2つの転流用IGBT(59,60)が同時
にオフ状態からオン状態になると、図5(B)に示すよう
に2つの転流用IGBT(59,60)のコレクタ−エミッタ
端子間の電圧VCE1,VCE2が0Vまで降下する。これと
共に、トランス(58)の2つの1次巻線(58a,58b)及びス
イッチング回路(3)内の第1〜第6のスナバ用コンデン
サ(43〜48)が共振して2つの転流用IGBT(59,60)に
共振電流が流れ、各転流用IGBT(59,60)に流れる電
流IC1,IC2が図5(C)に示すように正弦波状に上昇す
る。これにより、スイッチング回路(3)内の第1〜第6
のスナバ用コンデンサ(43,45,47;44,46,48)から各相ア
ームの正側及び負側に接続された6つのダイオード(50,
52,54;51,53,55)と2つの転流用IGBT(59,60)を介し
てトランス(58)の2つの1次巻線(58a,58b)に電流が流
れ、各1次巻線(58a,58b)にエネルギが蓄積される。こ
のとき、共振用コンデンサ(61)は図示の極性で直流出力
電圧VDCまで充電されている。前記の状態で、図5(A)
に示す転流制御回路(62)の制御信号VZの電圧レベルを
高(H)レベルから低(L)レベルにして2つの転流用
IGBT(59,60)をオン状態からオフ状態にすると、ト
ランス(58)の2つの1次巻線(58a,58b)に蓄積されたエ
ネルギが放出されるので、2つの転流用IGBT(59,6
0)のコレクタ−エミッタ端子間にリンギング電圧が発生
し、2つの転流用IGBT(59,60)のコレクタ−エミッ
タ端子間の電圧VCE1,VCE2が図5(B)に示すように上
昇し、減衰振動しながら一定値に収束する。これによ
り、トランス(58)の2次巻線(58c)に正方向の電圧が発
生し、ダイオード(56)を介して図示とは逆の極性で共振
用コンデンサ(61)が充電され、共振用コンデンサ(61)の
両端の電圧が略0Vとなる。このとき、還流用ダイオー
ド(16)の両端の電圧、即ち直流リンク電圧VDLが略0V
となるので、スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のコレクタ−エミッタ端子間の電
圧が略0Vとなる。したがって、この期間内に制御回路
(21)の出力信号VA1,VA2,VA3を図5(D)に示すように
低レベルから高レベルにしてスイッチング回路(3)内の
第1〜第6の電力変換用IGBT(4,5;6,7;8,9)をオフ
状態からオン状態にすれば、第1〜第6の電力変換用I
GBT(4〜9)のターンオン時においてゼロ電圧スイッチ
ング(ZVS)となる。また、第1〜第6の電力変換用
IGBT(4〜9)のターンオフ時は、第1〜第6のスナバ
用コンデンサ(43〜48)がスナバとして作用して第1〜第
6の電力変換用IGBT(4〜9)のコレクタ−エミッタ端
子間の電圧が略0Vから緩やかに上昇するので、第1〜
第6の電力変換用IGBT(4〜9)のターンオフ時におい
てもゼロ電圧スイッチングとなる。
【0025】本実施の形態のAC−DCコンバータで
は、スイッチング回路(3)の第1〜第6の電力変換用I
GBT(4,5;6,7;8,9)の相対する2つの電力変換用IG
BT(4,6,8;5,7,9)を同時にオン・オフ制御することに
より、三相交流電源(1)からフィルタ回路(2)を介してス
イッチング回路(3)のU相、V相及びW相アームに流れ
る交流入力電流IU,IV,IWの逆流が第1〜第6の電力
変換用IGBT(4〜9)と直列に接続された第1〜第6の
逆流防止用ダイオード(10〜15)により阻止されるので、
各相アームの負側の第2、第4及び第6の電力変換用I
GBT(5,7,9)には逆方向の電流が流れない。したがっ
て、スイッチング回路(3)の各相アームの正側の第1、
第3及び第5の電力変換用IGBT(4,6,8)と負側の第
2、第4及び第6の電力変換用IGBT(5,7,9)を各対
毎に同時にオン・オフ制御できるので、図8に示す分別
回路(36,37,38)が不要となり、第1〜第6の電力変換用
IGBT(4〜9)の各ゲート端子に付与するオン・オフ制
御信号VG1〜VG6の数を半減して制御回路(21)の構成を
簡素化することが可能である。これと共に、三相交流電
源(1)からフィルタ回路(2)を介してスイッチング回路
(3)の各相アームに流れる交流入力電流IU0,IV0,IW0
を正弦波状に制御して入力力率を略1.0に上昇できる
と共に平滑コンデンサ(18)から高安定な直流出力電圧V
DCを取り出すことができる。また、スイッチング回路
(3)の出力側に設けたゼロ電圧回路(49)により、第1〜
第6の電力変換用IGBT(4,5;6,7;8,9)のコレクタ−
エミッタ端子間の電圧が略0Vに低下した後に第1〜第
6の電力変換用IGBT(4,5;6,7;8,9)をオン状態に切
り換えることにより、各電力変換用IGBT(4〜9)のオ
ン時にゼロ電圧スイッチングとなるので、各電力変換用
IGBT(4〜9)のスイッチング損失を低減して高効率及
び低ノイズ化を図ることが可能となる。
【0026】本実施の形態は変更が可能である。例え
ば、制御回路(21)内の三角波信号VTを発生する三角波
発振回路(26)の代わりに、出力周波数が同一で且つ最小
値から最大値に向かって比例直線的に上昇した後に最大
値から最小値に向かって急激に降下する鋸波信号を発生
する鋸波発振回路を設け、鋸波発振回路の鋸波信号の立
ち下がりに同期してスイッチング回路(3)の第1〜第6
の電力変換用IGBT(4,5;6,7;8,9)を全て同時にオフ
状態からオン状態にしてもよい。即ち、図6(A)に示す
三相交流電源(1)のU相、V相及びW相の交流入力電圧
U,VV,VWの微小期間T1において、図6(B)〜(G)の
スイッチング回路(3)内の第1〜第6の電力変換用IG
BT(4〜9)のスイッチング波形S1〜S6にそれぞれ示す
ように全ての電力変換用IGBT(4〜9)を同時にオフ状
態からオン状態にする場合、スイッチング回路(3)内の
U相アームの第1の逆流防止用ダイオード(10)のアノー
ド端子に最も高い電圧が印加されて導通状態となると共
に、第2〜第6の逆流防止用ダイオード(11〜15)が非導
通状態となる。このとき、スイッチング回路(3)内のW
相アームの第6の逆流防止用ダイオード(15)のカソード
端子に最も低い電圧が印加されるので、図6(B)及び
(G)の斜線ハッチング部に示すように第1の電力変換用
IGBT(4)及び第6の電力変換用IGBT(9)に電流が
流れる。このため、三相交流電源(1)から印加電圧の高
いU相アームの第1の電力変換用IGBT(4)から電流
が流れ、時刻t1で第1の電力変換用IGBT(4)がオフ
状態となった後に印加電圧の低いW相アームの第6の電
力変換用IGBT(9)のオン状態を保持すれば、三相交
流電源(1)からフィルタ回路(2)を介してスイッチング回
路(3)に供給される電流は図6(B)及び(F)の斜線ハッ
チング部に示すようにU相アームの第1の電力変換用I
GBT(4)からW相アームの第5の電力変換用IGBT
(8)に自然に転流する。また、図6(A)に示す微小期間
2においても前記と同様に、三相交流電源(1)から印加
電圧の高いU相アームの第2の電力変換用IGBT(5)
から電流が流れ、時刻t2で第2の電力変換用IGBT
(5)がオフ状態となった後に印加電圧の低いW相アーム
の第5の電力変換用IGBT(8)のオン状態を保持すれ
ば、三相交流電源(1)からフィルタ回路(2)を介してスイ
ッチング回路(3)に供給される電流は図6(C)及び(G)
の斜線ハッチング部に示すようにU相アームの第2の電
力変換用IGBT(5)からW相アームの第6の電力変換
用IGBT(9)に自然に転流する。したがって、図8に
示す符号判別回路(33,34,35)が不要となるので、制御回
路(21)の構成を更に簡素化することが可能となる。
【0027】また、図6に示す実施の形態で三相交流電
源(1)から高い電圧が印加されるU相アームの第1及び
第2の電力変換用IGBT(4,5)と低い電圧が印加され
るW相アームの第5及び第6の電力変換用IGBT(8,
9)との電圧差が小さいときは、ゼロ電圧回路(49)により
全ての電力変換用IGBT(4〜9)のコレクタ−エミッタ
端子間の電圧を略0Vにした後、印加電圧の低いW相ア
ームの第5及び第6の電力変換用IGBT(8,9)を印加
電圧の高いU相アームの第1及び第2の電力変換用IG
BT(4,5)のオン期間だけ遅延させてオン状態に切り換
えることにより、三相交流電源(1)からフィルタ回路(2)
を介してスイッチング回路(3)に供給される電流をU相
アームの第1の電力変換用IGBT(4)からW相アーム
の第5の電力変換用IGBT(8)に確実に転流させるこ
とができる。
【0028】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の実施の形態ではスイッチング回路(3)を構成するス
イッチング素子として電力変換用IGBT(絶縁ゲート
型バイポーラトランジスタ)を使用した形態を示した
が、MOS-FET(MOS型電界効果トランジス
タ)、接合型バイポーラトランジスタ又はJ-FET
(接合型電界効果トランジスタ)等も使用可能である。
また、上記の実施の形態では三相交流電源(1)にフィル
タ回路(2)を介して三相ブリッジ構成のスイッチング回
路(3)を接続した形態を示したが、スイッチング回路
(3)、還流用ダイオード(16)及び直流リアクトル(17)を
一組としてフィルタ回路(2)と平滑コンデンサ(18)との
間に3組並列に接続してもよい。この場合は、3つのス
イッチング回路(3)を単相ブリッジ構成にして、それぞ
れのスイッチング回路(3)を三相交流電源(1)の相毎にオ
ン・オフ制御できるので、スイッチング回路(3)及び制
御回路(21)の構成を簡素化できると共に、大容量の直流
出力を得ることが可能である。更に、三相交流電源の場
合に限らず単相交流電源又は三相以上の多相交流電源の
場合についても本発明を適用できることは容易に理解で
きよう。
【0029】
【発明の効果】本発明によれば、スイッチング回路内の
正側のスイッチング素子と負側のスイッチング素子を各
対毎に同時にオン・オフ制御するので、各スイッチング
素子のスイッチング動作の制御シーケンスが簡略化さ
れ、制御回路の構成を簡素化できる。また、スイッチン
グ回路の出力側にゼロ電圧回路を設けた場合は、ゼロ電
圧回路により複数対のスイッチング素子の両主端子間の
電圧を低レベルに低下させた後に複数対のスイッチング
素子をオン状態に切り換えることにより、各スイッチン
グ素子のオン時にゼロ電圧スイッチングとなるので、各
スイッチング素子のスイッチング損失を低減してAC−
DCコンバータの変換効率を向上できると共に、スイッ
チングノイズの発生を抑制することが可能となる。
【図面の簡単な説明】
【図1】 本発明によるAC−DCコンバータの一実施
の形態を示す電気回路図
【図2】 図1における制御回路の内部構成を示す回路
ブロック図
【図3】 図1における三相交流電源の各相の電圧及び
各電力変換用IGBTのスイッチング動作を示す波形図
【図4】 図2の制御回路の各部の信号を示すタイムチ
ャート
【図5】 図1に示すゼロ電圧回路の各部の電圧及び電
流を示す波形図
【図6】 本発明の変更実施の形態における三相交流電
源の各相の電圧及び各電力変換用IGBTのスイッチン
グ動作を示す波形図
【図7】 従来のAC−DCコンバータを示す電気回路
【図8】 図7における制御回路の内部構成を示す回路
ブロック図
【図9】 図7のAC−DCコンバータの主回路の各部
の電流を示す波形図
【図10】 図7における三相交流電源の各相の電圧及
び各電力変換用IGBTのスイッチング動作を示す波形
【図11】 図8の制御回路の各部の信号を示すタイム
チャート
【符号の説明】
(1)・・三相交流電源(交流電源)、 (2)・・フィルタ
回路、 (3)・・スイッチング回路、 (4〜9)・・第1
〜第6のIGBT(スイッチング素子)、 (10〜15)・
・第1〜第6の逆流防止用ダイオード(逆流防止用整流
素子)、 (16)・・還流用ダイオード(還流用整流素
子)、 (17)・・直流リアクトル、 (18)・・平滑コン
デンサ、 (19)・・電流検出器、 (20)・・相電圧検出
用トランス、 (21)・・制御回路、 (22)・・基準電
源、 (23)・・第1の誤差増幅器、(24)・・第2の誤差
増幅器、 (25)・・相電流基準信号発生回路、 (26)・
・三角波発振回路、 (27,28,29)・・PWMコンパレー
タ、 (30,31,32)・・線電流パルス変換用コンパレー
タ、 (33,34,35)・・符号判別回路、 (36,37,38)・・
分別回路、 (39)・・負荷、 (40,41,42)・・絶対値検
出回路、 (43〜48)・・第1〜第6のスナバ用コンデン
サ、 (49)・・ゼロ電圧回路、 (50〜57)・・ダイオー
ド、 (58)・・トランス、 (58a,58b)・・1次巻線、
(58c)・・2次巻線、 (59,60)・・転流用IGBT、
(61)・・共振用コンデンサ、 (62)・・転流制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 交流電源に接続されるスイッチング回路
    と、該スイッチング回路の出力端子間に接続される還流
    用整流素子と、該還流用整流素子に直流リアクトルを介
    して接続される平滑コンデンサとを備えたAC−DCコ
    ンバータにおいて、 前記スイッチング回路は、橋絡接続された複数対のスイ
    ッチング素子と、該複数対のスイッチング素子の各々と
    直列に接続された逆流防止用整流素子とを有し、 前記複数対のスイッチング素子の相対する2つのスイッ
    チング素子を同時にオン・オフ制御することにより、前
    記交流電源から前記スイッチング回路に流れる交流入力
    電流を正弦波状に制御すると共に前記平滑コンデンサか
    ら定電圧の直流出力を取り出すことを特徴とするAC−
    DCコンバータ。
  2. 【請求項2】 前記複数対のスイッチング素子を全て同
    時にターンオンする請求項1に記載のAC−DCコンバ
    ータ。
  3. 【請求項3】 前記スイッチング回路の出力側にゼロ電
    圧回路を設け、 該ゼロ電圧回路により前記複数対のスイッチング素子の
    両主端子間の電圧を低レベルにした後に前記複数対のス
    イッチング素子をターンオンする請求項1又は2に記載
    のAC−DCコンバータ。
  4. 【請求項4】 ゼロ電圧回路により前記複数対のスイッ
    チング素子の両主端子間の電圧を低レベルにした後、前
    記複数対のスイッチング素子のうちのいずれか1対を遅
    れてターンオンさせる請求項3に記載のAC−DCコン
    バータ。
  5. 【請求項5】 前記交流電源の相数に相当する数の前記
    スイッチング回路と、該スイッチング回路と同数の前記
    直流リアクトルとを前記フィルタ回路と前記平滑コンデ
    ンサとの間に並列接続した請求項1〜4のいずれか1項
    に記載のAC−DCコンバータ。
JP32139199A 1999-11-11 1999-11-11 Ac−dcコンバータ Expired - Fee Related JP3367100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32139199A JP3367100B2 (ja) 1999-11-11 1999-11-11 Ac−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32139199A JP3367100B2 (ja) 1999-11-11 1999-11-11 Ac−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2001145356A true JP2001145356A (ja) 2001-05-25
JP3367100B2 JP3367100B2 (ja) 2003-01-14

Family

ID=18132037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32139199A Expired - Fee Related JP3367100B2 (ja) 1999-11-11 1999-11-11 Ac−dcコンバータ

Country Status (1)

Country Link
JP (1) JP3367100B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314086A (ja) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac−dcコンバータ
JP2008245470A (ja) * 2007-03-28 2008-10-09 Sanken Electric Co Ltd Ac−dcコンバータ
JP2009207292A (ja) * 2008-02-28 2009-09-10 Fuji Electric Device Technology Co Ltd 電力変換装置
JP2016522673A (ja) * 2013-06-18 2016-07-28 ルノー エス.ア.エス. 電力コンバータを制御する方法及びその関連デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314086A (ja) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac−dcコンバータ
JP2008245470A (ja) * 2007-03-28 2008-10-09 Sanken Electric Co Ltd Ac−dcコンバータ
JP2009207292A (ja) * 2008-02-28 2009-09-10 Fuji Electric Device Technology Co Ltd 電力変換装置
JP2016522673A (ja) * 2013-06-18 2016-07-28 ルノー エス.ア.エス. 電力コンバータを制御する方法及びその関連デバイス

Also Published As

Publication number Publication date
JP3367100B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
WO2010067629A1 (ja) Dc-dcコンバータ回路
CN109639160B (zh) 基于软开关技术的新型单向三相三电平整流器
JP6201586B2 (ja) Dc/dcコンバータ
JP2002238257A (ja) 共振型dc−dcコンバータの制御方法
Pal et al. A pwm zvs high-frequency-link three-phase inverter with t-type npc unfolder
JP3324645B2 (ja) 交流−直流変換装置
US5892675A (en) AC current source circuit for converting DC voltage into AC current
Maswood et al. A novel suppressed-link rectifier-inverter topology with near unity power factor
Pal et al. A three-phase three-level isolated DC–AC converter with line frequency unfolding
JP3367100B2 (ja) Ac−dcコンバータ
Lin et al. A new ZVS DC/DC converter with three APWM circuits
JP2001314081A (ja) Ac−dcコンバータ
Deng et al. Analysis and design of zero-voltage-switching multiphase AC/DC converters
US11309806B2 (en) Modified pulse-width modulation control zero-voltage-switching power inversion circuits
JP3326790B2 (ja) 電力変換装置の制御装置
JP4406909B2 (ja) Ac−dcコンバータ
CN109905043B (zh) 一种带均压功能的三相四线制软开关整流器的调制方法
JP3367101B2 (ja) Ac−dcコンバータ
JP4561945B2 (ja) 交流−直流変換装置
JP4488130B2 (ja) 電力変換装置
JP7100847B2 (ja) 電力変換装置の制御装置
Liu et al. A modified single-phase transformerless Z-source photovoltaic grid-connected inverter
JP3298625B2 (ja) 電力変換装置
JP3296424B2 (ja) 電力変換装置
Lou et al. An Improved Modulation Scheme for “Si&SiC” Hybrid 3L-Active NPC Rectifiers with Low Conduction Losses

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131108

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees