JP2001142696A - マイクロプロセッサにおける命令供給装置および命令供給方法 - Google Patents

Abstract

(57)【要約】 【課題】 記憶装置などへのクロックを始めとする電力
供給を効果的に停止することでマイクロプロセッサの消
費電力を削減する。 【解決手段】 マイクロプロセッサの処理対象であるプ
ログラムを構成する命令を保持する記憶装置１０３に、
複数ステップの命令を各命令に対応したインデックスを
用いて１つの命令に多重化した圧縮命令を保持させる。
前記圧縮命令の各々のインデックスともとの展開命令と
の関係を示す命令対応表１１１を用いて、記憶装置１０
３からの圧縮命令に対し前記インデックスから展開命令
への伸長を行う。その圧縮命令の処理中は、記憶装置１
０３への電力供給の停止制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロプロセッサ
における命令供給装置および命令供給方法に関し、特に
命令供給時の電力の削減を図ったマイクロプロセッサに
おける命令供給装置および命令供給方法に関する。

【０００２】

【従来の技術】マイクロプロセッサとして、プログラム
を構成する１つ以上の命令を記憶装置から取得（フェッ
チ）し、これを１つあるいは複数の解読器（デコーダ）
で解読し、この解読した内容によって演算装置や入力装
置や出力装置や記憶装置や制御装置などの構成装置を制
御し順次処理を進めるようにしたものが知られている。
ここでマイクロプロセッサとは、ディジタル・シグナル
・プロセッサ（ＤＳＰ）や、マイクロコンピュータや、
マイクロコントローラを含むものであることを意味す
る。

【０００３】マイクロプロセッサは、プログラム（ソフ
トウェア）を用いてその構成装置（ハードウェア）を制
御できるため、目的に応じた機能を得るために毎回個別
に回路設計を行う必要が無く、製造段階あるいは製造後
のソフトウェア設計時に機能を決定することができる。
したがってマイクロプロセッサは、同一のハード設計に
よる回路に対しソフトを変更することで様々な用途に使
用可能となり、回路設計に要する時間や作業量を大幅に
削減でき、また大量生産によるコスト削減を実現できる
特徴を持つ。

【０００４】マイクロプロセッサにおけるプログラムの
実行は、命令が必要となる度に、命令を保持する記憶装
置（主記憶装置やキャッシュメモリなど）から逐次的に
命令をフェッチし、これを解読することで実現される。
このような従来のマイクロプロセッサにおいて、記憶装
置から命令をフェッチし実行する動作例を、図面に基づ
いて以下に説明する。

【０００５】図９は従来のマイクロプロセッサにおける
命令供給装置の一構成例であり、９０は演算装置、９１
は制御装置、１０３は命令を保持する記憶装置（主記憶
装置やキャッシュメモリ）、９２はデータを保持する記
憶装置、９３は入出力装置である。制御装置９１は、プ
ログラムカウンタ１０１と、命令デコーダ１０５と、ク
ロック制御装置１０６とを備える。

【０００６】制御装置９１のプログラムカウンタ１０１
は、命令アドレスバス１０２を介して、命令を保持する
記憶装置１０３に接続している。記憶装置１０３は、命
令バス１０４を介して、命令デコーダ１０５に接続して
いる。命令デコーダ１０５は、制御信号線（図中には明
示しない）を介して、プログラムカウンタ１０１や、記
憶装置１０３や、マイクロプロセッサを構成するその他
の装置（演算装置９０や入出力装置９３や制御装置９１
や記憶装置９２）と接続している。

【０００７】このような構成にもとづく動作を説明する
と、まず、マイクロプロセッサが次に実行すべき命令の
アドレスを、プログラムカウンタ１０１が、命令アドレ
スバス１０２を介して記憶装置１０３へ伝える。記憶装
置１０３は、命令アドレスバス１０２が指示するアドレ
スに応じた命令コードを命令バス１０４を介して命令デ
コーダ１０５へ転送する。命令デコーダ１０５は、受け
取った命令コードを解読し、その内容に応じた制御信号
を、上述の制御信号線を介して、マイクロプロセッサを
構成する各装置へ伝える。

【０００８】以上の繰り返しにより、マイクロプロセッ
サが順次、命令を解読実行する。なお、クロック制御装
置１０６は、マイクロプロセッサを構成する各装置へ、
プロセッサの動作に必要な周期的な基準クロックを供給
する。図１０は上記マイクロプロセッサにおける命令実
行動作の手順を示している。まず、プログラムカウンタ
１０１の値を設定する（ステップ８０１）。この設定
は、増減演算を行ったり、値のロードや保持を行ったり
することによって実行する。次に、プログラムカウンタ
１０１の示す命令アドレス値により、記憶装置１０３か
ら命令デコーダ１０５へ命令コードの転送を行う（ステ
ップ８０２）。命令デコーダ１０５は、受信した命令コ
ードを解読する（ステップ８０３）。そして命令デコー
ダ１０５は、ステップ８０３で解読した命令コードの内
容に従い、マイクロプロセッサを構成する各装置へ制御
信号を送信して各装置の制御を行う（ステップ８０
４）。その後にステップ８０１へ戻る。

【０００９】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来のマイクロプロセッサにおける命令供給装置で
は、命令実行を続けるためにプログラムカウンタ１０１
や記憶装置１０３が常に動作し、ここでの電力消費が恒
常的であって避けることができない。したがって、図９
に示されるマイクロプロセッサを構成する演算装置９０
や入出力装置９３や制御装置９１における消費電力を低
減する対策を施しても、命令用の記憶装置１０３での電
力消費のために、マイクロプロセッサ全体の電力消費を
大幅に削減することができない。

【００１０】このような問題点を解決するためには、図
１１に示すように、記憶装置１０３と命令デコーダ１０
５との間を複数の命令バス１０４、１０４、…で接続す
ることで一度に複数の命令をフェッチし、フェッチした
二つめ以降の命令の処理中に、プログラムカウンタ１０
１や記憶装置１０３への電力供給を停止する方式が考え
られる。しかし、この方式では、増加した命令バス１０
４で消費される電力が図９に示される方式と総量で変わ
らない。さらに命令バス１０４の増加により、特に回路
ブロック間の配線領域が増大し、回路ブロックの配置位
置がずれるため、回路全体の面積の大幅な増加という問
題点も新たに発生する。

【００１１】次に、上記とは別の問題点について説明す
る。すなわち、図９の構成において、通常の命令幅より
短い圧縮命令を利用することを考えることができる。例
えば通常の命令幅３２ビットに対し１６ビット等の圧縮
命令を追加して、この圧縮命令を解釈できる命令デコー
ダを設計する方式を考えることができる。ただし、この
方式では、マイクロプロセッサにおける全種類の命令の
中から、どの命令を圧縮するかを、命令デコーダの設計
時に決定する必要がある。

【００１２】しかし、圧縮すべき命令はプログラムの用
途によって異なるため、個々のプログラムの用途に応じ
た命令デコーダの再設計が、毎回必要となる。これは、
一種類の回路で様々な用途に使用できるというマイクロ
プロセッサの使用目的に反するものであり、現実的では
ない。したがって、この方法では、様々な応用プログラ
ムにおいて命令供給装置の電力削減を行うことはできな
い。

【００１３】本発明は、上記従来の問題点を解決するも
ので、様々な応用プログラムにおいて、記憶装置などへ
のクロックを始めとする電力供給を、より多くの場合に
より多くの時間停止させることで、マイクロプロセッサ
の消費電力を可能な限り削減できるようにすることを目
的とする。

【００１４】

【課題を解決するための手段】この目的を達成するため
本発明は、圧縮命令の各インデックスに対応した展開命
令のみを保持するための、通常の命令を保持する記憶装
置に比べて遥かに小容量の命令対応表を具備する。この
小容量の命令対応表は小面積で製造できるため、ここで
消費される電力は記憶装置と比べて遥かに少なくなる。

【００１５】そして記憶装置へは通常の命令コードと圧
縮した命令コードとを保持させ、圧縮命令を処理する間
は、記憶装置の代わりに命令対応表から命令コードを取
り出す。これにより、記憶装置への電力供給を停止で
き、このため消費電力の削減が行える。この場合に、圧
縮命令を登録しておく命令対応表は、命令コードの値を
保持すれば良いだけであるため、命令コードの追加のた
めの命令デコーダの再設計は不要である。

【００１６】したがって、回路の再設計を必要とせず
に、様々な応用プログラムにて圧縮命令を使用すること
が可能となり、記憶装置を高い頻度で停止することがで
きる。このため、消費電力を効果的に削減することがで
きる。さらに、命令対応表が、プログラム実行時に命令
コードの値を書き換えるための書き込み機能を備えるこ
とで、１つのプログラム中の様々な個所ごとに、より使
用頻度の高い命令を圧縮命令として選択し、命令対応表
に登録できるようになる。これにより、より高い頻度で
記憶装置の代わりに命令対応表を使用できるため、消費
電力の削減をよりいっそう進めることができる。

【００１７】以上により、記憶装置と命令デコーダとの
間の命令バス配線を大幅に増やすことなく、様々な応用
プログラムについて、従来に比べて消費電力を効果的に
削減することができる。

【００１８】

【発明の実施の形態】請求項１記載の本発明は、マイク
ロプロセッサの処理対象であるプログラムを構成する命
令を保持する記憶装置を備え、この記憶装置は、複数ス
テップの命令を各命令に対応したインデックスを用いて
１つの命令に多重化した圧縮命令を保持可能とされ、さ
らに、前記圧縮命令の各々のインデックスともとの展開
命令との関係を示す命令対応表と、前記記憶装置から圧
縮命令を取得したときに前記命令対応表を用いてインデ
ックスから展開命令への伸長を行うとともに、その圧縮
命令の処理中は前記記憶装置への電力供給の停止制御を
行う手段とを備えたものである。

【００１９】このようなものであると、記憶装置への電
力供給を停止できるため、消費電力の削減が行える。こ
の場合に、圧縮命令を登録しておく命令対応表は、命令
コードの値を保持すれば良いだけであるため、命令コー
ドの追加のための命令デコーダの再設計は不要である。
したがって、回路の再設計を必要とせずに、様々な応用
プログラムにて圧縮命令を使用することが可能となり、
記憶装置を高い頻度で停止することができ、このため消
費電力を効果的に削減することができる。

【００２０】請求項２記載の本発明は、マイクロプロセ
ッサの処理対象であるプログラムを構成する命令を保持
する記憶装置を備え、この記憶装置は、複数ステップの
命令を各命令に対応したインデックスを用いて１つの命
令に多重化した圧縮命令を保持可能とされ、さらに、前
記記憶装置における次に実行すべき命令のアドレスを示
すプログラムカウンタと、前記圧縮命令の各々のインデ
ックスともとの展開命令との関係を示す命令対応表と、
前記記憶装置から取得した命令を解読する圧縮命令処理
モード解析部と、前記圧縮命令処理モード解析部による
解読の結果が圧縮命令を展開命令へ展開する圧縮命令処
理モードであった場合に、前記記憶装置から複数のイン
デックス・フィールドによる多重化された圧縮命令を取
得して、圧縮されたフィールドごとに逐次的に前記命令
対応表を用いてインデックスから展開命令へ命令の伸張
を行うとともに、その圧縮命令の処理中は前記記憶装置
とプログラムカウンタへの電力供給の停止制御を行う圧
縮命令処理モード制御部と、命令の処理モードが圧縮命
令処理モードか否かに応じて、前記命令対応表と記憶装
置とのいずれかから命令を選択的に取得してプロセッサ
を制御する命令デコーダとを備えたものである。

【００２１】このようなものであると、記憶装置への電
力供給を停止できるため、消費電力の削減が行える。こ
の場合に、圧縮命令を登録しておく命令対応表は、命令
コードの値を保持すれば良いだけであるため、命令コー
ドの追加のための命令デコーダの再設計は不要である。
したがって、回路の再設計を必要とせずに、様々な応用
プログラムにて圧縮命令を使用することが可能となり、
記憶装置を高い頻度で停止することができ、このため消
費電力を効果的に削減することができる。

【００２２】請求項３記載の本発明は、命令対応表が、
書き込み機能を備えることで、その内容をプログラム実
行時に書き換え可能とされているようにしたものであ
る。このようなものであると、より高い頻度で記憶装置
の代わりに命令対応表を使用できるため、消費電力の削
減をよりいっそう進めることができ、記憶装置と命令デ
コーダとの間の命令バス配線を大幅に増やすことなく、
様々な応用プログラムについて、従来に比べて消費電力
を効果的に削減することができる。

【００２３】請求項４記載の本発明は、マイクロプロセ
ッサの処理対象であるプログラムを構成する命令を保持
する記憶装置に、複数ステップの命令を各命令に対応し
たインデックスを用いて１つの命令に多重化した圧縮命
令を保持させ、前記圧縮命令の各々のインデックスとも
との展開命令との関係を示す命令対応表を用いて、前記
記憶装置からの圧縮命令に対し前記インデックスから展
開命令への伸長を行うとともに、その圧縮命令の処理中
は、前記記憶装置への電力供給の停止制御を行うもので
ある。

【００２４】このようにすると、記憶装置への電力供給
を停止できるため、消費電力の削減が行える。この場合
に、圧縮命令を登録しておく命令対応表は、命令コード
の値を保持すれば良いだけであるため、命令コードの追
加のための命令デコーダの再設計は不要である。したが
って、回路の再設計を必要とせずに、様々な応用プログ
ラムにて圧縮命令を使用することが可能となり、記憶装
置を高い頻度で停止することができ、このため消費電力
を効果的に削減することができる。

【００２５】以下、本発明の実施の形態の命令供給装置
及び命令供給方法について、図面を参照しながら具体的
に説明する。図１は、本発明の実施の形態の命令供給装
置を有するマイクロプロセッサの構成図を示すものであ
る。この図１において、プログラムカウンタ１０１は、
命令アドレスバス１０２を介して、命令を保持する記憶
装置１０３に接続している。記憶装置１０３は、命令バ
ス１０４に命令データを出力する。

【００２６】圧縮命令処理モード解析部１０７は、命令
バス１０４から命令コードの全ビットあるいは一部のビ
ットを受信し、受信命令を、通常ビット幅の命令コード
として処理するか、圧縮された命令コードとして処理す
るかを判定する。圧縮された命令コードとして処理する
手法は上記において簡単に説明したが、その詳細につい
ては後述する。そして圧縮命令処理モード解析部１０７
は、その判定結果を、処理モード判定信号１０８により
圧縮命令処理モード制御部１０９へ伝える。

【００２７】圧縮命令処理モード制御部１０９は、現在
の処理モードが圧縮命令処理モードであれば、命令バス
１０４から受信した命令コードを複数のインデックス・
フィールドにより多重化された命令コードとして扱い、
インデックス・フィールドごとにインデックス値をイン
デックス信号線１１０により命令対応表１１１に逐次的
に送信する。また圧縮命令処理モード制御部１０９は、
クロック制御部１０６に対し、圧縮命令処理モード中に
プログラムカウンタ１０１及び記憶装置１０３への電力
供給を停止するための制御信号を伝える。

【００２８】命令対応表１１１は、インデックス信号線
１１０から受け取ったインデックス値に対応する命令コ
ードを対応命令バス１１２に出力する。１１４は命令バ
ス・セレクタで、圧縮命令処理モード制御部１０９から
の命令処理モード信号１１３の値により、命令バス１０
４あるいは対応命令バス１１２のいずれかの命令を選択
して、命令デコーダ１０５へ出力する。

【００２９】図１の構成に対応した回路配置の構成例を
図２に示す。図示のように記憶装置１０３に比べて遙か
に小容量すなわち小面積で低電力消費となる命令対応表
１１１を用意し、この命令対応表１１１から命令コード
を取り出す間は上述のように記憶装置１０３への電力供
給を停止させることにより、マイクロプロセッサ全体の
消費電力を削減することができる。このとき、プログラ
ムにて実行する命令が命令対応表１１１に登録されてい
る割合が高ければ、記憶装置１０３の代わりに命令対応
表１１１を使用できる頻度が高くなるため、より高い頻
度で記憶装置１０３を停止させることができる。

【００３０】また命令対応表１１１の圧縮命令は、命令
コードの値を保持すれば良いだけであるため、製造時あ
るいは製造後に設定することが可能である。このため、
応用プログラムごとに圧縮命令を変更でき、したがって
高い頻度で記憶装置１０３を停止させて消費電力の削減
を行うことができる。具体的には、例えば記憶装置１０
３の容量を８１９２ワードとした場合、命令対応表１１
１の容量を１６ワードと記憶装置１０３に比べて遙かに
小容量の回路で構成することにより、圧縮命令処理モー
ドにおいては、電力消費量の多い記憶装置１０３を停止
して代わりに低消費電力の命令対応表１１１を使用で
き、その結果としてマイクロプロセッサの消費電力を削
減することができる。また、小容量の命令対応表１１１
は、記憶装置１０３と比べて回路規模が小さいため、回
路配置の自由度が記憶装置１０３と比べて大きく、命令
バス・セレクタ１１４の近傍に回路ブロックを配置する
ことができる。このため、命令バス・セレクタ１１４へ
命令データを出力する対応命令バス１１２の負荷容量
が、命令バス１０４と比べて小さくなり、したがって命
令コードの出力に要する消費電力を削減することができ
る。

【００３１】次に、図３を用いて、図１に示す命令供給
装置の動作手順について説明する。まずプログラムカウ
ンタ１０１の値を設定する（ステップ３０１）。この設
定は、増減演算を行ったり、値のロードや保持を行った
りすることによって実行する。次に、プログラムカウン
タ１０１の示す命令アドレス値により、記憶装置１０３
から命令デコーダ１０５へ命令コードの転送を行う（ス
テップ３０２）。

【００３２】そして、ステップ３０２にて記憶装置１０
３が出力した命令コードを圧縮命令処理モード解析部１
０７が受信し、命令コードの値により、圧縮命令処理モ
ードに遷移するか否かを判定する（ステップ３０３）。
圧縮命令処理モードに遷移しない場合は、圧縮命令処理
モード制御部１０９からの選択信号１１３により、命令
バス・セレクタ１１４が記憶装置１０３からの命令デー
タを選択し、命令デコーダ１０５へ出力する。命令デコ
ーダ１０５は、受信した命令コードを解読する（ステッ
プ３０４）。命令デコーダ１０５は、ステップ３０４で
解読した命令コードの内容に従い、マイクロプロセッサ
を構成する各装置へ制御信号を送信して各装置の制御を
行う（ステップ３０５）。最後にステップ３０１へ戻
る。

【００３３】ステップ３０３において圧縮命令処理モー
ドに遷移すると判定した場合は、まず圧縮命令処理モー
ド制御部１０９がクロック制御部１０６へ電力供給停止
の指示を出力する。これにより、クロック制御部１０６
は、プログラムカウンタ１０１と記憶装置１０３への電
力供給を停止する（ステップ３０６）。そして、圧縮命
令処理モード制御部１０９は、記憶装置１０３から受信
した命令コードについて、複数の命令フィールドのイン
デックスを逐次的に取り出す（ステップ３０７）。な
お、その詳細は、具体例を用いて後述する。また、ステ
ップ３０７にて取り出したインデックス値に応じた展開
命令を命令対応表１１１が出力する（ステップ３０
８）。命令バス・セレクタ１１４は、圧縮命令処理モー
ド制御部１０９からの選択信号１１３により命令対応表
１１１からの命令データを選択し、命令デコーダ１０５
へ出力する。命令デコーダ１０５は受信した命令コード
を解読する。（ステップ３０９）。

【００３４】命令デコーダ１０５は、ステップ３０９で
解読した命令コードの内容に従い、マイクロプロセッサ
を構成する各装置へ制御信号を送信して各装置の制御を
行い（ステップ３１０）、さらに命令コードの内容によ
り圧縮命令処理モードを終了するか否かを判定する（ス
テップ３１１）。圧縮命令処理モードを続ける場合は、
ステップ３０７に戻り、次のインデックス取り出し処理
を続行する。圧縮命令処理モードを終了する場合は、圧
縮命令処理モード制御部１０９がクロック制御部１０６
に電力供給再開を伝え、プログラムカウンタ１０１及び
記憶装置１０３への電力供給を再開し（ステップ３１
２）、ステップ３０１に戻る。

【００３５】なお、命令対応表１１１がインデックス値
を受信しこれに対応する命令を出力する回路構成と、記
憶装置１０３がプログラムカウンタ１０１よりアドレス
を受信しこれに対応する命令を出力する回路構成とは、
同様の回路規模及び方式で実現できる。このため、それ
ぞれの処理に要する時間には大差がなく、圧縮命令の処
理中には速度の低下は生じない。

【００３６】次に、図４及び図５を用いて、図１に示す
命令供給装置における命令フィールドの構成例と、その
命令実行手順とを説明する。図４（ａ）は、記憶容量が
８１９２ワードの場合の記憶装置１０３の内容の具体例
を示し、また図４（ｂ）は記憶容量が１６ワードの場合
の命令対応表１１１の具体例を示す。図５は、命令デコ
ーダ１０５が受け取る命令コードすなわちマイクロプロ
セッサが実行する命令の具体例を実行順に示している。

【００３７】図４（ａ）において、各アドレスの命令コ
ードはモード判定用ビットフィールドを含み、例えばア
ドレス＃０の命令コードのモード判定用ビットフィール
ドは、圧縮命令処理モードに遷移しない旨の情報を含
む。そして、図３のステップ３０３において、圧縮命令
処理モード解析部１０７が記憶装置１０３からアドレス
＃０の命令コードを受信すると、その命令コード中のモ
ード判定用ビットフィールドを解析して、圧縮命令処理
モードに遷移しないことを判定する。すると、圧縮命令
処理モード制御部１０９からの選択信号１１３により、
命令バス・セレクタ１１４が命令バス１０４側の命令コ
ードを選択し、命令デコーダ１０５にはアドレス＃０に
対応した命令が出力される。

【００３８】図４（ａ）において、アドレス＃１の命令
コードのモード判定用ビットフィールドには、圧縮命令
処理モードに遷移する旨の情報である「１１１１」が記
録されている。そこで、図３のステップ３０３におい
て、圧縮命令処理モード解析部１０７が記憶装置１０３
からアドレス＃１の命令コードを受信すると、命令コー
ド中のモード判定用ビットフィールドの解析により圧縮
命令処理モードに遷移することを判定し、それ以降は命
令フィールドごとのインデックスフィールドの処理（ス
テップ３０７からステップ３１１）を行う。このステッ
プ３０７からステップ３１１の間においては、アドレス
＃１の命令コードのフィールドＦ１〜Ｆ７のインデック
ス値（図４（ｂ）の例では０〜１５）に応じた命令対応
表１１１の命令コードを、記憶装置１０３からの命令コ
ードの代わりに、命令デコーダ１０５へ出力する。この
場合の命令デコード順序を図５に示す。

【００３９】このように、ステップ３０７〜ステップ３
１１の処理中にはプログラムカウンタ１０１と記憶装置
１０３とが必要でなくなり、上述のようにクロック制御
部１０６により電力供給を停止することができる（ステ
ップ３０６及びステップ３１２）。なお、ステップ３０
３において圧縮命令処理モードへ遷移するか否かを命令
コードから判定する方法としては、図６〜図８に示す複
数の方法がある。

【００４０】図６は、図４及び図５で説明したものと同
様に、命令コードにおいて、特定のビットあるいはビッ
ト列があるパターン（図４の具体例では「１１１１」）
であることにより、記憶装置１０３が出力する現在の命
令コードにおいてのみ、圧縮命令処理モードへ遷移する
か否かを判定する方法を示すものである。この図６で
は、図４（ａ）の場合と同様に、アドレス＃１の命令コ
ードのモード判定用ビットフィールドＢ０が、圧縮命令
処理モードへ遷移する旨の信号として形成されている。
この方法では、処理モードの遷移のためにモード判定用
ビットフィールドＢ０が必要なため、多重化できる命令
数が減るが、圧縮命令処理モードへの遷移のための特別
な命令は不要となる。

【００４１】図７は、命令コードが特定のパターンであ
れば、次に記憶装置１０３から出力される命令コードを
処理する間のみ圧縮命令処理モードへ遷移するという方
法を示すものである。この方法では、図７の例における
アドレス＃１の命令コードで示すように圧縮命令処理モ
ードへの遷移を示す特別な命令が必要となるが、アドレ
ス＃２の命令コードで示すように、モード判定用ビット
が不要なため、多重化できる命令数は図６の場合に比べ
て増加する。

【００４２】図８は、命令コードが特定のパターンであ
れば、次以降のサイクルで記憶装置１０３から出力され
る命令コードを処理する期間にわたり、圧縮命令処理モ
ードへ遷移し続けるという方法を示すものである。図８
においては、アドレス＃１の命令コードが上記の特定パ
ターンであり、アドレス＃２〜＃４において圧縮命令処
理モードへ遷移し続けている。この方法では、図７の場
合と同様にモード遷移のための命令が必要であるが、複
数の圧縮命令を連続的に処理する場合には、モード遷移
のための命令を毎回必要としない利点がある。

【００４３】図３のステップ３１１において圧縮命令処
理モードを終了するか否かを判定する方法としては、特
定のビット列の命令コードの受信により終了する方法が
ある。あるいは、圧縮命令処理モードへの遷移時にカウ
ンタを設定し、このカウンタの値により終了時を判定す
る方法もある。なお、命令対応表１１１を書き換え可能
な記憶素子によって構成し、さらに命令コードの書き込
み回路を追加するという構成をとることにより、マイク
ロプロセッサの製造時のみでなく、プログラム実行時に
もインデックスに対応した命令コードを変更することが
できる。これにより、プログラム中のループ部分や頻繁
に現れる命令コードをプログラムの箇所ごとに応じて命
令対応表１１１に登録することができるため、多種の命
令コードを処理するプログラムにおいても高い頻度で命
令対応表１１１を使用することができる。その結果とし
て、より効果的にプログラムカウンタ１０１や記憶装置
１０３への電力供給を停止でき、マイクロプロセッサの
消費電力を低減することができる。

【００４４】

【発明の効果】以上のように本発明によれば、マイクロ
プロセッサの回路設計を毎回行うことなく、様々な応用
プログラムにおいて、記憶装置などへのクロックを始め
とする電力供給を効果的に停止することができる。その
結果、本発明の命令供給装置を用いてマイクロプロセッ
サを構築した場合でも、同様の効果を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態のマイクロプロセッサにお
ける命令供給装置の構成図

【図２】同マイクロプロセッサの構成図

【図３】図１の命令供給装置による命令実行手順の流れ
図

【図４】同命令供給装置における記憶装置および命令対
応表の内容の一例を示す図

【図５】同命令供給装置における実行手順の一例を示す
図

【図６】同命令供給装置における圧縮命令処理モードへ
の遷移命令の一例の構成図

【図７】同命令供給装置における圧縮命令処理モードへ
の遷移命令の他の例の構成図

【図８】同命令供給装置における圧縮命令処理モードへ
の遷移命令のさらに他の例の構成図

【図９】従来のマイクロプロセッサの構成図

【図１０】図９のマイクロプロセッサにおける命令供給
装置の命令実行手順の流れ図

【図１１】従来の別方式のマイクロプロセッサの構成図

【符号の説明】

１０１ プログラムカウンタ １０３ 記憶装置 １０５ 命令デコーダ １０６ クロック制御部 １０７ 圧縮命令処理モード解析部 １０９ 圧縮命令処理モード制御部 １１１ 命令対応表

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサの処理対象であるプ
   ログラムを構成する命令を保持する記憶装置を備え、 この記憶装置は、複数ステップの命令を各命令に対応し
   たインデックスを用いて１つの命令に多重化した圧縮命
   令を保持可能とされ、 さらに、前記圧縮命令の各々のインデックスともとの展
   開命令との関係を示す命令対応表と、 前記記憶装置から圧縮命令を取得したときに前記命令対
   応表を用いてインデックスから展開命令への伸長を行う
   とともに、その圧縮命令の処理中は前記記憶装置への電
   力供給の停止制御を行う手段とを備えたことを特徴とす
   るマイクロプロセッサにおける命令供給装置。
2. 【請求項２】 マイクロプロセッサの処理対象であるプ
   ログラムを構成する命令を保持する記憶装置を備え、 この記憶装置は、複数ステップの命令を各命令に対応し
   たインデックスを用いて１つの命令に多重化した圧縮命
   令を保持可能とされ、 さらに、前記記憶装置における次に実行すべき命令のア
   ドレスを示すプログラムカウンタと、 前記圧縮命令の各々のインデックスともとの展開命令と
   の関係を示す命令対応表と、 前記記憶装置から取得した命令を解読する圧縮命令処理
   モード解析部と、 前記圧縮命令処理モード解析部による解読の結果が圧縮
   命令を展開命令へ展開する圧縮命令処理モードであった
   場合に、前記記憶装置から複数のインデックス・フィー
   ルドによる多重化された圧縮命令を取得して、圧縮され
   たフィールドごとに逐次的に前記命令対応表を用いてイ
   ンデックスから展開命令へ命令の伸張を行うとともに、
   その圧縮命令の処理中は前記記憶装置とプログラムカウ
   ンタへの電力供給の停止制御を行う圧縮命令処理モード
   制御部と、 命令の処理モードが圧縮命令処理モードか否かに応じ
   て、前記命令対応表と記憶装置とのいずれかから命令を
   選択的に取得してプロセッサを制御する命令デコーダと
   を備えたことを特徴とするマイクロプロセッサにおける
   命令供給装置。
3. 【請求項３】 命令対応表は、書き込み機能を有するこ
   とで、その内容をプログラム実行時に書き換え可能とさ
   れていることを特徴とする請求項１または２記載のマイ
   クロプロセッサにおける命令供給装置。
4. 【請求項４】 マイクロプロセッサの処理対象であるプ
   ログラムを構成する命令を保持する記憶装置に、複数ス
   テップの命令を各命令に対応したインデックスを用いて
   １つの命令に多重化した圧縮命令を保持させ、 前記圧縮命令の各々のインデックスともとの展開命令と
   の関係を示す命令対応表を用いて、前記記憶装置からの
   圧縮命令に対し前記インデックスから展開命令への伸長
   を行うとともに、その圧縮命令の処理中は、前記記憶装
   置への電力供給の停止制御を行うことを特徴とするマイ
   クロプロセッサにおける命令供給方法。