JP2013528877A - 圧縮コードの高速実行 - Google Patents
圧縮コードの高速実行 Download PDFInfo
- Publication number
- JP2013528877A JP2013528877A JP2013513422A JP2013513422A JP2013528877A JP 2013528877 A JP2013528877 A JP 2013528877A JP 2013513422 A JP2013513422 A JP 2013513422A JP 2013513422 A JP2013513422 A JP 2013513422A JP 2013528877 A JP2013528877 A JP 2013528877A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- storage unit
- embedded code
- code instruction
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000015654 memory Effects 0.000 claims description 39
- 239000000872 buffer Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000006837 decompression Effects 0.000 abstract description 5
- 230000006835 compression Effects 0.000 description 16
- 238000007906 compression Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 238000009795 derivation Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/382—Pipelined decoding, e.g. using predecoding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Manipulator (AREA)
- Supply Devices, Intensifiers, Converters, And Telemotors (AREA)
Abstract
【選択図】図1
Description
Claims (30)
- エンベデッドコード命令アドレスに対応するポインタを格納する第1格納ユニットと、
前記ポインタに対応する固有エンベデッドコード命令を格納する第2格納ユニットと、
格納されている前記固有エンベデッドコード命令を実行するプロセッサと
を備え、
前記第1格納ユニットは、前記第1格納ユニットで前記エンベデッドコード命令アドレスが受け取られると、前記第2格納ユニットに前記ポインタを送信し、
前記第2格納ユニットは、前記第2格納ユニットで前記ポインタが受け取られると、前前記固有エンベデッドコード命令を出力する装置。 - 前記第2格納ユニットは、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る、請求項1に記載の装置。
- 前記第2格納ユニットは、前記第1格納ユニットから前記第2ポインタを受け取り、前記第1ポインタを、前記第1格納ユニットをバイパスすることにより受け取る、請求項2に記載の装置。
- 前記第2格納ユニットは、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取り、前記第1ポインタは、前記第2エンベデッドコード命令アドレスから導出される値である、請求項1に記載の装置。
- 前記プロセッサの各後続するサイクル中であって、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクルの後に、少なくとも1つのポインタを前記第1格納ユニットからフェッチして、少なくとも1つの固有エンベデッドコード命令を前記第2格納ユニットからフェッチする、請求項1に記載の装置。
- 前記第1格納ユニットから前記ポインタをフェッチして、前記第2格納ユニットから前記固有エンベデッドコード命令をフェッチする期間は、前記プロセッサの1サイクル以下である、請求項1に記載の装置。
- 前記固有エンベデッドコード命令は、前記第2格納ユニットに格納されており、エンベデッドコードワードを形成する固有ビットパターンのセットを含む、請求項1に記載の装置。
- 読み取り専用メモリをさらに備え、
前記メモリは、前記第1格納ユニットまたは前記第2格納ユニットを含む、請求項1に記載の装置。 - 前記第1格納ユニットおよび前記第2格納ユニットを連結するために少なくとも1つのバッファまたはレジスタをさらに備える請求項1に記載の装置。
- 前記第1格納ユニットおよび前記第2格納ユニットを連結するマルチプレクサをさらに備える請求項1に記載の装置。
- 前記プロセッサ、前記第1格納ユニット、または、前記第2格納ユニットのうち1以上が、同一の集積回路ダイに設けられている、請求項1に記載の装置。
- 前記プロセッサは複数のプロセッサコアを含む、請求項1に記載の装置。
- 第1格納ユニットに、エンベデッドコード命令アドレスに対応するポインタを格納する段階と、
第2格納ユニットに、前記ポインタに対応する固有エンベデッドコード命令を格納する段階と
を備え、
前記第1格納ユニットは、前記第1格納ユニットにおいて前記エンベデッドコード命令アドレスが受け取られると、前記第2格納ユニットに前記ポインタを送信して、
前記第2格納ユニットは、前記第2格納ユニットにおいて前記ポインタが受け取られると、前記固有エンベデッドコード命令を出力する、方法。 - 前記第2格納ユニットで、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る段階をさらに備える、請求項13に記載の方法。
- 前記第2格納ユニットで、前記第1格納ユニットから前記第2ポインタを受け取り、前記第1ポインタを、前記第1格納ユニットをバイパスすることにより受け取る段階をさらに備える、請求項14に記載の方法。
- 前記第2格納ユニットで、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る段階をさらに備え、前記第1ポインタは、前記第2エンベデッドコード命令アドレスから導出される値である、請求項13に記載の方法。
- プロセッサの各後続するサイクル中であって、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクルの後に、少なくとも1つのポインタを前記第1格納ユニットからフェッチして、少なくとも1つの固有エンベデッドコード命令を前記第2格納ユニットからフェッチする段階をさらに備える、請求項13に記載の方法。
- コンピューティングシステムであって、
エンベデッドコード命令アドレスに対応するポインタを格納するポインタアレイ、および、前記ポインタに対応する固有エンベデッドコード命令を格納する固有パターンアレイを格納するメモリと、
格納されている前記固有エンベデッドコード命令を実行するプロセッサと、
を備え、
前記ポインタアレイは、前記ポインタアレイにおいて前記エンベデッドコード命令アドレスが受け取られると、前記固有パターンアレイに前記ポインタを送信して、前記固有パターンアレイは、前記固有パターンアレイにおいて前記ポインタが受け取られると、前記固有エンベデッドコード命令を出力する、コンピューティングシステム。 - 前記固有パターンアレイは、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る、請求項18に記載のコンピューティングシステム。
- 前記固有パターンアレイは、前記ポインタアレイから前記第2ポインタを受け取り、前記第1ポインタを、前記ポインタアレイをバイパスすることにより受け取る、請求項19に記載のコンピューティングシステム。
- 前記固有パターンアレイは、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取り、前記第1ポインタは、前記第2エンベデッドコード命令アドレスから導出される値である、請求項18に記載のコンピューティングシステム。
- 前記プロセッサの各後続するサイクル中であって、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクルの後に、少なくとも1つのポインタが前記ポインタアレイからフェッチされ、少なくとも1つの固有エンベデッドコード命令が前記固有パターンアレイからフェッチされる、請求項18に記載のコンピューティングシステム。
- 前記ポインタアレイから前記ポインタをフェッチして、前記固有パターンアレイから前記固有エンベデッドコード命令をフェッチする期間は、前記プロセッサの1サイクル以下である、請求項18に記載のコンピューティングシステム。
- 前記固有エンベデッドコード命令は、前記固有パターンアレイに格納されており、エンベデッドコードワードを形成する固有ビットパターンのセットを含む、請求項18に記載のコンピューティングシステム。
- 前記メモリは読み取り専用メモリである、請求項18に記載のコンピューティングシステム。
- 1以上の命令を備えるコンピュータ可読媒体であって、前記1以上の命令は、プロセッサにより実行されると、前記プロセッサに1以上の処理を行わせることで、
第1格納ユニットに、エンベデッドコード命令アドレスに対応するポインタを格納して、
第2格納ユニットに、前記ポインタに対応する固有エンベデッドコード命令を格納して、
前記第1格納ユニットは、前記第1格納ユニットにおいて前記エンベデッドコード命令アドレスが受け取られると、前記第2格納ユニットに前記ポインタを送信して、
前記第2格納ユニットは、前記第2格納ユニットにおいて前記ポインタが受け取られると、前記固有エンベデッドコード命令を出力する、コンピュータ可読媒体。 - プロセッサにより実行されると、前記プロセッサに、
前記第2格納ユニットで、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る処理を実行させる1以上の命令をさらに備える、請求項26に記載のコンピュータ可読媒体。 - プロセッサにより実行されると、前記プロセッサに、
前記第2格納ユニットで、前記第1格納ユニットから前記第2ポインタを受け取り、前記第1ポインタを、前記第1格納ユニットをバイパスすることにより受け取る処理を実行させる1以上の命令をさらに備える、請求項27に記載のコンピュータ可読媒体。 - プロセッサにより実行されると、前記プロセッサに、
前記第2格納ユニットで、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクル中であって、第2エンベデッドコード命令アドレスに対応する第2ポインタの前に、第1エンベデッドコード命令アドレスに対応する第1ポインタを受け取る処理を実行させる1以上の命令をさらに備え、
前記第1ポインタは、前記第2エンベデッドコード命令アドレスから導出される値である、請求項26に記載のコンピュータ可読媒体。 - プロセッサにより実行されると、前記プロセッサに、
前記プロセッサの各後続するサイクル中であって、エンベデッドコード命令アドレスの新たなシーケンスの第1サイクルの後に、少なくとも1つのポインタを前記第1格納ユニットからフェッチして、少なくとも1つの固有エンベデッドコード命令を前記第2格納ユニットからフェッチする処理を実行させる1以上の命令をさらに備える、請求項26に記載のコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/824,187 US20110320775A1 (en) | 2010-06-27 | 2010-06-27 | Accelerating execution of compressed code |
US12/824,187 | 2010-06-27 | ||
PCT/US2011/041967 WO2012012112A2 (en) | 2010-06-27 | 2011-06-27 | Accelerating execution of compressed code |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013528877A true JP2013528877A (ja) | 2013-07-11 |
JP5662567B2 JP5662567B2 (ja) | 2015-02-04 |
Family
ID=45353683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013513422A Expired - Fee Related JP5662567B2 (ja) | 2010-06-27 | 2011-06-27 | 圧縮コードの高速実行のための装置、方法、コンピューティングシステム、プログラム |
Country Status (8)
Country | Link |
---|---|
US (1) | US20110320775A1 (ja) |
EP (1) | EP2585907B1 (ja) |
JP (1) | JP5662567B2 (ja) |
KR (1) | KR101468424B1 (ja) |
CN (1) | CN102934074B (ja) |
AU (1) | AU2011280088B2 (ja) |
TW (1) | TWI526929B (ja) |
WO (1) | WO2012012112A2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6375833A (ja) * | 1986-09-18 | 1988-04-06 | Toshiba Corp | 情報処理装置 |
JPH09231071A (ja) * | 1996-02-22 | 1997-09-05 | Sharp Corp | コンピュータ装置 |
JP2001142696A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | マイクロプロセッサにおける命令供給装置および命令供給方法 |
JP2003050696A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 圧縮された命令コードを読み出すマイクロコントローラ、命令コードを圧縮して格納するプログラムメモリ |
JP2004139290A (ja) * | 2002-10-17 | 2004-05-13 | Renesas Technology Corp | マイクロコントローラ,その制御方法及びマイクロコントローラ装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222244A (en) * | 1990-12-20 | 1993-06-22 | Intel Corporation | Method of modifying a microinstruction with operands specified by an instruction held in an alias register |
KR100448289B1 (ko) * | 1997-12-20 | 2004-11-16 | 주식회사 대우일렉트로닉스 | 스트링매칭모듈을갖는데이터압축시스템 |
US6263429B1 (en) * | 1998-09-30 | 2001-07-17 | Conexant Systems, Inc. | Dynamic microcode for embedded processors |
US6691305B1 (en) * | 1999-11-10 | 2004-02-10 | Nec Corporation | Object code compression using different schemes for different instruction types |
US6484228B2 (en) * | 2000-04-19 | 2002-11-19 | Motorola, Inc. | Method and apparatus for data compression and decompression for a data processor system |
JP2003044273A (ja) * | 2001-08-01 | 2003-02-14 | Nec Corp | データ処理装置及びデータ処理方法 |
US7715392B2 (en) * | 2002-12-12 | 2010-05-11 | Stmicroelectronics, Inc. | System and method for path compression optimization in a pipelined hardware bitmapped multi-bit trie algorithmic network search engine |
US20040128477A1 (en) * | 2002-12-13 | 2004-07-01 | Ip-First, Llc | Early access to microcode ROM |
US20040139298A1 (en) * | 2003-01-09 | 2004-07-15 | International Business Machines Corporation | Method and apparatus for instruction compression and decompression in a cache memory |
US8099587B2 (en) * | 2005-07-20 | 2012-01-17 | Intel Corporation | Compressing and accessing a microcode ROM |
US7334113B2 (en) * | 2005-09-07 | 2008-02-19 | National Chung Cheng University | Method and system for processing an instruction set |
US8219508B2 (en) * | 2007-07-06 | 2012-07-10 | Lsi Corporation | Systems and methods for compressing state machine instructions using a two access indexing scheme |
-
2010
- 2010-06-27 US US12/824,187 patent/US20110320775A1/en not_active Abandoned
-
2011
- 2011-06-24 TW TW100122267A patent/TWI526929B/zh not_active IP Right Cessation
- 2011-06-27 AU AU2011280088A patent/AU2011280088B2/en not_active Ceased
- 2011-06-27 WO PCT/US2011/041967 patent/WO2012012112A2/en active Application Filing
- 2011-06-27 JP JP2013513422A patent/JP5662567B2/ja not_active Expired - Fee Related
- 2011-06-27 KR KR1020127033841A patent/KR101468424B1/ko not_active IP Right Cessation
- 2011-06-27 EP EP11810085.8A patent/EP2585907B1/en not_active Not-in-force
- 2011-06-27 CN CN201180027382.1A patent/CN102934074B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6375833A (ja) * | 1986-09-18 | 1988-04-06 | Toshiba Corp | 情報処理装置 |
JPH09231071A (ja) * | 1996-02-22 | 1997-09-05 | Sharp Corp | コンピュータ装置 |
JP2001142696A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | マイクロプロセッサにおける命令供給装置および命令供給方法 |
JP2003050696A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 圧縮された命令コードを読み出すマイクロコントローラ、命令コードを圧縮して格納するプログラムメモリ |
JP2004139290A (ja) * | 2002-10-17 | 2004-05-13 | Renesas Technology Corp | マイクロコントローラ,その制御方法及びマイクロコントローラ装置 |
Non-Patent Citations (1)
Title |
---|
MIKAEL COLLIN, MATS BRORSSON: "Two-Level Dictionary Code Compression : a New Scheme to Improve Instruction Code Density of Embedded", PROCEEDINGS OF INTERNATIONAL SYMPOSIUM ON CODE GENERATION AND OPTIMIZATION(CGO) 2009, JPN6014007129, 22 March 2009 (2009-03-22), pages 231 - 242, XP031452356, ISSN: 0002750358 * |
Also Published As
Publication number | Publication date |
---|---|
CN102934074B (zh) | 2016-07-13 |
WO2012012112A2 (en) | 2012-01-26 |
KR101468424B1 (ko) | 2014-12-03 |
EP2585907A4 (en) | 2016-05-25 |
KR20130038886A (ko) | 2013-04-18 |
JP5662567B2 (ja) | 2015-02-04 |
AU2011280088B2 (en) | 2015-01-22 |
EP2585907A2 (en) | 2013-05-01 |
AU2011280088A1 (en) | 2013-01-24 |
TWI526929B (zh) | 2016-03-21 |
US20110320775A1 (en) | 2011-12-29 |
WO2012012112A3 (en) | 2012-04-05 |
EP2585907B1 (en) | 2018-05-16 |
CN102934074A (zh) | 2013-02-13 |
TW201211886A (en) | 2012-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8862831B2 (en) | Method and apparatus to facilitate shared pointers in a heterogeneous platform | |
JP5128122B2 (ja) | アドレススペースエミュレーション | |
TWI454909B (zh) | 減少記憶體裝置之功率消耗之記憶體裝置、方法及系統 | |
TWI477967B (zh) | 用以實現gpu加速位址轉換之系統及方法以及圖形處理器 | |
KR101887126B1 (ko) | Or 체인 버스를 위한 향상된 데이터 버스 반전 인코딩 | |
US20120158967A1 (en) | Virtual core abstraction for cloud computing | |
TWI697228B (zh) | 用於密碼雜湊運算之硬體加速器 | |
TW201725502A (zh) | 使用具有多個搜尋引擎之加速器的資料壓縮 | |
US10158485B2 (en) | Double affine mapped S-box hardware accelerator | |
EP3278228B1 (en) | Command-driven translation pre-fetch for memory management units | |
US10402119B2 (en) | Data format conversion apparatus and method and buffer chip | |
JP2006522385A (ja) | マルチスレッドのコンピュータ処理を提供する装置および方法 | |
JP2022138116A (ja) | 管理バスのための通信プロトコルの選択 | |
JP5662567B2 (ja) | 圧縮コードの高速実行のための装置、方法、コンピューティングシステム、プログラム | |
US20130304955A1 (en) | Methods and Apparatuses for Trace Multicast Across a Bus Structure, and Related Systems | |
US20130007768A1 (en) | Atomic operations on multi-socket platforms | |
TW201913364A (zh) | 在以區塊架構處理器為基礎系統中快取指令區塊標頭資料 | |
CN113656331A (zh) | 基于高低位的确定访问地址的方法和装置 | |
TW200523789A (en) | Method and system for direct access to a non-memory mapped device memory | |
JP5744206B2 (ja) | 描画制御装置 | |
WO2021061269A1 (en) | Storage control apparatus, processing apparatus, computer system, and storage control method | |
US20230401060A1 (en) | Processing unit, computing device and instruction processing method | |
US20130321183A1 (en) | Coder with snoop mode | |
US20160140059A1 (en) | Multiple memory management units | |
KR101352140B1 (ko) | 데이터 통신 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5662567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |