JP2001135643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001135643A JP2001135643A JP31439299A JP31439299A JP2001135643A JP 2001135643 A JP2001135643 A JP 2001135643A JP 31439299 A JP31439299 A JP 31439299A JP 31439299 A JP31439299 A JP 31439299A JP 2001135643 A JP2001135643 A JP 2001135643A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial growth
- growth layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｐ型半導体基板の上にＮ型のベース領域を構
成するエピタキシャル成長層を形成した半導体基体に、
Ｐ型半導体基板がコレクタ領域を構成する縦型のＰＮＰ
トランジスタを形成する半導体装置の製造方法につい
て、ベース幅の制御性を改善する技術を提供する。 【解決手段】 Ｐ型半導体基板１の上にＮ型のエピタキ
シャル成長層６を形成した半導体基体に、エピタキシャ
ル成長層にベース領域を形成し、基板がコレクタ領域を
構成する縦型のＰＮＰトランジスタＩを形成する半導体
装置の製造方法において、エピタキシャル成長層を形成
後、ＰＮＰトランジスタを形成する領域についてのみ、
エピタキシャル成長層の上方からイオン注入ＩＩＩを施
し、基板面の近傍に高濃度のＰ型領域３０を形成するこ
とによってベース幅を制御する。
成するエピタキシャル成長層を形成した半導体基体に、
Ｐ型半導体基板がコレクタ領域を構成する縦型のＰＮＰ
トランジスタを形成する半導体装置の製造方法につい
て、ベース幅の制御性を改善する技術を提供する。 【解決手段】 Ｐ型半導体基板１の上にＮ型のエピタキ
シャル成長層６を形成した半導体基体に、エピタキシャ
ル成長層にベース領域を形成し、基板がコレクタ領域を
構成する縦型のＰＮＰトランジスタＩを形成する半導体
装置の製造方法において、エピタキシャル成長層を形成
後、ＰＮＰトランジスタを形成する領域についてのみ、
エピタキシャル成長層の上方からイオン注入ＩＩＩを施
し、基板面の近傍に高濃度のＰ型領域３０を形成するこ
とによってベース幅を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。さらに詳しくは、Ｐ型半導体基板の上に
Ｎ型のエピタキシャル成長層を形成した半導体基体に、
該エピタキシャル成長層にベース領域を形成した縦型の
ＰＮＰトランジスタを形成する半導体装置の製造方法に
関するものである。
方法に関する。さらに詳しくは、Ｐ型半導体基板の上に
Ｎ型のエピタキシャル成長層を形成した半導体基体に、
該エピタキシャル成長層にベース領域を形成した縦型の
ＰＮＰトランジスタを形成する半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】エピタキシャル成長層にベース層を形成
した縦型トランジスタを有する半導体装置の製造方法と
して、従来より各種の技術が知られているが、従来技術
にあってはベース幅の制御が必ずしも良好ではなく、電
流特性や高周波特性が満足すべきものではなかった。特
にたとえばＰＮＰトランジスタの縦型トランジスタで
は、ＮＰＮトランジスタに比較して特性が劣る傾向があ
った。
した縦型トランジスタを有する半導体装置の製造方法と
して、従来より各種の技術が知られているが、従来技術
にあってはベース幅の制御が必ずしも良好ではなく、電
流特性や高周波特性が満足すべきものではなかった。特
にたとえばＰＮＰトランジスタの縦型トランジスタで
は、ＮＰＮトランジスタに比較して特性が劣る傾向があ
った。
【０００３】本出願人は先に、エピタキシャル成長層に
ベース層を形成した縦型トランジスタを有する半導体装
置の製造方法において、イオン注入によって埋め込み層
の近傍に不純物層を形成することにより、ベース幅の制
御性を改善する手法を提案した（特開昭６１−２４８５
６０号公報、特公平５−７７１７１号公報）。これによ
ればベース幅を精緻に制御でき、よって電流特性を改善
した半導体装置を、しかもローコストで得ることができ
る。
ベース層を形成した縦型トランジスタを有する半導体装
置の製造方法において、イオン注入によって埋め込み層
の近傍に不純物層を形成することにより、ベース幅の制
御性を改善する手法を提案した（特開昭６１−２４８５
６０号公報、特公平５−７７１７１号公報）。これによ
ればベース幅を精緻に制御でき、よって電流特性を改善
した半導体装置を、しかもローコストで得ることができ
る。
【０００４】上記特開昭６１−２４８５６０号公報（特
公平５−７７１７１号）記載の手法は、具体的には、次
のとおりである。図５ないし図８を参照する。ここに示
す工程は、図９に図示する縦型の相補型トランジスタの
半導体装置を得るものである。
公平５−７７１７１号）記載の手法は、具体的には、次
のとおりである。図５ないし図８を参照する。ここに示
す工程は、図９に図示する縦型の相補型トランジスタの
半導体装置を得るものである。
【０００５】図５に示したように、半導体基板１に、Ｎ
型の埋め込み層２，３を形成し、さらにＮ型の埋め込み
層２の方にはＰ型の埋め込み層４を形成する。半導体基
板１の主面１ａから図の下方に、ＰＮ分離のための分離
領域５を、所定の個所に設ける。
型の埋め込み層２，３を形成し、さらにＮ型の埋め込み
層２の方にはＰ型の埋め込み層４を形成する。半導体基
板１の主面１ａから図の下方に、ＰＮ分離のための分離
領域５を、所定の個所に設ける。
【０００６】続いて、Ｎ型のエピタキシャル成長層６
を、該半導体基板１の主面１ａの全面に被着形成し、該
エピタキシャル成長層６の主面２６から図の下方に、分
離領域１１を、所定の個所に設ける。またＰ型の高濃度
不純物領域１０を、図の上方から見て環状に、該エピタ
キシャル成長層６の主面２６から図の下方に形成する。
このＰ型の高濃度不純物領域１０は、その後ＰＮＰトラ
ンジスタを形成すべき所定の位置に形成する。
を、該半導体基板１の主面１ａの全面に被着形成し、該
エピタキシャル成長層６の主面２６から図の下方に、分
離領域１１を、所定の個所に設ける。またＰ型の高濃度
不純物領域１０を、図の上方から見て環状に、該エピタ
キシャル成長層６の主面２６から図の下方に形成する。
このＰ型の高濃度不純物領域１０は、その後ＰＮＰトラ
ンジスタを形成すべき所定の位置に形成する。
【０００７】このとき、エピタキシャル成長層６には、
埋め込み層２，３からの不純物の拡散により、コレクタ
領域となる領域８，７が該エピタキシャル成長層６に形
成される。また上記した分離領域５からの不純物の拡散
により、拡散領域５ａが形成される。上記分離領域１１
は、この領域５ａとは接触しない位置関係に形成してお
くものとする。
埋め込み層２，３からの不純物の拡散により、コレクタ
領域となる領域８，７が該エピタキシャル成長層６に形
成される。また上記した分離領域５からの不純物の拡散
により、拡散領域５ａが形成される。上記分離領域１１
は、この領域５ａとは接触しない位置関係に形成してお
くものとする。
【０００８】次いで図６に示すように、エピタキシャル
成長層６に、ベース領域を形成する領域として、領域１
３を、Ｎ型の不純物拡散によって形成する。たとえばイ
オン注入等の方法により形成する。このようにＮ型の領
域１３をエピタキシャル成長層６に形成することによ
り、この部分の伝導度変調は抑えられ、電流特性の向上
が図られる。
成長層６に、ベース領域を形成する領域として、領域１
３を、Ｎ型の不純物拡散によって形成する。たとえばイ
オン注入等の方法により形成する。このようにＮ型の領
域１３をエピタキシャル成長層６に形成することによ
り、この部分の伝導度変調は抑えられ、電流特性の向上
が図られる。
【０００９】ＮＰＮトランジスタのコレクタ１９も、た
とえばリン等の不純物によって、イオン注入後アニール
すること等で形成する。上記分離領域５ａと、分離領域
１１はそれぞれ接続して、ＰＮ分離を完成する。エピタ
キシャル成長層６はこのＰＮ分離により２つの領域６
ａ，６ｂに分離され、ＰＮＰトランジスタはエピタキシ
ャル成長層６ａに、ＮＰＮトランジスタはエピタキシャ
ル成長層６ｂに形成されることになる。
とえばリン等の不純物によって、イオン注入後アニール
すること等で形成する。上記分離領域５ａと、分離領域
１１はそれぞれ接続して、ＰＮ分離を完成する。エピタ
キシャル成長層６はこのＰＮ分離により２つの領域６
ａ，６ｂに分離され、ＰＮＰトランジスタはエピタキシ
ャル成長層６ａに、ＮＰＮトランジスタはエピタキシャ
ル成長層６ｂに形成されることになる。
【００１０】次いで図７に示すように、まず、ＮＰＮト
ランジスタのベース領域１７を形成する。これは、たと
えばイオン注入などにより、Ｐ型のドーパントをエピタ
キシャル成長層６ｂに導入し、導入後たとえば９００℃
程度の窒素雰囲気下で活性化することにより、ベース領
域１７を形成する。
ランジスタのベース領域１７を形成する。これは、たと
えばイオン注入などにより、Ｐ型のドーパントをエピタ
キシャル成長層６ｂに導入し、導入後たとえば９００℃
程度の窒素雰囲気下で活性化することにより、ベース領
域１７を形成する。
【００１１】続いて、Ｎ型のドーパントを用いてＮＰＮ
トランジスタのエミッタ領域形成用不純物２２と、コレ
クタ形成用不純物２３を導入し、かつＰＮＰトランジス
タのベース取り出し領域形成用不純物２１を導入する。
導入は、砒素などをイオン注入などの方法を用いて打ち
込む手法を用いることができる。このＮ型のドーパント
の導入の後、同じくＰＮＰトランジスタのエミッタ領域
形成用不純物２４を所定の位置、すなわち上記Ｎ型のベ
ース領域１３内に導入する。導入は、ボロンをイオン注
入などの方法を用いて打ち込む手法を用いることができ
る。
トランジスタのエミッタ領域形成用不純物２２と、コレ
クタ形成用不純物２３を導入し、かつＰＮＰトランジス
タのベース取り出し領域形成用不純物２１を導入する。
導入は、砒素などをイオン注入などの方法を用いて打ち
込む手法を用いることができる。このＮ型のドーパント
の導入の後、同じくＰＮＰトランジスタのエミッタ領域
形成用不純物２４を所定の位置、すなわち上記Ｎ型のベ
ース領域１３内に導入する。導入は、ボロンをイオン注
入などの方法を用いて打ち込む手法を用いることができ
る。
【００１２】次いで図８に示すように、ＰＮＰトランジ
スタの上記Ｐ型の不純物の埋め込み層４からの拡散領域
であるコレクタ領域７と、上記ベース領域１３との間の
エピタキシャル成長層１２の部分で、コレクタ層７の近
傍に、この後低濃度の不純物層９を形成するように、ボ
ロンなどの不純物２５をたとえば高エネルギーのイオン
注入によって導入する。これはたとえば、５×１０1 1
〜５×１０1 2 ／ｃｍ 2 のドーズ量で、５００〜７００
ｋｅＶ、あるいはそれ以上のエネルギーによるイオン注
入で行うことができる。エピタキシャル成長層１２の部
分における濃度分布を、後述する低濃度の不純物層９に
より調整し、ベース幅の制御性を改善する。
スタの上記Ｐ型の不純物の埋め込み層４からの拡散領域
であるコレクタ領域７と、上記ベース領域１３との間の
エピタキシャル成長層１２の部分で、コレクタ層７の近
傍に、この後低濃度の不純物層９を形成するように、ボ
ロンなどの不純物２５をたとえば高エネルギーのイオン
注入によって導入する。これはたとえば、５×１０1 1
〜５×１０1 2 ／ｃｍ 2 のドーズ量で、５００〜７００
ｋｅＶ、あるいはそれ以上のエネルギーによるイオン注
入で行うことができる。エピタキシャル成長層１２の部
分における濃度分布を、後述する低濃度の不純物層９に
より調整し、ベース幅の制御性を改善する。
【００１３】図９を参照する。アニールを施すことによ
り、上記工程で導入した不純物２１〜２５の各部分を活
性化し、それぞれＰＮＰトランジスタのベース取り出し
領域１５、ＮＰＮトランジスタのエミッタ領域１８、Ｎ
ＰＮトランジスタのコレクタの取り出し領域２０、ＰＮ
Ｐトランジスタのエミッタ領域１４、及び低濃度の不純
物層９を形成する。
り、上記工程で導入した不純物２１〜２５の各部分を活
性化し、それぞれＰＮＰトランジスタのベース取り出し
領域１５、ＮＰＮトランジスタのエミッタ領域１８、Ｎ
ＰＮトランジスタのコレクタの取り出し領域２０、ＰＮ
Ｐトランジスタのエミッタ領域１４、及び低濃度の不純
物層９を形成する。
【００１４】上記により、領域６ａ側に形成されたＰＮ
Ｐトランジスタのベース領域１３と、埋め込み層４から
の拡散領域７の間のＮ型のエピタキシャル成長層１２の
部分に、低濃度の不純物９を形成した構造を得る。この
低濃度の不純物９を形成した構造により、ベース幅の改
善がなされる。
Ｐトランジスタのベース領域１３と、埋め込み層４から
の拡散領域７の間のＮ型のエピタキシャル成長層１２の
部分に、低濃度の不純物９を形成した構造を得る。この
低濃度の不純物９を形成した構造により、ベース幅の改
善がなされる。
【００１５】以上の工程の後、通例の半導体装置の製造
技術にしたがい電極等を形成し、半導体装置を完成す
る。
技術にしたがい電極等を形成し、半導体装置を完成す
る。
【００１６】
【発明が解決しようとする課題】上記のように、イオン
注入によって埋め込み層の近傍に不純物層を形成するこ
とによりベース幅の制御性を改善する技術によって、容
易な手法によって精緻にベース幅を制御して電流特性を
改善することができるのであるが、上記の提案において
は、縦型ＰＮＰトランジスタについて、特に基板がコレ
クタとなっているいわゆるサブストレートＰＮＰトラン
ジスタに関しては、この手法をどのように適用できるか
を示唆する記述はなされていなかった。
注入によって埋め込み層の近傍に不純物層を形成するこ
とによりベース幅の制御性を改善する技術によって、容
易な手法によって精緻にベース幅を制御して電流特性を
改善することができるのであるが、上記の提案において
は、縦型ＰＮＰトランジスタについて、特に基板がコレ
クタとなっているいわゆるサブストレートＰＮＰトラン
ジスタに関しては、この手法をどのように適用できるか
を示唆する記述はなされていなかった。
【００１７】本発明は、基板がコレクタとなっているサ
ブストレートＰＮＰトランジスタについて、イオン注入
によって埋め込み層の近傍に不純物層を形成することに
よりベース幅の制御性を改善する技術を適用できる技術
を提供することを目的とする。
ブストレートＰＮＰトランジスタについて、イオン注入
によって埋め込み層の近傍に不純物層を形成することに
よりベース幅の制御性を改善する技術を適用できる技術
を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、Ｐ型半導体基
板の上にＮ型のエピタキシャル成長層を形成した半導体
基体に、該エピタキシャル成長層にベース領域を形成
し、Ｐ型半導体基板がコレクタ領域を構成する縦型のＰ
ＮＰトランジスタを形成する半導体装置の製造方法にお
いて、上記エピタキシャル成長層を形成した後に、上記
ＰＮＰトランジスタを形成する領域についてのみ、エピ
タキシャル成長層の上方からイオン注入を施すことによ
り基板面の近傍（Ｐ型基板そのものの基板面の近傍、ま
たは基板に該基板と同じＰ型の埋め込み層が形成されて
いる場合は、該埋め込み層の基板面に該当する部分の近
傍）に高濃度のＰ型領域を形成することによってベース
幅を制御することを特徴とするものである。
板の上にＮ型のエピタキシャル成長層を形成した半導体
基体に、該エピタキシャル成長層にベース領域を形成
し、Ｐ型半導体基板がコレクタ領域を構成する縦型のＰ
ＮＰトランジスタを形成する半導体装置の製造方法にお
いて、上記エピタキシャル成長層を形成した後に、上記
ＰＮＰトランジスタを形成する領域についてのみ、エピ
タキシャル成長層の上方からイオン注入を施すことによ
り基板面の近傍（Ｐ型基板そのものの基板面の近傍、ま
たは基板に該基板と同じＰ型の埋め込み層が形成されて
いる場合は、該埋め込み層の基板面に該当する部分の近
傍）に高濃度のＰ型領域を形成することによってベース
幅を制御することを特徴とするものである。
【００１９】また本発明は、ＰＮＰトランジスタとＮＰ
Ｎトランジスタとを備える相補型トランジスタである半
導体装置の製造方法において、Ｐ型半導体基板の上にＮ
型のエピタキシャル成長層を形成した半導体基体に、該
エピタキシャル成長層にベース領域を形成し、Ｐ型半導
体基板がコレクタ領域を構成する縦型のＰＮＰトランジ
スタを形成する際に、上記エピタキシャル成長層を形成
した後に、上記ＰＮＰトランジスタを形成する領域につ
いてのみ、エピタキシャル成長層の上方からイオン注入
を施すことにより基板面の近傍（Ｐ型基板そのものの基
板面の近傍、または基板に該基板と同じＰ型の埋め込み
層が形成されている場合は、該埋め込み層の基板面に該
当する部分の近傍）に高濃度のＰ型領域を形成すること
によってベース幅を制御することを特徴とするものであ
る。
Ｎトランジスタとを備える相補型トランジスタである半
導体装置の製造方法において、Ｐ型半導体基板の上にＮ
型のエピタキシャル成長層を形成した半導体基体に、該
エピタキシャル成長層にベース領域を形成し、Ｐ型半導
体基板がコレクタ領域を構成する縦型のＰＮＰトランジ
スタを形成する際に、上記エピタキシャル成長層を形成
した後に、上記ＰＮＰトランジスタを形成する領域につ
いてのみ、エピタキシャル成長層の上方からイオン注入
を施すことにより基板面の近傍（Ｐ型基板そのものの基
板面の近傍、または基板に該基板と同じＰ型の埋め込み
層が形成されている場合は、該埋め込み層の基板面に該
当する部分の近傍）に高濃度のＰ型領域を形成すること
によってベース幅を制御することを特徴とするものであ
る。
【００２０】本発明によれば、Ｐ型半導体基板がコレク
タ領域を構成する構造の縦型ＰＮＰトランジスタについ
て、ベース領域を形成するエピタキシャル成長層の形成
後に、該エピタキシャル成長層の上方からイオン注入を
施すことにより基板面の近傍に高濃度のＰ型領域を形成
することにより、該高濃度のＰ型領域によってベース幅
を精緻に制御することができる。イオン注入は容易に制
御性良く、所望の領域を形成できるので、技術的にもコ
スト的にも有利に、しかも精密なベース幅制御が可能と
なる。
タ領域を構成する構造の縦型ＰＮＰトランジスタについ
て、ベース領域を形成するエピタキシャル成長層の形成
後に、該エピタキシャル成長層の上方からイオン注入を
施すことにより基板面の近傍に高濃度のＰ型領域を形成
することにより、該高濃度のＰ型領域によってベース幅
を精緻に制御することができる。イオン注入は容易に制
御性良く、所望の領域を形成できるので、技術的にもコ
スト的にも有利に、しかも精密なベース幅制御が可能と
なる。
【００２１】先に提案した特開昭６１−２４８５６０号
公報（特公平５−７７１７１号）には、基板がコレクタ
となっているサブストレートＰＮＰトランジスタについ
ての記述はなく、かつ、エピタキシャル成長層の形成後
に該エピタキシャル成長層の上方からイオン注入を施す
ことにより基板面の近傍に高濃度のＰ型領域を形成する
こと、及びこれをＰＮＰトランジスタを形成する領域に
ついてのみ行うことの示唆はない。
公報（特公平５−７７１７１号）には、基板がコレクタ
となっているサブストレートＰＮＰトランジスタについ
ての記述はなく、かつ、エピタキシャル成長層の形成後
に該エピタキシャル成長層の上方からイオン注入を施す
ことにより基板面の近傍に高濃度のＰ型領域を形成する
こと、及びこれをＰＮＰトランジスタを形成する領域に
ついてのみ行うことの示唆はない。
【００２２】
【発明の実施の形態】以下本発明の好ましい実施の形態
について説明し、またその具体例について、図面を参照
して説明する。但し当然のことではあるが、本発明は以
下述べる実施の形態例に限定されるものではない。
について説明し、またその具体例について、図面を参照
して説明する。但し当然のことではあるが、本発明は以
下述べる実施の形態例に限定されるものではない。
【００２３】本発明に係る半導体装置の製造方法におい
ては、ＰＮＰトランジスタを形成するが、さらに、ＰＮ
ＰトランジスタとＮＰＮトランジスタとを備える相補型
トランジスタであることは、好ましい形態である。
ては、ＰＮＰトランジスタを形成するが、さらに、ＰＮ
ＰトランジスタとＮＰＮトランジスタとを備える相補型
トランジスタであることは、好ましい形態である。
【００２４】以下に例示する本発明に係る半導体装置の
製造方法の好ましい例においては、Ｐ型半導体基板がコ
レクタ領域を構成する縦型サブストレートＰＮＰトラン
ジスタを形成する場合に、Ｐ型半導体基板の上にＮ型の
エピタキシャル成長層を形成した後に、エピタキシャル
成長層の上方（表面側）から高エネルギーでイオン注入
（ここではボロンのイオン注入）を施してＰ層を形成
し、該Ｐ層の形成後に、表面からＮ型のイオン注入を行
い、これによりＰＮＰトランジスタのベース−コレクタ
間の距離を該双方のイオン注入によって決める。これに
よってコレクタの位置を決めた後に、高濃度のエミッタ
を形成（たとえばボロンのイオン注入により形成）する
ことによって、制度の高いベース幅のコントロールを実
現する。
製造方法の好ましい例においては、Ｐ型半導体基板がコ
レクタ領域を構成する縦型サブストレートＰＮＰトラン
ジスタを形成する場合に、Ｐ型半導体基板の上にＮ型の
エピタキシャル成長層を形成した後に、エピタキシャル
成長層の上方（表面側）から高エネルギーでイオン注入
（ここではボロンのイオン注入）を施してＰ層を形成
し、該Ｐ層の形成後に、表面からＮ型のイオン注入を行
い、これによりＰＮＰトランジスタのベース−コレクタ
間の距離を該双方のイオン注入によって決める。これに
よってコレクタの位置を決めた後に、高濃度のエミッタ
を形成（たとえばボロンのイオン注入により形成）する
ことによって、制度の高いベース幅のコントロールを実
現する。
【００２５】すなわち、以下にこのような本発明の好ま
しい具体的な実施の形態例について、図１ないし図４を
参照して説明する。
しい具体的な実施の形態例について、図１ないし図４を
参照して説明する。
【００２６】実施の形態例１ この実施の形態例は、図１に示すように、Ｐ型半導体基
板１の上にＮ型のエピタキシャル成長層６を形成した半
導体基体に、縦型のＰＮＰトランジスタＩとＮＰＮトラ
ンジスタＩＩとを備える相補型トランジスタとして、本
発明を具体化したものである。本例における縦型のＰＮ
ＰトランジスタＩは、Ｐ型半導体基板１がコレクタであ
るサブストレートＰＮＰトランジスタである。
板１の上にＮ型のエピタキシャル成長層６を形成した半
導体基体に、縦型のＰＮＰトランジスタＩとＮＰＮトラ
ンジスタＩＩとを備える相補型トランジスタとして、本
発明を具体化したものである。本例における縦型のＰＮ
ＰトランジスタＩは、Ｐ型半導体基板１がコレクタであ
るサブストレートＰＮＰトランジスタである。
【００２７】本例における半導体装置の製造方法につい
て、以下図２及び図３、及び図４に示す製造工程の説明
図を参照して詳述する。本例においては、シリコン等の
Ｐ型半導体基板１の上に、前記説明した従来技術におけ
ると同様にしてＮ型エピタキシャル成長層６を形成した
後、ＰＮＰトランジスタＩの形成領域についてのみ、エ
ピタキシャル成長層６の上方（すなわち図２に符号２６
で示すエピタキシャル成長層６の主面である表面の上
方）からイオン注入を施すことにより、基板面（符号１
ａで示す）の近傍に高濃度のＰ型領域３０を形成する。
これによって、ＰＮＰトランジスタＩの形成領域におけ
るエピタキシャル成長層６ａに形成するベースの幅を、
精密に制御することが可能になる。
て、以下図２及び図３、及び図４に示す製造工程の説明
図を参照して詳述する。本例においては、シリコン等の
Ｐ型半導体基板１の上に、前記説明した従来技術におけ
ると同様にしてＮ型エピタキシャル成長層６を形成した
後、ＰＮＰトランジスタＩの形成領域についてのみ、エ
ピタキシャル成長層６の上方（すなわち図２に符号２６
で示すエピタキシャル成長層６の主面である表面の上
方）からイオン注入を施すことにより、基板面（符号１
ａで示す）の近傍に高濃度のＰ型領域３０を形成する。
これによって、ＰＮＰトランジスタＩの形成領域におけ
るエピタキシャル成長層６ａに形成するベースの幅を、
精密に制御することが可能になる。
【００２８】図２中、符号ＩＩＩにより、イオン注入を
模式的に示す。このイオン注入は、高濃度のイオン注入
であり、形成された高濃度のＰ型領域３０により、ベー
スを構成する残りエピタキシャル成長層６ａを、コント
ロール性良く制御できる。本例ではこのイオン注入は具
体的には、ボロンを５００ｋｅＶ〜２ＭｅＶのエネルギ
ーにより、１×１０1 4 〜１．０×１０1 5 ／ｃｍ2 の
ドーズ量で、該イオン注入を行った。
模式的に示す。このイオン注入は、高濃度のイオン注入
であり、形成された高濃度のＰ型領域３０により、ベー
スを構成する残りエピタキシャル成長層６ａを、コント
ロール性良く制御できる。本例ではこのイオン注入は具
体的には、ボロンを５００ｋｅＶ〜２ＭｅＶのエネルギ
ーにより、１×１０1 4 〜１．０×１０1 5 ／ｃｍ2 の
ドーズ量で、該イオン注入を行った。
【００２９】本例では、高濃度のＰ型領域３０は、基板
１の上面からエピタキシャル成長層６ａにかけて、つま
り図２に示すように基板面１ａを挟む上下に形成した。
なお、Ｐ型基板に該基板と同じＰ型の埋め込み層（従来
技術を説明する図１ないし図６参照）が形成されている
場合は、該埋め込み層における基板面１ａに該当する部
分の近傍に該高濃度のＰ型領域３０を形成する。この高
濃度のＰ型領域３０は、コレクタ層として機能させるこ
とができる。図１中、符号３１，３２はコレクタの取り
出し電極である。
１の上面からエピタキシャル成長層６ａにかけて、つま
り図２に示すように基板面１ａを挟む上下に形成した。
なお、Ｐ型基板に該基板と同じＰ型の埋め込み層（従来
技術を説明する図１ないし図６参照）が形成されている
場合は、該埋め込み層における基板面１ａに該当する部
分の近傍に該高濃度のＰ型領域３０を形成する。この高
濃度のＰ型領域３０は、コレクタ層として機能させるこ
とができる。図１中、符号３１，３２はコレクタの取り
出し電極である。
【００３０】その後、ベースとなるエピタキシャル成長
層６ａに不純物電界を形成するために、該エピタキシャ
ル成長層６ａと同種の不純物をイオン注入し、ドリフト
を形成する。その上から、エミッタの不純物を形成し
て、ＰＮＰトランジスタＩを形成する。符号６ｂは、Ｎ
ＰＮトランジスタＩＩの形成領域のエピタキシャル成長
層、１７は同トランジスタのベース、１８は同じくエミ
ッタ、１９は同じくコレクタである。
層６ａに不純物電界を形成するために、該エピタキシャ
ル成長層６ａと同種の不純物をイオン注入し、ドリフト
を形成する。その上から、エミッタの不純物を形成し
て、ＰＮＰトランジスタＩを形成する。符号６ｂは、Ｎ
ＰＮトランジスタＩＩの形成領域のエピタキシャル成長
層、１７は同トランジスタのベース、１８は同じくエミ
ッタ、１９は同じくコレクタである。
【００３１】さらに具体的には、本例では、次の工程を
とる。 （１）イオン注入でＰ層（Ｐ型領域３０、図２参照）を
形成する。 （２）リンをイオン注入することにより、エピタキシャ
ルＮ層（エピタキシャル成長層６）に濃度勾配を付け
る。図３に符号３３’で示す部分が、この濃度勾配が付
された部分である。この濃度勾配は、基板深さ（横軸）
と不純物濃度（縦軸）との関係を示す図４のグラフに、
符号３３ａで模式的に示すような勾配とする。このとき
のイオン注入は、たとえばリンを１００ｋｅＶ〜３００
ｋｅＶのエネルギーで、５×１０1 2 〜５×１０1 3 ／
ｃｍ2 のドーズ量でイオン注入することにより、行うこ
とができる。 （３）Ｐ+ 層（ＰＮＰトランジスタのエミッタ）を高濃
度ボロンで形成する。形成した領域を図３に符号３４’
で示す。これはたとえばボロンを、３０ｋｅＶ〜５０ｋ
ｅＶのエネルギーで、５×１０1 4 〜１×１０1 5 ／ｃ
ｍ2 のドーズ量でイオン注入することにより得られる。
なお、図４のグラフ中、符号３０ａはＰ層３０の不純物
濃度勾配、符号３４ａは上記エミッタを形成するＰ+ 層
３４’の不純物濃度勾配を、それぞれ示す。 上記工程における活性化のための熱処理（アニール）に
ついては、（２）及び（３）のそれぞれについて行う
か、あるいは一括アニールを施す。
とる。 （１）イオン注入でＰ層（Ｐ型領域３０、図２参照）を
形成する。 （２）リンをイオン注入することにより、エピタキシャ
ルＮ層（エピタキシャル成長層６）に濃度勾配を付け
る。図３に符号３３’で示す部分が、この濃度勾配が付
された部分である。この濃度勾配は、基板深さ（横軸）
と不純物濃度（縦軸）との関係を示す図４のグラフに、
符号３３ａで模式的に示すような勾配とする。このとき
のイオン注入は、たとえばリンを１００ｋｅＶ〜３００
ｋｅＶのエネルギーで、５×１０1 2 〜５×１０1 3 ／
ｃｍ2 のドーズ量でイオン注入することにより、行うこ
とができる。 （３）Ｐ+ 層（ＰＮＰトランジスタのエミッタ）を高濃
度ボロンで形成する。形成した領域を図３に符号３４’
で示す。これはたとえばボロンを、３０ｋｅＶ〜５０ｋ
ｅＶのエネルギーで、５×１０1 4 〜１×１０1 5 ／ｃ
ｍ2 のドーズ量でイオン注入することにより得られる。
なお、図４のグラフ中、符号３０ａはＰ層３０の不純物
濃度勾配、符号３４ａは上記エミッタを形成するＰ+ 層
３４’の不純物濃度勾配を、それぞれ示す。 上記工程における活性化のための熱処理（アニール）に
ついては、（２）及び（３）のそれぞれについて行う
か、あるいは一括アニールを施す。
【００３２】その他の製造工程については、先に説明し
た従来技術に準拠した手法で行うことができる。これに
よって、ベースが精密にコントロールされた、図１に示
す構造のＰＮＰトランジスタＩの構造を有する半導体装
置を得ることができた。
た従来技術に準拠した手法で行うことができる。これに
よって、ベースが精密にコントロールされた、図１に示
す構造のＰＮＰトランジスタＩの構造を有する半導体装
置を得ることができた。
【００３３】なお本発明の手法は、向かい合わせアイソ
レーション型の半導体装置に適用することも可能であ
る。
レーション型の半導体装置に適用することも可能であ
る。
【００３４】
【発明の効果】上述したように、本発明に係る半導体装
置の製造方法によれば、Ｐ型半導体基板の上にＮ型のエ
ピタキシャル成長層を形成した半導体基体に、該エピタ
キシャル成長層にベース領域を形成し、Ｐ型半導体基板
がコレクタ領域を構成する縦型のＰＮＰトランジスタを
形成する半導体装置の製造方法について、ベース幅の制
御性を改善する技術を提供することができた。
置の製造方法によれば、Ｐ型半導体基板の上にＮ型のエ
ピタキシャル成長層を形成した半導体基体に、該エピタ
キシャル成長層にベース領域を形成し、Ｐ型半導体基板
がコレクタ領域を構成する縦型のＰＮＰトランジスタを
形成する半導体装置の製造方法について、ベース幅の制
御性を改善する技術を提供することができた。
【図１】 本発明の実施の形態例１を説明する断面図で
あり、特に出来上がり構造を示すものである。
あり、特に出来上がり構造を示すものである。
【図２】 本発明の実施の形態例１の工程を説明する図
（１）であり、断面図で示すものである。
（１）であり、断面図で示すものである。
【図３】 本発明の実施の形態例１の工程を説明する図
（２）であり、断面図で示すものである。
（２）であり、断面図で示すものである。
【図４】 本発明の実施の形態例１の工程を説明する図
（３）であり、不純物の濃度勾配を示すグラフである。
（３）であり、不純物の濃度勾配を示すグラフである。
【図５】 従来技術の工程を順に断面図で示すものであ
る（１）。
る（１）。
【図６】 従来技術の工程を順に断面図で示すものであ
る（２）。
る（２）。
【図７】 従来技術の工程を順に断面図で示すものであ
る（３）。
る（３）。
【図８】 従来技術の工程を順に断面図で示すものであ
る（４）。
る（４）。
【図９】 従来技術の工程を順に断面図で示すものであ
る（５）。
る（５）。
１・・・Ｐ型半導体基板、６・・・エピタキシャル成長
層、６ａ・・・（ＰＮＰトランジスタＩ形成領域の）エ
ピタキシャル成長層（ベース形成領域）、３０・・・高
濃度のＰ型領域、３１，３２・・・コレクタ（取り出し
領域）。
層、６ａ・・・（ＰＮＰトランジスタＩ形成領域の）エ
ピタキシャル成長層（ベース形成領域）、３０・・・高
濃度のＰ型領域、３１，３２・・・コレクタ（取り出し
領域）。
Claims (4)
- 【請求項１】 Ｐ型半導体基板の上にＮ型のエピタキシ
ャル成長層を形成した半導体基体に、該エピタキシャル
成長層にベース領域を形成し、Ｐ型半導体基板がコレク
タ領域を構成する縦型のＰＮＰトランジスタを形成する
半導体装置の製造方法において、 上記エピタキシャル成長層を形成した後に、上記ＰＮＰ
トランジスタを形成する領域についてのみ、エピタキシ
ャル成長層の上方からイオン注入を施すことにより基板
面の近傍に高濃度のＰ型領域を形成することによってベ
ース幅を制御することを特徴とする半導体装置の製造方
法。 - 【請求項２】上記エピタキシャル成長層の上方からのイ
オン注入により高濃度のＰ型領域を形成した後、Ｎ型の
イオン注入を行い、これによりＰＮＰトランジスタのベ
ース−コレクタ間の距離を上記双方のイオン注入によっ
て決め、該双方のイオン注入によってコレクタの位置を
決めた後に、エミッタを形成することを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 ＰＮＰトランジスタとＮＰＮトランジス
タとを備える相補型トランジスタである半導体装置の製
造方法において、 Ｐ型半導体基板の上にＮ型のエピタキシャル成長層を形
成した半導体基体に、該エピタキシャル成長層にベース
領域を形成し、Ｐ型半導体基板がコレクタ領域を構成す
る縦型のＰＮＰトランジスタを形成する際に、 上記エピタキシャル成長層を形成した後に、上記ＰＮＰ
トランジスタを形成する領域についてのみ、エピタキシ
ャル成長層の上方からイオン注入を施すことにより基板
面の近傍に高濃度のＰ型領域を形成することによってベ
ース幅を制御することを特徴とする半導体装置の製造方
法。 - 【請求項４】上記エピタキシャル成長層の上方からのイ
オン注入により高濃度のＰ型領域を形成した後、Ｎ型の
イオン注入を行い、これによりＰＮＰトランジスタのベ
ース−コレクタ間の距離を上記双方のイオン注入によっ
て決め、該双方のイオン注入によってコレクタの位置を
決めた後に、エミッタを形成することを特徴とする請求
項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31439299A JP2001135643A (ja) | 1999-11-04 | 1999-11-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31439299A JP2001135643A (ja) | 1999-11-04 | 1999-11-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135643A true JP2001135643A (ja) | 2001-05-18 |
Family
ID=18052803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31439299A Pending JP2001135643A (ja) | 1999-11-04 | 1999-11-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066244A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
-
1999
- 1999-11-04 JP JP31439299A patent/JP2001135643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066244A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482710B2 (en) | Bipolar transistor and manufacting method thereof | |
| JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06151723A (ja) | モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| JPH08321511A (ja) | 垂直型バイポーラトランジスタの製造方法 | |
| US11955481B2 (en) | Device comprising a PNP bipolar transistor and NPN bipolar transistor for radiofrequency applications | |
| JP2001135643A (ja) | 半導体装置の製造方法 | |
| JP2000058665A (ja) | 半導体装置及びその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US20030160296A1 (en) | Semiconductor device with a reduced mask count buried layer | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| CN215731714U (zh) | 微电子器件 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPH0577171B2 (ja) | ||
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| US7465638B2 (en) | Bipolar transistor and fabricating method thereof | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JP2002076132A (ja) | 半導体装置およびその製造方法 | |
| JPH07169772A (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPH025429A (ja) | 横型ｐｎｐトランジスタの製造方法 | |
| JP2003197628A (ja) | 半導体装置及びその製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPS60245169A (ja) | 半導体装置およびその製造方法 | |
| JPH0638476B2 (ja) | 半導体装置 |