JP2001127293A - ユニポーラトランジスタ - Google Patents
ユニポーラトランジスタInfo
- Publication number
- JP2001127293A JP2001127293A JP30513899A JP30513899A JP2001127293A JP 2001127293 A JP2001127293 A JP 2001127293A JP 30513899 A JP30513899 A JP 30513899A JP 30513899 A JP30513899 A JP 30513899A JP 2001127293 A JP2001127293 A JP 2001127293A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- unipolar transistor
- diode
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】インバータなどの半導体電力変換回路に使用さ
れる自己消弧形素子の特性を改善し、変換効率の向上を
計る。 【解決手段】ユニポーラトランジスタとしてのＭＯＳＦ
ＥＴの寄生ダイオードの周波数特性を改善する手法によ
り立ち上がり電圧をより大きくし、ＭＯＳＦＥＴのオン
電圧より、該立ち上がり電圧を大きくして、ゲートオン
の状態でのＭＯＳＦＥＴの電流は双方向に動作させる。
れる自己消弧形素子の特性を改善し、変換効率の向上を
計る。 【解決手段】ユニポーラトランジスタとしてのＭＯＳＦ
ＥＴの寄生ダイオードの周波数特性を改善する手法によ
り立ち上がり電圧をより大きくし、ＭＯＳＦＥＴのオン
電圧より、該立ち上がり電圧を大きくして、ゲートオン
の状態でのＭＯＳＦＥＴの電流は双方向に動作させる。
Description
【０００１】
【発明の属する技術分野】この発明はユニポーラトラン
ジスタの特性に関する。
ジスタの特性に関する。
【０００２】
【従来の技術】単にトランジスタと称されるものには、
ユニポーラトランジスタとバイポーラトランジスタとが
あり、図５はバイポーラトランジスタの代表的なオン特
性を示す。図６は図５に示したオン特性を有する代表的
なバイポーラトランジスタであるＩＧＢＴの素子断面の
基本構造の一部を示し、この基本構造は周知である。
ユニポーラトランジスタとバイポーラトランジスタとが
あり、図５はバイポーラトランジスタの代表的なオン特
性を示す。図６は図５に示したオン特性を有する代表的
なバイポーラトランジスタであるＩＧＢＴの素子断面の
基本構造の一部を示し、この基本構造は周知である。
【０００３】すなわち図５から明らかなように、バイポ
ーラトランジスタ特有の立ち上がり電圧Ｖ0 を示してい
る。この立ち上がり電圧Ｖ0 はＩＧＢＴにおける出力ト
ランジスタが１段では１ボルト程度、また、ダーリント
ン接続の３段では３ボルト程度になる。
ーラトランジスタ特有の立ち上がり電圧Ｖ0 を示してい
る。この立ち上がり電圧Ｖ0 はＩＧＢＴにおける出力ト
ランジスタが１段では１ボルト程度、また、ダーリント
ン接続の３段では３ボルト程度になる。
【０００４】図７は、図５，６に示した特性，構造のＩ
ＧＢＴをブリッジ接続構成のインバータに適用した場合
の１アーム分の回路構成図であり、１０は上アーム、２
０は下アーム、１００,２００はＩＧＢＴ、１０１,２０
１はＩＧＢＴ１００，２００それぞれに逆並列接続され
たダイオード、１１,２１はＩＧＢＴ１００，２００そ
れぞれのゲート駆動回路である。
ＧＢＴをブリッジ接続構成のインバータに適用した場合
の１アーム分の回路構成図であり、１０は上アーム、２
０は下アーム、１００,２００はＩＧＢＴ、１０１,２０
１はＩＧＢＴ１００，２００それぞれに逆並列接続され
たダイオード、１１,２１はＩＧＢＴ１００，２００そ
れぞれのゲート駆動回路である。
【０００５】図７において、周知の如く、出力端子ＡＣ
の電流は交流となるので、各ＩＧＢＴには逆並列にダイ
オード１０１、２０１を接続している。
の電流は交流となるので、各ＩＧＢＴには逆並列にダイ
オード１０１、２０１を接続している。
【０００６】また図７において、ダイオード１０１，２
０１もバイポーラ型素子であるので、図８に示した電圧
ー電流特性をもっている。
０１もバイポーラ型素子であるので、図８に示した電圧
ー電流特性をもっている。
【０００７】図７に示した上，下アーム１０，２０の順
方向と逆方向に通流した場合の電圧ー電流特性は、図９
に示す如く、順方向通流、逆方向通流ともバイポーラト
ランジスタ及びダイオードの立ち上がり電圧をもった特
性となる。Ｖ0tがＩＧＢＴの立ち上がり電圧で、Ｖ0dが
逆並列ダイオードの立ち上がり電圧である。
方向と逆方向に通流した場合の電圧ー電流特性は、図９
に示す如く、順方向通流、逆方向通流ともバイポーラト
ランジスタ及びダイオードの立ち上がり電圧をもった特
性となる。Ｖ0tがＩＧＢＴの立ち上がり電圧で、Ｖ0dが
逆並列ダイオードの立ち上がり電圧である。
【０００８】この種のインバータとしては、各半導体素
子通流時の損失を低減するために、ＩＧＢＴ，ダイオー
ドそれぞれの立ち上がり電圧をできるだけ低くしてい
る。
子通流時の損失を低減するために、ＩＧＢＴ，ダイオー
ドそれぞれの立ち上がり電圧をできるだけ低くしてい
る。
【０００９】次に、ユニポーラトランジスタであるＭＯ
ＳＦＥＴの代表的な素子断面の基本構造の一部を前述の
図６に対比した形で図１０に示し、ＭＯＳＦＥＴはＦＥ
Ｔ部５０と、ＦＥＴの構造上内蔵される寄生ダイオード
部５１とで構成される。
ＳＦＥＴの代表的な素子断面の基本構造の一部を前述の
図６に対比した形で図１０に示し、ＭＯＳＦＥＴはＦＥ
Ｔ部５０と、ＦＥＴの構造上内蔵される寄生ダイオード
部５１とで構成される。
【００１０】ブリッジ構成のインバータなどにおいて
は、一般にＭＯＳＦＥＴもＩＧＢＴと同様の使い方をす
る。すなわち、各アームの順方向通流時はＭＯＳＦＥＴ
のゲートをオンし、逆方向通流時には寄生ダイオードに
通流する。このような使い方のＭＯＳＦＥＴの電圧―電
流特性を図9に対比した形で図１１に示す。
は、一般にＭＯＳＦＥＴもＩＧＢＴと同様の使い方をす
る。すなわち、各アームの順方向通流時はＭＯＳＦＥＴ
のゲートをオンし、逆方向通流時には寄生ダイオードに
通流する。このような使い方のＭＯＳＦＥＴの電圧―電
流特性を図9に対比した形で図１１に示す。
【００１１】すなわち、図１１に示す如く、順方向の電
圧―電流特性はＭＯＳＦＥＴ特性であるユニポーラ特性
となり、逆方向電圧−電流特性はダイオード特性である
バイポーラ特性になる。
圧―電流特性はＭＯＳＦＥＴ特性であるユニポーラ特性
となり、逆方向電圧−電流特性はダイオード特性である
バイポーラ特性になる。
【００１２】
【発明が解決しようとする課題】インバータなどの半導
体電力変換器を実現する上での大きな課題は変換効率の
向上、装置の性能向上、装置の小型・軽量化と低コスト
化である。
体電力変換器を実現する上での大きな課題は変換効率の
向上、装置の性能向上、装置の小型・軽量化と低コスト
化である。
【００１３】図１２はバイポーラトランジスタを用いた
３相インバータの負荷の大きさと変換効率の関係の一例
を示したものである。この関係図から明らかなように、
負荷が軽くなると変換効率が大きく下がってしまい、特
に、省エネの観点からインバータを始めとする半導体電
力変換器の軽負荷時の変換効率向上が大きな課題となっ
ている。
３相インバータの負荷の大きさと変換効率の関係の一例
を示したものである。この関係図から明らかなように、
負荷が軽くなると変換効率が大きく下がってしまい、特
に、省エネの観点からインバータを始めとする半導体電
力変換器の軽負荷時の変換効率向上が大きな課題となっ
ている。
【００１４】なお、軽負荷時の変換効率向上策として、
下記１），２）項が効果的である。
下記１），２）項が効果的である。
【００１５】１）双方向ともユニポーラ型特性にする。
【００１６】２）スイッチング損失を実質的に無視でき
る程度にスイッチング性能を高める。 上記１），２）項を満足する理想的な素子とした場合の
電圧―電流特性を図１３に示す。この素子で、スイッチ
ング損失を零にした変換効率特性を、前述の図１２に対
比した形で示したのが図１４であり、実線特性が図１３
に示す素子であり、破線特性が図１２の再掲特性であ
る。
る程度にスイッチング性能を高める。 上記１），２）項を満足する理想的な素子とした場合の
電圧―電流特性を図１３に示す。この素子で、スイッチ
ング損失を零にした変換効率特性を、前述の図１２に対
比した形で示したのが図１４であり、実線特性が図１３
に示す素子であり、破線特性が図１２の再掲特性であ
る。
【００１７】さて、前述の変換効率向上策が期待できる
素子としてＭＯＳＦＥＴがある。この素子は前述した通
り、順方向通流時はＦＥＴのユニポーラ型となるが、逆
方向通流時の特性は寄生ダイオードのバイポーラ型素子
となってしまう。現状では順・逆方向ともユニポーラ型
動作の半導体素子が実現できていない。この実現が大き
く待たれるところとなっている。更に、現状のＭＯＳＦ
ＥＴはユニポーラ型であるので、動作スイッチング周波
数はバイポーラ型の１０倍程度高くなっているが、寄生
ダイオードはバイポーラ型であり、この寄生ダイオード
のスイッチング周波数はＩＧＢＴ並みで、ＭＯＳＦＥＴ
の１／１０程度となってしまう。ＭＯＳＦＥＴの寄生ダ
イオードの高速化も大きな課題となっている。
素子としてＭＯＳＦＥＴがある。この素子は前述した通
り、順方向通流時はＦＥＴのユニポーラ型となるが、逆
方向通流時の特性は寄生ダイオードのバイポーラ型素子
となってしまう。現状では順・逆方向ともユニポーラ型
動作の半導体素子が実現できていない。この実現が大き
く待たれるところとなっている。更に、現状のＭＯＳＦ
ＥＴはユニポーラ型であるので、動作スイッチング周波
数はバイポーラ型の１０倍程度高くなっているが、寄生
ダイオードはバイポーラ型であり、この寄生ダイオード
のスイッチング周波数はＩＧＢＴ並みで、ＭＯＳＦＥＴ
の１／１０程度となってしまう。ＭＯＳＦＥＴの寄生ダ
イオードの高速化も大きな課題となっている。
【００１８】この発明の目的は、前記変換効率を改善で
きる特性を有するユニポーラトランジスタを提供するこ
とにある。
きる特性を有するユニポーラトランジスタを提供するこ
とにある。
【００１９】
【課題を解決するための手段】この第１の発明は、ユニ
ポーラトランジスタとは逆並列の向きに寄生ダイオード
を内蔵したユニポーラトランジスタであって、前記寄生
ダイオードの立ち上がり電圧を、前記ユニポーラトラン
ジスタがオン状態で規定電流を通流したときに生ずるオ
ン電圧以上に設定したことを特徴とする。
ポーラトランジスタとは逆並列の向きに寄生ダイオード
を内蔵したユニポーラトランジスタであって、前記寄生
ダイオードの立ち上がり電圧を、前記ユニポーラトラン
ジスタがオン状態で規定電流を通流したときに生ずるオ
ン電圧以上に設定したことを特徴とする。
【００２０】第２の発明は前記第１の発明のユニポーラ
トランジスタにおいて、前記寄生ダイオードの動作可能
スイッチング周波数を、前記ユニポーラトランジスタの
スイッチング周波数とほぼ同じにしたことを特徴とす
る。
トランジスタにおいて、前記寄生ダイオードの動作可能
スイッチング周波数を、前記ユニポーラトランジスタの
スイッチング周波数とほぼ同じにしたことを特徴とす
る。
【００２１】第３の発明は前記第１又は第２の発明のユ
ニポーラトランジスタにおいて、前記ユニポーラトラン
ジスタは、ＭＯＳＦＥＴとしたことを特徴とする。
ニポーラトランジスタにおいて、前記ユニポーラトラン
ジスタは、ＭＯＳＦＥＴとしたことを特徴とする。
【００２２】第４の発明は前記第１第３のいずれかの発
明のユニポーラトランジスタにおいて、前記ユニポーラ
トランジスタの前記規定電流は、該トランジスタの絶対
最大定格としたことを特徴とする。
明のユニポーラトランジスタにおいて、前記ユニポーラ
トランジスタの前記規定電流は、該トランジスタの絶対
最大定格としたことを特徴とする。
【００２３】この発明は、下記，項に着目してなさ
れたものである。
れたものである。
【００２４】．素子構造上ＭＯＳＦＥＴはユニポーラ
型素子で双方向に通流可能である。
型素子で双方向に通流可能である。
【００２５】．寄生ダイオードはバイポーラ型素子で
あり、該ダイオードを高速化すると立ち上がり電圧は増
大する。
あり、該ダイオードを高速化すると立ち上がり電圧は増
大する。
【００２６】すなわち、寄生ダイオードを立ち上がり電
圧をＭＯＳＦＥＴの規定電流通流時のオン電圧以上にす
ると共に、該ダイオードのスイッチング周波数をＭＯＳ
ＦＥＴのスイッチング周波数と同等程度にし、上記の
双方向通流可能な領域でＭＯＳＦＥＴを動作させる。
圧をＭＯＳＦＥＴの規定電流通流時のオン電圧以上にす
ると共に、該ダイオードのスイッチング周波数をＭＯＳ
ＦＥＴのスイッチング周波数と同等程度にし、上記の
双方向通流可能な領域でＭＯＳＦＥＴを動作させる。
【００２７】
【発明の実施の形態】図１はこの発明の実施の形態を示
す特性図であり、ＭＯＳＦＥＴのゲートオン時の順方向
通流と逆方向通流の電圧―電流特性について表してお
り、動作範囲（電流値の大きさで示す）が順方向ではＩ
f 、逆方向ではＩr で示してある。更に、寄生ダイオー
ドの立ち上がり電圧Ｖ0 をＭＯＳＦＥＴに発生する電圧
Ｖt より高くしている。
す特性図であり、ＭＯＳＦＥＴのゲートオン時の順方向
通流と逆方向通流の電圧―電流特性について表してお
り、動作範囲（電流値の大きさで示す）が順方向ではＩ
f 、逆方向ではＩr で示してある。更に、寄生ダイオー
ドの立ち上がり電圧Ｖ0 をＭＯＳＦＥＴに発生する電圧
Ｖt より高くしている。
【００２８】図2はこの発明の特性を実現するためのＭ
ＯＳＦＥＴの構造の一例を示し、図１０に示した従来の
ＭＯＳＦＥＴと同一構造の場合で示してあり、同一構成
要素には同一符号または名称を付している。
ＯＳＦＥＴの構造の一例を示し、図１０に示した従来の
ＭＯＳＦＥＴと同一構造の場合で示してあり、同一構成
要素には同一符号または名称を付している。
【００２９】すなわち図2において、１はＭＯＳＦＥＴ
部５２に内蔵される寄生ダイオード部で、動作周波数は
ＭＯＳＦＥＴ部５２と同じ周波数性能にする。
部５２に内蔵される寄生ダイオード部で、動作周波数は
ＭＯＳＦＥＴ部５２と同じ周波数性能にする。
【００３０】一般に、ダイオードの動作周波数の制限は
ダイオードの逆回復特性で決定される。図3はダイオー
ドオフ時の動作を示す波形図であり、（ａ）がダイオー
ド電流波形、（ｂ）はダイオード電圧波形、（ｃ）はオ
フ時にダイオードに発生する損失波形をそれぞれ示す。
図３（ａ）の波形で斜線部の電流がダイオードオフ時の
逆回復電流である。ダイオードオフ時に発生する損失波
形は図３（ａ）の電流と図３（ｂ）の電圧の積となる。
このダイオードのスイッチング損失は、図３（ｃ）の損
失波形の積分値のスイッチング周波数倍となる。図３で
太線が従来のMOSFETの寄生ダイオードの特性を示してい
る。
ダイオードの逆回復特性で決定される。図3はダイオー
ドオフ時の動作を示す波形図であり、（ａ）がダイオー
ド電流波形、（ｂ）はダイオード電圧波形、（ｃ）はオ
フ時にダイオードに発生する損失波形をそれぞれ示す。
図３（ａ）の波形で斜線部の電流がダイオードオフ時の
逆回復電流である。ダイオードオフ時に発生する損失波
形は図３（ａ）の電流と図３（ｂ）の電圧の積となる。
このダイオードのスイッチング損失は、図３（ｃ）の損
失波形の積分値のスイッチング周波数倍となる。図３で
太線が従来のMOSFETの寄生ダイオードの特性を示してい
る。
【００３１】すなわち図２に示したダイオード部１は、
ＭＯＳＦＥＴの動作周波数での作動可能なスイッチング
損失になる値の逆回復電流にし、従って、図３の細線で
示す如く、寄生ダイオードの高速化によって、逆回復電
流を大きく低減させ、この電流によって発生する損失を
大きく低減させる。
ＭＯＳＦＥＴの動作周波数での作動可能なスイッチング
損失になる値の逆回復電流にし、従って、図３の細線で
示す如く、寄生ダイオードの高速化によって、逆回復電
流を大きく低減させ、この電流によって発生する損失を
大きく低減させる。
【００３２】この発明によるＭＯＳＦＥＴのダイオード
部の高速化（高周波数化）は、従来のＭＯＳＦＥＴのダ
イオード部や単なるダイドード素子の高周波化と同じ手
法で実現できる。ここでは、詳述は省略するが、例え
ば、白金などの重金属の拡散や電子線照射などによって
ドレイン領域へのライフタイムキラーの導入により行う
ことができる。
部の高速化（高周波数化）は、従来のＭＯＳＦＥＴのダ
イオード部や単なるダイドード素子の高周波化と同じ手
法で実現できる。ここでは、詳述は省略するが、例え
ば、白金などの重金属の拡散や電子線照射などによって
ドレイン領域へのライフタイムキラーの導入により行う
ことができる。
【００３３】
【発明の効果】この発明によれば、順方向，逆方向とも
ユニポーラ特性にしたので、素子発生損失を大幅に低減
できる。
ユニポーラ特性にしたので、素子発生損失を大幅に低減
できる。
【００３４】図４はその効果を説明する波形図であり、
（ａ）は素子電流波形で双方向共、正弦波電流の場合で
示し、（ｂ）は素子電圧波形で細線がＩＧＢＴ、太線が
この発明のＭＯＳＦＥＴの場合を示し、（ｃ）は素子に
発生する損失で細線がＩＧＢＴ、太線がこの発明のＭＯ
ＳＦＥＴの場合を示している。図３（ｃ）で斜線部分が
この発明によって改善される損失部分を示している。
（ａ）は素子電流波形で双方向共、正弦波電流の場合で
示し、（ｂ）は素子電圧波形で細線がＩＧＢＴ、太線が
この発明のＭＯＳＦＥＴの場合を示し、（ｃ）は素子に
発生する損失で細線がＩＧＢＴ、太線がこの発明のＭＯ
ＳＦＥＴの場合を示している。図３（ｃ）で斜線部分が
この発明によって改善される損失部分を示している。
【００３５】図４から明らかなように、この発明による
ユニポーラトランジスタとしてのＭＯＳＦＥＴは、該素
子に発生する損失が大幅に低減していることを示してい
る。
ユニポーラトランジスタとしてのＭＯＳＦＥＴは、該素
子に発生する損失が大幅に低減していることを示してい
る。
【図１】この発明の実施の形態を示す特性図
【図２】この発明の実施例を示す断面図
【図３】ＭＯＳＦＥＴの寄生ダイオード特性を説明する
波形図
波形図
【図４】この発明の効果を説明する波形図
【図５】ＩＧＢＴの特性を説明する波形図
【図６】代表的なIGBTの素子断面構造図
【図７】ＩＧＢＴを用いたインバータの回路構成図
【図８】ダイオードの特性を説明する波形図
【図９】図７の動作を説明する波形図
【図１０】従来のＭＯＳＦＥＴの素子断面構造図
【図１１】図１０の特性を説明する波形図
【図１２】ＩＧＢＴを適用したインバータの変換効率特
性図
性図
【図１３】理想的なユニポーラ型素子の特性図
【図１４】図１３の特性を有する素子を用いた場合の変
換効率特性図
換効率特性図
１，５１…ＭＯＳＦＥＴの寄生ダイオード部、１０…上
アーム、２０…下アー、ム、１１，２１…ゲート駆動回
路、５２…ＭＯＳＦＥＴのＦＥＴ部、１００，２００…
ＩＧＢＴ、１０１，２０１…ダイオード。
アーム、２０…下アー、ム、１１，２１…ゲート駆動回
路、５２…ＭＯＳＦＥＴのＦＥＴ部、１００，２００…
ＩＧＢＴ、１０１，２０１…ダイオード。
Claims (4)
- 【請求項１】 ユニポーラトランジスタとは逆並列の向
きに寄生ダイオードを内蔵したユニポーラトランジスタ
であって、 前記寄生ダイオードの立ち上がり電圧を、前記ユニポー
ラトランジスタがオン状態で規定電流を通流したときに
生ずるオン電圧以上に設定したことを特徴とするユニポ
ーラトランジスタ。 - 【請求項２】 請求項１に記載のユニポーラトランジス
タにおいて、 前記寄生ダイオードの動作可能スイッチング周波数を、
前記ユニポーラトランジスタのスイッチング周波数とほ
ぼ同じにしたことを特徴とするユニポーラトランジス
タ。 - 【請求項３】 請求項１又は２に記載のユニポーラトラ
ンジスタにおいて、 前記ユニポーラトランジスタは、ＭＯＳＦＥＴとしたこ
とを特徴とするユニポーラトランジスタ。 - 【請求項４】 請求項１乃至３のいずれかに記載のユニ
ポーラトランジスタにおいて、 前記ユニポーラトランジスタの前記規定電流は、該トラ
ンジスタの絶対最大定格としたことを特徴とするユニポ
ーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30513899A JP2001127293A (ja) | 1999-10-27 | 1999-10-27 | ユニポーラトランジスタ |
| PCT/JP2000/007510 WO2001031786A1 (fr) | 1999-10-27 | 2000-10-26 | Transistor unipolaire et convertisseur de puissance equipe de celui-ci |
| EP00970104A EP1227588A1 (en) | 1999-10-27 | 2000-10-26 | Unipolar transistor and power converter comprising it |
| KR1020027005432A KR20020059652A (ko) | 1999-10-27 | 2000-10-26 | 유니폴라 트랜지스터 및 이 유니폴라 트랜지스터를 구비한전력 컨버터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30513899A JP2001127293A (ja) | 1999-10-27 | 1999-10-27 | ユニポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127293A true JP2001127293A (ja) | 2001-05-11 |
Family
ID=17941551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30513899A Withdrawn JP2001127293A (ja) | 1999-10-27 | 1999-10-27 | ユニポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127293A (ja) |
-
1999
- 1999-10-27 JP JP30513899A patent/JP2001127293A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5317413B2 (ja) | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 | |
| JP6629971B2 (ja) | ゲート駆動回路、電力変換装置および鉄道車両 | |
| US10090778B2 (en) | Multi-phase power device with two-phase modulation scheme | |
| JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
| CN110022078B (zh) | 电力变换装置 | |
| US7582939B2 (en) | Semiconductor diode, electronic component and voltage source inverter | |
| WO2019154138A1 (zh) | 一种用于逆变器或整流器的电桥电路 | |
| WO2019207977A1 (ja) | ゲート駆動回路およびゲート駆動方法 | |
| US9143078B2 (en) | Power inverter including SiC JFETs | |
| JP6294970B2 (ja) | 駆動回路、電力変換装置、およびモータシステム | |
| JP2006020405A (ja) | 半導体スイッチ回路 | |
| WO2000072433A1 (fr) | Circuit de commutation | |
| JP2007082351A (ja) | 電力変換装置 | |
| JP6641782B2 (ja) | 電力変換装置 | |
| US20150207428A1 (en) | Inverter drive circuit | |
| JP2019004656A (ja) | 双方向スイッチ及びその駆動方法 | |
| JP2001025259A (ja) | Ｐｗｍインバーター装置 | |
| JP2001127293A (ja) | ユニポーラトランジスタ | |
| JP6338145B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP2017228912A (ja) | 半導体装置 | |
| JP2001145369A (ja) | インバータ | |
| JP4893007B2 (ja) | 交流スイッチ | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 | |
| JP2019037107A (ja) | 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 | |
| JP2001157444A (ja) | 直流―直流変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040122 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040520 |