JP2001127068A - 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法Info
- Publication number
- JP2001127068A JP2001127068A JP31020799A JP31020799A JP2001127068A JP 2001127068 A JP2001127068 A JP 2001127068A JP 31020799 A JP31020799 A JP 31020799A JP 31020799 A JP31020799 A JP 31020799A JP 2001127068 A JP2001127068 A JP 2001127068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- chamber
- seasoning
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 工程の複雑化、処理時間の増大等の問題を解
決し得る多結晶シリコン膜の水素化処理方法を提供す
る。 【解決手段】 本発明の多結晶シリコン膜の水素化処理
方法は、プラズマＣＶＤ装置のチャンバー２０内をクリ
ーニングする工程と、同チャンバー２０の内壁にシーズ
ニング膜２２を堆積させる工程と、チャンバー２０内に
多結晶シリコン膜が形成された基板Ｗを導入し、基板Ｗ
に水素プラズマ処理を施す工程とを有する。
決し得る多結晶シリコン膜の水素化処理方法を提供す
る。 【解決手段】 本発明の多結晶シリコン膜の水素化処理
方法は、プラズマＣＶＤ装置のチャンバー２０内をクリ
ーニングする工程と、同チャンバー２０の内壁にシーズ
ニング膜２２を堆積させる工程と、チャンバー２０内に
多結晶シリコン膜が形成された基板Ｗを導入し、基板Ｗ
に水素プラズマ処理を施す工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶シリコン膜
の水素化処理方法および薄膜トランジスタの製造方法に
関し、特に工程の合理化に好適な多結晶シリコン膜の水
素化処理方法に関するものである。
の水素化処理方法および薄膜トランジスタの製造方法に
関し、特に工程の合理化に好適な多結晶シリコン膜の水
素化処理方法に関するものである。
【０００２】
【従来の技術】近年、液晶表示装置等のスイッチング素
子として用いられる薄膜トランジスタ（Thin Film Tran
sistor, 以下、ＴＦＴと略記することもある）は、キャ
リア移動度が高く、高速動作性が得られることから、半
導体層として従来用いられてきた非晶質シリコンに代え
て、多結晶シリコンが多用されるようになってきた。と
ころが、半導体層に多結晶シリコンを用いたＴＦＴで
は、多結晶シリコンの結晶粒界でＳｉダングリングボン
ドによるトラップ準位が存在し、キャリアの捕獲が起こ
り、結晶粒界に沿った障壁ポテンシャルが形成されてキ
ャリア移動度が低下し、オン電流が小さくなるという問
題を有していた。そこで、この問題を解決するために、
多結晶シリコンの結晶粒界に水素原子を導入し、Ｓｉダ
ングリングボンドを水素と結合させてトラップ密度を小
さくし、障壁ポテンシャルを低くしてキャリア移動度を
向上させる、いわゆる多結晶シリコンの水素化処理が採
用されている。
子として用いられる薄膜トランジスタ（Thin Film Tran
sistor, 以下、ＴＦＴと略記することもある）は、キャ
リア移動度が高く、高速動作性が得られることから、半
導体層として従来用いられてきた非晶質シリコンに代え
て、多結晶シリコンが多用されるようになってきた。と
ころが、半導体層に多結晶シリコンを用いたＴＦＴで
は、多結晶シリコンの結晶粒界でＳｉダングリングボン
ドによるトラップ準位が存在し、キャリアの捕獲が起こ
り、結晶粒界に沿った障壁ポテンシャルが形成されてキ
ャリア移動度が低下し、オン電流が小さくなるという問
題を有していた。そこで、この問題を解決するために、
多結晶シリコンの結晶粒界に水素原子を導入し、Ｓｉダ
ングリングボンドを水素と結合させてトラップ密度を小
さくし、障壁ポテンシャルを低くしてキャリア移動度を
向上させる、いわゆる多結晶シリコンの水素化処理が採
用されている。
【０００３】従来、水素化処理の方法としては、例えば
特開平２−１８７０３７号公報等に見られるように、Ｒ
Ｆグロー放電等を用いて発生させた水素プラズマに多結
晶シリコン膜を晒す方法と、特開平６−２５２１７２号
公報等に見られるように、基板上に形成したプラズマシ
リコン窒化膜等を水素拡散源として基板のアニールを行
う方法とが提案されている。
特開平２−１８７０３７号公報等に見られるように、Ｒ
Ｆグロー放電等を用いて発生させた水素プラズマに多結
晶シリコン膜を晒す方法と、特開平６−２５２１７２号
公報等に見られるように、基板上に形成したプラズマシ
リコン窒化膜等を水素拡散源として基板のアニールを行
う方法とが提案されている。
【０００４】前者の方法を採る場合、水素プラズマの作
用によって特に多結晶シリコン膜にダメージが生じ、場
合によっては多結晶シリコン膜が極度にエッチングされ
て消失してしまうことさえあった。この現象は、水素化
処理の効率を上げるためにＲＦパワーを高くする程顕著
になる。そこで、多結晶シリコン膜を水素プラズマダメ
ージから保護するためにある程度の膜厚を持ったキャッ
プ層を形成する技術が提案されている。
用によって特に多結晶シリコン膜にダメージが生じ、場
合によっては多結晶シリコン膜が極度にエッチングされ
て消失してしまうことさえあった。この現象は、水素化
処理の効率を上げるためにＲＦパワーを高くする程顕著
になる。そこで、多結晶シリコン膜を水素プラズマダメ
ージから保護するためにある程度の膜厚を持ったキャッ
プ層を形成する技術が提案されている。
【０００５】図８は、水素化処理を行う時点でのＴＦＴ
の素子構造を示すものである。透明基板８０上に多結晶
シリコン層８１が形成され、多結晶シリコン層８１を覆
うようにゲート絶縁膜８２が形成されている。ゲート絶
縁膜８２上にゲート電極８３が形成され、多結晶シリコ
ン層８１のうち、ゲート電極８３の直下の部分がチャネ
ル領域８１ｂ、その側方がソース領域８１ａおよびドレ
イン領域８１ｃとなっている。また、基板全面を覆うよ
うに例えばシリコン窒化膜等からなるキャップ層８４が
形成されている。そして、この図８に示す構造の基板を
図９に示すプラズマ処理装置を用いて水素化処理する。
の素子構造を示すものである。透明基板８０上に多結晶
シリコン層８１が形成され、多結晶シリコン層８１を覆
うようにゲート絶縁膜８２が形成されている。ゲート絶
縁膜８２上にゲート電極８３が形成され、多結晶シリコ
ン層８１のうち、ゲート電極８３の直下の部分がチャネ
ル領域８１ｂ、その側方がソース領域８１ａおよびドレ
イン領域８１ｃとなっている。また、基板全面を覆うよ
うに例えばシリコン窒化膜等からなるキャップ層８４が
形成されている。そして、この図８に示す構造の基板を
図９に示すプラズマ処理装置を用いて水素化処理する。
【０００６】図９に示すプラズマ処理装置は、チャンバ
ー９０の下部に基板保持用のサセプタ９１が設置され、
チャンバー９０の上部にガス導入用のシャワーヘッド９
２が設置されている。そこで、サセプタ９１上に基板Ｗ
を載置し、シャワーヘッド９２から水素ガスＧを導入す
るとともに高周波電源９３から高周波電力を印加する
と、チャンバー９０内に水素プラズマＰが発生し、水素
原子の侵入により多結晶シリコン層８１が水素化処理さ
れる。この際、基板Ｗの最上層にキャップ層８４が存在
することで、水素プラズマによるダメージから多結晶シ
リコン層８１が保護される。
ー９０の下部に基板保持用のサセプタ９１が設置され、
チャンバー９０の上部にガス導入用のシャワーヘッド９
２が設置されている。そこで、サセプタ９１上に基板Ｗ
を載置し、シャワーヘッド９２から水素ガスＧを導入す
るとともに高周波電源９３から高周波電力を印加する
と、チャンバー９０内に水素プラズマＰが発生し、水素
原子の侵入により多結晶シリコン層８１が水素化処理さ
れる。この際、基板Ｗの最上層にキャップ層８４が存在
することで、水素プラズマによるダメージから多結晶シ
リコン層８１が保護される。
【０００７】一方、図１０は、後者の水素化処理方法、
特に特開平６−２５２１７２号公報に記載の方法を採る
際のＴＦＴの素子構造を示している。透明基板１００上
に多結晶シリコン膜１０１が形成され、多結晶シリコン
膜１０１のチャネル領域１０１ｂの上部にゲート絶縁膜
１０２が形成されている。ゲート絶縁膜１０２上にゲー
ト電極１０３が形成され、チャネル領域１０１ｂの側方
がソース領域１０１ａおよびドレイン領域１０１ｃとな
っている。そして、このＴＦＴ１０４を覆う第１層間絶
縁膜１０５が形成されるとともに、第１層間絶縁膜１０
５を貫通してソース領域１０１ａに達する第１コンタク
トホール１０６が形成され、第１コンタクトホール１０
６を介してソース領域１０１ａに接続される金属配線電
極１０７が形成されている。さらに、第１層間絶縁膜１
０５上に第２層間絶縁膜１０８が形成されるとともに、
第２層間絶縁膜１０８、第１層間絶縁膜１０５を貫通し
てドレイン領域１０１ｃに達する第２コンタクトホール
１０９が形成され、第２コンタクトホール１０９を介し
てドレイン領域１０１ｃに接続される画素電極１１０が
形成されている。そして、透明基板１００の裏面には水
素拡散源となるプラズマシリコン窒化膜等の水素含有膜
１１１が形成されている。この図１０に示す構造の基板
をアニールすることにより水素含有膜１１１から水素原
子を拡散させ、多結晶シリコン膜１０１の水素化処理を
行う。
特に特開平６−２５２１７２号公報に記載の方法を採る
際のＴＦＴの素子構造を示している。透明基板１００上
に多結晶シリコン膜１０１が形成され、多結晶シリコン
膜１０１のチャネル領域１０１ｂの上部にゲート絶縁膜
１０２が形成されている。ゲート絶縁膜１０２上にゲー
ト電極１０３が形成され、チャネル領域１０１ｂの側方
がソース領域１０１ａおよびドレイン領域１０１ｃとな
っている。そして、このＴＦＴ１０４を覆う第１層間絶
縁膜１０５が形成されるとともに、第１層間絶縁膜１０
５を貫通してソース領域１０１ａに達する第１コンタク
トホール１０６が形成され、第１コンタクトホール１０
６を介してソース領域１０１ａに接続される金属配線電
極１０７が形成されている。さらに、第１層間絶縁膜１
０５上に第２層間絶縁膜１０８が形成されるとともに、
第２層間絶縁膜１０８、第１層間絶縁膜１０５を貫通し
てドレイン領域１０１ｃに達する第２コンタクトホール
１０９が形成され、第２コンタクトホール１０９を介し
てドレイン領域１０１ｃに接続される画素電極１１０が
形成されている。そして、透明基板１００の裏面には水
素拡散源となるプラズマシリコン窒化膜等の水素含有膜
１１１が形成されている。この図１０に示す構造の基板
をアニールすることにより水素含有膜１１１から水素原
子を拡散させ、多結晶シリコン膜１０１の水素化処理を
行う。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の水素化処理方法には以下のような問題点があった。
前者の方法の場合、水素プラズマ処理工程に先だって水
素プラズマダメージから多結晶シリコン膜を保護するた
めのキャップ層を成膜する工程が必要になる。このキャ
ップ層は水素プラズマ処理中は多結晶シリコン膜の保護
層として機能するが、キャップ層自身も水素プラズマダ
メージを受けるため、このキャップ層をそのまま層間絶
縁膜として用いることはできず、水素プラズマ処理後は
キャップ層を除去しなければならない。このように、水
素プラズマ処理工程前に、使用後は不要になるキャップ
層の成膜工程を挿入しなければならないので、水素化処
理に係る工程の複雑化、処理時間の増大を招くという問
題があった。なお、仮にキャップ層を除去せずに残して
おいたとしても、キャップ層のみでは層間絶縁膜となり
得ないので、再度層間絶縁膜の成膜が必要である。
来の水素化処理方法には以下のような問題点があった。
前者の方法の場合、水素プラズマ処理工程に先だって水
素プラズマダメージから多結晶シリコン膜を保護するた
めのキャップ層を成膜する工程が必要になる。このキャ
ップ層は水素プラズマ処理中は多結晶シリコン膜の保護
層として機能するが、キャップ層自身も水素プラズマダ
メージを受けるため、このキャップ層をそのまま層間絶
縁膜として用いることはできず、水素プラズマ処理後は
キャップ層を除去しなければならない。このように、水
素プラズマ処理工程前に、使用後は不要になるキャップ
層の成膜工程を挿入しなければならないので、水素化処
理に係る工程の複雑化、処理時間の増大を招くという問
題があった。なお、仮にキャップ層を除去せずに残して
おいたとしても、キャップ層のみでは層間絶縁膜となり
得ないので、再度層間絶縁膜の成膜が必要である。
【０００９】あるいは、キャップ層を用いない方法とし
ては、水素プラズマ処理時のＲＦパワーを充分に下げる
ことによって、水素プラズマダメージを軽減することも
考えられる。ところが、通常の水素プラズマ処理ではＲ
Ｆパワーをかなり高くしたとしても、数十分といった長
い処理時間が必要であり、ダメージ軽減のためにＲＦパ
ワーを下げれば下げる程水素化の効率が低下するので、
処理時間がますます長くなってしまう、という問題を抱
えている。
ては、水素プラズマ処理時のＲＦパワーを充分に下げる
ことによって、水素プラズマダメージを軽減することも
考えられる。ところが、通常の水素プラズマ処理ではＲ
Ｆパワーをかなり高くしたとしても、数十分といった長
い処理時間が必要であり、ダメージ軽減のためにＲＦパ
ワーを下げれば下げる程水素化の効率が低下するので、
処理時間がますます長くなってしまう、という問題を抱
えている。
【００１０】また後者の方法の場合も、水素化工程中に
基板裏面への水素含有膜の成膜工程が必要となるため、
水素化処理に係る工程の複雑化、処理時間の増大を招
く、という同様の問題を抱えていた。
基板裏面への水素含有膜の成膜工程が必要となるため、
水素化処理に係る工程の複雑化、処理時間の増大を招
く、という同様の問題を抱えていた。
【００１１】本発明は、上記の課題を解決するためにな
されたものであって、工程の複雑化、処理時間の増大等
の従来の問題を解決し得る多結晶シリコン膜の水素化処
理方法、およびこの水素化処理方法を用いたＴＦＴの製
造方法を提供することを目的とする。
されたものであって、工程の複雑化、処理時間の増大等
の従来の問題を解決し得る多結晶シリコン膜の水素化処
理方法、およびこの水素化処理方法を用いたＴＦＴの製
造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の多結晶シリコン膜の水素化処理方法は、
チャンバーの内壁にシーズニング膜が堆積したプラズマ
ＣＶＤ装置を用いて多結晶シリコン膜の水素プラズマ処
理を行うことを特徴とするものである。
めに、本発明の多結晶シリコン膜の水素化処理方法は、
チャンバーの内壁にシーズニング膜が堆積したプラズマ
ＣＶＤ装置を用いて多結晶シリコン膜の水素プラズマ処
理を行うことを特徴とするものである。
【００１３】また本発明の多結晶シリコン膜の水素化処
理方法は、より具体的には、プラズマＣＶＤ装置のチャ
ンバーの内壁にシーズニング膜を堆積させる工程と、チ
ャンバー内に多結晶シリコン膜が形成された基板を導入
し、このチャンバー内にて前記基板に水素プラズマ処理
を施す工程とを有することを特徴とするものである。
理方法は、より具体的には、プラズマＣＶＤ装置のチャ
ンバーの内壁にシーズニング膜を堆積させる工程と、チ
ャンバー内に多結晶シリコン膜が形成された基板を導入
し、このチャンバー内にて前記基板に水素プラズマ処理
を施す工程とを有することを特徴とするものである。
【００１４】従来の多結晶シリコン膜の水素化処理方法
は、キャップ層あるいはその他の膜を水素プラズマ処理
前に予め基板上に成膜しておく方法であり、この成膜工
程の存在により上記の問題が生じていた。これに対し
て、本発明の多結晶シリコン膜の水素化処理方法は、水
素プラズマ処理前に基板に対して成膜を行うのではな
く、水素プラズマ処理にプラズマＣＶＤ装置を用いるこ
ととして、チャンバーの内壁にシーズニング膜が堆積し
た状態で水素プラズマ処理を行うというものである。
は、キャップ層あるいはその他の膜を水素プラズマ処理
前に予め基板上に成膜しておく方法であり、この成膜工
程の存在により上記の問題が生じていた。これに対し
て、本発明の多結晶シリコン膜の水素化処理方法は、水
素プラズマ処理前に基板に対して成膜を行うのではな
く、水素プラズマ処理にプラズマＣＶＤ装置を用いるこ
ととして、チャンバーの内壁にシーズニング膜が堆積し
た状態で水素プラズマ処理を行うというものである。
【００１５】プラズマＣＶＤ装置の使用時にはいわゆる
「シーズニング」と呼ばれる処理を行う場合がある。
「シーズニング」とは、処理前にチャンバー内を例えば
ＮＦ3ガスを用いてクリーニングした場合、クリーニン
グ後にチャンバー内に残留するＮＦ3ガスを閉じ込める
ため、チャンバー内に基板を入れない状態で成膜を行う
ことである。これにより、次の処理の再現性を高めるこ
とができる。本明細書では、このシーズニング処理によ
ってチャンバーの内壁等に堆積した膜のことを「シーズ
ニング膜」という。よって、上記の「チャンバーの内壁
にシーズニング膜を堆積させる…」という表現は、チャ
ンバーの内壁のみにシーズニング膜を堆積させることを
意味するのではなく、チャンバー内に設置した種々の部
材の表面を含むチャンバーの内壁にシーズニング膜を堆
積させるという意味である。ただし、導電性の確保、基
板裏面の汚れ防止等の観点から、基板を載置するサセプ
タの上面にはシーズニング膜を堆積させないことが好ま
しい。
「シーズニング」と呼ばれる処理を行う場合がある。
「シーズニング」とは、処理前にチャンバー内を例えば
ＮＦ3ガスを用いてクリーニングした場合、クリーニン
グ後にチャンバー内に残留するＮＦ3ガスを閉じ込める
ため、チャンバー内に基板を入れない状態で成膜を行う
ことである。これにより、次の処理の再現性を高めるこ
とができる。本明細書では、このシーズニング処理によ
ってチャンバーの内壁等に堆積した膜のことを「シーズ
ニング膜」という。よって、上記の「チャンバーの内壁
にシーズニング膜を堆積させる…」という表現は、チャ
ンバーの内壁のみにシーズニング膜を堆積させることを
意味するのではなく、チャンバー内に設置した種々の部
材の表面を含むチャンバーの内壁にシーズニング膜を堆
積させるという意味である。ただし、導電性の確保、基
板裏面の汚れ防止等の観点から、基板を載置するサセプ
タの上面にはシーズニング膜を堆積させないことが好ま
しい。
【００１６】チャンバーの内壁にシーズニング膜が堆積
した状態で水素プラズマ処理を行った場合、水素プラズ
マが持つスパッタ作用によりシーズニング膜がスパッタ
され、このスパッタされたシーズニング膜が基板上に堆
積する。この時、水素原子が多結晶シリコン膜中に侵入
していき、結晶粒界でのＳｉダングリングボンドの終端
処理が進行するのと同時に、基板上に堆積したシーズニ
ング膜が保護膜として機能し、多結晶シリコン膜が水素
プラズマダメージを受けることが防止される。
した状態で水素プラズマ処理を行った場合、水素プラズ
マが持つスパッタ作用によりシーズニング膜がスパッタ
され、このスパッタされたシーズニング膜が基板上に堆
積する。この時、水素原子が多結晶シリコン膜中に侵入
していき、結晶粒界でのＳｉダングリングボンドの終端
処理が進行するのと同時に、基板上に堆積したシーズニ
ング膜が保護膜として機能し、多結晶シリコン膜が水素
プラズマダメージを受けることが防止される。
【００１７】このように、チャンバー内壁にシーズニン
グ膜が堆積した状態で水素プラズマ処理を行いさえすれ
ば、多結晶シリコン膜への水素プラズマダメージを抑制
しつつ水素化処理を実施することができるので、従来の
ように水素プラズマ処理に先だって基板上に成膜を行う
必要がなくなる。したがって、水素プラズマ処理前の成
膜工程があるために水素化処理工程が複雑化する、処理
時間が増大するという従来の問題点を解決することがで
きる。
グ膜が堆積した状態で水素プラズマ処理を行いさえすれ
ば、多結晶シリコン膜への水素プラズマダメージを抑制
しつつ水素化処理を実施することができるので、従来の
ように水素プラズマ処理に先だって基板上に成膜を行う
必要がなくなる。したがって、水素プラズマ処理前の成
膜工程があるために水素化処理工程が複雑化する、処理
時間が増大するという従来の問題点を解決することがで
きる。
【００１８】なお、本発明の水素化処理方法では、従来
法に比べてシーズニング膜形成工程が必須となるために
結局、水素化処理工程の複雑化や処理時間の増大につな
がると思えるかもしれない。しかしながら、本発明の方
法は、１台のプラズマＣＶＤ装置を用いてシーズニング
膜形成、水素プラズマ処理を一連のシーケンスで連続的
に行うことができるので、水素プラズマ処理前に全く別
工程で基板上に成膜を行っていた従来の方法に比べれ
ば、はるかに水素化処理工程の簡単化、処理時間の短縮
を図ることができる。
法に比べてシーズニング膜形成工程が必須となるために
結局、水素化処理工程の複雑化や処理時間の増大につな
がると思えるかもしれない。しかしながら、本発明の方
法は、１台のプラズマＣＶＤ装置を用いてシーズニング
膜形成、水素プラズマ処理を一連のシーケンスで連続的
に行うことができるので、水素プラズマ処理前に全く別
工程で基板上に成膜を行っていた従来の方法に比べれ
ば、はるかに水素化処理工程の簡単化、処理時間の短縮
を図ることができる。
【００１９】さらに、チャンバー内壁からのスパッタリ
ングにより基板上に堆積されたシーズニング膜は、ＣＶ
Ｄ法により基板上に直接成膜した膜に比べてポーラスな
膜であるから、水素プラズマ処理時に保護膜として機能
し、役目が終わった後に除去する場合にも、ウェットエ
ッチング等を用いて下地の膜に対して選択性良く容易に
除去できるという利点も得られる。
ングにより基板上に堆積されたシーズニング膜は、ＣＶ
Ｄ法により基板上に直接成膜した膜に比べてポーラスな
膜であるから、水素プラズマ処理時に保護膜として機能
し、役目が終わった後に除去する場合にも、ウェットエ
ッチング等を用いて下地の膜に対して選択性良く容易に
除去できるという利点も得られる。
【００２０】なお、シーズニング膜の堆積工程の前に、
プラズマＣＶＤ装置のチャンバーの内壁をクリーニング
する工程を挿入するのが好ましい。この構成によれば、
一旦チャンバーの内壁をクリーニングした後でシーズニ
ング膜を堆積させるので、水素プラズマ処理時のスパッ
タリングによりシーズニング膜以外の余計な膜や不純物
等が基板上に堆積することがない。
プラズマＣＶＤ装置のチャンバーの内壁をクリーニング
する工程を挿入するのが好ましい。この構成によれば、
一旦チャンバーの内壁をクリーニングした後でシーズニ
ング膜を堆積させるので、水素プラズマ処理時のスパッ
タリングによりシーズニング膜以外の余計な膜や不純物
等が基板上に堆積することがない。
【００２１】シーズニング膜として堆積させる膜として
は、シリコン窒化膜、シリコン酸化膜、シリコン窒化酸
化膜のいずれか一種またはこれらの組み合わせから構成
することができる。これらの膜はプラズマＣＶＤ法によ
り形成し得る一般的な膜であり、他の工程へ悪影響を及
ぼすこともなく、プラズマＣＶＤ装置の一般的な仕様に
よりシーズニング膜として形成可能なものである。
は、シリコン窒化膜、シリコン酸化膜、シリコン窒化酸
化膜のいずれか一種またはこれらの組み合わせから構成
することができる。これらの膜はプラズマＣＶＤ法によ
り形成し得る一般的な膜であり、他の工程へ悪影響を及
ぼすこともなく、プラズマＣＶＤ装置の一般的な仕様に
よりシーズニング膜として形成可能なものである。
【００２２】また、水素プラズマダメージからの多結晶
シリコン膜の保護という観点から必要な膜厚は、ＲＦパ
ワー密度が２．３８Ｗ／ｃｍ2以上の条件で水素プラズ
マ処理を行う場合に、チャンバー内壁に堆積させるシー
ズニング膜の膜厚を、当該チャンバー上部のシャワーヘ
ッド表面での値で８０ｎｍ以上、３μｍ以下の範囲とす
ることが望ましい。またこの時、基板上に実際に堆積さ
れるシーズニング膜の膜厚は、５〜２０ｎｍ程度であ
る。これらの数値範囲は本願発明者が行った実験に基づ
くものであり、後の［実施例］の項で詳述する。
シリコン膜の保護という観点から必要な膜厚は、ＲＦパ
ワー密度が２．３８Ｗ／ｃｍ2以上の条件で水素プラズ
マ処理を行う場合に、チャンバー内壁に堆積させるシー
ズニング膜の膜厚を、当該チャンバー上部のシャワーヘ
ッド表面での値で８０ｎｍ以上、３μｍ以下の範囲とす
ることが望ましい。またこの時、基板上に実際に堆積さ
れるシーズニング膜の膜厚は、５〜２０ｎｍ程度であ
る。これらの数値範囲は本願発明者が行った実験に基づ
くものであり、後の［実施例］の項で詳述する。
【００２３】本発明のＴＦＴの製造方法は、基板上に多
結晶シリコン膜からなる半導体層を形成する工程と、半
導体層の少なくとも上面にゲート絶縁膜を形成する工程
と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲ
ート電極をマスクとして半導体層中に不純物イオンを注
入することによりＴＦＴのソース領域およびドレイン領
域を形成する工程と、上記本発明の多結晶シリコン膜の
水素化処理方法を用いて半導体層の水素化処理を行う工
程とを有することを特徴とするものである。
結晶シリコン膜からなる半導体層を形成する工程と、半
導体層の少なくとも上面にゲート絶縁膜を形成する工程
と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲ
ート電極をマスクとして半導体層中に不純物イオンを注
入することによりＴＦＴのソース領域およびドレイン領
域を形成する工程と、上記本発明の多結晶シリコン膜の
水素化処理方法を用いて半導体層の水素化処理を行う工
程とを有することを特徴とするものである。
【００２４】本発明のＴＦＴの製造方法は、上記本発明
の多結晶シリコン膜の水素化処理方法を用いたものであ
るので、合理的な製造プロセスを有するものであり、製
造期間の短縮、製造コストの低減等を図ることができ
る。
の多結晶シリコン膜の水素化処理方法を用いたものであ
るので、合理的な製造プロセスを有するものであり、製
造期間の短縮、製造コストの低減等を図ることができ
る。
【００２５】
【発明の実施の形態】以下、本発明の一実施の形態を図
１ないし図３を参照して説明する。本実施の形態のＴＦ
Ｔの製造方法は、液晶表示装置の構成要素であるアクテ
ィブマトリクス基板に用いるＴＦＴであって、トップゲ
ート型（順スタガ型）ＴＦＴの製造方法の一例について
説明する。図１および図２は本実施の形態のＴＦＴの製
造方法を工程順を追って示す工程断面図である。
１ないし図３を参照して説明する。本実施の形態のＴＦ
Ｔの製造方法は、液晶表示装置の構成要素であるアクテ
ィブマトリクス基板に用いるＴＦＴであって、トップゲ
ート型（順スタガ型）ＴＦＴの製造方法の一例について
説明する。図１および図２は本実施の形態のＴＦＴの製
造方法を工程順を追って示す工程断面図である。
【００２６】まず、図１（ａ）に示すように、ガラス基
板、石英基板等の透明基板１上にＣＶＤ法等を用いて多
結晶シリコン膜を成膜し、この多結晶シリコン膜をフォ
トリソグラフィー、エッチングによりパターニングして
島状の半導体層２を形成する。なお、多結晶シリコン膜
を直接成膜することに代えて、一旦非晶質シリコン膜を
形成した後、これにアニールを施して多結晶化し、多結
晶シリコン膜を形成しても良い。次に、図１（ｂ）に示
すように、ゲート絶縁膜３となるシリコン酸化膜を全面
に成膜する。
板、石英基板等の透明基板１上にＣＶＤ法等を用いて多
結晶シリコン膜を成膜し、この多結晶シリコン膜をフォ
トリソグラフィー、エッチングによりパターニングして
島状の半導体層２を形成する。なお、多結晶シリコン膜
を直接成膜することに代えて、一旦非晶質シリコン膜を
形成した後、これにアニールを施して多結晶化し、多結
晶シリコン膜を形成しても良い。次に、図１（ｂ）に示
すように、ゲート絶縁膜３となるシリコン酸化膜を全面
に成膜する。
【００２７】次に、図１（ｃ）に示すように、ゲート電
極形成用の金属であるアルミニウム膜を成膜し、これを
フォトリソグラフィー、エッチングによりパターニング
してゲート電極４を形成する。次いで、ゲート電極４を
マスクとして例えば31Ｐ+等のｎ型不純物をイオン注入
することにより、ゲート電極４の側方にあたる半導体層
２の両端にｎ型不純物拡散層からなるソース領域２ａ、
ドレイン領域２ｃをそれぞれ形成する。ソース領域２
ａ、ドレイン領域２ｃ間がチャネル領域２ｂとなる。
極形成用の金属であるアルミニウム膜を成膜し、これを
フォトリソグラフィー、エッチングによりパターニング
してゲート電極４を形成する。次いで、ゲート電極４を
マスクとして例えば31Ｐ+等のｎ型不純物をイオン注入
することにより、ゲート電極４の側方にあたる半導体層
２の両端にｎ型不純物拡散層からなるソース領域２ａ、
ドレイン領域２ｃをそれぞれ形成する。ソース領域２
ａ、ドレイン領域２ｃ間がチャネル領域２ｂとなる。
【００２８】次に、図１（ｄ）に示すように、図１
（ｃ）の工程が終了した基板に対して半導体層２の水素
化処理を行う。この際には、図３に示したプラズマＣＶ
Ｄ装置を使用する。プラズマＣＶＤ装置は、予めチャン
バー２０の内部をクリーニングして、チャンバー２０の
内壁等に付着した不要な膜をエッチング除去する。クリ
ーニングにはＮＦ3ガスを用い、処理条件は、一例とし
てＲＦパワー密度を１．７１Ｗ／ｃｍ2、チャンバー内
圧力を２０〜７０Ｐａ、Ａｒ／ＮＦ3ガス流量を９００
ｓｃｃｍ、温度を約３７０℃、電極間距離を約４０．６
ｍｍ、処理時間を５分、とする。
（ｃ）の工程が終了した基板に対して半導体層２の水素
化処理を行う。この際には、図３に示したプラズマＣＶ
Ｄ装置を使用する。プラズマＣＶＤ装置は、予めチャン
バー２０の内部をクリーニングして、チャンバー２０の
内壁等に付着した不要な膜をエッチング除去する。クリ
ーニングにはＮＦ3ガスを用い、処理条件は、一例とし
てＲＦパワー密度を１．７１Ｗ／ｃｍ2、チャンバー内
圧力を２０〜７０Ｐａ、Ａｒ／ＮＦ3ガス流量を９００
ｓｃｃｍ、温度を約３７０℃、電極間距離を約４０．６
ｍｍ、処理時間を５分、とする。
【００２９】クリーニング後、シャワーヘッド２１の表
面等を含むチャンバー２０の内壁にシーズニング膜２２
を成膜する、いわゆるシーズニング処理を行う。本実施
の形態ではシーズニング膜２２としてシリコン窒化膜を
成膜することにする。シーズニング処理の条件は、一例
としてＲＦパワー密度を０．７６Ｗ／ｃｍ2、チャンバ
ー内圧力を２００Ｐａ、Ｎ2ガス流量を２０００ｓｃｃ
ｍ、ＮＨ3ガス流量を８００ｓｃｃｍ、ＳｉＨ4ガス流量
を１６０ｓｃｃｍ、温度を約３７０℃、電極間距離を約
３７．１ｍｍ、処理時間を１分、とする。これらクリー
ニング工程、シーズニング処理工程はチャンバー２０内
に基板Ｗを搬入せず、空の状態で行う。
面等を含むチャンバー２０の内壁にシーズニング膜２２
を成膜する、いわゆるシーズニング処理を行う。本実施
の形態ではシーズニング膜２２としてシリコン窒化膜を
成膜することにする。シーズニング処理の条件は、一例
としてＲＦパワー密度を０．７６Ｗ／ｃｍ2、チャンバ
ー内圧力を２００Ｐａ、Ｎ2ガス流量を２０００ｓｃｃ
ｍ、ＮＨ3ガス流量を８００ｓｃｃｍ、ＳｉＨ4ガス流量
を１６０ｓｃｃｍ、温度を約３７０℃、電極間距離を約
３７．１ｍｍ、処理時間を１分、とする。これらクリー
ニング工程、シーズニング処理工程はチャンバー２０内
に基板Ｗを搬入せず、空の状態で行う。
【００３０】シーズニング処理後、チャンバー２０内に
基板Ｗを搬入して水素プラズマ処理を行う。この際に
は、サセプタ２３上に基板Ｗを載置し、シャワーヘッド
２１から水素ガスＧを導入するとともに高周波電源２４
から高周波電力を印加すると、チャンバー２０内に水素
プラズマＰが発生し、水素原子の侵入により半導体層２
が水素化処理される。また水素プラズマ発生と同時に、
図１（ｄ）に示すように、チャンバー２０内に堆積され
たシーズニング膜２２がスパッタされて飛散し、基板上
の全面にシリコン窒化膜５が堆積する。以上の工程によ
り、半導体層２をなす多結晶シリコンの結晶粒界でのＳ
ｉダングリングボンドの終端処理が進行するのと同時
に、基板上に堆積したシリコン窒化膜５により半導体層
２への水素プラズマダメージが防止される。水素プラズ
マ処理の条件は、一例としてＲＦパワー密度を２．３８
Ｗ／ｃｍ2、チャンバー内圧力を４００Ｐａ、Ｈ2ガス流
量を４０００ｓｃｃｍ、温度を約３７０℃、電極間距離
を約２４．４ｍｍ、処理時間を３０分、とする。この条
件において、基板上に実際に堆積するシリコン窒化膜５
の膜厚は５〜２０ｎｍ程度となる。
基板Ｗを搬入して水素プラズマ処理を行う。この際に
は、サセプタ２３上に基板Ｗを載置し、シャワーヘッド
２１から水素ガスＧを導入するとともに高周波電源２４
から高周波電力を印加すると、チャンバー２０内に水素
プラズマＰが発生し、水素原子の侵入により半導体層２
が水素化処理される。また水素プラズマ発生と同時に、
図１（ｄ）に示すように、チャンバー２０内に堆積され
たシーズニング膜２２がスパッタされて飛散し、基板上
の全面にシリコン窒化膜５が堆積する。以上の工程によ
り、半導体層２をなす多結晶シリコンの結晶粒界でのＳ
ｉダングリングボンドの終端処理が進行するのと同時
に、基板上に堆積したシリコン窒化膜５により半導体層
２への水素プラズマダメージが防止される。水素プラズ
マ処理の条件は、一例としてＲＦパワー密度を２．３８
Ｗ／ｃｍ2、チャンバー内圧力を４００Ｐａ、Ｈ2ガス流
量を４０００ｓｃｃｍ、温度を約３７０℃、電極間距離
を約２４．４ｍｍ、処理時間を３０分、とする。この条
件において、基板上に実際に堆積するシリコン窒化膜５
の膜厚は５〜２０ｎｍ程度となる。
【００３１】次に、必要に応じて基板上に堆積したシリ
コン窒化膜５をバッファードフッ酸等を用いてエッチン
グ除去する。なお、このシリコン窒化膜５を残しておい
ても後工程で特に支障がない場合には除去しなくても良
い。その後、図２（ｅ）に示すように、層間絶縁膜６を
成膜し、半導体層２のソース領域２ａ、ドレイン領域２
ｃに達するコンタクトホール７，８をそれぞれ開口す
る。次いで、スパッタ法等により全面にアルミニウム等
の金属膜を成膜した後、これをフォトリソグラフィー、
エッチングによりパターニングし、ソース電極９、ドレ
イン電極１０を形成する。
コン窒化膜５をバッファードフッ酸等を用いてエッチン
グ除去する。なお、このシリコン窒化膜５を残しておい
ても後工程で特に支障がない場合には除去しなくても良
い。その後、図２（ｅ）に示すように、層間絶縁膜６を
成膜し、半導体層２のソース領域２ａ、ドレイン領域２
ｃに達するコンタクトホール７，８をそれぞれ開口す
る。次いで、スパッタ法等により全面にアルミニウム等
の金属膜を成膜した後、これをフォトリソグラフィー、
エッチングによりパターニングし、ソース電極９、ドレ
イン電極１０を形成する。
【００３２】次に、図２（ｆ）に示すように、全面にパ
ッシベーション膜１１を成膜した後、このパッシベーシ
ョン膜１１をフォトリソグラフィー、エッチングにより
パターニングし、パッシベーション膜１１を貫通してド
レイン電極１０に達するコンタクトホール１２を形成す
る。次いで、全面にインジウム錫酸化物（Indium TinOx
ide, 以下、ＩＴＯと略記する）を成膜した後、このＩ
ＴＯ膜をフォトリソグラフィー、エッチングによりパタ
ーニングし、コンタクトホール１２の部分でドレイン電
極１０と電気的に接続される画素電極１３を形成する。
以上の工程により、ＴＦＴが完成する。そして、このよ
うにして作製されたＴＦＴやこれに接続された画素電極
を行列状に配置することによって、アクティブマトリク
ス基板に用いるＴＦＴアレイ基板が完成する。
ッシベーション膜１１を成膜した後、このパッシベーシ
ョン膜１１をフォトリソグラフィー、エッチングにより
パターニングし、パッシベーション膜１１を貫通してド
レイン電極１０に達するコンタクトホール１２を形成す
る。次いで、全面にインジウム錫酸化物（Indium TinOx
ide, 以下、ＩＴＯと略記する）を成膜した後、このＩ
ＴＯ膜をフォトリソグラフィー、エッチングによりパタ
ーニングし、コンタクトホール１２の部分でドレイン電
極１０と電気的に接続される画素電極１３を形成する。
以上の工程により、ＴＦＴが完成する。そして、このよ
うにして作製されたＴＦＴやこれに接続された画素電極
を行列状に配置することによって、アクティブマトリク
ス基板に用いるＴＦＴアレイ基板が完成する。
【００３３】本実施の形態のＴＦＴの製造方法によれ
ば、多結晶シリコン膜からなる半導体層２の水素化処理
工程においてチャンバー２０内にシーズニング膜２２を
堆積させた後、水素プラズマ処理を実施しているため、
水素プラズマ処理と同時に、スパッタされたシーズニン
グ膜２２であるシリコン窒化膜５が基板上に堆積し、こ
のシリコン窒化膜５により半導体層２への水素プラズマ
ダメージが抑制される。したがって、従来の水素化処理
方法のように水素プラズマ処理に先だって基板上に成膜
を行う必要がなくなり、水素プラズマ処理前の成膜工程
に伴う水素化処理工程の複雑化、処理時間の増大という
従来の問題点を解決することができる。
ば、多結晶シリコン膜からなる半導体層２の水素化処理
工程においてチャンバー２０内にシーズニング膜２２を
堆積させた後、水素プラズマ処理を実施しているため、
水素プラズマ処理と同時に、スパッタされたシーズニン
グ膜２２であるシリコン窒化膜５が基板上に堆積し、こ
のシリコン窒化膜５により半導体層２への水素プラズマ
ダメージが抑制される。したがって、従来の水素化処理
方法のように水素プラズマ処理に先だって基板上に成膜
を行う必要がなくなり、水素プラズマ処理前の成膜工程
に伴う水素化処理工程の複雑化、処理時間の増大という
従来の問題点を解決することができる。
【００３４】さらに、チャンバー２０内壁からのスパッ
タリングにより基板上に堆積されたシリコン窒化膜５
は、ＣＶＤ法により基板上に直接成膜したシリコン窒化
膜に比べてポーラスな膜であるから、除去する際にはバ
ッファードフッ酸等に軽く晒すだけで容易に除去するこ
とができる。
タリングにより基板上に堆積されたシリコン窒化膜５
は、ＣＶＤ法により基板上に直接成膜したシリコン窒化
膜に比べてポーラスな膜であるから、除去する際にはバ
ッファードフッ酸等に軽く晒すだけで容易に除去するこ
とができる。
【００３５】このように、本実施の形態は合理的な製造
プロセスを有するものであり、製造期間の短縮、製造コ
ストの低減等を図ることができる。
プロセスを有するものであり、製造期間の短縮、製造コ
ストの低減等を図ることができる。
【００３６】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態ではシーズニング膜の例としてシリコ
ン窒化膜を挙げたが、シリコン酸化膜、シリコン窒化酸
化膜等を用いても良い。また、本実施の形態の水素化処
理工程におけるクリーニング条件、シーズニング条件、
水素プラズマ条件等の諸条件に関しては適宜変更が可能
である。さらに、ＴＦＴの製造方法に関しても上記実施
の形態に限ることなく、適宜応用が可能である。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態ではシーズニング膜の例としてシリコ
ン窒化膜を挙げたが、シリコン酸化膜、シリコン窒化酸
化膜等を用いても良い。また、本実施の形態の水素化処
理工程におけるクリーニング条件、シーズニング条件、
水素プラズマ条件等の諸条件に関しては適宜変更が可能
である。さらに、ＴＦＴの製造方法に関しても上記実施
の形態に限ることなく、適宜応用が可能である。
【００３７】
【実施例】以下、本願発明者が行った本発明の効果を検
証する実験について説明する。 ［実験１］まず最初に、シーズニング処理を施したチャ
ンバー内で水素プラズマ処理を行ったとき、実際に基板
上へのシーズニング膜の堆積が見られるかどうかを確認
した。寸法が６インチの単結晶シリコン基板を用意し、
この単結晶シリコン基板に対してプラズマＣＶＤ装置を
用いて水素プラズマ処理を実施した。使用したプラズマ
ＣＶＤ装置のチャンバーには予めシリコン窒化膜による
シーズニング処理を行っておいた。本実験でのシーズニ
ング処理条件は、ＲＦパワー密度：０．７６Ｗ／ｃ
ｍ2、チャンバー内圧力：２００Ｐａ、Ｎ2ガス流量：２
０００ｓｃｃｍ、ＮＨ3ガス流量：８００ｓｃｃｍ、Ｓ
ｉＨ4ガス流量：１６０ｓｃｃｍ、温度：３７０℃、電
極間距離：３７．１ｍｍ、とした。また、水素プラズマ
処理条件は、ＲＦパワー密度：２．３８Ｗ／ｃｍ2、チ
ャンバー内圧力：４００Ｐａ、Ｈ2ガス流量：４０００
ｓｃｃｍ、温度：３７０℃、電極間距離：２４．４ｍ
ｍ、とした。なお、本実験の目的がシーズニング膜の基
板への堆積を確認することにあるため、分析のしやすさ
から多結晶シリコン薄膜ではなく、単結晶シリコン基板
を用いることにした。
証する実験について説明する。 ［実験１］まず最初に、シーズニング処理を施したチャ
ンバー内で水素プラズマ処理を行ったとき、実際に基板
上へのシーズニング膜の堆積が見られるかどうかを確認
した。寸法が６インチの単結晶シリコン基板を用意し、
この単結晶シリコン基板に対してプラズマＣＶＤ装置を
用いて水素プラズマ処理を実施した。使用したプラズマ
ＣＶＤ装置のチャンバーには予めシリコン窒化膜による
シーズニング処理を行っておいた。本実験でのシーズニ
ング処理条件は、ＲＦパワー密度：０．７６Ｗ／ｃ
ｍ2、チャンバー内圧力：２００Ｐａ、Ｎ2ガス流量：２
０００ｓｃｃｍ、ＮＨ3ガス流量：８００ｓｃｃｍ、Ｓ
ｉＨ4ガス流量：１６０ｓｃｃｍ、温度：３７０℃、電
極間距離：３７．１ｍｍ、とした。また、水素プラズマ
処理条件は、ＲＦパワー密度：２．３８Ｗ／ｃｍ2、チ
ャンバー内圧力：４００Ｐａ、Ｈ2ガス流量：４０００
ｓｃｃｍ、温度：３７０℃、電極間距離：２４．４ｍ
ｍ、とした。なお、本実験の目的がシーズニング膜の基
板への堆積を確認することにあるため、分析のしやすさ
から多結晶シリコン薄膜ではなく、単結晶シリコン基板
を用いることにした。
【００３８】上記の処理が終わった基板の表面をオージ
ェ電子分光法により分析した。オージェ電子スペクトル
を図４に、デプスプロファイルを図５に示す。図４から
わかるように、基板の最表面ではシリコン（Ｓｉ）のピ
ークと窒素（Ｎ）のピークが確認された。なお、それ以
外に炭素（Ｃ）、酸素（Ｏ）、フッ素（Ｆ）等のピーク
も見られるが、これらは基板表面の汚染や酸化によるも
のと推定される。また図５からわかるように、スパッタ
時間が０分から１分４０秒程度までの範囲で窒素が検出
されている。このスパッタ時間は表面から深さ２０ｎｍ
程度までの領域に相当する。これら分析データから、予
めシーズニング処理を施しておいたチャンバー内で水素
プラズマ処理を行うと基板上にシーズニング膜が堆積
し、上記の条件においては膜厚が２０ｎｍ程度のシリコ
ン窒化膜が堆積したことが実証された。
ェ電子分光法により分析した。オージェ電子スペクトル
を図４に、デプスプロファイルを図５に示す。図４から
わかるように、基板の最表面ではシリコン（Ｓｉ）のピ
ークと窒素（Ｎ）のピークが確認された。なお、それ以
外に炭素（Ｃ）、酸素（Ｏ）、フッ素（Ｆ）等のピーク
も見られるが、これらは基板表面の汚染や酸化によるも
のと推定される。また図５からわかるように、スパッタ
時間が０分から１分４０秒程度までの範囲で窒素が検出
されている。このスパッタ時間は表面から深さ２０ｎｍ
程度までの領域に相当する。これら分析データから、予
めシーズニング処理を施しておいたチャンバー内で水素
プラズマ処理を行うと基板上にシーズニング膜が堆積
し、上記の条件においては膜厚が２０ｎｍ程度のシリコ
ン窒化膜が堆積したことが実証された。
【００３９】［実験２］次に、シーズニング処理の程度
と水素プラズマダメージの抑止効果との関係を調べる実
験を行った。膜厚７０ｎｍの多結晶シリコン膜を表面に
形成したガラス基板を用意し、上記実施の形態で例示し
た条件でプラズマＣＶＤチャンバーのクリーニング処
理、シーズニング処理、ついで基板の水素プラズマ処理
を行った。すなわち、クリーニング条件は、使用ガス：
ＮＦ3ガス、ＲＦパワー密度：１．７１Ｗ／ｃｍ2、チャ
ンバー内圧力：２０〜７０Ｐａ、Ａｒ／ＮＦ3ガス流
量：９００ｓｃｃｍ、温度：３７０℃、電極間距離：４
０．６ｍｍ、処理時間：５分、である。水素プラズマ処
理条件は、ＲＦパワー密度：２．３８Ｗ／ｃｍ2、チャ
ンバー内圧力：４００Ｐａ、Ｈ2ガス流量：４０００ｓ
ｃｃｍ、温度：３７０℃、電極間距離：２４．４ｍｍ、
処理時間：３０分、である。シーズニング処理条件は、
ＲＦパワー密度：０．７６Ｗ／ｃｍ2、チャンバー内圧
力：２００Ｐａ、Ｎ2ガス流量：２０００ｓｃｃｍ、Ｎ
Ｈ3ガス流量：８００ｓｃｃｍ、ＳｉＨ4ガス流量：１６
０ｓｃｃｍ、温度：３７０℃、電極間距離：３７．１ｍ
ｍとした。そして、シーズニング処理時間のみを０秒、
１０秒、２０秒、４０秒、６０秒と変化させた５種類の
試料を作成した。
と水素プラズマダメージの抑止効果との関係を調べる実
験を行った。膜厚７０ｎｍの多結晶シリコン膜を表面に
形成したガラス基板を用意し、上記実施の形態で例示し
た条件でプラズマＣＶＤチャンバーのクリーニング処
理、シーズニング処理、ついで基板の水素プラズマ処理
を行った。すなわち、クリーニング条件は、使用ガス：
ＮＦ3ガス、ＲＦパワー密度：１．７１Ｗ／ｃｍ2、チャ
ンバー内圧力：２０〜７０Ｐａ、Ａｒ／ＮＦ3ガス流
量：９００ｓｃｃｍ、温度：３７０℃、電極間距離：４
０．６ｍｍ、処理時間：５分、である。水素プラズマ処
理条件は、ＲＦパワー密度：２．３８Ｗ／ｃｍ2、チャ
ンバー内圧力：４００Ｐａ、Ｈ2ガス流量：４０００ｓ
ｃｃｍ、温度：３７０℃、電極間距離：２４．４ｍｍ、
処理時間：３０分、である。シーズニング処理条件は、
ＲＦパワー密度：０．７６Ｗ／ｃｍ2、チャンバー内圧
力：２００Ｐａ、Ｎ2ガス流量：２０００ｓｃｃｍ、Ｎ
Ｈ3ガス流量：８００ｓｃｃｍ、ＳｉＨ4ガス流量：１６
０ｓｃｃｍ、温度：３７０℃、電極間距離：３７．１ｍ
ｍとした。そして、シーズニング処理時間のみを０秒、
１０秒、２０秒、４０秒、６０秒と変化させた５種類の
試料を作成した。
【００４０】上記５種類の試料について、水素プラズマ
処理時の多結晶シリコン膜上へのシリコン窒化膜の堆積
量（デポ量）、多結晶シリコン膜表面のエッチング量を
それぞれ測定した。測定方法は分光エリプソメータを用
いて、水素プラズマ処理前後の多結晶シリコン膜の膜厚
差と、水素プラズマ処理後のシリコン窒化膜の膜厚を求
めた。ここでの各測定値は基板面内５点の測定値の平均
を採用した。また、目視により膜表面の外観観察を行っ
た。
処理時の多結晶シリコン膜上へのシリコン窒化膜の堆積
量（デポ量）、多結晶シリコン膜表面のエッチング量を
それぞれ測定した。測定方法は分光エリプソメータを用
いて、水素プラズマ処理前後の多結晶シリコン膜の膜厚
差と、水素プラズマ処理後のシリコン窒化膜の膜厚を求
めた。ここでの各測定値は基板面内５点の測定値の平均
を採用した。また、目視により膜表面の外観観察を行っ
た。
【００４１】結果を表１、図６および図７に示す。な
お、表１中の「シャワーヘッド上の推定膜厚」とは、各
実験条件毎にシャワーヘッド上に実際に堆積したシリコ
ン窒化膜の膜厚を測定するのは些か困難であるため、チ
ャンバー内のシャワーヘッド上に堆積するシリコン窒化
膜の膜厚と、上記水素プラズマ処理条件における基板上
へのシリコン窒化膜のデポ量との相関関係を予め調べて
おき、シリコン窒化膜のデポ量からシャワーヘッド上に
堆積したシリコン窒化膜の膜厚を推定した値である。図
６は横軸にシーズニング時間、縦軸にデポ量およびエッ
チング量をとったグラフであり、図７は横軸にシーズニ
ング膜厚、縦軸にデポ量およびエッチング量をとったグ
ラフである。
お、表１中の「シャワーヘッド上の推定膜厚」とは、各
実験条件毎にシャワーヘッド上に実際に堆積したシリコ
ン窒化膜の膜厚を測定するのは些か困難であるため、チ
ャンバー内のシャワーヘッド上に堆積するシリコン窒化
膜の膜厚と、上記水素プラズマ処理条件における基板上
へのシリコン窒化膜のデポ量との相関関係を予め調べて
おき、シリコン窒化膜のデポ量からシャワーヘッド上に
堆積したシリコン窒化膜の膜厚を推定した値である。図
６は横軸にシーズニング時間、縦軸にデポ量およびエッ
チング量をとったグラフであり、図７は横軸にシーズニ
ング膜厚、縦軸にデポ量およびエッチング量をとったグ
ラフである。
【００４２】
【表１】
【００４３】これらの結果から明らかなように、シーズ
ニング処理を行わなかった場合（シーズニング時間：０
秒）、エッチング量が１２．００ｎｍと大きく、基板の
端部から３０ｍｍの範囲の多結晶シリコン膜が水素プラ
ズマダメージにより消失しているのが確認された。これ
に対して、シーズニング時間を１０〜６０秒とした場
合、シリコン窒化膜のデポ量は６〜１１ｎｍ程度の範囲
で変動するが、エッチング量は６〜７ｎｍ程度の範囲に
安定して抑制できている。この観点だけからすると、シ
ーズニング時間は１０秒で良いように思えるが、基板端
部の多結晶シリコン膜がダメージを受けやすく、シーズ
ニング時間が１０秒では基板端部から２ｍｍの範囲の多
結晶シリコン膜が消失し、シーズニング時間が２０秒で
は基板端部の多結晶シリコン膜がわずかに消失している
のが確認された。これらの点も考慮し、基板の端部でも
多結晶シリコン膜が消失しないようにするためには、シ
ーズニング時間は少なくとも４０秒、シャワーヘッド上
の膜厚に換算して８０ｎｍ以上が必要であることがわか
った。シャワーヘッド上の膜厚をこれ以上にすれば水素
プラズマダメージから多結晶シリコン膜を充分に保護す
ることができる。ただし、シーズニング膜が３μｍを越
えると、今度はシーズニング膜がチャンバー内壁から剥
がれ落ち、パーティクルの原因となることが経験的に知
られており、３μｍ以下とすることが望ましい。
ニング処理を行わなかった場合（シーズニング時間：０
秒）、エッチング量が１２．００ｎｍと大きく、基板の
端部から３０ｍｍの範囲の多結晶シリコン膜が水素プラ
ズマダメージにより消失しているのが確認された。これ
に対して、シーズニング時間を１０〜６０秒とした場
合、シリコン窒化膜のデポ量は６〜１１ｎｍ程度の範囲
で変動するが、エッチング量は６〜７ｎｍ程度の範囲に
安定して抑制できている。この観点だけからすると、シ
ーズニング時間は１０秒で良いように思えるが、基板端
部の多結晶シリコン膜がダメージを受けやすく、シーズ
ニング時間が１０秒では基板端部から２ｍｍの範囲の多
結晶シリコン膜が消失し、シーズニング時間が２０秒で
は基板端部の多結晶シリコン膜がわずかに消失している
のが確認された。これらの点も考慮し、基板の端部でも
多結晶シリコン膜が消失しないようにするためには、シ
ーズニング時間は少なくとも４０秒、シャワーヘッド上
の膜厚に換算して８０ｎｍ以上が必要であることがわか
った。シャワーヘッド上の膜厚をこれ以上にすれば水素
プラズマダメージから多結晶シリコン膜を充分に保護す
ることができる。ただし、シーズニング膜が３μｍを越
えると、今度はシーズニング膜がチャンバー内壁から剥
がれ落ち、パーティクルの原因となることが経験的に知
られており、３μｍ以下とすることが望ましい。
【００４４】多結晶シリコン膜の保護に必要なシーズニ
ング膜の膜厚は、水素プラズマ処理時のＲＦパワー密度
に大きく依存する。よって、「シーズニング膜の膜厚が
シャワーヘッド上で８０ｎｍ以上必要」というのは、あ
くまでも水素プラズマ処理時のＲＦパワー密度が２．３
８Ｗ／ｃｍ2の場合である。しかしながら、水素プラズ
マ処理は比較的時間を要するため、今後のプロセスはＲ
Ｆパワー密度をより大きくして処理時間を短くする方向
に進むと考えられる。そのような場合には、ＲＦパワー
密度の大きさに応じて最適なシーズニング膜厚を適宜設
定すればよい。
ング膜の膜厚は、水素プラズマ処理時のＲＦパワー密度
に大きく依存する。よって、「シーズニング膜の膜厚が
シャワーヘッド上で８０ｎｍ以上必要」というのは、あ
くまでも水素プラズマ処理時のＲＦパワー密度が２．３
８Ｗ／ｃｍ2の場合である。しかしながら、水素プラズ
マ処理は比較的時間を要するため、今後のプロセスはＲ
Ｆパワー密度をより大きくして処理時間を短くする方向
に進むと考えられる。そのような場合には、ＲＦパワー
密度の大きさに応じて最適なシーズニング膜厚を適宜設
定すればよい。
【００４５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、多結晶シリコン膜からなる半導体層の水素化処
理工程において、チャンバー内壁にシーズニング膜が堆
積した状態で水素プラズマ処理を実施するため、水素プ
ラズマ処理と同時に、スパッタされたシーズニング膜が
基板上に堆積し、多結晶シリコン膜への水素プラズマダ
メージが抑制される。したがって、従来の水素化処理方
法のように水素プラズマ処理に先だって基板上に成膜を
行う必要がなく、水素プラズマ処理前の成膜工程に伴う
水素化処理工程の複雑化、処理時間の増大という問題点
を解決することができる。
よれば、多結晶シリコン膜からなる半導体層の水素化処
理工程において、チャンバー内壁にシーズニング膜が堆
積した状態で水素プラズマ処理を実施するため、水素プ
ラズマ処理と同時に、スパッタされたシーズニング膜が
基板上に堆積し、多結晶シリコン膜への水素プラズマダ
メージが抑制される。したがって、従来の水素化処理方
法のように水素プラズマ処理に先だって基板上に成膜を
行う必要がなく、水素プラズマ処理前の成膜工程に伴う
水素化処理工程の複雑化、処理時間の増大という問題点
を解決することができる。
【図１】 本発明の一実施の形態であるＴＦＴの製造方
法を工程順を追って示す工程断面図である。
法を工程順を追って示す工程断面図である。
【図２】 同、工程断面図の続きである。
【図３】 本実施の形態に用いるプラズマＣＶＤ装置の
チャンバーを示す模式図である。
チャンバーを示す模式図である。
【図４】 本発明の実施例の［実験１］から得られた分
析データであって、膜表面のオージェ電子スペクトルを
示すグラフである。
析データであって、膜表面のオージェ電子スペクトルを
示すグラフである。
【図５】 同、デプスプロファイルを示すグラフであ
る。
る。
【図６】 本発明の実施例の［実験２］のデータであっ
て、シーズニング時間とデポ量、エッチング量との関係
を示すグラフである。
て、シーズニング時間とデポ量、エッチング量との関係
を示すグラフである。
【図７】 同、シーズニング膜厚とデポ量、エッチング
量との関係を示すグラフである。
量との関係を示すグラフである。
【図８】 従来の水素化処理方法における処理時のＴＦ
Ｔの素子構造を示す断面図である。
Ｔの素子構造を示す断面図である。
【図９】 同方法に用いるプラズマ処理装置のチャンバ
ーを示す模式図である。
ーを示す模式図である。
【図１０】 従来の他の水素化処理方法における処理時
のＴＦＴの素子構造を示す断面図である。
のＴＦＴの素子構造を示す断面図である。
１ 透明基板 ２ 半導体層 ２ａ ソース領域 ２ｂ チャネル領域 ２ｃ ドレイン領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ シリコン窒化膜（スパッタされたシーズニング膜） ２０ チャンバー ２１ シャワーヘッド ２２ シーズニング膜 ２３ サセプタ ２４ 高周波電源 Ｗ 基板
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/322 Ｈ０１Ｌ 21/322 Ｚ 29/786 29/78 ６２７Ｅ 21/336 Ｆターム(参考） 4K030 BA29 BA35 BA40 BA44 BB03 CA00 CA04 DA08 JA06 5F045 AB03 AB04 AB32 AB33 AB34 AC01 AC12 AD07 BB16 CB04 CB05 EB06 EB11 EC05 EH13 HA15 HA16 HA23 5F110 AA19 BB01 CC02 DD02 DD03 EE03 EE07 FF02 GG02 GG13 GG15 HJ01 HJ13 HL03 HL07 HL23 NN02 NN03 NN72 PP01 QQ21 QQ25 QQ30
Claims (6)
- 【請求項１】 チャンバーの内壁にシーズニング膜が堆
積したプラズマＣＶＤ装置を用いて多結晶シリコン膜の
水素プラズマ処理を行うことを特徴とする多結晶シリコ
ン膜の水素化処理方法。 - 【請求項２】 プラズマＣＶＤ装置のチャンバーの内壁
にシーズニング膜を堆積させる工程と、該チャンバー内
に多結晶シリコン膜が形成された基板を導入し、該チャ
ンバー内にて前記基板に水素プラズマ処理を施す工程と
を有することを特徴とする多結晶シリコン膜の水素化処
理方法。 - 【請求項３】 前記チャンバーの内壁にシーズニング膜
を堆積させる工程の前に、前記プラズマＣＶＤ装置のチ
ャンバーの内壁をクリーニングする工程を挿入すること
を特徴とする請求項２に記載の多結晶シリコン膜の水素
化処理方法。 - 【請求項４】 前記シーズニング膜がシリコン窒化膜、
シリコン酸化膜、シリコン窒化酸化膜のいずれか一種ま
たはこれらの組み合わせからなることを特徴とする請求
項１ないし３のいずれかに記載の多結晶シリコン膜の水
素化処理方法。 - 【請求項５】 ＲＦパワー密度が２．３８Ｗ／ｃｍ2以
上の条件で前記水素プラズマ処理を行う場合に、前記チ
ャンバー内壁に堆積させるシーズニング膜の膜厚を、当
該チャンバー上部のシャワーヘッド表面での値で８０ｎ
ｍ以上、３μｍ以下の範囲とすることを特徴とする請求
項４に記載の多結晶シリコン膜の水素化処理方法。 - 【請求項６】 基板上に多結晶シリコン膜からなる半導
体層を形成する工程と、該半導体層の少なくとも上面に
ゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲ
ート電極を形成する工程と、該ゲート電極をマスクとし
て前記半導体層中に不純物イオンを注入することにより
薄膜トランジスタのソース領域およびドレイン領域を形
成する工程と、請求項１ないし５のいずれかに記載の多
結晶シリコン膜の水素化処理方法を用いて前記半導体層
の水素化処理を行う工程と、を有することを特徴とする
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31020799A JP4382219B2 (ja) | 1999-10-29 | 1999-10-29 | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31020799A JP4382219B2 (ja) | 1999-10-29 | 1999-10-29 | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127068A true JP2001127068A (ja) | 2001-05-11 |
| JP4382219B2 JP4382219B2 (ja) | 2009-12-09 |
Family
ID=18002490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31020799A Expired - Lifetime JP4382219B2 (ja) | 1999-10-29 | 1999-10-29 | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4382219B2 (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706336B2 (en) * | 2001-02-02 | 2004-03-16 | Canon Kabushiki Kaisha | Silicon-based film, formation method therefor and photovoltaic element |
| JP2008543091A (ja) * | 2005-06-02 | 2008-11-27 | アプライド マテリアルズ インコーポレイテッド | 酸化物膜に窒素を組込むための方法及び装置 |
| KR100914354B1 (ko) * | 2006-06-05 | 2009-08-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ막에 대한 1차 웨이퍼 효과 제거 |
| JP2012517698A (ja) * | 2009-02-06 | 2012-08-02 | アプライド マテリアルズ インコーポレイテッド | キャッピング層を有するイオン注入した基板および方法 |
| US9157151B2 (en) | 2006-06-05 | 2015-10-13 | Applied Materials, Inc. | Elimination of first wafer effect for PECVD films |
| JP2017098543A (ja) * | 2015-11-20 | 2017-06-01 | ウォニク アイピーエス カンパニー リミテッド | 半導体素子の製造方法 |
| KR20170138954A (ko) * | 2016-06-08 | 2017-12-18 | 에이에스엠 아이피 홀딩 비.브이. | 반응 챔버 패시베이션 및 금속성 막들의 선택적 퇴적 |
| US11047040B2 (en) | 2014-04-16 | 2021-06-29 | Asm Ip Holding B.V. | Dual selective deposition |
| US11056385B2 (en) | 2011-12-09 | 2021-07-06 | Asm International N.V. | Selective formation of metallic films on metallic surfaces |
| US11062914B2 (en) | 2015-02-23 | 2021-07-13 | Asm Ip Holding B.V. | Removal of surface passivation |
| US11081342B2 (en) | 2016-05-05 | 2021-08-03 | Asm Ip Holding B.V. | Selective deposition using hydrophobic precursors |
| US11094535B2 (en) | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| US11139163B2 (en) | 2019-10-31 | 2021-10-05 | Asm Ip Holding B.V. | Selective deposition of SiOC thin films |
| US11145506B2 (en) | 2018-10-02 | 2021-10-12 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| US11170993B2 (en) | 2017-05-16 | 2021-11-09 | Asm Ip Holding B.V. | Selective PEALD of oxide on dielectric |
| US11174550B2 (en) | 2015-08-03 | 2021-11-16 | Asm Ip Holding B.V. | Selective deposition on metal or metallic surfaces relative to dielectric surfaces |
| US11213853B2 (en) | 2014-02-04 | 2022-01-04 | Asm Ip Holding B.V. | Selective deposition of metals, metal oxides, and dielectrics |
| US11387107B2 (en) | 2016-06-01 | 2022-07-12 | Asm Ip Holding B.V. | Deposition of organic films |
| US11430656B2 (en) | 2016-11-29 | 2022-08-30 | Asm Ip Holding B.V. | Deposition of oxide thin films |
| US11446699B2 (en) | 2015-10-09 | 2022-09-20 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| US11501965B2 (en) | 2017-05-05 | 2022-11-15 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of metal oxide thin films |
| US11608557B2 (en) | 2020-03-30 | 2023-03-21 | Asm Ip Holding B.V. | Simultaneous selective deposition of two different materials on two different surfaces |
| US11643720B2 (en) | 2020-03-30 | 2023-05-09 | Asm Ip Holding B.V. | Selective deposition of silicon oxide on metal surfaces |
| US11728175B2 (en) | 2016-06-01 | 2023-08-15 | Asm Ip Holding B.V. | Deposition of organic films |
| US11898240B2 (en) | 2020-03-30 | 2024-02-13 | Asm Ip Holding B.V. | Selective deposition of silicon oxide on dielectric surfaces relative to metal surfaces |
| US11965238B2 (en) | 2019-04-12 | 2024-04-23 | Asm Ip Holding B.V. | Selective deposition of metal oxides on metal surfaces |
-
1999
- 1999-10-29 JP JP31020799A patent/JP4382219B2/ja not_active Expired - Lifetime
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706336B2 (en) * | 2001-02-02 | 2004-03-16 | Canon Kabushiki Kaisha | Silicon-based film, formation method therefor and photovoltaic element |
| US8375892B2 (en) | 2005-06-02 | 2013-02-19 | Applied Materials, Inc. | Methods and apparatus for incorporating nitrogen in oxide films |
| JP2008543091A (ja) * | 2005-06-02 | 2008-11-27 | アプライド マテリアルズ インコーポレイテッド | 酸化物膜に窒素を組込むための方法及び装置 |
| US8658522B2 (en) | 2005-06-02 | 2014-02-25 | Applied Materials, Inc. | Methods and apparatus for incorporating nitrogen in oxide films |
| US9157151B2 (en) | 2006-06-05 | 2015-10-13 | Applied Materials, Inc. | Elimination of first wafer effect for PECVD films |
| KR100914354B1 (ko) * | 2006-06-05 | 2009-08-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ막에 대한 1차 웨이퍼 효과 제거 |
| JP2012517698A (ja) * | 2009-02-06 | 2012-08-02 | アプライド マテリアルズ インコーポレイテッド | キャッピング層を有するイオン注入した基板および方法 |
| US11056385B2 (en) | 2011-12-09 | 2021-07-06 | Asm International N.V. | Selective formation of metallic films on metallic surfaces |
| US11975357B2 (en) | 2014-02-04 | 2024-05-07 | Asm Ip Holding B.V. | Selective deposition of metals, metal oxides, and dielectrics |
| US11213853B2 (en) | 2014-02-04 | 2022-01-04 | Asm Ip Holding B.V. | Selective deposition of metals, metal oxides, and dielectrics |
| US11525184B2 (en) | 2014-04-16 | 2022-12-13 | Asm Ip Holding B.V. | Dual selective deposition |
| US11047040B2 (en) | 2014-04-16 | 2021-06-29 | Asm Ip Holding B.V. | Dual selective deposition |
| US11062914B2 (en) | 2015-02-23 | 2021-07-13 | Asm Ip Holding B.V. | Removal of surface passivation |
| US11174550B2 (en) | 2015-08-03 | 2021-11-16 | Asm Ip Holding B.V. | Selective deposition on metal or metallic surfaces relative to dielectric surfaces |
| US11654454B2 (en) | 2015-10-09 | 2023-05-23 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| US11446699B2 (en) | 2015-10-09 | 2022-09-20 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
| KR102058106B1 (ko) * | 2015-11-20 | 2019-12-20 | 주식회사 원익아이피에스 | 반도체 소자의 제조방법 |
| JP2017098543A (ja) * | 2015-11-20 | 2017-06-01 | ウォニク アイピーエス カンパニー リミテッド | 半導体素子の製造方法 |
| US11081342B2 (en) | 2016-05-05 | 2021-08-03 | Asm Ip Holding B.V. | Selective deposition using hydrophobic precursors |
| US11728175B2 (en) | 2016-06-01 | 2023-08-15 | Asm Ip Holding B.V. | Deposition of organic films |
| US11387107B2 (en) | 2016-06-01 | 2022-07-12 | Asm Ip Holding B.V. | Deposition of organic films |
| KR102208442B1 (ko) | 2016-06-08 | 2021-01-28 | 에이에스엠 아이피 홀딩 비.브이. | 반응 챔버 패시베이션 및 금속성 막들의 선택적 퇴적 |
| KR20170138954A (ko) * | 2016-06-08 | 2017-12-18 | 에이에스엠 아이피 홀딩 비.브이. | 반응 챔버 패시베이션 및 금속성 막들의 선택적 퇴적 |
| US11430656B2 (en) | 2016-11-29 | 2022-08-30 | Asm Ip Holding B.V. | Deposition of oxide thin films |
| US11094535B2 (en) | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| US11501965B2 (en) | 2017-05-05 | 2022-11-15 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of metal oxide thin films |
| US11170993B2 (en) | 2017-05-16 | 2021-11-09 | Asm Ip Holding B.V. | Selective PEALD of oxide on dielectric |
| US11728164B2 (en) | 2017-05-16 | 2023-08-15 | Asm Ip Holding B.V. | Selective PEALD of oxide on dielectric |
| US11145506B2 (en) | 2018-10-02 | 2021-10-12 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| US11830732B2 (en) | 2018-10-02 | 2023-11-28 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
| US11965238B2 (en) | 2019-04-12 | 2024-04-23 | Asm Ip Holding B.V. | Selective deposition of metal oxides on metal surfaces |
| US11664219B2 (en) | 2019-10-31 | 2023-05-30 | Asm Ip Holding B.V. | Selective deposition of SiOC thin films |
| US11139163B2 (en) | 2019-10-31 | 2021-10-05 | Asm Ip Holding B.V. | Selective deposition of SiOC thin films |
| US11643720B2 (en) | 2020-03-30 | 2023-05-09 | Asm Ip Holding B.V. | Selective deposition of silicon oxide on metal surfaces |
| US11608557B2 (en) | 2020-03-30 | 2023-03-21 | Asm Ip Holding B.V. | Simultaneous selective deposition of two different materials on two different surfaces |
| US11898240B2 (en) | 2020-03-30 | 2024-02-13 | Asm Ip Holding B.V. | Selective deposition of silicon oxide on dielectric surfaces relative to metal surfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4382219B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4382219B2 (ja) | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 | |
| US7723221B2 (en) | Stacked film patterning method and gate electrode forming method | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| EP0294802B1 (en) | Thin-film transistor fabrication process | |
| US6395652B2 (en) | Method of manufacturing thin film transistor | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| US6284662B1 (en) | Method of forming a cobalt silicide layer by use of a TEOS through oxide film for ion-implantation process | |
| EP0646953B1 (en) | Method for reduction of off-current in thin film transistors | |
| US6277736B1 (en) | Method for forming gate | |
| US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
| US6355510B1 (en) | Method for manufacturing a thin film transistor for protecting source and drain metal lines | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| US6518108B2 (en) | Electronic device and a method for making the same | |
| KR19980028826A (ko) | 메모리용 플라트늄(Pt) 박막 형성방법 | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| US5492868A (en) | Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling | |
| US20060163668A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100817630B1 (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 | |
| KR100471395B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| JP2002324904A (ja) | 薄膜トランジスタ及びその形成方法 | |
| KR970006256B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3237642B2 (ja) | 多結晶シリコン薄膜トランジスタとその製造方法 | |
| JPH05326557A (ja) | 薄膜の堆積方法及び薄膜トランジスタの製造方法 | |
| JPH08288518A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061102 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061124 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080508 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080508 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4382219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |