JP2001120753A - Game machine - Google Patents
Game machineInfo
- Publication number
- JP2001120753A JP2001120753A JP30621699A JP30621699A JP2001120753A JP 2001120753 A JP2001120753 A JP 2001120753A JP 30621699 A JP30621699 A JP 30621699A JP 30621699 A JP30621699 A JP 30621699A JP 2001120753 A JP2001120753 A JP 2001120753A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- signal
- switch
- input
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
- Slot Machines And Peripheral Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、弾球遊技機又はス
ロットマシンのような遊技機における遊技の進行上参照
される当たり判定用の乱数の生成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to generation of random numbers for judging hits which are referred to in the progress of a game in a game machine such as a ball game machine or a slot machine.
【０００２】[0002]
【従来の技術】複数種類の図柄（たとえば、三桁の数
字）を表示しうる図柄表示装置を有する弾球遊技機及び
スロットマシンのような遊技機において、特定の図柄の
組合せ（たとえば、ゾロ目）が表示された場合に、遊技
者に大きな利益、いわゆる「当たり」を与えるようなも
のが従来から提供されている。この当たりの抽選には、
現在、ソフトウェア乱数と称されているものが使用され
ている。2. Description of the Related Art In a game machine such as a ball game machine and a slot machine having a symbol display device capable of displaying a plurality of types of symbols (for example, three digits), a specific symbol combination (for example, ) Is conventionally provided to give a great benefit to the player, so-called "hit". In this lottery,
Currently, what is called software random numbers is used.
【０００３】ソフトウェア乱数の基本的考え方は、以下
のとおりである。すなわち、ある事象の発生する確率を
ｍ／ｎ（ｍ、ｎは自然数、ｍ＜ｎ）とする場合、ｎ通り
の乱数のうち、特定のｍ個が取得されたときに、当該事
象が発生するとするものである。このとき、ｍとｎとを
互いに素とすれば、使用する乱数の数を必要最小限にす
ることができる。また、上記確率を小さくすればするほ
ど、ｎが大きくなるため、乱数の総数を増やさねばなら
なくなる。現実には、規定時間ごとに１ずつ増加して、
（ｎ−１）の次は０となるようなパラメータをこのよう
な乱数として採用している。[0003] The basic concept of software random numbers is as follows. That is, if the probability of a certain event occurring is m / n (m, n is a natural number, m <n), when a specific m number of n random numbers are acquired, the event occurs Is what you do. At this time, if m and n are relatively prime, the number of random numbers to be used can be minimized. Also, the smaller the above probability, the larger the value of n, so that the total number of random numbers must be increased. In reality, it increases by one every specified time,
A parameter which becomes 0 after (n-1) is adopted as such a random number.
【０００４】たとえば、１／３２０の確率で当たりが生
じるというような場合には、通常、ソフトウェア上のカ
ウンタが用いられる。たとえば、０を初期値として、３
１９まで１ずつ加算し、３１９の次は、再び０となるよ
うなカウンタをソフトウェア上に構築する。このカウン
タの加算は、通常、所定の規定時間（たとえば、４mse
c）ごとに行われるソフトウェアのリセットのたびに実
施されるように構成される。For example, when a hit occurs at a probability of 1/320, a counter on software is usually used. For example, with 0 as the initial value, 3
The counter is incremented by 1 up to 19, and after 319, a counter that becomes 0 again is constructed on software. Normally, the addition of this counter is performed for a predetermined specified time (for example, 4 mse
c) It is configured to be performed at every software reset performed every time.
【０００５】そして、上記カウンタが特定の一の数（た
とえば、「７」）を示しているときに、弾球遊技機であ
ればたとえば特定の入賞口への入賞があれば、また、ス
ロットマシンであればたとえばスタートレバーが操作さ
れれば、それぞれ当たりと判定されることとなってい
る。上記カウンタが示す数字は、規定時間ごとに規則的
に変化するものであるため、厳密には「乱数」ではな
い。しかし、いずれのタイミングで入賞又はレバー操作
などがあるかはランダムと考えられるので、上記カウン
タが示す数字は、実質的に「乱数」として機能すること
となっている。以下、本明細書中における「乱数」と
は、このように、規則的に周期変化する変数で、その取
得のタイミングがランダムであるため実質的に乱数とし
て機能するものをも含むものとする。When the counter indicates a specific number (for example, “7”), if the game machine is a ball game machine, for example, if there is a prize in a specific winning opening, the slot machine In this case, for example, if the start lever is operated, it is determined that a hit has occurred. Since the number indicated by the counter changes regularly at specified time intervals, it is not strictly a “random number”. However, at which timing the winning or lever operation is performed is considered to be random, so that the number indicated by the counter substantially functions as a “random number”. Hereinafter, the “random number” in the present specification is a variable that periodically changes as described above, and includes a variable that substantially functions as a random number because its acquisition timing is random.
【０００６】[0006]
【発明が解決しようとする課題】これらの「乱数」値
は、上述のように、入賞検出手段により、弾球遊技機で
はたとえば遊技球の特定入賞口への入賞を検出した場合
に、また、スロットマシンではたとえばスタートレバー
が操作された場合にそれぞれ取得されることとなってい
る。そして、この入賞の検出は、通常、上述のように、
規定時間を単位として行われている。そのため、ある程
度の幅を持つ規定時間内のいずれの時点で入賞が検出さ
れ、又はレバー操作がされたとしても、取得される乱数
値は同じである。As described above, these "random number" values are used when the prize detecting means detects a prize in a specific prize port of a game ball, for example, by the prize detecting means. In the slot machine, for example, the information is obtained when the start lever is operated. Then, this winning detection is usually performed as described above,
It is performed in units of specified time. Therefore, even if a win is detected or a lever operation is performed at any point within a specified time having a certain width, the obtained random number value is the same.
【０００７】また、上記乱数値は、上記の例によれば、
規則的に一巡することとなっているため、以下のような
問題点が生じている。たとえば、上記のように当たり確
率を１／３２０とした場合、通常は、０から３１９まで
の３２０通りの乱数のうちの任意の一つ（たとえば、
「７」）が当たりに相当することとなっている。そし
て、規定時間を上記のように４msecとすると、乱数の値
が一巡するのには１２８０msecを要することとなる。す
なわち、１２８０msecごとに当たりのタイミングが発生
するわけである。弾球遊技機における遊技の場合、この
タイミングに合わせて特定入賞口へ入球させることは、
熟練遊技者には不可能なことではない。したがって、未
熟練遊技者との間に不公平が生ずることとなっていた。Further, according to the above example, the random value is
Since the cycle is performed regularly, the following problems occur. For example, when the hit probability is set to 1/320 as described above, usually, any one of 320 random numbers from 0 to 319 (for example,
"7") is equivalent to a hit. Assuming that the specified time is 4 msec as described above, it takes 1280 msec for the random number to make one cycle. That is, a hit timing occurs every 1280 msec. In the case of a game with a ball-and-ball game machine, entering the specific winning opening at this timing
This is not impossible for a skilled player. Therefore, unfairness occurs with the unskilled player.
【０００８】この問題に対処するために、スロットマシ
ン等の遊技機において採用されているハードウェア乱数
と称するものによって、当たりの抽選を行うことが考え
られる。ハードウェア乱数とは、ソフトウェア処理とは
無関係に生ずる信号を、ＩＣなどを利用したカウンタに
よりカウントすることで生ずるものである。この信号と
は、たとえば、発振回路から生ずるようなものである。In order to cope with this problem, it is conceivable to perform a winning lottery using what is called a hardware random number employed in a gaming machine such as a slot machine. The hardware random number is generated by counting a signal generated independently of software processing by a counter using an IC or the like. This signal is, for example, a signal generated from an oscillation circuit.
【０００９】ソフトウェア乱数は、上記のように、カウ
ントの変化は規定時間ごとに生ずることとなっている。
しかし、ハードウェア乱数では、５ＭＨｚ程度の信号を
得るのは容易である。すなわち、この場合、0.2μsecに
一回カウントを変化させることができる。そして、この
場合、６５５３６通りの乱数値が一巡するのに約13.1ms
ecですむこととなる。このとき、当たり確率を上記と同
様に１／３２０とすると、当たりはこのうち約41.0μse
cとなる。すなわち、弾球遊技機において当たりを意図
的に狙うためには、13.1msecおきに現れる41.0μsecの
間に確実に入球させる必要がある。これは、現実的に不
可能である。As described above, in the software random number, a change in the count occurs every prescribed time.
However, with a hardware random number, it is easy to obtain a signal of about 5 MHz. That is, in this case, the count can be changed once every 0.2 μsec. Then, in this case, it takes about 13.1 ms for 65536 different random numbers to make a cycle.
You can do it with ec. At this time, assuming that the hit probability is 1/320 as above, the hit is about 41.0 μse
becomes c. That is, in order to intentionally aim for a hit in a ball-and-ball game machine, it is necessary to ensure that the ball is entered during 41.0 μsec appearing every 13.1 msec. This is practically impossible.
【００１０】このように、ハードウェア乱数を採用すれ
ば、少なくとも当たりの狙い打ちは現実には不可能とな
る。ここで、ハードウェア乱数で、たとえば１６ビット
の乱数を得ようとする場合には、１６ビットの二進数を
カウントし得るカウンタが必要とされる。現実には、８
ビットのカウンタを２個、又は、４ビットのカウンタを
４個直列に接続して、実質的に１６ビットのカウンタを
構成することが多い。このように、ハードウェア乱数を
得るためには、必要な乱数のビット数と同じビット数の
カウンタが必要となる。すなわち、乱数のビット数が増
えるに従って、カウンタのビット数も増加させなければ
ならず、基板製作のコスト増や、配線の複雑化を招くこ
とともなる。As described above, if hardware random numbers are adopted, at least a hit aim cannot be actually realized. Here, when trying to obtain a 16-bit random number by a hardware random number, for example, a counter capable of counting a 16-bit binary number is required. In reality, 8
It is often the case that two 16-bit counters are connected in series, or two 16-bit counters are connected in series. Thus, in order to obtain a hardware random number, a counter having the same number of bits as the number of necessary random numbers is required. That is, as the number of bits of the random number increases, the number of bits of the counter must also be increased, which may increase the cost of manufacturing a substrate and complicate wiring.
【００１１】更に、このようなハードウェア乱数は、た
とえば弾球遊技機の場合は、特定の入賞口への入賞によ
って生ずる所定の信号を契機に取得され、また、たとえ
ばスロットマシンの場合は、スタートレバーの操作によ
って生ずる所定の信号を契機に取得されることとなる。
したがって、かかる所定の信号が一回生ずるごとに、一
のハードウェア乱数が得られるものであった。Further, such a hardware random number is obtained, for example, in the case of a ball-and-ball game machine, at the timing of a predetermined signal generated by winning a specific winning opening, and in the case of a slot machine, for example, The signal is acquired in response to a predetermined signal generated by operating the lever.
Therefore, each time such a predetermined signal is generated once, one hardware random number is obtained.
【００１２】そこで、上記の問題点に鑑み、本発明は、
一回のかかる所定の信号によって複数のハードウェア乱
数を得ることを可能にすることを目的とする。加えて本
発明は、必要最小限のビット数のカウンタによって、で
きるだけ大きなビット数のハードウェア乱数を得ること
をも目的とする。Therefore, in view of the above problems, the present invention provides:
It is an object to be able to obtain a plurality of hardware random numbers by one such predetermined signal. In addition, another object of the present invention is to obtain a hardware random number having as large a number of bits as possible using a counter having a minimum necessary number of bits.
【００１３】[0013]
【課題を解決するための手段】（請求項１）上記の課題
を解決すべく、本発明のうち請求項１記載の発明は、所
定の条件に従い、ハイ信号からロー信号へと切り替わ
り、その後再びハイ信号へ復するローアクティブ信号、
及び、ロー信号からハイ信号へと切り替わり、その後再
びロー信号へ復するハイアクティブ信号のいずれか一方
をスイッチ信号として発するスイッチ手段20、上記スイ
ッチ信号の発生に伴って第一乱数及び第二乱数を生成す
る乱数発生手段30、並びに上記第一乱数及び第二乱数か
ら導かれる合成乱数を用いて抽選を行う抽選手段80を備
える遊技機10において、前記乱数発生手段30は、所定の
振動数でクロック信号を出力するクロック発振手段40、
上記クロック発振手段40が出力するクロック信号が入力
されるとともに、当該クロック信号をカウントしたカウ
ント値を出力するクロックカウンタ50、上記クロックカ
ウンタ50から出力されたカウント値及び前記スイッチ手
段20からのスイッチ信号が入力されるとともに、当該ス
イッチ信号がハイ信号からロー信号へ、又は、ロー信号
からハイ信号へ切り替わった時点に入力されたカウント
値を第一乱数として記憶する第一乱数記憶手段60、並び
に上記クロックカウンタ50から出力されたカウント値及
び前記スイッチ手段からのスイッチ信号が反転された反
転信号が入力されるとともに、当該反転信号がハイ信号
からロー信号へ、又は、ロー信号からハイ信号へ切り替
わった時点に入力されたカウント値を第二乱数として記
憶する第二乱数記憶手段65を備えるとともに、前記抽選
手段80は、前記スイッチ信号の発生に伴い、上記第一乱
数記憶手段60に記憶された第一乱数及び第二乱数記憶手
段65に記憶された第二乱数を取得する乱数取得手段81、
並びに上記乱数取得手段81が取得した第一乱数及び第二
乱数から、抽選に用いる一の合成乱数を合成する乱数合
成手段82を備えたことを特徴とする。Means for Solving the Problems (Claim 1) In order to solve the above-mentioned problems, the invention according to claim 1 of the present invention switches from a high signal to a low signal according to a predetermined condition, and then again. Low active signal returning to high signal,
And a switch means 20 that switches from a low signal to a high signal, and then issues one of the high active signals that returns to the low signal again as a switch signal, and generates a first random number and a second random number with the generation of the switch signal. In the gaming machine 10 including the random number generating means 30 to generate, and the lottery means 80 for performing a lottery using the synthesized random number derived from the first random number and the second random number, the random number generating means 30 is clocked at a predetermined frequency. Clock oscillation means 40 for outputting a signal,
A clock signal output from the clock oscillating means 40 is input, a clock counter 50 outputs a count value obtained by counting the clock signal, a count value output from the clock counter 50, and a switch signal from the switch means 20. Is input, and the switch signal is changed from a high signal to a low signal, or a first random number storage means 60 that stores a count value input at a point in time when the signal is switched from a low signal to a high signal as the first random number, and The count value output from the clock counter 50 and the inverted signal obtained by inverting the switch signal from the switch means are input, and the inverted signal is switched from a high signal to a low signal or from a low signal to a high signal. A second random number storage means for storing the count value input at the time as a second random number 65, and the lottery means 80 obtains the first random number stored in the first random number storage means 60 and the second random number stored in the second random number storage means 65 with the generation of the switch signal. Random number acquisition means 81,
And a random number synthesizing unit for synthesizing one synthesized random number used for the lottery from the first random number and the second random number acquired by the random number acquiring unit 81.
【００１４】「遊技機」とは、弾球遊技機又はスロット
マシンのような遊技機10であって、遊技進行上乱数によ
る当たり判定が行われるような遊技機をいう。「所定の
条件」とは、上記のようにスイッチ信号が切り替わるた
めの条件をいう。たとえば、上記遊技機10が弾球遊技機
であれば特定の入賞口へ遊技球が入賞したような場合を
いう。また、たとえば、上記遊技機10がスロットマシン
であればスタートレバーが操作されたような場合をい
う。The "gaming machine" is a gaming machine 10 such as a ball-and-ball game machine or a slot machine in which a random number is determined in the progress of the game. The “predetermined condition” refers to a condition for switching the switch signal as described above. For example, if the gaming machine 10 is a ball game machine, it means that a gaming ball has won a specific winning opening. Further, for example, if the gaming machine 10 is a slot machine, this means a case where a start lever is operated.
【００１５】「スイッチ手段」とは、ローアクティブ信
号又はハイアクティブ信号を「スイッチ信号」として発
する手段をいう。ローアクティブ信号をスイッチ信号と
する場合とは、たとえば、弾球遊技機の特定の入賞口へ
の遊技球の入賞を検出する光センサをスイッチ手段20と
するような場合をいう。すなわち、遊技球の入賞を検出
していない場合には、光センサの発光部から受光部へ光
線が通じているため、スイッチ手段20からはハイ信号が
出力されていることとなる。そこへ、当該入賞口へ遊技
球が入賞することで、当該遊技球が当該光線を遮ると、
スイッチ手段20からはロー信号が出力され、これがスイ
ッチ信号となる。当該遊技球が当該光線を遮る状態は短
時間持続した後、当該遊技球は光センサ部分から去るこ
ととなり、当該光線は再び通じることとなる。したがっ
て、スイッチ手段20からは再びハイ信号が出力される。"Switch means" refers to means for generating a low active signal or a high active signal as a "switch signal". The case where the low active signal is used as the switch signal refers to, for example, a case where an optical sensor that detects a winning of a game ball to a specific winning opening of the ball game machine is used as the switch means 20. That is, when the winning of the game ball is not detected, since the light beam passes from the light emitting unit of the optical sensor to the light receiving unit, a high signal is output from the switch unit 20. There, when the game ball wins the winning opening, the game ball blocks the light beam,
A low signal is output from the switch means 20, and this is a switch signal. After the state in which the game ball blocks the light beam continues for a short time, the game ball leaves the optical sensor portion, and the light beam passes again. Therefore, a high signal is output from the switch means 20 again.
【００１６】一方、ハイアクティブ信号をスイッチ信号
とする場合とは、たとえば、スロットマシンのスタート
レバーをスイッチ手段20とするような場合をいう。すな
わち、遊技が開始される前のスタートレバーが操作され
ていない状態では、スイッチの接点が接触していないた
め、スイッチ手段20からはロー信号が出力されているこ
ととなる。そこへ、当該スタートレバーが操作される
と、スイッチの接点が接触することで、スイッチ手段20
からはハイ信号が出力され、これがスイッチ信号とな
る。スイッチの接点は短時間接触を保った後、再び元に
戻ることとなる。したがって、スイッチ手段20からは再
びロー信号が出力される。On the other hand, the case where the high active signal is used as the switch signal means, for example, the case where the start lever of the slot machine is used as the switch means 20. That is, in the state where the start lever is not operated before the game is started, the contact of the switch is not in contact, and the low signal is output from the switch means 20. When the start lever is operated, the contact of the switch comes into contact, and the switch means 20 is turned on.
Outputs a high signal, which is a switch signal. The contact of the switch keeps the contact for a short time and then returns to the original position. Therefore, a low signal is output from the switch means 20 again.
【００１７】「乱数発生手段」とは、後述の「クロック
発信手段」、「クロックカウンタ」、「第一乱数記憶手
段」及び「第二乱数記憶手段」を備え、下記の「第一乱
数」及び「第二乱数」を生成するための手段をいう。
「第一乱数」及び「第二乱数」とは、後述のように、所
定の周期で規則的に加算されていく数値から、不定のタ
イミングで取得される数値であって、数学的な意味での
「乱数」とは異なるが、実質的に「乱数」として機能し
うるものである。The "random number generating means" includes a "clock transmitting means", a "clock counter", a "first random number storing means", and a "second random number storing means", which will be described later. Means for generating a “second random number”.
The “first random number” and the “second random number” are numerical values obtained at an indefinite timing from numerical values that are regularly added in a predetermined cycle, as described later, and are mathematically understood. Although it is different from the “random number” of the above, it can substantially function as a “random number”.
【００１８】「クロック発振手段」とは、水晶発振回路
等によって一定の振動数で発生する電気的信号を「クロ
ック信号」として出力する手段をいう。「クロックカウ
ンタ」とは、上記クロック信号を累積的に加算するカウ
ンタであって、通常はＩＣによって構成される。すなわ
ち、上記クロック発信手段40が発するクロック信号の周
期ごとに、このカウンタの数値が累積的に加算されてい
くこととなっている。"Clock oscillating means" refers to means for outputting an electrical signal generated at a constant frequency by a crystal oscillation circuit or the like as a "clock signal". The "clock counter" is a counter for accumulatively adding the clock signal, and is usually constituted by an IC. That is, the value of this counter is cumulatively added for each cycle of the clock signal generated by the clock transmission means 40.
【００１９】「第一乱数記憶手段」及び「第二乱数記憶
手段」は、上記クロックカウンタ40から入力されるカウ
ント値をそれぞれ第一乱数及び第二乱数として記憶可能
な手段をいい、通常は、ＩＣによって構成される。ま
た、第一乱数記憶手段60には、スイッチ手段20からのス
イッチ信号も入力される。更に、第二乱数記憶手段65に
は、スイッチ手段20からのスイッチ信号が反転された反
転信号も入力される。これらの第一乱数記憶手段60及び
第二乱数記憶手段65はいずれも、入力される信号がロー
からハイへ立ち上がった際に、又は、ハイからローに立
ち下がった際に入力されたカウント値をそれぞれ第一乱
数及び第二乱数として記憶する。"First random number storage means" and "second random number storage means" refer to means capable of storing the count value input from the clock counter 40 as a first random number and a second random number, respectively. It is composed of an IC. The first random number storage means 60 also receives a switch signal from the switch means 20. Further, an inverted signal obtained by inverting the switch signal from the switch means 20 is also input to the second random number storage means 65. Both the first random number storage means 60 and the second random number storage means 65 store the count value input when the input signal rises from low to high, or when the signal falls from high to low. They are stored as a first random number and a second random number, respectively.
【００２０】「抽選手段」とは、後述の「乱数取得手
段」及び「乱数合成手段」を備え、下記の「合成乱数」
を導くための手段をいう。なお、この抽選手段80は、通
常は、遊技機10のＣＰＵが実行する制御プログラムの一
部として実現される。「合成乱数」とは、上記第一乱数
及び第二乱数から後述のようにして合成される数値であ
って、本請求項に係る遊技機10の制御において、当たり
の判定に供される数値をいう。The "lottery means" includes a "random number obtaining means" and a "random number synthesizing means" which will be described later.
Means to guide The lottery means 80 is normally realized as a part of a control program executed by the CPU of the gaming machine 10. The “synthetic random number” is a numerical value synthesized from the first random number and the second random number as described below, and in the control of the gaming machine 10 according to the present invention, a numerical value used for hit determination Say.
【００２１】「乱数取得手段」とは、上記第一乱数記憶
手段60及び第二乱数記憶手段65からそれぞれに記憶され
た第一乱数及び第二乱数を取得する手段をいう。「乱数
合成手段」とは、上記乱数取得手段81が取得した第一乱
数及び第二乱数から、所定の演算を経て一の合成乱数を
合成する手段をいう。この乱数合成手段82が乱数を合成
する方法の例としては、第一乱数及び第二乱数のうちの
一方を下位の桁に、もう一方を上位の桁にもつ数値とす
ることが挙げられる。The "random number obtaining means" refers to means for obtaining the first random number and the second random number stored from the first random number storage means 60 and the second random number storage means 65, respectively. The “random number synthesizing unit” is a unit that synthesizes one synthesized random number through a predetermined operation from the first random number and the second random number acquired by the random number acquiring unit 81. As an example of a method in which the random number synthesizing means 82 synthesizes random numbers, a numerical value having one of the first random number and the second random number as a lower digit and the other as a higher digit may be used.
【００２２】本請求項に係る発明は、スイッチ信号の発
生と消滅との２つの時点におけるカウント値を第一乱数
及び第二乱数として取得し、これらを合成して一の合成
乱数を構成することとなっている。そして、当該スイッ
チ信号の持続時間はその発生のたびに不定であるため、
当該持続時間の間に変化するカウント値の差もまた不定
となる。したがって、一回のスイッチ信号の発生によっ
て２個の異なる乱数である第一乱数及び第二乱数を得る
ことが可能となる。According to the present invention, the count values at two times, that is, when a switch signal is generated and disappear, are obtained as a first random number and a second random number, and these are combined to form one combined random number. It has become. Then, since the duration of the switch signal is undefined each time it occurs,
The difference between the count values that changes during the duration is also undefined. Therefore, it is possible to obtain two different random numbers, that is, a first random number and a second random number, by generating a switch signal once.
【００２３】（請求項２）また、本発明のうち請求項２
記載の発明は、請求項１記載の発明の特徴に加え、前記
スイッチ手段20は、前記所定の場合にローアクティブ信
号を前記スイッチ信号として出力するように形成されて
いるとともに、前記第一乱数記憶手段60は、前記スイッ
チ信号がロー信号からハイ信号に切り替わった時点に入
力されたカウント値を第一乱数として記憶するように形
成され、前記第二乱数記憶手段65は、前記反転信号がロ
ー信号からハイ信号に切り替わった時点に入力されたカ
ウント値を第二乱数として記憶するように形成されてい
ることを特徴とする。(Claim 2) A second aspect of the present invention.
According to the invention described in claim 1, in addition to the feature of the invention described in claim 1, the switch means 20 is formed so as to output a low active signal as the switch signal in the predetermined case, and the first random number storage means. The means 60 is formed so as to store the count value input at the time when the switch signal is switched from the low signal to the high signal as a first random number, and the second random number storage means 65 is configured to store the inverted signal when the inverted signal is a low signal. , And the count value input at the time of switching to the high signal is stored as a second random number.
【００２４】すなわち、本請求項記載の発明は、スイッ
チ信号がローアクティブな信号であるという点で、請求
項１記載の発明を技術的に限定したものである。本請求
項に係る発明におけるスイッチ手段20は、たとえば、弾
球遊技機の入賞口に設けられる、光センサによる入賞検
出手段などをいう。すなわち、入賞を検出していないと
きには、光センサの光線は何物にも遮られてはいないの
で、スイッチ手段20はハイ信号を出力する。そして、入
賞した遊技球が光センサの光線を遮っている間のみ、ス
イッチ手段20はスイッチ信号としてロー信号を出力す
る。したがって、スイッチ信号の発生時に立ち下がりエ
ッジが、また、消滅時に立ち上がりエッジが生じている
こととなる。That is, the present invention is technically limited to the first embodiment in that the switch signal is a low active signal. The switch means 20 in the invention according to the present claim refers to, for example, a prize detecting means using an optical sensor, which is provided at a prize port of a ball game machine. That is, when no winning is detected, the light beam of the optical sensor is not blocked by any object, and the switch means 20 outputs a high signal. Then, the switch means 20 outputs a low signal as a switch signal only while the winning game ball blocks the light beam of the optical sensor. Therefore, a falling edge occurs when a switch signal is generated, and a rising edge occurs when the switch signal disappears.
【００２５】また、本請求項に係る発明における第一乱
数記憶手段60及び第二乱数記憶手段65はいずれも、入力
される信号の立ち上がりエッジを認識して、カウント値
を記憶することとなっている。更に、第一乱数記憶手段
60では、スイッチ信号はそのまま入力されるため、スイ
ッチ信号はロー信号として入力されることとなる。そし
て、入力された信号がハイ信号へ立ち上がる瞬間、すな
わち、スイッチ信号の消滅時点におけるカウント値が第
一乱数として第一乱数記憶手段60に記憶されることとな
る。Both the first random number storage means 60 and the second random number storage means 65 in the invention according to the present invention recognize the rising edge of the input signal and store the count value. I have. Furthermore, a first random number storage means
In 60, since the switch signal is input as it is, the switch signal is input as a low signal. Then, the moment the input signal rises to a high signal, that is, the count value at the time when the switch signal disappears is stored in the first random number storage means 60 as the first random number.
【００２６】一方、第二乱数記憶手段65では、スイッチ
信号は反転されて入力されるため、スイッチ信号はハイ
信号として入力されることとなる。そして、入力された
反転信号がハイ信号へ立ち上がる瞬間、すなわち、スイ
ッチ信号の発生時点におけるカウント値が第二乱数とし
て第二乱数記憶手段65に記憶されることとなる。言い換
えると、スイッチ信号の発生時点と、消滅時点との２つ
の時点で第二乱数及び第一乱数がそれぞれ取得されるこ
ととなる。ここで、これらの第一乱数及び第二乱数は、
スイッチ信号の持続時間の間に変化するカウント値の分
だけ、異なる値となる。そして、スイッチ信号の持続時
間は、上記のような弾球遊技機の場合は、遊技球が光セ
ンサを通過する速度に依存する。この速度は、遊技球ご
とに異なると考えられるため、上記第一乱数及び第二乱
数はほぼランダムな値として取得されると考えることが
できる。なお、スイッチ信号の持続時間の間におけるカ
ウント値の変化は、クロック発信手段の振動数に依存す
るが、この振動数及びスイッチ信号の持続時間次第で
は、第一乱数及び第二乱数が同一の値を取ることもあり
得る。On the other hand, in the second random number storage means 65, the switch signal is inverted and input, so that the switch signal is input as a high signal. Then, the moment the input inverted signal rises to a high signal, that is, the count value at the time when the switch signal is generated, is stored in the second random number storage means 65 as a second random number. In other words, the second random number and the first random number are obtained at two points, that is, the point in time when the switch signal is generated and the point in time when the switch signal disappears. Here, these first random number and second random number are
The value differs by the count value that changes during the duration of the switch signal. The duration of the switch signal depends on the speed at which the game ball passes through the optical sensor in the case of the above-described ball game machine. Since this speed is considered to be different for each game ball, it can be considered that the first random number and the second random number are obtained as substantially random values. The change in the count value during the duration of the switch signal depends on the frequency of the clock transmission means, but depending on this frequency and the duration of the switch signal, the first random number and the second random number have the same value. Could be taken.
【００２７】したがって、たとえば、弾球遊技機におけ
る入賞検出に伴う一のスイッチ信号によって、二の異な
る乱数である第一乱数及び第二乱数が得られることとな
る。 （請求項３）更に、本発明のうち請求項３記載の発明
は、請求項１記載の発明の特徴に加え、前記スイッチ手
段20は、前記所定の場合にハイアクティブ信号を前記ス
イッチ信号として出力するように形成されているととも
に、前記第一乱数記憶手段60は、前記スイッチ信号がロ
ー信号からハイ信号に切り替わった時点に入力されたカ
ウント値を第一乱数として記憶するように形成され、前
記第二乱数記憶手段65は、前記反転信号がロー信号から
ハイ信号に切り替わった時点に入力されたカウント値を
第二乱数として記憶するように形成されていることを特
徴とする。Therefore, for example, two different random numbers, that is, a first random number and a second random number, can be obtained by one switch signal associated with winning detection in a ball and ball game machine. (Claim 3) In the invention according to claim 3 of the present invention, in addition to the features of the invention described in claim 1, the switch means 20 outputs a high active signal as the switch signal in the predetermined case. And the first random number storage means 60 is formed so as to store the count value input at the time when the switch signal switches from a low signal to a high signal as a first random number, The second random number storage means 65 is characterized in that the count value input when the inverted signal is switched from a low signal to a high signal is stored as a second random number.
【００２８】すなわち、本請求項記載の発明は、スイッ
チ信号がハイアクティブな信号であるという点で、請求
項１記載の発明を技術的に限定したものである。本請求
項に係る発明におけるスイッチ手段20は、たとえば、ス
ロットマシンのスタートレバーに設けられるスイッチ装
置などをいう。すなわち、スタートレバーが操作されて
いないときには、スイッチ装置の接点は接触していない
ので、スイッチ手段20はロー信号を出力する。そして、
スタートレバーが操作されて、スイッチ装置の接点が接
触している間のみ、スイッチ手段20はスイッチ信号とし
てハイ信号を出力する。したがって、スイッチ信号の発
生時に立ち上がりエッジが、また、消滅時に立ち下がり
エッジが生じていることとなる。That is, the invention described in this claim technically limits the invention described in claim 1 in that the switch signal is a high active signal. The switch means 20 in the present invention refers to, for example, a switch device provided on a start lever of a slot machine. That is, when the start lever is not operated, the contact of the switch device is not in contact, and the switch means 20 outputs a low signal. And
The switch means 20 outputs a high signal as a switch signal only while the start lever is operated and the contact of the switch device is in contact. Therefore, a rising edge is generated when a switch signal is generated, and a falling edge is generated when the switch signal is extinguished.
【００２９】また、本請求項に係る発明における第一乱
数記憶手段60及び第二乱数記憶手段65はいずれも、入力
される信号の立ち上がりエッジを認識して、カウント値
を記憶することとなっている。更に、第一乱数記憶手段
60では、スイッチ信号はそのまま入力されるため、スイ
ッチ信号はハイ信号として入力されることとなる。そし
て、入力された信号がハイ信号へ立ち上がる瞬間、すな
わち、スイッチ信号の発生時点におけるカウント値が第
一乱数として第一乱数記憶手段60に記憶されることとな
る。Both the first random number storage means 60 and the second random number storage means 65 in the invention according to the present invention recognize the rising edge of the input signal and store the count value. I have. Furthermore, a first random number storage means
In 60, since the switch signal is input as it is, the switch signal is input as a high signal. Then, the instant when the input signal rises to a high signal, that is, the count value at the time when the switch signal is generated is stored in the first random number storage means 60 as the first random number.
【００３０】一方、第二乱数記憶手段65では、スイッチ
信号は反転されて入力されるため、スイッチ信号はロー
信号として入力されることとなる。そして、入力された
反転信号がハイ信号へ立ち上がる瞬間、すなわち、スイ
ッチ信号の消滅時点におけるカウント値が第二乱数とし
て第二乱数記憶手段65に記憶されることとなる。言い換
えると、スイッチ信号の発生時点と、消滅時点との２つ
の時点で第一乱数及び第二乱数がそれぞれ取得されるこ
ととなる。ここで、これらの第一乱数及び第二乱数は、
スイッチ信号の持続時間の間に変化するカウント値の分
だけ、異なる値となる。そして、スイッチ信号の持続時
間は、上記のようなスロットマシンの場合は、スタート
レバーの操作時にスイッチ装置の接点が接触している時
間に依存する。この時間は、スタートレバーの操作のた
びに異なると考えられるため、上記第一乱数及び第二乱
数はほぼランダムな値として取得されると考えることが
できる。なお、スイッチ信号の持続時間の間におけるカ
ウント値の変化は、クロック発信手段の振動数に依存す
るが、この振動数及びスイッチ信号の持続時間次第で
は、第一乱数及び第二乱数が同一の値を取ることもあり
得る。On the other hand, in the second random number storage means 65, the switch signal is inverted and input, so that the switch signal is input as a low signal. Then, the moment the input inverted signal rises to a high signal, that is, the count value at the time when the switch signal disappears, is stored in the second random number storage means 65 as a second random number. In other words, the first random number and the second random number are obtained at two points, that is, the point in time when the switch signal is generated and the point in time when the switch signal disappears. Here, these first random number and second random number are
The value differs by the count value that changes during the duration of the switch signal. In the case of the slot machine described above, the duration of the switch signal depends on the time during which the contacts of the switch device are in contact when the start lever is operated. Since this time is considered to be different every time the start lever is operated, it can be considered that the first random number and the second random number are obtained as substantially random values. The change in the count value during the duration of the switch signal depends on the frequency of the clock transmission means, but depending on this frequency and the duration of the switch signal, the first random number and the second random number have the same value. Could be taken.
【００３１】したがって、たとえば、スロットマシンに
おけるスタートレバー操作に伴う一のスイッチ信号によ
って、二の異なる乱数である第一乱数及び第二乱数が得
られることとなる。 （請求項４）更に、本発明のうち請求項４記載の発明
は、請求項１、２又は３記載の発明の特徴に加え、前記
クロックカウンタ50は、ｎ桁（ただし、ｎは自然数）の
二進数で表されるカウント値を前記第一乱数記憶手段60
及び前記第二乱数記憶手段65へ出力するように形成され
ているとともに、前記乱数合成手段82は、前記乱数取得
手段81が取得した第一乱数及び第二乱数のうち一方を上
位ｎ桁とし、もう一方を下位ｎ桁とした２ｎ桁の二進数
を抽選に用いる一の合成乱数として合成するように形成
されていることを特徴とする。Therefore, for example, two different random numbers, that is, a first random number and a second random number, can be obtained by one switch signal accompanying the start lever operation in the slot machine. (Claim 4) In the invention according to claim 4 of the present invention, in addition to the features of the invention described in claim 1, 2 or 3, the clock counter 50 has n digits (where n is a natural number). The first random number storage means 60 stores the count value represented by a binary number.
And the second random number storage means 65, and the random number synthesizing means 82 sets one of the first random number and the second random number acquired by the random number acquiring means 81 to the upper n digits, It is characterized in that a 2n-digit binary number with the other being the lower n digits is synthesized as one synthesized random number used for the lottery.
【００３２】すなわち、本請求項記載の発明は、請求項
１、２又は３記載の発明を技術的に限定したものであ
る。たとえば、クロックカウンタ50、第一乱数記憶手段
60及び前記第二乱数記憶手段65をいずれも８ビットＩＣ
で構成すれば、クロックカウンタ50がカウントする８桁
の二進数が、それぞれ第一乱数記憶手段60及び前記第二
乱数記憶手段65に第一乱数及び第二乱数として記憶され
ることとなる。そして、これら二つの８桁の二進数であ
る第一乱数及び第二乱数から、１６桁の二進数の合成乱
数を得ることが可能となる。That is, the invention described in this claim is a technical limitation of the invention described in claim 1, 2 or 3. For example, clock counter 50, first random number storage means
60 and the second random number storage means 65 are both 8-bit ICs.
Thus, the eight-digit binary number counted by the clock counter 50 is stored in the first random number storage means 60 and the second random number storage means 65 as a first random number and a second random number, respectively. Then, it is possible to obtain a 16-digit synthetic random number of a binary number from the first random number and the second random number, which are the two 8-digit binary numbers.
【００３３】[0033]
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。 （第一の実施の形態）本実施の形態に係る遊技機10は、
スイッチ手段20として特定入賞口21を備え、この特定入
賞口21への遊技球の入賞に伴って抽選が行われる弾球遊
技機となっている。Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) A gaming machine 10 according to the present embodiment
The switch means 20 is provided with a special winning opening 21, and a ball game machine in which a lottery is performed in accordance with a winning of a game ball in the specific winning opening 21.
【００３４】（機能ブロック）図２は、本実施の形態に
おける弾球遊技機11の機能ブロック図である。なお、本
図中の実線矢印は、スイッチ信号の流れを示し、また、
破線矢印は、乱数の流れを示す。本実施の形態では、ス
イッチ手段20として特定入賞口21が設けられている。こ
の特定入賞口21では、光センサによって入賞の有無を監
視している。この特定入賞口21は、後述の第一乱数記憶
手段60及び第二乱数記憶手段65並びに乱数取得手段81へ
向けて、入賞の有無に応じてロー信号及びハイ信号のい
ずれかを常に出力している。(Functional Block) FIG. 2 is a functional block diagram of the ball game machine 11 in the present embodiment. The solid arrows in the figure indicate the flow of the switch signal.
The broken arrows indicate the flow of random numbers. In the present embodiment, a specific winning opening 21 is provided as the switch means 20. In this specific winning opening 21, the presence or absence of a winning is monitored by an optical sensor. The specific winning opening 21 always outputs one of a low signal and a high signal to a first random number storage unit 60, a second random number storage unit 65, and a random number acquisition unit 81, which will be described later, depending on whether or not there is a winning. I have.
【００３５】すなわち、入賞のない場合には、光センサ
の発光部から受光部までの光線は何物にも遮られずに通
じている。この場合は、特定入賞口21からはハイ信号が
出力されている。一方、入賞があると、遊技球によって
光センサの光線が遮られる。この場合は、特定入賞口21
からロー信号がスイッチ信号として出力されることとな
る。That is, when there is no winning, the light beam from the light emitting portion to the light receiving portion of the optical sensor passes without being blocked by anything. In this case, a high signal is output from the specific winning opening 21. On the other hand, when there is a prize, the light beam of the optical sensor is blocked by the game ball. In this case, the special winning opening 21
Will output a low signal as a switch signal.
【００３６】乱数発生手段30は、実際に抽選に用いられ
る合成乱数を合成するために必要とされる第一乱数及び
第二乱数を発生させる装置であり、クロック発信手段4
0、クロックカウンタ50並びに第一乱数記憶手段60及び
第二乱数記憶手段65を備える。クロック発信手段40は、
水晶発振回路により構成され、5MHzのクロック信号を発
生させる。The random number generating means 30 is an apparatus for generating a first random number and a second random number required for synthesizing the synthetic random numbers actually used for the lottery.
0, a clock counter 50, a first random number storage means 60 and a second random number storage means 65. The clock transmission means 40
It is composed of a crystal oscillation circuit and generates a 5MHz clock signal.
【００３７】クロックカウンタ50は、後述のように、２
個の４ビットＩＣから構成され、クロック発振手段40の
発するクロック信号をカウントし、そのカウント値を第
一乱数記憶手段60及び第二乱数記憶手段65へ出力する。
第一乱数記憶手段60及び第二乱数記憶手段65へは、前記
特定入賞口21から、スイッチ信号が入力される。そし
て、そのスイッチ信号の入力に応じて、カウント値をそ
れぞれ第一乱数及び第二乱数として一時的に記憶すると
もに、その記憶した第一乱数及び第二乱数を下記の乱数
取得手段81へ出力する。The clock counter 50 has a value of 2
It is composed of four 4-bit ICs, counts the clock signal generated by the clock oscillating means 40, and outputs the count value to the first random number storage means 60 and the second random number storage means 65.
A switch signal is input to the first random number storage unit 60 and the second random number storage unit 65 from the specific winning opening 21. Then, in response to the input of the switch signal, the count value is temporarily stored as a first random number and a second random number, respectively, and the stored first random number and the second random number are output to the following random number acquiring means 81. .
【００３８】ＣＰＵ70は、図示しないＲＯＭに記憶され
た制御プログラムに従って弾球遊技機11が実行する遊技
の制御を司る。その制御の過程で、ＣＰＵ70は抽選手段
80として機能することとなる。この抽選手段80は、前記
特定入賞口21への入賞に伴って当たり判定を行う。この
当たり判定のために、抽選手段80は下記の乱数取得手段
81及び乱数合成手段82を備えている。The CPU 70 controls the game executed by the ball game machine 11 according to a control program stored in a ROM (not shown). In the course of that control, the CPU 70
It will function as 80. The lottery means 80 performs a hit determination in accordance with the winning in the specific winning opening 21. For this hit determination, the lottery means 80 is
81 and a random number synthesizing means 82 are provided.
【００３９】乱数取得手段81へは、前記特定入賞口21か
らスイッチ信号が入力される。そして、このスイッチ信
号の入力に伴い、第一乱数記憶手段60及び第二乱数記憶
手段65に記憶されたそれぞれの第一乱数及び第二乱数を
取得することとなっている。乱数合成手段82は、乱数取
得手段81が取得した第一乱数及び第二乱数から、一つの
合成乱数を合成する。A switch signal is input to the random number acquisition means 81 from the specific winning opening 21. Then, with the input of the switch signal, the first random number and the second random number stored in the first random number storage means 60 and the second random number storage means 65 are obtained. The random number synthesizing unit 82 synthesizes one synthesized random number from the first random number and the second random number acquired by the random number acquiring unit 81.
【００４０】更に、特に図示はしないが本実施の形態に
係る弾球遊技機10は、遊技球の発射装置、特定入賞口21
への入賞に伴い変動する３個の図柄を表示する図柄表示
装置、及び図柄表示装置に特定の図柄の組合せが表示さ
れた際に所定時間開放する大入賞口等を有している。 （乱数の生成）以下、本実施の形態における乱数の生成
を、図１の回路図を参照しつつ説明する。Further, although not particularly shown, the ball game machine 10 according to the present embodiment comprises a game ball launching device, a specific winning opening 21.
It has a symbol display device that displays three symbols that fluctuate in accordance with winning, and a special winning opening that opens for a predetermined time when a specific symbol combination is displayed on the symbol display device. (Generation of Random Numbers) Hereinafter, generation of random numbers in the present embodiment will be described with reference to the circuit diagram of FIG.
【００４１】クロック発振手段40は、水晶発振回路によ
って、5MHzのクロック信号を出力する。クロックカウン
タ50は、２個の４ビットＩＣで構成される。これらのう
ちの一方が下位カウンタ52、もう一方が上位カウンタ51
となっている。そして、下位カウンタ52のCO端子は上位
カウンタ51のENT端子に接続されることで、直列に配列
される。すなわち、クロックカウンタ50は、実質的に８
ビットのカウンタを構成し、０から255までの数値を記
憶可能となっている。The clock oscillating means 40 outputs a clock signal of 5 MHz by a crystal oscillation circuit. The clock counter 50 is composed of two 4-bit ICs. One of these is the lower counter 52 and the other is the upper counter 51
It has become. The CO terminal of the lower counter 52 is connected in series to the ENT terminal of the upper counter 51 by being connected in series. That is, the clock counter 50 is substantially 8
A bit counter is formed, and a numerical value from 0 to 255 can be stored.
【００４２】そして、クロック発振手段40で生じたクロ
ック信号は、下位カウンタ52及び上位カウンタ51のCK端
子へ入力される。下位カウンタ52では、CLR端子よりリ
セット信号の入力がない限り、CK端子からのクロック信
号の入力に伴ってカウントを１増加させる。そして、下
位カウンタ52が「1111」から「0000」に切り替わるとき
に、CO端子から上位カウンタ51のENT端子へ桁上がり信
号が発せられる。The clock signal generated by the clock oscillating means 40 is input to the CK terminals of the lower counter 52 and the upper counter 51. In the lower counter 52, unless a reset signal is input from the CLR terminal, the count is incremented by one in accordance with the input of the clock signal from the CK terminal. When the lower counter 52 switches from “1111” to “0000”, a carry signal is issued from the CO terminal to the ENT terminal of the upper counter 51.
【００４３】また、上位カウンタ51では、CK端子からク
ロック信号の入力があり、かつ、ENT端子への桁上がり
信号の入力があったときに、カウントを１増加させる。
第一乱数記憶手段60は、クロックカウンタ50からのカウ
ント値を、特定入賞口21からのスイッチ信号の入力に伴
い、取得して第一乱数として記憶する第一カウント取得
手段61、並びに、この第一カウント取得手段61から出力
される第一乱数をＣＰＵ70からのアクセス信号に基づい
てデータバスに送信する第一カウントバッファ62から構
成される。In the upper counter 51, when a clock signal is input from the CK terminal and a carry signal is input to the ENT terminal, the count is incremented by one.
The first random number storage means 60 obtains the count value from the clock counter 50 in accordance with the input of the switch signal from the specific winning opening 21 and stores the count value as a first random number. It comprises a first count buffer 62 for transmitting the first random number output from the one count acquisition means 61 to the data bus based on an access signal from the CPU 70.
【００４４】第二乱数記憶手段65は、クロックカウンタ
50からのカウント値を、特定入賞口21からのスイッチ信
号の入力に伴い、取得して第二乱数として記憶する第二
カウント取得手段66、並びに、この第二カウント取得手
段66から出力される第二乱数をＣＰＵ70からのアクセス
信号に基づいてデータバスに送信する第二カウントバッ
ファ67から構成される。The second random number storage means 65 is a clock counter
The second count obtaining means 66, which obtains the count value from 50 in accordance with the input of the switch signal from the specific winning opening 21 and stores it as a second random number, and the second output from the second count obtaining means 66. It comprises a second count buffer 67 for transmitting two random numbers to the data bus based on an access signal from the CPU 70.
【００４５】上記の第一カウント取得手段61及び第一カ
ウントバッファ62、並びに、第二カウント取得手段66及
び第二カウントバッファ67はいずれも、８ビットＩＣか
ら構成されている。すなわち、前記の上位カウンタ51及
び下位カウンタ52のカウント値は、第一乱数記憶手段60
及び第二乱数記憶手段65へ常に出力されている。The first count obtaining means 61 and the first count buffer 62, and the second count obtaining means 66 and the second count buffer 67 are each composed of an 8-bit IC. That is, the count values of the upper counter 51 and the lower counter 52 are stored in the first random number storage
And the second random number storage means 65.
【００４６】つまり、上位カウンタ51の出力端子である
QA、QB、QC及びQD端子は、いずれも「１」又は「０」を
表す信号を、第一カウント取得手段61及び第二カウント
取得手段66の上位４ビット分の入力端子へ出力する。ま
た、下位カウンタ52の出力端子であるQA、QB、QC及びQD
端子は、同様の信号を第一カウント取得手段61及び第二
カウント取得手段66の下位４ビット分の入力端子へ出力
する。That is, the output terminal of the upper counter 51
The QA, QB, QC, and QD terminals all output a signal representing “1” or “0” to the upper four bits of the input terminals of the first count acquisition unit 61 and the second count acquisition unit 66. Also, QA, QB, QC and QD
The terminal outputs the same signal to the input terminals of the lower 4 bits of the first count obtaining means 61 and the second count obtaining means 66.
【００４７】第一カウント取得手段61のCLOCK端子へ
は、スイッチ手段20である特定入賞口21からのスイッチ
信号がそのまま入力される。一方、第二カウント取得手
段66のCLOCK端子へは、特定入賞口21からのスイッチ信
号が反転されて入力される。この特定入賞口21は、前述
のように光センサによって遊技球の通過を検出する。そ
して、遊技球が光センサの光線を遮っていないとき、す
なわち入賞を検出していないときには、特定入賞口21は
ハイ信号を出力する。また、遊技球が光センサの光線を
遮っているとき、すなわち入賞を検出しているときに
は、特定入賞口21はスイッチ信号としてロー信号を出力
する。The switch signal from the specific winning opening 21 which is the switch means 20 is directly input to the CLOCK terminal of the first count acquisition means 61. On the other hand, the switch signal from the specific winning opening 21 is inverted and input to the CLOCK terminal of the second count acquisition means 66. The specific winning opening 21 detects the passage of the game ball by the optical sensor as described above. Then, when the game ball does not block the light beam of the optical sensor, that is, when a winning is not detected, the specific winning opening 21 outputs a high signal. When the game ball blocks the light beam of the optical sensor, that is, when a winning is detected, the specific winning opening 21 outputs a low signal as a switch signal.
【００４８】第一カウント取得手段61及び第二カウント
取得手段66はいずれも、CLOCK端子から入力される信号
がロー信号からハイ信号へ切り替わる際の立ち上がりエ
ッジを認識する。そしてその時点にD1からD8までの入力
端子に入力されたカウント値をそれぞれ第一乱数及び第
二乱数として記憶するとともに、この記憶した第一乱数
及び第二乱数をQ1からQ8までの出力端子から出力するよ
うに形成されている。Both the first count obtaining means 61 and the second count obtaining means 66 recognize a rising edge when the signal input from the CLOCK terminal switches from a low signal to a high signal. And at that time, the count values input to the input terminals D1 to D8 are stored as the first random number and the second random number, respectively, and the stored first random number and the second random number are output from the output terminals Q1 to Q8. It is formed to output.
【００４９】また、第一カウント取得手段61の出力端子
から出力された第一乱数は、第一カウントバッファ62の
A1からA8までの入力端子から入力される。同様に、第二
カウント取得手段66の出力端子から出力された第二乱数
は、第二カウントバッファ67のA1からA8までの入力端子
から入力される。ここで、第一カウント取得手段61のCL
OCK端子へはスイッチ信号がそのまま入力されているの
で、入賞を検出している状態（ロー信号）から入賞を検
出していない状態（ハイ信号）へ戻る際が、立ち上がり
エッジとなる。したがって、第一カウント取得手段61
は、この時点に入力されたカウント値を記憶し、第一カ
ウントバッファ62へ第一乱数として出力することとな
る。The first random number output from the output terminal of the first count acquisition means 61 is
Input from the input terminals A1 to A8. Similarly, the second random number output from the output terminal of the second count acquisition unit 66 is input from the input terminals A1 to A8 of the second count buffer 67. Here, CL of the first count acquisition unit 61
Since the switch signal is input to the OCK terminal as it is, a rising edge occurs when returning from a state where a winning is detected (low signal) to a state where a winning is not detected (high signal). Therefore, the first count acquisition means 61
Stores the count value input at this time and outputs it to the first count buffer 62 as a first random number.
【００５０】一方、第二カウント取得手段66のCLOCK端
子へはスイッチ信号が反転されて入力されているので、
入賞を検出していない状態（ハイ信号からロー信号へ反
転）から入賞を検出している状態（ロー信号からハイ信
号へ反転）へ移る際が、立ち上がりエッジとなる。した
がって、第二カウント取得手段66は、この時点に入力さ
れたカウント値を記憶し、第二カウントバッファ67へ第
二乱数として出力することとなる。On the other hand, since the switch signal is inverted and input to the CLOCK terminal of the second count acquisition means 66,
A rising edge occurs when a transition from a state in which a winning is not detected (inverted from a high signal to a low signal) to a state in which a winning is detected (inverted from a low signal to a high signal) is made. Therefore, the second count obtaining means 66 stores the count value input at this time, and outputs it to the second count buffer 67 as a second random number.
【００５１】すなわち、入賞を検出していない状態から
検出している状態へ移行する際のエッジと、入賞を検出
している状態から検出していない状態へ戻る際のエッジ
とがいずれもカウント値取得のタイミングとして利用さ
れることとなっている。したがって、特定入賞口21への
入賞があると、最初に第二カウント取得手段66にカウン
ト値が取得され、その後に第一カウント取得手段61にカ
ウント値が取得されることとなっている。That is, both the edge at the time of transition from the state where no winning is detected to the state where it is detected and the edge at the time of returning from the state where a winning is detected to the state where it is not detected are both count values. It is to be used as acquisition timing. Therefore, when there is a winning in the specific winning opening 21, the count value is first acquired by the second count acquiring means 66, and thereafter, the count value is acquired by the first count acquiring means 61.
【００５２】なお、この両エッジ間の時間差は、入賞の
たびに異なる遊技球の通過速度に依存することとなって
いる。したがって、第一カウント取得手段61と第二カウ
ント取得手段66とに取得されるカウント値の差は入賞の
たびに異なることとなるため、これらのカウント値から
合成される１６ビットの二進乱数のランダム性が担保さ
れている。The time difference between the two edges depends on the passing speed of the game ball which is different every time a prize is won. Therefore, since the difference between the count values obtained by the first count obtaining means 61 and the second count obtaining means 66 will be different every time a prize is won, the 16-bit binary random number synthesized from these count values will be different. Randomness is guaranteed.
【００５３】そして、乱数取得手段81（図２参照）は、
スイッチ手段20としての特定入賞口21から入賞を検出し
た旨のスイッチ信号が入力されると、その時点で第一カ
ウントバッファ62及び第二カウントバッファ67にそれぞ
れ入力されている第一乱数及び第二乱数を、それぞれの
出力端子（B1からB8まで）を通じて取得する。乱数合成
手段82は、上記乱数取得手段81が取得した８ビットの第
一乱数及び第二乱数のうち、第一カウントバッファ62か
らの第一乱数を上位８ビットとし、かつ、第二カウント
バッファ67からの第二乱数を下位８ビットとした１６ビ
ットの二進数を合成する。この１６ビット二進数が合成
乱数として、特定入賞口21への入賞に伴う当たり判定に
供されることとなっている。Then, the random number acquiring means 81 (see FIG. 2)
When a switch signal indicating that a winning has been detected is input from the specific winning opening 21 as the switch means 20, the first random number and the second random number input to the first count buffer 62 and the second count buffer 67 at that time, respectively. The random numbers are obtained through the respective output terminals (B1 to B8). The random number synthesizing unit 82 sets the first random number from the first count buffer 62 to the upper 8 bits of the 8-bit first random number and the second random number acquired by the random number acquiring unit 81, and sets the second count buffer 67 A 16-bit binary number with the second random number from the lower 8 bits is synthesized. This 16-bit binary number is to be used as a synthetic random number in a hit determination accompanying a winning in the specific winning opening 21.
【００５４】（第二の実施の形態）本実施の形態に係る
遊技機10は、スイッチ手段20としてスタートレバー22を
備え、このスタートレバー22の操作に伴って抽選が行わ
れるスロットマシン12となっている。 （機能ブロック）図３は、本実施の形態におけるスロッ
トマシン12の機能ブロック図である。なお、本図中の実
線矢印は、スイッチ信号の流れを示し、また、破線矢印
は、乱数の流れを示す。(Second Embodiment) A gaming machine 10 according to this embodiment is provided with a start lever 22 as switch means 20, and becomes a slot machine 12 in which a lottery is performed in accordance with the operation of the start lever 22. ing. (Functional Block) FIG. 3 is a functional block diagram of the slot machine 12 in the present embodiment. Note that the solid arrows in the figure indicate the flow of the switch signal, and the broken arrows indicate the flow of the random numbers.
【００５５】本実施の形態では、スイッチ手段20として
スタートレバー22が設けられている。このスタートレバ
ー22では、遊技者が操作することによるスイッチ接点の
接触の有無を監視している。このスタートレバー22は、
後述の第一乱数記憶手段60及び第二乱数記憶手段65並び
に乱数取得手段81へ向けて、接触の有無に応じてハイ信
号及びロー信号のいずれかを常に出力している。In this embodiment, a start lever 22 is provided as the switch means 20. The start lever 22 monitors whether or not a switch contact has been made by the player's operation. This start lever 22
One of a high signal and a low signal is always output to a first random number storage unit 60, a second random number storage unit 65, and a random number acquisition unit 81, which will be described later, according to the presence or absence of a touch.
【００５６】すなわち、接触のない場合には、スタート
レバー22からはロー信号が出力されている。一方、接触
があると、スタートレバー22からハイ信号がスイッチ信
号として出力されることとなる。乱数発生手段30は、実
際に抽選に用いられる合成乱数を合成するために必要と
される第一乱数及び第二乱数を発生させる装置であり、
クロック発信手段40、クロックカウンタ50並びに第一乱
数記憶手段60及び第二乱数記憶手段65を備える。That is, when there is no contact, a low signal is output from the start lever 22. On the other hand, when there is a contact, a high signal is output from the start lever 22 as a switch signal. The random number generating means 30 is a device that generates a first random number and a second random number that are required to synthesize a synthesized random number that is actually used for a lottery,
It comprises a clock transmission means 40, a clock counter 50, a first random number storage means 60 and a second random number storage means 65.
【００５７】クロック発信手段40は、水晶発振回路によ
り構成され、5MHzのクロック信号を発生させる。クロッ
クカウンタ50は、後述のように、２個の４ビットＩＣか
ら構成され、クロック発振手段40の発するクロック信号
をカウントし、そのカウント値を第一乱数記憶手段60及
び第二乱数記憶手段65へ出力する。The clock transmitting means 40 is constituted by a crystal oscillation circuit and generates a 5 MHz clock signal. The clock counter 50 is composed of two 4-bit ICs as described later, counts a clock signal generated by the clock oscillating means 40, and sends the count value to the first random number storage means 60 and the second random number storage means 65. Output.
【００５８】第一乱数記憶手段60及び第二乱数記憶手段
65へは、前記スタートレバー22から、スイッチ信号が入
力される。そして、そのスイッチ信号の入力に応じて、
カウント値をそれぞれ第一乱数及び第二乱数として一時
的に記憶するともに、その記憶した第一乱数及び第二乱
数を下記の乱数取得手段81へ出力する。ＣＰＵ70は、図
示しないＲＯＭに記憶された制御プログラムに従ってス
ロットマシン12が実行する遊技の制御を司る。その制御
の過程で、ＣＰＵ70は抽選手段80として機能することと
なる。この抽選手段80は、前記スタートレバー22の操作
に伴って当たり判定を行う。この当たり判定のために、
抽選手段80は下記の乱数取得手段81及び乱数合成手段82
を備えている。First random number storage means 60 and second random number storage means
To 65, a switch signal is input from the start lever 22. Then, according to the input of the switch signal,
The count value is temporarily stored as a first random number and a second random number, respectively, and the stored first random number and the second random number are output to a random number acquisition unit 81 described below. The CPU 70 controls a game executed by the slot machine 12 according to a control program stored in a ROM (not shown). In the course of the control, the CPU 70 functions as the lottery means 80. The lottery means 80 performs a hit determination in accordance with the operation of the start lever 22. For this hit judgment,
The lottery means 80 includes a random number acquisition means 81 and a random number synthesis means 82 described below.
It has.
【００５９】乱数取得手段81へは、前記スタートレバー
22からスイッチ信号が入力される。そして、このスイッ
チ信号の入力に伴い、第一乱数記憶手段60及び第二乱数
記憶手段65に記憶されたそれぞれの第一乱数及び第二乱
数を取得することとなっている。乱数合成手段82は、乱
数取得手段81が取得した第一乱数及び第二乱数から、一
つの合成乱数を合成する。The start lever is provided to the random number acquiring means 81.
A switch signal is input from 22. Then, with the input of the switch signal, the first random number and the second random number stored in the first random number storage means 60 and the second random number storage means 65 are obtained. The random number synthesizing unit 82 synthesizes one synthesized random number from the first random number and the second random number acquired by the random number acquiring unit 81.
【００６０】更に、特に図示はしないが本実施の形態に
係るスロットマシン12は、メダルの投入口、スタートレ
バー22の操作に伴い変動する３個の図柄を表示する図柄
表示装置、及び図柄表示装置における各図柄の変動を停
止させる停止ボタン等を有している。 （乱数の生成）以下、本実施の形態における乱数の生成
を、図１の回路図を参照しつつ説明する。Further, although not specifically shown, the slot machine 12 according to the present embodiment has a symbol display device for displaying three symbols that change with the operation of the medal slot and the start lever 22, and a symbol display device. Has a stop button or the like for stopping the fluctuation of each symbol in. (Generation of Random Numbers) Hereinafter, generation of random numbers in the present embodiment will be described with reference to the circuit diagram of FIG.
【００６１】クロック発振手段40は、水晶発振回路によ
って、5MHzのクロック信号を出力する。クロックカウン
タ50は、２個の４ビットＩＣで構成される。これらのう
ちの一方が下位カウンタ52、もう一方が上位カウンタ51
となっている。そして、下位カウンタ52のCO端子は上位
カウンタ51のENT端子に接続されることで、直列に配列
される。すなわち、クロックカウンタ50は、実質的に８
ビットのカウンタを構成し、０から255までの数値を記
憶可能となっている。The clock oscillating means 40 outputs a clock signal of 5 MHz by a crystal oscillation circuit. The clock counter 50 is composed of two 4-bit ICs. One of these is the lower counter 52 and the other is the upper counter 51
It has become. The CO terminal of the lower counter 52 is connected in series to the ENT terminal of the upper counter 51 by being connected in series. That is, the clock counter 50 is substantially 8
A bit counter is formed, and a numerical value from 0 to 255 can be stored.
【００６２】そして、クロック発振手段40で生じたクロ
ック信号は、下位カウンタ52及び上位カウンタ51のCK端
子へ入力される。下位カウンタ52では、CLR端子よりリ
セット信号の入力がない限り、CK端子からのクロック信
号の入力に伴ってカウントを１増加させる。そして、下
位カウンタ52が「1111」から「0000」に切り替わるとき
に、CO端子から上位カウンタ51のENT端子へ桁上がり信
号が発せられる。The clock signal generated by the clock oscillating means 40 is input to the CK terminals of the lower counter 52 and the upper counter 51. In the lower counter 52, unless a reset signal is input from the CLR terminal, the count is incremented by one in accordance with the input of the clock signal from the CK terminal. When the lower counter 52 switches from “1111” to “0000”, a carry signal is issued from the CO terminal to the ENT terminal of the upper counter 51.
【００６３】また、上位カウンタ51では、CK端子からク
ロック信号の入力があり、かつ、ENT端子への桁上がり
信号の入力があったときに、カウントを１増加させる。
第一乱数記憶手段60は、クロックカウンタ50からのカウ
ント値を、スタートレバー22からのスイッチ信号の入力
に伴い、取得して第一乱数として記憶する第一カウント
取得手段61、並びに、この第一カウント取得手段61から
出力される第一乱数をＣＰＵ70からのアクセス信号に基
づいてデータバスに送信する第一カウントバッファ62か
ら構成される。In the upper counter 51, when a clock signal is input from the CK terminal and a carry signal is input to the ENT terminal, the count is incremented by one.
The first random number storage means 60 obtains the count value from the clock counter 50 in accordance with the input of the switch signal from the start lever 22, and stores the count value as a first random number. It comprises a first count buffer 62 for transmitting the first random number output from the count acquisition means 61 to the data bus based on an access signal from the CPU 70.
【００６４】第二乱数記憶手段65は、クロックカウンタ
50からのカウント値を、スタートレバー22からのスイッ
チ信号の入力に伴い、取得して第二乱数として記憶する
第二カウント取得手段66、並びに、この第二カウント取
得手段66から出力される第二乱数をＣＰＵ70からのアク
セス信号に基づいてデータバスに送信する第二カウント
バッファ67から構成される。The second random number storage means 65 is a clock counter
A count value from 50, in accordance with the input of the switch signal from the start lever 22, is acquired and stored as a second random number in the second count acquisition means 66, and the second output from the second count acquisition means 66 It comprises a second count buffer 67 for transmitting a random number to the data bus based on an access signal from the CPU 70.
【００６５】上記の第一カウント取得手段61及び第一カ
ウントバッファ62、並びに、第二カウント取得手段66及
び第二カウントバッファ67はいずれも、８ビットＩＣか
ら構成されている。すなわち、前記の上位カウンタ51及
び下位カウンタ52のカウント値は、第一乱数記憶手段60
及び第二乱数記憶手段65へ常に出力されている。The first count obtaining means 61 and the first count buffer 62, and the second count obtaining means 66 and the second count buffer 67 are each composed of an 8-bit IC. That is, the count values of the upper counter 51 and the lower counter 52 are stored in the first random number storage
And the second random number storage means 65.
【００６６】つまり、上位カウンタ51の出力端子である
QA、QB、QC及びQD端子は、いずれも「１」又は「０」を
表す信号を、第一カウント取得手段61及び第二カウント
取得手段66の上位４ビット分の入力端子へ出力する。ま
た、下位カウンタ52の出力端子であるQA、QB、QC及びQD
端子は、同様の信号を第一カウント取得手段61及び第二
カウント取得手段66の下位４ビット分の入力端子へ出力
する。That is, the output terminal of the upper counter 51
The QA, QB, QC, and QD terminals all output a signal representing “1” or “0” to the upper four bits of the input terminals of the first count acquisition unit 61 and the second count acquisition unit 66. Also, QA, QB, QC and QD
The terminal outputs the same signal to the input terminals of the lower 4 bits of the first count obtaining means 61 and the second count obtaining means 66.
【００６７】第一カウント取得手段61のCLOCK端子へ
は、スイッチ手段20であるスタートレバー22からのスイ
ッチ信号がそのまま入力される。一方、第二カウント取
得手段66のCLOCK端子へは、スタートレバー22からのス
イッチ信号が反転されて入力される。このスタートレバ
ー22は、前述のようにスイッチ接点の接触を検出する。
そして、スタートレバー22が遊技者によって操作されて
いないとき、すなわちスイッチ接点の接触を検出してい
ないときには、スタートレバー22はロー信号を出力す
る。また、スタートレバー22が遊技者によって操作され
たとき、すなわちスイッチ接点の接触を検出していると
きには、スタートレバー22はスイッチ信号としてハイ信
号を出力する。The switch signal from the start lever 22 as the switch means 20 is directly input to the CLOCK terminal of the first count acquisition means 61. On the other hand, the switch signal from the start lever 22 is inverted and input to the CLOCK terminal of the second count acquisition means 66. The start lever 22 detects the contact of the switch contact as described above.
When the start lever 22 is not operated by the player, that is, when the contact of the switch contact is not detected, the start lever 22 outputs a low signal. When the start lever 22 is operated by the player, that is, when the contact of the switch contact is detected, the start lever 22 outputs a high signal as a switch signal.
【００６８】第一カウント取得手段61及び第二カウント
取得手段66はいずれも、CLOCK端子から入力される信号
がロー信号からハイ信号へ切り替わる際の立ち上がりエ
ッジを認識する。そしてその時点にD1からD8までの入力
端子に入力されたカウント値をそれぞれ第一乱数及び第
二乱数として記憶するとともに、この記憶した第一乱数
及び第二乱数をQ1からQ8までの出力端子から出力するよ
うに形成されている。Both the first count obtaining means 61 and the second count obtaining means 66 recognize a rising edge when the signal input from the CLOCK terminal switches from a low signal to a high signal. And at that time, the count values input to the input terminals D1 to D8 are stored as the first random number and the second random number, respectively, and the stored first random number and the second random number are output from the output terminals Q1 to Q8. It is formed to output.
【００６９】また、第一カウント取得手段61の出力端子
から出力された第一乱数は、第一カウントバッファ62の
A1からA8までの入力端子から入力される。同様に、第二
カウント取得手段66の出力端子から出力された第二乱数
は、第二カウントバッファ67のA1からA8までの入力端子
から入力される。ここで、第一カウント取得手段61のCL
OCK端子へはスイッチ信号がそのまま入力されているの
で、スイッチ接点の接触を検出していない状態（ロー信
号）から接触を検出している状態（ハイ信号）へ移る際
が、立ち上がりエッジとなる。したがって、第一カウン
ト取得手段61は、この時点に入力されたカウント値を記
憶し、第一カウントバッファ62へ第一乱数として出力す
ることとなる。The first random number output from the output terminal of the first count acquisition means 61 is
Input from the input terminals A1 to A8. Similarly, the second random number output from the output terminal of the second count acquisition unit 66 is input from the input terminals A1 to A8 of the second count buffer 67. Here, CL of the first count acquisition unit 61
Since the switch signal is input to the OCK terminal as it is, a rising edge occurs when a transition from a state in which contact of the switch contact is not detected (low signal) to a state in which contact is detected (high signal) is detected. Therefore, the first count acquisition unit 61 stores the count value input at this time, and outputs it to the first count buffer 62 as a first random number.
【００７０】一方、第二カウント取得手段66のCLOCK端
子へはスイッチ信号が反転されて入力されているので、
スイッチ接点の接触を検出している状態（ハイ信号から
ロー信号へ反転）から接触を検出していない状態（ロー
信号からハイ信号へ反転）へ戻る際が、立ち上がりエッ
ジとなる。したがって、第二カウント取得手段66は、こ
の時点に入力されたカウント値を記憶し、第二カウント
バッファ67へ第二乱数として出力することとなる。On the other hand, since the switch signal is inverted and input to the CLOCK terminal of the second count acquisition means 66,
A rising edge occurs when returning from a state where the contact of the switch contact is detected (inverted from a high signal to a low signal) to a state where no contact is detected (inverted from a low signal to a high signal). Therefore, the second count obtaining means 66 stores the count value input at this time, and outputs it to the second count buffer 67 as a second random number.
【００７１】すなわち、接触を検出していない状態から
検出している状態へ移行する際のエッジと、接触を検出
している状態から検出していない状態へ戻る際のエッジ
とがいずれもカウント値取得のタイミングとして利用さ
れることとなっている。したがって、スタートレバー22
の操作があると、最初に第一カウント取得手段61にカウ
ント値が取得され、その後に第二カウント取得手段66に
カウント値が取得されることとなっている。That is, the edge at the time of transition from the state where contact is not detected to the state of detection and the edge at the time of return from the state where contact is detected to the state where no contact is detected are both count values. It is to be used as acquisition timing. Therefore, start lever 22
Is performed, first, the count value is obtained by the first count obtaining means 61, and thereafter, the count value is obtained by the second count obtaining means 66.
【００７２】なお、この両エッジ間の時間差は、スター
トレバー22の操作のたびに異なるスイッチ接点の接触時
間に依存することとなっている。したがって、第一カウ
ント取得手段61と第二カウント取得手段66とに取得され
るカウント値の差はスタートレバー22の操作のたびに異
なることとなるため、これらのカウント値から合成され
る１６ビットの二進乱数のランダム性が担保されてい
る。The time difference between the two edges depends on the contact time of the switch contact which is different each time the start lever 22 is operated. Therefore, the difference between the count values obtained by the first count obtaining unit 61 and the second count obtaining unit 66 will be different each time the start lever 22 is operated, so that a 16-bit value synthesized from these count values will be used. The randomness of the binary random number is guaranteed.
【００７３】そして、乱数取得手段81（図２参照）は、
スイッチ手段20としてのスタートレバー22からスイッチ
信号が入力されると、その時点で第一カウントバッファ
62及び第二カウントバッファ67にそれぞれ入力されてい
る第一乱数及び第二乱数を、それぞれの出力端子（B1か
らB8まで）を通じて取得する。乱数合成手段82は、上記
乱数取得手段81が取得した８ビットの第一乱数及び第二
乱数のうち、第一カウントバッファ62からの第一乱数を
上位８ビットとし、かつ、第二カウントバッファ67から
の第二乱数を下位８ビットとした１６ビットの二進数を
合成する。この１６ビット二進数が合成乱数として、ス
タートレバー22の操作に伴う当たり判定に供されること
となっている。Then, the random number acquiring means 81 (see FIG. 2)
When a switch signal is input from the start lever 22 as the switch means 20, the first count buffer
The first random number and the second random number input to the second count buffer 67 and the second random number are obtained through the respective output terminals (B1 to B8). The random number synthesizing unit 82 sets the first random number from the first count buffer 62 to the upper 8 bits of the 8-bit first random number and the second random number acquired by the random number acquiring unit 81, and sets the second count buffer 67 A 16-bit binary number with the second random number from the lower 8 bits is synthesized. This 16-bit binary number is provided as a synthetic random number for a hit determination accompanying the operation of the start lever 22.
【００７４】（その他）上記の両実施の形態において
は、第一乱数記憶手段60及び第二乱数記憶手段65はいず
れも、入力される信号の立ち上がりエッジを認識するこ
ととなっている。しかし、使用するＩＣによって、入力
される信号の立ち下がりエッジを認識することとしても
よい。この場合は、上記の説明における第一乱数記憶手
段60及び第二乱数記憶手段65によるカウント値の取得の
タイミングは逆になる。(Others) In both the above embodiments, both the first random number storage means 60 and the second random number storage means 65 recognize the rising edge of the input signal. However, the falling edge of the input signal may be recognized depending on the IC used. In this case, the timing of acquiring the count value by the first random number storage means 60 and the second random number storage means 65 in the above description is reversed.
【００７５】[0075]
【発明の効果】本発明は、上記のように構成されている
ので、以下に記す効果を奏する。すなわち、本発明によ
り、一回の所定の信号の発生によって複数のハードウェ
ア乱数を得ることが可能となる。また、必要最小限のビ
ット数のカウンタによって、できるだけ大きなビット数
のハードウェア乱数を得ることが可能となる。The present invention is configured as described above, and has the following effects. That is, according to the present invention, a plurality of hardware random numbers can be obtained by one generation of a predetermined signal. Further, a hardware random number having as large a number of bits as possible can be obtained by a counter having a minimum necessary number of bits.
【図１】本発明の第一及び第二の実施の形態における、
乱数の生成に係る手段を示した回路図である。FIG. 1 shows first and second embodiments of the present invention.
FIG. 3 is a circuit diagram showing a unit related to generation of random numbers.
【図２】本発明の第一の実施の形態における、各手段の
関係を模式的に示した機能ブロック図である。FIG. 2 is a functional block diagram schematically showing a relationship between respective means in the first embodiment of the present invention.
【図３】本発明の第二の実施の形態における、各手段の
関係を模式的に示した機能ブロック図である。FIG. 3 is a functional block diagram schematically showing a relationship between respective means according to a second embodiment of the present invention.
【符号の説明】 10 遊技機 11 弾球遊技機 12 スロットマシン 20 スイッチ手段 21 特定入賞口 22 スタートレバー 30 乱数発生手段 40 クロック発振手段 50 クロックカウンタ 51 上位カウンタ 52 下位カウンタ 60 第一乱数記憶手段 61 第一カウント取得手段 62 第一カウントバッファ 65 第二乱数記憶手段 66 第二カウント取得手段 67 第二カウントバッファ 70 ＣＰＵ 80 抽選手段 81 乱数取得手段 82 乱数合成手段[Description of Signs] 10 Game machine 11 Ball game machine 12 Slot machine 20 Switch means 21 Special winning opening 22 Start lever 30 Random number generation means 40 Clock oscillation means 50 Clock counter 51 Upper counter 52 Lower counter 60 First random number storage means 61 First count acquisition means 62 First count buffer 65 Second random number storage means 66 Second count acquisition means 67 Second count buffer 70 CPU 80 Lottery means 81 Random number acquisition means 82 Random number synthesis means
Claims (4)
号へと切り替わり、その後再びハイ信号へ復するローア
クティブ信号、及び、ロー信号からハイ信号へと切り替
わり、その後再びロー信号へ復するハイアクティブ信号
のいずれか一方をスイッチ信号として発するスイッチ手
段、 上記スイッチ信号の発生に伴って第一乱数及び第二乱数
を生成する乱数発生手段、並びに上記第一乱数及び第二
乱数から導かれる合成乱数を用いて抽選を行う抽選手段
を備える遊技機であって、 前記乱数発生手段は、 所定の振動数でクロック信号を出力するクロック発振手
段、 上記クロック発振手段が出力するクロック信号が入力さ
れるとともに、当該クロック信号をカウントしたカウン
ト値を出力するクロックカウンタ、 上記クロックカウンタから出力されたカウント値及び前
記スイッチ手段からのスイッチ信号が入力されるととも
に、当該スイッチ信号がハイ信号からロー信号へ、又
は、ロー信号からハイ信号へ切り替わった時点に入力さ
れたカウント値を第一乱数として記憶する第一乱数記憶
手段、並びに上記クロックカウンタから出力されたカウ
ント値及び前記スイッチ手段からのスイッチ信号が反転
された反転信号が入力されるとともに、当該反転信号が
ハイ信号からロー信号へ、又は、ロー信号からハイ信号
へ切り替わった時点に入力されたカウント値を第二乱数
として記憶する第二乱数記憶手段を備えるとともに、前
記抽選手段は、 前記スイッチ信号の発生に伴い、上記第一乱数記憶手段
に記憶された第一乱数及び上記第二乱数記憶手段に記憶
された第二乱数を取得する乱数取得手段、並びに上記乱
数取得手段が取得した第一乱数及び第二乱数から、抽選
に用いる一の合成乱数を合成する乱数合成手段を備えた
ことを特徴とする遊技機。1. A low-active signal that switches from a high signal to a low signal and then returns to a high signal in accordance with a predetermined condition, and a high-active signal that switches from a low signal to a high signal and then returns to a low signal again Switch means for issuing one of the signals as a switch signal, random number generation means for generating a first random number and a second random number with the generation of the switch signal, and a synthesized random number derived from the first random number and the second random number A gaming machine comprising a lottery means for performing a lottery by using: a random number generating means, a clock oscillation means for outputting a clock signal at a predetermined frequency, a clock signal output by the clock oscillation means being input, A clock counter that outputs a count value obtained by counting the clock signal; The count value and the switch signal from the switch means are input, and the count value input when the switch signal switches from the high signal to the low signal, or from the low signal to the high signal, is used as a first random number. A first random number storing means for storing, and a count value output from the clock counter and an inverted signal obtained by inverting a switch signal from the switch means are input, and the inverted signal is changed from a high signal to a low signal, or And a second random number storage means for storing a count value input at the time of switching from the low signal to the high signal as a second random number, and the lottery means, with the generation of the switch signal, the first random number storage Means for obtaining the first random number stored in the means and the second random number stored in the second random number storage means. And the gaming machine, wherein the first random number and second random number the random number acquisition means has acquired, further comprising a random number combining means for combining one of the synthetic random number used in the lottery.
ローアクティブ信号を前記スイッチ信号として出力する
ように形成されているとともに、 前記第一乱数記憶手段は、前記スイッチ信号がロー信号
からハイ信号に切り替わった時点に入力されたカウント
値を第一乱数として記憶するように形成され、 前記第二乱数記憶手段は、前記反転信号がロー信号から
ハイ信号に切り替わった時点に入力されたカウント値を
第二乱数として記憶するように形成されていることを特
徴とする請求項１記載の遊技機。2. The switch device according to claim 1, wherein the switch unit is configured to output a low active signal as the switch signal in the predetermined case, and the first random number storage unit is configured to switch the switch signal from a low signal to a high signal. The second random number storage means is configured to store the count value input at the time of switching to the first random number, and the count value input at the time the inverted signal switches from the low signal to the high signal. The gaming machine according to claim 1, wherein the gaming machine is formed to be stored as a second random number.
ハイアクティブ信号を前記スイッチ信号として出力する
ように形成されているとともに、 前記第一乱数記憶手段は、前記スイッチ信号がロー信号
からハイ信号に切り替わった時点に入力されたカウント
値を第一乱数として記憶するように形成され、 前記第二乱数記憶手段は、前記反転信号がロー信号から
ハイ信号に切り替わった時点に入力されたカウント値を
第二乱数として記憶するように形成されていることを特
徴とする請求項１記載の遊技機。3. The switch means is formed so as to output a high active signal as the switch signal in the predetermined case, and the first random number storage means outputs the high signal from a low signal to a high signal. The second random number storage means is configured to store the count value input at the time of switching to the first random number, and the count value input at the time the inverted signal switches from the low signal to the high signal. The gaming machine according to claim 1, wherein the gaming machine is formed to be stored as a second random number.
し、ｎは自然数）の二進数で表されるカウント値を前記
第一乱数記憶手段及び前記第二乱数記憶手段へ出力する
ように形成されているとともに、 前記乱数合成手段は、前記乱数取得手段が取得した第一
乱数及び第二乱数のうち一方を上位ｎ桁とし、もう一方
を下位ｎ桁とした２ｎ桁の二進数を抽選に用いる一の合
成乱数として合成するように形成されていることを特徴
とする請求項１、２又は３記載の遊技機。4. The clock counter is formed so as to output a count value represented by an n-digit (where n is a natural number) binary number to the first random number storage means and the second random number storage means. The random number synthesizing means uses one of the first random number and the second random number acquired by the random number acquiring means as upper n digits and the other as lower n digits, and uses a 2n-digit binary number for lottery. 4. The gaming machine according to claim 1, wherein the gaming machine is formed so as to be synthesized as a synthesized random number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30621699A JP4535349B2 (en) | 1999-10-28 | 1999-10-28 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30621699A JP4535349B2 (en) | 1999-10-28 | 1999-10-28 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001120753A true JP2001120753A (en) | 2001-05-08 |
| JP4535349B2 JP4535349B2 (en) | 2010-09-01 |
Family
ID=17954397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30621699A Expired - Fee Related JP4535349B2 (en) | 1999-10-28 | 1999-10-28 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4535349B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005198732A (en) * | 2004-01-13 | 2005-07-28 | Olympia:Kk | Game machine, and win determination method and program of game machine |
| JP2006101972A (en) * | 2004-10-01 | 2006-04-20 | Sanyo Product Co Ltd | Game machine |
| JP2007089630A (en) * | 2005-09-27 | 2007-04-12 | Fujishoji Co Ltd | Game machine |
| JP2008245867A (en) * | 2007-03-29 | 2008-10-16 | Olympia:Kk | Game machine, and random number generation method and program for lottery of it |
| JP2009101210A (en) * | 2009-02-10 | 2009-05-14 | Daito Giken:Kk | Game table |
| JP2009136707A (en) * | 2009-02-10 | 2009-06-25 | Daito Giken:Kk | Game machine |
| JP2017196227A (en) * | 2016-04-28 | 2017-11-02 | 株式会社三洋物産 | Game machine |
| JP2018121670A (en) * | 2017-01-30 | 2018-08-09 | 株式会社三洋物産 | Game machine |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123570A (en) * | 1987-11-06 | 1989-05-16 | Fuji Photo Film Co Ltd | Image signal processor |
| JPH0239235A (en) * | 1988-07-28 | 1990-02-08 | Fujitsu Ltd | Psudo random number generating system |
| JPH08129480A (en) * | 1994-11-01 | 1996-05-21 | Kaga Denshi Kk | Ic for generating random number and pachinko play device |
| JPH09282146A (en) * | 1996-04-18 | 1997-10-31 | Nippon Telegr & Teleph Corp <Ntt> | Pseudo random number generating circuit |
| JPH09321599A (en) * | 1996-05-28 | 1997-12-12 | Mitsumi Electric Co Ltd | Detector for passing metallic piece |
| JPH1066770A (en) * | 1996-08-28 | 1998-03-10 | Heiwa Corp | Starting hole switch device for game machine |
| JPH10304472A (en) * | 1997-05-01 | 1998-11-13 | Sony Corp | Identification signal collation apparatus and identification signal collation method |
| JPH10320180A (en) * | 1997-05-20 | 1998-12-04 | L Ii Tec:Kk | Pseudo-random number generating device |
-
1999
- 1999-10-28 JP JP30621699A patent/JP4535349B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123570A (en) * | 1987-11-06 | 1989-05-16 | Fuji Photo Film Co Ltd | Image signal processor |
| JPH0239235A (en) * | 1988-07-28 | 1990-02-08 | Fujitsu Ltd | Psudo random number generating system |
| JPH08129480A (en) * | 1994-11-01 | 1996-05-21 | Kaga Denshi Kk | Ic for generating random number and pachinko play device |
| JPH09282146A (en) * | 1996-04-18 | 1997-10-31 | Nippon Telegr & Teleph Corp <Ntt> | Pseudo random number generating circuit |
| JPH09321599A (en) * | 1996-05-28 | 1997-12-12 | Mitsumi Electric Co Ltd | Detector for passing metallic piece |
| JPH1066770A (en) * | 1996-08-28 | 1998-03-10 | Heiwa Corp | Starting hole switch device for game machine |
| JPH10304472A (en) * | 1997-05-01 | 1998-11-13 | Sony Corp | Identification signal collation apparatus and identification signal collation method |
| JPH10320180A (en) * | 1997-05-20 | 1998-12-04 | L Ii Tec:Kk | Pseudo-random number generating device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005198732A (en) * | 2004-01-13 | 2005-07-28 | Olympia:Kk | Game machine, and win determination method and program of game machine |
| JP2006101972A (en) * | 2004-10-01 | 2006-04-20 | Sanyo Product Co Ltd | Game machine |
| JP4576969B2 (en) * | 2004-10-01 | 2010-11-10 | 株式会社三洋物産 | Game machine |
| JP2007089630A (en) * | 2005-09-27 | 2007-04-12 | Fujishoji Co Ltd | Game machine |
| JP4510737B2 (en) * | 2005-09-27 | 2010-07-28 | 株式会社藤商事 | Game machine |
| JP2008245867A (en) * | 2007-03-29 | 2008-10-16 | Olympia:Kk | Game machine, and random number generation method and program for lottery of it |
| JP2009101210A (en) * | 2009-02-10 | 2009-05-14 | Daito Giken:Kk | Game table |
| JP2009136707A (en) * | 2009-02-10 | 2009-06-25 | Daito Giken:Kk | Game machine |
| JP4669049B2 (en) * | 2009-02-10 | 2011-04-13 | 株式会社大都技研 | Amusement stand |
| JP4669050B2 (en) * | 2009-02-10 | 2011-04-13 | 株式会社大都技研 | Amusement stand |
| JP2017196227A (en) * | 2016-04-28 | 2017-11-02 | 株式会社三洋物産 | Game machine |
| JP2018121670A (en) * | 2017-01-30 | 2018-08-09 | 株式会社三洋物産 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4535349B2 (en) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1114363B1 (en) | Random number generator seeding method and apparatus | |
| JPH1190004A (en) | Game machine | |
| JPH1170260A (en) | Random number generator circuit for game machine | |
| JP2003117125A (en) | Pachinko game machine | |
| JP2001120753A (en) | Game machine | |
| JP2750808B2 (en) | Gaming machine random number generation structure | |
| JPH1170251A (en) | Random number generator circuit for game machine | |
| JP2001037955A (en) | Random number producing device for game machine | |
| JP2003250970A (en) | Game machine, game machine program, and computer- readable recording medium with the program recorded thereon | |
| JP2000185157A (en) | Game control device and amounting structure thereof | |
| JP4532223B2 (en) | Game data management system | |
| US20070238514A1 (en) | Gaming machine | |
| US20070238515A1 (en) | Gaming machine | |
| JP2002369927A (en) | Random number generating circuit for game machine | |
| JPH07100246A (en) | Game machine control circuit | |
| JP2007167382A (en) | Game data display device | |
| JP2002113189A (en) | Game machine with time shortening function | |
| US20070238516A1 (en) | Gaming machine | |
| JPH10151247A (en) | Pachinko machine | |
| JP5637184B2 (en) | Game machine | |
| JP5083333B2 (en) | Game machine | |
| US20080200243A1 (en) | Gaming machine, gaming server, and gaming system | |
| JP5741725B2 (en) | Game machine | |
| JP5741724B2 (en) | Game machine | |
| JP2004070966A (en) | Random number generating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |