JP2001118946A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2001118946A JP2001118946A JP29625199A JP29625199A JP2001118946A JP 2001118946 A JP2001118946 A JP 2001118946A JP 29625199 A JP29625199 A JP 29625199A JP 29625199 A JP29625199 A JP 29625199A JP 2001118946 A JP2001118946 A JP 2001118946A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- semiconductor integrated
- lsi chip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は、ＬＳＩチップの大型化に伴い
増大する半導体集積回路装置の熱変形に起因した、金属
バンプ等の接続寿命低下に対処して、半導体集積回路装
置の熱変形を抑制し、金属バンプ等に発生するひずみを
低減した高信頼度の半導体集積回路装置を提供するこ
と。 【解決手段】金属バンプ等に発生するひずみを十分低減
するよう、ＬＳＩチップの表面 対角長さが該配線基板
の表面対角長さに対して０．８以上である半導体集 積
回路装置において、ＬＳＩチップ外郭より外側に最低１
列分金属バンプ 等を形成し、ＬＳＩチップの大型化に
伴う半導体集積回路装置の熱変形増 加を抑制する。 【効果】本発明により、金属バンプ等のひずみを十分低
減し、金属バンプ等の接続寿命を的確に向上させ、高信
頼度の半導体集積回路装置の提供が可能となる。
増大する半導体集積回路装置の熱変形に起因した、金属
バンプ等の接続寿命低下に対処して、半導体集積回路装
置の熱変形を抑制し、金属バンプ等に発生するひずみを
低減した高信頼度の半導体集積回路装置を提供するこ
と。 【解決手段】金属バンプ等に発生するひずみを十分低減
するよう、ＬＳＩチップの表面 対角長さが該配線基板
の表面対角長さに対して０．８以上である半導体集 積
回路装置において、ＬＳＩチップ外郭より外側に最低１
列分金属バンプ 等を形成し、ＬＳＩチップの大型化に
伴う半導体集積回路装置の熱変形増 加を抑制する。 【効果】本発明により、金属バンプ等のひずみを十分低
減し、金属バンプ等の接続寿命を的確に向上させ、高信
頼度の半導体集積回路装置の提供が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩチップが配線
基板に接続された半導体集積回路装置に係り、特に、大
型のＬＳＩチップを搭載した半導体集積回路装置に関す
る。
基板に接続された半導体集積回路装置に係り、特に、大
型のＬＳＩチップを搭載した半導体集積回路装置に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路装置の実装方式に
は、はんだをはじめとした金属バンプ等により配線基板
に接続搭載する、いわゆるＢＧＡ（Ball Grid Array）
方式が用いられるようになってきた。この実装方式は、
これまで数多く用いられてきたリードフレーム型の実装
方式に比べ、金属バンプ等を２次元マトリクス状に配置
することによって、高密度実装が可能となる利点があ
る。さらに最近では、バンプ間ピッチをより微細化する
ことによって、更なる高密度実装が実現可能となりつつ
ある。バンプ間ピッチの微細化は、半導体集積回路装置
内の電気的信号配線長さが短くなることから、信号伝送
速度の遅延が小さく、情報処理速度の高速化が可能とな
る利点もある。このような実装方式の場合、稼動時にＬ
ＳＩチップが内部抵抗により発熱すると、ＬＳＩチップ
と配線基板間の熱膨張係数差により金属バンプにひずみ
が生じ、起動停止の繰返しによって金属バンプ等を疲労
破壊させる問題がある。
は、はんだをはじめとした金属バンプ等により配線基板
に接続搭載する、いわゆるＢＧＡ（Ball Grid Array）
方式が用いられるようになってきた。この実装方式は、
これまで数多く用いられてきたリードフレーム型の実装
方式に比べ、金属バンプ等を２次元マトリクス状に配置
することによって、高密度実装が可能となる利点があ
る。さらに最近では、バンプ間ピッチをより微細化する
ことによって、更なる高密度実装が実現可能となりつつ
ある。バンプ間ピッチの微細化は、半導体集積回路装置
内の電気的信号配線長さが短くなることから、信号伝送
速度の遅延が小さく、情報処理速度の高速化が可能とな
る利点もある。このような実装方式の場合、稼動時にＬ
ＳＩチップが内部抵抗により発熱すると、ＬＳＩチップ
と配線基板間の熱膨張係数差により金属バンプにひずみ
が生じ、起動停止の繰返しによって金属バンプ等を疲労
破壊させる問題がある。
【０００３】図３に従来の半導体集積回路装置と金属バ
ンプのひずみ振幅の分布の模式的説明図を示す。電気的
接合体８によってＬＳＩチップ１が搭載された配線基板
４は、金属バンプ９によって主基板７へ機械的に接続さ
れている。このとき、ＬＳＩチップ１端面ａ直下付近の
金属バンプ９では、ＬＳＩチップ１と配線基板４間の熱
膨張係数差が急激に変化するため、他の金属バンプ９に
比べひずみ振幅が大きく、早期に疲労破壊することがわ
かっている。このため、この付近の金属バンプ９を補強
用のダミーバンプとする方法が知られている。
ンプのひずみ振幅の分布の模式的説明図を示す。電気的
接合体８によってＬＳＩチップ１が搭載された配線基板
４は、金属バンプ９によって主基板７へ機械的に接続さ
れている。このとき、ＬＳＩチップ１端面ａ直下付近の
金属バンプ９では、ＬＳＩチップ１と配線基板４間の熱
膨張係数差が急激に変化するため、他の金属バンプ９に
比べひずみ振幅が大きく、早期に疲労破壊することがわ
かっている。このため、この付近の金属バンプ９を補強
用のダミーバンプとする方法が知られている。
【０００４】この一例を、特開平８-７００６２号公報
を例にあげ説明する。前記公報では、ＬＳＩチップが樹
脂によってモールドされた半導体装置を、はんだ等の金
属バンプによって配線基板に搭載された電子部品の断面
図が示されてある。このとき、最も熱ひずみが大きくな
るＬＳＩチップ端面直下の金属バンプをダミーバンプと
して設け、その他の電気的な接続として用いられている
バンプの疲労破壊を遅らせて寿命を向上させることを提
案している。
を例にあげ説明する。前記公報では、ＬＳＩチップが樹
脂によってモールドされた半導体装置を、はんだ等の金
属バンプによって配線基板に搭載された電子部品の断面
図が示されてある。このとき、最も熱ひずみが大きくな
るＬＳＩチップ端面直下の金属バンプをダミーバンプと
して設け、その他の電気的な接続として用いられている
バンプの疲労破壊を遅らせて寿命を向上させることを提
案している。
【０００５】
【発明が解決しようとする課題】今後半導体装置の高性
能・高機能化のためにＬＳＩチップが大型化する傾向に
ある。このため、従来にも増して発熱時の半導体装置全
体の曲げ変形が大きくなることが予測される。図４にＬ
ＳＩチップが大型化し、配線基板とほぼ同程度の大きさ
になった場合の半導体集積回路装置と金属バンプのひず
み振幅の説明図を示す。前述の特許公報のように、ＬＳ
Ｉチップ端面ａ直下の金属バンプ９をいくら補強用のダ
ミーバンプ９ａ（図中黒く塗りつぶしてある）として
も、ＬＳＩチップ１が大型化し、配線基板４と同程度の
大きさになった分、半導体集積回路装置の熱変形が増大
し、ひずみ振幅が急激に増加するため、はぼ瞬時的に破
壊する可能性がある。このような事態では、ダミーバン
プ９ａは補強用バンプとしての役割を果たせず、その他
の電気的な接続バンプの長寿命化が図れない問題があ
る。
能・高機能化のためにＬＳＩチップが大型化する傾向に
ある。このため、従来にも増して発熱時の半導体装置全
体の曲げ変形が大きくなることが予測される。図４にＬ
ＳＩチップが大型化し、配線基板とほぼ同程度の大きさ
になった場合の半導体集積回路装置と金属バンプのひず
み振幅の説明図を示す。前述の特許公報のように、ＬＳ
Ｉチップ端面ａ直下の金属バンプ９をいくら補強用のダ
ミーバンプ９ａ（図中黒く塗りつぶしてある）として
も、ＬＳＩチップ１が大型化し、配線基板４と同程度の
大きさになった分、半導体集積回路装置の熱変形が増大
し、ひずみ振幅が急激に増加するため、はぼ瞬時的に破
壊する可能性がある。このような事態では、ダミーバン
プ９ａは補強用バンプとしての役割を果たせず、その他
の電気的な接続バンプの長寿命化が図れない問題があ
る。
【０００６】そこで本発明の目的は、ＬＳＩチップの大
型化に伴い増大する半導体集積回路装置の熱変形に起因
する金属バンプ等の早期疲労破壊に対処し、半導体集積
回路装置自体の熱変形を抑制し、電気的な接続バンプの
長寿命化を満足する高信頼度の半導体集積回路装置を提
供することである。
型化に伴い増大する半導体集積回路装置の熱変形に起因
する金属バンプ等の早期疲労破壊に対処し、半導体集積
回路装置自体の熱変形を抑制し、電気的な接続バンプの
長寿命化を満足する高信頼度の半導体集積回路装置を提
供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するに
は、半導体集積回路装置の熱変形を抑制するよう、配線
基板に形成されるバンプが、ＬＳＩチップ外郭より外側
に最低１列大きく形成されることにより解決される。本
発明では、配線基板の一方の面に半導体集積回路が形成
してなるＬＳＩチップが電気的接合体によって搭載さ
れ、他方の面にはマトリクス状に複数のバンプが形成さ
れてなるＬＳＩチップの表面対角長さが該配線基板の表
面対角長さに対して０．８以上のもので、バンプの形成
範囲がＬＳＩチップ外郭より外側に最低１列大きいこと
が特徴である。また、このバンプは単に電気的な接続バ
ンプとして利用するだけでなく、補強用のダミーバンプ
として利用できることも本発明の特徴である。
は、半導体集積回路装置の熱変形を抑制するよう、配線
基板に形成されるバンプが、ＬＳＩチップ外郭より外側
に最低１列大きく形成されることにより解決される。本
発明では、配線基板の一方の面に半導体集積回路が形成
してなるＬＳＩチップが電気的接合体によって搭載さ
れ、他方の面にはマトリクス状に複数のバンプが形成さ
れてなるＬＳＩチップの表面対角長さが該配線基板の表
面対角長さに対して０．８以上のもので、バンプの形成
範囲がＬＳＩチップ外郭より外側に最低１列大きいこと
が特徴である。また、このバンプは単に電気的な接続バ
ンプとして利用するだけでなく、補強用のダミーバンプ
として利用できることも本発明の特徴である。
【０００８】
【発明の実施の形態】本発明の一実施例について、図面
を参照して説明する。図１に本発明の一実施例である半
導体集積回路装置の模式的断面図を示す。半導体素子で
あるＬＳＩチップ１は、金バンプ２によって配線基板４
に接続されている。このとき、ＬＳＩチップ１と配線基
板４との間隙部分は、異方性導電樹脂３によって機械的
に接続されており、同時にＬＳＩチップ１と配線基板４
の電極間の電気的接続確保の補助機能も果たしている。
異方性導電樹脂３の材料としては、例えばエポキシ樹脂
等の有機系樹脂に、例えばニッケル等の金属フィラーが
添加されていることが生産性に優れている。また、配線
基板４の材料としては、例えばＦＲ−４等の有機系樹脂
を用いることが生産性の面から有利である。以上の部品
で構成された半導体集積回路装置６は、はんだバンプ５
によって主基板７へ実装される。
を参照して説明する。図１に本発明の一実施例である半
導体集積回路装置の模式的断面図を示す。半導体素子で
あるＬＳＩチップ１は、金バンプ２によって配線基板４
に接続されている。このとき、ＬＳＩチップ１と配線基
板４との間隙部分は、異方性導電樹脂３によって機械的
に接続されており、同時にＬＳＩチップ１と配線基板４
の電極間の電気的接続確保の補助機能も果たしている。
異方性導電樹脂３の材料としては、例えばエポキシ樹脂
等の有機系樹脂に、例えばニッケル等の金属フィラーが
添加されていることが生産性に優れている。また、配線
基板４の材料としては、例えばＦＲ−４等の有機系樹脂
を用いることが生産性の面から有利である。以上の部品
で構成された半導体集積回路装置６は、はんだバンプ５
によって主基板７へ実装される。
【０００９】図２に本発明の一実施例である半導体集積
回路装置の模式的底面図を示す。図１および図２におい
て、はんだバンプ５は配線基板４の下面にマトリクス状
に多数個形成されている。このとき、ＬＳＩチップ１の
外郭ａに対応する位置より外側に１列はんだバンプ５ｂ
（図中黒く塗りつぶしてある）が形成されている。これ
は、ＬＳＩチップ１の大型化に伴う半導体集積回路装置
６の熱変形を抑制するためである。
回路装置の模式的底面図を示す。図１および図２におい
て、はんだバンプ５は配線基板４の下面にマトリクス状
に多数個形成されている。このとき、ＬＳＩチップ１の
外郭ａに対応する位置より外側に１列はんだバンプ５ｂ
（図中黒く塗りつぶしてある）が形成されている。これ
は、ＬＳＩチップ１の大型化に伴う半導体集積回路装置
６の熱変形を抑制するためである。
【００１０】図５には、図１に示した本発明の一実施例
である半導体集積回路装置における、はんだバンプのひ
ずみ振幅低減効果の説明図を示す。図５は、ＬＳＩチッ
プ１の大きさが、はんだバンプ５のひずみ振幅へ与える
影響について検討をおこなうため、発明者らが有限要素
法（ＦＥＭ）により半導体集積回路装置の熱応力解析を
実施した結果を示したものである。横軸に配線基板４の
表面対角長さｌｂに対するＬＳＩチップ１の表面対角長
さｌｃの割合ｌｃ／ｌｂを示し、縦軸にはんだバンプ５
に発生するひずみ振幅Δε（％）を示す。解析は、ｌｃ
／ｌｂが（１）０．４、（２）０．７５、及び（３）
０．８４の３種類について実施した。
である半導体集積回路装置における、はんだバンプのひ
ずみ振幅低減効果の説明図を示す。図５は、ＬＳＩチッ
プ１の大きさが、はんだバンプ５のひずみ振幅へ与える
影響について検討をおこなうため、発明者らが有限要素
法（ＦＥＭ）により半導体集積回路装置の熱応力解析を
実施した結果を示したものである。横軸に配線基板４の
表面対角長さｌｂに対するＬＳＩチップ１の表面対角長
さｌｃの割合ｌｃ／ｌｂを示し、縦軸にはんだバンプ５
に発生するひずみ振幅Δε（％）を示す。解析は、ｌｃ
／ｌｂが（１）０．４、（２）０．７５、及び（３）
０．８４の３種類について実施した。
【００１１】図中○で示されるように、ｌｃ／ｌｂが大
きくなると同時に半導体集積回路装置６自体の熱変形が
増加し、それに伴いはんだバンプ５のひずみ振幅も増大
する。特に、ｌｃ／ｌｂ＝０．８４のところで急激にΔ
εが増加しているのがわかる。これは、ＬＳＩチップ１
の外郭ａより外側に、はんだバンプ５が形成されていな
いのが原因と考えられる。そこで、このｌｃ／ｌｂ＝
０．８４の半導体集積回路装置を、図１に示した本発明
の一実施例のように、ＬＳＩチップ１の外郭ａより外側
に、最低１列はんだバンプ５ｂを形成して同様の解析を
実施した。その結果、図中□のようにΔεは約１．０％
程度となり、従来技術の２．４１％に対して約６０％程
度も低減された。このとき、ｌｃ／ｌｂとΔεの関係
は、ｌｃ／ｌｂが０．４および０．７５の延長線（図中
点線で示す）上であり、この関係は直線的に（１）式で
表される。
きくなると同時に半導体集積回路装置６自体の熱変形が
増加し、それに伴いはんだバンプ５のひずみ振幅も増大
する。特に、ｌｃ／ｌｂ＝０．８４のところで急激にΔ
εが増加しているのがわかる。これは、ＬＳＩチップ１
の外郭ａより外側に、はんだバンプ５が形成されていな
いのが原因と考えられる。そこで、このｌｃ／ｌｂ＝
０．８４の半導体集積回路装置を、図１に示した本発明
の一実施例のように、ＬＳＩチップ１の外郭ａより外側
に、最低１列はんだバンプ５ｂを形成して同様の解析を
実施した。その結果、図中□のようにΔεは約１．０％
程度となり、従来技術の２．４１％に対して約６０％程
度も低減された。このとき、ｌｃ／ｌｂとΔεの関係
は、ｌｃ／ｌｂが０．４および０．７５の延長線（図中
点線で示す）上であり、この関係は直線的に（１）式で
表される。
【００１２】 Δε＝ｌｃ／ｌｂ＋０．１８…………（１） 発明者らは、Δεが１．０％であればはんだバンプ５は
十分な接続寿命を有すると考え、（１）式からｌｃ／ｌ
ｂが０．８以上となる半導体集積回路装置には、ＬＳＩ
チップ１の外郭ａより外側に最低１列はんだバンプ５ｂ
を形成すると信頼性上有益であることがわかる。これに
より，ＬＳＩチップが大型化しても、高信頼度の半導体
集積回路装置の提供が可能となる。
十分な接続寿命を有すると考え、（１）式からｌｃ／ｌ
ｂが０．８以上となる半導体集積回路装置には、ＬＳＩ
チップ１の外郭ａより外側に最低１列はんだバンプ５ｂ
を形成すると信頼性上有益であることがわかる。これに
より，ＬＳＩチップが大型化しても、高信頼度の半導体
集積回路装置の提供が可能となる。
【００１３】図６に、本発明のもう一つの実施例であ
る、大形はんだバンプが形成された半導体集積回路装置
の模式的断面図を示す。ｌｃ／ｌｂが０．８以上であ
り、ＬＳＩチップ１の外郭ａより外側には大形はんだバ
ンプ５ｃ（図中黒く塗りつぶしてある）が形成されてい
る。この大形はんだバンプ５ｃは、その他のはんだバン
プ５に比べ大形であり、主基板７に強固に固着されてい
る。従って，ＬＳＩチップ１の大型化による半導体装置
の熱変形増加を抑制し、はんだバンプ５のひずみ振幅を
より低減させることが可能である。この大形はんだバン
プ５ｃは、補強用バンプとしても利用可能であるが、電
気的な接続バンプとしても利用可能である。
る、大形はんだバンプが形成された半導体集積回路装置
の模式的断面図を示す。ｌｃ／ｌｂが０．８以上であ
り、ＬＳＩチップ１の外郭ａより外側には大形はんだバ
ンプ５ｃ（図中黒く塗りつぶしてある）が形成されてい
る。この大形はんだバンプ５ｃは、その他のはんだバン
プ５に比べ大形であり、主基板７に強固に固着されてい
る。従って，ＬＳＩチップ１の大型化による半導体装置
の熱変形増加を抑制し、はんだバンプ５のひずみ振幅を
より低減させることが可能である。この大形はんだバン
プ５ｃは、補強用バンプとしても利用可能であるが、電
気的な接続バンプとしても利用可能である。
【００１４】
【発明の効果】本発明の半導体集積回路装置では、ＬＳ
Ｉチップの大型化に伴う半導体集積回路装置の曲げ変形
を抑制するため、配線基板の表面対角長さに対してＬＳ
Ｉチップの表面対角長さが０．８以上の半導体集積回路
装置に対して、ＬＳＩチップ外郭より外側に最低１列バ
ンプを設けることにより、はんだバンプ等の金属バンプ
の疲労寿命に影響を及ぼす、はんだバンプ等の金属バン
プのひずみ振幅を大幅に低減し、はんだバンプ等の金属
バンプの疲労寿命を的確に向上させる。
Ｉチップの大型化に伴う半導体集積回路装置の曲げ変形
を抑制するため、配線基板の表面対角長さに対してＬＳ
Ｉチップの表面対角長さが０．８以上の半導体集積回路
装置に対して、ＬＳＩチップ外郭より外側に最低１列バ
ンプを設けることにより、はんだバンプ等の金属バンプ
の疲労寿命に影響を及ぼす、はんだバンプ等の金属バン
プのひずみ振幅を大幅に低減し、はんだバンプ等の金属
バンプの疲労寿命を的確に向上させる。
【００１５】また、はんだバンプ等の金属バンプのひず
み振幅を大幅に低減させることから、ＬＳＩチップ外郭
よりも外側に設けたバンプは、単なる電気的な接続バン
プとして利用するだけでなく、電気的な接続の無い補強
用のバンプとしても利用でき、高信頼度の半導体集積回
路装置が実現できる。以上の極めて簡単な手段により、
高信頼度な半導体集積回路装置が提供できる。
み振幅を大幅に低減させることから、ＬＳＩチップ外郭
よりも外側に設けたバンプは、単なる電気的な接続バン
プとして利用するだけでなく、電気的な接続の無い補強
用のバンプとしても利用でき、高信頼度の半導体集積回
路装置が実現できる。以上の極めて簡単な手段により、
高信頼度な半導体集積回路装置が提供できる。
【図１】本発明の一実施例である半導体集積回路装置の
模式的断面図。
模式的断面図。
【図２】本発明で一実施例である半導体集積回と装置の
模式的底面図。
模式的底面図。
【図３】従来の半導体集積回路装置と金属バンプのひず
み振幅の分布の模式的説明図。
み振幅の分布の模式的説明図。
【図４】ＬＳＩチップが大型化した場合の半導体集積回
路装置と金属バンプのひずみ振幅の説明図。
路装置と金属バンプのひずみ振幅の説明図。
【図５】本発明である半導体集積回路装置におけるはん
だバンプのひずみ振幅低減効果の説明図。
だバンプのひずみ振幅低減効果の説明図。
【図６】本発明の一実施例である大形はんだバンプが形
成された半導体集積回路装置の模式的断面図。
成された半導体集積回路装置の模式的断面図。
１…ＬＳＩチップ、２…金バンプ、３…異方性導電樹
脂、４…配線基板、５、５ｂ…はんだバンプ、５ｃ…大
形はんだバンプ、６…半導体集積回路装置、７…主基
板、８…電気的接合体、９…金属バンプ、９ａ…ダミー
バンプ
脂、４…配線基板、５、５ｂ…はんだバンプ、５ｃ…大
形はんだバンプ、６…半導体集積回路装置、７…主基
板、８…電気的接合体、９…金属バンプ、９ａ…ダミー
バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 伊藤 博志 神奈川県海老名市下今泉810番地 株式会 社日立製作所ＰＣ事業部内
Claims (8)
- 【請求項１】配線基板の一方の面に半導体集積回路が形
成してなるＬＳＩチップが電気的接合体によって搭載さ
れ、他方の面にはマトリクス状に複数のバンプが形成さ
れてなる前記ＬＳＩチップの表面対角長さが前記配線基
板の表面対角長さに対して０．８以上である半導体集積
回路装置において、 前記バンプの形成範囲が該ＬＳＩチップ外郭より外側に
最低１列分大きいことを特徴とする半導体集積回路装
置。 - 【請求項２】請求項１記載の半導体集積回路装置におい
て、 前記ＬＳＩチップ外郭より外側に最低１列分大きく形成
されたバンプの内、最低１列が補強用のバンプであるこ
とを特徴とする半導体集積回路装置。 - 【請求項３】請求項１記載の半導体集積回路装置におい
て、 前記ＬＳＩチップ外郭より外側に最低１列分大きく形成
されたバンプの径が他のバンプ径よりも大きいことを特
徴とする半導体集積回路装置。 - 【請求項４】請求項２記載の半導体集積回路装置におい
て、 前記補強用のバンプ径が他のバンプ径よりも大きいこと
を特徴とする半導体集積回路装置。 - 【請求項５】請求項１、請求項２、請求項３、もしくは
請求項４のいずれか１項に記載の半導体集積回路装置に
おいて、 前記バンプがはんだにより形成されることを特徴とする
半導体集積回路装置。 - 【請求項６】請求項１、請求項２、請求項３、請求項
４、もしくは請求項５のいずれか１項に記載の半導体集
積回路装置において、 前記電気的接合体が金バンプであることを特徴とする半
導体集積回路装置。 - 【請求項７】請求項１、請求項２、請求項３、請求項
４、もしくは請求項５のいずれか１項に記載の半導体集
積回路装置において、 前記電気的接合体がはんだであることを特徴とする半導
体集積回路装置。 - 【請求項８】請求項１、請求項２、請求項３、請求項
４、もしくは請求項５のいずれか１項に記載の半導体集
積回路装置において、 前記電気的接合体が金属フィラー入り樹脂であることを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29625199A JP2001118946A (ja) | 1999-10-19 | 1999-10-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29625199A JP2001118946A (ja) | 1999-10-19 | 1999-10-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118946A true JP2001118946A (ja) | 2001-04-27 |
Family
ID=17831160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29625199A Withdrawn JP2001118946A (ja) | 1999-10-19 | 1999-10-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118946A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008117421A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | プリント基板ユニットおよび電子機器 |
| US8456025B2 (en) | 2009-06-12 | 2013-06-04 | Panasonic Corporation | Semiconductor chip having staggered arrangement of bonding pads |
| US8759941B2 (en) | 2008-12-10 | 2014-06-24 | Panasonic Corporation | Semiconductor integrated circuit device and method for designing the same |
-
1999
- 1999-10-19 JP JP29625199A patent/JP2001118946A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008117421A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | プリント基板ユニットおよび電子機器 |
| US8759941B2 (en) | 2008-12-10 | 2014-06-24 | Panasonic Corporation | Semiconductor integrated circuit device and method for designing the same |
| US8456025B2 (en) | 2009-06-12 | 2013-06-04 | Panasonic Corporation | Semiconductor chip having staggered arrangement of bonding pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW571373B (en) | Semiconductor device, circuit substrate, and electronic machine | |
| US6633078B2 (en) | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal | |
| KR100324708B1 (ko) | 반도체장치 | |
| KR100496508B1 (ko) | 반도체장치 | |
| KR20090070916A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001332653A (ja) | 半導体装置 | |
| US7638418B2 (en) | Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same | |
| JP3104537B2 (ja) | 電子部品 | |
| US7863716B2 (en) | Method and apparatus of power ring positioning to minimize crosstalk | |
| JP2001118946A (ja) | 半導体集積回路装置 | |
| US20190385956A1 (en) | Semiconductor chip | |
| US20220367328A1 (en) | Flip chip and chip packaging structure | |
| US20040075176A1 (en) | Packaged semiconductor device | |
| JP3379477B2 (ja) | 配線基板、半導体実装装置および電子機器 | |
| JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JP2001177226A (ja) | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 | |
| JP4347506B2 (ja) | 半導体装置の実装構造 | |
| US20120223425A1 (en) | Semiconductor device and fabrication method thereof | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JP4155080B2 (ja) | 半導体装置の製造方法 | |
| JP2000228459A (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
| JPH0878601A (ja) | ハイブリッドｉｃ | |
| CN219350207U (zh) | 芯片封装结构 | |
| JP2001053409A (ja) | チップ実装モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041201 |