JP2001117745A

JP2001117745A - 多機能装置

Info

Publication number: JP2001117745A
Application number: JP29774999A
Authority: JP
Inventors: Tokuo Iriyama; 徳夫入山
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1999-10-20
Filing date: 1999-10-20
Publication date: 2001-04-27

Abstract

(57)【要約】【課題】制御回路上のＲＯＭ交換といった作業や各制
御回路毎のインタフェースを必要とせずに、必要な制御
回路のプログラムを効率良く確実に更新することが可能
な多機能装置を提供する。【解決手段】ＣＰＵと電気的書換可能メモリと通信手
段とを備えた制御回路を複数有した多機能装置であっ
て、主たる制御回路１１０は、外部の機器からの書き換
えデータを受け、該書き換えデータによって書き換えを
行うべき電気的書換可能メモリを備えた回路基板１３
０，１４０，１５０へ配送する機能を備えた、ことを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多機能装置に関し、
さらに詳しくは、各機能毎の制御回路や回路基板のアプ
リケーションプログラムの更新，機能の追加に伴う制御
回路や回路基板の追加などによる電気的書換可能メモリ
のデータ書き換えに配慮された多機能装置に関する。

【０００２】

【従来の技術】複写機やプリンタなどの画像形成装置に
おいては、メインとなる画像制御基板，プリンタ部の画
像形成や転写紙搬送を制御するプリンタ基板，ＡＤＦの
制御を行うＡＤＦ基板というように、機能やブロックご
とに複数の回路基板または複数の制御回路（以下、単に
複数の回路基板と称する）が設けられている。すなわ
ち、一種の多機能装置である。

【０００３】そして、これら複数の回路基板ごとに、各
回路基板の動作を司るプログラムが格納されたメモリが
搭載されている。このメモリとして、従来は紫外線消去
型のＰＲＯＭなどのメモリチップを用いており、プログ
ラムの変更が必要になった場合には、チップを各回路基
板から取り外し、外部の装置で書き換えてから各回路基
板に挿入するようにしていた。

【０００４】

【発明が解決しようとする課題】プログラムの更新とし
ては、・回路基板のアプリケーションプログラムの更新，・機能の追加に伴う回路基板の追加などによるメモリの
書き換え，・メモリ内のプログラムデータの異常による再書き換
え，などの場合に行う必要が生じる。

【０００５】しかし、上述したチップの交換による方式
では、作業が煩雑である。また、ユーザが行うことは困
難である。このような不具合に対処可能なメモリとし
て、電気的書換可能メモリ、例えば、一括消去可能なフ
ラッシュメモリがあり、データを書き換えることが技術
的に可能である。

【０００６】しかし、フラッシュメモリ等の電気的書換
可能メモリを有する複数の回路基板を備えた多機能装置
において、各回路基板のフラッシュメモリのデータをど
のようにして書き換えるかが問題になる。

【０００７】このために、各回路基板毎に、外部の機器
とのインタフェースを設けることが考えられる。しか
し、各回路基板毎にインタフェースを設けるようにする
と、各回路基板にコネクタを設け、かつ、そのコネクタ
が外部の機器から容易に接続できるように配置しなけれ
ばならない。従って、各回路基板の構成やその配置に制
限が生じ、コストが上昇するという問題も生じる。

【０００８】また、メインの回路基板とその他の回路基
板との間にデュアルポートメモリを配置し、メインの回
路基板から他の回路基板に書き換えのためのデータを渡
すことも考えられる。しかし、このような構成を採用す
ると、高価なデュアルポートメモリを複数必要とし、コ
ストが上昇するという問題が発生する。

【０００９】現在のところ、以上のような理由で、フラ
ッシュメモリを使用する場合に上述した点について配慮
されたものは存在していなかった。本発明はこのような
課題に鑑みてなされたものであって、制御回路上のＲＯ
Ｍ交換といった作業や各制御回路毎のインタフェースを
必要とせずに、必要な制御回路のプログラムを効率良く
確実に更新することが可能な多機能装置を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】すなわち、前記した課題
を解決する本発明は、以下の通りである。（１）請求項１記載の発明は、ＣＰＵと電気的書換可能
メモリと通信手段とを備えた制御回路を複数有した多機
能装置であって、主たる制御回路は、外部の機器からの
書き換えデータを受け、該書き換えデータによって書き
換えを行うべき電気的書換可能メモリを備えた制御回路
へ配送する機能を備えた、ことを特徴とする多機能装置
である。

【００１１】この多機能装置では、主たる制御回路が、
外部の機器からの書き換えデータを受けると共に、書き
換え対象となる制御回路へ書き換えデータを配送する。
この結果、ＲＯＭ交換といった作業や各制御回路毎のイ
ンタフェースを必要とせずに、必要な制御回路のプログ
ラムを効率良く確実に更新することが可能になる。

【００１２】なお、主たる制御回路の通信手段は、他の
制御回路の通信手段の個々の通信フォーマットに合わせ
た通信を行う、ことが望ましい。これにより、複数の制
御回路毎に通信フォーマットが異なる場合であっても、
制御回路に応じた通信が可能になる。

【００１３】ここで、通信フォーマットのうちの一つで
ある通信速度に関し、主たる制御回路の通信手段と他の
制御回路の通信手段との間で通信速度を変更可能にする
ことが、要求される動作タイミングやＣＰＵの負担の軽
減の点から望ましい。

【００１４】また、通信手段は画像形成の制御に使用す
るものであり、いずれかの制御回路の電気的書換可能メ
モリの書き換えの際に書き換えデータの配送に使用す
る、ことが望ましい。これにより、新たな通信手段を備
えることなく、効率よく、書き換えデータの配送が可能
になる。

【００１５】（２）請求項２記載の発明は、ＣＰＵと電
気的書換可能メモリと通信手段とを備えた制御回路を複
数有した多機能装置であって、主たる制御回路は、外部
の機器からの書き換えデータを受け、該書き換えデータ
によって書き換えを行うべき電気的書換可能メモリを備
えた制御回路へ配送する機能を備え、前記主たる制御回
路以外のいずれかの制御回路は、外部の機器からの書き
換えデータを受ける入力手段と、該入力手段で受けた外
部の機器からの書き換えデータを主たる制御回路に転送
する機能とを備えた、ことを特徴とする多機能装置であ
る。

【００１６】なお、前記主たる制御回路は、前記他の制
御回路の入力手段で受けた書き換えデータを、該書き換
えデータによって書き換えを行うべき電気的書換可能メ
モリを備えた制御回路へ配送する機能を備えた、ことを
特徴とする。

【００１７】この多機能装置では、主たる制御回路が、
外部の機器からの書き換えデータを受けると共に、書き
換え対象となる制御回路へ書き換えデータを配送する。
また、主たる制御回路以外のいずれかの制御回路は、外
部の機器からの書き換えデータを受け主たる制御回路に
転送する。そして、主たる制御回路が、他の制御回路か
ら転送された書き換えデータを受けると共に、書き換え
対象となる制御回路へ書き換えデータを配送する。

【００１８】この結果、ＲＯＭ交換といった作業や各制
御回路毎のインタフェースを必要とせずに、必要な制御
回路のプログラムを効率良く確実に更新することが可能
になる。また、複数系統の入力手段を備えることで、効
率良くデータの受け渡しが行えるようになる。

【００１９】なお、主たる制御回路の通信手段は、他の
制御回路の通信手段の個々の通信フォーマットに合わせ
た通信を行う、ことが望ましい。これにより、複数の制
御回路毎に通信フォーマットが異なる場合であっても、
制御回路に応じた通信が可能になる。

【００２０】ここで、通信フォーマットのうちの一つで
ある通信速度に関し、主たる制御回路の通信手段と他の
制御回路の通信手段との間で通信速度を変更可能にする
ことが、要求される動作タイミングやＣＰＵの負担の軽
減の点から望ましい。

【００２１】また、通信手段は画像形成の制御に使用す
るものであり、いずれかの制御回路の電気的書換可能メ
モリの書き換えの際に書き換えデータの配送に使用す
る、ことが望ましい。これにより、新たな通信手段を備
えることなく、効率よく、書き換えデータの配送が可能
になる。

【００２２】（３）請求項６記載の発明は、前記制御回
路には電気的書換可能メモリのデータ書き換えを指示す
るためのスイッチ手段を備え、前記スイッチ手段により
データ書き換えが指示された場合には、該制御回路のＣ
ＰＵは電気的書換可能メモリのデータ書き換え待ち状態
で待機する、ことを特徴とする請求項１乃至請求項５の
いずれかに記載の多機能装置である。

【００２３】この発明では、スイッチ手段の指示により
強制的に電気的書換メモリのデータの書き換えが実現で
きるため、該電気的書換可能メモリに書き込まれたプロ
グラムに不具合があって自動的な書き換えが行えないよ
うな場合であっても、確実な更新が可能になる。

【００２４】（４）請求項７記載の発明は、前記電気的
書換可能メモリは、データ書き換えによって更新されな
い領域にブートプログラムを備えており、該ブートプロ
グラム内に、前記データの書き換えのためのプログラム
を有する、ことを特徴とする請求項１乃至請求項６のい
ずれかに記載の多機能装置である。

【００２５】この発明では、更新されない領域にブート
プログラムがあるため、該電気的書換可能メモリのデー
タの更新を確実に行うことが可能になる。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図１は本発明の実施の形
態の多機能装置に関連する部分についての電気的構成例
を示すブロック図である。

【００２７】ここで、多機能装置は、ＣＰＵと電気的書
換可能メモリと通信手段とを備えたものである。なお、
この実施の形態例では、機能ごとの制御回路として、機
能ごとの回路基板を具体例として説明を行うものとす
る。すなわち、以下に述べる多機能装置では、機能ごと
の回路基板を複数備えて構成されたものである。

【００２８】ここでは、画像形成装置を多機能装置の一
例として説明に用いる。１１０は主たる回路基板を構成
する画像制御基板であり、多機能装置全体の制御や画像
形成の制御のほか、外部の機器（パーソナルコンピュー
タ等）からの書き換えデータを受け、該書き換えデータ
によって書き換えを行うべき電気的書換可能メモリを備
えた回路基板へ配送する機能を備えたものである。

【００２９】なお、本件出願においては、複数の回路基
板の中で他の回路基板への書き換えデータの配送する機
能を有するものが、主たる制御回路を構成する主たる回
路基板に相当する。

【００３０】１１１は画像制御基板１１０の動作制御や
後述する各フラッシュメモリの書き換えの制御を行う制
御手段としてのＣＰＵである。１１２は画像制御基板１
１０の動作のためのプログラム等が書き込まれた電気的
書換可能メモリの具体例としてのフラッシュメモリであ
る。

【００３１】１１３はフラッシュメモリ１１２に書き込
まれたプログラムに基づいたＣＰＵ１１１によって画像
処理関係の制御を行う画像制御部である。１１４は外部
の機器から画像データやフラッシュメモリの書き換えデ
ータをパラレルデータとして受信するパラレル通信部で
ある。

【００３２】１１５は他の回路基板（ここではＡＤＦ基
板１４０）とシリアル通信を行うためのシリアル通信部
であり、請求項における通信手段の一態様である。１１
６は他の回路基板（ここでは操作部基板１３０）とシリ
アル通信を行うためのシリアル通信部であり、請求項に
おける通信手段の一態様である。１１７は他の回路基板
（ここではプリンタ基板１５０）とシリアル通信を行う
ためのシリアル通信部であり、請求項における通信手段
の一態様である。

【００３３】１１８は画像形成動作時の作業領域とし
て、また、書き換えデータを一時的に格納するための記
憶手段としてのＲＡＭである。１１９は各種制御情報が
格納されている不揮発性メモリである。

【００３４】なお、以上の構成では、外部機器と画像形
成装置とでパラレル通信を行っているが、これをシリア
ル通信（ＲＳ−２３２Ｃ，ＲＳ−４２２，ＩＥＥＥ１３
９４など）に代えてもよい。

【００３５】１３０は主たる回路基板以外の他の回路基
板を構成する操作部基板であり、画像形成のための操作
入力を受け付けると共に状態を表示する制御を行うもの
である。

【００３６】１３１は操作部基板１３０の動作制御やフ
ラッシュメモリの書き換えの制御を行う制御手段として
のＣＰＵである。１３２は操作部基板１３０の動作のた
めのプログラム等が書き込まれた電気的書換可能メモリ
の具体例としてのフラッシュメモリである。

【００３７】１３３はフラッシュメモリ１３２に書き込
まれたプログラムに基づいたＣＰＵ１３１によって操作
入力受付や状態表示関係の制御を行う操作制御部であ
る。１３４は主たる回路基板としての画像制御基板１１
０とシリアル通信を行うためのシリアル通信部であり、
請求項における通信手段の一態様である。

【００３８】また、１３８は画像形成動作時の作業領域
として、また、書き換えデータを一時的に格納するため
の記憶手段としてのＲＡＭである。１４０は主たる回路
基板以外の他の回路基板を構成するＡＤＦ基板であり、
自動原稿給送の制御を行うものである。

【００３９】１４１はＡＤＦ基板１４０の動作制御やフ
ラッシュメモリの書き換えの制御を行う制御手段として
のＣＰＵである。１４２はＡＤＦ基板１４０の動作のた
めのプログラム等が書き込まれた電気的書換可能メモリ
の具体例としてのフラッシュメモリである。

【００４０】１４３はフラッシュメモリ１４２に書き込
まれたプログラムに基づいたＣＰＵ１４１によってＡＤ
Ｆの駆動・制御を行うＡＤＦ駆動部である。１４４は主
たる回路基板としての画像制御基板１１０とシリアル通
信を行うためのシリアル通信部であり、請求項における
通信手段の一態様である。また、１４８は画像形成動作
時の作業領域として、また、書き換えデータを一時的に
格納するための記憶手段としてのＲＡＭである。

【００４１】１５０は主たる回路基板以外の他の回路基
板を構成するプリンタ基板であり、画像形成を実行する
制御を行うものである。１５１はプリンタ基板１５０の
動作制御やフラッシュメモリの書き換えの制御を行う制
御手段としてのＣＰＵである。１５２はプリンタ基板１
５０の動作のためのプログラム等が書き込まれた電気的
書換可能メモリの具体例としてのフラッシュメモリであ
る。１５３はフラッシュメモリ１５２に書き込まれたプ
ログラムに基づいたＣＰＵ１５１によって画像形成関係
の駆動・制御を行うプリンタ駆動部、１５４は主たる回
路基板としての画像制御基板１１０とシリアル通信を行
うためのシリアル通信部であり、請求項における通信手
段の一態様である。また、１５８は画像形成動作時の作
業領域として、また、書き換えデータを一時的に格納す
るための記憶手段としてのＲＡＭである。

【００４２】以上の構成において、画像制御基板１１０
は、ＡＤＦ基板１４０、操作部基板１３０およびプリン
タ基板１５０と、それぞれシリアル通信部を介して通信
を行い、後述するように、画像形成装置全体の制御を行
う。なお、主たる回路基板（１１０）と他の回路基板
（１３０，１４０，１５０）との間の通信はシリアル通
信を具体例として示しているが、他の方式の通信（パラ
レル通信など）を除外するものではない。

【００４３】なお、ここでのシリアル通信は、本来は画
像形成の制御の命令の送受信に使用するものであるが、
本実施の形態例においては、いずれかの回路基板のフラ
ッシュメモリの書き換えの際に書き換えデータの配送に
も使用する。

【００４４】図２は本発明の多機能装置の断面構成を模
式的に示す構成図である。この図２において、原稿の両
面読み取りが可能なＡＤＦ１０の原稿載置部１１には、
原稿第１頁の表面を上にした状態の原稿ｄが複数枚載置
されている。ローラ１２ａ、ローラ１２ｂを介して繰り
出された原稿の１枚目はローラ１３を介して回転され
る。

【００４５】この時、光源２３により原稿ｄの原稿面が
照射され、その反射光がミラー２４，２５，２６を介し
て結像光学系２７を介して光電変換手段であるＣＣＤ２
８の受光面に像を結ぶ。ここで、光源２３、ミラー２
４，２５，２６、結像光学系２７及びＣＣＤ２８を有す
る光学系、並びに、図示されていない光学系駆動手段と
で画像読み取り部２０を構成している。

【００４６】この図において、原稿ｄがプラテンガラス
２１上に読み取り面を下に向けた状態に載置された場合
には、光学系はプラテンガラス２１に沿って走査して読
み取りを行う。

【００４７】また、原稿ｄが自動給紙されてローラ１３
の周囲を回る場合には、第２のプラテンガラス２２下に
光源２３とミラー２４とが固定された状態で読み取りを
行う。そして、読み取られた原稿ｄの画像データは、Ｃ
ＣＤ２８から画像制御基板１１０に送られる。

【００４８】なお、原稿ｄがＡＤＦ１０により自動給紙
される場合には、原稿ｄの１ページ目が読み取られる
と、今度は反転ローラ１４を介して再度ローラ１３を用
いた巻き取り操作が行われ、原稿裏面の画像が画像読み
取り部２０で読み取られ、画像制御基板１１０に送られ
る。

【００４９】このようにして、表面と裏面との画像が読
み取られた原稿ｄは、再度反転ローラ１４で反転され
て、表面を下に向けた状態で排紙皿１６に積載されてい
く。このようにして画像読み取り部２０で読み取られた
画像データは、画像制御基板１１０で所定の画像処理が
行なわれた後、画像メモリ（図示せず）に記憶される。

【００５０】一方、転写紙（記録紙）が積載されている
給紙カセット３０ａ〜３０ｃから記録紙ｐが繰り出さ
れ、画像形成部５０に給送される。画像形成部５０に給
送される記録紙ｐはその入口のレジストローラ１８２で
同期がとられた後、感光体ドラム５１に近接する。

【００５１】画像制御基板１１０の画像メモリ（図示せ
ず）から読み出された画像データは、シリアル通信部１
１７，１５４よりもさらに高速なデータの授受が可能で
別途設けられたデータバス（図示せず）によって、画像
書き込み部４０（図１には示さず）に入力される。

【００５２】なお、画像書き込み部４０に入力される画
像データは、各原稿の裏面から先に読み出される。そし
て、画像書込み部４０内のレーザダイオードから画像デ
ータに応じたレーザ光を感光体ドラム５１上に照射し、
静電潜像を形成する。この静電潜像を現像部５３で現像
することで、感光体ドラム５１上にトナー像を形成す
る。

【００５３】このトナー像は感光体ドラム５１の下部の
転写部５４により記録紙ｐに転写される。そして、感光
体ドラム５１に圧着されている記録紙ｐは分離部５５に
より分離される。感光体ドラム５１から分離された記録
紙ｐは搬送機構５８を介して定着部５９に入り、トナー
像が熱と圧力とにより定着される。このようにして、記
録紙ｐに裏面の画像（第２頁目画像）が形成される。

【００５４】トナー像が定着された記録紙ｐは、ガイド
６１を介して下方に搬送され、反転部６３に入る。次
に、反転部６３に入っている記録紙ｐは、反転ローラ６
２により再度繰り出され、反転搬送路６４を経由して再
度画像形成部５０に送られる。前記原稿ｄの裏面の画像
形成が終了した画像形成部５０では、感光体ドラム５１
に付着したトナーがクリーニング部５６で除去され、続
く帯電部５２により帯電させられ、次の画像形成に備え
ている。

【００５５】この状態で記録紙ｐの表面（未だ画像形成
されていない面）が画像形成部５０に搬入され、表面の
画像（第１頁目画像）が形成される。分離部５５で感光
体ドラム５１から分離された記録紙ｐは搬送機構５８を
介して再度定着部５９に入って定着される。

【００５６】このように、裏面と表面との画像形成が完
了した記録紙ｐは、出力形態に合わせ、そのまま排出さ
れるか、もしくは、再度反転部６３で往復して反転され
て排出ローラ６５により機外（または図示しないフィニ
ッシャ）に排出される。

【００５７】以上の場合、画像形成のためのドラムやロ
ーラの回転駆動、転写紙の搬送駆動などはプリンタ基板
１５０によって制御されつつ駆動されされている。ま
た、このような画像形成の場合、操作部基板１３０が受
け付けたオペレータからの操作入力に基づいて、画像制
御基板１１０が各部の動作モードを決定し、それに応じ
てプリンタ基板１５０が画像形成の動作を制御してい
る。そして、これら各回路基板の間ではシリアル通信に
より、命令や制御のデータの送受信が行われている。

【００５８】なお、この場合のシリアル通信において
は、各回路基板の画像形成においての必要性や通信の用
途によって通信速度が異なるように設定されている。た
とえば、画像制御基板１１０とプリンタ基板１５０との
間では、制御の応答性を向上させる必要性から、できる
だけ通信速度を高めておく（たとえば、125kbps）こと
が必要である。また、操作部基板１３０から画像制御基
板１１０に対しては、操作者がキー操作を行ったことを
キーコードとして伝達する。そして、画像制御基板１１
０から操作部基板１３０に対して操作部表示内容の指示
を伝達する。この場合、応答は０．１秒程度で完了すれ
ばよく、伝達されるデータは数十バイト程度である。こ
のため、この操作部基板１３０と画像制御基板１１０と
の間の通信速度は、他の通信よりも低速で問題なく、9.
6kbps程度の通信速度で構わない。

【００５９】しかし、同じ操作部基板１３０と画像制御
基板１１０との間であっても、フラッシュメモリの書き
換えの際には大量のデータが転送されるため、できるだ
け高速（たとえば、125kbps）の通信速度であることが
望ましい。このため、データ転送の開始の際のネゴシエ
ーションにおいて転送速度を変更できることが望まし
い。なお、この転送速度の変更については、後述する。

【００６０】また、送信するデータの区切り（サイズ）
や、パリティビットの有無やストップビット長、フロー
制御の種別（ハードフロー／ソフトフロー）などについ
ても、各回路基板毎に定まっている。なお、これらを総
称して通信フォーマットと呼ぶことにする。

【００６１】また、本願明細書の「通信速度」として、
具体的には、「データ転送速度（data transfer rat
e）」（単位：bpsまたはbit/sec）や「変調速度（modur
ation rate、または、baud rate）」（単位：baud）な
ど各種の表し方があるが、この実施の形態例では通信速
度としてデータ転送速度（単位：bps）を用いて説明を
行う。なお、その他の各種の通信速度やその変更による
動作の場合を除外するものではない。

【００６２】また、書き換えデータや単にデータと言っ
た場合には、プログラムデータやテキストデータなどの
各種のデータを含むものとする。以下、図３のフローチ
ャートを参照して本願発明の特徴部分について動作説明
を行う。

【００６３】まず、サービスマンなどにより、画像形成
装置の操作部の特定のキーが押下されることでデータ更
新モードに移行する（図３Ｓ１でＹＥＳ）。すなわち、
このような操作がなされなた場合には、データ更新モー
ドのアプリケーションが起動してデータ更新の動作を行
う。また、このような操作がなされない場合には、通常
の画像形成装置としてのアプリケーションが起動して通
常動作を行う（図３Ｓ１でＮＯ→ＥＮＤ）。そして、デ
ータ更新モードに移行した画像形成装置では、ＣＰＵ１
１１からのシリアル通信の指示により、各回路基板もデ
ータ更新モードに移行する。

【００６４】ここで、ＣＰＵ１１１は書き換えデータの
供給元の判定を行う（図３Ｓ２）。以上のようにデータ
更新モードに移行した画像形成装置では、表示部（図示
せず）に書き換えデータの供給元の選択肢（外部ＰＣ／
スロット）が表示されており、サービスマンはいずれか
を選択する。すなわち、図６に示すように、メモリカー
ドの接続コネクタ（カードコネクタ）としてのスロット
１３５を備えた画像形成装置の場合には、パラレル通信
やシリアル通信を介して外部ＰＣから書き換えデータを
受けるだけでなく、メモリカードなどから直接書き換え
データを受けることが可能である。このため、サービス
マンによって、外部ＰＣとスロット１３５（カードコネ
クタ）とのいずれが書き換えデータの供給元として選択
されているかを、ＣＰＵ１１１が判定する。

【００６５】書き換えデータの供給元が外部ＰＣであれ
ば、ＣＰＵ１１１はパラレル通信部１１４を経由した外
部ＰＣからのパラレルデータとしての書き換えデータを
受信する（図３Ｓ３）。なお、外部ＰＣとシリアル通信
で接続されているような場合（図示せず）も、同様にし
て書き換えデータの受信を行う。また、書き換えデータ
の供給元がスロット１３５（カードコネクタ）であれ
ば、ＣＰＵ１３１はスロット１３５を経由したメモリカ
ード等からの書き換えデータを受信する（図３Ｓ４
Ａ）。

【００６６】そして、スロット１３５を経由して受信し
た書き換えデータは、ＣＰＵ１３１によって、後述する
Ｓ８と同様の通信フォーマットの選択、Ｓ９と同様のハ
ンドシェークを行った後（これらは不図示）に、予め定
められている画像制御基板１１０のＣＰＵ１１１へと転
送する（図３Ｓ４Ｂ）。

【００６７】なお、この場合、転送を行う前に、書き換
えデータの書き換え対象がフラッシュメモリ１３２であ
る場合には、ＣＰＵ１１１へ転送することなく、書き換
えてもよい。

【００６８】そして、以上のように外部ＰＣから書き換
えデータを受信したＣＰＵ１１１は、書き換えデータを
一時的な記憶手段としてのＲＡＭ１１８に格納する。同
様に、メモリカード等から書き換えデータを受信したＣ
ＰＵ１３１は、書き換えデータを一時的な記憶手段とし
てのＲＡＭ１３８に格納する（図３Ｓ５）。

【００６９】なお、外部ＰＣから送られてくる書き換え
データは、たとえば図４に示すデータ構造になってい
る。すなわち、画像形成装置の機種名、書き換え対象と
なる基板名などを含んだヘッダ、書き換えデータ、デー
タの終了を示すフッタ、の３つの領域で構成されてい
る。また、スロット１３５を経由したメモリカード等か
らの書き換えデータも、どうようなデータ構造になって
いる。

【００７０】そして、以上のような書き換えデータを受
信したＣＰＵ１１１またはＣＰＵ１３１は、ヘッダに含
まれる機種名や対象基板名から書き換え対象を判定する
（図３Ｓ６）。

【００７１】なお、データ更新モードに移行した画像形
成装置は、ＣＰＵ１１１の指示により、表示部（図示せ
ず）に書き換え対象の選択画面も表示される。この選択
画面に従って、サービスマンは書き換え対象となる対象
基板名を選択している。

【００７２】したがって、この書き換え対象の判定は、書き換えデータのヘッダに含まれる機種名による機種
名の判定，書き換えデータヘッダに含まれる対象基板名と、サー
ビスマンにより指示された対象基板名が一致しているか
による対象基板名の判定，になる。

【００７３】なお、受信中にエラーが発生した場合、画
像形成装置の機種名が異なる場合、サービスマンに指示
された対象基板名とヘッダに含まれる対象基板名とが不
一致の場合にはエラーとして異常終了する。

【００７４】なお、フラッシュメモリ１１２，１３２，
１４２，１５２の内部データ構造は、図５のようになっ
ている。ここで、ブート領域として、全体のプログラム
を起動する際に実行される起動プログラム，各回路基板
同士の通信を制御するための通信プログラム，フラッシ
ュメモリの書き換えを実行するための書き換え実行プロ
グラムなどが、書き換え作業によって更新されないよう
に読み出し専用として格納されている。すなわち、ブー
ト領域は書き換え不能に設定されている。

【００７５】また、このブート領域以外が、各回路基板
の動作に必要なアプリケーションプログラムが格納され
るデータ領域である。外部ＰＣから書き換えデータを受
けた場合であって、書き換え対象が画像制御基板１１０
であるとＣＰＵ１１１により判定された場合には、フラ
ッシュメモリ１１２のブート領域以外を消去し、受信し
た書き換えデータによって書き換えを実行する（図３Ｓ
７）。また、スロット１３５経由でメモリカード等から
書き換えデータを受けた場合であって、書き換え対象が
画像制御基板１３０であるとＣＰＵ１３１により判定さ
れた場合には、フラッシュメモリ１３２のブート領域以
外を消去し、受信した書き換えデータによって書き換え
を実行する。

【００７６】この場合、通常のアプリケーションプログ
ラムの実行とは異なり、フラッシュメモリの書き換えの
際にはＣＰＵはフラッシュメモリにアクセスできない。
このため、予め書き込みプログラム等の必要な動作プロ
グラムをフラッシュメモリからＲＡＭに待避しておき、
ＲＡＭに待避したプログラムをＣＰＵがフェッチして、
プログラムの実行を行う。

【００７７】フラッシュメモリの操作としては、フラッ
シュメモリの製造メーカ側のデータシートにより、フラ
ッシュメモリのシグナチャ読み出し，セクタ消去，全消
去，書き込み，書き換え完了確認などの方法が与えられ
ている。そして、いずれも、フラッシュメモリの特定ア
ドレスに特定のコマンドをＣＰＵからライトしたり、特
定アドレスをＣＰＵからリードすればよい。すなわち、
ＲＡＭ上に格納してある書き換えデータをフラッシュメ
モリに対して、所定の書き込み用コマンドと共に書き込
むことによりデータを書き込む。また、書き込みの後
に、書き換え完了をチェックする。

【００７８】また、外部ＰＣから書き換えデータを受け
た場合であって、書き換え対象が画像制御基板１１０以
外の他の回路基板であるとＣＰＵ１１１により判定され
た場合（図３Ｓ６で他）には、ＣＰＵ１１１は書き換え
対象となる相手側の各回路基板に適した通信フォーマッ
ト（通信速度、送信するデータの区切り（サイズ）、パ
リティビットの有無やストップビット長、フロー制御の
種別（ハードフロー／ソフトフロー）など）の選択を行
う（図３Ｓ８）。

【００７９】そして、ＣＰＵ１１１は書き換え対象とな
る相手側の各回路基板に適した通信フォーマット（通信
速度、送信するデータの区切り（サイズ）、パリティビ
ットの有無やストップビット長、フロー制御の種別（ハ
ードフロー／ソフトフロー）など）の選択を行う（図３
Ｓ８）。そして、ＣＰＵ１１１は書き換え対象の回路基
板との間でシリアル通信を行いつつハンドシェークを行
って、通信を確立する（図３Ｓ９）。

【００８０】なお、このハンドシェークによって、通信
速度に関しては、互いに通信可能な最大の速度に設定す
ることが、短時間で処理を完了させられる点で望まし
い。ただし、ＣＰＵの負担を軽減するために、最大の速
度より小さい速度とすることも可能である。

【００８１】さらに、通信フォーマットの選択（図３Ｓ
８）およびハンドシェーク（図３Ｓ９）によって、この
書き換えデータの配送（あるいは、図３Ｓ４Ｂにおける
転送）時には、通常の画像形成時における通信速度より
も速い通信速度に変更して行うようにしてもよい。すな
わち、制御基板間の通信速度を可変に設け、書き換えデ
ータを送受信する際には、画像形成時に比して通信速度
を上げるように構成してもよい。

【００８２】この後、ＣＰＵ１１１は、ＲＡＭ１１８に
格納していた書き換えデータを、書き換え対象の回路基
板に対して配送する（図３Ｓ１０）。なお、この実施の
形態例において、複数の回路基板の中の書き換え対象と
なる回路基板に対して、適した通信フォーマットでデー
タを転送することを「配送」と呼ぶことにする。

【００８３】すなわち、本件出願においては、複数の相
手から、データの内容（ヘッダ情報，書き換えデータ，
あるいは選択画面で選択された対象基板情報）に応じて
対象となる相手先に書き換えデータを送ることを「配
送」と呼び（図３においてＳ１０）、データの内容にか
かわらず、予め定められた相手に書き換えデータを送る
ことを「転送」と呼ぶ（図３においてＳ４Ｂ）。

【００８４】そして、シリアル通信部経由で書き換えデ
ータを受けた書き換え対象の回路基板では、受信した書
き換えデータを回路基板内のＣＰＵがＲＡＭに格納して
おく。また、予め書き込みプログラム等の必要な動作プ
ログラムをフラッシュメモリからＲＡＭに待避してお
き、ＲＡＭに待避したプログラムをＣＰＵがフェッチし
て、フラッシュメモリのブート領域以外を消去し、受信
した書き換えデータによって書き換えを実行する。な
お、回路基板内のＲＡＭの容量が書き換えデータに比較
して小さい場合には、シリアル通信によって書き換えデ
ータを受信しつつ、フラッシュメモリの書き換えを行う
ようにしてもよい。

【００８５】なお、以上の説明において、操作部基板１
３０以外の回路基板のフラッシュメモリの書き換えの際
には、画像形成装置の表示部にグラフィカルユーザイン
タフェースの画面を表示しつつ書き換えを行うことが可
能である。しかし、操作部基板１３０のフラッシュメモ
リ１３２の書き換えの際には、表示プログラムも書き換
え対象となっているため、画像形成装置の表示部にグラ
フィカルユーザインタフェースの画面を表示することが
できない。そのような場合には、簡単なテキスト表示
（キャラクタユーザインタフェース）またはＬＥＤの点
滅によって、最低限必要な表示を行えるように、フラッ
シュメモリ１３２のブート領域に最低限のプログラムを
格納しておけばよい。

【００８６】以上のようにして書き換えデータの配送や
書き換えが完了により、データ更新の作業を終了する。
そして、書き換えの完了後は、ＣＰＵ１１１が全体の再
起動を行うことによって通常の動作に戻る。

【００８７】なお、以上の場合、書き換えデータは外部
ＰＣからパラレルデータとして、画像形成のデータと同
様にしてパラレル通信部１１４から入力する場合、書き
換えデータを画像形成装置に供給するためコンピュータ
などの装置が必要になる。また、操作部基板１３０の書
き換えデータに関しては、画面表示等を用いたグラフィ
カルユーザインタフェースのプログラムであるため、書
き換えデータが大きなサイズになる。

【００８８】そこで、図６に示すように、スロット１３
５を操作部基板１３０のＣＰＵ１３１のＣＰＵバスに接
続することで、書き換えデータの供給がメモリカードな
どで済むため、コンピュータからの転送が必要なくなっ
て望ましい。また、大容量の書き換えデータを、書き換
え対象となっている操作部基板１３０に直接入力できる
ため、転送時間が短くて済むようになる。

【００８９】なお、以上の説明では、各回路基板のＣＰ
Ｕバスに接続されたフラッシュメモリの書き換えであっ
たが、図６に示すように、ＣＰＵバス以外のバス（たと
えば、ＰＣＩバス）Ｂ’に接続されたビデオインタフェ
ースＶ−ＩＦに含まれるフラッシュメモリ（図示せず）
を書き換えるようにしてもよい。このように、いずれか
の回路基板のＣＰＵバス以外の他のバスにフラッシュメ
モリが存在する場合であっても、ＣＰＵ１１１の配送に
よって適切な書き換えデータによる更新が可能になる。

【００９０】なお、以上のように複数の回路基板を備え
た画像形成装置で、フラッシュメモリのブートプログラ
ムに含まれるメモリチェックプログラムによるメモリチ
ェックでは正常であると判断されるものの、格納されて
いるデータやプログラムに異常が生じていて、動作（ア
プリケーションの実行など）が途中で停止してしまうこ
とがある。そのような場合に対処するため、以上の各回
路基板上に、フラッシュメモリのデータ書き換えを指示
するためのハード的なスイッチ手段（スイッチ、ジャン
パピンなど）を設けることが望ましい。

【００９１】そして、以上のようなスイッチ手段（以
下、強制スイッチと呼ぶ）がオンされる（図７Ｓ１でＹ
ＥＳ）ことによってデータ書き換えが指示された場合に
は、該当する回路基板のＣＰＵはフラッシュメモリのデ
ータ書き換え待ち状態で待機する。そして、必要な書き
換えデータが送られてきた時点で上述したような書き換
えを実行する（図７Ｓ２）。

【００９２】また、この場合には、すべての回路基板に
スイッチ手段を設けるのではなく、いずれか一つの回路
基板上にスイッチ手段を設けておいて、フラッシュメモ
リのデータ更新モードに移行するようにしておいてもよ
い。

【００９３】そして、データ更新モードが完了した後、
または、強制スイッチがオフである場合、メモリチェッ
クを実行する（図７Ｓ３）。このメモリチェックとして
は、チェックサムによる異常の検出のほか、データ数と
データチェックサムとによる異常の検出であってもよ
い。

【００９４】このメモリチェックで異常が検出されれ
ば、再度データ更新モードに移行して、書き換えデータ
によるデータ更新（図３参照）を実行する。以上のよう
にしてデータの異常が解消してメモリチェックで正常と
検出された時点（図７Ｓ３でＹＥＳ）で、画像形成装置
での通常のアプリケーションの実行を行う（図７Ｓ
４）。

【００９５】すなわち、従来は立ち上げ時のメモリチェ
ックで異常が発見された場合（図７Ｓ３で異常）にのみ
データ更新（図７Ｓ２）を行っていたが、この実施の形
態例では、強制スイッチのオン（図７Ｓ１でＹＥＳ）に
より、メモリチェックで異常が発見されないような場合
にもデータ更新を実行する。従って、メモリチェックで
発見されないような異常にも対処することが可能にな
る。

【００９６】また、以上の説明では、主たる回路基板側
に他の回路基板の個数に対応させたシリアル通信部を備
えてスター接続としていたが、このような接続方法に限
られるものではない。

【００９７】また、主たる回路基板として画像制御基板
１１０、他の回路基板として操作部基板１３０，ＡＤＦ
基板１４０，プリンタ基板１５０を具体例として示した
が、この具体例に限られるものではない。

【００９８】なお、以上の説明では複写機などの画像形
成装置を例にして説明を行ったが、プリンタのような画
像形成装置や、フィニッシャなどの後処理装置が接続さ
れた画像形成装置についても同様に適用することができ
る。

【００９９】また、機能ごとに回路基板を複数備えたも
のにより実施の形態例の説明を行ってきたが、各制御回
路ごとにＣＰＵと電気的書換可能メモリと通信手段とを
備えた各種の装置にも本願発明を適用することが可能で
ある。

【０１００】また、以上の実施の形態例では、各回路基
板あるいは各制御回路の動作のためのプログラム等が書
き込まれた電気的書換可能メモリの具体例としてのフラ
ッシュメモリを用いて説明を行ったが、フラッシュメモ
リに限定されるものではない。

【０１０１】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果が得られる。

【０１０２】（１）第一の発明の多機能装置では、主た
る制御回路が、外部の機器からの書き換えデータを受け
ると共に、書き換え対象となる制御回路へ書き換えデー
タを配送するようにしているため、制御回路上のＲＯＭ
交換といった作業や各制御回路毎のインタフェースを必
要とせずに、必要な制御回路のプログラムを効率良く確
実に更新することが可能になる。

【０１０３】ここで、通信フォーマットのうちの一つで
ある通信速度に関し、主たる制御回路の通信手段と他の
制御回路の通信手段との間で通信速度を変更可能にする
ことで、要求される動作タイミングやＣＰＵの負担の軽
減を図ることができる。

【０１０４】また、通信手段は画像形成の制御に使用す
るものであり、いずれかの制御回路の電気的書換可能メ
モリの書き換えの際に書き換えデータの配送に使用する
ことにより、新たな通信手段を備えることなく、効率よ
く、書き換えデータの配送が可能になる。

【０１０５】（２）第二の発明の多機能装置では、主た
る制御回路以外のいずれかの制御回路は、外部の機器か
らの書き換えデータを受け主たる制御回路に転送し、主
たる制御回路が、他の制御回路から転送された書き換え
データを受けると共に、書き換え対象となる制御回路へ
書き換えデータを配送するため、制御回路上のＲＯＭ交
換といった作業や各制御回路毎のインタフェースを必要
とせずに、必要な制御回路のプログラムを効率良く確実
に更新することが可能になる。また、複数系統の入力手
段を備えることで、効率良くデータの受け渡しが行える
ようになる。

【０１０６】なお、主たる制御回路の通信手段は、他の
制御回路の通信手段の個々の通信フォーマットに合わせ
た通信を行うことにより、複数の制御回路毎に通信フォ
ーマットが異なる場合であっても、制御回路に応じた通
信が可能になる。

【０１０７】ここで、通信フォーマットのうちの一つで
ある通信速度に関し、主たる制御回路の通信手段と他の
制御回路の通信手段との間で通信速度を変更可能にする
ことで、要求される動作タイミングやＣＰＵの負担の軽
減を図ることができる。

【０１０８】また、通信手段は画像形成の制御に使用す
るものであり、いずれかの制御回路の電気的書換可能メ
モリの書き換えの際に書き換えデータの配送に使用す
る、ことにより、新たな通信手段を備えることなく、効
率よく、書き換えデータの配送が可能になる。

【０１０９】（３）第三の発明では、スイッチ手段の指
示により強制的に電気的書換メモリのデータの書き換え
が実現できるため、該電気的書換可能メモリに書き込ま
れたプログラムに不具合があって自動的な書き換えが行
えないような場合であっても、確実な更新が可能にな
る。

【０１１０】（４）第四の発明では、更新されない領域
にブートプログラムがあるため、該電気的書換可能メモ
リのデータの更新を確実に行うことが可能になる。

【図面の簡単な説明】

【図１】本発明の実施の形態例の画像形成装置の電気的
な構成を示す機能ブロック図である。

【図２】本発明の実施の形態例の画像形成装置の機械的
な構成を示す構成図である。

【図３】本発明の実施の形態例の画像形成装置の動作を
示すフローチャートである。

【図４】本発明の実施の形態例で使用する書き換えデー
タの構成を示す説明図である。

【図５】本発明の実施の形態例で使用するフラッシュメ
モリの内部データ構造を示す説明図である。

【図６】本発明の実施の形態例の画像形成装置の電気的
な構成の他の例を示す機能ブロック図である。

【図７】本発明の実施の形態例の画像形成装置の動作の
他の例を示すフローチャートである。

【符号の説明】

１１０画像制御基板（主たる回路基板）１１１ＣＰＵ１１２フラッシュメモリ１１３画像制御部１１４パラレル通信部１１５〜１１７シリアル通信部１１８ＲＡＭ１１９不揮発性メモリ１３０操作部基板１３１ＣＰＵ１３２フラッシュメモリ１３３操作制御部１３４シリアル通信部１３８ＲＡＭ１４０ＡＤＦ基板１４１ＣＰＵ１４２フラッシュメモリ１４３ＡＤＦ部１４４シリアル通信部１４８ＲＡＭ１５０プリンタ基板１５１ＣＰＵ１５２フラッシュメモリ１５３プリンタ制御部１５４シリアル通信部１５８ＲＡＭ

フロントページの続きＦターム(参考） 2H027 EE07 EE08 EE10 5B021 AA01 AA02 AA19 BB04 CC06 NN00 5C062 AB41 AB44 AB53 AC22 AC34 AE16 9A001 BB03 BB04 DD15 HH34 KK42 LL09

Claims

【特許請求の範囲】

【請求項１】ＣＰＵと電気的書換可能メモリと通信手
段とを備えた制御回路を複数有した多機能装置であっ
て、主たる制御回路は、外部の機器からの書き換えデータを
受け、該書き換えデータによって書き換えを行うべき電
気的書換可能メモリを備えた制御回路へ配送する機能を
備えた、ことを特徴とする多機能装置。
【請求項２】ＣＰＵと電気的書換可能メモリと通信手
段とを備えた制御回路を複数有した多機能装置であっ
て、主たる制御回路は、外部の機器からの書き換えデータを
受け、該書き換えデータによって書き換えを行うべき電
気的書換可能メモリを備えた制御回路へ配送する機能を
備え、前記主たる制御回路以外のいずれかの制御回路は、外部
の機器からの書き換えデータを受ける入力手段と、該入
力手段で受けた外部の機器からの書き換えデータを主た
る制御回路に転送する機能とを備えた、ことを特徴とす
る多機能装置。
【請求項３】前記主たる制御回路は、前記他の制御回
路の入力手段で受けた書き換えデータを、該書き換えデ
ータによって書き換えを行うべき電気的書換可能メモリ
を備えた制御回路へ配送する機能を備えた、ことを特徴
とする請求項２記載の多機能装置。
【請求項４】前記主たる制御回路の通信手段は、他の
制御回路の通信手段の個々の通信フォーマットに合わせ
た通信を行う、ことを特徴とする請求項１乃至請求項３
のいずれかに記載の多機能装置。
【請求項５】前記通信手段は画像形成の制御に使用す
るものであり、いずれかの制御回路の電気的書換可能メ
モリの書き換えの際に前記書き換えデータの配送に使用
する、ことを特徴とする請求項１乃至請求項４のいずれ
かに記載の多機能装置。
【請求項６】前記制御回路には電気的書換可能メモリ
のデータ書き換えを指示するためのスイッチ手段を備
え、前記スイッチ手段によりデータ書き換えが指示された場
合には、該制御回路のＣＰＵは電気的書換可能メモリの
データ書き換え待ち状態で待機する、ことを特徴とする
請求項１乃至請求項５のいずれかに記載の多機能装置。
【請求項７】前記電気的書換可能メモリは、データ書
き換えによって更新されない領域にブートプログラムを
備えており、該ブートプログラム内に、前記データの書
き換えのためのプログラムを有する、ことを特徴とする請求項１乃至請求項６のいずれかに記
載の多機能装置。
【請求項８】前記主たる制御回路の通信手段と他の制
御回路の通信手段との間の通信速度は変更可能である、
ことを特徴とする請求項４記載の多機能装置。