JP2001112256A

JP2001112256A - 直流電源回路

Info

Publication number: JP2001112256A
Application number: JP28823899A
Authority: JP
Inventors: Yuji Okamoto; 祐司岡本
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1999-10-08
Filing date: 1999-10-08
Publication date: 2001-04-20

Abstract

(57)【要約】【課題】負荷に並列に電力を供給するの直流電源回路
において、出力電流が小さいときの効率の低下を防止す
る。【解決手段】直流電源回路における出力電流が大きい
場合には、電力変換部３０のＦＥＴ３２のゲートにも
“Ｈ”，“Ｌ”を繰り返す信号が与えられ、該電力変換
部３０と電力変換部２０の両方から負荷１５に電力が供
給される。出力電流が小さい場合には、出力電流検出部
４０により、出力電流に対応する電圧が生成され、比較
回路４３及びＡＮＤゲート４４により、ＦＥＴ３２のゲ
ートに与えられる信号が“Ｌ”に固定され、電力変換部
３０が機能しなくなる。これにより、電力変換部３０で
発生する損失分が低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷に並列接続さ
れた任意数の電力変換部を用い、変換効率の高い電力変
換を行って負荷に電力を供給する直流電源回路に関する
ものである。

【０００２】

【従来の技術】図２は、従来の直流電源回路の構成図で
ある。この電源回路は、一石フォワード型直流電源回路
であり、負極がグランドに接続された直流電源１と、該
直流電源１の正極に一端が接続された平滑コイル２と、
該直流電源１の負極と該コイル２の他端との間に接続さ
れた平滑コンデンサ３と、“Ｈ”，“Ｌ”を繰り返すパ
ルス信号を発生するパルス発生回路４と、例えば２つの
電力変換部５，６とを備え、負荷７に該電力変換部５，
６を介して電力を供給するようになっている。電力変換
部５は、トランスデューサ（以下「トランス」という）
５ａを有している。トランス５ａの１次巻線のホット側
が、コイル２を介して直流電源１に接続され、該１次巻
線のコールド側は、電界効果トランジスタ（以下、ＦＥ
Ｔという）５ｂを介してグランドＧＮＤに接続されてい
る。トランス５ａの２次巻線のホット側は、ダイオード
５ｃのアノードに接続され、該トランス５ａの２次巻線
のコールド側が、ダイオード５ｄのアノードに接続され
ている。ダイオード５ｃ，５ｄのカソードは、平滑コイ
ル５ｅの一端に共通に接続されている。コイル５ｅの他
端は、負荷７の一端に接続されると共に平滑コンデンサ
５ｆの一方の電極に接続されている。コンデンサ５ｆの
他方の電極及び負荷７の他端が、ダイオード５ｄのアノ
ードに接続されている。

【０００３】電力変換部６は、電力変換部５と同様の構
成であり、トランス６ａを有している。トランス６ａの
１次巻線のホット側は、コイル２を介して直流電源１に
並列に接続され、該トランス６ａの１次巻線のコールド
側が、ＦＥＴ６ｂを介してグランドＧＮＤに接続されて
いる。トランス６ａの二次巻線のホット側はダイオード
６ｃのアノードに接続され、該各トランス６ａの２次側
巻線のコールド側がダイオード６ｄのアノードに接続さ
れている。ダイオード６ｃ，６ｄのカソードが平滑コイ
ル６ｅの一端に共通に接続されている。コイル６ｅの他
端は、負荷７の一端に接続されると共に平滑コンデンサ
６ｆの一方の電極に接続されている。コンデンサ６ｆの
他方の電極及び負荷７の他端が、ダイオード６ｄのアノ
ードに接続されている。つまり、電力変換部５と電力変
換部６とは、並列になっている。

【０００４】電力変換部５及び電力変換部６中のＦＥＴ
５ｂ，６ｂのゲートには、パルス発生回路４から共通の
パルス信号が与えられ、該ＦＥＴ５ｂ，６ｂがそのパル
ス信号に同期してオン、オフするようなっている。この
ような構成の直流電源回路では、ＦＥＴ５ｂ，６ｂがオ
ン、オフし、オンしたときのみ直流電源１からの出力さ
れる電流を、トランス５ａ，６ａの１次巻線に流す。こ
れにより、トランス５ａ，６ａの２次巻線に交番する誘
導電圧が生じる。ダイオード５ｂ、６ｂが整流を行い、
電流を負荷７に流す。即ち、電力変換部５，６の両方か
ら、負荷７に直流電力が供給される。電力変換部５，６
の両方から電力供給を行うことにより、各電力変換部
５，６にそれぞれ流れる電流が低減され、損失を減じ、
かつ、各部品の温度上昇を低くしている。これと同時に
変換効率も高くすることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
図２の直流電源回路には、次のような課題があった。図
２の直流電源回路の各電力変換部５，６で発生する損失
は、大きく３つに分けることができる。例えば電力変換
部５では、（ｉ）メインスイッチとなるＦＥＴ５ｂでの
損失、（ii）磁性部品であるトランス５ａ及びコイル５
ｅでの損失、及び（iii)整流回路を構成するダイオード
５ｃ，５ｄでの損失である。以下に、これら（ｉ）〜
（iii)の損失の詳細について説明する。

【０００６】（ｉ）ＦＥＴ５ｂの損失ＦＥＴ５ｂの損失には、該ＦＥＴ５ｂの駆動損失、ＦＥ
Ｔ５ｂの特性と周波数等から決まるスイッチング損失、
及び次の（１）式で示す導通損失Ｐ_Fがある。Ｐ_F＝Ｒ_ds・Ｉ_F ²・Ｄ_ON ・・・（１）但し、Ｒ_ds；ＦＥＴ５ｂのオン抵抗Ｉ_F；ＦＥＴ５ｂのドレイン・ソース電流Ｄ_ON；オンデューティ（ｉ）式から、ＦＥＴ５ｂの導通損失はＦＥＴ５ｂを流
れる電流に伴って増加することが分かる。つまり、ＦＥ
Ｔ５ｂに流れる電流は、直流電源回路の出力電流に比例
するため、ＦＥＴ５ｂの導通損失は、該出力電流の２乗
に比例することが分かる。

【０００７】（ii）トランス５ａ及びコイル５ｅの損
失トランス５ａ及びコイル５ｅの損失には、コア（磁性
体）の特性から決まる鉄損と、次の（２）式で表される
銅損Ｐ_Mとがある。Ｐ_M＝Ｒ_N・Ｉ_N ²・Ｄ_ON ・・・（２）但し、Ｒ_N；巻線抵抗Ｉ_N；巻線電流（２）式から、磁性部品であるトランス５ａの銅損Ｐ_M
は、巻線を流れる電流に依存することが分かる。よっ
て、銅損Ｐ_Mは、出力電流の２乗に比例することが分か
る。

【０００８】（iii) ダイオード５ｃ，５ｄの損失ダイオード５ｃ，５ｄの損失には、次の（３）式で表さ
れる損失Ｐ_Dがある。Ｐ_D＝Ｖ_F・Ｉ_O・Ｄ_ON ・・・（３）但し、Ｖ_F；ダイオードの順方向電圧降下Ｉ_O；出力電流（３）式から、ダイオード５ｃ，５ｄの損失Ｐ_Dは、出
力電流Ｉ_Oに比例することが分かる。

【０００９】ここで、ダイオード５ｃ，５ｄの損失Ｐ_D
は、電力変換部６を並列に接続することで減らすことが
可能であるが、該ダイオード５ｃ，５ｄの損失Ｐ_Dと電
力変換部６のダイオード６ｃ，６ｄでの損失とを合わせ
ると、電力変換部５のみで直流電源回路を構成した場合
の損失と、ほぼ等しくなる。一方、ＦＥＴ５ｂの損失と
磁性部品であるトランス５ａ及びコイル５ｅでの損失と
は、電力変換部６を並列に接続することで低減が可能で
あり、出力電流が大きいときには並列接続した電力変換
部６のＦＥＴ６ｂ、トランス６ａ及びコイル６ｅの損失
と、電力変換部５のＦＥＴ５ｂ、トランス６ａ及びコイ
ル６ｅの損失とを合わせた損失は、電力変換部５のみで
直流電源回路を構成した場合の損失よりも、減じること
が可能である。ところが、これは出力電流が大きい場合
に限り、電力変換部６を並列に接続したことにより、Ｆ
ＥＴ６ｂにおける駆動損失及びスイッチング損失と、磁
性部品であるトランス６ａ及びコイル６ｅの鉄損が増え
ることになり、出力電流が小さい時には直流電源回路の
損失が増え、効率が低下するという、課題があった。

【００１０】

【課題を解決するための手段】本発明は、前記課題を解
決するために、直流電源回路を次のような構成にしてい
る。即ち、直流電源と、一次巻線と２次巻線とを持ち、
該１次巻線が前記直流電源に接続された第１のトランス
デューサ、オン、オフ動作を繰り返し、オンのとき該第
１のトランスデューサの１次巻線に該直流電源からの電
流を流し、オフのとき該電流を遮断する第１のスイッチ
ング素子及び該第１のトランスデューサの２次巻線に接
続された第１の整流回路を有し、該第１の整流回路を介
して負荷に電力を供給する第１の電力変換部と、１次巻
線と２次巻線とを持ち、該１次巻線が前記第１のトラン
スデューサの１次巻線とは並列に前記直流電源に接続さ
れた第２のトランスデューサ、オン、オフ動作を繰り返
し、オンのとき該第２のトランスデューサの１次巻線に
該直流電源からの電流を流し、オフのとき該電流を遮断
する第２のスイッチング素子及び該第２のトランスデュ
ーサの２次巻線に接続された第２の整流回路を有し、該
第２の整流回路を介して負荷に前記第１の電力変換部と
は並列に電力を供給する任意数の第２の電力変換部と、
前記負荷へ出力する出力電流を直接或いは間接的に検出
し、該検出した出力電流の値に基づき該負荷に電力を供
給する前記第２の電力変換部の数を決定し、該負荷に電
力を供給する第２の電力変換部の前記第２のスイッチン
グ素子には、前記オン、オフ動作を行わせ、該負荷に電
力を供給しない第２の電力変換部の前記第２のスイッチ
ング素子は強制的にオフさせる並列制御回路とを、設け
ている。このような構成を採用したことにより、直流電
源回路の出力電流が小さいときには、並列制御回路によ
り、損失の増加になる不要な第２の電力変換部中の第２
のスイッチング素子が強制的にオフ状態にされる。これ
により、この不要な第２の電力変換部に電流が流れなく
なる。従って、前記課題を解決できるのである。

【００１１】

【発明の実施の形態】図１は、本発明の実施形態を示す
直流電源回路の構成図である。この電源回路は、一石フ
ォワード型直流電源回路であり、従来を示す図２と同様
に、負極がグランドに接続された直流電源１１と、該直
流電源１１の正極に一端が接続された平滑コイル１２
と、該直流電源１の負極とコイル１２の他端との間に接
続された平滑コンデンサ１３と、パルス信号を発生する
パルス発生回路１４と、負荷１５に電力を供給する第１
の電力変換部２０及び第２の電力変換部３０とを備える
と共に、新たな並列制御回路４０が設けられている。電
力変換部２０は、第１のトランス２１を有している。ト
ランス２１の１次巻線のホット側は、コイル１２及び並
列制御回路４０を介して直流電源１１の正極に接続さ
れ、該トランス２１の１次巻線のコールド側は、第１の
スイッチング素子であるＦＥＴ２２のドレインに接続さ
れ、該ＦＥＴ２２のソースは、グランドＧＮＤに接続さ
れている。トランス２１の２次巻線のホット側はダイオ
ード２３のアノードに接続され、該トランス２１の２次
巻線のコールド側がダイオード２４のアノードに接続さ
れている。ダイオード２３，２４は、第１の整流回路を
構成するものであり、該各ダイオード２３，２４のカソ
ードが平滑コイル２５の一端に共通に接続されている。
コイル２５の他端は、負荷１５の一端に接続されると共
に平滑コンデンサ２６の一方の電極に接続されている。
コンデンサ２６の他方の電極及び負荷１５の他端が、ダ
イオード２４のアノードに接続されている。

【００１２】電力変換部３０は、電力変換部２０と同様
の構成であり、第２のトランス３１を有している。トラ
ンス３１の１次巻線のホット側は、コイル１２及び並列
制御回路４０を介して直流電源１１に接続され、トラン
ス３１の１次巻線のコールド側が、第２のスイッチング
素子であるＦＥＴ３２のドレインに接続されている。該
ＦＥＴ３２のソースはグランドＧＮＤに接続されてい
る。トランス３１の２次巻線のホット側は、ダイオード
３３のアノードに接続され、該トランス３１の２次側巻
線のコールド側が、ダイオード３４のアノードに接続さ
れている。ダイオード３３，３４は、第２の整流回路を
構成するものであり、該ダイオード３３，３４のカソー
ドが、平滑コイル３５の一端に共通に接続されている。
コイル３５の他端は、負荷１５の一端に接続されると共
に平滑コンデンサ３６の一方の電極に接続されている。
コンデンサ３６の他方の電極及び負荷１５の他端が、ダ
イオード３４のアノードに接続されている。つまり、電
力変換部２０と電力変換部３０とは、並列になってい
る。

【００１３】パルス発生回路１４は、パルス信号をＦＥ
Ｔ２２のゲートに与えると共に、並列制御回路４０に与
える接続になっている。並列制御回路４０は、コンデン
サ１３及びコイル１２の接続点と各トランス２１，３１
の１次巻線との間に接続され、出力電流の検出を行い該
出力電流に対応する電圧を生成する出力電流検出部４１
と、基準電圧生成回路（基準電圧）４２と、出力電流検
出回路４１が生成した電圧と基準電圧生成回路４２が生
成した電圧とを比較し、該出力電流検出回路４１が生成
した電圧が高い場合に“Ｈ”を出力し、該基準電圧生成
回路４２が生成した電圧が低い場合に“Ｌ”を出力する
比較回路４３と、該比較回路４３の出力信号を一方の入
力端子に入力すると共に、他方の入力端子に前記パルス
発生回路１４からのパルス信号を入力する２入力ＡＮＤ
ゲート（ＡＮＤ）４４とで構成されている。

【００１４】図３は、図１の具体的回路例を示す回路図
であり、図１中の要素と共通の要素には共通の符号が付
されている。出力電流検出部４１は、例えば１次巻線の
ホット側がコンデンサ１３及びコイル１２の接続点に接
続され、コールド側が電力変換部２０，３０中のトラン
ス２１，３１の１次巻線のホット側に接続されたトラン
ス４１ａを有している。トランス４１ａの２次巻線のホ
ット側にはダイオード４１ｂのアノードが接続されてい
る。ダイオード４１ｂのカソードには、２つの抵抗４１
ｃ，４１ｄの一端が共通に接続されている。抵抗４１ｃ
の他端は、トランス４１ａの２次巻線のコールド側及び
グランドＧＮＤに接続され、抵抗４１ｄの他端は、コン
デンサ４１ｅの一方の電極に接続されている。コンデン
サ４１ｅの他方の電極はトランス４１ａの２次巻線のコ
ールド側及びグランドＧＮＤに接続されている。

【００１５】比較回路４２は、演算増幅器４２ａと定電
圧源４２ｂとで構成されている。演算増幅器４２ａの非
反転入力端子（＋）は、抵抗４１ｄとコンデンサ４１ｅ
の接続点に接続され、該演算増幅器４２ａの反転入力端
子（−）は、基準電圧生成回路４３に接続されている。
定電圧源４２ｂの一端はグランドＧＮＤに接続され、該
定電圧源４２ｂの他端が演算増幅器４２ａの正極電源端
子Ｖ＋に接続され、該演算増幅器４２ａの負極電源端子
Ｖ−は、グランドＧＮＤに接続されている。演算増幅器
４２ｂの出力端子がＡＮＤゲート４４の一方の入力端子
に接続され、パルス発生回路１４の出力端子がＡＮＤゲ
ート４４の他方の入力端子に接続されている。ＡＮＤゲ
ート４４の出力端子が、ＦＥＴ３２のゲートに接続され
ている。

【００１６】次に、図１及び図３の直流電源回路の動作
を説明する。パルス生成回路１４が発生するパルス信号
が“Ｈ”になると、電力変換部２０中のＦＥＴ２２がオ
ンし、トランス２１の１次巻線に電流を流し、パルス信
号が“Ｌ”になると、該ＦＥＴ２２がオフして該トラン
ス２１の１次巻線の電流を遮断する。よって、パルス信
号に基づきＦＥＴ２２がオン、オフ動作し、トランス２
１の１次巻線には交番する電圧が誘導される。ダイオー
ド２３及び２４は、整流を行い、負荷１５に直流の出力
電流を与える。一方、電力変換部３０中のＦＥＴ３２
は、ＡＮＤゲート４４の出力信号が“Ｈ”のときにオン
し、トランス３１の１次巻線に電流を流し、ＡＮＤゲー
ト４４の出力信号が“Ｌ”になると、オフして該トラン
ス３１の１次巻線の電流を遮断する。よって、ＡＮＤゲ
ート４４の出力信号が“Ｈ”及び“Ｌ”を繰り返すと、
ＦＥＴ３２がオン、オフ動作し、トランス３１の１次巻
線には交番する電圧が誘導される。ダイオード３３及び
３４は、整流を行い、負荷に直流の出力電流を与える。

【００１７】ここで、トランス４１ａの２次巻線には、
直流電源回路の出力電流に比例したパルス電流が流れ
る。このパルス電流が、ダイオード４１ｂ、抵抗４１
ｃ，４１ｄ及びコンデンサ４１ｅによって直流電圧Ｖ_A
に変換され、該電圧Ｖ_Aが抵抗４１ｄとコンデンサ４１
ｅの接続点に現れる。電圧Ｖ_Aは、演算増幅器４２ａに
入力され、基準電圧と比較される。直流電源回路の出力
電流が大きいときは、直流電圧Ｖ_Aが高く、出力電流が
小さいときは該直流電圧Ｖ_Aが低くなる。そして、直流
電圧Ｖ_Aが基準電圧よりも高い時には、演算増幅器４２
ａが“Ｈ”を出力するので、ＡＮＤゲート４４がパルス
発生回路１４が出力したパルス信号と等しい論理の信号
を出力する。よって、電力変換部３０中のＦＥＴ３２
は、パルス信号に同期してオン、オフし、電力変換部３
０と電力変換部２０の両方が、負荷１５へ電力を供給す
る。直流電源回路の出力電流が小さく、直流電圧Ｖ_Aが
基準電圧よりも低いときには、演算増幅器４２ａが
“Ｌ”を出力するので、ＡＮＤゲート４４は“Ｌ”を出
力する。そのため、電力変換部３０中のＦＥＴ３２はオ
フ状態になり、直流電源１１からの電流を遮断し、トラ
ンス３１の１次巻線に電流を流さない。つまり、電力変
換部３０は機能せず、負荷１５には、電力変換部２０か
らのみ電力供給が行われる。

【００１８】以上のように、本実施形態では、トランス
４１ａ、ダイオード４１ｂ、抵抗４１ｃ，４１ｄ及びコ
ンデンサ４１ｅからなり、直流電源回路の出力電流を検
出する出力電流検出部４１と、演算増幅器４２ａを有す
る比較回路４２と、ＡＮＤゲート４４とを有した並列制
御回路４０を備え、出力電流が大きい場合には、両方の
電力変換部２０，３０から負荷１５に電力を供給し、出
力電流が小さい場合には、電力変換部２０のみで負荷１
５に電力を供給する構成にしている。そのため、出力電
流が大きいときには、各部品での損失を低減し、温度上
昇を抑え、直流電源電源回路の効率を高くすることがで
きる。さらに、出力電流が小さい場合には、電力変換部
３０に流れる電流を遮断することになるので、両方の電
力変換部２０，３０を使用することで増加する損失を抑
制でき、結果として直流電源回路の効率の低下を防ぐこ
とができる。

【００１９】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。（１）図４は、直流電源回路の変形例を示す構成図で
あり、図１中の要素と共通の要素には、共通の符号が付
されている。上記実施形態では、電力変換部２０，３０
が２つの場合について説明したが、電力変換部３０をさ
らに任意数増加させてもよい。例えば、図４のように、
トランス５１、ＦＥＴ５２、ダイオード５３，５４、コ
イル５５及びコンデンサ５６とが電力変換部３０と同様
に接続された電力変換部５０を設けた場合には、これに
対応して、基準電圧生成回路６１と比較回路６２とＡＮ
Ｄゲート６３を設けておき、比較回路６１が出力電流検
出部４１で生成した電圧と基準電圧とを比較し、ＡＮＤ
ゲート６３が、パルス発生回路１４の出力するパルス信
号と該比較回路６２の出力信号を入力し、該ＡＮＤゲー
ト６３の出力信号がＦＥＴ５２にゲートに入力される構
成にすればよい。このようにすること、基準電圧４２，
６１の値を変えることにより、電力変換部２０，３０，
５０の並列制御を上記実施形態よりも細かくでき、より
最適な並列数を選定できるようになる。（２）上記実施形態では、フォワード型の直流電源回
路の例を説明したがフォワード型でなくてもよく、ハー
フブリッジ型やフルブリッジ型にも適用が可能である。
さらに、降圧或いは昇圧型のいずれにも適用でき、絶縁
タイプ非絶縁タイプのいずれにも適用が可能である。（３）並列制御回路４０の構成も、ＡＮＤゲート４４
を用いなくてもよく、他の論理ゲートやコンパレータ等
で構成することも可能である。

【００２０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、直流電源と第１の電力変換部と任意数の第２の電
力変換部と並列制御回路とを備え、負荷へ出力する出力
電流を検出し、該検出した出力電流に基づき該負荷に電
力を供給する第２の電力変換部の数を決定し、負荷に電
力を供給しない第２の電力変換部の第２のスイッチング
素子は強制的にオフさせる構成にしている。そのため、
出力電流が大きい場合には、負荷に電力を供給する第１
及び第２の電力変換部の数が増加でき、各電力変換部に
それぞれ流れる電流を低減でき、損失を減じ、かつ、各
部品の温度上昇を低くできる。さらに、出力電流が小さ
い場合には、負荷に電力を供給しない第２の電力変換部
の第２のスイッチング素子におけるスイッチング損失や
駆動損失を減じると共に、該第２の電力変換部の鉄損も
減じることができ、効率の低下を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す直流電源回路の構成図
である。

【図２】従来の直流電源回路の構成図である。

【図３】図１の具体的回路例を示す回路図である。

【図４】直流電源回路の変形例を示す構成図である。

【符号の説明】

１１直流電源１４パルス発生回路１５負荷２０，３０，５０電力変換部２１，３１，５１トランス２２，３２，５２ＦＥＴ２３，２４，３３，３４，５３，５４ダイオード４０並列制御回路４１出力電流検出部４２，６１基準電圧生成回路４３，６２比較回路４４，６３ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】直流電源と、一次巻線と２次巻線とを持ち、該１次巻線が前記直流電
源に接続された第１のトランスデューサ、オン、オフ動
作を繰り返し、オンのとき該第１のトランスデューサの
１次巻線に該直流電源からの電流を流し、オフのとき該
電流を遮断する第１のスイッチング素子及び該第１のト
ランスデューサの２次巻線に接続された第１の整流回路
を有し、該第１の整流回路を介して負荷に電力を供給す
る第１の電力変換部と、１次巻線と２次巻線とを持ち、該１次巻線が前記第１の
トランスデューサの１次巻線とは並列に前記直流電源に
接続された第２のトランスデューサ、オン、オフ動作を
繰り返し、オンのとき該第２のトランスデューサの１次
巻線に該直流電源からの電流を流し、オフのとき該電流
を遮断する第２のスイッチング素子及び該第２のトラン
スデューサの２次巻線に接続された第２の整流回路を有
し、該第２の整流回路を介して負荷に前記第１の電力変
換部とは並列に電力を供給する任意数の第２の電力変換
部と、前記負荷へ出力する出力電流を直接或いは間接的に検出
し、該検出した出力電流の値に基づき該負荷に電力を供
給する前記第２の電力変換部の数を決定し、該負荷に電
力を供給する第２の電力変換部の前記第２のスイッチン
グ素子には、前記オン、オフ動作を行わせ、該負荷に電
力を供給しない第２の電力変換部の前記第２のスイッチ
ング素子は強制的にオフさせる並列制御回路とを、備え
たことを特徴とする直流電源回路。