JP2001110803A - Method for forming oxide film, and method for manufacturing thin-film transistor - Google Patents
Method for forming oxide film, and method for manufacturing thin-film transistorInfo
- Publication number
- JP2001110803A JP2001110803A JP28554799A JP28554799A JP2001110803A JP 2001110803 A JP2001110803 A JP 2001110803A JP 28554799 A JP28554799 A JP 28554799A JP 28554799 A JP28554799 A JP 28554799A JP 2001110803 A JP2001110803 A JP 2001110803A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- oxide film
- semiconductor thin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、各種の半導体装置
に使用される酸化膜の形成方法と、液晶表示装置および
センサーアレイ等に応用される薄膜トランジスタの製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an oxide film used for various semiconductor devices and a method for manufacturing a thin film transistor applied to a liquid crystal display device and a sensor array.
【0002】[0002]
【従来の技術】以下、TEOS(Tetraethyl
orthosilicate:(C2H5O)4Si)を
原料ガスとして用いたプラズマCVD法により形成した
酸化シリコンをゲート酸化膜として用いた、従来の薄膜
トランジスタの例として、液晶表示装置用に開発が進め
られている低温多結晶シリコン薄膜トランジスタ(以
下、「低温Poly−SiTFT」と略記する)を図面
を用いて説明を行う。2. Description of the Related Art Hereinafter, TEOS (Tetraethyl)
Orthosilicate: As a conventional thin film transistor using a silicon oxide formed by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas as a gate oxide film, development for a liquid crystal display device has been advanced. A low-temperature polycrystalline silicon thin film transistor (hereinafter abbreviated as “low-temperature Poly-Si TFT”) will be described with reference to the drawings.
【0003】多結晶シリコン薄膜トランジスタを用いた
10型クラスの大型液晶表示装置は、大面積を必要とす
るため安価なガラス基板が用いられている。しかし、ガ
ラスを基板として用いる場合、その耐熱性が十分でない
ため、比較的低温(おおよそ600℃以下)で薄膜トラ
ンジスタを作製しなくてはならない。従来例として、図
5を参照しながら簡単に説明する。A large-sized liquid crystal display device of the 10-inch class using a polycrystalline silicon thin film transistor requires a large area, and therefore uses an inexpensive glass substrate. However, when glass is used as the substrate, the heat resistance is not sufficient, so that a thin film transistor must be manufactured at a relatively low temperature (about 600 ° C. or lower). A conventional example will be briefly described with reference to FIG.
【0004】この従来例の低温Poly−SiTFTの
製造方法では、まず、ガラス(コーニング#1737
等)基板11の表面に、ガラス基板中の不純物の拡散を
防ぐための酸化シリコンによるアンダーコート膜12
(400nm程度)を設けた基板上に、シラン(SiH
4)を原料ガスとして用いたプラズマCVD法により非
結晶シリコン13を50nm形成する(図5(a))。In this conventional method of manufacturing a low-temperature Poly-Si TFT, first, glass (Corning # 1737) is used.
Etc.) On the surface of the substrate 11, an undercoat film 12 made of silicon oxide for preventing diffusion of impurities in the glass substrate
(About 400 nm) on a substrate provided with silane (SiH
4 ) Amorphous silicon 13 is formed to a thickness of 50 nm by a plasma CVD method using ( 4 ) as a source gas (FIG. 5A).
【0005】次いで、XeClエキシマレーザー15を
照射することにより非結晶シリコンを結晶化し多結晶シ
リコン14を形成する(図5(b))。このときの照射
条件は、非結晶シリコンの膜厚や膜質などの条件にもよ
るが、エネルギー密度が150〜450mJcm-2、照
射回数が1〜500回の範囲で行う。Next, the amorphous silicon is crystallized by irradiating a XeCl excimer laser 15 to form a polycrystalline silicon 14 (FIG. 5B). Irradiation conditions at this time depend on conditions such as the film thickness and film quality of the amorphous silicon, but the energy density is 150 to 450 mJcm -2 and the number of times of irradiation is 1 to 500 times.
【0006】この多結晶シリコンを公知のフォトリソグ
ラフィ・エッチングにより島状にパターニングする(図
5(c))。The polycrystalline silicon is patterned into an island shape by known photolithography and etching (FIG. 5C).
【0007】その後、TEOS(Tetraethyl
orthosilicate:(C 2H5O)4Si)を
原料ガスとして用いたプラズマCVD法により、島状の
多結晶シリコン上に、ゲート絶縁膜51を900Å形成
する(図5(d))。After that, TEOS (Tetraethyl)
orthosilicate: (C TwoHFiveO)FourSi)
By plasma CVD method used as source gas, island-shaped
900 絶 縁 gate insulating film 51 formed on polycrystalline silicon
(FIG. 5D).
【0008】そして、モリブテン・タングステンの合金
(MoW)を用いてゲート電極31を形成し、ゲート絶
縁膜51およびゲート電極31を公知のフォトリソグラ
フィ・エッチングにより島状にパターニングする。そし
て、水素希釈フォスフィン(PH3)のプラズマを生成
し、加速電圧70kV、ドーズ量1015cm-2の条件で
イオンドーピングすることにより、ソース領域32およ
びドレイン領域33を形成する(図5(e))。Then, a gate electrode 31 is formed using a molybdenum-tungsten alloy (MoW), and the gate insulating film 51 and the gate electrode 31 are patterned into an island shape by known photolithography and etching. Then, a hydrogen-diluted phosphine (PH 3 ) plasma is generated, and ion doping is performed under the conditions of an acceleration voltage of 70 kV and a dose of 10 15 cm −2 to form a source region 32 and a drain region 33 (FIG. 5E). )).
【0009】その後、熱処理を行い、注入されたイオン
を活性化する。そして、TEOS(Tetraethy
lorthosilicate:(C2H5O)4Si)
を原料ガスとして用いたプラズマCVD法により層間絶
縁膜34として二酸化シリコン(SiO2)を全面に堆
積し、次にコンタクトホールを形成し、ソース電極35
およびドレイン電極36として例えばアルミニウム(A
l)をスパッタ法により堆積し、その後フォトリソグラ
フィ・エッチングによりパターニングすることにより、
薄膜トランジスタが完成する(図5(f))。Thereafter, heat treatment is performed to activate the implanted ions. And TEOS (Tetraethy)
lorthosilicate: (C 2 H 5 O) 4 Si)
Silicon dioxide (SiO 2 ) is deposited on the entire surface as an interlayer insulating film 34 by a plasma CVD method using as a source gas, a contact hole is formed, and a source electrode 35 is formed.
For example, aluminum (A
l) is deposited by a sputtering method and then patterned by photolithography and etching,
The thin film transistor is completed (FIG. 5F).
【0010】薄膜トランジスタのゲート絶縁膜に、TE
OS(Tetraethylorthosilicat
e:(C2H5O)4Si)を原料ガスとして用いたプラ
ズマCVD法により形成される二酸化シリコンを用いる
例としては、ジャパニーズ・ジャーナル・オブ・アプラ
イド・フィジックス・1992年・第4570ページか
ら第4573ページ(Japanees Journa
l of Applied Physics p.p.
4570〜4573)に記載されている。[0010] TE is used as a gate insulating film of a thin film transistor.
OS (Tetraethylorthosilicate)
As an example of using silicon dioxide formed by a plasma CVD method using e: (C 2 H 5 O) 4 Si) as a source gas, see Japanese Journal of Applied Physics, 1992, p. 4570. Page 4573 (Japanes Journal)
l of Applied Physics p. p.
4570-4573).
【0011】また、酸化膜の形成方法の従来例として、
半導体薄膜上に酸化膜を形成した後に触媒金属を堆積し
600℃以下の酸化雰囲気中で熱処理することを特徴と
する酸化膜の形成方法が、特開平9−45679号公報
に記載されている。As a conventional example of a method of forming an oxide film,
Japanese Patent Application Laid-Open No. 9-45679 describes a method for forming an oxide film, which comprises depositing a catalyst metal after forming an oxide film on a semiconductor thin film, and performing heat treatment in an oxidizing atmosphere at 600 ° C. or lower.
【0012】[0012]
【発明が解決しようとする課題】図5に示す従来の低温
Poly−SiTFTを作製する場合、以下の課題が生
じる。When the conventional low-temperature Poly-Si TFT shown in FIG. 5 is manufactured, the following problems occur.
【0013】図5に示した例では、結晶化によって得ら
れた多結晶シリコン層上に、TEOS(Tetraet
hylorthosilicate:(C2H5O)4S
i)を原料ガスとして用いたプラズマCVD法により、
ゲート絶縁膜として二酸化シリコン層を形成している。
ところが、TEOS(Tetraethylortho
silicate:(C2H5O)4Si)を原料ガスと
して用いたプラズマCVD法により得られる二酸化シリ
コンの膜中には、炭素およびシリコンのダングリングボ
ンドが多く含まれる。その量は、成膜方法、条件、熱処
理の有無による差はあるが、1016cm-3から多い場合
では1019cm-3のオーダーにも達する。これらのダン
グリングボンドはキャリアトラップの原因となり、薄膜
トランジスタの特性だけでなく、素子の信頼性にも大き
な影響を与える。また、プラズマCVD法では、原料ガ
スを分解するプラズマが活性層である多結晶シリコンに
ダメージを与えるため、二酸化シリコン/多結晶シリコ
ン界面に1011〜1012cm-2eV-1オーダーの界面準位
が生じる。その結果、キャリアのトラップおよび散乱が
生じ、薄膜トランジスタの特性が悪化するという問題を
有する。In the example shown in FIG. 5, a TEOS (Tetraet) is formed on a polycrystalline silicon layer obtained by crystallization.
hylorthosilicate: (C 2 H 5 O) 4 S
By the plasma CVD method using i) as a source gas,
A silicon dioxide layer is formed as a gate insulating film.
However, TEOS (Tetraethylortho)
Silicate: A film of silicon dioxide obtained by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas contains many dangling bonds of carbon and silicon. The amount varies depending on the film forming method, conditions, and the presence or absence of heat treatment, but reaches as high as 10 19 cm -3 when the amount is larger than 10 16 cm -3 . These dangling bonds cause carrier traps and have a great effect not only on the characteristics of the thin film transistor but also on the reliability of the device. Further, in the plasma CVD method, since plasma for decomposing a source gas damages polycrystalline silicon as an active layer, an interface state of the order of 10 11 to 10 12 cm −2 eV −1 is present at the silicon dioxide / polycrystalline silicon interface. Place occurs. As a result, there is a problem that carrier trapping and scattering occur and the characteristics of the thin film transistor deteriorate.
【0014】また、酸化膜の形成方法の従来例では、半
導体薄膜表面が酸化膜および触媒金属で覆われているた
め、半導体薄膜と酸素の反応が生じ難く、酸化速度が遅
くなるといる問題を有する。Further, in the conventional method of forming an oxide film, since the surface of the semiconductor thin film is covered with the oxide film and the catalytic metal, there is a problem that the reaction between the semiconductor thin film and oxygen hardly occurs and the oxidation rate is reduced. .
【0015】本発明は、かかる点を鑑み、基板温度を低
く保持したまま、高スループットで、特性に優れた、信
頼性の高い絶縁膜の製造方法および薄膜トランジスタの
製造方法を提供することを目的とする。In view of the foregoing, it is an object of the present invention to provide a method of manufacturing a highly reliable insulating film and a method of manufacturing a thin film transistor having high throughput and excellent characteristics while keeping a substrate temperature low. I do.
【0016】[0016]
【課題を解決するための手段】これらの課題を解決する
ために、本発明の発明者が様々に検討したところ、酸化
膜の形成には酸化を助長する触媒元素を半導体薄膜に添
加することが効果的である。ただし、単に触媒元素を添
加するだけでは酸化膜の形成は進まないので、半導体薄
膜に酸化を助長する触媒元素を添加した後に酸化雰囲気
中で熱処理することにより、また、酸素ラジカルおよび
酸素イオンとの作用を利用することにより、シリコンを
含む半導体薄膜上に良質な熱酸化膜を形成することを特
徴としたものである。Means for Solving the Problems To solve these problems, the inventors of the present invention have made various studies, and found that the formation of an oxide film requires the addition of a catalytic element that promotes oxidation to a semiconductor thin film. It is effective. However, since the formation of an oxide film does not proceed simply by simply adding a catalyst element, heat treatment in an oxidizing atmosphere after addition of a catalyst element that promotes oxidation to a semiconductor thin film can also produce oxygen radicals and oxygen ions. By utilizing the function, a high-quality thermal oxide film is formed on a semiconductor thin film containing silicon.
【0017】また、酸素とシリコンの反応が効率的に生
じるためには、酸化を助長する触媒元素を用いることが
効果的である。ただし、単に触媒元素を半導体薄膜上に
形成するのではなく、触媒元素を半導体薄膜に添加する
ことにより、半導体薄膜表面に良質な熱酸化膜を低温で
効率的に形成することを特長としたものである。In order for the reaction between oxygen and silicon to occur efficiently, it is effective to use a catalytic element that promotes oxidation. However, instead of simply forming a catalytic element on a semiconductor thin film, it is characterized by adding a catalytic element to the semiconductor thin film to efficiently form a high-quality thermal oxide film on the surface of the semiconductor thin film at a low temperature. It is.
【0018】また、本発明の薄膜トランジスタの製造方
法は、前記酸化膜の形成方法を用いて酸化膜を形成する
工程を含むことを特徴としたものである。Further, a method of manufacturing a thin film transistor according to the present invention includes a step of forming an oxide film by using the above-described method of forming an oxide film.
【0019】[0019]
【発明の実施の形態】本発明の請求項1記載の酸化膜の
形成方法は、シリコンを含む半導体薄膜に酸化を助長す
る触媒元素を添加し、600℃以下の少なくとも酸化性
の物質を含む雰囲気中で熱処理することにより、前記シ
リコンを含む半導体薄膜表面に酸化膜を形成する工程を
含むことを特徴としたものである。本発明によれば、基
板温度を低く保持したまま高品質の酸化膜を形成できる
という作用を有する。According to a first aspect of the present invention, there is provided a method for forming an oxide film, wherein a catalytic element for promoting oxidation is added to a semiconductor thin film containing silicon and an atmosphere containing at least an oxidizing substance at 600 ° C. or lower. A step of forming an oxide film on the surface of the silicon-containing semiconductor thin film by performing a heat treatment therein. According to the present invention, it is possible to form a high-quality oxide film while keeping the substrate temperature low.
【0020】本発明の請求項2記載の酸化膜の形成方法
は、シリコンを含む半導体薄膜に酸化を助長する触媒元
素を添加し、少なくとも酸素ラジカルおよび酸素イオン
を含むプラズマ雰囲気中に放置することにより、前記シ
リコンを含む半導体薄膜表面に酸化膜を形成する工程を
含むことを特徴としたものである。本発明によれば、励
起されたエネルギーの高い酸素原子による反応を利用す
るので基板温度をより低く保持したまま高品質の酸化膜
を形成できるという作用を有する。According to a second aspect of the present invention, there is provided a method of forming an oxide film, comprising adding a catalytic element for promoting oxidation to a semiconductor thin film containing silicon and leaving it in a plasma atmosphere containing at least oxygen radicals and oxygen ions. Forming an oxide film on the surface of the semiconductor thin film containing silicon. According to the present invention, since a reaction by excited oxygen atoms having high energy is used, a high quality oxide film can be formed while the substrate temperature is kept lower.
【0021】本発明の請求項3記載の酸化膜の形成方法
は、ハロゲン元素を含む雰囲気中で熱処理することによ
り、前記酸化を助長する触媒元素をゲッタリングする工
程を含むことを特徴とする請求項1および2記載の酸化
膜の形成方法である。本発明によれば、酸化膜の形成後
に触媒元素による汚染を除去できるため、基板温度を低
く保持したまま高品質で信頼性の高い酸化膜を形成でき
るという作用を有する。According to a third aspect of the present invention, there is provided a method of forming an oxide film, comprising a step of performing heat treatment in an atmosphere containing a halogen element to getter the catalyst element which promotes the oxidation. Item 3 is a method for forming an oxide film according to Item 1 or 2. According to the present invention, contamination due to a catalytic element can be removed after the formation of an oxide film, so that a high-quality and highly reliable oxide film can be formed while the substrate temperature is kept low.
【0022】本発明の請求項4記載の酸化膜の形成方法
は、酸化を助長する触媒元素を添加する方法が、加速さ
れた触媒元素を含むイオンを注入する方法であることを
特長とする請求項1、2および3記載の酸化膜の形成方
法である。本発明によれば、触媒元素を半導体薄膜中に
添加するので、基板温度を低く保持したまま高品質の酸
化膜を高スループットで形成できるという作用を有す
る。According to a fourth aspect of the present invention, there is provided a method for forming an oxide film, wherein the method of adding a catalytic element for promoting oxidation is a method of implanting ions containing an accelerated catalytic element. Item 4. A method for forming an oxide film according to items 1, 2 and 3. According to the present invention, since the catalytic element is added to the semiconductor thin film, it has an effect that a high-quality oxide film can be formed at a high throughput while keeping the substrate temperature low.
【0023】本発明の請求項5記載の薄膜トランジスタ
の製造方法は、絶縁性基板上に、チャネル領域とドナー
またはアクセプタとなる不純物を含有するソース・ドレ
イン領域からなるシリコンを含む半導体薄膜とゲート絶
縁膜とゲート電極とソース・ドレイン電極を少なくとも
有する薄膜トランジスタであって、前記シリコンを含む
半導体薄膜に酸化を助長する触媒元素を添加し、600
℃以下の少なくとも酸化性の物質を含む雰囲気中で熱処
理することにより、前記シリコンを含む半導体薄膜表面
に酸化膜を形成する工程を含むことを特徴としたもので
ある。本発明によれば、基板温度を低く保持したまま性
能の優れた薄膜トランジスタを製造できるという作用を
有する。According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: a semiconductor thin film containing silicon comprising a channel region and a source / drain region containing an impurity serving as a donor or an acceptor; A thin film transistor having at least a gate electrode and a source / drain electrode, wherein a catalytic element for promoting oxidation is added to the silicon-containing semiconductor thin film;
A step of forming an oxide film on the surface of the semiconductor thin film containing silicon by performing a heat treatment in an atmosphere containing at least an oxidizing substance at a temperature of not more than ° C. According to the present invention, there is an effect that a thin film transistor having excellent performance can be manufactured while keeping the substrate temperature low.
【0024】本発明の請求項6記載の薄膜トランジスタ
の製造方法は、絶縁性基板上に、チャネル領域とドナー
またはアクセプタとなる不純物を含有するソース・ドレ
イン領域からなるシリコンを含む半導体薄膜とゲート絶
縁膜とゲート電極とソース・ドレイン電極を少なくとも
有する薄膜トランジスタであって、前記シリコンを含む
半導体薄膜に酸化を助長する触媒元素を添加し、少なく
とも酸素ラジカルおよび酸素イオンを含むプラズマ雰囲
気中に放置することにより、前記シリコンを含む半導体
薄膜表面に酸化膜を形成する工程を含むことを特徴とし
たものである。本発明によれば、励起されたエネルギー
の高い酸素原子による反応を利用するので基板温度をよ
り低く保持したまま性能の優れた薄膜トランジスタを製
造できるという作用を有する。According to a sixth aspect of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: a semiconductor thin film containing silicon comprising a channel region and a source / drain region containing an impurity serving as a donor or an acceptor; And a thin film transistor having at least a gate electrode and a source / drain electrode, by adding a catalytic element that promotes oxidation to the semiconductor thin film containing silicon and leaving it in a plasma atmosphere containing at least oxygen radicals and oxygen ions, A step of forming an oxide film on the surface of the semiconductor thin film containing silicon. According to the present invention, since a reaction by excited oxygen atoms having high energy is used, it has an effect that a thin film transistor having excellent performance can be manufactured while keeping the substrate temperature lower.
【0025】本発明の請求項7記載の薄膜トランジスタ
の製造方法は、シリコンを含む半導体薄膜に酸化を助長
する触媒元素を添加する前に、前記シリコンを含む半導
体薄膜上に酸化膜を形成する工程を含むことを特長とす
る請求項5および6記載の薄膜トランジスタの製造方法
である。本発明によれば、前記シリコンを含む半導体薄
膜上に形成した酸化膜がバッファ層として働くため、前
記シリコンを含む半導体薄膜は酸化を助長する触媒元素
の添加により生じるダメージを受けないという作用を有
する。In the method of manufacturing a thin film transistor according to a seventh aspect of the present invention, a step of forming an oxide film on the silicon-containing semiconductor thin film before adding a catalytic element promoting oxidation to the silicon-containing semiconductor thin film is performed. 7. The method of manufacturing a thin film transistor according to claim 5, wherein the method includes: According to the present invention, since the oxide film formed on the semiconductor thin film containing silicon functions as a buffer layer, the semiconductor thin film containing silicon has an effect of not being damaged by addition of a catalyst element that promotes oxidation. .
【0026】本発明の請求項8記載の薄膜トランジスタ
の製造方法は、ハロゲン元素を含む雰囲気中で熱処理す
ることにより、前記酸化を助長する触媒元素をゲッタリ
ングする工程を含むことを特徴とする請求項5、6およ
び7記載の薄膜トランジスタの製造方法である。本発明
によれば、酸化膜の形成後に触媒元素による汚染を除去
できるため、基板温度を低く保持したまま信頼性の高い
薄膜トランジスタを製造できるという作用を有する。According to a eighth aspect of the present invention, the method of manufacturing a thin film transistor includes a step of gettering the catalytic element which promotes the oxidation by performing a heat treatment in an atmosphere containing a halogen element. 8. A method for manufacturing a thin film transistor according to 5, 6, and 7. According to the present invention, contamination due to a catalytic element can be removed after the formation of an oxide film, so that a highly reliable thin film transistor can be manufactured while keeping the substrate temperature low.
【0027】本発明の請求項9記載の薄膜トランジスタ
の製造方法は、酸化を助長する触媒元素を添加する方法
が、加速された触媒元素を含むイオンを注入する方法で
あることを特長とする請求項5、6、7、および8記載
の酸化膜の形成方法である。本発明によれば、触媒元素
を半導体薄膜中に添加するので、基板温度を低く保持し
たまま信頼性の高い薄膜トランジスタを高スループット
で製造できるという作用を有する。According to a ninth aspect of the present invention, in the method of manufacturing a thin film transistor, the method of adding a catalytic element that promotes oxidation is a method of implanting ions containing the accelerated catalytic element. 9. The method for forming an oxide film according to 5, 6, 7, and 8. According to the present invention, since a catalytic element is added to a semiconductor thin film, a highly reliable thin film transistor can be manufactured with high throughput while maintaining a low substrate temperature.
【0028】以下、本発明の実施の形態について具体的
に説明する。Hereinafter, embodiments of the present invention will be specifically described.
【0029】(実施の形態1)図1は本発明の第1の実
施の形態の酸化膜の形成方法を説明するための工程断面
図であり、以下順を追って説明する。(Embodiment 1) FIG. 1 is a process sectional view for explaining a method of forming an oxide film according to a first embodiment of the present invention, and will be described in order.
【0030】まず、ガラス(コーニング#1737等)
基板11の表面に、ガラス基板中の不純物の拡散を防ぐ
ための酸化シリコンによるアンダーコート膜12(40
0nm程度)を設けた基板上に、例えばシラン(SiH
4)を原料ガスとして用いたプラズマCVD法により非
結晶シリコン13を30nm〜200nm形成する(図
1(a))。First, glass (Corning # 1737, etc.)
An undercoat film 12 (40) of silicon oxide is formed on the surface of the substrate 11 to prevent diffusion of impurities in the glass substrate.
For example, silane (SiH
4 ) Amorphous silicon 13 is formed to a thickness of 30 nm to 200 nm by a plasma CVD method using 4 ) as a source gas (FIG. 1A).
【0031】次いで、レーザーとして例えば、XeCl
エキシマレーザー15を照射することにより非結晶シリ
コンを結晶化し多結晶シリコン14を形成する(図1
(b))。このときの照射条件は、非結晶シリコンの膜
厚や膜質などの条件にもよるが、エネルギー密度が15
0〜450mJcm-2、照射回数が1〜500回の範囲
で行う。Next, as a laser, for example, XeCl
Irradiation with an excimer laser 15 crystallizes amorphous silicon to form polycrystalline silicon 14.
(B)). The irradiation conditions at this time depend on the conditions such as the film thickness and film quality of the amorphous silicon, but the energy density is 15%.
The irradiation is performed in the range of 0 to 450 mJcm -2 and the number of irradiations is in the range of 1 to 500 times.
【0032】次いで、酸化を助長する触媒元素として例
えば白金(Pt)イオンをイオン注入法により多結晶シ
リコンに添加する(図1(c))。このときの添加イオ
ン濃度は1.0×1017cm-3〜1.0×1023cm-3
の範囲で行う。Next, for example, platinum (Pt) ions as a catalyst element for promoting oxidation are added to polycrystalline silicon by an ion implantation method (FIG. 1C). The concentration of the added ions at this time is 1.0 × 10 17 cm −3 to 1.0 × 10 23 cm −3.
Perform within the range.
【0033】その後、例えば200℃の酸素雰囲気中で
熱処理することにより膜厚が2nm〜120nmの酸化
膜を形成する(図1(d))。Thereafter, an oxide film having a thickness of 2 nm to 120 nm is formed by performing a heat treatment in an oxygen atmosphere at 200 ° C., for example (FIG. 1D).
【0034】多結晶シリコンに注入された白金の触媒と
しての作用により、200℃という低温の熱処理により
1分あたり0.9nmの酸化膜が形成できた。また、界
面準位密度は多結晶シリコンのミッドギャップ付近で
6.2×1011cm-2eV-1であり、プラズマCVD法
により形成される絶縁膜と多結晶シリコンの界面に存在
する界面準位密度に比べると低いレベルである。このこ
とは、本実施の形態により形成した酸化膜が、薄膜トラ
ンジスタのゲート絶縁膜として利用するのに十分な界面
特性を有していることを示している。By the action of the platinum injected into the polycrystalline silicon as a catalyst, an oxide film having a thickness of 0.9 nm per minute could be formed by heat treatment at a low temperature of 200 ° C. The interface state density is 6.2 × 10 11 cm −2 eV −1 near the mid-gap of the polycrystalline silicon, and the interface state density existing at the interface between the insulating film formed by the plasma CVD method and the polycrystalline silicon. This is a lower level than the density. This indicates that the oxide film formed according to this embodiment has sufficient interface characteristics to be used as a gate insulating film of a thin film transistor.
【0035】なお、本実施の形態1では、触媒作用によ
り酸化膜を形成した後に生じる触媒元素を残している
が、ハロゲン元素を含む化合物として例えば、HCl、
HF、NF3、HBr、Cl2、ClF3、BCl3、
F2、Br等を含む雰囲気中で600℃以下の温度で加
熱処理することにより取り除いてもよい。In the first embodiment, the catalytic element generated after forming the oxide film by the catalytic action is left. However, as a compound containing a halogen element, for example, HCl,
HF, NF 3 , HBr, Cl 2 , ClF 3 , BCl 3 ,
It may be removed by heat treatment at a temperature of 600 ° C. or lower in an atmosphere containing F 2 , Br, or the like.
【0036】また、本実施の形態1では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を注入した
が、触媒元素を注入する前に多結晶シリコン上にバッフ
ァ層となる酸化膜を形成してもよい。そのバッファ層を
形成しておくことにより、触媒元素イオンの注入時に生
じる多結晶シリコンへのダメージを低減できるという利
点がある。In the first embodiment, the catalyst element which promotes oxidation is injected after the polycrystalline silicon is formed. However, before the catalyst element is injected, an oxide film serving as a buffer layer is formed on the polycrystalline silicon. May be. By forming the buffer layer in advance, there is an advantage that damage to polycrystalline silicon caused at the time of implanting catalytic element ions can be reduced.
【0037】また、本実施の形態1では酸化膜を形成す
る場合の下地として、プラズマCVD法による非結晶シ
リコンを用いたが、プラズマCVD法以外の減圧CVD
法やスパッタ法等で形成してもよい。また、非結晶シリ
コン以外にも微結晶シリコンや多結晶または単結晶シリ
コンを出発物質として用いてもよい。また、公知のフォ
トリソグラフィ工程およびエッチング工程を使用して所
望の形状に加工されていてもよい。In the first embodiment, amorphous silicon formed by plasma CVD is used as a base when an oxide film is formed.
It may be formed by a method or a sputtering method. Alternatively, microcrystalline silicon, polycrystalline, or single-crystal silicon may be used as a starting material in addition to amorphous silicon. Further, it may be processed into a desired shape using a known photolithography step and etching step.
【0038】また、本実施の形態1ではアンダーコート
膜として、酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよく、また、アンダーコート膜を形成
しなくてもよい。Although silicon oxide is used as the undercoat film in the first embodiment, an insulating film such as silicon nitride may be used, or the undercoat film may not be formed.
【0039】また、本実施の形態1ではレーザーとし
て、XeClエキシマレーザーを用いたが、他のAr
F,KrF等のエキシマレーザやアルゴンレーザを用い
てもよい。In the first embodiment, a XeCl excimer laser is used as a laser.
An excimer laser such as F or KrF or an argon laser may be used.
【0040】また、本実施の形態1では酸化を助長する
触媒元素として白金を用いたが、パラジウムや銅等を用
いてもよい。In the first embodiment, platinum is used as a catalyst element that promotes oxidation, but palladium, copper, or the like may be used.
【0041】また、本実施の形態1では酸化を助長する
元素の添加方法としてイオン注入法を用いたが、イオン
ドーピング法やFIB法(イオンフォーカスビーム法)
等を用いてもよい。In the first embodiment, an ion implantation method is used as a method for adding an element that promotes oxidation. However, an ion doping method or a FIB method (ion focus beam method) is used.
Etc. may be used.
【0042】また、本実施の形態1では200℃の酸素
雰囲気中で熱処理したが、温度は600℃以下であれば
よく、また酸化窒素雰囲気やオゾン雰囲気中などの酸化
性の物質が含まれる雰囲気中で有ればよい。In the first embodiment, the heat treatment is performed in an oxygen atmosphere at 200 ° C., but the temperature may be 600 ° C. or less, and an atmosphere containing an oxidizing substance such as a nitrogen oxide atmosphere or an ozone atmosphere. It only has to be inside.
【0043】また、本実施の形態1では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を添加した
が、非結晶シリコンに触媒元素を添加した後に多結晶シ
リコンを形成してもよい。In the first embodiment, the catalyst element that promotes oxidation is added after polycrystalline silicon is formed. However, polycrystalline silicon may be formed after adding the catalyst element to amorphous silicon.
【0044】(実施の形態2)図2は本発明の第2の実
施の形態の酸化膜の形成方法を説明するための工程断面
図であり、以下順を追って説明する。(Embodiment 2) FIG. 2 is a process sectional view for illustrating a method of forming an oxide film according to a second embodiment of the present invention, and will be described in order.
【0045】実施の形態1と同様にして基板上にシリコ
ンを含む半導体薄膜として例えば多結晶シリコン14を
形成する(図2(a)、(b))。次いで、酸化を助長
する触媒元素として例えば白金(Pt)イオンをイオン
注入法により多結晶シリコンに添加する(図2
(c))。このときの添加イオン濃度は1.0×1017
cm-3〜1.0×1023cm-3の範囲で行う。その後、
プラズマCVD装置を用いて酸素プラズマ雰囲気を作
り、その中に試料を放置し、多結晶シリコン上に膜厚が
2nmから120nmの酸化膜を形成する(図2
(d))。As in the first embodiment, for example, polycrystalline silicon 14 is formed on a substrate as a semiconductor thin film containing silicon (FIGS. 2A and 2B). Next, for example, platinum (Pt) ion as a catalyst element for promoting oxidation is added to polycrystalline silicon by an ion implantation method (FIG. 2).
(C)). The added ion concentration at this time was 1.0 × 10 17
It is performed in a range of cm −3 to 1.0 × 10 23 cm −3 . afterwards,
An oxygen plasma atmosphere is created using a plasma CVD apparatus, the sample is left in the atmosphere, and an oxide film having a thickness of 2 nm to 120 nm is formed on polycrystalline silicon (FIG. 2).
(D)).
【0046】多結晶シリコンに注入された白金の触媒と
しての作用により、1分あたり1.8nmの酸化膜が形
成できた。また、界面準位密度は多結晶シリコンのミッ
ドギャップ付近で7.4×1011cm-2eV-1であり、
プラズマCVD法により形成される絶縁膜と多結晶シリ
コンの界面に存在する界面準位密度に比べると低いレベ
ルである。このことは、本実施の形態により形成した酸
化膜が、薄膜トランジスタのゲート絶縁膜として利用す
るのに十分な界面特性を有していることを示している。By the action of the platinum injected into the polycrystalline silicon as a catalyst, an oxide film having a thickness of 1.8 nm was formed per minute. The interface state density is 7.4 × 10 11 cm −2 eV −1 near the mid-gap of polycrystalline silicon,
This level is lower than the interface state density existing at the interface between the insulating film and the polycrystalline silicon formed by the plasma CVD method. This indicates that the oxide film formed according to this embodiment has sufficient interface characteristics to be used as a gate insulating film of a thin film transistor.
【0047】なお、本実施の形態2では、触媒作用によ
り酸化膜を形成した後に生じる触媒元素を残している
が、ハロゲン元素を含む化合物として例えば、HCl、
HF、NF3、HBr、Cl2、ClF3、BCl3、
F2、Br等を含む雰囲気中で600℃以下の温度で熱
処理することにより取り除いてもよい。In the second embodiment, the catalytic element generated after the oxide film is formed by the catalytic action is left. However, as a compound containing a halogen element, for example, HCl,
HF, NF 3 , HBr, Cl 2 , ClF 3 , BCl 3 ,
It may be removed by performing a heat treatment at a temperature of 600 ° C. or less in an atmosphere containing F 2 , Br, or the like.
【0048】また、本実施の形態2では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を注入した
が、触媒元素を注入する前に多結晶シリコン上にバッフ
ァ層となる酸化膜を形成してもよい。そのバッファ層を
形成しておくことにより、触媒元素イオンの注入時に生
じる多結晶シリコンへのダメージを低減できるという利
点がある。Further, in the second embodiment, after the polycrystalline silicon is formed, a catalytic element for promoting oxidation is injected. However, before the catalytic element is injected, an oxide film serving as a buffer layer is formed on the polycrystalline silicon. May be. By forming the buffer layer in advance, there is an advantage that damage to polycrystalline silicon caused at the time of implanting catalytic element ions can be reduced.
【0049】また、本実施の形態2では熱酸化膜を形成
する場合の下地として、プラズマCVD法による非結晶
シリコンを用いたが、プラズマCVD法以外の減圧CV
D法やスパッタ法等で形成してもよい。また、非結晶シ
リコン以外にも微結晶シリコンや多結晶または単結晶シ
リコンを出発物質として用いてもよい。また、公知のフ
ォトリソグラフィ工程およびエッチング工程を使用して
所望の形状に加工されていてもよい。In the second embodiment, amorphous silicon formed by a plasma CVD method is used as a base when a thermal oxide film is formed.
It may be formed by the D method or the sputtering method. Alternatively, microcrystalline silicon, polycrystalline, or single-crystal silicon may be used as a starting material in addition to amorphous silicon. Further, it may be processed into a desired shape using a known photolithography step and etching step.
【0050】また、本実施の形態2ではアンダーコート
膜として、酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよく、また、アンダーコート膜を形成
しなくてもよい。Although silicon oxide is used as the undercoat film in the second embodiment, an insulating film such as silicon nitride may be used, or the undercoat film may not be formed.
【0051】また、本実施の形態2ではレーザーとし
て、XeClエキシマレーザーを用いたが、他のAr
F,KrF等のエキシマレーザやアルゴンレーザを用い
てもよい。In the second embodiment, the XeCl excimer laser is used as the laser.
An excimer laser such as F or KrF or an argon laser may be used.
【0052】また、本実施の形態2では酸化を助長する
触媒元素として白金を用いたが、パラジウムや銅等を用
いてもよい。In the second embodiment, platinum is used as a catalyst element for promoting oxidation, but palladium or copper may be used.
【0053】また、本実施の形態2では酸化を助長する
元素の添加方法としてイオン注入法を用いたが、イオン
ドーピング法やFIB法(イオンフォーカスビーム法)
等を用いてもよい。In the second embodiment, an ion implantation method is used as a method for adding an element that promotes oxidation, but an ion doping method or a FIB method (an ion focus beam method) is used.
Etc. may be used.
【0054】また、本実施の形態2では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を添加した
が、非結晶シリコンに触媒元素を添加した後に多結晶シ
リコンを形成してもよい。In the second embodiment, a catalyst element for promoting oxidation is added after polycrystalline silicon is formed. However, polycrystalline silicon may be formed after adding a catalyst element to amorphous silicon.
【0055】また、本実施の形態2では、プラズマCV
D装置を用いて酸素プラズマ雰囲気を作ったが、光など
により酸素を励起させ酸素ラジカル雰囲気を作ってもよ
いし、また、ECR−CVD装置やリモートプラズマCV
D装置などを用いて酸素ラジカル、酸素イオン雰囲気を
作ってもよい。また、酸素ラジカル、酸素イオン雰囲気
に窒素イオンやアルゴンイオン等が含まれていてもよ
い。In the second embodiment, the plasma CV
Although an oxygen plasma atmosphere was created using the D apparatus, oxygen may be excited by light or the like to create an oxygen radical atmosphere, or an ECR-CVD apparatus or a remote plasma CV
An oxygen radical or oxygen ion atmosphere may be created using a D apparatus or the like. Further, nitrogen ions, argon ions, or the like may be contained in an oxygen radical or oxygen ion atmosphere.
【0056】(実施の形態3)図3は本発明の第3の実
施の形態の薄膜トランジスタの形成方法を説明するため
の工程断面図であり、以下順を追って説明する。(Embodiment 3) FIG. 3 is a process sectional view for illustrating a method of forming a thin film transistor according to a third embodiment of the present invention, and will be described in order.
【0057】まず、ガラス(コーニング#1737等)
基板の表面に、ガラス基板中の不純物の拡散を防ぐため
の酸化シリコンによるアンダーコート膜12(400n
m程度)を設けた基板11上に、実施の形態1と同様の
方法で多結晶シリコン14を形成し、この多結晶シリコ
ンを公知のフォトリソグラフィ・エッチングにより島状
にパターニングする(図3(a))。First, glass (Corning # 1737 etc.)
On the surface of the substrate, an undercoat film 12 (400 nm) made of silicon oxide for preventing diffusion of impurities in the glass substrate.
Polycrystalline silicon 14 is formed on substrate 11 provided with (about m) by the same method as in the first embodiment, and this polycrystalline silicon is patterned into an island shape by known photolithography etching (FIG. 3A )).
【0058】そして、酸化を助長する触媒元素として例
えば白金イオンをイオン注入法により多結晶シリコンに
添加する(図3(b))。このときの添加イオン濃度は
1.0×1017cm-3〜1.0×1023cm-3の範囲で
行う。Then, for example, platinum ion as a catalyst element for promoting oxidation is added to polycrystalline silicon by an ion implantation method (FIG. 3B). The concentration of the added ions at this time is in the range of 1.0 × 10 17 cm −3 to 1.0 × 10 23 cm −3 .
【0059】その後、例えば200℃の酸素雰囲気中で
熱処理することにより、島状の多結晶シリコン上に、ゲ
ート絶縁膜として高品質な酸化膜18をおおよそ900
Å形成し、温度600℃においてHClガスを含む雰囲
気中で1時間熱処理することにより残った白金を除去す
る(図3(c))。Thereafter, a high-quality oxide film 18 as a gate insulating film is formed on the island-like polycrystalline silicon by heat treatment in an oxygen atmosphere at, for example, 200 ° C. for about 900 minutes.
(4) The formed platinum is heat-treated at 600 ° C. for 1 hour in an atmosphere containing HCl gas to remove the remaining platinum (FIG. 3C).
【0060】その後、例えばモリブテン・タングステン
の合金(MoW)を用いてゲート電極31を形成し、酸
化膜18およびゲート電極31を公知のフォトリソグラ
フィ・エッチングにより島状にパターニングする。Thereafter, a gate electrode 31 is formed using, for example, an alloy of molybdenum and tungsten (MoW), and the oxide film 18 and the gate electrode 31 are patterned into an island shape by known photolithography and etching.
【0061】そして、水素希釈フォスフィン(PH3)
のプラズマを生成し、加速電圧70kV、ドーズ量10
15cm-2の条件でイオンドーピングすることにより、ソ
ース領域32およびドレイン領域33を形成する(図3
(d))。Then, hydrogen-diluted phosphine (PH 3 )
Plasma at an accelerating voltage of 70 kV and a dose of 10
The source region 32 and the drain region 33 are formed by ion doping under the condition of 15 cm −2 (FIG. 3).
(D)).
【0062】その後、例えばRTA(Rapid Th
ermal Anneal)により局所的な加熱を行
い、注入されたイオンを活性化する。そして、例えばT
EOS(Tetraethylorthosilica
te:(C2H5O)4Si)を原料ガスとして用いたプ
ラズマCVD法により層間絶縁膜34として二酸化シリ
コン(SiO2)を全面に堆積し、次にコンタクトホー
ルを形成し、ソース電極35およびドレイン電極36と
して例えばアルミニウム(Al)をスパッタ法により堆
積し、その後フォトリソグラフィ・エッチングによりパ
ターニングすることにより、薄膜トランジスタが完成す
る(図3(e))。Thereafter, for example, RTA (Rapid Th)
In this case, local heating is performed by thermal annealing to activate the implanted ions. And, for example, T
EOS (Tetraethylorthosilica)
te: Silicon dioxide (SiO 2 ) is deposited on the entire surface as an interlayer insulating film 34 by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas, then a contact hole is formed, and a source electrode 35 is formed. For example, aluminum (Al) is deposited as a drain electrode 36 by a sputtering method, and then patterned by photolithography and etching to complete a thin film transistor (FIG. 3E).
【0063】本実施の形態3の製造方法により得られる
TFTのサブスレッショルドスイング(S値)は0.2
5V/decadeであり、プラズマCVD法を用いて
ゲート絶縁膜を形成した場合よりも特性が優れている。The sub-threshold swing (S value) of the TFT obtained by the manufacturing method of the third embodiment is 0.2
5 V / decade, which is superior to the case where a gate insulating film is formed by a plasma CVD method.
【0064】なお、本実施の形態3では、ゲート絶縁膜
として、多結晶シリコン上に酸化膜を1層だけ形成した
が、ゲート絶縁膜は必ずしも1層である必要はない。本
実施の形態3に記載の酸化膜の膜厚を薄くして他の絶縁
膜を積層することによってゲート酸化膜形成工程のスル
ープットを上げてもよい。例えば実施の形態3の方法を
用いて形成した酸化膜(おおよそ100Å)上にTEO
S−CVD法、NCVD法、ECR−CVD法またはリ
モートプラズマCVD法等を用いて絶縁膜を形成するこ
とによりできる積層構造であってもよい。このとき、酸
化膜上に形成する絶縁膜は、SiO2、SiNx,TaO
x等を用いることができる。In the third embodiment, only one oxide film is formed on polycrystalline silicon as the gate insulating film, but the gate insulating film is not necessarily required to be one layer. The throughput of the gate oxide film forming step may be increased by reducing the thickness of the oxide film described in Embodiment 3 and stacking another insulating film. For example, TEO is formed on an oxide film (approximately 100 °) formed by using the method of the third embodiment.
A stacked structure formed by forming an insulating film using an S-CVD method, an NCVD method, an ECR-CVD method, a remote plasma CVD method, or the like may be used. At this time, the insulating film formed on the oxide film is made of SiO 2 , SiN x , TaO.
x or the like can be used.
【0065】また、本実施の形態3では酸化を助長する
触媒元素として白金を用いたが、パラジウムや銅等を用
いてもよい。In the third embodiment, platinum is used as a catalyst element for promoting oxidation, but palladium or copper may be used.
【0066】また、本実施の形態3では酸化を助長する
元素の添加方法としてイオン注入法を用いたが、イオン
ドーピング法やFIB法(イオンフォーカスビーム法)
等を用いてもよい。In the third embodiment, an ion implantation method is used as a method for adding an element that promotes oxidation. However, an ion doping method or a FIB method (ion focus beam method) is used.
Etc. may be used.
【0067】また、本実施の形態3では200℃の酸素
雰囲気中で熱処理したが、温度は600℃以下であれば
よく、また酸化窒素雰囲気やオゾン雰囲気中などの酸化
性の物質が含まれる雰囲気中で有ればよい。In the third embodiment, the heat treatment is performed in an oxygen atmosphere at 200 ° C., but the temperature may be 600 ° C. or less, and an atmosphere containing an oxidizing substance such as a nitrogen oxide atmosphere or an ozone atmosphere. It only has to be inside.
【0068】また、本実施の形態3では、酸化膜を形成
後に残った白金を除去したが、白金をゲート電極として
用いてもよいし、また、ゲート電極の一部として用いて
もよい。また、ハロゲン元素を含む化合物としてHCl
ガスを用いて白金を除去する例を示したが、それ以外の
ガスとして、HF、NF3、HBr、Cl2、ClF3、
BCl3、F2、Br等を含む雰囲気中で600℃以下の
温度で熱処理することにより取り除いてもよい。In the third embodiment, the platinum remaining after forming the oxide film is removed. However, platinum may be used as the gate electrode or may be used as a part of the gate electrode. Further, HCl is used as a compound containing a halogen element.
Although an example in which platinum is removed using a gas has been described, HF, NF 3 , HBr, Cl 2 , ClF 3 ,
It may be removed by heat treatment at a temperature of 600 ° C. or less in an atmosphere containing BCl 3 , F 2 , Br, or the like.
【0069】また、本実施の形態3では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を注入した
が、触媒元素を注入する前に多結晶シリコン上にバッフ
ァ層となる酸化膜を形成してもよい。そのバッファ層を
形成しておくことにより、触媒元素イオンの注入時に生
じる多結晶シリコンへのダメージを低減できるという利
点がある。In the third embodiment, a catalyst element for promoting oxidation is implanted after polycrystalline silicon is formed. However, an oxide film serving as a buffer layer is formed on polycrystalline silicon before implanting the catalyst element. May be. By forming the buffer layer in advance, there is an advantage that damage to polycrystalline silicon caused at the time of implanting catalytic element ions can be reduced.
【0070】また、本実施の形態3では活性層として、
プラズマCVD法による非結晶シリコンを用いたが、プ
ラズマCVD法以外の減圧CVD法やスパッタ法等で形
成してもよい。また、非結晶シリコン以外にも微結晶シ
リコンや多結晶または単結晶シリコンを出発物質として
用いてもよい。In the third embodiment, the active layer
Although amorphous silicon formed by the plasma CVD method is used, it may be formed by a low-pressure CVD method other than the plasma CVD method, a sputtering method, or the like. Alternatively, microcrystalline silicon, polycrystalline, or single-crystal silicon may be used as a starting material in addition to amorphous silicon.
【0071】また、本実施の形態3では、アンダーコー
ト膜として酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよく、また、アンダーコート膜を形成
しなくてもよい。In the third embodiment, silicon oxide is used as the undercoat film. However, an insulating film such as silicon nitride may be used, or the undercoat film may not be formed.
【0072】また、本実施の形態3では、注入されたイ
オンの活性化としてRTAを用いたが、400℃以上の
雰囲気中でアニールしてもよいし、また、同時に注入さ
れた水素による自己活性化を期待して故意に活性化しな
くてもよい。In the third embodiment, RTA is used to activate the implanted ions. However, annealing may be performed in an atmosphere of 400 ° C. or more, or self-activation by simultaneously implanted hydrogen may be performed. It is not necessary to intentionally activate in anticipation of activation.
【0073】また、本実施の形態3では、ゲート電極や
ソース電極およびドレイン電極としてMOWとAlを用
いたが、アルミニウム(Al)、タンタル(Ta)、モ
リブテン(Mo)、クロム(Cr)、チタン(Ti)等
の金属またはそれらの合金を用いてもよいし、ITO等
の透明導電層等でもよい。In the third embodiment, MOW and Al are used for the gate electrode, the source electrode, and the drain electrode. However, aluminum (Al), tantalum (Ta), molybdenum (Mo), chromium (Cr), titanium A metal such as (Ti) or an alloy thereof may be used, or a transparent conductive layer such as ITO may be used.
【0074】また、本実施の形態3では、層間絶縁膜と
してTEOS(Tetraethylorthosil
icate:(C2H5O)4Si)を原料ガスとするプ
ラズマCVD法により作製した二酸化シリコンを用いた
が、AP−CVD法やECR−CVD法を用いてもよ
く、また窒化シリコン等の絶縁膜を用いてもよい。In the third embodiment, TEOS (Tetraethylorthosil) is used as the interlayer insulating film.
icate: silicon dioxide produced by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas was used. However, an AP-CVD method or an ECR-CVD method may be used. An insulating film may be used.
【0075】また、本実施の形態3では、注入するイオ
ンとしてリンイオンを用いたが、アルミニウム等を用い
てもよく、また、アクセプタとなるボロン等を用いてよ
い。In the third embodiment, phosphorus ions are used as ions to be implanted, but aluminum or the like may be used, or boron or the like serving as an acceptor may be used.
【0076】また、本実施の形態3では、多結晶シリコ
ンを形成した後に酸化膜を形成したが、先に非結晶シリ
コンに酸化を助長する触媒元素を添加しておき、その後
に多結晶シリコンを形成し酸化膜を形成してもよい。In the third embodiment, the oxide film is formed after the polycrystalline silicon is formed. However, a catalytic element that promotes oxidation is added to the amorphous silicon first, and then the polycrystalline silicon is formed. Then, an oxide film may be formed.
【0077】(実施の形態4)図4は本発明の第4の実
施の形態の薄膜トランジスタの形成方法を説明するため
の工程断面図であり、以下順を追って説明する。(Embodiment 4) FIG. 4 is a process sectional view for explaining a method of forming a thin film transistor according to a fourth embodiment of the present invention, and will be described in order.
【0078】まず、ガラス(コーニング#1737等)
基板の表面に、ガラス基板中の不純物の拡散を防ぐため
の酸化シリコンによるアンダーコート膜12(400n
m程度)を設けた基板11上に、実施の形態2と同様の
方法で多結晶シリコン14を形成し、この多結晶シリコ
ンを公知のフォトリソグラフィ・エッチングにより島状
にパターニングする(図4(a))。First, glass (Corning # 1737 etc.)
On the surface of the substrate, an undercoat film 12 (400 nm) made of silicon oxide for preventing diffusion of impurities in the glass substrate.
Polycrystalline silicon 14 is formed on substrate 11 provided with (about m) by the same method as in the second embodiment, and this polycrystalline silicon is patterned into an island shape by known photolithography etching (FIG. 4A )).
【0079】そして、酸化を助長する触媒元素として例
えば白金イオンをイオン注入法により多結晶シリコンに
添加する(図4(b))。このときの添加イオン濃度は
1.0×1017cm-3〜1.0×1023cm-3の範囲で
行う。Then, for example, platinum ion as a catalyst element for promoting oxidation is added to polycrystalline silicon by an ion implantation method (FIG. 4B). The concentration of the added ions at this time is in the range of 1.0 × 10 17 cm −3 to 1.0 × 10 23 cm −3 .
【0080】その後、プラズマCVD装置を用いて酸素
プラズマ雰囲気を作り、その中に試料を放置し、島状の
多結晶シリコン上に、ゲート絶縁膜として高品質な酸化
膜18をおおよそ900Å形成し、温度600℃におい
てHClガスを含む雰囲気中で1時間熱処理することに
より残った白金を除去する(図4(c))。Thereafter, an oxygen plasma atmosphere is created using a plasma CVD apparatus, the sample is left in the atmosphere, and a high-quality oxide film 18 is formed on the island-like polycrystalline silicon as a gate insulating film at a thickness of approximately 900 °. The remaining platinum is removed by heat treatment at 600 ° C. for 1 hour in an atmosphere containing HCl gas (FIG. 4C).
【0081】その後、例えばモリブテン・タングステン
の合金(MoW)を用いてゲート電極31を形成し、酸
化膜18およびゲート電極31を公知のフォトリソグラ
フィ・エッチングにより島状にパターニングする。そし
て、水素希釈フォスフィン(PH3)のプラズマを生成
し、加速電圧70kV、ドーズ量1015cm-2の条件で
イオンドーピングすることにより、ソース領域32およ
びドレイン領域33を形成する(図4(d))。Thereafter, a gate electrode 31 is formed using, for example, a molybdenum-tungsten alloy (MoW), and the oxide film 18 and the gate electrode 31 are patterned into an island shape by known photolithography and etching. Then, a hydrogen-diluted phosphine (PH 3 ) plasma is generated and ion-doped under the conditions of an acceleration voltage of 70 kV and a dose of 10 15 cm −2 , thereby forming a source region 32 and a drain region 33 (FIG. 4D). )).
【0082】その後、例えばRTA(Rapid Th
ermal Anneal)により局所的な加熱を行
い、注入されたイオンを活性化する。そして、例えばT
EOS(Tetraethylorthosilica
te:(C2H5O)4Si)を原料ガスとして用いたプ
ラズマCVD法により層間絶縁膜34として二酸化シリ
コン(SiO2)を全面に堆積し、次にコンタクトホー
ルを形成し、ソース電極35およびドレイン電極36と
して例えばアルミニウム(Al)をスパッタ法により堆
積し、その後フォトリソグラフィ・エッチングによりパ
ターニングすることにより、薄膜トランジスタが完成す
る(図4(e))。Thereafter, for example, RTA (Rapid Th)
In this case, local heating is performed by thermal annealing to activate the implanted ions. And, for example, T
EOS (Tetraethylorthosilica)
te: Silicon dioxide (SiO 2 ) is deposited on the entire surface as an interlayer insulating film 34 by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas, then a contact hole is formed, and a source electrode 35 is formed. For example, aluminum (Al) is deposited as a drain electrode 36 by a sputtering method, and then patterned by photolithography and etching to complete a thin film transistor (FIG. 4E).
【0083】本実施の形態4の製造方法により得られる
TFTのサブスレッショルドスイング(S値)は0.2
8V/decadeであり、プラズマCVD法を用いて
ゲート絶縁膜を形成した場合よりも特性が優れている。The sub-threshold swing (S value) of the TFT obtained by the manufacturing method of the fourth embodiment is 0.2
8 V / decade, which is superior to the case where a gate insulating film is formed by a plasma CVD method.
【0084】なお、本実施の形態4では、ゲート絶縁膜
として、多結晶シリコン上に酸化膜を1層だけ形成した
が、ゲート絶縁膜は必ずしも1層である必要はない。本
実施の形態4に記載の酸化膜の膜厚を薄くして他の絶縁
膜を積層することによってゲート酸化膜形成工程のスル
ープットを上げてもよい。例えば実施の形態4の方法を
用いて形成した酸化膜(おおよそ100Å)上にTEO
S−CVD法、NCVD法、ECR−CVD法またはリ
モートプラズマCVD法等を用いて絶縁膜を形成するこ
とによりできる積層構造であってもよい。このとき、酸
化膜上に形成する絶縁膜は、SiO2、SiNx,Ta
Ox等を用いることができる。In the fourth embodiment, only one oxide film is formed on polycrystalline silicon as the gate insulating film, but the gate insulating film is not necessarily required to be one layer. The throughput of the gate oxide film forming step may be increased by reducing the thickness of the oxide film described in Embodiment 4 and stacking another insulating film. For example, TEO is formed on an oxide film (approximately 100 °) formed by using the method of the fourth embodiment.
A stacked structure formed by forming an insulating film using an S-CVD method, an NCVD method, an ECR-CVD method, a remote plasma CVD method, or the like may be used. At this time, the insulating film formed on the oxide film is made of SiO2, SiNx, Ta.
Ox or the like can be used.
【0085】また、本実施の形態4では酸化を助長する
触媒元素として白金を用いたが、パラジウムや銅等を用
いてもよい。Further, in the fourth embodiment, platinum is used as a catalyst element for promoting oxidation, but palladium or copper may be used.
【0086】また、本実施の形態4では酸化を助長する
元素の添加方法としてイオン注入法を用いたが、イオン
ドーピング法やFIB法(イオンフォーカスビーム法)
等を用いてもよい。In the fourth embodiment, an ion implantation method is used as a method of adding an element which promotes oxidation. However, an ion doping method or a FIB method (an ion focus beam method) is used.
Etc. may be used.
【0087】また、本実施の形態4では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を添加した
が、非結晶シリコンに触媒元素を添加した後に多結晶シ
リコンを形成してもよい。In Embodiment 4, a catalyst element for promoting oxidation is added after polycrystalline silicon is formed. However, polycrystalline silicon may be formed after adding a catalyst element to amorphous silicon.
【0088】また、本実施の形態4では、プラズマCV
D装置を用いて酸素プラズマ雰囲気を作ったが、光など
により酸素を励起させ酸素ラジカル雰囲気を作ってもよ
いし、また、ECR−CVD装置やリモートプラズマCV
D装置などを用いて酸素ラジカル、酸素イオン雰囲気を
作ってもよい。また、酸素ラジカル、酸素イオン雰囲気
に窒素イオンやアルゴンイオン等が含まれていてもよ
い。In the fourth embodiment, the plasma CV
Although an oxygen plasma atmosphere was created using the D apparatus, oxygen may be excited by light or the like to create an oxygen radical atmosphere, or an ECR-CVD apparatus or a remote plasma CV
An oxygen radical or oxygen ion atmosphere may be created using a D apparatus or the like. Further, nitrogen ions, argon ions, or the like may be contained in an oxygen radical or oxygen ion atmosphere.
【0089】また、本実施の形態4では、酸化膜を形成
後に残った白金を除去したが、白金をゲート電極として
用いてもよいし、また、ゲート電極の一部として用いて
もよい。また、ハロゲン元素を含む化合物としてHCl
ガスを用いて白金を除去する例を示したが、それ以外の
ガスとして、HF、NF3、HBr、Cl2、ClF3、
BCl3、F2、Br等を含む雰囲気中で600℃以下の
温度で熱処理することにより取り除いてもよい。In the fourth embodiment, the platinum remaining after forming the oxide film is removed. However, platinum may be used as a gate electrode, or may be used as a part of the gate electrode. Further, HCl is used as a compound containing a halogen element.
Although an example of removing platinum using a gas has been described, other gases such as HF, NF 3 , HBr, Cl 2 , ClF 3 ,
It may be removed by heat treatment at a temperature of 600 ° C. or less in an atmosphere containing BCl 3 , F 2 , Br, or the like.
【0090】また、本実施の形態4では、多結晶シリコ
ンを形成した後に酸化を助長する触媒元素を注入した
が、触媒元素を注入する前に多結晶シリコン上にバッフ
ァ層となる酸化膜を形成してもよい。そのバッファ層を
形成しておくことにより、触媒元素イオンの注入時に生
じる多結晶シリコンへのダメージを低減できるという利
点がある。Further, in the fourth embodiment, after the polycrystalline silicon is formed, a catalytic element for promoting oxidation is injected. However, before the catalytic element is injected, an oxide film serving as a buffer layer is formed on the polycrystalline silicon. May be. By forming the buffer layer, there is an advantage that damage to polycrystalline silicon caused when the catalyst element ions are implanted can be reduced.
【0091】また、本実施の形態4では活性層として、
プラズマCVD法による非結晶シリコンを用いたが、プ
ラズマCVD法以外の減圧CVD法やスパッタ法等で形
成してもよい。また、非結晶シリコン以外にも微結晶シ
リコンや多結晶または単結晶シリコンを出発物質として
用いてもよい。In the fourth embodiment, the active layer
Although amorphous silicon formed by the plasma CVD method is used, it may be formed by a low-pressure CVD method other than the plasma CVD method, a sputtering method, or the like. Alternatively, microcrystalline silicon, polycrystalline, or single-crystal silicon may be used as a starting material in addition to amorphous silicon.
【0092】また、本実施の形態4では、アンダーコー
ト膜として酸化シリコンを用いたが、窒化シリコン等の
絶縁膜を用いてもよく、また、アンダーコート膜を形成
しなくてもよい。Further, in the fourth embodiment, silicon oxide is used as the undercoat film. However, an insulating film such as silicon nitride may be used, or the undercoat film may not be formed.
【0093】また、本実施の形態4では、注入されたイ
オンの活性化としてRTAを用いたが、400℃以上の
雰囲気中でアニールしてもよいし、また、同時に注入さ
れた水素による自己活性化を期待して故意に活性化しな
くてもよい。In the fourth embodiment, RTA is used to activate the implanted ions. However, annealing may be performed in an atmosphere of 400 ° C. or more, or self-activation by simultaneously implanted hydrogen may be performed. It is not necessary to intentionally activate in anticipation of activation.
【0094】また、本実施の形態4では、ゲート電極や
ソース電極およびドレイン電極としてMOWとAlを用
いたが、アルミニウム(Al)、タンタル(Ta)、モ
リブテン(Mo)、クロム(Cr)、チタン(Ti)等
の金属またはそれらの合金を用いてもよいし、ITO等
の透明導電層等でもよい。In the fourth embodiment, MOW and Al are used for the gate electrode, source electrode and drain electrode. However, aluminum (Al), tantalum (Ta), molybdenum (Mo), chromium (Cr), titanium A metal such as (Ti) or an alloy thereof may be used, or a transparent conductive layer such as ITO may be used.
【0095】また、本実施の形態4では、層間絶縁膜と
してTEOS(Tetraethylorthosil
icate:(C2H5O)4Si)を原料ガスとするプ
ラズマCVD法により作製した二酸化シリコンを用いた
が、AP−CVD法やECR−CVD法を用いてもよ
く、また窒化シリコン等の絶縁膜を用いてもよい。In the fourth embodiment, TEOS (Tetraethylorthosil) is used as the interlayer insulating film.
icate: silicon dioxide produced by a plasma CVD method using (C 2 H 5 O) 4 Si) as a source gas was used. However, an AP-CVD method or an ECR-CVD method may be used. An insulating film may be used.
【0096】また、本実施の形態4では、注入するイオ
ンとしてリンイオンを用いたが、アルミニウム等を用い
てもよく、また、アクセプタとなるボロン等を用いてよ
い。Further, in the fourth embodiment, phosphorus ions are used as ions to be implanted. However, aluminum or the like may be used, or boron or the like serving as an acceptor may be used.
【0097】また、本実施の形態4では、多結晶シリコ
ンを形成した後に酸化膜を形成したが、先に非結晶シリ
コンに酸化を助長する触媒元素を添加しておき、その後
に多結晶シリコンを形成し酸化膜を形成してもよい。In the fourth embodiment, the oxide film is formed after the polycrystalline silicon is formed. However, a catalytic element which promotes oxidation is added to the amorphous silicon first, and then the polycrystalline silicon is formed. Then, an oxide film may be formed.
【0098】[0098]
【発明の効果】以上説明を行なってきたように、本発明
の酸化膜の形成方法によれば、酸化を助長する触媒元素
の働きにより酸化膜を熱酸化により形成できるため、酸
化膜/半導体界面を清浄にすることができる。また、触
媒元素を半導体薄膜に添加することにより、低温で効率
的に酸化膜を形成できる。As described above, according to the method for forming an oxide film of the present invention, an oxide film can be formed by thermal oxidation by the action of a catalytic element that promotes oxidation. Can be cleaned. Further, by adding a catalytic element to the semiconductor thin film, an oxide film can be efficiently formed at a low temperature.
【0099】また、本発明の薄膜トランジスタの製造方
法によれば、基板温度を低温に保ったまま、性能の優れ
た信頼性の高い薄膜トランジスタを提供することができ
る。Further, according to the method for manufacturing a thin film transistor of the present invention, a highly reliable thin film transistor having excellent performance can be provided while the substrate temperature is kept low.
【図1】本発明に基づく第1の実施の形態の酸化膜の形
成方法を説明するための主要工程ごとの概略断面図FIG. 1 is a schematic cross-sectional view of each main process for describing a method of forming an oxide film according to a first embodiment of the present invention.
【図2】本発明に基づく第2の実施の形態の酸化膜の形
成方法を説明するための主要工程ごとの概略断面図FIG. 2 is a schematic cross-sectional view of each main process for describing a method of forming an oxide film according to a second embodiment of the present invention.
【図3】本発明に基づく第3の実施の形態の薄膜トラン
ジスタの製造方法を説明するための主要工程ごとの概略
断面図FIG. 3 is a schematic cross-sectional view showing main steps for describing a method for manufacturing a thin film transistor according to a third embodiment of the present invention;
【図4】本発明に基づく第4の実施の形態の薄膜トラン
ジスタの製造方法を説明するための主要工程ごとの概略
断面図FIG. 4 is a schematic cross-sectional view of each main process for describing a method for manufacturing a thin film transistor according to a fourth embodiment of the present invention.
【図5】従来の薄膜トランジスタの製造方法を説明する
ための概略断面図FIG. 5 is a schematic sectional view for explaining a conventional method of manufacturing a thin film transistor.
11 基板 12 アンダーコート膜 13 非結晶シリコン 14 多結晶シリコン 15 レーザー光 16 白金イオンん注入 17 白金を含む多結晶シリコン 18 触媒作用により形成される酸化膜 21 酸素イオン 31 ゲート電極 32 ソース領域 33 ドレイン領域 34 層間絶縁膜 35 ソース電極 36 ドレイン電極 51 ゲート絶縁層 DESCRIPTION OF SYMBOLS 11 Substrate 12 Undercoat film 13 Amorphous silicon 14 Polycrystalline silicon 15 Laser beam 16 Platinum ion implantation 17 Polycrystalline silicon containing platinum 18 Oxide film formed by catalysis 21 Oxygen ion 31 Gate electrode 32 Source region 33 Drain region 34 interlayer insulating film 35 source electrode 36 drain electrode 51 gate insulating layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627G Fターム(参考) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA30 MA35 MA37 MA41 NA22 NA25 PA06 QA07 4M104 AA10 BB02 BB16 CC05 DD79 DD80 EE03 FF06 GG20 5F058 BA20 BB04 BB07 BC02 BC04 BF62 BF68 BF73 BF80 BJ01 BJ10 5F110 AA17 AA26 CC02 DD02 DD13 DD14 EE06 FF01 FF02 FF03 FF09 FF23 FF25 FF29 FF31 FF35 FF36 GG02 GG13 GG43 GG45 GG47 HJ01 HJ13 HL03 HL04 HL07 NN23 NN35 PP03──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/336 H01L 29/78 627G F-term (Reference) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA30 MA35 MA37 MA41 NA22 NA25 PA06 QA07 4M104 AA10 BB02 BB16 CC05 DD79 DD80 EE03 FF06 GG20 5F058 BA20 BB04 BB07 BC02 BC04 ABF12B17B02A EE06 FF01 FF02 FF03 FF09 FF23 FF25 FF29 FF31 FF35 FF36 GG02 GG13 GG43 GG45 GG47 HJ01 HJ13 HL03 HL04 HL07 NN23 NN35 PP03
Claims (9)
る触媒元素を添加し、600℃以下の少なくとも酸化性
の物質を含む雰囲気中で熱処理することにより、前記シ
リコンを含む半導体薄膜表面に酸化膜を形成する工程を
含むことを特徴とする酸化膜の形成方法。An oxide film is formed on the surface of a semiconductor thin film containing silicon by adding a catalytic element for promoting oxidation to a semiconductor thin film containing silicon and performing heat treatment in an atmosphere containing at least an oxidizing substance at a temperature of 600 ° C. or less. Forming an oxide film.
る触媒元素を添加し、少なくとも酸素ラジカルおよび酸
素イオンを含むプラズマ雰囲気中に放置することによ
り、前記シリコンを含む半導体薄膜表面に酸化膜を形成
する工程を含むことを特徴とする酸化膜の形成方法。2. An oxide film is formed on the surface of the silicon-containing semiconductor thin film by adding a catalyst element that promotes oxidation to the silicon-containing semiconductor thin film and leaving it in a plasma atmosphere containing at least oxygen radicals and oxygen ions. Forming an oxide film.
ことにより、前記酸化を助長する触媒元素をゲッタリン
グする工程を含むことを特徴とする請求項1または2記
載の酸化膜の形成方法。3. The method for forming an oxide film according to claim 1, further comprising a step of performing a heat treatment in an atmosphere containing a halogen element to getter the catalyst element that promotes the oxidation.
が、加速された触媒元素を含むイオンを注入する方法で
あることを特長とする請求項1、2、3のいずれかに記
載の酸化膜の形成方法。4. The oxidation according to claim 1, wherein the method of adding a catalyst element that promotes oxidation is a method of implanting ions containing an accelerated catalyst element. Method of forming a film.
たはアクセプタとなる不純物を含有するソース・ドレイ
ン領域からなるシリコンを含む半導体薄膜とゲート絶縁
膜とゲート電極とソース・ドレイン電極を少なくとも有
する薄膜トランジスタの製造方法であって、前記シリコ
ンを含む半導体薄膜に酸化を助長する触媒元素を添加
し、600℃以下の少なくとも酸化性の物質を含む雰囲
気中で熱処理することにより、前記シリコンを含む半導
体薄膜表面に酸化膜を形成する工程を含むことを特徴と
する薄膜トランジスタの製造方法。5. A thin film transistor having, on an insulating substrate, at least a semiconductor thin film containing silicon comprising a channel region and a source / drain region containing an impurity serving as a donor or an acceptor, a gate insulating film, a gate electrode, and a source / drain electrode. The method for producing a semiconductor thin film containing silicon by adding a catalytic element promoting oxidation to the semiconductor thin film containing silicon and performing heat treatment in an atmosphere containing at least an oxidizing substance at 600 ° C. or lower. Forming a thin oxide film on the thin film transistor.
たはアクセプタとなる不純物を含有するソース・ドレイ
ン領域からなるシリコンを含む半導体薄膜とゲート絶縁
膜とゲート電極とソース・ドレイン電極を少なくとも有
する薄膜トランジスタの製造方法であって、前記シリコ
ンを含む半導体薄膜に酸化を助長する触媒元素を添加
し、少なくとも酸素ラジカルおよび酸素イオンを含むプ
ラズマ雰囲気中に放置することにより、前記シリコンを
含む半導体薄膜表面に酸化膜を形成する工程を含むこと
を特徴とする薄膜トランジスタの製造方法。6. A thin film transistor comprising a silicon semiconductor thin film comprising a channel region and a source / drain region containing impurities serving as donors or acceptors, a gate insulating film, a gate electrode, and a source / drain electrode on an insulating substrate. A method of adding a catalytic element that promotes oxidation to the silicon-containing semiconductor thin film and leaving it in a plasma atmosphere containing at least oxygen radicals and oxygen ions to oxidize the silicon-containing semiconductor thin film. A method for manufacturing a thin film transistor, comprising a step of forming a film.
長する触媒元素を添加する前に、前記シリコンを含む半
導体薄膜上に酸化膜を形成する工程を含むことを特長と
する請求項5または6記載の薄膜トランジスタの製造方
法。7. The method according to claim 5, further comprising the step of forming an oxide film on the silicon-containing semiconductor thin film before adding a catalyst element for promoting oxidation to the silicon-containing semiconductor thin film. A method for manufacturing the thin film transistor according to the above.
ことにより、酸化を助長する触媒元素をゲッタリングす
る工程を含むことを特徴とする請求項5、6、7のいず
れかに記載の薄膜トランジスタの製造方法。8. The thin film transistor according to claim 5, further comprising a step of performing a heat treatment in an atmosphere containing a halogen element to getter a catalytic element that promotes oxidation. Production method.
が、加速された触媒元素を含むイオンを注入する方法で
あることを特長とする請求項5、6、7、8のいずれか
に記載の薄膜トランジスタの製造方法。9. The method according to claim 5, wherein the method of adding a catalyst element that promotes oxidation is a method of implanting ions containing the accelerated catalyst element. Method for manufacturing thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28554799A JP2001110803A (en) | 1999-10-06 | 1999-10-06 | Method for forming oxide film, and method for manufacturing thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28554799A JP2001110803A (en) | 1999-10-06 | 1999-10-06 | Method for forming oxide film, and method for manufacturing thin-film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001110803A true JP2001110803A (en) | 2001-04-20 |
Family
ID=17692963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28554799A Pending JP2001110803A (en) | 1999-10-06 | 1999-10-06 | Method for forming oxide film, and method for manufacturing thin-film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001110803A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123849A (en) * | 2005-09-27 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, manufacturing method thereof, liquid crystal display device, rfid tag, light emitting device, and electronic device |
KR101050457B1 (en) * | 2008-08-29 | 2011-07-19 | 주식회사 하이닉스반도체 | High voltage gate insulating film formation method of semiconductor device |
-
1999
- 1999-10-06 JP JP28554799A patent/JP2001110803A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123849A (en) * | 2005-09-27 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, manufacturing method thereof, liquid crystal display device, rfid tag, light emitting device, and electronic device |
KR101050457B1 (en) * | 2008-08-29 | 2011-07-19 | 주식회사 하이닉스반도체 | High voltage gate insulating film formation method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100191091B1 (en) | Thin film transistor and its fabrication method | |
US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
JP3425392B2 (en) | Method for manufacturing semiconductor device | |
JP2779289B2 (en) | Method for manufacturing thin film transistor | |
JP4045731B2 (en) | Thin film semiconductor device manufacturing method | |
KR100392120B1 (en) | Method for forming polycrystalline silicon film | |
JP3910229B2 (en) | Method for producing semiconductor thin film | |
JP2004055838A (en) | Method for manufacturing thin film transistor | |
JP2001110803A (en) | Method for forming oxide film, and method for manufacturing thin-film transistor | |
JP3347340B2 (en) | Method for manufacturing thin film transistor | |
JPH11354441A (en) | Manufacture of semiconductor device | |
KR100470021B1 (en) | Method for crystallizing of silicon and method for fabricating of Thin film transistor | |
JP2000068518A (en) | Manufacture of thin-film transistor | |
KR100452444B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
JPH0714849A (en) | Manufacture of thin film transistor | |
JP2001237430A (en) | Method of forming oxynitride film and method of manufacturing thin-film transistor | |
JPH06181178A (en) | Fabrication of thin film transistor | |
JPH11186552A (en) | Manufacture of thin-film transistor | |
JPH1187724A (en) | Manufacture of semiconductor device | |
JP4211085B2 (en) | Thin film transistor manufacturing method | |
US7060544B2 (en) | Fabricating method of thin film transistor | |
JP4278857B2 (en) | Thin film transistor and manufacturing method thereof | |
JP2002190606A (en) | Method for manufacturing top gate thin-film transistor | |
JPH113887A (en) | Manufacture of thin film transistor | |
JP2001077106A (en) | Treatment method of insulation film and manufacture of thin film transistor |