JP2001110197A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JP2001110197A JP2001110197A JP28868299A JP28868299A JP2001110197A JP 2001110197 A JP2001110197 A JP 2001110197A JP 28868299 A JP28868299 A JP 28868299A JP 28868299 A JP28868299 A JP 28868299A JP 2001110197 A JP2001110197 A JP 2001110197A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- macro
- function
- redundancy
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 ＳＲＡＭの展開性に優れ、面積ロスが小さ
く、異なる機能の小容量のＳＲＡＭが複数個必要な場合
においても冗長機能を実現できる自由度の高い冗長メモ
リを備えた半導体メモリ装置を提供する。 【解決手段】 ＳＲＡＭとしての通常のリード／ライト
動作を行うに必要な回路を全て含み、かつ冗長救済機能
を搭載していない複数の同一メモリマクロ１０−１〜１
０−８で、ＬＳＩが１つの機能に対して要求する必要な
メモリ容量のメモリ機能ブロックを構成し、さらに、通
常メモリマクロ１０−１〜１０−８と同一の冗長専用メ
モリマクロ１０−Ｒを少なくとも１つ用意し、通常メモ
リマクロ１０−１〜１０−８内の任意のメモリマクロに
欠陥が存在して冗長救済を行う場合は、欠陥が存在する
メモリマクロと冗長専用メモリマクロ１０−Ｒとをメモ
リマクロ単位で置き換える。
く、異なる機能の小容量のＳＲＡＭが複数個必要な場合
においても冗長機能を実現できる自由度の高い冗長メモ
リを備えた半導体メモリ装置を提供する。 【解決手段】 ＳＲＡＭとしての通常のリード／ライト
動作を行うに必要な回路を全て含み、かつ冗長救済機能
を搭載していない複数の同一メモリマクロ１０−１〜１
０−８で、ＬＳＩが１つの機能に対して要求する必要な
メモリ容量のメモリ機能ブロックを構成し、さらに、通
常メモリマクロ１０−１〜１０−８と同一の冗長専用メ
モリマクロ１０−Ｒを少なくとも１つ用意し、通常メモ
リマクロ１０−１〜１０−８内の任意のメモリマクロに
欠陥が存在して冗長救済を行う場合は、欠陥が存在する
メモリマクロと冗長専用メモリマクロ１０−Ｒとをメモ
リマクロ単位で置き換える。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体メモ
リ装置に関し、特に、欠陥を救済する冗長メモリセルア
レイを備えた半導体メモリ装置に関するものである。
リ装置に関し、特に、欠陥を救済する冗長メモリセルア
レイを備えた半導体メモリ装置に関するものである。
【０００２】
【従来の技術】従来より、大容量のスタティック型メモ
リ（ＳＲＡＭ）やダイナミック型メモリ（ＤＲＡＭ）な
どの半導体メモリにおいては、製造時の歩留りを向上さ
せるために冗長回路を備えている。
リ（ＳＲＡＭ）やダイナミック型メモリ（ＤＲＡＭ）な
どの半導体メモリにおいては、製造時の歩留りを向上さ
せるために冗長回路を備えている。
【０００３】冗長機能に関しては、メモリに関する記述
が含まれる数多くの半導体関連の書籍、学会誌、論文誌
にその詳細が記載されている。
が含まれる数多くの半導体関連の書籍、学会誌、論文誌
にその詳細が記載されている。
【０００４】近年、マイクロプロセッサやシステムＬＳ
Ｉ等のＬＳＩに内蔵されるＳＲＡＭにおいても、その容
量が増加し、製造時の歩留りを向上させるために冗長回
路を搭載する必要が出てきた。以下の記載では、半導体
メモリとしてＳＲＡＭを用いた場合についてをこの発明
の一例として説明する。
Ｉ等のＬＳＩに内蔵されるＳＲＡＭにおいても、その容
量が増加し、製造時の歩留りを向上させるために冗長回
路を搭載する必要が出てきた。以下の記載では、半導体
メモリとしてＳＲＡＭを用いた場合についてをこの発明
の一例として説明する。
【０００５】以下に、従来の半導体メモリ装置について
説明する。
説明する。
【０００６】図５は、このような半導体メモリ装置の一
構成例を示したブロック図である。
構成例を示したブロック図である。
【０００７】図５において、５は、１つの機能に対して
ＬＳＩで要求される必要なメモリ容量を構成するメモリ
機能ブロックで、図では８個のＳＲＡＭマクロ１５−１
〜１５−８から構成されている場合を示している。各Ｓ
ＲＡＭマクロ１５−１〜１５−８は、メモリセルアレイ
１０１、ワード線デコーダ１１１、センス回路１２２、
入出回路１２３の基本構成を有する。制御回路、アドレ
スバッファ等の回路は簡素化の為に省略してある。ま
た、各ＳＲＡＭマクロ１５−１〜１５−８には、冗長機
能に対応した冗長ビット線１３１、欠陥箇所と冗長ビッ
ト線を切替える切替回路１３２、切替制御回路１３３、
切替えの有無を検出する検出回路１３４が含まれてい
る。２１は、各ＳＲＡＭマクロ１５−１〜１５−８に供
給されるアドレスバス、データバス、制御信号線等の信
号線である。
ＬＳＩで要求される必要なメモリ容量を構成するメモリ
機能ブロックで、図では８個のＳＲＡＭマクロ１５−１
〜１５−８から構成されている場合を示している。各Ｓ
ＲＡＭマクロ１５−１〜１５−８は、メモリセルアレイ
１０１、ワード線デコーダ１１１、センス回路１２２、
入出回路１２３の基本構成を有する。制御回路、アドレ
スバッファ等の回路は簡素化の為に省略してある。ま
た、各ＳＲＡＭマクロ１５−１〜１５−８には、冗長機
能に対応した冗長ビット線１３１、欠陥箇所と冗長ビッ
ト線を切替える切替回路１３２、切替制御回路１３３、
切替えの有無を検出する検出回路１３４が含まれてい
る。２１は、各ＳＲＡＭマクロ１５−１〜１５−８に供
給されるアドレスバス、データバス、制御信号線等の信
号線である。
【０００８】以上のように構成された半導体メモリ装置
について、以下、その動作を説明する。
について、以下、その動作を説明する。
【０００９】ＬＳＩには異なる機能ごとに異なる容量の
ＳＲＡＭが内蔵される。さらに、異なるＬＳＩには異な
る容量のＳＲＡＭが内蔵される。これらのＬＳＩにＳＲ
ＡＭを内蔵する場合、ＳＲＡＭとしての通常のリード／
ライト動作を行うに必要な回路を全て含んだ一定容量の
ＳＲＡＭマクロを用意し、ＬＳＩを構成する際に必要な
ＳＲＡＭ容量分のＳＲＡＭマクロを複数個配置すること
で機能的に１つのメモリ機能ブロックを実現する手法を
とる。図５においては、１つで完全にＳＲＡＭとして動
作するＳＲＡＭマクロ１５を８個配置することで、ＬＳ
Ｉの１つの機能に必要なメモリ容量のメモリ機能ブロッ
ク５を構成している。
ＳＲＡＭが内蔵される。さらに、異なるＬＳＩには異な
る容量のＳＲＡＭが内蔵される。これらのＬＳＩにＳＲ
ＡＭを内蔵する場合、ＳＲＡＭとしての通常のリード／
ライト動作を行うに必要な回路を全て含んだ一定容量の
ＳＲＡＭマクロを用意し、ＬＳＩを構成する際に必要な
ＳＲＡＭ容量分のＳＲＡＭマクロを複数個配置すること
で機能的に１つのメモリ機能ブロックを実現する手法を
とる。図５においては、１つで完全にＳＲＡＭとして動
作するＳＲＡＭマクロ１５を８個配置することで、ＬＳ
Ｉの１つの機能に必要なメモリ容量のメモリ機能ブロッ
ク５を構成している。
【００１０】このような構成手法をとるＳＲＡＭに対し
て冗長機能を実現する場合、図５で示したように、それ
ぞれのＳＲＡＭマクロ１５内に冗長機能を備える構成を
とる。これは、前記のとおり、それぞれのＳＲＡＭマク
ロ１５は単独で完全にＳＲＡＭとして動作する必要があ
るからである。つまり、それぞれのＳＲＡＭマクロ１５
内に冗長機能に対応した冗長ビット線１３１を付加し、
ＳＲＡＭの検査結果に基づいてメモリセルアレイ１０１
内に欠陥が存在して動作不良になった場合、切替回路１
３２によって欠陥箇所と冗長ビット線１３１を切替える
ことで不良を救済する。検出回路１３４で切替えの有無
を検出し、切替制御回路１３３で切替回路１３２を制御
して切替えが必要な場合にのみ切替えを行う。
て冗長機能を実現する場合、図５で示したように、それ
ぞれのＳＲＡＭマクロ１５内に冗長機能を備える構成を
とる。これは、前記のとおり、それぞれのＳＲＡＭマク
ロ１５は単独で完全にＳＲＡＭとして動作する必要があ
るからである。つまり、それぞれのＳＲＡＭマクロ１５
内に冗長機能に対応した冗長ビット線１３１を付加し、
ＳＲＡＭの検査結果に基づいてメモリセルアレイ１０１
内に欠陥が存在して動作不良になった場合、切替回路１
３２によって欠陥箇所と冗長ビット線１３１を切替える
ことで不良を救済する。検出回路１３４で切替えの有無
を検出し、切替制御回路１３３で切替回路１３２を制御
して切替えが必要な場合にのみ切替えを行う。
【００１１】ＳＲＡＭマクロ内での冗長機能実現手法
は、数多くの文献、特許に記載されており、本発明で
は、その手法は１つに制限されるものでは無いので、こ
こでは詳細は述べない。
は、数多くの文献、特許に記載されており、本発明で
は、その手法は１つに制限されるものでは無いので、こ
こでは詳細は述べない。
【００１２】このようにＬＳＩに内蔵されているＳＲＡ
Ｍに対して冗長機能を実現する場合、従来は、冗長機能
を有したＳＲＡＭとして完全に動作するＳＲＡＭマクロ
１５を用意し、それを複数個配置することで、ＬＳＩの
１つの機能に対して必要なメモリ容量を構成するメモリ
機能ブロックを実現している。
Ｍに対して冗長機能を実現する場合、従来は、冗長機能
を有したＳＲＡＭとして完全に動作するＳＲＡＭマクロ
１５を用意し、それを複数個配置することで、ＬＳＩの
１つの機能に対して必要なメモリ容量を構成するメモリ
機能ブロックを実現している。
【００１３】図６は、半導体メモリ装置の別の構成例を
示したブロック図である図６において、６はＳＲＡＭマ
クロで、１つの機能に対してＬＳＩで要求される必要な
メモリ容量を構成するメモリ機能ブロックを１つのＳＲ
ＡＭマクロとして構成する場合を示している。ＳＲＡＭ
マクロ６は、この例では、８個のメモリセルアレイ１４
０−１〜１４０−８から構成される場合を示している。
１４１はワード線デコーダ、１４２はワード線ドライ
バ、１４３はセンス回路、１４７はデータ入出力回路で
ある。さらに、冗長機能に対応する為に冗長セルアレイ
１４０−９、１４０−１０を配置し、欠陥が存在するメ
モリセルアレイと冗長セルアレイを切替える切替回路１
４６、切替制御回路１４５、切替の有無を検出する検出
回路１４４が含まれている。
示したブロック図である図６において、６はＳＲＡＭマ
クロで、１つの機能に対してＬＳＩで要求される必要な
メモリ容量を構成するメモリ機能ブロックを１つのＳＲ
ＡＭマクロとして構成する場合を示している。ＳＲＡＭ
マクロ６は、この例では、８個のメモリセルアレイ１４
０−１〜１４０−８から構成される場合を示している。
１４１はワード線デコーダ、１４２はワード線ドライ
バ、１４３はセンス回路、１４７はデータ入出力回路で
ある。さらに、冗長機能に対応する為に冗長セルアレイ
１４０−９、１４０−１０を配置し、欠陥が存在するメ
モリセルアレイと冗長セルアレイを切替える切替回路１
４６、切替制御回路１４５、切替の有無を検出する検出
回路１４４が含まれている。
【００１４】これらの構成は任意であるが、図５で示し
た例との違いは、１つの機能に対してＬＳＩで要求され
る必要なメモリ容量を構成するメモリ機能ブロック単位
で、１つのＳＲＡＭマクロとして用意する点である。例
えば、データ入出力回路１４７、記載は省略してある
が、制御回路、アドレスバッファ等の回路、冗長機能を
実現する切替回路１４６、切替制御回路１４５、検出回
路１４４等は、ＳＲＡＭマクロ６全体としてＳＲＡＭの
動作を実現できる最低限必要な個数のみあれば良い。
た例との違いは、１つの機能に対してＬＳＩで要求され
る必要なメモリ容量を構成するメモリ機能ブロック単位
で、１つのＳＲＡＭマクロとして用意する点である。例
えば、データ入出力回路１４７、記載は省略してある
が、制御回路、アドレスバッファ等の回路、冗長機能を
実現する切替回路１４６、切替制御回路１４５、検出回
路１４４等は、ＳＲＡＭマクロ６全体としてＳＲＡＭの
動作を実現できる最低限必要な個数のみあれば良い。
【００１５】その動作は一般のＳＲＡＭと同じであり、
冗長機能の動作に関しては、メモリセルアレイ１４０−
１〜１４０−８のどこかに欠陥が存在して動作不良にな
った場合、切替回路１４６によって欠陥箇所と冗長セル
アレイ１４０−９、１４０−１０を切替えることで不良
を救済する。
冗長機能の動作に関しては、メモリセルアレイ１４０−
１〜１４０−８のどこかに欠陥が存在して動作不良にな
った場合、切替回路１４６によって欠陥箇所と冗長セル
アレイ１４０−９、１４０−１０を切替えることで不良
を救済する。
【００１６】この例においても、ＳＲＡＭマクロ内での
冗長機能実現手法は１つに制限されるものではないの
で、ここでは詳細は述べない。
冗長機能実現手法は１つに制限されるものではないの
で、ここでは詳細は述べない。
【００１７】このように、第２の従来例においては、１
つの機能に対してＬＳＩで要求される必要なメモリ容量
を構成するメモリ機能ブロック単位で、冗長機能を有し
た１つのＳＲＡＭマクロとして用意する構成をとる。
つの機能に対してＬＳＩで要求される必要なメモリ容量
を構成するメモリ機能ブロック単位で、冗長機能を有し
た１つのＳＲＡＭマクロとして用意する構成をとる。
【００１８】
【発明が解決しようとする課題】しかしながら、前記従
来の第１の構成では、各ＳＲＡＭマクロ１５ごとに冗長
機能を実現する為の冗長ビット線１３１、切替回路１３
２、切替制御回路１３３、検出回路１３４が通常のＳＲ
ＡＭマクロに付加されることで、各ＳＲＡＭマクロ１５
の面積は大きく増大している。
来の第１の構成では、各ＳＲＡＭマクロ１５ごとに冗長
機能を実現する為の冗長ビット線１３１、切替回路１３
２、切替制御回路１３３、検出回路１３４が通常のＳＲ
ＡＭマクロに付加されることで、各ＳＲＡＭマクロ１５
の面積は大きく増大している。
【００１９】半導体メモリ装置においては、欠陥の存在
確率や冗長機能搭載による面積増を考慮して、冗長救済
機能を搭載することによる歩留り上昇効果が得られる最
低メモリ容量がある。経験的に、ＳＲＡＭにおいては、
例えば、２５６Ｋビットもしくは５１２Ｋビット以上で
冗長救済機能搭載効果がある。それに対し、ＳＲＡＭマ
クロは、例えば、３２Ｋビット〜６４Ｋビットといった
小さい容量で用意される。
確率や冗長機能搭載による面積増を考慮して、冗長救済
機能を搭載することによる歩留り上昇効果が得られる最
低メモリ容量がある。経験的に、ＳＲＡＭにおいては、
例えば、２５６Ｋビットもしくは５１２Ｋビット以上で
冗長救済機能搭載効果がある。それに対し、ＳＲＡＭマ
クロは、例えば、３２Ｋビット〜６４Ｋビットといった
小さい容量で用意される。
【００２０】つまり、ＬＳＩの１つの機能として必要な
メモリ機能ブロック５の合計メモリ容量から見れば冗長
救済機能を搭載する効果がある場合でも、実際にはそれ
より小さい容量のＳＲＡＭマクロ単位１５で冗長救済機
能を搭載することになり、面積ロスが非常に大きくなっ
てしまい、ＬＳＩの高集積化にとって大きな問題とな
る。
メモリ機能ブロック５の合計メモリ容量から見れば冗長
救済機能を搭載する効果がある場合でも、実際にはそれ
より小さい容量のＳＲＡＭマクロ単位１５で冗長救済機
能を搭載することになり、面積ロスが非常に大きくなっ
てしまい、ＬＳＩの高集積化にとって大きな問題とな
る。
【００２１】また、前記従来の第２の構成では、１つの
機能に対してＬＳＩで要求される必要なメモリ容量を構
成するメモリ機能ブロック単位で、冗長機能を有した１
つのＳＲＡＭマクロ６として用意する必要がある。これ
は、ＬＳＩで要求される機能に対する必要なメモリ容量
が変われば、そのメモリ容量に応じてＳＲＡＭマクロを
用意する必要があり、ＬＳＩにＳＲＡＭを内蔵する際の
ＳＲＡＭの展開性にとって大きな問題となる。
機能に対してＬＳＩで要求される必要なメモリ容量を構
成するメモリ機能ブロック単位で、冗長機能を有した１
つのＳＲＡＭマクロ６として用意する必要がある。これ
は、ＬＳＩで要求される機能に対する必要なメモリ容量
が変われば、そのメモリ容量に応じてＳＲＡＭマクロを
用意する必要があり、ＬＳＩにＳＲＡＭを内蔵する際の
ＳＲＡＭの展開性にとって大きな問題となる。
【００２２】さらに、ＬＳＩで異なる機能毎にＳＲＡＭ
が複数個必要で、かつ、おのおのの機能で必要なメモリ
容量はそれぞれ、冗長救済機能を搭載する効果が無い小
さい容量であるが、複数の機能で必要なメモリ容量を合
計すると冗長救済機能を搭載する効果が有る大きな容量
になるという場合、この方式では冗長機能を実現するこ
とが出来ない。なぜなら、用意するＳＲＡＭマクロは冗
長救済機能を搭載する効果が無い小さい容量であり、冗
長救済機能を搭載すると面積ロスが出るからである。
が複数個必要で、かつ、おのおのの機能で必要なメモリ
容量はそれぞれ、冗長救済機能を搭載する効果が無い小
さい容量であるが、複数の機能で必要なメモリ容量を合
計すると冗長救済機能を搭載する効果が有る大きな容量
になるという場合、この方式では冗長機能を実現するこ
とが出来ない。なぜなら、用意するＳＲＡＭマクロは冗
長救済機能を搭載する効果が無い小さい容量であり、冗
長救済機能を搭載すると面積ロスが出るからである。
【００２３】つまり、異なる機能毎に小容量のＳＲＡＭ
が複数個必要で、ＳＲＡＭ容量を合計すると冗長機能が
必要な程大容量になるＬＳＩにおいて、ＳＲＡＭの冗長
救済機能を搭載することが出来ないという大きな問題が
ある。
が複数個必要で、ＳＲＡＭ容量を合計すると冗長機能が
必要な程大容量になるＬＳＩにおいて、ＳＲＡＭの冗長
救済機能を搭載することが出来ないという大きな問題が
ある。
【００２４】したがって、本発明は、上記従来の問題点
を解決するもので、ＳＲＡＭの展開性に優れ、かつ、面
積ロスが小さい冗長メモリを備えた半導体メモリ装置、
さらには、異なる機能の小容量のＳＲＡＭが複数個必要
な場合においても冗長機能を実現できる自由度の高い冗
長メモリを備えた半導体メモリ装置を提供することを目
的とする。
を解決するもので、ＳＲＡＭの展開性に優れ、かつ、面
積ロスが小さい冗長メモリを備えた半導体メモリ装置、
さらには、異なる機能の小容量のＳＲＡＭが複数個必要
な場合においても冗長機能を実現できる自由度の高い冗
長メモリを備えた半導体メモリ装置を提供することを目
的とする。
【００２５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明では、冗長救済機能を有していない通常のメ
モリマクロを複数個用い、メモリマクロに欠陥が存在し
て冗長救済を行う場合は、欠陥が存在するメモリマクロ
と冗長専用メモリマクロとをメモリマクロ単位で置き換
える冗長手段をとる。
め、本発明では、冗長救済機能を有していない通常のメ
モリマクロを複数個用い、メモリマクロに欠陥が存在し
て冗長救済を行う場合は、欠陥が存在するメモリマクロ
と冗長専用メモリマクロとをメモリマクロ単位で置き換
える冗長手段をとる。
【００２６】具体的に、請求項１記載の発明に係る半導
体メモリ装置は、冗長救済機能を搭載していない複数の
同一メモリマクロと、少なくとも１つの前記メモリマク
ロと同一の冗長専用メモリマクロと、前記メモリマクロ
内の欠陥を検出する手段と、前記検出手段に対応して、
欠陥が存在する前記メモリマクロと前記冗長専用メモリ
マクロとをメモリマクロ単位で置き換える冗長手段とを
備えたことを特徴とする。
体メモリ装置は、冗長救済機能を搭載していない複数の
同一メモリマクロと、少なくとも１つの前記メモリマク
ロと同一の冗長専用メモリマクロと、前記メモリマクロ
内の欠陥を検出する手段と、前記検出手段に対応して、
欠陥が存在する前記メモリマクロと前記冗長専用メモリ
マクロとをメモリマクロ単位で置き換える冗長手段とを
備えたことを特徴とする。
【００２７】また、請求項２記載の発明に係る半導体メ
モリ装置は、冗長救済機能を搭載していない複数の同一
メモリマクロから構成されるメモリ機能ブロックを有す
る半導体メモリ装置において、前記メモリマクロ内の欠
陥を検出する手段と、前記検出手段に応じて、前記メモ
リマクロの中で欠陥が存在しない複数の前記メモリマク
ロを用いて前記メモリ機能ブロックを構成する手段とを
備えたことを特徴する。
モリ装置は、冗長救済機能を搭載していない複数の同一
メモリマクロから構成されるメモリ機能ブロックを有す
る半導体メモリ装置において、前記メモリマクロ内の欠
陥を検出する手段と、前記検出手段に応じて、前記メモ
リマクロの中で欠陥が存在しない複数の前記メモリマク
ロを用いて前記メモリ機能ブロックを構成する手段とを
備えたことを特徴する。
【００２８】また、請求項３記載の発明に半導体メモリ
装置は、複数の目的に対応する複数のメモリ機能ブロッ
クを有する半導体メモリ装置において、前記メモリ機能
ブロックは、各々、冗長救済機能を搭載していない複数
の同一メモリマクロから構成され、少なくとも１つの前
記メモリマクロと同一の冗長専用メモリマクロと、前記
メモリマクロ内の欠陥を検出する手段と、前記検出手段
に対応して、欠陥が存在する前記メモリマクロと前記冗
長専用メモリマクロとをメモリマクロ単位で置き換える
冗長機能実現手段とを備え、前記冗長専用メモリマクロ
は、前記複数のメモリ機能ブロック内の任意のメモリマ
クロとメモリマクロ単位で置き換えられることを特徴と
する。
装置は、複数の目的に対応する複数のメモリ機能ブロッ
クを有する半導体メモリ装置において、前記メモリ機能
ブロックは、各々、冗長救済機能を搭載していない複数
の同一メモリマクロから構成され、少なくとも１つの前
記メモリマクロと同一の冗長専用メモリマクロと、前記
メモリマクロ内の欠陥を検出する手段と、前記検出手段
に対応して、欠陥が存在する前記メモリマクロと前記冗
長専用メモリマクロとをメモリマクロ単位で置き換える
冗長機能実現手段とを備え、前記冗長専用メモリマクロ
は、前記複数のメモリ機能ブロック内の任意のメモリマ
クロとメモリマクロ単位で置き換えられることを特徴と
する。
【００２９】加えて、請求項１、２または３に記載の発
明に係る半導体メモリ装置において、前記メモリマクロ
は各々、複数のメモリセルからなるメモリセルアレイ
と、外部から与えられるアドレス信号をデコードしてメ
モリセルを選択するアドレスデコード回路と、メモリセ
ルアレイからの出力データを増幅するセンスアンプ回
路、外部とデータを入出力する入出力バッファ回路とを
備え、単一のメモリマクロで、通常のリード／ライトが
可能なメモリを構成することが好ましい。
明に係る半導体メモリ装置において、前記メモリマクロ
は各々、複数のメモリセルからなるメモリセルアレイ
と、外部から与えられるアドレス信号をデコードしてメ
モリセルを選択するアドレスデコード回路と、メモリセ
ルアレイからの出力データを増幅するセンスアンプ回
路、外部とデータを入出力する入出力バッファ回路とを
備え、単一のメモリマクロで、通常のリード／ライトが
可能なメモリを構成することが好ましい。
【００３０】以上の構成により、請求項１、４記載の発
明に係る半導体メモリ装置では、冗長救済機能を搭載し
ていない複数の同一メモリマクロで、ＬＳＩが１つの機
能に対して要求する必要なメモリ容量のメモリ機能ブロ
ックを構成し、さらに、通常メモリマクロと同一の冗長
専用メモリマクロを少なくとも１つ用意し、通常メモリ
マクロに欠陥が存在して冗長救済を行う場合は、欠陥が
存在する通常メモリマクロと冗長専用メモリマクロとを
メモリマクロ単位で置き換える。これにより、異なるメ
モリ容量に対応するＳＲＡＭの展開性に優れ、かつ、面
積ロスが小さく、自由度が高い冗長メモリを備えた半導
体メモリ装置を実現することができる。
明に係る半導体メモリ装置では、冗長救済機能を搭載し
ていない複数の同一メモリマクロで、ＬＳＩが１つの機
能に対して要求する必要なメモリ容量のメモリ機能ブロ
ックを構成し、さらに、通常メモリマクロと同一の冗長
専用メモリマクロを少なくとも１つ用意し、通常メモリ
マクロに欠陥が存在して冗長救済を行う場合は、欠陥が
存在する通常メモリマクロと冗長専用メモリマクロとを
メモリマクロ単位で置き換える。これにより、異なるメ
モリ容量に対応するＳＲＡＭの展開性に優れ、かつ、面
積ロスが小さく、自由度が高い冗長メモリを備えた半導
体メモリ装置を実現することができる。
【００３１】また、請求項２、４記載の発明に係る半導
体メモリ装置では、冗長救済機能を搭載していない複数
の同一メモリマクロの中から、欠陥が存在しない複数の
メモリマクロを選択して、ＬＳＩが１つの機能に対して
必要なメモリ容量のメモリ機能ブロックを構成すること
で、異なるメモリ容量に対応するＳＲＡＭの展開性に優
れ、かつ、面積ロスが小さく、自由度が高い冗長メモリ
を備えた半導体メモリ装置を実現することができる。
体メモリ装置では、冗長救済機能を搭載していない複数
の同一メモリマクロの中から、欠陥が存在しない複数の
メモリマクロを選択して、ＬＳＩが１つの機能に対して
必要なメモリ容量のメモリ機能ブロックを構成すること
で、異なるメモリ容量に対応するＳＲＡＭの展開性に優
れ、かつ、面積ロスが小さく、自由度が高い冗長メモリ
を備えた半導体メモリ装置を実現することができる。
【００３２】また、請求項３、４記載の発明に係る半導
体メモリ装置では、複数の目的に対応する複数のメモリ
機能ブロックが必要な半導体メモリ装置において、複数
のメモリ機能ブロック内の任意のメモリマクロと、通常
メモリマクロと同一の冗長専用メモリマクロとを、メモ
リマクロ単位で置き換えることで冗長機能を実現する。
これにより、異なる機能の小容量のＳＲＡＭが複数個必
要なＬＳＩにおいても自由度の高い冗長機能を実現する
ことができる。
体メモリ装置では、複数の目的に対応する複数のメモリ
機能ブロックが必要な半導体メモリ装置において、複数
のメモリ機能ブロック内の任意のメモリマクロと、通常
メモリマクロと同一の冗長専用メモリマクロとを、メモ
リマクロ単位で置き換えることで冗長機能を実現する。
これにより、異なる機能の小容量のＳＲＡＭが複数個必
要なＬＳＩにおいても自由度の高い冗長機能を実現する
ことができる。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
て、図面に基づいて説明する。
【００３４】（実施の形態１）図１は、本発明の実施の
形態１による半導体メモリ装置の構成例を示すブロック
図である。図２は、図１のＳＲＡＭマクロ１０の詳細な
構成例を示すブロック図である。
形態１による半導体メモリ装置の構成例を示すブロック
図である。図２は、図１のＳＲＡＭマクロ１０の詳細な
構成例を示すブロック図である。
【００３５】図１において、１０−１〜１０−８は、Ｓ
ＲＡＭとしての通常のリード／ライト動作が可能なよう
に必要な回路を全て含んだ一定容量のＳＲＡＭマクロ
で、この詳細な構成は図２で示す。本実施の形態では、
ＳＲＡＭマクロが８個の場合を示してある。１０−Ｒは
冗長専用ＳＲＡＭマクロで、その構成は通常ＳＲＡＭマ
クロ１０−１〜１０−８と全く同一である。２１は、各
ＳＲＡＭマクロ１０−１〜１０−８、１０−Ｒに供給さ
れるアドレスバス、データバス、制御信号線等の信号線
であり、３２は切替制御回路、３１は欠陥の有無に基づ
き切替えの有無を検出する検出回路である。
ＲＡＭとしての通常のリード／ライト動作が可能なよう
に必要な回路を全て含んだ一定容量のＳＲＡＭマクロ
で、この詳細な構成は図２で示す。本実施の形態では、
ＳＲＡＭマクロが８個の場合を示してある。１０−Ｒは
冗長専用ＳＲＡＭマクロで、その構成は通常ＳＲＡＭマ
クロ１０−１〜１０−８と全く同一である。２１は、各
ＳＲＡＭマクロ１０−１〜１０−８、１０−Ｒに供給さ
れるアドレスバス、データバス、制御信号線等の信号線
であり、３２は切替制御回路、３１は欠陥の有無に基づ
き切替えの有無を検出する検出回路である。
【００３６】図２に示したＳＲＡＭマクロ１０は、通常
用いられる一般的なものであり、データ読み出し時は、
アドレス信号ＡＤに応じてワード線デコーダ１１１、ワ
ード線ドライバ１１２によりワード線ＷＬを活性化さ
せ、メモリセルアレイ１０１のビット線ＢＬからの出力
データをカラムスイッチ１２１で選択し、センス回路１
２２で増幅してデータ入出力回路１２３によってデータ
出力ＤＯを出力する。データ書き込み時は、データ入力
ＤＩをデータ入出力回路１２３、ビット線ＢＬを介して
メモリセルアレイ１０１内のメモリセルに書き込む。そ
の制御はクロックＣＬＫ、制御信号ＳＩＧが入力される
制御回路１３０によって行われる。図１の冗長専用ＳＲ
ＡＭマクロ１０−ＲもこのＳＲＡＭマクロ１０と全く同
一である。
用いられる一般的なものであり、データ読み出し時は、
アドレス信号ＡＤに応じてワード線デコーダ１１１、ワ
ード線ドライバ１１２によりワード線ＷＬを活性化さ
せ、メモリセルアレイ１０１のビット線ＢＬからの出力
データをカラムスイッチ１２１で選択し、センス回路１
２２で増幅してデータ入出力回路１２３によってデータ
出力ＤＯを出力する。データ書き込み時は、データ入力
ＤＩをデータ入出力回路１２３、ビット線ＢＬを介して
メモリセルアレイ１０１内のメモリセルに書き込む。そ
の制御はクロックＣＬＫ、制御信号ＳＩＧが入力される
制御回路１３０によって行われる。図１の冗長専用ＳＲ
ＡＭマクロ１０−ＲもこのＳＲＡＭマクロ１０と全く同
一である。
【００３７】以上のように構成された本実施の形態の半
導体メモリ装置において、冗長機能を実現する手法に関
し、以下で説明する。
導体メモリ装置において、冗長機能を実現する手法に関
し、以下で説明する。
【００３８】従来例で述べたように、ＬＳＩには異なる
機能ごとに異なる容量のＳＲＡＭが内蔵される。さらに
異なるＬＳＩには異なる容量のＳＲＡＭが内蔵される。
これらのＬＳＩにＳＲＡＭを内蔵する場合、ＳＲＡＭと
しての通常のリード／ライト動作を行うのに必要な回路
を全て含んだ一定容量のＳＲＡＭマクロを用意し、ＬＳ
Ｉを構成する際に、必要なＳＲＡＭ容量分のＳＲＡＭマ
クロを複数個配置することで機能的に１つのメモリ機能
ブロックを実現する手法をとる。図１及び図２における
ＳＲＡＭマクロ１０−１〜１０−８は、このような完全
にＳＲＡＭとして動作するＳＲＡＭマクロであり、この
単一のＳＲＡＭマクロを用意し、ＬＳＩの１つの機能に
対して必要なメモリ容量分だけ複数個配置することで、
１つのメモリ機能ブロックを実現する。ＳＲＡＭとして
用意するのは単一のＳＲＡＭマクロであり、その配置個
数、配置位置は、ＬＳＩごとに自由に決めれば良く、異
なるメモリ容量に対応するＳＲＡＭの展開性に非常に優
れている。
機能ごとに異なる容量のＳＲＡＭが内蔵される。さらに
異なるＬＳＩには異なる容量のＳＲＡＭが内蔵される。
これらのＬＳＩにＳＲＡＭを内蔵する場合、ＳＲＡＭと
しての通常のリード／ライト動作を行うのに必要な回路
を全て含んだ一定容量のＳＲＡＭマクロを用意し、ＬＳ
Ｉを構成する際に、必要なＳＲＡＭ容量分のＳＲＡＭマ
クロを複数個配置することで機能的に１つのメモリ機能
ブロックを実現する手法をとる。図１及び図２における
ＳＲＡＭマクロ１０−１〜１０−８は、このような完全
にＳＲＡＭとして動作するＳＲＡＭマクロであり、この
単一のＳＲＡＭマクロを用意し、ＬＳＩの１つの機能に
対して必要なメモリ容量分だけ複数個配置することで、
１つのメモリ機能ブロックを実現する。ＳＲＡＭとして
用意するのは単一のＳＲＡＭマクロであり、その配置個
数、配置位置は、ＬＳＩごとに自由に決めれば良く、異
なるメモリ容量に対応するＳＲＡＭの展開性に非常に優
れている。
【００３９】ＬＳＩにおけるこのようなメモリ構成手法
において、通常ＳＲＡＭマクロ１０−１〜１０−８と全
く同一の冗長専用ＳＲＡＭマクロ１０−Ｒを余分にＬＳ
Ｉに配置する。通常ＳＲＡＭマクロ１０−１〜１０−８
のどれかが検査の結果不良と判定された場合は、不良の
ＳＲＡＭマクロと冗長専用ＳＲＡＭマクロ１０−Ｒとを
ＳＲＡＭマクロ単位で動作的に切替える。切替えは検出
回路３１で欠陥の有無に基づき切替えの有無を検出し、
切替制御回路３２でアドレスバス、データバス、制御信
号線等の信号線２１を制御することで行う。切替検出手
法、切替制御回路等は、数多くの文献、特許に記載され
ており、容易に実現できる。また、本発明では、その手
法は１つに制限されるものでは無いが、一例として、不
良のＳＲＡＭマクロがアクセスされることを検出回路３
１で検出した場合、不良のＳＲＡＭマクロに非選択信号
を送り、代わりに冗長専用ＳＲＡＭマクロ１０−Ｒに選
択信号を送るように切替制御回路３２で制御することで
も容易に実現できる。
において、通常ＳＲＡＭマクロ１０−１〜１０−８と全
く同一の冗長専用ＳＲＡＭマクロ１０−Ｒを余分にＬＳ
Ｉに配置する。通常ＳＲＡＭマクロ１０−１〜１０−８
のどれかが検査の結果不良と判定された場合は、不良の
ＳＲＡＭマクロと冗長専用ＳＲＡＭマクロ１０−Ｒとを
ＳＲＡＭマクロ単位で動作的に切替える。切替えは検出
回路３１で欠陥の有無に基づき切替えの有無を検出し、
切替制御回路３２でアドレスバス、データバス、制御信
号線等の信号線２１を制御することで行う。切替検出手
法、切替制御回路等は、数多くの文献、特許に記載され
ており、容易に実現できる。また、本発明では、その手
法は１つに制限されるものでは無いが、一例として、不
良のＳＲＡＭマクロがアクセスされることを検出回路３
１で検出した場合、不良のＳＲＡＭマクロに非選択信号
を送り、代わりに冗長専用ＳＲＡＭマクロ１０−Ｒに選
択信号を送るように切替制御回路３２で制御することで
も容易に実現できる。
【００４０】また、冗長専用ＳＲＡＭマクロ１０−Ｒを
複数個配置し、ＳＲＡＭマクロ１０−１〜１０−８の中
で欠陥が存在する複数のＳＲＡＭマクロを置き換えるこ
とも可能である。
複数個配置し、ＳＲＡＭマクロ１０−１〜１０−８の中
で欠陥が存在する複数のＳＲＡＭマクロを置き換えるこ
とも可能である。
【００４１】このように、冗長専用ＳＲＡＭマクロを何
個配置するかは、ＬＳＩの機能ごとに必要なメモリ容量
に応じて、ＬＳＩを構成する際に任意に設定することが
できる。また必要なメモリ容量が小さい場合は冗長専用
ＳＲＡＭマクロを配置しなければ全く面積増加が発生し
ない。つまり、１種類のＳＲＡＭマクロ１０を用意する
だけで、冗長機能の有無、面積増加の割合、任意の冗長
救済能力を、ＬＳＩを構成する際に任意に設定すること
ができる。
個配置するかは、ＬＳＩの機能ごとに必要なメモリ容量
に応じて、ＬＳＩを構成する際に任意に設定することが
できる。また必要なメモリ容量が小さい場合は冗長専用
ＳＲＡＭマクロを配置しなければ全く面積増加が発生し
ない。つまり、１種類のＳＲＡＭマクロ１０を用意する
だけで、冗長機能の有無、面積増加の割合、任意の冗長
救済能力を、ＬＳＩを構成する際に任意に設定すること
ができる。
【００４２】また、例えば、１個のＳＲＡＭマクロ１０
のメモリ容量が小さく、ＳＲＡＭマクロ内に冗長機能を
搭載すると面積増加が大きすぎる場合でも、８個に１
個、もしくは、１６個に１個の割合で冗長専用ＳＲＡＭ
マクロ１０−Ｒを配置すれば面積増加を小さくすること
が出来る。
のメモリ容量が小さく、ＳＲＡＭマクロ内に冗長機能を
搭載すると面積増加が大きすぎる場合でも、８個に１
個、もしくは、１６個に１個の割合で冗長専用ＳＲＡＭ
マクロ１０−Ｒを配置すれば面積増加を小さくすること
が出来る。
【００４３】以上のように、上記実施の形態１によれ
ば、冗長救済機能を搭載していない複数の同一ＳＲＡＭ
マクロ１０で、ＬＳＩが１つの機能に対して要求する必
要なメモリ容量のメモリ機能ブロックを構成し、さら
に、通常ＳＲＡＭマクロ１０−１〜１０−８と同一の冗
長専用ＳＲＡＭマクロ１０−Ｒを少なくとも１つ用意
し、通常ＳＲＡＭマクロ１０内の任意のＳＲＡＭマクロ
に欠陥が存在して冗長救済を行う場合は、欠陥が存在す
る通常ＳＲＡＭマクロと冗長専用ＳＲＡＭマクロ１０−
ＲとをＳＲＡＭマクロ単位で置き換える。これにより、
異なるメモリ容量に対応するＳＲＡＭの展開性に優れ、
かつ、面積ロスが小さく、自由度が高い冗長メモリを備
えた半導体メモリ装置を実現することができる。
ば、冗長救済機能を搭載していない複数の同一ＳＲＡＭ
マクロ１０で、ＬＳＩが１つの機能に対して要求する必
要なメモリ容量のメモリ機能ブロックを構成し、さら
に、通常ＳＲＡＭマクロ１０−１〜１０−８と同一の冗
長専用ＳＲＡＭマクロ１０−Ｒを少なくとも１つ用意
し、通常ＳＲＡＭマクロ１０内の任意のＳＲＡＭマクロ
に欠陥が存在して冗長救済を行う場合は、欠陥が存在す
る通常ＳＲＡＭマクロと冗長専用ＳＲＡＭマクロ１０−
ＲとをＳＲＡＭマクロ単位で置き換える。これにより、
異なるメモリ容量に対応するＳＲＡＭの展開性に優れ、
かつ、面積ロスが小さく、自由度が高い冗長メモリを備
えた半導体メモリ装置を実現することができる。
【００４４】（実施の形態２）図３は、本発明の実施の
形態２による半導体メモリ装置の構成例を示すブロック
図である。
形態２による半導体メモリ装置の構成例を示すブロック
図である。
【００４５】図３において、１０−１〜１０−９はＳＲ
ＡＭとしての通常のリード／ライト動作を行うのに必要
な回路を全て含んだ一定容量のＳＲＡＭマクロである。
ＬＳＩを構成する際に、全てのＳＲＡＭマクロ１０−１
〜１０−９を検査し、ＬＳＩの１つの機能に対して必要
なメモリ容量を構成する為に必要な個数のＳＲＡＭマク
ロを選択するようにする。図では、ＳＲＡＭマクロ１０
−７に欠陥が存在し、検査の結果不良と判定された為
に、残りの８個のＳＲＡＭマクロ１０−１〜１０−６、
１０−８、１０−９でメモリ機能ブロック１を構成する
例を示している。欠陥が存在するＳＲＡＭマクロ１０−
７以外をアクセスする手法は、本発明の実施の形態１で
述べた冗長救済と同様に、検出回路３３で欠陥の有無に
基づき切替えの有無を検出し、切替制御回路３４でアド
レスバス、データバス、制御信号線等の信号線２１を制
御することで行う。
ＡＭとしての通常のリード／ライト動作を行うのに必要
な回路を全て含んだ一定容量のＳＲＡＭマクロである。
ＬＳＩを構成する際に、全てのＳＲＡＭマクロ１０−１
〜１０−９を検査し、ＬＳＩの１つの機能に対して必要
なメモリ容量を構成する為に必要な個数のＳＲＡＭマク
ロを選択するようにする。図では、ＳＲＡＭマクロ１０
−７に欠陥が存在し、検査の結果不良と判定された為
に、残りの８個のＳＲＡＭマクロ１０−１〜１０−６、
１０−８、１０−９でメモリ機能ブロック１を構成する
例を示している。欠陥が存在するＳＲＡＭマクロ１０−
７以外をアクセスする手法は、本発明の実施の形態１で
述べた冗長救済と同様に、検出回路３３で欠陥の有無に
基づき切替えの有無を検出し、切替制御回路３４でアド
レスバス、データバス、制御信号線等の信号線２１を制
御することで行う。
【００４６】ＳＲＡＭマクロ１０を何個配置するかは、
ＬＳＩの機能ごとに必要なメモリ容量に応じて、ＬＳＩ
を構成する際に任意に設定することができる。つまり、
１種類ＳＲＡＭマクロ１０を用意するだけで、ＬＳＩを
構成する際に、任意の冗長救済能力を設定することがで
きるのと同じことを実現できる。
ＬＳＩの機能ごとに必要なメモリ容量に応じて、ＬＳＩ
を構成する際に任意に設定することができる。つまり、
１種類ＳＲＡＭマクロ１０を用意するだけで、ＬＳＩを
構成する際に、任意の冗長救済能力を設定することがで
きるのと同じことを実現できる。
【００４７】以上のように、上記実施の形態２によれ
ば、冗長救済機能を搭載していない複数の同一ＳＲＡＭ
マクロ１０−１〜１０−９の中から、欠陥が存在しない
複数のＳＲＡＭマクロを選択して、ＬＳＩが１つの機能
に対して必要なメモリ容量のメモリ機能ブロック１を構
成することで、異なるメモリ容量に対応するＳＲＡＭの
展開性に優れ、かつ、面積ロスが小さく、自由度が高い
冗長メモリを備えた半導体メモリ装置を実現することが
できる。
ば、冗長救済機能を搭載していない複数の同一ＳＲＡＭ
マクロ１０−１〜１０−９の中から、欠陥が存在しない
複数のＳＲＡＭマクロを選択して、ＬＳＩが１つの機能
に対して必要なメモリ容量のメモリ機能ブロック１を構
成することで、異なるメモリ容量に対応するＳＲＡＭの
展開性に優れ、かつ、面積ロスが小さく、自由度が高い
冗長メモリを備えた半導体メモリ装置を実現することが
できる。
【００４８】（実施の形態３）図４は、本発明の実施の
形態３による半導体メモリ装置の構成例を示すブロック
図である。
形態３による半導体メモリ装置の構成例を示すブロック
図である。
【００４９】図４において、２、３はＬＳＩにおける異
なる目的に対応するメモリ機能ブロックであり、４はＣ
ＰＵである。例えば、命令用のＳＲＡＭ、データ用のＳ
ＲＡＭの２つのメモリ機能ブロック２、３を必要とする
場合等である。１２−１〜１２−４、１３−１〜１３−
４は異なる目的のメモリ機能ブロック２、３を構成する
全て同一のＳＲＡＭマクロであり、この例ではそれぞれ
４個のＳＲＡＭマクロ１２、１３でメモリ機能ブロック
２、３が構成されている場合を示している。
なる目的に対応するメモリ機能ブロックであり、４はＣ
ＰＵである。例えば、命令用のＳＲＡＭ、データ用のＳ
ＲＡＭの２つのメモリ機能ブロック２、３を必要とする
場合等である。１２−１〜１２−４、１３−１〜１３−
４は異なる目的のメモリ機能ブロック２、３を構成する
全て同一のＳＲＡＭマクロであり、この例ではそれぞれ
４個のＳＲＡＭマクロ１２、１３でメモリ機能ブロック
２、３が構成されている場合を示している。
【００５０】例えば、ＳＲＡＭマクロ１２、１３のメモ
リ容量がそれぞれ３２Ｋビットの場合、メモリ機能ブロ
ック２、３のそれぞれの合計メモリ容量は１２８Ｋビッ
トになり、冗長救済機能を搭載する効果が無い小さい容
量である。しかし、ＬＳＩとしての合計メモリ容量はメ
モリ機能ブロック２、３のメモリ容量を合計して２５６
Ｋビットになり、これは、冗長救済機能を搭載する効果
が有る大きな容量になる。
リ容量がそれぞれ３２Ｋビットの場合、メモリ機能ブロ
ック２、３のそれぞれの合計メモリ容量は１２８Ｋビッ
トになり、冗長救済機能を搭載する効果が無い小さい容
量である。しかし、ＬＳＩとしての合計メモリ容量はメ
モリ機能ブロック２、３のメモリ容量を合計して２５６
Ｋビットになり、これは、冗長救済機能を搭載する効果
が有る大きな容量になる。
【００５１】このような構成の本実施の形態による半導
体メモリ装置において、冗長機能を実現する手法に関
し、以下で説明する。
体メモリ装置において、冗長機能を実現する手法に関
し、以下で説明する。
【００５２】通常ＳＲＡＭマクロ１２、１３と全く同一
の冗長専用ＳＲＡＭマクロ１４を配置する。２つのメモ
リ機能ブロック２、３のＳＲＡＭマクロ１２−１〜１２
−４、１３−１〜１３−４のどれかに欠陥が存在し検査
の結果不良と判定された場合は、不良のＳＲＡＭマクロ
と冗長専用ＳＲＡＭマクロ１４とをＳＲＡＭマクロ単位
で動作的に切替える。切替えは検出回路３５で欠陥の有
無に基づき切替えの有無を検出し、切替制御回路３６で
バス切替回路３７と２つのメモリ機能ブロック２、３の
それぞれのアドレスバス、データバス、制御信号線等の
信号線２２、２３を制御することで行う。冗長専用ＳＲ
ＡＭマクロ１４からの入出力信号は、２つのメモリ機能
ブロック２、３のそれぞれのアドレスバス、データバ
ス、制御信号線等の信号線２２、２３のどちらにでも接
続できるように、バス切替回路３７によって切替えるこ
とで、異なるメモリ機能ブロック２、３に関係なく、ど
のＳＲＡＭマクロ１２−１〜１２−４、１３−１〜１３
−４とも置き換えることが可能である。つまり、メモリ
機能ブロック２内のＳＲＡＭマクロ１２−１〜１２−４
のどれかと置き換える場合は、冗長専用ＳＲＡＭマクロ
１４をメモリ機能ブロック２のアドレスバス、データバ
ス、制御信号線等の信号線２２と接続し、逆に、メモリ
機能ブロック３内のＳＲＡＭマクロ１３−１〜１３−４
のどれかと置き換える場合は、冗長専用ＳＲＡＭマクロ
１４をメモリ機能ブロック３のアドレスバス、データバ
ス、制御信号線等の信号線２３と接続するように、バス
切替回路３７によって切替えることで、異なるメモリ機
能ブロック２、３に関係なく、どのＳＲＡＭマクロ１２
−１〜１２−４、１３−１〜１３−４とも置き換えるこ
とが可能である。
の冗長専用ＳＲＡＭマクロ１４を配置する。２つのメモ
リ機能ブロック２、３のＳＲＡＭマクロ１２−１〜１２
−４、１３−１〜１３−４のどれかに欠陥が存在し検査
の結果不良と判定された場合は、不良のＳＲＡＭマクロ
と冗長専用ＳＲＡＭマクロ１４とをＳＲＡＭマクロ単位
で動作的に切替える。切替えは検出回路３５で欠陥の有
無に基づき切替えの有無を検出し、切替制御回路３６で
バス切替回路３７と２つのメモリ機能ブロック２、３の
それぞれのアドレスバス、データバス、制御信号線等の
信号線２２、２３を制御することで行う。冗長専用ＳＲ
ＡＭマクロ１４からの入出力信号は、２つのメモリ機能
ブロック２、３のそれぞれのアドレスバス、データバ
ス、制御信号線等の信号線２２、２３のどちらにでも接
続できるように、バス切替回路３７によって切替えるこ
とで、異なるメモリ機能ブロック２、３に関係なく、ど
のＳＲＡＭマクロ１２−１〜１２−４、１３−１〜１３
−４とも置き換えることが可能である。つまり、メモリ
機能ブロック２内のＳＲＡＭマクロ１２−１〜１２−４
のどれかと置き換える場合は、冗長専用ＳＲＡＭマクロ
１４をメモリ機能ブロック２のアドレスバス、データバ
ス、制御信号線等の信号線２２と接続し、逆に、メモリ
機能ブロック３内のＳＲＡＭマクロ１３−１〜１３−４
のどれかと置き換える場合は、冗長専用ＳＲＡＭマクロ
１４をメモリ機能ブロック３のアドレスバス、データバ
ス、制御信号線等の信号線２３と接続するように、バス
切替回路３７によって切替えることで、異なるメモリ機
能ブロック２、３に関係なく、どのＳＲＡＭマクロ１２
−１〜１２−４、１３−１〜１３−４とも置き換えるこ
とが可能である。
【００５３】なお、ここではメモリ機能ブロックが２つ
の場合を示したが、３つ以上の場合でも全く同様に切替
えることが出来る。
の場合を示したが、３つ以上の場合でも全く同様に切替
えることが出来る。
【００５４】以上のように、上記実施の形態３によれ
ば、複数の目的に対応する複数のＳＲＡＭ機能ブロック
２、３が必要なＬＳＩにおいて、複数のメモリ機能ブロ
ック２、３内の任意のＳＲＡＭマクロ１２−１〜１２−
４、１３−１〜１３−４の中で欠陥が存在するＳＲＡＭ
マクロと、通常メモリマクロ１２−１〜１２−４、１３
−１〜１３−４と同一の冗長専用ＳＲＡＭマクロ１４と
を、ＳＲＡＭマクロ単位で置き換えることで冗長機能を
実現する。これにより、異なる機能の小容量のＳＲＡＭ
が複数個必要なＬＳＩにおいても自由度の高い冗長機能
を実現することができる。
ば、複数の目的に対応する複数のＳＲＡＭ機能ブロック
２、３が必要なＬＳＩにおいて、複数のメモリ機能ブロ
ック２、３内の任意のＳＲＡＭマクロ１２−１〜１２−
４、１３−１〜１３−４の中で欠陥が存在するＳＲＡＭ
マクロと、通常メモリマクロ１２−１〜１２−４、１３
−１〜１３−４と同一の冗長専用ＳＲＡＭマクロ１４と
を、ＳＲＡＭマクロ単位で置き換えることで冗長機能を
実現する。これにより、異なる機能の小容量のＳＲＡＭ
が複数個必要なＬＳＩにおいても自由度の高い冗長機能
を実現することができる。
【００５５】
【発明の効果】以上説明したように、本発明の半導体メ
モリ装置によれば、冗長救済機能を搭載していない複数
の同一メモリマクロで、ＬＳＩが１つの機能に対して要
求する必要なメモリ容量のメモリ機能ブロックを構成
し、さらに、通常メモリマクロと同一の冗長専用メモリ
マクロを少なくとも１つ用意し、通常メモリマクロに欠
陥が存在して冗長救済を行う場合は、欠陥が存在する通
常メモリマクロと冗長専用メモリマクロとをメモリマク
ロ単位で置き換える。これにより、異なるメモリ容量に
対応するＳＲＡＭの展開性に優れ、かつ、面積ロスが小
さく、自由度が高い冗長メモリを備えた半導体メモリ装
置を実現することができる。
モリ装置によれば、冗長救済機能を搭載していない複数
の同一メモリマクロで、ＬＳＩが１つの機能に対して要
求する必要なメモリ容量のメモリ機能ブロックを構成
し、さらに、通常メモリマクロと同一の冗長専用メモリ
マクロを少なくとも１つ用意し、通常メモリマクロに欠
陥が存在して冗長救済を行う場合は、欠陥が存在する通
常メモリマクロと冗長専用メモリマクロとをメモリマク
ロ単位で置き換える。これにより、異なるメモリ容量に
対応するＳＲＡＭの展開性に優れ、かつ、面積ロスが小
さく、自由度が高い冗長メモリを備えた半導体メモリ装
置を実現することができる。
【００５６】また、冗長救済機能を搭載していない複数
の同一メモリマクロの中から、欠陥が存在しない複数の
メモリマクロを選択して、ＬＳＩが１つの機能に対して
必要なメモリ容量のメモリ機能ブロックを構成すること
で、異なるメモリ容量に対応するＳＲＡＭの展開性に優
れ、かつ、面積ロスが小さく、自由度が高い冗長メモリ
を備えた半導体メモリ装置を実現することができる。
の同一メモリマクロの中から、欠陥が存在しない複数の
メモリマクロを選択して、ＬＳＩが１つの機能に対して
必要なメモリ容量のメモリ機能ブロックを構成すること
で、異なるメモリ容量に対応するＳＲＡＭの展開性に優
れ、かつ、面積ロスが小さく、自由度が高い冗長メモリ
を備えた半導体メモリ装置を実現することができる。
【００５７】更に、複数の目的に対応する複数のメモリ
機能ブロックが必要なＬＳＩにおいて、複数のメモリ機
能ブロック内の任意のメモリマクロと、通常メモリマク
ロと同一の冗長専用メモリマクロとを、メモリマクロ単
位で置き換えることで冗長機能を実現する。これによ
り、異なる機能の小容量のＳＲＡＭが複数個必要なＬＳ
Ｉにおいても自由度の高い冗長機能を実現することがで
きる。
機能ブロックが必要なＬＳＩにおいて、複数のメモリ機
能ブロック内の任意のメモリマクロと、通常メモリマク
ロと同一の冗長専用メモリマクロとを、メモリマクロ単
位で置き換えることで冗長機能を実現する。これによ
り、異なる機能の小容量のＳＲＡＭが複数個必要なＬＳ
Ｉにおいても自由度の高い冗長機能を実現することがで
きる。
【図１】 本発明の実施の形態１による半導体メモリ装
置の構成例を示すブロック図
置の構成例を示すブロック図
【図２】 図１に示したＳＲＡＭマクロの詳細な構成例
を示すブロック図
を示すブロック図
【図３】 本発明の実施の形態２による半導体メモリ装
置の構成例を示すブロック図
置の構成例を示すブロック図
【図４】 本発明の実施の形態３による半導体メモリ装
置の構成例を示すブロック図
置の構成例を示すブロック図
【図５】 第１の従来例による半導体メモリ装置の一例
を示したブロック図
を示したブロック図
【図６】 第２の従来例による半導体メモリ装置の一例
を示したブロック図
を示したブロック図
１０−１〜１０−９、１２−１〜１２−４、１３−１〜
１３−４ 通常ＳＲＡＭマクロ（メモリマクロ） １０−Ｒ、１４ 冗長専用ＳＲＡＭマクロ（冗長専用メ
モリマクロ） １、２、３ メモリ機能ブロック ３１、３３、３５ 検出回路 ３２、３４、３６ 切替制御回路 ３７ バス切替回路
１３−４ 通常ＳＲＡＭマクロ（メモリマクロ） １０−Ｒ、１４ 冗長専用ＳＲＡＭマクロ（冗長専用メ
モリマクロ） １、２、３ メモリ機能ブロック ３１、３３、３５ 検出回路 ３２、３４、３６ 切替制御回路 ３７ バス切替回路
Claims (4)
- 【請求項１】 冗長救済機能を搭載していない複数の同
一メモリマクロと、 少なくとも１つの前記メモリマクロと同一の冗長専用メ
モリマクロと、 前記メモリマクロ内の欠陥を検出する手段と、 前記検出手段に対応して、欠陥が存在する前記メモリマ
クロと前記冗長専用メモリマクロとをメモリマクロ単位
で置き換える冗長手段とを備えたことを特徴とする半導
体メモリ装置。 - 【請求項２】 冗長救済機能を搭載していない複数の同
一メモリマクロから構成されるメモリ機能ブロックを有
する半導体メモリ装置において、 前記メモリマクロ内の欠陥を検出する手段と、 前記検出手段に応じて、前記メモリマクロの中で欠陥が
存在しない複数の前記メモリマクロを用いて前記メモリ
機能ブロックを構成する手段とを備えたことを特徴とす
る半導体メモリ装置。 - 【請求項３】 複数の目的に対応する複数のメモリ機能
ブロックを有する半導体メモリ装置において、 前記メモリ機能ブロックは、各々、冗長救済機能を搭載
していない複数の同一メモリマクロから構成され、 少なくとも１つの前記メモリマクロと同一の冗長専用メ
モリマクロと、 前記メモリマクロ内の欠陥を検出する手段と、 前記検出手段に対応して、欠陥が存在する前記メモリマ
クロと前記冗長専用メモリマクロとをメモリマクロ単位
で置き換える冗長機能実現手段とを備え、 前記冗長専用メモリマクロは、前記複数のメモリ機能ブ
ロック内の任意のメモリマクロとメモリマクロ単位で置
き換えられることを特徴とする半導体メモリ装置。 - 【請求項４】 前記メモリマクロは各々、 複数のメモリセルからなるメモリセルアレイと、 外部から与えられるアドレス信号をデコードしてメモリ
セルを選択するアドレスデコード回路と、 メモリセルアレイからの出力データを増幅するセンスア
ンプ回路と、 外部とデータを入出力する入出力バッファ回路とを備
え、 単一の前記メモリマクロで、通常のリード／ライトが可
能なメモリを構成することを特徴とする請求項１から３
のいずれか一項に記載の半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28868299A JP2001110197A (ja) | 1999-10-08 | 1999-10-08 | 半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28868299A JP2001110197A (ja) | 1999-10-08 | 1999-10-08 | 半導体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110197A true JP2001110197A (ja) | 2001-04-20 |
Family
ID=17733334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28868299A Pending JP2001110197A (ja) | 1999-10-08 | 1999-10-08 | 半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008310923A (ja) * | 2007-06-18 | 2008-12-25 | Nec Electronics Corp | 半導体装置 |
| US7570535B2 (en) | 2004-01-28 | 2009-08-04 | Nec Electronics Corporation | Semiconductor integrated circuit device having memory macros and logic cores on board |
-
1999
- 1999-10-08 JP JP28868299A patent/JP2001110197A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570535B2 (en) | 2004-01-28 | 2009-08-04 | Nec Electronics Corporation | Semiconductor integrated circuit device having memory macros and logic cores on board |
| JP2008310923A (ja) * | 2007-06-18 | 2008-12-25 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1221165B1 (en) | Circuit and method for a multiplexed redundancy scheme in a memory device | |
| US5546349A (en) | Exchangeable hierarchical data line structure | |
| KR100252053B1 (ko) | 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법 | |
| US6414896B1 (en) | Semiconductor memory device having column redundancy scheme to improve redundancy efficiency | |
| JP2009016037A (ja) | 高い冗長効率を有するフラッシュメモリ、集積回路メモリ装置、およびフラッシュメモリ装置の駆動方法 | |
| JPH1040682A (ja) | 半導体記憶装置 | |
| KR100297382B1 (ko) | 리던던시회로를구비한반도체메모리장치 | |
| JPH0955095A (ja) | 集積半導体メモリ装置 | |
| KR100334143B1 (ko) | 반도체 메모리 장치와 불량 메모리 셀 구제 방법 | |
| JP3102330B2 (ja) | 半導体メモリ装置 | |
| JP2005317173A (ja) | メモリ装置 | |
| JP2000182370A (ja) | 半導体記憶装置 | |
| JPH1166879A (ja) | 半導体記憶装置 | |
| JP2001110197A (ja) | 半導体メモリ装置 | |
| JP2003151295A (ja) | 半導体装置 | |
| KR100505685B1 (ko) | 리던던시 효율을 증가시키는 반도체 메모리 장치 | |
| JPH05258591A (ja) | 半導体集積回路 | |
| JP3499120B2 (ja) | 半導体記憶装置 | |
| JP2008097675A (ja) | 半導体装置 | |
| US6226219B1 (en) | Semiconductor memory with a plurality of memory banks | |
| JP3016373B2 (ja) | 半導体記憶装置 | |
| JP3474474B2 (ja) | 半導体メモリ装置 | |
| KR20030084029A (ko) | 플렉서블 리던던스 체계를 갖는 반도체 메모리 장치 | |
| JP2000305858A (ja) | 半導体装置及び半導体システム | |
| JP2003249094A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090423 |