JP2001109152A - パターン形成方法及びそれを用いた半導体の製造方法 - Google Patents
パターン形成方法及びそれを用いた半導体の製造方法Info
- Publication number
- JP2001109152A JP2001109152A JP28513699A JP28513699A JP2001109152A JP 2001109152 A JP2001109152 A JP 2001109152A JP 28513699 A JP28513699 A JP 28513699A JP 28513699 A JP28513699 A JP 28513699A JP 2001109152 A JP2001109152 A JP 2001109152A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- photosensitive material
- film
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Abstract
であってもプロセス中に感光性材料の割れや剥れといっ
た問題が発生しないパターン形成方法を提供することに
ある。 【解決手段】基体101上に微細パターン106を形成
する工程において、エッチング耐性を有し、波長200
〜10nmの放射線104に対し吸収係数が1/μm以
下であり、且つその膜中残留応力が15MPa/μm以
下である感光性材料102を用いる。また、感光性材料
に含まれる総原子数、炭素原子数、酸素原子数を用い次
式で求められる値Kを3.3以下とする。 K=総原子数/(炭素原子数−酸素原子数) 【効果】上記工程中での感光性材料の物理的破壊を防
ぎ、上記半導体装置の歩留まり向上を可能とする。
Description
たパターン形成方法及びこの方法を用いた半導体装置の
製造方法に係り、特に、波長200nm以下の短波長放
射線、例えばArFエキシマレーザ(波長193nm)
を露光光源として用いる光リソグラフィに好適なパター
ン形成方法及びこの方法を用いた半導体装置の製造方法
関する。
集積化とスループットを両立するパターンの形成技術と
して、波長248nmのKrFエキシマレーザ等の遠紫外光を
光源とした光リソグラフィ技術が用いられている。高解
像度化のために上記光源波長は短波長化されてきてお
り、波長193nmのArFエキシマレーザの導入が検討され
ている。
材料は、上記KrFエキシマレーザを露光光源としてパタ
ーン形成方法に適用した場合、エッチング耐性、機械的
性質等にも優れている。しかし、より短波長であるArF
エキシマレーザ露光に適用した場合、ベンゼン環のππ
*遷移に対応して発生する強い吸収のため露光した光学
像が感光性材料膜内を透過できないため、忠実なパター
ン形成が不可能であるという欠点がある。
シマレーザ露光において透明な感光性材料としてポリメ
タクリルメチルアセテート(PMMA)があるが、ドラ
イエッチング耐性が不足するという欠点がある。
ーザ露光に於いては、アクリレート系やシクロオレフィ
ン系等の脂環族系有機感光性材料が用いられる。
エキシマレーザ等のエネルギー線を光学的マスクを介し
て選択的にこの塗膜に照射し、アルカリ現像等によって
上記露光部、もしくは未露光部を選択的に除去すること
により、パターンを形成する工程が一般的に用いられ
る。
ものをポジ型レジスト、未露光部を除去するものをネガ
型レジストと云っている。レジストには、高感度化等の
目的で酸発生剤を混ぜることが一般的である。露光によ
り発生した酸を触媒として、架橋反応等を起こす場合、
レジストはネガの挙動を示す。一方、レジスト中の官能
基が、脱保護反応等により、非極性から極性へと変化す
る場合には、ポジ型の挙動を示す。
ついては、例えばサイエンスフォーラム社1994年刊
の“ULSIリソグラフィ技術の革新”等に記されてい
る。
例えば養賢社1974年刊の“弾性及び材料力学”や、
有機材料については講談社サイエンティフィック刊の
“大学院 高分子化学”等に解説がある。
て0.2μm以下の微細なパターンを形成する場合、工程
中に、前記感光性材料パターンもしくは薄膜が割れた
り、剥がれたり、倒れたりするという問題が発生する。
特に、上記ArFエキシマレーザ露光に於いては顕著に
見られる。
の問題点を解消することにあり、その第1の目的は、少
なくとも感光性材料パターンに割れ、剥れが発生し難い
改良されたパターン形成方法を提供することにある。
以下の微細構造を有し、且つ歩留まりが高く安価な半導
体装置の製造方法を提供することにある。
は、基板上に感光性材料の薄膜を形成する工程と、前記
薄膜に波長200〜10nmの放射線を選択的に露光す
る工程と、前記露光部、もしくは未露光部を現像処理に
よって選択的に除去する工程とを含む微細パターン形成
方法であって、前記薄膜を形成する工程における前記感
光性材料は、膜形成後の膜中残留応力が15MPa/μ
m以下であると共に、前記感光性材料に含まれる総原子
数、炭素原子数、酸素原子数を用いて求められる値Kが
3.3以下、 K=総原子数/(炭素原子数−酸素原子数) 前記露光波長における前記感光性材料の吸収係数が1/
μm以下、であることを特徴とするパターン形成方法に
より、達成される(第1の発明)。
と、本発明のパターン形成方法は、図1(a)に示すよ
うに感光性材料による薄膜102の形成を基板上101
で行い、図1(b)に示すように波長200〜10nm
の放射線104を選択的に上記薄膜102に照射、露光
し、図1(c)に示すように現像処理により選択的にこ
の露光部105、もしくは未露光部を除去することによ
り微細パターン106を形成する。なお、この図1では
露光部105を現像処理により選択的に除去する工程を
示している。
性材料の特性として、上記のように 膜形成後の膜中残留応力が15MPa/μm以下であ
ること、K=総原子数/(炭素原子数−酸素原子数)
で表せる値Kが3.3以下であること、そして露光波長
におけるこの感光性材料の吸収係数が1/μm以下であ
ること、が必須の要件となる。
説すると、ポリビニルフェノール系のようなをベンゼン
環(3個のC=C二重結合を有する)を有さず、基本的
にはC−C結合からなる脂環族系樹脂を主成分として含
むものが望ましい。
重結合を1個有するものもあるが、1個程度有するもの
であれば場合によっては使用可能である。ベンゼン環
は、露光波長における感光性材料の吸収係数が大きくな
り、パターンの形状劣化、寸法制御性が著しく悪くなる
ので好ましくない。
ト系脂環族樹脂、メタクリレート系脂環族樹脂、シクロ
オレフィン系樹脂、ノルボルネン系樹脂及びこれらの樹
脂のハイブリッド系樹脂のいずれか一つが挙げられる。
的なものとしては、例えばアクリレートの側鎖にアダマ
ンタン系脂環族と、ラクトン系官能基を導入した材料、
例えば、2メチルアダマンタン γラクトン アクリレー
ト、2メチルアダマンタン βラクトン アクリレート、2
メチルアダマンタン メバロニックラクトン アクリレー
ト、2エチルアダマンタン ラクトン アクリレート等、
または、アダマンタン系、もしくはラクトン系の官能基
のいずれかを導入した材料、もしくは、アクリレートの
側鎖にカルボン酸官能基を有する脂環族とアルコール等
の密着性強化官能基を有する脂環族を導入した材料、例
えばヒドロキシ トリシクロ デシルオキシル アクリレ
ート、ディ ヒドロキシ トリシクロ デシルオキシル ア
クリレート等が挙げられる。
極性変化基としてのカルボン酸に様々な保護基を導入す
ることが可能で、ターシャブチルや、エトキシエチル、
テトラヒドロキシピラニル等のアセタール系保護基等も
用いられる。
シ官能基を脂環族基に等を導入したもの例えば、エポキ
シトリシクロデシルオキシルアクリレート等がある。ま
た、架橋剤と反応する基として、水酸基等も用いられ
る。
のとしては、例えば下記に示すような樹脂が挙げられ
る。
に置換した樹脂として、例えば、2メチルアダマンタン
ラクトン メタクリレート ディハイドロオキシ トリシ
クロデシルオキシル メタクリレート、2メチルアダマン
タン メバロニックラクトンメタクリレート、2エチル
アダマンタン ラクトン メタクリレート、ディ ヒドロ
キシ トリシクロ デシルオキシル アクリレート等であ
る。
しては、例えば下記に示すような樹脂が挙げられる。シ
クロオレフィン側鎖に、カルボン酸を極性変化基として
導入し、保護基を導入したもの。また、側鎖に各種アル
コール等を導入することにより、密着性を向上させるこ
とが可能である。例えば、カルボキシル ノルボルネン
マレイックアンハライド、カルボキシル ノルボルネン
マレイックアンハライド+メチルヒドロキシル ノルボ
ルネン マレイックアンハライド等がある。
は、例えば下記に示すような樹脂が挙げられる。ポリノ
ルボルネン主鎖に、カルボン酸官能基と、密着性強化基
例えばアルコール基を導入した樹脂、例えばカルボキシ
ル ポリノルボルネン+ブチルヒドロキシポリノルボル
ネン等がある。
的なものとしては、例えばシクロオレフィン+アクリレ
ート又はメタクリレート、ポリノルボルネン+アクリレ
ート又はメタクリレート等がある。
く説明する。第1に、感光性材料の膜形成時の膜中残
留応力が15MPa以下である必要性について図3を用
いて説明する。なお、この要件は後述するようにパター
ンの割れ、剥れを改善する機能を有するものである。
2μm以下の微細パターンに於いては、感光性材料の膜
中残留応力が上記プロセス中のパターン割れ、剥れ等の
課題の大きな原因の一つである。
が15MPa/μmを境にして、これより大きくなると
急激に割れ剥れの発生数が増加する。例えば15MPa
/μmの発生率は0.1個/ウェハであるのに対し、4
0MPa/μmでの発生率は2個/ウェハと急増し15
MPa/μmの20倍の発生率を示している。
れが顕著に小さくなり、例えば5MPa/μmでは発生
率0.05個/ウェハと激減している。
次にプロセス中のパターン剥れや割れのメカニズムを簡
単に述べる。上記プロセス中の割れ、剥れ等の原因や発
生する条件には、各材料固有の応力と前記材料の引っ張
り強さの関係、プロセス中の熱履歴、密着性等の要因が
関与している。
による薄膜を形成すると、回転塗布中及びその後の熱処
理により上記感光性材料の溶媒が蒸発する。そのため上
記形成した膜の体積が収縮し、膜内に縮み応力が発生す
る。前記応力の大きさは、感光性材料の構造、分子量、
溶媒、熱プロセス等に大きく依存する。
場合には、その主たる構成物である樹脂の骨格が、剛直
であるほど膜中残留応力が増える傾向にある。特にAr
Fレーザ露光用に用いられる上記脂環族系樹脂は、従来
のKrFレーザ露光用感光性材料に比べて剛直であり、
20MPa/μm以上の膜中残留応力を有している。
して例えば低分子量成分を混ぜたり、分子量をコントロ
ールすることによって膜中残留応力を適正な値に低減す
ることが可能である。低分子量成分を混ぜると、感光性
材料の硝子転移温度が低下し、脆性や、膜中残留応力の
低減に役立つ。しかし、熱耐性は悪くなる傾向にある。
低下剤としては、例えばコール酸エステル、脂環族系の
エステル、アルコール類、リトコール酸エステル、脂環
族系モノマー、脂環族系アルコール、低分子量のカルボ
ン酸官能基を有する環状炭素鎖、等が有効である。
レフィン系樹脂感光性材料の場合は、応力低下剤とし
て、例えばリトコール酸エステルを10%以上添加する
ことによって膜中残留応力を15MPa/μm以下に制
御できる。一方、分子量を大きくするとポリマーの延性
が増大するため、脆性が改善される。しかし、分子量2
0000以上のポリマーを用いると感光性材料の解像度
が劣化する傾向にある。
のために、0.2μm以下の微細なパターンを形成する際
には、現像時にパターン端部における応力の集中が起こ
り、リンスによる表面張力による力が加わった際に、上
記パターンの密着力がパターン膜中の残留応力に負け
て、基板より剥がれてまう。特に、膜中の残留応力が1
5MPa/μmを越えると、既に図3で示したようにパ
ターン剥れが顕著になる。
所的な応力集中が問題になる。実際、パターンの割れに
ついてはパターンの形状にも強く依存している。ホール
パターンのような丸く密着面積の大きいパターンでは、
応力の集中も起こりにくい。しかし、孤立ゲートパター
ンや、配線パターン等の密着部分の少ない、角張ったパ
ターンに於いては、パターンの角の部分に応力集中が起
こり易く、そこから割れ、もしくは割れに起因する剥れ
等が起こる様子が観測される。割れの発生数を少なくす
る為に感光性材料中の応力は、小さければ小さい程よ
い。
て述べる。膜厚4000Å程度の有機感光性材料を上記
図1のリソグラフィ工程に適用する場合、パターンの転
写に用いられるドライエッチングにおけるエッチング耐
性を得るためには、上記感光性材料に含まれる総原子
数、炭素原子数、酸素原子数を用いて表される値K=総
原子数/(炭素原子数−酸素原子数)が、3.3以下で
ある必要がある。この値が小さいほどレジストマスクと
した場合、エッチングに対する耐性が向上し好ましい。
また、3.3より大きくなるとエッチング耐性が著しく
低下しレジストとしての選択性が劣る。
るために上記感光性材料は上記露光波長に対して1/μ
m以下の吸収係数であることが望ましく、小さいほど好
ましい。吸収係数が1/μmより大きくなるとパターン
の形状劣化、寸法制御性が著しく悪くなるので好ましく
ない。なお、露光波長に対する感光性材料の吸収係数の
測定は周知の光学装置で計測することができる。
よる薄膜形成を各種基板上で行い、上記薄膜に放射線を
選択的に照射、露光し、この露光部、もしくは未露光部
を現像処理によって選択的に除去する微細パターン形成
方法において、上記感光性材料の膜厚あたりの初期膜内
応力σ0が15MPa/μm以上であって、温度80〜
160℃、時間5分以下の熱処理後の膜内応力σpの変
化が初期膜内応力σ0に対して10%以内である感光性
材料を用いることによっても達成される(第2の発
明)。
たりの初期膜内応力σ0が15MPa/μm以上の場合
に有効であるが、実用上使用可能な初期膜内応力σ0の
上限は25MPa/μm程度である。
は、形成するパターンの大きさが0.2μm以下となる、
波長200〜10nmの放射線露光光源を用いる場合
に、特に有効である。光学像に対する忠実性を向上させ
るために上記感光性材料は上記露光波長に対して1/μ
m以下の吸収係数を備えていることが望ましい。なお、
このパターン形成方法は、MOS型半導体装置の製造に
おける特にゲート層のパターン形成方法に好適である。
の残留溶媒量が減るため、感光性膜中の残留応力は増え
る。また、感光性材料膜中でポジ型化学増幅反応等の分
解の化学反応が起こった場合、上記反応等で生成した低
分子量成分は揮発し易いため、膜中残留応力は増える。
形成後15MPa以上の膜中残留応力を有する感光性材
料は、パターン形成プロセス中の割れや剥れが顕著にな
る。
スに対して膜中残留応力の変化率(σp−σ0)/σ0が
10%以下である場合は、プロセス中の割れや剥れが低
減される。
の工程中である。熱プロセス中での膜中残留応力変化が
10%以下の場合、応力の集中が起こった部分の最大応
力値は、熱プロセス中での膜中残留応力変化が10%以
上の材料を用いた場合の同じパターン部の最大応力値に
比べて小さくなる。
には、揮発性の高い溶媒を予め用いる、硝子転移温度の
低い材料を用いる等の方法がある。
させるのに80℃以上の温度を用いる。また、160℃
以上の熱プロセスを適用した場合、有機感光性材料はポ
リマー間の架橋等の反応のため感光性、微細性を損なう
ため、上記感光性材料に適用する熱処理は80℃〜16
0℃が好ましい。
m以上の感光性材料膜を基板上で形成し、放射線を選択
的に上記膜に照射、露光し、露光部、もしくは未露光部
を現像処理によって選択的に除去することにより微細パ
ターンを形成する際、上記感光性材料の応力が、10M
Pa/μm以下である感光性材料を用いることによって
も達成される(第3の発明)。
0nmが望ましい。そしてパターンの忠実度を向上する
為には、感光材料の吸収係数も1/μm以下であること
が望ましい。
ロセス中の感光性材料薄膜の割れの現象は顕著になるた
め、1.5μm以上の膜厚の感光性材料に於いては、
1.5μm以下の場合に比較して更なる応力の低減が必
要である。
に形成した絶縁層及び配線層の少なくとも1種の層上
に、感光性材料の薄膜を形成し、この薄膜を選択的に露
光し、現像して所定のレジストマスクパターンを形成す
る工程を含む半導体装置の製造方法において、上記レジ
ストマスクパターンを形成する工程を、上記第1乃至第
3の発明のいずれか一つに記載したパターン形成方法で
構成することにより達成される(第4の発明)。
に第1の感光性材料を用いて第1の薄膜を形成する工程
と、前記第1の薄膜に波長200〜10nmの放射線を
選択的に露光する工程と、前記露光部、もしくは未露光
部を現像処理によって選択的に除去して第1のマスクパ
ターンを形成する工程と、前記第1のマスクパターンを
用いて前記基板を食刻加工する工程と、前記基板上に第
2の感光性材料を用いて第2の薄膜を形成する工程と、
前記第2の薄膜に波長200〜10nmの放射線を選択
的に露光する工程と、前記露光部、もしくは未露光部を
現像処理によって選択的に除去して第2のマスクパター
ンを形成する工程と、前記第2のマスクパターンを用い
て前記基板を食刻加工する工程とを含む半導体装置の製
造方法であって、前記薄膜形成時における第1の薄膜の
膜中残留応力をσ1、第2の薄膜の膜中残留応力をσ2と
したとき両者の差がσ2−σ1≧2MPaであることを特
徴とする半導体装置の製造方法によっても達成される
(第5の発明)。
型半導体装置の製造におけるゲート部作成に、上記第2
のマスクパターンはそれ以外の領域を作成する場合に適
用することが望ましい。
いて、感光性材料中の応力集中の起こりにくいホール等
のパターンや、感光性材料中の応力集中によりパターン
剥れや割れ等の問題の起こり易いパターンが共存してい
る場合がある。上記の場合、同一層に対してパターンの
形状毎に、感光性材料の応力を最適化して複数回微細加
工を行うことにより、上記課題を解決して製品の歩留ま
りを改善することが出来る。
線等のパターンの剥がれ易い形状の作成を行う際には、
ホール等のパターン剥れの起り難いパターンに比べて、
膜形成時における膜中残留応力値が小さく、且つその差
が2MPa以上である感光性材料膜を用いることによ
り、パターン剥れの程度を改善することが出来る。
用いた場合、ゲート、配線層のパターン形成には、例え
ばホール等を形成する他層に比べて応力の小さい感光性
材料を用いることが望ましい。
合、図4に見られるように、ゲート層(上記第1の薄膜
の膜中残留応力σ1とする)に、ホール層(上記第2の
薄膜の膜中残留応力σ2とする)より2MPa/μm以
上膜中残留応力が小さい感光性材料を用いることにより
歩留まりを改善することが出来る(σ2−σ1≧2MP
a)。
感光性材料を用いて半導体の第1の基板上に第1の薄膜
を形成する工程と、第1の光学的マスクを介して、前記
第1の薄膜に波長200〜10nmの放射線を照射、露
光し、マスクパターンを転写する工程と、前記露光部も
しくは未露光部を現像処理によって選択的に除去し第1
のマスクパターンを形成する工程と、前記第1のマスク
パターンを用いて前記基板を食刻する工程と、第2の感
光性材料を用いて前記半導体の第2の基板上に第2の薄
膜を形成する工程と、第2の光学的マスクを介して、前
記第2の薄膜に波長200〜10nmの放射線を照射、
露光し、マスクパターンを転写する工程と、前記露光部
もしくは未露光部を現像処理によって選択的に除去し第
2のマスクパターンを形成する工程と、前記第2のマス
クパターンを用いて前記基板を食刻する工程とを含む半
導体装置の製造方法であって、前記薄膜形成時における
第1の薄膜の膜中残留応力をσ1、第2の薄膜の膜中残
留応力をσ2としたとき両者の差がσ2−σ1≧2MPa
であることを特徴とする半導体装置の製造方法によって
も達成される(第6の発明)。
以下の吸収係数を有することが望ましい。上記方法をM
OS型半導体装置の製造に適用する場合、第1の基板が
ゲート、配線層であり、上記第2の基板がそれ以外の層
となるよう適用するとより一層効果が得られる。
成する層についてある一種の形状のパターンが支配的に
なる場合がある。一方、感光性材料の膜中残留応力を低
下させる為に、低分子量成分を感光性材料に添加する
と、乾式エッチング耐性を損なう傾向がある。
光性材料の応力を最適化することにより、ホール等のパ
ターン剥れの起り難い形状のパターンには、膜内残留応
力は大きくても乾式エッチング耐性の高い材料を用い、
逆に乾式エッチングの条件が緩やかだが応力集中が起こ
り易いゲートパターン、配線パターン等が支配的な層に
対しては膜内残留応力の小さい感光性材料を用いること
により、高い歩留まりを得ることが出来る。
用いる感応性材料膜の形成時の膜中残留応力に対して、
ゲートや配線等のパターンを形成する際に用いる感光性
材料膜の膜形成時膜中残留応力が小さく、且つその差が
2MPa/μm以上である時にその効果が顕著に現われ
る。そのため、上記第1のパターンがMOS型半導体装
置の製造におけるゲート部であり、上記第2のパターン
がそれ以外の部分である場合には、本方法は特に有効で
ある。
D)法を用いて感光性膜を形成した場合は、上記膜を形
成するときの条件によって上記膜内の応力が強く左右さ
れる。上記膜が無機物を多量に含んだ膜の場合、例えば
ポリシラン膜等である場合は、上記膜は有機感光性材料
膜に比べて脆性の傾向があり、上記膜中の残留応力低減
は、プロセス中の割れ剥れの低減に、一層重要である。
の測定の方法を以下に説明する。(100)のSi基板
上に感光性材料等の薄膜を形成すると、薄膜の膜中応力
を受けてSiウエハーの曲率半径が変化する。この曲率
半径の変化はレーザの反射角度から測定出来る。
記感光性膜の形成前後に測定することにより曲率半径の
変化を検出することが出来る。感光性膜の膜中残留応力
はこの曲率半径の変化ΔRを用いて周知の方法により求
められる。
測定温度、装置の光学系の精度、ウエハー面の均一性、
膜形成の条件等がある。特に測定する際の環境に大きく
依存する。
る。 〈実施例1〉図1の工程にしたがって、シリコン基板1
01上に20000Åの膜厚で4.8MPaの膜中残留
応力を有するポジ型シクロオレフィン系樹脂感光性材料
膜を回転塗布することより薄膜102を形成し、寸法が
0.2μmスペースのパターン106を形成した。露光
にはArFレーザ(λ=193nm)を照射光104と
してを用い、現像は市販のアルカリ現像溶液にて1分間
行った。
であり、露光波長に対する吸収係数は0.43/μmで
ある。
置により8インチウエハー上で行ったところ、パターン
の剥れは10枚に付き1個所の割で検出されたに過ぎ
ず、超LSIの製造工程に十分に実用化できるものであ
る。以上により、膜中残留応力の小さいレジストを用い
ることにより、膜厚20000Å程度の感光性材料を用
いてもパターン剥れを回避することができた。
より、室温23℃でアクリレート系ポリマーを主として
含む化学増幅型ポジ型感光性材料を回転塗布により86
15Å、12345Å、6144Å、3825Åの各膜
厚で、厚さ525μmの4インチSi基板上にそれぞれ
形成した。膜中残留応力の測定を行ったところ、各膜厚
と残留応力との間には比例関係があることが分かった。
4インチSi基板上にそれぞれ形成し、膜中の残留応力
を測定したところ、膜厚1μm換算の場合の膜中残留応
力は、ポリビニルフェノールでは5MPa、化学増幅型
KrF用ポジ型感光性材料では7MPa、ポリノルボル
ネンでは22MPa、PMMAでは14MPa、ポリシ
クロオレフィンでは25MPaであった。
応力低下剤としてコール酸エステルを重量比で5%、1
0%、15%、20%それぞれ混ぜて膜中残留応力を測
定した。
を混ぜない比較例の膜中残留応力は、31Mpa/μm
であることから、適量混入することにより膜中残留応力
を任意に調整することができる。ここでは22〜8MP
a/μmの範囲で調整した。
ルを混ぜた材料を用いて、ArF露光装置(NA0.
6)を用いて寸法0.11μmのパターン形成を行っ
た。上記材料の吸収係数は、0.5/μm。
数)で求められる値Kは2.9であった。
欠陥検査装置によりパターン剥れ等の検出を行ったとこ
ろ、8インチウエハ100枚につき0.6個の割合で剥
れが見られた。パターンの割れは100枚中で全く観測
されなかった。以上によりパターン形成方法における低
残留応力の感光性材料の適用の有効性が確認された。
をベースとする化学増幅ポジ型感光性材料を、4インチ
Si基板上に回転塗布し8400Åの薄膜を形成し、実
施例1と同様の工程でパターンを形成した。なお、塗膜
形成工程においては、20℃/分の割合で温度を上昇さ
せた後、120秒間150℃を保持しその後自然冷却を
行った。
を図5に示した。温度が上がるに従って、膜中残留応力
が緩和されていることが分かる。温度が下がる過程で
は、感光性材料の膜中残留応力が徐々に強くなってい
る。膜形成後の残留応力が20MPa/μm程度の感光
性材料薄膜でも、現像時の膜中残留応力が21MPa/
μmであった場合は、SEM観察によりパターンの割れ
剥れは観測されなかった。
化が膜形成時の膜中残留応力に対して5%であり、第2
の発明である10%以内という条件を満たしている。
ダイナミックRAM半導体装置の製造方法に関するもの
で図2の工程図を用いて説明する。なお、以下の説明
は、MOS半導体装置の製造プロセスの主要な工程と本
発明の関連を示すためのものであり、従って製造工程の
全てについて述べたものではない。
得られるMOS半導体装置の主要部を示す断面図であ
る。MISFETは、ゲート絶縁膜201、ゲート電極
202、ソース・ドレインのn型の高濃度不純物領域2
03からなっており、プラグ電極204が上記高濃度不
純物領域上のシリコン酸化膜201及び215を貫いて
形成されている。
線205が形成されている。シリコン酸化膜206の上
に、王冠型キャパシタ207が設けられており、コンタ
クトホール216を介して高濃度不純物領域203に接
続されている。
はじめに、シリコン基板200上に周知のシャロウトレ
ンチアイソレーションの方法を用いてSiO2アイソレ
ーション(フィールド酸化膜)208を形成した。その
後、ゲート酸化膜201を形成した。なお、このゲート
酸化膜201の組成、構造、膜厚等は適用するデバイス
によって最適化することが望ましい。(MISFET形
成)図2(b)、図2(c)を用いて、本発明を半導体
装置の製造におけるMISFET形成工程に適用した場
合について説明する。
程度のタングステン等の低抵抗の高融点金属膜もしくは
そのシリサイド膜210と、厚さ100nm程度の多結
晶シリコン膜211との複合膜を用いた。
為にゲート電極上にはシリコンナイトライド膜209が
形成されている。その上に、膜中残留応力が8MPa/
μm、膜厚4000Åのポジ型感光性材料を用いてフォ
トリソグラフィを行い、パターン212を形成した。
m。K=総原子数/(炭素原子数−酸素原子数)で求め
られるKの値は3.0であった。感光性材料にはネガ型
感光性材料を用いてもよく、感光性材料膜厚は下地の構
造やエッチング条件によって変わる。
ターン212を下地積層膜に転写することにより、MI
SFETのゲート213を形成した。ここでMISFE
Tのゲート長は例えば0.13μmであり、極性はnチ
ャンネル型を用いているが、pチャンネル型でもよい。
FETのソースもしくはドレインとなる高濃度不純物領
域上のシリコン酸化膜215ならびにシリコンナイトラ
イド膜に開口部を、配線線加工に用いる感光性材料より
膜中残留応力が大きい感光性材料を用いて形成した。
膜を周知の減圧化学気相成長法(以下LPCVD法と略
す。)により堆積し、ついで厚さ300nm程度のボロ
ンとリンを含んだシリコン酸化膜215を周知の化学気
相成長法(以下CVDと略す)により堆積し、800℃
程度の温度でアニールを施すことによりシリコン酸化膜
表面をなだらかにする。
添加したものを用いずTEOSガスを用いた400℃程
度のCVDによるシリコン酸化膜をもちい、CMP(C
hemical Mechanical Polishi
ng)法等の他の方法で平坦にすることも出来る。
リコン酸化膜の表面が得られる。更に製造工程の温度を
低温化することによって、MISFETのパンチスルー
を防止することも出来る。さらに、MISFETのソー
スドレイン領域の高濃度不純物領域203は上記シリコ
ンナイトライド膜を堆積した後にイオン打ち込みを用い
て形成してもよい。これにより、高濃度不純物領域の横
方向を調整することが出きるため、MISFETのパン
チスルー防止に効果がある。
様の方法を用いてリソグラフィを行なった。この時、膜
中残留応力が12MPa/μmの感光性材料を用いた。
開口部のシリコン酸化膜215をエッチングした。
たK=総原子数/(炭素原子数−酸素原子数)で求めら
れるKの値は3.2であった。この際、シリコン酸化膜
215のドライエッチングはシリコンナイトライド膜を
エッチングストッパとし、さらに異方性のシリコンナイ
トライドのドライエッチングにより上記シリコンナイト
ライド膜をエッチングすることで、ゲート電極やフィー
ルド酸化膜に対して自己整合の開口部を形成する。
0nmの多結晶シリコン膜をLPCVD法により堆積し
異方性ドライエッチングによりエッチバックして上記開
口部にプラグ電極を形成する。なお、上記プラグ電極2
04に、タングステンやチタンナイトライドを用いるこ
とで電気的に良好な接触を得ることが出来る。
る場合はシリコン基板との反応を防止する目的でチタン
ナイトライド等のバリヤメタル膜を下層に設けることが
好ましい。
100nm程度の配線電極を堆積し、感光性材料膜厚が
5000Åで膜中残留応力が7MPa/μmの感光性材
料を用いて、フォトリソグラフィを行いパターン形成を
行った。なお、配線電極の材料としては好ましくはタン
グステン等の高融点金属のシリサイド膜と多結晶シリコ
ンの複合膜、もしくはタングステン等の高融点金属を用
いることが出来る。
ンを含んだシリコン酸化膜215をCVD法によって堆
積し、800℃程度の温度でアニールを施すことにより
表面をなだらかにする。
縁膜のシリコン酸化膜と金属配線としてアルミニウム配
線を形成して本発明の半導体記憶装置が完成する。
バイスの製造工程を行った結果、パターン剥れや割れの
少ないパターンを形成することが出来た。そのため、1
0%以上歩留まりの改善したダイナミックランダムアク
セスメモリー半導体装置を得ることが出来た。
発明を適用した例について述べたが、本実施例にとらわ
れずLSIの他の工程や、さらに他の種類や材質の半導
体装置、例えばバイポーラLSIやガリウム砒素系半導
体、半導体レーザ等のオプトエレクトロニック素子等に
適用することもできる。その場合、被加工材、感光材の
種類、露光方法、現像方法、エッチング方法やガス等は
変更されるが、これにともない、本発明による反射防止
材料の組成及び処理条件等は、本発明の趣旨を逸脱しな
い限りにおいて最適化することが望ましい。
なくとも感光性材料パターンに割れ、剥れが発生し難い
改良されたパターン形成方法及び0.2μm以下の微細
構造を有し、且つ歩留まりが高く安価な半導体装置の製
造方法を実現するという所期の目的を達成することがで
きた。
おけるリソグラフィ工程において、上記工程中での感光
性材料の物理的破壊を防ぎ、上記半導体装置の歩留まり
向上を可能とする。大量生産における歩留まり向上に対
して、特に効果がある。
造及び製造工程を示す断面図。
れ、剥れとの関係を示した特性図。
のホール層とゲート層とに用いた感光性薄膜の膜中残留
応力の差と歩留まりとの関係を示した特性図。
した特性図。
料薄膜、104…放射線、 105…
露光部、106…形成した微細パターン、 201…
ゲート絶縁膜、202…ゲート電極、 2
03…ソース・ドレイン、204…プラグ電極、
205…電極配線、206、215…シリコン
酸化膜、 207…王冠型キャパシタ、208…フィー
ルド酸化膜、 209…シリコンナイトライド
膜、210…タングステンシリサイド膜、211…多結
晶シリコン膜、212…感光性材料パターン、 2
13…MISFET、216…プラグ電極。
Claims (14)
- 【請求項1】基板上に感光性材料の薄膜を形成する工程
と、前記薄膜に波長200〜10nmの放射線を選択的
に露光する工程と、前記露光部、もしくは未露光部を現
像処理によって選択的に除去する工程とを含む微細パタ
ーン形成方法であって、 前記薄膜を形成する工程における前記感光性材料は、膜
形成後の膜中残留応力が15MPa/μm以下であると
共に、 前記感光性材料に含まれる総原子数、炭素原子数、酸素
原子数を用いて求められる値Kが3.3以下、 K=総原子数/(炭素原子数−酸素原子数) 前記露光波長における前記感光性材料の吸収係数が1/
μm以下、であることを特徴とするパターン形成方法。 - 【請求項2】前記感光性材料は、主成分として脂環族系
樹脂を含むことを特徴とする請求項1記載のパターン形
成方法。 - 【請求項3】前記脂環族系樹脂は、アクリレート系脂環
族樹脂、メタクリレート系脂環族樹脂、シクロオレフィ
ン系樹脂、ノルボルネン系樹脂及びこれらの樹脂のハイ
ブリッド系樹脂のいずれか一つを含むことを特徴とする
請求項2記載のパターン形成方法。 - 【請求項4】基板上に感光性材料の薄膜を形成する工程
と、前記薄膜に波長200〜10nmの放射線を選択的
に露光する工程と、前記露光部、もしくは未露光部を現
像処理によって選択的に除去する工程とを含む微細パタ
ーン形成方法であって、前記薄膜を形成する工程におけ
る前記感光性材料の膜形成時の膜内応力σ0が15MP
a/μm以上であって、温度80〜160℃、時間5分
以下の熱処理後の膜内応力σpの変化が前記薄膜形成時
の膜中残留応力σ0に対して10%以内であることを特
徴とするパターン形成方法。 - 【請求項5】前記感光性材料は、主成分として脂環族系
樹脂を含むことを特徴とする請求項4記載のパターン形
成方法。 - 【請求項6】前記脂環族系樹脂は、アクリレート系脂環
族樹脂、メタクリレート系脂環族樹脂、シクロオレフィ
ン系樹脂、ノルボルネン系樹脂及びこれらの樹脂のハイ
ブリッド系樹脂のいずれか一つを含むことを特徴とする
請求項5記載のパターン形成方法。 - 【請求項7】基板上に、厚さ1.5μm以上の感光性材
料の薄膜を形成する工程と、前記薄膜に波長200〜1
0nmの放射線を選択的に露光する工程と、前記露光
部、もしくは未露光部を現像処理によって選択的に除去
する工程とを含む微細パターン形成方法であって、 前記薄膜を形成する工程における前記感光性材料の膜形
成時の応力が、10MPa/μm以下であり、前記感光
性材料の放射線に対する吸収係数が1/μm以下である
ことを特徴とするパターン形成方法。 - 【請求項8】前記感光性材料は、主成分として脂環族系
樹脂を含むことを特徴とする請求項7記載のパターン形
成方法。 - 【請求項9】前記脂環族系樹脂は、アクリレート系脂環
族樹脂、メタクリレート系脂環族樹脂、シクロオレフィ
ン系樹脂、ノルボルネン系樹脂及びこれらの樹脂のハイ
ブリッド系樹脂のいずれか一つを含むことを特徴とする
請求項8記載のパターン形成方法。 - 【請求項10】半導体基板上に形成した絶縁層及び配線
層の少なくとも1種の層上に、感光性材料の薄膜を形成
し、前記薄膜を選択的に露光し、現像して所定のレジス
トマスクパターンを形成する工程を含む半導体装置の製
造方法において、前記レジストマスクパターンを形成す
る工程を、請求項1乃至9のいずれか一つに記載のパタ
ーン形成方法で構成することを特徴とする半導体装置の
製造方法。 - 【請求項11】基板上に第1の感光性材料を用いて第1
の薄膜を形成する工程と、 前記第1の薄膜に波長200〜10nmの放射線を選択
的に露光する工程と、 前記露光部、もしくは未露光部を現像処理によって選択
的に除去して第1のマスクパターンを形成する工程と、 前記第1のマスクパターンを用いて前記基板を食刻加工
する工程と、 前記基板上に第2の感光性材料を用いて第2の薄膜を形
成する工程と、 前記第2の薄膜に波長200〜10nmの放射線を選択
的に露光する工程と、 前記露光部、もしくは未露光部を現像処理によって選択
的に除去して第2のマスクパターンを形成する工程と、 前記第2のマスクパターンを用いて前記基板を食刻加工
する工程とを含む半導体装置の製造方法であって、 前記薄膜形成時における第1の薄膜の膜中残留応力をσ
1、第2の薄膜の膜中残留応力をσ2としたとき両者の差
がσ2−σ1≧2MPaであることを特徴とする半導体装
置の製造方法。 - 【請求項12】第1の感光性材料を用いて半導体の第1
の基板上に第1の薄膜を形成する工程と、 第1の光学的マスクを介して、前記第1の薄膜に波長2
00〜10nmの放射線を照射、露光し、マスクパター
ンを転写する工程と、 前記露光部もしくは未露光部を現像処理によって選択的
に除去し第1のマスクパターンを形成する工程と、 前記第1のマスクパターンを用いて前記基板を食刻する
工程と、 第2の感光性材料を用いて前記半導体の第2の基板上に
第2の薄膜を形成する工程と、 第2の光学的マスクを介して、前記第2の薄膜に波長2
00〜10nmの放射線を照射、露光し、マスクパター
ンを転写する工程と、 前記露光部もしくは未露光部を現像処理によって選択的
に除去し第2のマスクパターンを形成する工程と、 前記第2のマスクパターンを用いて前記基板を食刻する
工程とを含む半導体装置の製造方法であって、 前記薄膜形成時における第1の薄膜の膜中残留応力をσ
1、第2の薄膜の膜中残留応力をσ2としたとき両者の差
がσ2−σ1≧2MPaであることを特徴とする半導体装
置の製造方法。 - 【請求項13】前記感光性材料の前記露光放射線の波長
に対する吸収係数が1/μm以下であることを特徴とす
る上記請求項12記載の半導体装置の製造方法。 - 【請求項14】MOS型半導体装置の製造方法におい
て、上記第1の基板がゲート及び配線層であり、上記第
2の基板がそれ以外の領域を含む層であることを特徴と
する請求項12記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28513699A JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28513699A JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001109152A true JP2001109152A (ja) | 2001-04-20 |
JP2001109152A5 JP2001109152A5 (ja) | 2006-12-14 |
JP4368472B2 JP4368472B2 (ja) | 2009-11-18 |
Family
ID=17687580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28513699A Expired - Fee Related JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4368472B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008197181A (ja) * | 2007-02-08 | 2008-08-28 | Jsr Corp | 絶縁膜を有する大型シリコンウエハおよびその製造方法 |
US9703219B1 (en) | 2016-06-01 | 2017-07-11 | Konica Minolta, Inc. | Electrostatic image developing toner |
-
1999
- 1999-10-06 JP JP28513699A patent/JP4368472B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008197181A (ja) * | 2007-02-08 | 2008-08-28 | Jsr Corp | 絶縁膜を有する大型シリコンウエハおよびその製造方法 |
US9703219B1 (en) | 2016-06-01 | 2017-07-11 | Konica Minolta, Inc. | Electrostatic image developing toner |
EP3252534A1 (en) | 2016-06-01 | 2017-12-06 | Konica Minolta, Inc. | Electrostatic image developing toner |
Also Published As
Publication number | Publication date |
---|---|
JP4368472B2 (ja) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482280B2 (en) | Method for forming a lithography pattern | |
US6358670B1 (en) | Enhancement of photoresist plasma etch resistance via electron beam surface cure | |
JP3822101B2 (ja) | 感放射線組成物及びパタン形成方法及び半導体装置の製造方法 | |
US6319655B1 (en) | Modification of 193 nm sensitive photoresist materials by electron beam exposure | |
KR101523951B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US4524126A (en) | Adhesion of a photoresist to a substrate | |
EP0599539A2 (en) | Method for forming a pattern by silylation | |
JP3393958B2 (ja) | 乾式マイクロリソグラフィ処理方法 | |
US4510173A (en) | Method for forming flattened film | |
JP3471335B2 (ja) | 半導体素子の微細パターンの形成方法 | |
US6806021B2 (en) | Method for forming a pattern and method of manufacturing semiconductor device | |
US20070196772A1 (en) | Method for forming fine pattern of semiconductor device | |
TWI278915B (en) | Pattern forming method, lower layer film forming composition and manufacturing method of semiconductor device | |
JP2001272797A (ja) | パターン形成方法 | |
JP2001109152A (ja) | パターン形成方法及びそれを用いた半導体の製造方法 | |
JP3342856B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
US4556619A (en) | Negative-type acetalized polyvinyl alcohol resist sensitive to ionizing radiation | |
JP2001109152A5 (ja) | ||
JP3293803B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
JP2009105218A (ja) | パターン形成方法 | |
JPS59161827A (ja) | 絶縁膜加工法 | |
EP0068098B1 (en) | Process for fabricating a device involving use of a photoresist | |
JP3179068B2 (ja) | パターン形成方法 | |
JPS60254036A (ja) | パタ−ン形成方法 | |
US8323876B1 (en) | Methods of forming integrated circuit devices using anti-penetration films to block acid transfer into anti-reflective coatings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090604 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |