JP2001094415A - Ｐｌｌ回路の自走周波数安定化回路 - Google Patents

Abstract

(57)【要約】 【課題】ＰＬＬ回路を構成するＶＣＯ（電圧制御回路）
において、基準側と比較側の信号による位相差が自走周
波数を逸脱した場合であっても強制的に基準側又は比較
側の信号を位相シフトさせるようにして同期をとる時間
を短縮するＰＬＬ回路の自走周波数安定化回路を提供す
る。 【解決手段】基準入力信号に基づいてＭ分周クロック信
号を生成するＭ分周器と、このＭ分周クロック信号とＶ
ＣＯで生成される出力パルス信号からなるＮ分周クロッ
ク信号とを入力してその位相差に応じた電圧の信号を出
力する位相検出器と、この位相検出器から出力される信
号の低域周波数成分を濾過するループフィルタと、この
ループフィルタから出力される電圧レベルにより発振周
波数を制御して出力パルス信号を出力するＶＣＯとから
なり、Ｍ分周器と位相検出器との間にＭ分周器のＭ分周
クロック信号を一時停止させる分周器制御手段を設けた
ことである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＰＬＬ回路の自走周
波数安定化回路に関し、特にディジタル伝送路において
ディジタル信号を受信する際の受信信号から同期クロッ
クを抽出するためのＰＬＬ回路の自走周波数安定化回路
に関する。

【０００２】

【従来の技術】従来のＰＬＬ回路の自走周波数安定化回
路は、ＰＬＬ回路における入力信号と出力信号との同期
をとるための工夫が施されているものが種々存在する。

【０００３】第一の例は、図５に示すように、ＰＬＬの
帯域が狭い場合やループフィルタ（低域ろ波器）の時定
数が大きい場合に対処したＰＬＬ回路の自走周波数安定
化回路であり、入力された基準入力信号、即ち、伝送路
抽出クロック信号をＭ分周してＭ分周クロック信号を生
成するＭ分周器（÷Ｍ）１１と、このＭ分周クロック信
号とＶＣＯ（電圧制御発振器）１２の出力パルス信号を
Ｎ分周したＮ分周クロック信号との位相を比較して所定
の電圧を出力する位相検出器（ＰＤ；Ｐｈａｓｅ Ｄｅ
ｔｅｃｔｅｒ）１３と、この位相検出器１３の出力レベ
ルに基づいて所定のチャージをするチャージポンプ（Ｃ
ＨＰ）１４と、チャージポンプ１４の出力側と位相検出
器１３の出力側とを切り替える切替えスイッチ１５と、
位相検出器１３からの信号のうち低周波数成分を濾過す
るループフィルタ（ＬＦ；低周波ろ波回路）１６と、こ
のループフィルタ１６の出力電圧レベルにより発振周波
数を制御するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ
ｌｅｄ Ｏｓｉｌａｔｏｒ；電圧制御発振器）１２と、
このＶＣＯで生成された出力パルス信号をＮ分周してＮ
分周クロック信号Ｖｏｐｄを生成して位相比較器１３に
フイードバック入力するＮ分周器（÷Ｎ）１７とから構
成されている。

【０００４】このような構成において、回路の初期化時
や出力周波数切替時において、同期に要する時間を短縮
化させるため切替えスイッチ１５をチャージポンプ１４
側に切り替えるようにして、ループフィルタ１６内へ電
流を流し込んで所望の制御電圧に強制的に近づけること
によって同期に要する時間の短縮化をはかり、自走周波
数の安定化を図ることができる。

【０００５】第二の例は、図６に示すように、時定数の
少ないループフィルタを利用して同期に要する時間の短
縮化を図ったＰＬＬ回路の自走周波数安定化回路であ
り、入力された基準入力信号、即ち、伝送路抽出クロッ
ク信号をＭ分周してＭ分周クロック信号Ｖｉｐｄを生成
するＭ分周器１１と、このＭ分周クロック信号Ｖｉｐｄ
とＶＣＯ１２の出力パルス信号をＮ分周して生成したＮ
分周クロック信号Ｖｏｐｄとの位相を比較して所定の電
圧を出力する位相検出器１３と、この位相検出器１３か
らの信号の低周波数成分のみを通過させる直列に接続し
た第一及び第二のループフィルタ（低域ろ波回路）１
８、１９と、この第一のループフィルタ１８に並列に接
続したスイッチ２０と、第二のループフィルタ１９の出
力電圧レベルにより発振周波数を制御するＶＣＯ（電圧
制御発振器）１２と、この出力パルス信号をＮ分周して
Ｎ分周クロック信号Ｖｏｐｄを生成して位相検出器１３
にフイードバック入力するＮ分周器１６とから構成され
ている。

【０００６】このような構成において、ＰＬＬ回路の帯
域が狭い場合やループフィルタの時定数が大きい場合に
おいて、回路の初期化や出力周波数の切替時には、スイ
ッチ２０をオンさせることによって時定数の少ない第二
のループフィルタ１９に同期させることによって同期に
要する時間を短縮化して自走周波数の安定化を図るよう
にしている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術におけるＰＬＬ回路においては、位相検出器
の出力が大きい場合、ループフィルタの利得が大きい場
合、ＶＣＯの制御電圧範囲が狭い等の理由により、ＶＣ
Ｏに入力される制御信号の電圧がＶＣＯの周波数可変制
御電圧の範囲を超える等して逸脱してしまった場合に
は、ＰＬＬ回路の同期に要する時間を短縮できないとい
う問題がある。

【０００８】又、このようにＶＣＯの周波数可変制御電
圧の範囲を逸脱した場合には、ＶＣＯの制御電圧が周波
数可変制御電圧の範囲内の位相差になるまで、ＶＣＯは
自走周波数範囲の上限又は下限で動作する。そのため、
ＶＣＯの可変周波数範囲が狭くなり、且つ位相検出器の
比較周波数が低い状態が続き、周波数偏差（位相変化
率）が非常に小さくなり、ＰＬＬによる引き込み動作が
可能となる状態まで非常に長い時間を要してしまうとい
う問題がある。

【０００９】従って、ＶＣＯの周波数可変制御電圧の範
囲を超えた場合でもＰＬＬ回路の同期に要する時間を短
縮することに解決しなければならない課題を有してい
る。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るＰＬＬ回路の自走周波数安定化回路
は、基準入力信号に基づいてＭ分周クロック信号を生成
するＭ分周器と、該Ｍ分周クロック信号とＶＣＯで生成
される出力パルス信号からなるＮ分周クロック信号とを
入力し、その入力したＭ分周クロック信号とＮ分周クロ
ック信号との位相差に応じた電圧の信号を出力する位相
検出器と、該位相検出器から出力される信号の低域周波
数成分を濾過するループフィルタと、該ループフィルタ
から出力される電圧レベルにより発振周波数を制御して
出力パルス信号を出力するＶＣＯとからなり、前記位相
検出器は、位相検出器から出力する位相差の値が所定値
以上になった時に、前記Ｍ分周クロック信号及び又はＮ
分周クロック信号の出力を一時停止する分周器制御手段
を設けたことである。

【００１１】又、前記分周器制御手段は、前記位相検出
器から出力する位相差の値が所定値以上になった時に、
前記Ｍ分周クロック信号の出力を一時停止すること；前
記位相検出器から出力する位相差の値が所定値以上にな
った時の検出は、前記ＶＣＯの自走周波数が逸脱する位
相設定値を予め設定しておき、該位相設定値と前記位相
検出器で出力する位相差の値とを比較すること；前記分
周器制御手段は、前記位相検出器から出力する位相差の
値が所定値以上になった時に、前記位相検出器に入力し
ている二つのＭ分周クロック信号及びＮ分周クロック信
号の位相進捗状態を検出して、前記Ｍ分周クロック信号
又はＮ分周クロック信号を一時停止すること；前記位相
検出器は、前記Ｍ分周器とＮ分周器とを内蔵した分周器
内蔵型位相検出器であることである。

【００１２】このように、位相検出器で出力する位相差
の値がＶＣＯの自走周波数範囲を逸脱した所定値以上に
なった時に、位相検出器に入力する二つの信号のうち一
方側の信号の発生を一時停止することにより、位相検出
器に入力する何れかの信号を強制的に一方側の信号に強
制的にシフトさせることによって、ＶＣＯの自走周波数
範囲内の位相差を発生させるタイミングを早めることが
でき、ＰＬＬ回路の同期する時間を短縮することができ
る。

【００１３】

【発明の実施の形態】次に、本発明に係るＰＬＬ回路の
自走周波数安定化回路の実施の形態について図面を参照
して説明する。尚、従来技術と同様のものには同一符号
を付与して説明する。

【００１４】本発明に係る第一の実施例であるＰＬＬ回
路の自走周波数安定化回路は、図１に示すように、ＶＣ
Ｏ１２の周波数可変制御電圧の範囲が超えた場合でも同
期に要する時間を短縮化できる回路構成になっており、
入力された基準入力信号、即ち、伝送路抽出クロック信
号をＭ分周して生成するＭ分周クロック信号Ｖｉｐｄを
出力するＭ分周器（÷Ｍ）１１と、このＭ分周クロック
信号ＶｉｐｄとＶＣＯ（電圧制御発振器）１２の出力パ
ルス信号をＮ分周したＮ分周クロック信号Ｖｏｐｄとの
両者を入力し、その位相を比較して位相差に応じた所定
の電圧を出力する位相検出器（ＰＤ；Ｐｈａｓｅ Ｄｅ
ｔｅｃｔｅｒ）１３と、位相検出器１３からの信号のう
ち低周波数成分を濾過するループフィルタ（ＬＦ；低周
波ろ波回路）１６と、このループフィルタ１６の出力電
圧レベルにより発振周波数を制御するＶＣＯ（Ｖｏｌｔ
ａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｉｌａｔｏｒ；電
圧制御発振器）１２と、このＶＣＯで生成された出力パ
ルス信号をＮ分周してＮ分周クロック信号Ｖｏｐｄを生
成して位相検出器１３にフイードバック入力するＮ分周
器（÷Ｎ）１７と、Ｍ分周器１１と位相検出器１３との
間に設けられ位相検出器１３から出力される位相差信号
ＬＤに基づいてＭ分周器１１から出力するＭ分周クロッ
ク信号Ｖｉｐｄの出力を一時停止する分周器制御手段、
即ち、分周器制御回路（Ｄｉｖｉｄｅｒ Ｃｏｎｔｒｏ
ｌ）３０とから構成されている。

【００１５】このループフィルタ１６は低域通過フィル
タであり、位相検出器１３から出力されている信号に含
まれている不要な高調波成分や雑音を除去すると共に、
その振幅・位相特性によってＰＬＬの応答特性、同期特
性を決定する機能を備えている。

【００１６】ＶＣＯ１２はループフィルタ１６の出力電
圧によって発振周波数が決定される発振器であり、その
出力は位相検出器１３に加えられ、ＰＬＬの帰還ループ
を形成する。

【００１７】分周器制御回路３０は、ＶＣＯ１２の自走
周波数を逸脱する値である位相設定値を予め設定するこ
とができる構成となっている。この位相設定値と、位相
検出器１３からの位相差の値、即ち、位相差信号ＬＤと
を比較して位相差信号ＬＤが位相設定値よりも大きけれ
ば分周器制御信号ＤＣがハイレベルの信号を出力する。
この分周器制御信号ＤＣがハイレベルになると、そのハ
イレベルの時間の間だけＭ分周器１１から出力するＭ分
周クロック信号Ｖｉｐｄを一時停止させる構成となって
いる。

【００１８】このような構成からなるＰＬＬ回路の自走
周波数安定化回路の動作について、図２に示すタイミン
グチャートを参照して説明する。

【００１９】Ｍ分周クロック信号Ｖｉｐｄが一時停止す
る（１）、（２）の場合、及び（３）、（４）の場合に
おいて、分周器制御回路３０が備えている位相設定値３
１に対して、位相検出器１３から出力される位相差信号
ＬＤ、即ち、Ｍ分周クロック信号ＶｉｐｄとＮ分周クロ
ック信号Ｖｏｐｄとの位相差信号ＬＤが大きい場合に
は、ＶＣＯ１２の許容する自走周波数範囲を逸脱したも
のと判断して、分周器制御信号ＤＣをハイレベルに所定
期間発生する（（１）の状態）。この分周器制御信号Ｄ
ＣがハイレベルになるとＭ分周器１１から出力するＭ分
周クロック信号Ｖｉｐｄの発生を一時停止させる。従っ
て、分周器制御信号ＤＣがハイレベルの期間だけＭ分周
クロック信号Ｖｉｐｄの発生が遅れ、基準信号側の位相
を強制的にシフトする（（２）の状態）。

【００２０】次に、遅れたＭ分周クロック信号Ｖｉｐｄ
が発生すると、この遅れたＭ分周クロック信号Ｖｉｐｄ
とＮ分周クロック信号Ｖｏｐｄとを位相検出器１３に入
力することにより、位相差信号ＬＤが発生する。この位
相差信号ＬＤが位相設定値３１よりも大きければまだＶ
ＣＯ１２の許容する自走周波数範囲を逸脱しているもの
と判断して分周器制御信号ＤＣを所定期間のハイレベル
の信号を発生する（（３）の状態）。そして、この分周
器制御信号ＤＣがハイレベルの状態になるとＭ分周クロ
ック信号Ｖｉｐｄの発生が一時停止されから、そのＭ分
周クロック信号Ｖｉｐｄの発生が遅れ、更に基準信号側
の位相を強制的にシフトする（（４）の状態）。

【００２１】そして、再び遅れたＭ分周クロック信号Ｖ
ｉｐｄが発生すると位相検出器１３において、遅れたＭ
分周クロック信号ＶｉｐｄとＮ分周クロック信号Ｖｏｐ
ｄとの位相差信号ＬＤが発生する。この位相差信号ＬＤ
は位相設定値３１よりも少ない値である場合にはＶＣＯ
１２が許容する自走周波数の範囲内であると認定できる
からＰＬＬ回路における引き込み動作が正常に動作する
ものと判断できる（（５）の状態）。従って、分周器制
御信号ＤＣはハイレベルにならず、Ｍ分周クロック信号
Ｖｉｐｄの動作は一時停止することなく正常に発生す
る。そして、このＰＬＬ回路は引き込み動作を行いＭ分
周クロック信号Ｖｉｐｄ（基準入力信号側）に同期追従
させるようにＮ分周クロック信号Ｖｏｐｄ（出力パルス
信号側）を制御する（（６）の状態）。このようにし
て、基準入力信号側の位相を強制的にシフトさせ、ＰＬ
Ｌ回路の同期追従可能な状態まで追い込む時間を短縮さ
せて、入力基準信号と出力パルス信号とを同期状態
（（７）の状態）にすることができるのである。

【００２２】ここで、Ｍ分周器１１のＭ分周クロック信
号Ｖｉｐｄ（基準入力信号側）を一時停止させることに
よってシフトさせる位相量を、位相検出器１３の比較す
る側の信号（Ｎ分周クロック信号Ｖｏｐｄ）の一周期分
の時間で変化する位相量よりも大きく設定すれば、ＰＬ
Ｌ回路で同期追従するまでの時間（引き渡す時間）を短
縮することができる。極端な例では、分周器制御信号Ｄ
Ｃの代わりに位相差信号ＬＤを使用するようにすると、
比較する側の信号の数周期分程度の時間でＰＬＬ回路に
よる同期追従可能な状態にすることができる。但し、こ
れらの位相シフト制御を開始する時には、位相比較を一
回以上行わなければならないため、分周器制御回路３０
には適当な時間だけ分周器制御をストップしておくスタ
ート機能を備える必要がある。

【００２３】次に、第二の実施例におけるＰＬＬ回路の
自走周波数安定化回路について図３を参照して説明す
る。

【００２４】第二の実施例におけるＰＬＬ回路の自走周
波数安定化回路は、基準側の信号（Ｍ分周クロック信号
Ｖｉｐｄ）と比較側の信号（Ｎ分周クロック信号Ｖｏｐ
ｄ）との両方の位相シフト制御を行うようにした構成で
あり、入力された基準入力信号、即ち、伝送路抽出クロ
ック信号をＭ分周して生成するＭ分周クロック信号Ｖｉ
ｐｄを出力するＭ分周器１１と、このＭ分周クロック信
号ＶｉｐｄとＶＣＯ（電圧制御発振器）１２の出力パル
ス信号をＮ分周したＮ分周クロック信号Ｖｏｐｄとの両
者を入力して、その位相を比較して所定の電圧を出力す
る位相検出器１３と、位相検出器１３からの信号のうち
低周波数成分を濾過するループフィルタ（低周波ろ波回
路）１６と、このループフィルタ１６の出力電圧レベル
により発振周波数を制御するＶＣＯ１２と、Ｍ分周器１
１と位相検出器１３との間に設けられ位相検出器１３か
ら出力される位相差信号ＬＤに基づいてＭ分周器１１か
ら出力するＭ分周クロック信号ＶｉｐｄとＮ分周器１７
から出力するＮ分周クロック信号Ｖｏｐｄとの両者の出
力制御する分周器制御回路３０ａとから構成されてい
る。

【００２５】分周器制御回路３０ａは、ＰＬＬ回路の自
走周波数以内である位相設定値を備え、この位相設定値
と、位相検出器１３からの位相差信号ＬＤとを比較し、
位相差信号ＬＤが位相設定値よりも大きければ分周器制
御信号ＤＣがハイレベルの信号を出力する。この分周器
制御信号ＤＣのハイレベルの信号の期間の間だけＭ分周
器１１から出力するＭ分周クロック信号Ｖｉｐｄを停止
させる（図２のフローチャート参照）。

【００２６】一方、この分周器制御回路３０ａには、位
相検出器１３からの位相進捗状態を検出するための位相
遅れ信号（θＲ）を受信できる機能を有しており、位相
検出器１３に入力する基準側（Ｍ分周クロック信号Ｖｉ
ｐｄ）の位相が進んでいる場合にはハイレベルになり、
比較側（Ｎ分周クロック信号Ｖｏｐｄ）の位相が進んで
いる場合にはローレベルの信号となる。

【００２７】このような機能を備えた回路において、Ｖ
ＣＯ１２の許容する周波数の範囲を逸脱した場合、即
ち、位相差信号ＤＣが予め設定されている位相設定値よ
りも大きくなった時は、位相検出器１３に入力されてい
る２つの信号の位相進捗状態を検出する。即ち、位相遅
れ信号θＲよりも基準側の位相が進んでいれば、分周器
制御信号ＤＣｉをハイレベルにして、Ｍ分周器１１の出
力であるＭ分周クロック信号Ｖｉｐｄの出力を一時停止
するように制御する。比較側の位相が進んでいれば、分
周器制御信号ＤＣｏをハイレベルにして、Ｎ分周器１７
の出力であるＮ分周クロック信号Ｖｏｐｄの出力を一時
停止するように制御する。

【００２８】このようにして、位相検出器１３に入力す
る基準側（Ｍ分周クロック信号Ｖｉｐｄ）、比較側（Ｎ
分周クロック信号Ｖｏｐｄ）の両者の何れかの位相を強
制的にシフトさせ、ＰＬＬ回路による同期追従状態まで
追い込むことができるのである。このＰＬＬ回路による
同期追従状態まで追い込む動作は、上述した第一の実施
例において、図２のタイミングチャートを参照して説明
したものと同様である。

【００２９】次に、第三の実施例におけるＰＬＬ回路の
自走周波数安定化回路について図４を参照して説明す
る。

【００３０】第三の実施例におけるＰＬＬ回路の自走周
波数安定化回路は、少なくともＭ分周器、Ｎ分周器、位
相比較器を内蔵したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ；集積回路）を使用したものであり、このＩ
Ｃに入力する基準入力信号をＮＯＲ等で形成されている
ゲート回路３１を介して入力するようにし、且つＶＣＯ
１２の出力パルス信号をフイードバックしてＮ分周クロ
ック信号Ｖｏｐｄを生成するＮ分周器１７の間にＮＯＲ
等で形成されているゲート回路３２を設けた構成とす
る。そして、位相検出器１３とゲート回路３１の間に分
周器制御回路３０ａを備え、ゲート回路３１、３２を介
して基準側のＭ分周器１１と比較側のＮ分周器１７とを
制御することによって、強制的な位相シフトを行うよう
にした構成となっている。ここで、分周器制御回路３０
ａは、第二の実施例と同様に位相検出器１３における位
相進捗状態を検出して基準側（Ｍ分周クロック信号Ｖｉ
ｐｄ）又は比較側（Ｎ分周クロック信号Ｖｏｐｄ）の信
号を一時停止する制御をする。

【００３１】このようにゲート回路３１、３２を使用す
ると、Ｍ分周器１１及びＮ分周器１７を内蔵したＩＣ内
のＭ分周器１１及びＮ分周器１７を直接制御することが
できない構造であっても、このゲート回路３１、３２を
断状態にすることによって間接的にＭ分周器１１及びＮ
分周器１７への入力信号を停止させ、その出力するＭ分
周クロック信号Ｖｉｐｄ及びＮ分周クロック信号Ｖｏｐ
ｄを一時停止させることができる。尚、実施例におい
て、ゲート回路３１、３２は単に断状態、接続状態を制
御する機能を有するようになっているが、これに限定さ
れることなく、例えばカウンタ方式の外部分周器に置き
換えてもよい。

【００３２】このような構成において、ＶＣＯ１２が許
容する周波数の範囲を逸脱した場合、即ち、位相差信号
ＤＣが予め設定されている位相設定値よりも大きくなっ
た時は、位相検出器１３に入力されている２つの信号の
位相進捗状態を検出する。そして、位相遅れ信号θＲよ
りも基準側（Ｍ分周クロック信号Ｖｉｐｄ）の位相が進
んでいれば、分周器制御信号ＤＣｉをハイレベルにし
て、ゲート回路３１を断状態にしてＭ分周器１１へ入力
する基準入力信号の入力を阻止する。比較側（Ｎ分周ク
ロック信号Ｖｏｐｄ）の位相が進んでいれば、分周器制
御信号ＤＣｏをハイレベルにして、ゲート回路３２を断
状態にしてＮ分周器１７へ入力する出力パルス信号を阻
止する。

【００３３】このようにして、Ｍ分周器１１又はＮ分周
器１７に入力する信号を断状態にして、位相検出器１３
に入力する基準側（Ｍ分周クロック信号Ｖｉｐｄ）、比
較側（Ｎ分周クロック信号Ｖｏｐｄ）の両者の何れかの
位相を強制的にシフトさせ、ＰＬＬ回路による同期追従
状態まで追い込むことができるのである。このＰＬＬ回
路による同期追従状態まで追い込む動作は、上述した第
一の実施例において、図２のタイミングチャートを参照
して説明したものと同様である。

【００３４】このように、上述した第一〜第三の実施例
に開示されているように、ＶＣＯ１２の許容周波数を逸
脱している場合には、位相検出器１３に入力する２つの
信号のうち、基準側の信号又は比較側の信号の発生を一
時停止させて強制的に位相シフトさせることによって自
走周波数の下限又は上限で同期する時間を短縮して自走
周波数の安定化を図ることが可能になるのである。

【００３５】

【発明の効果】以上説明したように、本発明に係るＰＬ
Ｌ回路の自走周波数安定化回路は、位相検出器において
ＶＣＯの許容周波数を逸脱した時には、位相検出器に入
力する基準側或いは比較側の信号を一時停止した状態に
して強制的に位相シフトを行うようにしたことにより、
ＰＬＬ回路における同期をとる時間を短縮することがで
きるという効果がある。

【図面の簡単な説明】

【図１】本願発明に係る第一の実施例におけるＰＬＬ回
路の自走周波数安定化回路の略示的に示した回路図であ
る。

【図２】同図１における回路の動作を示したタイミング
チャートである。

【図３】本願発明に係る第二の実施例におけるＰＬＬ回
路の自走周波数安定化回路を略示的に示した回路図であ
る。

【図４】本願発明に係る第三の実施例におけるＰＬＬ回
路の自走周波数安定化回路を略示的に示した回路図であ
る。

【図５】従来技術におけるＰＬＬ回路の自走周波数安定
化回路を略示的に示した回路図である。

【図６】従来技術における他の例のＰＬＬ回路の自走周
波数安定化回路を略示的に示した回路図である。

【符号の説明】

１１；Ｍ分周器、１２；ＶＣＯ、１３；位相検出器、１
６；ループフィルタ、３０；分周器制御回路、３０ａ；
分周器制御回路、３１；ゲート回路、３２；ゲート回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】基準入力信号に基づいてＭ分周クロック信
   号を生成するＭ分周器と、該Ｍ分周クロック信号とＶＣ
   Ｏで生成される出力パルス信号からなるＮ分周クロック
   信号とを入力し、その入力したＭ分周クロック信号とＮ
   分周クロック信号との位相差に応じた電圧の信号を出力
   する位相検出器と、該位相検出器から出力される信号の
   低域周波数成分を濾過するループフィルタと、該ループ
   フィルタから出力される電圧レベルにより発振周波数を
   制御して出力パルス信号を出力するＶＣＯとからなり、
   前記位相検出器は、位相検出器から出力する位相差の値
   が所定値以上になった時に、前記Ｍ分周クロック信号及
   び又はＮ分周クロック信号の出力を一時停止する分周器
   制御手段を設けたことを特徴とするＰＬＬ回路の自走周
   波数安定化回路。
2. 【請求項２】前記分周器制御手段は、前記位相検出器か
   ら出力する位相差の値が所定値以上になった時に、前記
   Ｍ分周クロック信号の出力を一時停止することを特徴と
   する請求項１に記載のＰＬＬ回路の自走周波数安定化回
   路。
3. 【請求項３】前記位相検出器から出力する位相差の値が
   所定値以上になった時の検出は、前記ＶＣＯの自走周波
   数が逸脱する位相設定値を予め設定しておき、該位相設
   定値と前記位相検出器で出力する位相差の値とを比較す
   ることを特徴とする請求項２に記載のＰＬＬ回路の自走
   周波数安定化回路。
4. 【請求項４】前記分周器制御手段は、前記位相検出器か
   ら出力する位相差の値が所定値以上になった時に、前記
   位相検出器に入力している二つのＭ分周クロック信号及
   びＮ分周クロック信号の位相進捗状態を検出して、前記
   Ｍ分周クロック信号又はＮ分周クロック信号を一時停止
   することを特徴とする請求項１に記載のＰＬＬ回路の自
   走周波数安定化回路。
5. 【請求項５】前記位相検出器は、前記Ｍ分周器とＮ分周
   器とを内蔵した分周器内蔵型位相検出器であることを特
   徴とする請求項１に記載のＰＬＬ回路の自走周波数安定
   化回路。