JP2001094007A - パッケージ基板及びその製造方法 - Google Patents
パッケージ基板及びその製造方法Info
- Publication number
- JP2001094007A JP2001094007A JP26913999A JP26913999A JP2001094007A JP 2001094007 A JP2001094007 A JP 2001094007A JP 26913999 A JP26913999 A JP 26913999A JP 26913999 A JP26913999 A JP 26913999A JP 2001094007 A JP2001094007 A JP 2001094007A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- opening
- package substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
造方法を提供する。 【解決手段】 ICチップへの接続端子の開口71Uを
エキシマレーザで形成するため、当該端子に相当する通
孔78aを備えるマスク70を用いることで、微細な開
口71Uを狭ピッチで正確に形成することができる。一
方、ドータボードへの接続端子の開口71Dを炭酸ガス
レーザで形成するため、大径の開口71Dを容易に形成
することができる。
Description
と導体層とを交互に積層してなり、表面にソルダーレジ
スト層を被覆したICチップ搭載用のパッケージ基板に
関するものである。
間樹脂絶縁層と導体層とを交互に積層することにより形
成される。該パッケージ基板では、表面にソルダーレジ
スト層を配設し、該ソルダーレジスト層に設けた開口に
外部接続用の半田バンプを設けている。ここで、ソルダ
ーレジスト層の開口は、ソルダーレジストとして感光性
樹脂を用い、開口に相当する位置に黒円の描かれたマス
クを介してソルダーレジストを感光させ、黒円位置に相
当する未感光部分を溶解することにより形成していた。
ォトリソグラフィーによる方法では、微細な開口を狭ピ
ッチで形成することができず、パッケージ基板の高集積
化のために要求される性能を満たし得ないことがある。
層に炭酸ガスレーザを用いて開口を形成することを案出
した。しかしながら、炭酸ガスレーザを用いてもICチ
ップ接続端子用の小径の開口を、正確な位置に形成する
ことは困難であり、更に、炭酸ガスレーザを照射して微
細な開口を1孔ずつ穿設すると、加工時間が長くなるこ
とが予想された。
なされたものであり、その目的は、配線密度を高めたパ
ッケージ基板及びその製造方法を提供することにある。
め、請求項1は、上面にICチップへ接続するための端
子を備え、下面に外部接続基板へ接続するための端子を
備え、上面及び下面にソルダーレジスト層を配設したパ
ッケージ基板であって、前記上面側のソルダーレジスト
層に、前記端子を露出させるためのエキシマレーザによ
る開口を形成し、前記下面側のソルダーレジスト層に、
前記端子を露出させるための炭酸ガスレーザによる開口
を形成したことを技術的特徴とする。
ザで貫通孔を穿設するため、感光性樹脂に限定されるこ
となく、ソルダーレジスト層として種々の材料を用いる
ことが可能となる。また、ソルダーレジストの樹脂残り
による導通不良を低減させることができる。更に、IC
チップへの接続端子の開口をエキシマレーザで形成する
ため、当該端子に相当する通孔を備えるマスクを用いる
ことで、微細な開口を狭ピッチで正確に形成することが
できる。一方、外部端子への接続端子の開口を炭酸ガス
レーザで形成するため、大径の開口を容易に形成するこ
とができる。
る開口の側壁に縞状の凹凸を形成してあるため、該開口
に金属膜を形成する際に、密着させることができる。
が、熱硬化性樹脂又は熱硬化性樹脂と熱可塑性樹脂との
複合体からなるため、炭酸ガスレーザにより貫通孔側面
に縞状の凹凸を形成し易い。なお、熱可塑性樹脂のみの
場合は、樹脂が溶融してしまし、明確な凹凸形状の形成
が困難である。
(b)、(c)の工程を含むことを特徴とするパッケー
ジ基板の製造方法にある: (a)上面にICチップへ接続するための端子を、下面
に外部接続基板へ接続するための端子を備えた基板の表
面にソルダーレジスト層を形成する工程、(b)前記上
面側のソルダーレジスト層に、前記端子に対応する通孔
を備えるマスクを介してエキシマレーザを照射し、前記
端子に至る開口を形成する工程、(c)前記下面側のソ
ルダーレジスト層に炭酸ガスレーザを照射し、前記端子
に至る開口を形成する工程。
にレーザで貫通孔を穿設するため、感光性樹脂に限定さ
れることなく、ソルダーレジスト層として種々の材料を
用いることが可能となる。また、ソルダーレジストの樹
脂残りによる導通不良を低減させることができる。更
に、ICチップへの接続端子の開口をエキシマレーザで
形成するため、当該端子に相当する通孔を備えるマスク
を用いることで、微細な開口を狭ピッチで正確に形成す
ることができる。一方、外部端子への接続端子の開口を
炭酸ガスレーザで形成するため、大径の開口を容易に形
成することができる。
程において、炭酸ガスレーザの反射波と入射波との干渉
を生ぜしめることで、当該貫通孔の側壁に縞状の凹凸を
形成するため、該貫通孔に金属膜を形成する際に、当該
貫通孔に密着させることができる。
口を炭酸ガスレーザで形成するため、大径の開口を容易
に形成することができる。
ることができるシングルモードのレーザを照射するた
め、他のプリント配線板(例えば、マザーボード)への
接続用のバンプを形成するための大径の開口をソルダー
レジスト層に形成することが可能になる。
(b)、(c)の工程を含むことを特徴とするパッケー
ジ基板の製造方法: (a)上面にICチップへ接続するための端子を備え、
下面に外部接続基板へ接続するための端子を備えた基板
の表面にソルダーレジスト層を形成する工程、(b)前
記下面側のソルダーレジスト層を露光・現像し、前記端
子に至る開口を形成する工程、(c)前記上面側のソル
ダーレジスト層に、前記端子に対応する通孔を備えるマ
スクを介してエキシマレーザを照射し、前記端子に至る
開口を形成する工程。
端子の開口をエキシマレーザで形成するため、当該端子
に相当する通孔を備えるマスクを用いることで、微細な
開口を狭ピッチで正確に形成することができる。一方、
外部端子への接続端子の開口を露光・現像によって形成
するため、大径の開口を容易に形成することができる。
ルダーレジスト層としては、熱硬化性樹脂又は熱硬化性
樹脂と熱可塑性樹脂との複合体を使用でき、例えば、ビ
スフェノールA型エポキシ樹脂、ビスフェノールA型エ
ポキシ樹脂のアクリレート、ノボラック型エポキシ樹
脂、ノボラック型エポキシ樹脂のアクリレートをアミン
系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を
使用できる。また、1GHzにおける誘電率が3.0以
下の樹脂も用いることができる。更に誘電正接が0.0
1以下である樹脂が望ましい。その樹脂としては、ポリ
オレフィン系樹脂、ポリフェニレンエーテル(PP
E)、フッ素樹脂の内のいずれか1種類以上含有したも
のがよい。それらを使用することによって、電子信号の
遅延やエラーが発生しなくなる。
剛直骨格を持つ樹脂で構成されるので剥離が生じること
がある。このため、補強層を設けることでソルダーレジ
スト層の剥離を防止することもできる。
アクリレートとしては、フェノールノボラックやクレゾ
ールノボラックのグリシジルエーテルを、アクリル酸や
メタクリル酸などと反応させたエポキシ樹脂などを用い
ることができる。
あることが望ましい。液状であれば均一混合できるから
である。このような液状イミダゾール硬化剤としては、
1-ベンジル−2-メチルイミダゾール(品名:1B2MZ )、
1-シアノエチル−2-エチル−4-メチルイミダゾール(品
名:2E4MZ-CN)、4-メチル−2-エチルイミダゾール(品
名:2E4MZ )を用いることができる。
ソルダーレジスト組成物の総固形分に対して1〜10重量
%とすることが望ましい。この理由は、添加量がこの範
囲内にあれば均一混合がしやすいからである。
溶媒としてグリコールエーテル系の溶剤を使用すること
が望ましい。このような組成物を用いたソルダーレジス
ト層は、遊離酸が発生せず、銅パッド表面を酸化させな
い。また、人体に対する有害性も少ない。
ては、下記構造式のもの、特に望ましくは、ジエチレン
グリコールジメチルエーテル(DMDG)およびトリエ
チレングリコールジメチルエーテル(DMTG)から選
ばれるいずれか少なくとも1種を用いる。これらの溶剤
は、30〜50℃程度の加温により反応開始剤であるベンゾ
フェノンやミヒラーケトンを完全に溶解させることがで
きるからである。 CH3 O - (CH2 CH2 O) n −CH3 (n=1〜
5) このグリコールエーテル系の溶媒は、ソルダーレジスト
組成物の全重量に対して10〜70wt%がよい。
物には、その他に、各種消泡剤やレベリング剤、耐熱性
や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、
解像度改善のために感光性モノマーなどを添加すること
ができる。例えば、レベリング剤としてはアクリル酸エ
ステルの重合体からなるものがよい。また、開始剤とし
ては、チバガイギー製のイルガキュアI907、光増感
剤としては日本化薬製のDETX−Sがよい。さらに、
ソルダーレジスト組成物には、色素や顔料を添加しても
よい。配線パターンを隠蔽できるからである。この色素
としてはフタロシアニングリーンを用いることが望まし
い。
は、ビスフェノール型エポキシ樹脂を用いることができ
る。このビスフェノール型エポキシ樹脂には、ビスフェ
ノールA型エポキシ樹脂とビスフェノールF型エポキシ
樹脂があり、耐塩基性を重視する場合には前者が、低粘
度化が要求される場合(塗布性を重視する場合)には後
者がよい。
ては、多価アクリル系モノマーを用いることができる。
多価アクリル系モノマーは、解像度を向上させることが
できるからである。例えば、多価アクリル系モノマーと
して、日本化薬製のDPE−6A、共栄社化学製のR−
604を用いることができる。また、これらのソルダー
レジスト組成物は、25℃で0.5〜10Pa・s、よ
り望ましくは1〜10Pa・sがよい。ロールコータで
塗布しやすい粘度だからである。
ッケージ基板及びその製造方法について図を参照して説
明する。先ず、本発明の第1実施形態に係るパッケージ
基板10の構成について、図6〜図8を参照して説明す
る。図6は、ICチップ搭載前のパッケージ基板10の
断面図を示し、図7(A)は、図6に示すパッケージ基
板の上面を、図7(B)は底面を示し、図8は、図6に
示すパッケージ基板10にICチップ90を載置し、ド
ータボード94へ取り付けた状態を示している。
は、コア基板30内にスルーホール36が形成され、該
コア基板30の両面には導体回路34が形成されてい
る。また、該コア基板30の上には、バイアホール60
及び導体回路58の形成された下層側層間樹脂絶縁層5
0が配設されている。該下層層間樹脂絶縁層50の上に
は、バイアホール160及び導体回路158が形成され
た上層層間樹脂絶縁層150が配置されている。上層層
間樹脂絶縁層150の上には、ソルダーレジスト層70
が配設されている。
10の上面には、ソルダーレジスト層70の開口71U
に、ICチップへの接続用の半田バンプ76Uが配設さ
れ、開口71Oにより位置決めマーク79が露出されて
いる。ここで、開口71Uは、直径Φ1が85μmで、
ピッチP1が250μmで形成されている。
基板の底面には、ソルダーレジスト層70の開口71D
に、ドータボードへの接続用の半田バンプ76Dが配設
されている。ここで、開口71Dは、直径Φ2が150
μmで、ピッチP1が600μmで形成されている。
層間樹脂絶縁層150に形成されたバイアホール160
及び層間樹脂絶縁層50に形成されたバイアホール60
を介してスルーホール36へ接続されている。一方、該
半田バンプ76Dは、層間樹脂絶縁層150に形成され
たバイアホール160及び層間樹脂絶縁層50に形成さ
れたバイアホール60を介してスルーホール36へ接続
されている。
ジスト層70に穿設した開口71U、71D下の導体回
路158及びバイアホール160に、ニッケルめっき層
72及び金めっき層74を介して配設される。ソルダー
レジスト層70のICチップ側開口71Uはエキシマレ
ーザで、ドータボード側開口71Dは、炭酸ガスレーザ
により穿設されている。即ち、本実施形態では、ソルダ
ーレジスト層70にレーザで開口を穿設するため、感光
性樹脂に限定されることなく、ソルダーレジスト層とし
て電気特性に優れた種々の材料を用いることが可能とな
る。
開口71Uを形成する際に、後述するように開口形成位
置に対応する通孔を設けたマスクを用いることで、開口
71Uを一括して形成することができる。一方、炭酸ガ
スレーザにてドータボード側の開口71Dを穿設する際
に、側壁にレーザ光干渉による縞状の凹凸を形成するた
め、ニッケルめっき層72を密着させることができ、半
田バンプ76Dの接続信頼性を高めることができる。
ッケージ基板の製造方法について図を参照して説明す
る。ここでは先ず、上面側のソルダーレジスト層70に
開口71Uを穿設するエキシマレーザ装置の概略構成に
ついて、図13を参照して説明する。
り付けられたパッケージ基板10の上には、図6に示す
開口形成位置に対応する通孔78aが穿設されたマスク
78が載置されている。レーザ発振器80から出た光
は、基板上の焦点を鮮明にするための転写用マスク82
を経由してマスク78に照射され、通孔78aを通過し
てソルダーレジスト層70に開口71Uを形成する。
開口71Dを穿設する炭酸ガスレーザの概略構成につい
て、図14を参照して説明する。実施態様に係るレーザ
装置としては、三菱電機製のML505GTを用いる。
また、CO2レーザ発信器180としては、三菱電機製
のML5003D2を用いる。
の焦点を鮮明にするための転写用マスク182を経由し
てガルバノヘッド170へ入射する。ガルバノヘッド1
70は、レーザ光をX方向にスキャンするガルバノミラ
ー174XとY方向にスキャンするガルバノミラー17
4Yとの2枚で1組のガルバノミラーから構成されてお
り、このミラー174X、174Yは制御用のモータ1
72X、172Yにより駆動される。モータ172X、
172Yは図示しない制御装置からの制御指令に応じ
て、ミラー174X、174Yの角度を調整すると共
に、内蔵しているエンコーダからの検出信号を該コンピ
ュータ側へ送出するよう構成されている。
74Yを経由してそれぞれX−Y方向にスキャンされて
f−θレンズ176を通り、ソルダーレジスト層70に
半田バンプ用の開口(貫通孔)71D及び位置決めマー
ク79用の開口71Oを形成する。基板10は、X−Y
方向に移動するX−Yテーブル190に載置されてい
る。
続ける。ここでは、第1実施形態の多層パッケージ基板
の製造方法に用いるA.無電解めっき用接着剤、B.層
間樹脂絶縁剤、C.樹脂充填剤、D.ソルダーレジスト
組成物の組成について説明する。
成物(上層用接着剤) 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製、分子量2500)の25%アクリル化物を80wt
%の濃度でDMDGに溶解させた樹脂液を35重量部、感
光性モノマ(東亜合成製、アロニックスM315 )3.15重
量部、消泡剤(サンノプコ製、S−65)0.5 重量部、N
MP 3.6重量部を攪拌混合して得た。必要に応じて感光
性モノマーである多価アクリルモノマー(日本化薬製、
R604 )を混合する。
(PES)12重量部、エポキシ樹脂粒子(三洋化成製、
ポリマーポール)の平均粒径 1.0μmのものを 7.2重量
部、平均粒径 0.5μmのものを3.09重量部、を混合した
後、さらにNMP30重量部を添加し、ビーズミルで攪拌
混合して得た。
(四国化成製、2E4MZ-CN)2重量部、光開始剤(チバガ
イギー製、イルガキュア I−907 )2重量部、光増感
剤(日本化薬製、DETX-S)0.2 重量部、NMP 1.5重量
部を攪拌混合して得た。
(下層用接着剤) 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製、分子量2500)の25%アクリル化物を80wt
%の濃度でDMDGに溶解させた樹脂液を35重量部、感
光性モノマー(東亜合成製、アロニックスM315 )4重
量部、消泡剤(サンノプコ製、S−65)0.5 重量部、N
MP 3.6重量部を攪拌混合して得た。
(PES)12重量部、エポキシ樹脂粒子(三洋化成製、
ポリマーポール)の平均粒径 0.5μmのものを 14.49重
量部、を混合した後、さらにNMP30重量部を添加し、
ビーズミルで攪拌混合して得た。
(四国化成製、2E4MZ-CN)2重量部、光開始剤(チバガ
イギー製、イルガキュア I−907 )2重量部、光増感
剤(日本化薬製、DETX-S)0.2 重量部、NMP1.5 重量
部を攪拌混合して得た。
(油化シェル製、分子量310 、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径 1.6μmのSiO2 球状粒子(アドマテック製、CRS
1101−CE、ここで、最大粒子の大きさは後述する内層銅
パターンの厚み(15μm)以下とする) 170重量部、レ
ベリング剤(サンノプコ製、ペレノールS4)1.5 重量
部を攪拌混合することにより、その混合物の粘度を23±
1℃で45,000〜49,000cps に調整して得た。 〔硬化剤組成物〕イミダゾール硬化剤(四国化成製、
2E4MZ-CN)6.5 重量部。
型エポキシ樹脂(日本化薬製)のエポキシ基50%をアク
リル化した感光性付与のオリゴマー(分子量4000)を 4
6.67g、メチルエチルケトンに溶解させた80重量%のビ
スフェノールA型エポキシ樹脂(油化シェル製、エピコ
ート1001)15.0g、イミダゾール硬化剤(四国化成製、
2E4MZ-CN)1.6 g、感光性モノマーである多価アクリル
モノマー(日本化薬製、R604 )3g、同じく多価アク
リルモノマー(共栄社化学製、DPE6A ) 1.5g、分散系
消泡剤(サンノプコ社製、S−65)0.71gを混合し、さ
らにこの混合物に対して光開始剤としてのベンゾフェノ
ン(関東化学製)を2g、光増感剤としてのミヒラーケ
トン(関東化学製)を 0.2g加えて、粘度を25℃で2.0P
a・sに調整したソルダーレジスト組成物を得た。
ッケージ基板の製造工程について図1乃至図6を参照し
て説明する。この第1実施形態では、パッケージ基板を
セミアディティブ方により形成する。
mmのガラスエポキシ樹脂またはBT(ビスマレイミドト
リアジン)樹脂からなる基板30の両面に12μmの銅
箔32がラミネートされている銅張積層板30Aを出発
材料とした。まず、この銅張積層板30Aをドリル削孔
し、無電解めっき処理を施し、パターン状にエッチング
することによりスルーホール36及び導体回路34を形
成し、図1(B)に示すコア基板30を形成する。
6を形成した基板30を水洗いし、乾燥した後、酸化浴
(黒化浴)として、NaOH(10g/l),NaClO 2 (40
g/l),Na3 PO4 (6g/l)、還元浴として、
NaOH(10g/l),NaBH4 (6g/l)を用いた酸化
−還元処理により、導体回路34およびスルーホール3
6の表面に粗化層38を設けた(図1(C)参照)。
混合混練して樹脂充填剤を得た。
製後24時間以内に基板30の両面にロールコータを用い
て塗布することにより、導体回路34と導体回路34と
の間、及び、スルーホール36内に充填し、70℃,20分
間で乾燥させ、他方の面についても同様にして樹脂充填
剤40を導体回路34間あるいはスルーホール36内に
充填し、70℃,20分間で加熱乾燥させた(図1(D)参
照)。
面を、#600 のベルト研磨紙(三共理化学製)を用いた
ベルトサンダー研磨により、導体回路34の表面やスル
ーホール36のランド36a表面に樹脂充填剤40が残
らないように研磨し、次いで、前記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行った
(図2(A)参照)。次いで、100 ℃で1時間、120 ℃
で3時間、 150℃で1時間、 180℃で7時間の加熱処理
を行って樹脂充填剤40を硬化した。
ルカリ脱脂してソフトエッチングして、次いで、塩化パ
ラジウウムと有機酸からなる触媒溶液で処理して、Pd
触媒を付与し、この触媒を活性化した後、硫酸銅3.2
×10−2mol/l、硫酸ニッケル3.9×10−3
mol/l、錯化剤5.4×10−2mol/l、次亜
りん酸ナトリウム3.3×10−1mol/l、ホウ酸
5.0×10−1mol/l、界面活性剤(日信化学工
業製、サーフィール465)0.1g/l、PH=9か
らなる無電解めっき液に浸積し、浸漬1分後に、4秒当
たり1回に割合で縦、および、横振動させて、導体回路
34、スルーホール36のランド36a及びバイアホー
ルの底部60a表面にCu−Ni−Pからなる針状合金
の被覆層と粗化層42を設けた(図2(B)参照)。
l、チオ尿素1.0mol/l、温度35℃、PH=
1.2の条件でCu−Sn置換反応させ、粗化層の表面
に厚さ0.3μmSn層(図示せず)を設けた。
物を攪拌混合し、粘度1.5 Pa・sに調整して層間樹脂絶
縁剤(下層用)を得た。次いで、Aの無電解めっき用接
着剤調製用の原料組成物を攪拌混合し、粘度7Pa・sに
調整して無電解めっき用接着剤溶液(上層用)を得た。
得られた粘度 1.5Pa・sの層間樹脂絶縁剤(下層用)4
4を調製後24時間以内にロールコータで塗布し、水平状
態で20分間放置してから、60℃で30分の乾燥(プリベー
ク)を行い、次いで、前記(7)で得られた粘度7Pa・s
の感光性の接着剤溶液(上層用)46を調製後24時間以
内に塗布し、水平状態で20分間放置してから、60℃で30
分の乾燥(指触乾燥)を行い、厚さ35μmの接着剤層5
0αを形成した(図2(C)参照)。
0の両面に、PETフィルム51を密着させ(図2
(D))、超高圧水銀灯により 500mJ/cm2 で露光し
た。さらに、当該基板30を超高圧水銀灯により3000mJ
/cm2 で露光し、100 ℃で1時間、120 ℃で1時間、
その後 150℃で3時間の加熱処理(ポストベーク)をす
ることにより、厚さ35μmの層間樹脂絶縁層(2層構
造)50を形成した。その後、PETフィルム51を剥
離した。
した基板30に図14を参照して上述したレーザ装置の
X−Yテーブル90に載置し、炭酸ガスレーザを照射す
ることにより貫通孔48を形成した(図3(A))。な
お、バイアホールとなる貫通孔48には、スズめっき層
(図示せず)を部分的に露出させた。ここでは、直径6
0μmの貫通孔を形成するため、レーザ装置のレーザ発
振器としてML5003Dを用い、1パルスエネルギー
0.3mJ、パルス幅50μsec、マスク径0.5mm、パ
ルスモードとしてバーストで、マルチモードで、波長1
0.6μmの炭酸ガスレーザを3ショット照射した。
板30を、クロム酸に19分間浸漬し、層間樹脂絶縁層5
0の表面に存在するエポキシ樹脂粒子を溶解除去するこ
とにより、当該層間樹脂絶縁層50の表面を粗化し(図
3(B)参照)、その後、中和溶液(シプレイ社製)に
浸漬してから水洗いした。
30の表面に、パラジウム触媒(アトテック製)を付与
することにより、層間樹脂絶縁層50の表面に触媒核を
付ける。その後、以下に示す組成の無電解銅めっき水溶
液中に基板30を浸漬して、全体に厚さ0.6μmの無
電解めっき膜52を形成する(図3(C)参照)。 〔無電解めっき水溶液〕 EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml/l NaOH 40 g/l α、α’−ビピリジル 80 mg/l PEG 0.1 g/l 〔無電解めっき条件〕70℃の液温度で30分
52上に市販の感光性ドライフィルムを張り付け、マス
クを載置して、100 mJ/cm2 で露光、0.8 %炭酸ナト
リウムで現像処理し、厚さ15μmのめっきレジスト54
を設けた(図3(D)参照)。
条件で電解銅めっきを施し、厚さ15μmの電解銅めっき
膜56を形成した(図4(A)参照)。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
離除去した後、そのめっきレジスト下の無電解めっき膜
52を硫酸と過酸化水素の混合液でエッチング処理して
溶解除去し、無電解銅めっき膜52と電解銅めっき膜5
6からなる厚さ18μmの導体回路58及びバイアホール
60を形成した(図4(B))。
8及びバイアホール60の表面にCu-Ni-P からなる粗化
面62を形成し、さらにその表面にSn置換を行った(図
4(C)参照)。
り、さらに上層の層間樹脂絶縁層150及びバイアホー
ル160、導体回路158を形成することで、パッケー
ジ基板を完成する(図4(D)参照)。なお、この上層
の導体回路を形成する工程においては、Sn置換は行わ
なかった。
田バンプを形成する。前記(16)で得られた基板30両面
に、上記D.にて説明したソルダーレジスト組成物を4
5μmの厚さで塗布する。次いで、70℃で20分間、70℃
で30分間の乾燥処理(指触乾燥)を行った後、PETフ
ィルムを(図示せず)を密着させ、1000mJ/cm2 の紫
外線で露光し、そしてさらに、80℃で1時間、 100℃で
1時間、 120℃で1時間、 150℃で3時間の条件で加熱
処理してからPETフィルムを剥離して、ソルダーレジ
スト層(厚み20μm)70を形成する(図5(A))。
成したパッケージ基板10に図13を参照して上述した
レーザ装置のX−Yテーブル90に取り付け、パッケー
ジ基板10に通孔78aの形成されたマスク78を載置
する。そして、該マスク78へエキシマレーザを照射す
ることで、上面(ICチップ側)のソルダーレジスト層
70に貫通孔(開口)71Uを形成した(図5
(B))。
チップ接続側の開口1Uを拡大して図9に示す。本実施
形態においては、図13を参照して上述したように、端
子位置に相当する通孔78aを備えるマスク78を用い
ることで、エキシマレーザにより微細径(85μm)の
開口71Uを狭ピッチ(250μm)で同時に形成する
ことができる。
1Uの拡大写真のスケッチを図10(A)及び図10
(B)に示す。ここで、図10(A)は、貫通孔を斜め
上から見た状態を、図10(B)は、真上から見た状態
を示している。エキシマレーザによる開口71Uは、後
述する炭酸ガスレーザによるものと異なり、干渉縞が発
生することがない。
して上述した炭酸ガスレーザ装置のX−Yテーブル19
0に載置し、底面(ドータボード)側のソルダーレジス
ト層70へ炭酸ガスレーザを照射することにより貫通孔
(開口)71Dを形成した(図5(C))。同様に、上
面のソルダーレジスト層70に炭酸ガスレーザを照射
し、位置決めマーク79用の貫通孔(開口)71Oを形
成した。
(マザーボード接続側)の貫通孔71Dを拡大して図1
1に示す。この下面側に600μmピッチで直径150
μmの貫通孔71Dを形成するため、レーザ装置に、
(ML505GT)に、レーザ発振器としてML500
3D2を用い、1パルスエネルギー14mJ、パルス幅1
6μsec、マスク径10.0mm、パルスモードとしてバ
ーストでシングルモード、波長10.6μmの炭酸ガス
レーザを5ショット照射した。
炭酸ガスレーザをソルダーレジスト層70下の導体回路
158に対して垂直に照射し、該導体回路からの反射波
と入射波との干渉を生ぜしめることで、貫通孔71Dの
側壁71aに干渉による縞状の凹凸(干渉縞と称する)
を形成してある。該干渉縞のえぐられている部分の深さ
は、0.1〜5μm程度である。本実施形態では、ビー
ム径を大きくできるシングルモードの炭酸ガスレーザを
照射するため、マザーボードへの接続用のバンプを形成
するための相対的に大径(150〜650μm)の開口
71Dを容易に形成することができる。
で穿設した貫通孔71D(下側)の拡大写真のスケッチ
を図12(A)、図12(B)及び図12(C)に示
す。ここで、図12(A)は、真上から見た状態を、図
12(B)は、貫通孔の側壁を側方から見た状態を、図
12(C)は、貫通孔を斜め上から見た状態を示してい
る。
ーザで貫通孔を穿設するため、ソルダーレジスト層とし
て種々の材料を用いることが可能となる。即ち、従来技
術においては、フォトリソグラフィーにより貫通孔を穿
設するため、ソルダーレジストとして感光性樹脂しか使
用できなかったが、本実施形態では、レーザを用いるた
め、電気特性に優れた種々の材質をソルダーレジストに
用いることができる。更に、層間樹脂絶縁層と同じレー
ザ装置を用いて貫通孔を形成できるので、パッケージ基
板を廉価に製造することができる。なお、ソルダーレジ
ストとしては、熱硬化性樹脂又は熱硬化性樹脂と熱可塑
性樹脂との複合体を用いることが望ましい。これは、レ
ーザ干渉による縞状の凹凸を容易に形成することができ
るからである。更に、フォトリソグラフと異なり、開口
に樹脂残さが残らず、接続信頼性を高めることができ
る。
l/l、次亜リン酸ナトリウム2.8 ×10−1mol/
l、クエン酸ナトリウム1.85×10−1mol/l、から
なるpH=4.5の無電解ニッケルめっき液に該基板3
0を20分間浸漬して、開口部71U、71Dに厚さ5
μmのニッケルめっき層72を形成した。さらに、その
基板を、シアン化金カリウム4.1 ×10−2mol/l、
塩化アンモニウム1.87×10 −1mol/l、クエン酸ナ
トリウム1.16×10−1mol/l、次亜リン酸ナトリウ
ム1.7 ×10−1mol/lからなる無電解金めっき液に
80℃の条件で7分20秒間浸漬して、ニッケルめっき層
上に厚さ0.03μmの金めっき層74を形成することで、
バイアホール160及び導体回路158に半田パッド7
5を形成する(図5(D)参照)。
口部71U、71Dに、低融点金属として半田ペースト
を印刷して 200℃でリフローすることにより、半田バン
プ(半田体)76U、76Dを形成し、パッケージ基板
10を完成した(図6参照)。本実施形態では、ニッケ
ルめっき層72及び金めっき層74を介して、半田を充
填することで半田バンプ76U、76Dを形成するた
め、該ニッケルめっき層72及び金めっき層74を縞状
の凹凸の形成された開口71Dに密着させることで、半
田バンプ76Dを強固に導体回路158へ接続させるこ
とができる。
76Uに、ICチップ90のパッド92が対応するよう
に載置し、リフローを行いICチップ90を搭載する。
このICチップ90を搭載したパッケージ基板10を、
ドータボード94側のバンプ96に対応するように載置
してリフローを行い、ドータボード94へ取り付ける
(図8参照)。
ッケージ基板110について、図15及び図16を参照
して説明する。上述した第1実施形態では、半田バンプ
を介してドータボードとの接続を取った。これに対し
て、第2実施形態では、図15に示すように導電性接続
ピン84を介して接続を取るように構成されている。
ドータボード側の開口71D及び位置決めマーク79用
の開口71Oが、炭酸ガスレーザにより形成された。こ
れに対して、第2実施形態では、露光・現像処理により
大径の開口71U、71Oが形成される。
を図16を参照して説明する。第1実施形態と同様のソ
ルダーレジスト組成物70αを20μmの厚さで基板30
に塗布した。次いで、70℃で20分間、70℃で30分間の乾
燥処理を行った後、位置決めマーク79の形成位置に対
応する円パターン(マスクパターン)85aが描画され
た厚さ5mmのフォトマスクフィルム85を密着させて、
1000mJ/cm2 の紫外線で露光する(図16の工程
(A))。同様に、導電性接続ピン84の配設位置に対
応する円パターンが描画されたフォトマスクフィルムを
介してソルダーレジスト組成物70αを露光する
らに、80℃で1時間、 100℃で1時間、 120℃で1時
間、 150℃で3時間の条件で加熱処理し、導電性接続ピ
ン84の開口71U、及び、位置決めマーク79の開口
71Oを有するソルダーレジスト層(厚み20μm)70
を形成した(図16の工程(B))。
マレーザによりICチップ側の開口71Uを形成する
(図16(C))。
71U、71Oを露光・現像処理で一括して形成でき、
また、小径の開口71Uもマスクを用いることで、一括
して形成することができる。
ッケージ基板の製造方法について、図17乃至図24を
参照して説明する。 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミド−トリアジン)樹脂からなる基板30
の両面に18μmの銅箔32がラミネートされている銅
貼積層板30Aを出発材料とした(図17の工程
(A))。まず、この銅貼積層板30Aをドリル削孔
し、続いてめっきレジストを形成した後、この基板30
に無電解銅めっき処理を施してスルーホール36を形成
し、さらに、銅箔を常法に従いパターン状にエッチング
することにより、基板30の両面に内層銅パターン(下
層導体回路)34を形成した(図17の工程(B))。
0を水洗いし、乾燥した後、エッチング液を基板30の
両面にスプレイで吹きつけて、下層導体回路34の表面
とスルーホール36のランド表面36aと内壁とをエッ
チングすることにより、下層導体回路34の全表面に粗
化面38を形成した(図17の工程(C))。エッチン
グ液として、イミタゾール銅(II)錯体10重量部、グ
リコール酸7重量部、塩化カリウム5重量部およびイオ
ン交換水78重量部を混合したものを使用した。
する樹脂充填剤40を、基板30の両面に印刷機を用い
て塗布することにより、下層導体回路34間またはスル
ーホール36内に充填し、加熱乾燥を行った。すなわ
ち、この工程により、樹脂充填剤40が下層導体回路3
4の間あるいはスルーホール36内に充填される(図1
7の工程(D))。
の片面を、ベルト研磨紙(三共理化学社製)を用いたベ
ルトサンダー研磨により、下層導体回路34の表面やス
ルーホール36のランド表面36aに樹脂充填剤40が
残らないように研磨し、ついで、上記ベルトサンダー研
磨による傷を取り除くためのバフ研磨を行った。このよ
うな一連の研磨を基枚の他方の面についても同様に行っ
た。そして、充填した樹脂充填剤40を加熱硬化させた
(図18の工程(A))。
填された樹脂充填剤40の表層部および下層導体回路3
4上面の粗化層38を除去して基板両面を平滑化し、樹
脂充填剤40と下層導体回路34の側面とが粗化面38
を介して強固に密着し、またスルーホール36の内壁面
と樹脂充填剤40とが粗化面38を介して強固に密着し
た配線基板30を得た。
面に、厚さ50μmの熱硬化型シクロオレフィン系樹脂
シートを温度50〜150℃まで昇温しながら圧力5k
g/cm2で真空圧着ラミネートし、シクロオレフィン
系樹脂からなる層間樹脂絶縁層50を設けた(図18の
工程(B))。真空圧着時の真空度は、10mmHgで
あった。
マレーザにて、熱硬化型シクロオレフィン系樹脂からな
る層間樹脂絶縁層50に直径80μmのバイアホール用
開口48を設けた(図18の工程(C))。この後、酸
素プラズマを用いてデスミア処理を行った。
V−4540を用い、Niをターゲットにしたスパッタ
リングを、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、Ni金属層51を層間樹
脂絶縁層50の表面に形成した(図18の工程
(D))。このとき、形成されたNi金属層51の厚さ
0.1μmであった。
水溶液中に基板30を浸漬して、Ni金属層51の表面
全体に厚さ0.6〜1.2μmの無電界銅めっき膜52
を形成した(図19の工程(A))。 〔無電界銅めっき水溶液〕 EDTA 0.08 mol/l 硫酸銅 0.08 mol/l HCHO 0.05 mol/l NaOH 0.05 mol/l a、a’−ビピリジル 80 mg/l PEG 0.10 g/l (ポリエチレングリコール) 〔無電解めっき条件〕 65℃の液温度で20分
に、市販の感光性ドライフィルムを無電界銅めっき膜5
2に熱圧着することにより貼り付け、フォトマスクフィ
ルムを載置して、100mJ/cm2で露光した後、
0.8%炭酸ナトリウムで現像処理し、厚さ15μmの
めっきレジスト54のパターンを形成した(図19の工
程(B))。
施して、直さ15μmの電気めっき膜56を形成した
(図19の工程(C))。なお、この電気めっき膜56
により、後述する工程で導体回路58となる部分の厚付
けおよびバイアホール60となる部分のめっき充填等が
行われたことになる。なお、電気めっき水溶液中の添加
剤は、アトテックジャパン社製のカパラシドHLであ
る。
%KOHで剥離除去した(図19の工程(D))。その
後、めっきレジスト54下の無電解めっき膜52を硫酸
と過酸化水素との混合液でエッチング処理して溶解除去
し、独立の上層導体回路58(バイアホール60を含
む)とした(図20の工程(A))。
工程を、繰り返すことにより、さらに上層の導体回路1
58を形成した(図20の工程(B))。
された多層配線基板30の両面に厚さ20μmの熱硬化
型ポリオレフィン系樹脂シート(住友3M社製、商品
名:1592)を温度50℃〜150℃まで昇温しなが
ら圧力5kg/cm2で真空圧着ラミネートし、ポリオ
レフィン系樹脂からなるソルダーレジスト層70を設け
た(図21の工程(A))。真空圧着時の真空度は、1
0mmHgであった。
ク78を載置し、波長248μmのエキシマレーザに
て、熱硬化型ポリオレフィン系樹脂からなる上面のソル
ダーレジスト層70に直径180μmの開口71を形成
した(図21の工程(B))。
ジ基板10を炭酸ガスレーザ装置のX−Yテーブル19
0(図14参照)に載置し、底面(ドータボード)側の
ソルダーレジスト層70へ炭酸ガスレーザを照射するこ
とにより直径650μmの貫通孔(開口)71Dを形成
した(図22(A))。同様に、上面のソルダーレジス
ト層70に炭酸ガスレーザを照射し、位置決めマーク7
9用の貫通孔(開口)71Oを形成した。この後、酸素
プラズマを用いてデスミア処理を行い、半田パッド部分
が開口した、厚さ20μmのソルダーレジスト層(有機
樹脂絶縁層)70を形成した。
樹脂絶縁層)70を形成した基板30を、塩化ニッケル
(2.3×10-1mol/l)、次亜リン酸ナトリウム
(2.8×10-1mol/l)、クエン酸ナトリウム
(1.6×10-1mol/l)を含むpH=4.5の無
電解ニッケルめっき液に20分間浸漬して、開口部71
に厚さ5μmのニッケルめっき層72を形成した。さら
に、その基板30をシアン化金カリウム(7.6×10
-3mol/l)、塩化アンモニウム(1.9×10 -1m
ol/l)、クエン酸ナトリウム(1.2×10-1mo
l/l)、次亜リン酸ナトリウム(1.7×10-1mo
l/l)を含む無電解めっき液に80℃の条件で7.5
分間浸漬して、ニッケルめっき層72上に、厚さ0.0
3μmの金めっき層74を形成した(図22の工程
(B))。
の開口71に半田ペーストを印刷して、200℃でリフ
ローすることにより半田バンプ(半田体)76U、76
Dを形成し、半田パンプ76U、76Dを有する多層配
線プリント基板10を製造した(図23参照)。
プリント配線板10の他の一部を用い、ICチップ90
との接合を行った。すなわち、所定の取り付け装置を用
い、フラックス洗浄後、ターゲットマークを基準とし
て、プリント配線板10の半田バンプ76UとICチッ
プ90に設けられたバンプ92との位置合わせを行い、
半田をリフローさせることによりプリント配線板10の
半田バンプ76UとICチップ90のバンプ92とを接
合させた。そして、フラックス洗浄を行い、該ICチッ
プ90と多層プリント配線板10との間にアンダーフィ
ル98を充填し、これによりICチップ90が接続され
たプリント配線板(半導体装置)10を得た(図24参
照)。
ーザによりICチップ側の開口71Uを形成するため、
マスクを用いることで、微細径の開口71Uを狭ピッチ
で正確に形成できる。即ち、開口71Uを相互の相対的
な位置誤差を発生させることなく形成することができ
る。このためICチップ側のバンプの密度を高めること
ができ、パッケージ基板の配線密度を上げることが可能
となる。
明の第1実施形態に係るパッケージ基板の製造工程図で
ある。
明の第1実施形態に係るパッケージ基板の製造工程図で
ある。
明の第1実施形態に係るパッケージ基板の製造工程図で
ある。
明の第1実施形態に係るパッケージ基板の製造工程図で
ある。
明の第1実施形態に係るパッケージ基板の製造工程図で
ある。
断面図である。
面図であり、図7(B)は、裏面図である。
断面図である。
側)の拡大写真のスケッチであって、図10(A)は貫
通孔を斜め上から見た状態を、図10(B)は真上から
見た状態を示している。
側)の拡大写真のスケッチであって、図12(A)は真
上から見た状態を、図12(B)は貫通孔の側壁を側方
から見た状態を、図12(C)は貫通孔を斜め上から見
た状態を示している。
である。
である。
の断面図である。
第2実施形態に係るパッケージ基板の製造工程図であ
る。
本発明の第3実施形態に係るパッケージ基板の製造工程
図である。
本発明の第1実施形態に係るパッケージ基板の製造工程
図である。
本発明の第1実施形態に係るパッケージ基板の製造工程
図である。
形態に係るパッケージ基板の製造工程図である。
形態に係るパッケージ基板の製造工程図である。
形態に係るパッケージ基板の製造工程図である。
の断面図である。
の断面図である。
Claims (8)
- 【請求項1】 上面にICチップへ接続するための端子
を備え、下面に外部接続基板へ接続するための端子を備
え、上面及び下面にソルダーレジスト層を配設したパッ
ケージ基板であって、 前記上面側のソルダーレジスト層に、前記端子を露出さ
せるためのエキシマレーザによる開口を形成し、 前記下面側のソルダーレジスト層に、前記端子を露出さ
せるための炭酸ガスレーザによる開口を形成したことを
特徴とするパッケージ基板。 - 【請求項2】 前記炭酸ガスレーザによる開口の側壁
に、縞状に凹凸が形成されてなることを特徴とする請求
項1のパッケージ基板。 - 【請求項3】 前記ソルダーレジスト層として、熱硬化
性樹脂又は熱硬化性樹脂と熱可塑性樹脂との複合体から
なることを特徴とする請求項2のプリント配線板。 - 【請求項4】 少なくとも以下の(a)、(b)、
(c)の工程を含むことを特徴とするパッケージ基板の
製造方法: (a)上面にICチップへ接続するための端子を、下面
に外部接続基板へ接続するための端子を備えた基板の表
面に、ソルダーレジスト層を形成する工程、 (b)前記上面側のソルダーレジスト層に、前記端子に
対応する通孔を備えるマスクを介してエキシマレーザを
照射し、前記端子に至る開口を形成する工程、 (c)前記下面側のソルダーレジスト層に炭酸ガスレー
ザを照射し、前記端子に至る開口を形成する工程。 - 【請求項5】 前記下面側のソルダーレジスト層に開口
を形成する工程において、炭酸ガスレーザをソルダーレ
ジスト層下の前記端子に垂直に照射し、該端子からの反
射波と入射波との干渉を生ぜしめることで、当該開口の
側壁に縞状に凹凸を形成することを特徴とする請求項4
に記載のプリント配線板の製造方法。 - 【請求項6】 更に、上面側のソルダーレジスト層に炭
酸ガスレーザを照射し、位置決めマークに至る開口を設
ける工程を行う請求項4のパッケージ基板の製造方法。 - 【請求項7】 前記炭酸ガスレーザで開口を形成する工
程において、シングルモードのレーザを照射することを
特徴とする請求項4のパッケージ基板の製造方法。 - 【請求項8】 少なくとも以下の(a)、(b)、
(c)の工程を含むことを特徴とするパッケージ基板の
製造方法: (a)上面にICチップへ接続するための端子を備え、
下面に外部接続基板へ接続するための端子を備えた基板
の表面に、ソルダーレジスト層を形成する工程、 (b)前記下面側のソルダーレジスト層を露光・現像
し、前記端子に至る開口を形成する工程、 (b)前記上面側のソルダーレジスト層に、前記端子に
対応する通孔を備えるマスクを介してエキシマレーザを
照射し、前記端子に至る開口を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26913999A JP4127448B2 (ja) | 1999-09-22 | 1999-09-22 | パッケージ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26913999A JP4127448B2 (ja) | 1999-09-22 | 1999-09-22 | パッケージ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094007A true JP2001094007A (ja) | 2001-04-06 |
JP4127448B2 JP4127448B2 (ja) | 2008-07-30 |
Family
ID=17468242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26913999A Expired - Fee Related JP4127448B2 (ja) | 1999-09-22 | 1999-09-22 | パッケージ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127448B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101244A (ja) * | 2001-09-27 | 2003-04-04 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
JP2010258147A (ja) * | 2009-04-23 | 2010-11-11 | Ajinomoto Co Inc | プリント配線板の製造方法 |
US10957836B2 (en) | 2016-09-30 | 2021-03-23 | Nichia Corporation | Printed board and light emitting device |
US11229123B2 (en) | 2016-09-30 | 2022-01-18 | Nichia Corporation | Method of manufacturing the printed board |
-
1999
- 1999-09-22 JP JP26913999A patent/JP4127448B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101244A (ja) * | 2001-09-27 | 2003-04-04 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
JP2010258147A (ja) * | 2009-04-23 | 2010-11-11 | Ajinomoto Co Inc | プリント配線板の製造方法 |
US10957836B2 (en) | 2016-09-30 | 2021-03-23 | Nichia Corporation | Printed board and light emitting device |
US10964865B2 (en) | 2016-09-30 | 2021-03-30 | Nichia Corporation | Printed board, light emitting device, and method for manufacturing same |
US11229123B2 (en) | 2016-09-30 | 2022-01-18 | Nichia Corporation | Method of manufacturing the printed board |
Also Published As
Publication number | Publication date |
---|---|
JP4127448B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1843650B1 (en) | Method of manufacturing a multilayered printed circuit board | |
JP2003023252A (ja) | 多層プリント配線板 | |
JP4127442B2 (ja) | 多層ビルドアップ配線板及びその製造方法 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JP2001094007A (ja) | パッケージ基板及びその製造方法 | |
JP2000022317A (ja) | プリント配線板およびその製造方法 | |
JP4197070B2 (ja) | 多層ビルドアップ配線板 | |
JP2001168531A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2000307225A (ja) | 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 | |
JP3143408B2 (ja) | プリント配線板の製造方法 | |
JP4467125B2 (ja) | 多層プリント配線板の製造方法 | |
JP4698046B2 (ja) | 多層プリント配線板 | |
JP2002271027A (ja) | 多層プリント配線板 | |
JP2000133941A (ja) | 多層ビルドアップ配線板 | |
JP4428783B2 (ja) | プリント配線板の製造方法 | |
JP2000101246A (ja) | 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法 | |
JP2008118162A (ja) | プリント配線板 | |
JP4127441B2 (ja) | 多層ビルドアップ配線板の製造方法 | |
JP2002134891A (ja) | プリント配線板の製造方法 | |
JP2000244101A (ja) | プリント配線板およびその製造方法 | |
JP2000307226A (ja) | プリント配線板の製造方法 | |
JP2002280737A (ja) | 多層プリント配線板 | |
JP2001060765A (ja) | 多層プリント配線板の製造方法 | |
JP2001109162A (ja) | プリント配線板の製造方法 | |
JP2001244605A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |