JP2001168531A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents
多層プリント配線板及び多層プリント配線板の製造方法Info
- Publication number
- JP2001168531A JP2001168531A JP35386899A JP35386899A JP2001168531A JP 2001168531 A JP2001168531 A JP 2001168531A JP 35386899 A JP35386899 A JP 35386899A JP 35386899 A JP35386899 A JP 35386899A JP 2001168531 A JP2001168531 A JP 2001168531A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- diameter
- resin
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 接地線及び電源線の高周波特性を改善しＩＣ
チップの誤動作を防止させ得る多層プリント配線板及び
該多層プリント配線板の製造方法を提供する。 【解決手段】 外周部の大径スルーホール３６Ｂを信号
線とする。中央部の小径スルーホール３６Ａを電源線及
び接地線とすることで、多数の電源線及び接地線を配設
できるとともに、ＩＣチップ９０からドータボード９４
までの配線長を短縮できる。このため、ＩＣチップへの
電源線及び接地線のインダクタンス分が低減し、ＩＣチ
ップの誤動作を防止することが可能となる。
チップの誤動作を防止させ得る多層プリント配線板及び
該多層プリント配線板の製造方法を提供する。 【解決手段】 外周部の大径スルーホール３６Ｂを信号
線とする。中央部の小径スルーホール３６Ａを電源線及
び接地線とすることで、多数の電源線及び接地線を配設
できるとともに、ＩＣチップ９０からドータボード９４
までの配線長を短縮できる。このため、ＩＣチップへの
電源線及び接地線のインダクタンス分が低減し、ＩＣチ
ップの誤動作を防止することが可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップを載
置するパッケージ基板として好適に用い得る多層プリン
ト配線板及び当該多層プリント配線板の製造方法に関す
るものである。
置するパッケージ基板として好適に用い得る多層プリン
ト配線板及び当該多層プリント配線板の製造方法に関す
るものである。
【０００２】
【従来の技術】パッケージ基板に多層ビルドアップ配線
板が広く使用されている。該多層ビルドアップ配線板
は、信号線、電源線及び接地線となるスルーホールを設
けたコア基板に、配線を備える層間樹脂絶縁層を１層ず
つビルドアップしていくことで形成されている。高周波
数のＩＣチップでは、パッケージ基板に引き回される電
源線及び接地線の高周波数特性を高めインピーダンスを
下げないと、電源線を介しての電力供給が追いつかなく
なると共に、接地線を介してのアースレベルが変動して
誤動作の原因となる。高周波数に対応するパッケージ基
板では、多数の接地線及び電源線を配置することで、イ
ンダクタンス分を並列接続したと同様な効果を得て波数
特性を改善している。
板が広く使用されている。該多層ビルドアップ配線板
は、信号線、電源線及び接地線となるスルーホールを設
けたコア基板に、配線を備える層間樹脂絶縁層を１層ず
つビルドアップしていくことで形成されている。高周波
数のＩＣチップでは、パッケージ基板に引き回される電
源線及び接地線の高周波数特性を高めインピーダンスを
下げないと、電源線を介しての電力供給が追いつかなく
なると共に、接地線を介してのアースレベルが変動して
誤動作の原因となる。高周波数に対応するパッケージ基
板では、多数の接地線及び電源線を配置することで、イ
ンダクタンス分を並列接続したと同様な効果を得て波数
特性を改善している。
【０００３】スルーホールは、コア基板にドリルで通孔
を穿設することにより形成されている。しかし、ドリル
では、微細なスルーホールを狭ピッチで形成することが
できず、現在必要とされる数の電源線及び接地線を配設
することが困難になりつつある。このため、コア基板に
レーザを用いて通孔を穿設することが研究されている。
を穿設することにより形成されている。しかし、ドリル
では、微細なスルーホールを狭ピッチで形成することが
できず、現在必要とされる数の電源線及び接地線を配設
することが困難になりつつある。このため、コア基板に
レーザを用いて通孔を穿設することが研究されている。
【０００４】
【発明が解決しようとする課題】しかしながら、内部に
ガラスクロス等の心材の配設され、厚さ約１mmのコア基
板にレーザでスルーホールを形成するためには、１孔毎
にレーザを長時間照射する必要があり、数百の通孔を穿
設するためには加工時間が長くなり、製造コストが嵩
む。一方、小径のスルーホールは、ヒートサイクル等に
於いて断線が生じることがあり、既存のドリルによる大
径のスルーホールと比較して信頼性が低かった。
ガラスクロス等の心材の配設され、厚さ約１mmのコア基
板にレーザでスルーホールを形成するためには、１孔毎
にレーザを長時間照射する必要があり、数百の通孔を穿
設するためには加工時間が長くなり、製造コストが嵩
む。一方、小径のスルーホールは、ヒートサイクル等に
於いて断線が生じることがあり、既存のドリルによる大
径のスルーホールと比較して信頼性が低かった。
【０００５】本発明は、上述した課題を解決するために
なされたものであり、その目的は、接地線及び電源線の
高周波特性を改善し、電力供給不足に起因するＩＣチッ
プの誤動作を防止させ得る多層プリント配線板及び該多
層プリント配線板の製造方法を提供することにある。
なされたものであり、その目的は、接地線及び電源線の
高周波特性を改善し、電力供給不足に起因するＩＣチッ
プの誤動作を防止させ得る多層プリント配線板及び該多
層プリント配線板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１は、上下面を接続するスルーホールを形成
したコア基板に層間樹脂絶縁層と導体回路とを交互に積
層してなる多層プリント配線板において前記コア基板に
径の異なるスルーホールを配設したことを技術的特徴と
する。
め、請求項１は、上下面を接続するスルーホールを形成
したコア基板に層間樹脂絶縁層と導体回路とを交互に積
層してなる多層プリント配線板において前記コア基板に
径の異なるスルーホールを配設したことを技術的特徴と
する。
【０００７】請求項１の発明では、コア基板に径の異な
るスルーホールを配設するため、スルーホールの配線密
度の自由度を高めることができる。ここで、小径のスル
ーホールを電源線及び接地線とすることで、多数の電源
線及び接地線を配設でき、ＩＣチップへの電源線及び接
地線のインダクタンス分を低減し、ＩＣチップの誤動作
を防止することが可能となる。
るスルーホールを配設するため、スルーホールの配線密
度の自由度を高めることができる。ここで、小径のスル
ーホールを電源線及び接地線とすることで、多数の電源
線及び接地線を配設でき、ＩＣチップへの電源線及び接
地線のインダクタンス分を低減し、ＩＣチップの誤動作
を防止することが可能となる。
【０００８】請求項２は、上下面を接続するスルーホー
ルを形成したコア基板に層間樹脂絶縁層と導体回路とを
交互に積層してなる多層プリント配線板において前記コ
ア基板の中央部に主に小径のスルーホールを配設し、外
周部に主に大径のスルーホールを配設したことを技術的
特徴とする。
ルを形成したコア基板に層間樹脂絶縁層と導体回路とを
交互に積層してなる多層プリント配線板において前記コ
ア基板の中央部に主に小径のスルーホールを配設し、外
周部に主に大径のスルーホールを配設したことを技術的
特徴とする。
【０００９】請求項３は、請求項２において、前記小径
のスルーホールに、主として電源線及び接地線を配設
し、前記大径のスルーホールに、主として信号線を配設
したことを技術的特徴とする。
のスルーホールに、主として電源線及び接地線を配設
し、前記大径のスルーホールに、主として信号線を配設
したことを技術的特徴とする。
【００１０】請求項２、３の発明では、コア基板の中央
部に小径のスルーホールを配設し、外周部に大径のスル
ーホールを配設するため、中央部の配線密度を高めるこ
とができる。中央部の小径のスルーホールを電源線及び
接地線とすることで、多数の電源線及び接地線を配設で
きるとともに、ＩＣチップから外部基板までの配線長を
短縮できる。このため、ＩＣチップへの電源線及び接地
線のインダクタンス分が低減し、ＩＣチップの誤動作を
防止することが可能となる。なお、この場合における中
央部とは、ＩＣチップの直下として置き換えることも可
能である。
部に小径のスルーホールを配設し、外周部に大径のスル
ーホールを配設するため、中央部の配線密度を高めるこ
とができる。中央部の小径のスルーホールを電源線及び
接地線とすることで、多数の電源線及び接地線を配設で
きるとともに、ＩＣチップから外部基板までの配線長を
短縮できる。このため、ＩＣチップへの電源線及び接地
線のインダクタンス分が低減し、ＩＣチップの誤動作を
防止することが可能となる。なお、この場合における中
央部とは、ＩＣチップの直下として置き換えることも可
能である。
【００１１】請求項４は、少なくとも以下の（Ａ）〜
（Ｂ）の工程を備えることを特徴とする多層プリント配
線板の製造方法にある： （Ａ）コア基板にスルーホールとなる小径の通孔を形成
する工程と、（Ｂ）前記コア基板に大径のスルーホール
となる通孔を形成する工程。
（Ｂ）の工程を備えることを特徴とする多層プリント配
線板の製造方法にある： （Ａ）コア基板にスルーホールとなる小径の通孔を形成
する工程と、（Ｂ）前記コア基板に大径のスルーホール
となる通孔を形成する工程。
【００１２】請求項４の発明では、コア基板にスルーホ
ールとなる小径の通孔と、大径のスルーホールとなる通
孔とを形成するため、廉価に配線密度の自由度の高いコ
ア基板を構成することができる。各スルーホールの形成
は、レーザ、ドリルのどちらを用いてもよい。特に、小
径のスルーホールの形成にはレーザを用いることが望ま
しい。レーザとしては、炭酸ガス、エキシマ、ＹＡＧ、
ＵＶなどを用いることができ、また、通孔を穿設したマ
スクを用いるエリア加工や２種類以上のレーザを用いる
ことも可能である。
ールとなる小径の通孔と、大径のスルーホールとなる通
孔とを形成するため、廉価に配線密度の自由度の高いコ
ア基板を構成することができる。各スルーホールの形成
は、レーザ、ドリルのどちらを用いてもよい。特に、小
径のスルーホールの形成にはレーザを用いることが望ま
しい。レーザとしては、炭酸ガス、エキシマ、ＹＡＧ、
ＵＶなどを用いることができ、また、通孔を穿設したマ
スクを用いるエリア加工や２種類以上のレーザを用いる
ことも可能である。
【００１３】請求項５は、少なくとも以下の（Ａ）〜
（Ｂ）の工程を備えることを特徴とする多層プリント配
線板の製造方法にある： （Ａ）コア基板の中央部にレーザを照射し、又はドリル
によりスルーホールとなる小径の通孔を形成する工程
と、（Ｂ）前記コア基板の外周部にレーザを照射し、又
はドリルにより大径のスルーホールとなる通孔を形成す
る工程。
（Ｂ）の工程を備えることを特徴とする多層プリント配
線板の製造方法にある： （Ａ）コア基板の中央部にレーザを照射し、又はドリル
によりスルーホールとなる小径の通孔を形成する工程
と、（Ｂ）前記コア基板の外周部にレーザを照射し、又
はドリルにより大径のスルーホールとなる通孔を形成す
る工程。
【００１４】請求項６は、請求項５において、前記小径
のスルーホールに、主として電源線及び接地線を配設
し、前記大径のスルーホールに、主として信号線を配設
したことを技術的特徴とする。
のスルーホールに、主として電源線及び接地線を配設
し、前記大径のスルーホールに、主として信号線を配設
したことを技術的特徴とする。
【００１５】請求項４，５の発明では、コア基板の中央
部に小径のスルーホールをレーザ又はドリルで形成し、
外周部に大径のスルーホールをドリル又はレーザで形成
するため、中央部の配線密度の自由度の高いコア基板を
廉価に形成することができる。中央部の小径のスルーホ
ールを電源線及び接地線とすることで、多数の電源線及
び接地線を配設できるとともに、ＩＣチップから外部基
板までの配線長を短縮できる。このため、ＩＣチップへ
の電源線及び接地線のインダクタンス分が低減し、ＩＣ
チップの誤動作を防止することが可能となる。更に、接
続不良の発生する蓋然性の低い大径のスルーホールを主
として信号線として用い、接続不良の発生する蓋然性の
高い小径のスルーホールを主として電源線及び接地線と
して用いるため、当該電源線及び接地線側のスルーホー
ルに断線が生じても、多層プリント配線板が正常動作を
継続できる。
部に小径のスルーホールをレーザ又はドリルで形成し、
外周部に大径のスルーホールをドリル又はレーザで形成
するため、中央部の配線密度の自由度の高いコア基板を
廉価に形成することができる。中央部の小径のスルーホ
ールを電源線及び接地線とすることで、多数の電源線及
び接地線を配設できるとともに、ＩＣチップから外部基
板までの配線長を短縮できる。このため、ＩＣチップへ
の電源線及び接地線のインダクタンス分が低減し、ＩＣ
チップの誤動作を防止することが可能となる。更に、接
続不良の発生する蓋然性の低い大径のスルーホールを主
として信号線として用い、接続不良の発生する蓋然性の
高い小径のスルーホールを主として電源線及び接地線と
して用いるため、当該電源線及び接地線側のスルーホー
ルに断線が生じても、多層プリント配線板が正常動作を
継続できる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態に係る多
層プリント配線板及びその製造方法について図を参照し
て説明する。先ず、本発明の第１実施形態に係る多層プ
リント配線板の構成について、パッケージ基板として用
いられる多層プリント配線板１０の断面図を示す図７、
及び、該多層プリント配線板にＩＣチップを搭載しドー
タボードへ取り付けた状態を示す図８を参照して説明す
る。
層プリント配線板及びその製造方法について図を参照し
て説明する。先ず、本発明の第１実施形態に係る多層プ
リント配線板の構成について、パッケージ基板として用
いられる多層プリント配線板１０の断面図を示す図７、
及び、該多層プリント配線板にＩＣチップを搭載しドー
タボードへ取り付けた状態を示す図８を参照して説明す
る。
【００１７】図８に示すように多層プリント配線板１０
では、コア基板３０の中央側に小径（１００μｍ）のス
ルーホール３６Ａ、外周側に大径（３００μｍ）のスル
ーホール３６Ｂが形成され、該コア基板３０の両面には
導体回路３４が形成されている。また、該コア基板３０
の上には、バイアホール６０及び導体回路５８の形成さ
れた下層側層間樹脂絶縁層５０が配設されている。該下
層層間樹脂絶縁層５０の上には、バイアホール１６０及
び導体回路１５８が形成された上層層間樹脂絶縁層１５
０が配置されている。上層層間樹脂絶縁層１５０の上に
は、ソルダーレジスト層７０が配設されている。
では、コア基板３０の中央側に小径（１００μｍ）のス
ルーホール３６Ａ、外周側に大径（３００μｍ）のスル
ーホール３６Ｂが形成され、該コア基板３０の両面には
導体回路３４が形成されている。また、該コア基板３０
の上には、バイアホール６０及び導体回路５８の形成さ
れた下層側層間樹脂絶縁層５０が配設されている。該下
層層間樹脂絶縁層５０の上には、バイアホール１６０及
び導体回路１５８が形成された上層層間樹脂絶縁層１５
０が配置されている。上層層間樹脂絶縁層１５０の上に
は、ソルダーレジスト層７０が配設されている。
【００１８】多層プリント配線板１０の上面には、ソル
ダーレジスト層７０の開口に、ＩＣチップへの接続用の
半田バンプ７６Ｓ、７６Ｖ、７６Ｇが配設される。一
方、パッケージ基板の底面には、ソルダーレジスト層７
０の開口に、ドータボードへの接続用の半田バンプ７６
Ｓ、７６Ｖ、７６Ｇが配設されている。
ダーレジスト層７０の開口に、ＩＣチップへの接続用の
半田バンプ７６Ｓ、７６Ｖ、７６Ｇが配設される。一
方、パッケージ基板の底面には、ソルダーレジスト層７
０の開口に、ドータボードへの接続用の半田バンプ７６
Ｓ、７６Ｖ、７６Ｇが配設されている。
【００１９】ＩＣチップ９０には、信号用パッド９２Ｓ
と、電源用パッド９２Ｖと、接地用パッド９２Ｇとが配
設されている。信号用パッド９２Ｓは、信号用の半田バ
ンプ７６Ｓを介して、層間樹脂絶縁層１５０のバイアホ
ール１６０及び層間樹脂絶縁層５０のバイアホール６０
を通りコア基板３０の外周側の大径スルーホール３６Ｂ
に接続される。そして、該大径スルーホール３６Ｂか
ら、下面側のバイアホール６０、１６０を介して、信号
用半田バンプ７６Ｓからドータボード９４側の信号用パ
ッド９６Ｓへ接続される。
と、電源用パッド９２Ｖと、接地用パッド９２Ｇとが配
設されている。信号用パッド９２Ｓは、信号用の半田バ
ンプ７６Ｓを介して、層間樹脂絶縁層１５０のバイアホ
ール１６０及び層間樹脂絶縁層５０のバイアホール６０
を通りコア基板３０の外周側の大径スルーホール３６Ｂ
に接続される。そして、該大径スルーホール３６Ｂか
ら、下面側のバイアホール６０、１６０を介して、信号
用半田バンプ７６Ｓからドータボード９４側の信号用パ
ッド９６Ｓへ接続される。
【００２０】一方、ＩＣチップ９０の電源用パッド９２
Ｖは、電源用の半田バンプ７６Ｖ、上面のバイアホール
１６０、６０を介して、コア基板３０の中央側の小径ス
ルーホール３６Ａに接続される。そして、該小径スルー
ホール３６Ａから、下面側のバイアホール６０、１６０
を介して、電源用半田バンプ７６Ｖからドータボード９
４側の電源用パッド９６Ｖへ接続される。同様に、ＩＣ
チップ９０の接地用パッド９２Ｇは、接地用の半田バン
プ７６Ｇ、上面のバイアホール１６０、６０を介して、
コア基板３０の中央側の小径スルーホール３６Ａに接続
される。そして、該小径スルーホール３６Ａから、下面
側のバイアホール６０、１６０を介して、接地用半田バ
ンプ７６Ｇからドータボード９４側の接地用パッド９６
Ｇへ接続される。
Ｖは、電源用の半田バンプ７６Ｖ、上面のバイアホール
１６０、６０を介して、コア基板３０の中央側の小径ス
ルーホール３６Ａに接続される。そして、該小径スルー
ホール３６Ａから、下面側のバイアホール６０、１６０
を介して、電源用半田バンプ７６Ｖからドータボード９
４側の電源用パッド９６Ｖへ接続される。同様に、ＩＣ
チップ９０の接地用パッド９２Ｇは、接地用の半田バン
プ７６Ｇ、上面のバイアホール１６０、６０を介して、
コア基板３０の中央側の小径スルーホール３６Ａに接続
される。そして、該小径スルーホール３６Ａから、下面
側のバイアホール６０、１６０を介して、接地用半田バ
ンプ７６Ｇからドータボード９４側の接地用パッド９６
Ｇへ接続される。
【００２１】このＩＣチップとコア基板との配線の取り
回しを図９（Ａ）に示し、コア基板３０の上面を図９
（Ｂ）に示す。上述した図８は、図示の便宜上、スルー
ホール３６Ａ、３６Ｂの数を減らして示してあった点に
注意されたい。図９（Ｂ）に示すように、コア基板３０
の中央部に小径スルーホール３６Ａが配設され、基板外
周側に大径スルーホール３６Ｂが配設される。そして、
図９（Ａ）に示すように、ＩＣチップ９０の電源パッド
９２Ｖ及び接地パッド９２Ｇからの線が、コア基板３０
の小径スルーホール３６Ａに主として配設される。そし
て、ＩＣチップ９０の信号用パッド９２Ｓからの線が、
コア基板の大径スルーホール３６Ｂに主として配設され
る。後述するように小径スルーホール３６Ａは、レーザ
により形成され、大径スルーホール３６Ｂは、ドリルに
より形成することが望ましい。この代わりに、小径スル
ーホール３６Ａ及び大径スルーホール３６Ｂを共にレー
ザ、又は、ドリルで形成することもできる。
回しを図９（Ａ）に示し、コア基板３０の上面を図９
（Ｂ）に示す。上述した図８は、図示の便宜上、スルー
ホール３６Ａ、３６Ｂの数を減らして示してあった点に
注意されたい。図９（Ｂ）に示すように、コア基板３０
の中央部に小径スルーホール３６Ａが配設され、基板外
周側に大径スルーホール３６Ｂが配設される。そして、
図９（Ａ）に示すように、ＩＣチップ９０の電源パッド
９２Ｖ及び接地パッド９２Ｇからの線が、コア基板３０
の小径スルーホール３６Ａに主として配設される。そし
て、ＩＣチップ９０の信号用パッド９２Ｓからの線が、
コア基板の大径スルーホール３６Ｂに主として配設され
る。後述するように小径スルーホール３６Ａは、レーザ
により形成され、大径スルーホール３６Ｂは、ドリルに
より形成することが望ましい。この代わりに、小径スル
ーホール３６Ａ及び大径スルーホール３６Ｂを共にレー
ザ、又は、ドリルで形成することもできる。
【００２２】本実施形態では、コア基板３０の中央部に
小径スルーホール３６Ａをレーザで形成し、外周部に大
径のスルーホール３６Ｂをドリルで形成するため、中央
部の配線密度の高いコア基板を廉価に形成することがで
きる。中央部の小径スルーホール３６Ａを電源線及び接
地線とすることで、多数の電源線及び接地線を配設でき
るとともに、ＩＣチップ９０からドータボード９４まで
の配線長を短縮できる。このため、ＩＣチップへの電源
線及び接地線のインダクタンス分が低減し、電力を瞬時
に供給し、アースレベルの変動を防ぎ、ＩＣチップの誤
動作を防止することが可能となる。更に、接続不良の発
生する蓋然性の低い大径スルーホール３６Ｂを主として
信号線として用い、接続不良の発生する蓋然性の高い小
径スルーホール３６Ａを主として電源線及び接地線とし
て用いるため、当該電源線及び接地線側のスルーホール
に断線が生じても、多層プリント配線板が正常動作を継
続できる。
小径スルーホール３６Ａをレーザで形成し、外周部に大
径のスルーホール３６Ｂをドリルで形成するため、中央
部の配線密度の高いコア基板を廉価に形成することがで
きる。中央部の小径スルーホール３６Ａを電源線及び接
地線とすることで、多数の電源線及び接地線を配設でき
るとともに、ＩＣチップ９０からドータボード９４まで
の配線長を短縮できる。このため、ＩＣチップへの電源
線及び接地線のインダクタンス分が低減し、電力を瞬時
に供給し、アースレベルの変動を防ぎ、ＩＣチップの誤
動作を防止することが可能となる。更に、接続不良の発
生する蓋然性の低い大径スルーホール３６Ｂを主として
信号線として用い、接続不良の発生する蓋然性の高い小
径スルーホール３６Ａを主として電源線及び接地線とし
て用いるため、当該電源線及び接地線側のスルーホール
に断線が生じても、多層プリント配線板が正常動作を継
続できる。
【００２３】以下、図７及び図８に示す多層プリント配
線板１０の製造方法について図を参照して説明する。こ
こでは先ず、コア基板３０及び層間樹脂絶縁層５０に通
孔を穿設する炭酸ガスレーザの概略構成について、図１
０を参照して説明する。実施態様に係るレーザ装置とし
ては、三菱電機製のＭＬ５０５ＧＴを用いる。また、Ｃ
Ｏ2レーザ発信器１８０としては、三菱電機製のＭＬ５
００３Ｄ２を用いる。
線板１０の製造方法について図を参照して説明する。こ
こでは先ず、コア基板３０及び層間樹脂絶縁層５０に通
孔を穿設する炭酸ガスレーザの概略構成について、図１
０を参照して説明する。実施態様に係るレーザ装置とし
ては、三菱電機製のＭＬ５０５ＧＴを用いる。また、Ｃ
Ｏ2レーザ発信器１８０としては、三菱電機製のＭＬ５
００３Ｄ２を用いる。
【００２４】レーザ発振器１８０から出た光は、基板上
の焦点を鮮明にするための転写用マスク１８２を経由し
てガルバノヘッド１７０へ入射する。ガルバノヘッド１
７０は、レーザ光をＸ方向にスキャンするガルバノミラ
ー１７４ＸとＹ方向にスキャンするガルバノミラー１７
４Ｙとの２枚で１組のガルバノミラーから構成されてお
り、このミラー１７４Ｘ、１７４Ｙは制御用のモータ１
７２Ｘ、１７２Ｙにより駆動される。モータ１７２Ｘ、
１７２Ｙは図示しない制御装置からの制御指令に応じ
て、ミラー１７４Ｘ、１７４Ｙの角度を調整すると共
に、内蔵しているエンコーダからの検出信号を該コンピ
ュータ側へ送出するよう構成されている。
の焦点を鮮明にするための転写用マスク１８２を経由し
てガルバノヘッド１７０へ入射する。ガルバノヘッド１
７０は、レーザ光をＸ方向にスキャンするガルバノミラ
ー１７４ＸとＹ方向にスキャンするガルバノミラー１７
４Ｙとの２枚で１組のガルバノミラーから構成されてお
り、このミラー１７４Ｘ、１７４Ｙは制御用のモータ１
７２Ｘ、１７２Ｙにより駆動される。モータ１７２Ｘ、
１７２Ｙは図示しない制御装置からの制御指令に応じ
て、ミラー１７４Ｘ、１７４Ｙの角度を調整すると共
に、内蔵しているエンコーダからの検出信号を該コンピ
ュータ側へ送出するよう構成されている。
【００２５】レーザ光は、ガルバノミラー１７４Ｘ、１
７４Ｙを経由してそれぞれＸ−Ｙ方向にスキャンされて
ｆ−θレンズ１７６を通り、コア基板３０にスルーホー
ル用通孔３３Ｂを形成する。コア基板３０は、Ｘ−Ｙ方
向に移動するＸ−Ｙテーブル１９０に載置されている。
７４Ｙを経由してそれぞれＸ−Ｙ方向にスキャンされて
ｆ−θレンズ１７６を通り、コア基板３０にスルーホー
ル用通孔３３Ｂを形成する。コア基板３０は、Ｘ−Ｙ方
向に移動するＸ−Ｙテーブル１９０に載置されている。
【００２６】引き続き、本発明の第１実施形態に係る多
層プリント配線板の製造工程について図１乃至図６を参
照して説明する。この第１実施形態では、多層プリント
配線板をセミアディティブ方により形成する。
層プリント配線板の製造工程について図１乃至図６を参
照して説明する。この第１実施形態では、多層プリント
配線板をセミアディティブ方により形成する。
【００２７】(1)図１（Ａ）に示すように厚さ０．８mm
のガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリ
アジン）樹脂からなる基板３０の両面に１８μｍの銅箔
３２がラミネートされている銅張積層板３０Ａを出発材
料とした。まず、この銅張積層板３０ＡをＮａＯＨ（１
０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ
4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする
黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ
4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を
行い、銅箔３２の全表面に粗化面３２βを形成する（図
１（Ｂ）参照）。ここでは、黒化還元処理で粗化面を形
成したが、後述するエッチング、又は、無電解めっきに
より粗化面を設けることもできる。
のガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリ
アジン）樹脂からなる基板３０の両面に１８μｍの銅箔
３２がラミネートされている銅張積層板３０Ａを出発材
料とした。まず、この銅張積層板３０ＡをＮａＯＨ（１
０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ
4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする
黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ
4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を
行い、銅箔３２の全表面に粗化面３２βを形成する（図
１（Ｂ）参照）。ここでは、黒化還元処理で粗化面を形
成したが、後述するエッチング、又は、無電解めっきに
より粗化面を設けることもできる。
【００２８】(2)次に、基板３０を図１０を参照して上
述した炭酸レーザ装置のＸ−Ｙテーブル１９０に載置
し、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム
径５ｍｍ、トップハットモード、パルス幅５０μ秒、１
０ショットの条件で、直径１００μｍの通孔３３Ａを３
００μｍピッチで基板３０の中央に穿設する（図１
（Ｃ）及び図９（Ｂ）参照）。
述した炭酸レーザ装置のＸ−Ｙテーブル１９０に載置
し、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム
径５ｍｍ、トップハットモード、パルス幅５０μ秒、１
０ショットの条件で、直径１００μｍの通孔３３Ａを３
００μｍピッチで基板３０の中央に穿設する（図１
（Ｃ）及び図９（Ｂ）参照）。
【００２９】(3)そして、ドリル９８にてコア基板３０
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１（Ｄ）及び図９（Ｂ）参照）。
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１（Ｄ）及び図９（Ｂ）参照）。
【００３０】その後、無電解めっき液に浸漬して、通孔
３３Ａ、３３Ｂの側壁に銅めっき膜を析出することでス
ルーホール３６Ａ、３６Ｂを形成してから（図２
（Ａ））、常法に従いパターン状にエッチングにより基
板の両面に内層銅パターン（下層導体回路）３４を形成
する（図２（Ｂ））。
３３Ａ、３３Ｂの側壁に銅めっき膜を析出することでス
ルーホール３６Ａ、３６Ｂを形成してから（図２
（Ａ））、常法に従いパターン状にエッチングにより基
板の両面に内層銅パターン（下層導体回路）３４を形成
する（図２（Ｂ））。
【００３１】(4)下層導体回路３４を形成した基板を水
洗いし、乾燥した後、エッチング液を基板の両面にスプ
レイで吹きつけて、下層導体回路３４の表面とスルーホ
ール３６Ａ、３６Ｂのランド３６ａ表面と内壁とをエッ
チングすることにより、下層導体回路３４の全表面に粗
化面３４βと、スルーホール３６Ａ、３６Ｂのランド３
６ａ及び内壁に粗化面３６βを形成した（図２（Ｃ）参
照）。黒化、還元処理で粗化面を形成することができ
る。この場合には、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌ
Ｏ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む
水溶液を黒化浴（酸化浴）とする黒化処理、および、Ｎ
ａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む
水溶液を還元浴とする還元処理を行う。
洗いし、乾燥した後、エッチング液を基板の両面にスプ
レイで吹きつけて、下層導体回路３４の表面とスルーホ
ール３６Ａ、３６Ｂのランド３６ａ表面と内壁とをエッ
チングすることにより、下層導体回路３４の全表面に粗
化面３４βと、スルーホール３６Ａ、３６Ｂのランド３
６ａ及び内壁に粗化面３６βを形成した（図２（Ｃ）参
照）。黒化、還元処理で粗化面を形成することができ
る。この場合には、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌ
Ｏ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む
水溶液を黒化浴（酸化浴）とする黒化処理、および、Ｎ
ａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む
水溶液を還元浴とする還元処理を行う。
【００３２】なお、第二銅錯体と有機酸塩、過酸化水素
と硫酸からなるエッチング液に浸漬、あるいはスプレー
することで粗化面を形成することもできる。また、無電
解めっきにより粗化面を形成することもできる。無電解
めっきにより粗化面を形成する場合には、導体回路３４
を形成した基板３０にアルカリ脱脂してソフトエッチン
グして、次いで、塩化パラジウウムと有機酸からなる触
媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性
化した後、硫酸銅３．２×１０−２ｍｏｌ／ｌ、硫酸ニ
ッケル３．９×１０−３ｍｏｌ／ｌ、錯化剤５．４×１
０−２ｍｏｌ／ｌ、次亜りん酸ナトリウム３．３×１０
−１ｍｏｌ／ｌ、ホウ酸５．０×１０− １ｍｏｌ／ｌ、
界面活性剤（日信化学工業製、サーフィール４６５）
０．１ｇ／ｌ、ＰＨ＝９からなる無電解めっき液に浸積
し、浸漬１分後に、４秒当たり１回に割合で縦、およ
び、横振動させて、導体回路３４及びスルーホール３６
のランド３６ａ表面にＣｕ−Ｎｉ−Ｐからなる針状合金
の被覆層と粗化層を設ける。
と硫酸からなるエッチング液に浸漬、あるいはスプレー
することで粗化面を形成することもできる。また、無電
解めっきにより粗化面を形成することもできる。無電解
めっきにより粗化面を形成する場合には、導体回路３４
を形成した基板３０にアルカリ脱脂してソフトエッチン
グして、次いで、塩化パラジウウムと有機酸からなる触
媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性
化した後、硫酸銅３．２×１０−２ｍｏｌ／ｌ、硫酸ニ
ッケル３．９×１０−３ｍｏｌ／ｌ、錯化剤５．４×１
０−２ｍｏｌ／ｌ、次亜りん酸ナトリウム３．３×１０
−１ｍｏｌ／ｌ、ホウ酸５．０×１０− １ｍｏｌ／ｌ、
界面活性剤（日信化学工業製、サーフィール４６５）
０．１ｇ／ｌ、ＰＨ＝９からなる無電解めっき液に浸積
し、浸漬１分後に、４秒当たり１回に割合で縦、およ
び、横振動させて、導体回路３４及びスルーホール３６
のランド３６ａ表面にＣｕ−Ｎｉ−Ｐからなる針状合金
の被覆層と粗化層を設ける。
【００３３】(5)シクロオレフィン系樹脂あるいはエポ
キシ系樹脂を主成分とする樹脂充填材４０を、基板の両
面に印刷機を用いて塗布することにより、下層導体回路
３４間またはスルーホール３６Ａ、３６Ｂ内に充填し、
加熱乾燥を行った。即ち、この工程により、樹脂充填材
４０が下層導体回路３４の間あるいはスルーホール３６
Ａ、３６Ｂ内に充填される（図２（Ｄ）参照）。
キシ系樹脂を主成分とする樹脂充填材４０を、基板の両
面に印刷機を用いて塗布することにより、下層導体回路
３４間またはスルーホール３６Ａ、３６Ｂ内に充填し、
加熱乾燥を行った。即ち、この工程により、樹脂充填材
４０が下層導体回路３４の間あるいはスルーホール３６
Ａ、３６Ｂ内に充填される（図２（Ｄ）参照）。
【００３４】(6)上記(5)の処理を終えた基板の片面を、
ベルト研磨紙（三共理化学社製）を用いたベルトサンダ
ー研磨により、下層導体回路３４の表面やスルーホール
３６Ａ、３６Ｂのランド３６ａ表面に樹脂充填材４０が
残らないように研磨し、ついで、上記ベルトサンダー研
磨による傷を取り除くためのバフ研磨を行った。このよ
うな一連の研磨を基板の他方の面についても同様に行っ
た。そして、充填した樹脂充填材４０を加熱硬化させた
（図３（Ａ）参照）。
ベルト研磨紙（三共理化学社製）を用いたベルトサンダ
ー研磨により、下層導体回路３４の表面やスルーホール
３６Ａ、３６Ｂのランド３６ａ表面に樹脂充填材４０が
残らないように研磨し、ついで、上記ベルトサンダー研
磨による傷を取り除くためのバフ研磨を行った。このよ
うな一連の研磨を基板の他方の面についても同様に行っ
た。そして、充填した樹脂充填材４０を加熱硬化させた
（図３（Ａ）参照）。
【００３５】このようにして、スルーホール３６等に充
填された樹脂充填材４０の表層部および下層導体回路３
４上面の粗化層３４βを除去して基板両面を平滑化し、
樹脂充填材４０と下層導体回路３４の側面とが粗化面３
４βを介して強固に密着し、またスルーホール３６の内
壁面と樹脂充填材４０とが粗化面３６βを介して強固に
密着した配線基板を得る。
填された樹脂充填材４０の表層部および下層導体回路３
４上面の粗化層３４βを除去して基板両面を平滑化し、
樹脂充填材４０と下層導体回路３４の側面とが粗化面３
４βを介して強固に密着し、またスルーホール３６の内
壁面と樹脂充填材４０とが粗化面３６βを介して強固に
密着した配線基板を得る。
【００３６】(7)次に、上記(6)の処理を終えた基板の両
面に、上記(４) で用いたエッチング液と同じエッチン
グ液をスプレイで吹きつけ、一旦平坦化された下層導体
回路３４の表面とスルーホール３６のランド３６ａ表面
とをエッチングすることにより、下層導体回路３４の全
表面に粗化面３４βを、スルーホールのランド３６ａ表
面に粗化層３６βを形成した（図３（Ｂ）参照）。な
お、この工程ではエッチングにより粗化面を形成してい
るが、この代わりに、無電解めっきにより粗化層を形成
することもできる。
面に、上記(４) で用いたエッチング液と同じエッチン
グ液をスプレイで吹きつけ、一旦平坦化された下層導体
回路３４の表面とスルーホール３６のランド３６ａ表面
とをエッチングすることにより、下層導体回路３４の全
表面に粗化面３４βを、スルーホールのランド３６ａ表
面に粗化層３６βを形成した（図３（Ｂ）参照）。な
お、この工程ではエッチングにより粗化面を形成してい
るが、この代わりに、無電解めっきにより粗化層を形成
することもできる。
【００３７】(8)次に、上記工程を経た基板の両面に、
厚さ５０μｍの熱硬化型シクロオレフィン系樹脂シート
を温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃ
ｍ2 で真空圧着ラミネートし、シクロオレフィン系樹脂
からなる層間樹脂絶縁層５０を設ける（図３（Ｃ）参
照）。なお、真空圧着時の真空度は、１０ｍｍＨｇに調
整する。
厚さ５０μｍの熱硬化型シクロオレフィン系樹脂シート
を温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃ
ｍ2 で真空圧着ラミネートし、シクロオレフィン系樹脂
からなる層間樹脂絶縁層５０を設ける（図３（Ｃ）参
照）。なお、真空圧着時の真空度は、１０ｍｍＨｇに調
整する。
【００３８】(9) 次に、波長１０．４μｍのＣＯ2 ガス
レーザにて、ビーム径５ｍｍ、トップハットモード、パ
ルス幅１５μ秒、マスクの穴径０．５ｍｍ、５ショット
の条件でシクロオレフィン系樹脂からなる層間樹脂絶縁
層５０に直径８０μｍのバイアホール用開口４８を設け
た（図３（Ｄ）参照）。この後、酸素プラズマを用いて
デスミア処理を行った。
レーザにて、ビーム径５ｍｍ、トップハットモード、パ
ルス幅１５μ秒、マスクの穴径０．５ｍｍ、５ショット
の条件でシクロオレフィン系樹脂からなる層間樹脂絶縁
層５０に直径８０μｍのバイアホール用開口４８を設け
た（図３（Ｄ）参照）。この後、酸素プラズマを用いて
デスミア処理を行った。
【００３９】(10) 次に、日本真空技術株式会社製のＳ
Ｖ−４５４０を用いてプラズマ処理を行い、層間樹脂絶
縁層５０の表面を粗化した（図４（Ａ）参照）。この
際、不活性ガスとしてはアルゴンガスを使用し、電力２
００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分
間プラズマ処理を実施した。
Ｖ−４５４０を用いてプラズマ処理を行い、層間樹脂絶
縁層５０の表面を粗化した（図４（Ａ）参照）。この
際、不活性ガスとしてはアルゴンガスを使用し、電力２
００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分
間プラズマ処理を実施した。
【００４０】(11) 次に、同じ装置を用い、内部のアル
ゴンガスを交換した後、Ｎｉスパッタ後、Ｃｕスパッタ
を、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間
５分間の条件で行い、Ｎｉ−Ｃｕ合金層５２をポリオレ
フィン系層間樹脂絶縁層５０の表面に形成した。このと
き、形成されたＮｉ／Ｃｕ金属層５２の厚さは、Ｃｉ層
（０．０５μｍ）とＣｕ層（０．１５μｍ）との０．２
μｍであった（図４（Ｂ）参照）。
ゴンガスを交換した後、Ｎｉスパッタ後、Ｃｕスパッタ
を、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間
５分間の条件で行い、Ｎｉ−Ｃｕ合金層５２をポリオレ
フィン系層間樹脂絶縁層５０の表面に形成した。このと
き、形成されたＮｉ／Ｃｕ金属層５２の厚さは、Ｃｉ層
（０．０５μｍ）とＣｕ層（０．１５μｍ）との０．２
μｍであった（図４（Ｂ）参照）。
【００４１】(12)上記処理を終えた基板の両面に、市販
の感光性ドライフィルムを貼り付け、フォトマスクフィ
ルムを載置して、１００ｍＪ／ｃｍ2 で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４のパターンを形成した（図４（Ｃ）
参照）。
の感光性ドライフィルムを貼り付け、フォトマスクフィ
ルムを載置して、１００ｍＪ／ｃｍ2 で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４のパターンを形成した（図４（Ｃ）
参照）。
【００４２】(13)次に、以下の条件で電気めっきを施し
て、厚さ１５μｍの電気めっき膜５６を形成した（図５
（Ａ）参照）。なお、この電気めっき膜５６により、後
述する工程で導体回路５８となる部分の厚付けおよびバ
イアホール６０となる部分のめっき充填等が行われたこ
とになる。なお、電気めっき水溶液中の添加剤は、アト
テックジャパン社製のカパラシドＨＬである。
て、厚さ１５μｍの電気めっき膜５６を形成した（図５
（Ａ）参照）。なお、この電気めっき膜５６により、後
述する工程で導体回路５８となる部分の厚付けおよびバ
イアホール６０となる部分のめっき充填等が行われたこ
とになる。なお、電気めっき水溶液中の添加剤は、アト
テックジャパン社製のカパラシドＨＬである。
【００４３】〔電気めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤 １９．５ ｍｌ／ｌ 〔電気めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ６５ 分 温度 ２２±２ ℃
【００４４】(14)ついで、めっきレジスト５４を５％Ｎ
ａＯＨで剥離除去した後、そのめっきレジスト５４の下
に存在していたＮｉ−Ｃｕ合金層５２を硝酸および硫酸
と過酸化水素との混合液を用いるエッチングにて溶解除
去し、電気銅めっき膜５６等からなる厚さ１６μｍの導
体回路５８（バイアホール６０を含む）を形成した（図
５（Ｂ）参照）。
ａＯＨで剥離除去した後、そのめっきレジスト５４の下
に存在していたＮｉ−Ｃｕ合金層５２を硝酸および硫酸
と過酸化水素との混合液を用いるエッチングにて溶解除
去し、電気銅めっき膜５６等からなる厚さ１６μｍの導
体回路５８（バイアホール６０を含む）を形成した（図
５（Ｂ）参照）。
【００４５】(15)続いて、上記(5) 〜(13)の工程を繰り
返すことにより、さらに上層の層間樹脂絶縁層１５０、
導体回路１５８及びバイアホール１６０を形成した（図
５（Ｃ）参照）。
返すことにより、さらに上層の層間樹脂絶縁層１５０、
導体回路１５８及びバイアホール１６０を形成した（図
５（Ｃ）参照）。
【００４６】(16)次に、ジエチレングリコールジメチル
エーテル（ＤＭＤＧ）に６０重量％の濃度になるように
溶解させた、クレゾールノボラック型エポキシ樹脂（日
本化薬社製）のエポキシ基５０％をアクリル化した感光
性付与のオリゴマー（分子量：４０００）４６．６７重
量部、メチルエチルケトンに溶解させた８０重量％のビ
スフェノールＡ型エポキシ樹脂（油化シェル社製、商品
名：エピコート１００１）１５重量部、イミダゾール硬
化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．
６重量部、感光性モノマーである多官能アクリルモノマ
ー（日本化薬社製、商品名：Ｒ６０４）３重量部、同じ
く多価アクリルモノマー（共栄化学社製、商品名：ＤＰ
Ｅ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社
製、商品名：Ｓ−６５）０．７１重量部を容器にとり、
攪拌、混合して混合組成物を調製し、この混合組成物に
対して光重合開始剤としてベンゾフェノン（関東化学社
製）２．０重量部、光増感剤としてのミヒラーケトン
（関東化学社製）０．２重量部を加えて、粘度を２５℃
で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
（有機樹脂絶縁材料）を得た。なお、粘度測定は、Ｂ型
粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの
場合はローターＮｏ．４、６ｒｐｍの場合はローターＮ
ｏ．３によった。
エーテル（ＤＭＤＧ）に６０重量％の濃度になるように
溶解させた、クレゾールノボラック型エポキシ樹脂（日
本化薬社製）のエポキシ基５０％をアクリル化した感光
性付与のオリゴマー（分子量：４０００）４６．６７重
量部、メチルエチルケトンに溶解させた８０重量％のビ
スフェノールＡ型エポキシ樹脂（油化シェル社製、商品
名：エピコート１００１）１５重量部、イミダゾール硬
化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．
６重量部、感光性モノマーである多官能アクリルモノマ
ー（日本化薬社製、商品名：Ｒ６０４）３重量部、同じ
く多価アクリルモノマー（共栄化学社製、商品名：ＤＰ
Ｅ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社
製、商品名：Ｓ−６５）０．７１重量部を容器にとり、
攪拌、混合して混合組成物を調製し、この混合組成物に
対して光重合開始剤としてベンゾフェノン（関東化学社
製）２．０重量部、光増感剤としてのミヒラーケトン
（関東化学社製）０．２重量部を加えて、粘度を２５℃
で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
（有機樹脂絶縁材料）を得た。なお、粘度測定は、Ｂ型
粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの
場合はローターＮｏ．４、６ｒｐｍの場合はローターＮ
ｏ．３によった。
【００４７】(17)次に、多層配線基板の両面に、上記ソ
ルダーレジスト組成物を２０μｍの厚さで塗布し、７０
℃で２０分間、７０℃で３０分間の条件で乾燥処理を行
った後、ソルダーレジスト開口部のパターンが描画され
た厚さ５ｍｍのフォトマスクをソルダーレジスト層に密
着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭ
ＴＧ溶液で現像処理し、２００μｍの直径の開口７１を
形成した。そして、さらに、８０℃で１時間、１００℃
で１時間、１２０℃で１時間、１５０℃で３時間の条件
でそれぞれ加熱処理を行ってソルダーレジスト層を硬化
させ、はんだパッド部分が開口した、その厚さが２０μ
ｍのソルダーレジスト層（有機樹脂絶縁層）７０を形成
した（図６（Ａ））。ソルダーレジストを半硬化した樹
脂フィルムを張り付け、露光・現像あるいはレーザで半
田パッドを開口させてもよい。
ルダーレジスト組成物を２０μｍの厚さで塗布し、７０
℃で２０分間、７０℃で３０分間の条件で乾燥処理を行
った後、ソルダーレジスト開口部のパターンが描画され
た厚さ５ｍｍのフォトマスクをソルダーレジスト層に密
着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭ
ＴＧ溶液で現像処理し、２００μｍの直径の開口７１を
形成した。そして、さらに、８０℃で１時間、１００℃
で１時間、１２０℃で１時間、１５０℃で３時間の条件
でそれぞれ加熱処理を行ってソルダーレジスト層を硬化
させ、はんだパッド部分が開口した、その厚さが２０μ
ｍのソルダーレジスト層（有機樹脂絶縁層）７０を形成
した（図６（Ａ））。ソルダーレジストを半硬化した樹
脂フィルムを張り付け、露光・現像あるいはレーザで半
田パッドを開口させてもよい。
【００４８】(18)次に、ソルダーレジスト層（有機樹脂
絶縁層）７０を形成した基板を、塩化ニッケル（２．３
×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８
×１０ -1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×
１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケ
ルめっき液に２０分間浸漬して、開口７１に厚さ５μｍ
のニッケルめっき層７２を形成した（図６（Ｂ））。さ
らに、その基板をシアン化金カリウム（７．６×１０-3
ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０ -1ｍｏ
ｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ
／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層７２上に、厚さ０．０３
μｍの金めっき層７４を形成した。
絶縁層）７０を形成した基板を、塩化ニッケル（２．３
×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８
×１０ -1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×
１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケ
ルめっき液に２０分間浸漬して、開口７１に厚さ５μｍ
のニッケルめっき層７２を形成した（図６（Ｂ））。さ
らに、その基板をシアン化金カリウム（７．６×１０-3
ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０ -1ｍｏ
ｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ
／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層７２上に、厚さ０．０３
μｍの金めっき層７４を形成した。
【００４９】(19)この後、ソルダーレジスト層７０の開
口にはんだペーストを印刷して、２００℃でリフローす
ることにより半田バンプ（はんだ体）７６Ｓ、７６Ｖ、
７６Ｇを形成し、多層プリント配線板１０を完成する
（図７参照）。 (20)最後に、多層プリント配線板１０の半田バンプ７６
Ｓ、７６Ｖ、７６Ｇにパッド９２Ｓ、９２Ｖ、９２Ｇ対
応するようＩＣチップ９０を載置し、リフローを行うこ
とでＩＣチップ９０を取り付ける。そして、当該パッケ
ージ基板１０をドータボード９４に載置し、リフローを
行うことで当該ドータボードへ載置する（図８）。
口にはんだペーストを印刷して、２００℃でリフローす
ることにより半田バンプ（はんだ体）７６Ｓ、７６Ｖ、
７６Ｇを形成し、多層プリント配線板１０を完成する
（図７参照）。 (20)最後に、多層プリント配線板１０の半田バンプ７６
Ｓ、７６Ｖ、７６Ｇにパッド９２Ｓ、９２Ｖ、９２Ｇ対
応するようＩＣチップ９０を載置し、リフローを行うこ
とでＩＣチップ９０を取り付ける。そして、当該パッケ
ージ基板１０をドータボード９４に載置し、リフローを
行うことで当該ドータボードへ載置する（図８）。
【００５０】引き続き、本発明の第２実施形態に係る多
層プリント配線板及びその製造方法について説明する。
図１７は、パッケージ基板に適用した第２実施形態に係
る多層プリント配線板の断面を示している。この第２実
施形態の多層プリント配線板１１０は、図７を参照して
上述した第１実施形態と同様である。但し、第１実施形
態では、多層プリント配線板の下面に半田バンプ７６
Ｓ、７６Ｖ、７６Ｇが配設されたが、この第２実施形態
では、導電性接続ピン７８が配設されている。
層プリント配線板及びその製造方法について説明する。
図１７は、パッケージ基板に適用した第２実施形態に係
る多層プリント配線板の断面を示している。この第２実
施形態の多層プリント配線板１１０は、図７を参照して
上述した第１実施形態と同様である。但し、第１実施形
態では、多層プリント配線板の下面に半田バンプ７６
Ｓ、７６Ｖ、７６Ｇが配設されたが、この第２実施形態
では、導電性接続ピン７８が配設されている。
【００５１】引き続き、第２実施形態の多層プリント配
線板の製造方法について説明する。ここではまず、Ａ．
層間樹脂絶縁層用樹脂フィルムの作製、及び、Ｂ．樹脂
充填材の調製について説明する。 Ａ．層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６
９、油化シェルエポキシ社製エピコート１００１）３０
重量部、クレゾールノボラック型エポキシ樹脂（エポキ
シ当量２１５、大日本インキ化学工業社製 エピクロン
Ｎ−６７３）４０重量部、トリアジン構造含有フェノー
ルノボラック樹脂（フェノール性水酸基当量１２０、大
日本インキ化学工業社製 フェノライトＫＡ−７０５
２）３０重量部をエチルジグリコールアセテート２０重
量部、ソルベントナフサ２０重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）
１５重量部と２−フェニル−４、５−ビス（ヒドロキシ
メチル）イミダゾール粉砕品１．５重量部、微粉砕シリ
カ２重量部、シリコン系消泡剤０．５重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さ
が５０μｍとなるようにロールコーターを用いて塗布し
た後、８０〜１２０℃で１０分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
線板の製造方法について説明する。ここではまず、Ａ．
層間樹脂絶縁層用樹脂フィルムの作製、及び、Ｂ．樹脂
充填材の調製について説明する。 Ａ．層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６
９、油化シェルエポキシ社製エピコート１００１）３０
重量部、クレゾールノボラック型エポキシ樹脂（エポキ
シ当量２１５、大日本インキ化学工業社製 エピクロン
Ｎ−６７３）４０重量部、トリアジン構造含有フェノー
ルノボラック樹脂（フェノール性水酸基当量１２０、大
日本インキ化学工業社製 フェノライトＫＡ−７０５
２）３０重量部をエチルジグリコールアセテート２０重
量部、ソルベントナフサ２０重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）
１５重量部と２−フェニル−４、５−ビス（ヒドロキシ
メチル）イミダゾール粉砕品１．５重量部、微粉砕シリ
カ２重量部、シリコン系消泡剤０．５重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さ
が５０μｍとなるようにロールコーターを用いて塗布し
た後、８０〜１２０℃で１０分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
【００５２】Ｂ．樹脂充填材の調製 ビスフェノールＦ型エポキシモノマー（油化シェル社
製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳ
ｉＯ2 球状粒子（アドテック社製、ＣＲＳ １１０１−
ＣＥ）１７０重量部およびレベリング剤（サンノプコ社
製 ペレノールＳ４）１．５重量部を容器にとり、攪拌
混合することにより、その粘度が２３±１℃で４５〜４
９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤とし
て、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−
ＣＮ）６．５重量部を用いた。
製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳ
ｉＯ2 球状粒子（アドテック社製、ＣＲＳ １１０１−
ＣＥ）１７０重量部およびレベリング剤（サンノプコ社
製 ペレノールＳ４）１．５重量部を容器にとり、攪拌
混合することにより、その粘度が２３±１℃で４５〜４
９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤とし
て、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−
ＣＮ）６．５重量部を用いた。
【００５３】多層プリント配線板の製造方法 (1) 厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ
（ビスマレイミドトリアジン）樹脂からなる基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とした（図１１（Ａ）参照）。
まず、この銅張積層板３０ＡをＮａＯＨ（１０ｇ／
ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ 4 （６
ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処
理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６
ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、
銅箔３２の全表面に粗化面３２βを形成した（図１１
（Ｂ）参照）。
（ビスマレイミドトリアジン）樹脂からなる基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とした（図１１（Ａ）参照）。
まず、この銅張積層板３０ＡをＮａＯＨ（１０ｇ／
ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ 4 （６
ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処
理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６
ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、
銅箔３２の全表面に粗化面３２βを形成した（図１１
（Ｂ）参照）。
【００５４】(2)次に、基板３０を図１０を参照して上
述した炭酸レーザ装置のテーブルに載置し、炭酸ガスレ
ーザを照射することで、直径１００μｍの通孔３３Ａを
３００μｍピッチで基板３０の中央に穿設する（図１１
（Ｃ）及び図９（Ｂ）参照）。
述した炭酸レーザ装置のテーブルに載置し、炭酸ガスレ
ーザを照射することで、直径１００μｍの通孔３３Ａを
３００μｍピッチで基板３０の中央に穿設する（図１１
（Ｃ）及び図９（Ｂ）参照）。
【００５５】(3)そして、ドリル９８にてコア基板３０
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１１（Ｄ）及び図９（Ｂ）参照）。
その後、無電解めっき液に浸漬して、通孔３３Ａ、３３
Ｂの側壁に銅めっき膜を析出することでスルーホール３
６Ａ、３６Ｂを形成してから（図１２（Ａ））、常法に
従いパターン状にエッチングにより基板の両面に内層銅
パターン（下層導体回路）３４を形成した（図１２
（Ｂ））。
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１１（Ｄ）及び図９（Ｂ）参照）。
その後、無電解めっき液に浸漬して、通孔３３Ａ、３３
Ｂの側壁に銅めっき膜を析出することでスルーホール３
６Ａ、３６Ｂを形成してから（図１２（Ａ））、常法に
従いパターン状にエッチングにより基板の両面に内層銅
パターン（下層導体回路）３４を形成した（図１２
（Ｂ））。
【００５６】(4)下層導体回路３４を形成した基板を水
洗いし、乾燥した後、エッチング液を基板の両面にスプ
レイで吹きつけて、下層導体回路３４の表面とスルーホ
ール３６Ａ、３６Ｂのランド３６ａ表面と内壁とをエッ
チングすることにより、下層導体回路３４の全表面に粗
化面３４βを、スルーホール３６Ａ、３６Ｂのランド３
６ａ表面及び内壁に粗化層３６βを形成した（図１２
（Ｃ）参照）。エッチング液として、イミダゾール銅
（II）錯体１０重量部、グリコール酸７重量部、塩化カ
リウム５重量部およびイオン交換水７８重量部を混合し
たものを使用した。
洗いし、乾燥した後、エッチング液を基板の両面にスプ
レイで吹きつけて、下層導体回路３４の表面とスルーホ
ール３６Ａ、３６Ｂのランド３６ａ表面と内壁とをエッ
チングすることにより、下層導体回路３４の全表面に粗
化面３４βを、スルーホール３６Ａ、３６Ｂのランド３
６ａ表面及び内壁に粗化層３６βを形成した（図１２
（Ｃ）参照）。エッチング液として、イミダゾール銅
（II）錯体１０重量部、グリコール酸７重量部、塩化カ
リウム５重量部およびイオン交換水７８重量部を混合し
たものを使用した。
【００５７】(5)上記Ｂにて記載した樹脂充填材を整調
した後、下記の方法により調整後２４時間以内に、スル
ーホール３６Ａ、３６Ｂ、及び、基板３０の片面の導体
回路非形成部と導体回路３４の外縁部とに樹脂充填材４
０の層を形成した（図１２（Ｄ）参照）。すなわち、ま
ず、スキージを用いてスルーホール３６Ａ、３６Ｂ内に
樹脂充填材４０を押し込んだ後、１００℃、２０分の条
件で乾燥させた。次に、導体回路非形成部に相当する部
分が開口したマスクを基板上に載置し、スキージを用い
て凹部となっている導体回路非形成部に樹脂充填材４０
の層を形成し、１００℃、２０分の条件で乾燥させた。
した後、下記の方法により調整後２４時間以内に、スル
ーホール３６Ａ、３６Ｂ、及び、基板３０の片面の導体
回路非形成部と導体回路３４の外縁部とに樹脂充填材４
０の層を形成した（図１２（Ｄ）参照）。すなわち、ま
ず、スキージを用いてスルーホール３６Ａ、３６Ｂ内に
樹脂充填材４０を押し込んだ後、１００℃、２０分の条
件で乾燥させた。次に、導体回路非形成部に相当する部
分が開口したマスクを基板上に載置し、スキージを用い
て凹部となっている導体回路非形成部に樹脂充填材４０
の層を形成し、１００℃、２０分の条件で乾燥させた。
【００５８】(6) 上記(5) の処理を終えた基板の片面
を、＃６００のベルト研磨紙（三共理化学製）を用いた
ベルトサンダー研磨により、内層銅パターン４の表面や
スルーホール３６Ａ、３６Ｂのランド３６ａ表面に樹脂
充填材４０が残らないように研磨し、次いで、上記ベル
トサンダー研磨による傷を取り除くためのバフ研磨を行
った。このような一連の研磨を基板の他方の面について
も同様に行った。次いで、１００℃で１時間、１５０℃
で１時間の加熱処理を行って樹脂充填材４０を硬化し
た。
を、＃６００のベルト研磨紙（三共理化学製）を用いた
ベルトサンダー研磨により、内層銅パターン４の表面や
スルーホール３６Ａ、３６Ｂのランド３６ａ表面に樹脂
充填材４０が残らないように研磨し、次いで、上記ベル
トサンダー研磨による傷を取り除くためのバフ研磨を行
った。このような一連の研磨を基板の他方の面について
も同様に行った。次いで、１００℃で１時間、１５０℃
で１時間の加熱処理を行って樹脂充填材４０を硬化し
た。
【００５９】このようにして、スルーホール３６Ａ、３
６Ｂや導体回路非形成部に形成された樹脂充填材４０の
表層部および下層導体回路３４の表面を平坦化し、樹脂
充填材４０と下層導体回路３４の側面とが粗化面３４β
を介して強固に密着し、またスルーホール３６Ａ、３６
Ｂの内壁面と樹脂充填材４０とが粗化面３６βを介して
強固に密着した絶縁性基板を得た（図１３（Ａ）参
照）。すなわち、この工程により、樹脂充填材４０の表
面と下層導体回路３４の表面とが同一平面となる。
６Ｂや導体回路非形成部に形成された樹脂充填材４０の
表層部および下層導体回路３４の表面を平坦化し、樹脂
充填材４０と下層導体回路３４の側面とが粗化面３４β
を介して強固に密着し、またスルーホール３６Ａ、３６
Ｂの内壁面と樹脂充填材４０とが粗化面３６βを介して
強固に密着した絶縁性基板を得た（図１３（Ａ）参
照）。すなわち、この工程により、樹脂充填材４０の表
面と下層導体回路３４の表面とが同一平面となる。
【００６０】(7) 上記基板を水洗、酸性脱脂した後、ソ
フトエッチングし、次いで、エッチング液を基板の両面
にスプレイで吹きつけて、下層導体回路３４の表面とス
ルーホール３６Ａ、３６Ｂのランド３６ａ表面と内壁と
をエッチングすることにより、下層導体回路３４の全表
面に粗化面３４βを、スルーホールのランド３６ａ表面
に粗化層３６βを形成した（図１３（Ｂ）参照）。エッ
チング液としては、イミダゾール銅（ＩＩ）錯体１０重
量部、グリコール酸７重量部、塩化カリウム５重量部か
らなるエッチング液（メック社製、メックエッチボン
ド）を使用した。
フトエッチングし、次いで、エッチング液を基板の両面
にスプレイで吹きつけて、下層導体回路３４の表面とス
ルーホール３６Ａ、３６Ｂのランド３６ａ表面と内壁と
をエッチングすることにより、下層導体回路３４の全表
面に粗化面３４βを、スルーホールのランド３６ａ表面
に粗化層３６βを形成した（図１３（Ｂ）参照）。エッ
チング液としては、イミダゾール銅（ＩＩ）錯体１０重
量部、グリコール酸７重量部、塩化カリウム５重量部か
らなるエッチング液（メック社製、メックエッチボン
ド）を使用した。
【００６１】(8) 基板の両面に、上記Ａで作製した基板
より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板
上に載置し、圧力４ｋｇｆ／ｃｍ2 、温度８０℃、圧着
時間１０秒の条件で仮圧着して裁断した後、さらに、以
下の方法により真空ラミネーター装置を用いて貼り付け
ることにより層間樹脂絶縁層５０を形成した（図１３
（Ｃ）参照）。すなわち、層間樹脂絶縁層用樹脂フィル
ムを基板上に、真空度０．５Ｔｏｒｒ、圧力４ｋｇｆ／
ｃｍ2 、温度８０℃、圧着時間６０秒の条件で本圧着
し、その後、１７０℃で３０分間熱硬化させた。
より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板
上に載置し、圧力４ｋｇｆ／ｃｍ2 、温度８０℃、圧着
時間１０秒の条件で仮圧着して裁断した後、さらに、以
下の方法により真空ラミネーター装置を用いて貼り付け
ることにより層間樹脂絶縁層５０を形成した（図１３
（Ｃ）参照）。すなわち、層間樹脂絶縁層用樹脂フィル
ムを基板上に、真空度０．５Ｔｏｒｒ、圧力４ｋｇｆ／
ｃｍ2 、温度８０℃、圧着時間６０秒の条件で本圧着
し、その後、１７０℃で３０分間熱硬化させた。
【００６２】(9) 層間樹脂絶縁層５０上に、厚さ１．２
ｍｍの貫通孔４９ａが形成されたマスク４９を載置す
る。そして、波長１０．４μｍのＣＯ2 ガスレーザに
て、ビーム径４．０ｍｍ、トップハットモード、パルス
幅５．０μ秒、マスクの貫通孔の径１．０ｍｍ、１ショ
ットの条件で、層間樹脂絶縁層５０に直径８０μｍのバ
イアホール用開口４８を形成した（図１３（Ｄ）参
照）。
ｍｍの貫通孔４９ａが形成されたマスク４９を載置す
る。そして、波長１０．４μｍのＣＯ2 ガスレーザに
て、ビーム径４．０ｍｍ、トップハットモード、パルス
幅５．０μ秒、マスクの貫通孔の径１．０ｍｍ、１ショ
ットの条件で、層間樹脂絶縁層５０に直径８０μｍのバ
イアホール用開口４８を形成した（図１３（Ｄ）参
照）。
【００６３】(10) バイアホール用開口４８を形成した
基板３０を、６０ｇ／ｌの過マンガン酸を含む８０℃の
溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存
在するエポキシ樹脂粒子を溶解除去することにより、バ
イアホール用開口４８の内壁を含む層間樹脂絶縁層５０
の表面を粗面とした（図１４（Ａ）参照）。
基板３０を、６０ｇ／ｌの過マンガン酸を含む８０℃の
溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存
在するエポキシ樹脂粒子を溶解除去することにより、バ
イアホール用開口４８の内壁を含む層間樹脂絶縁層５０
の表面を粗面とした（図１４（Ａ）参照）。
【００６４】(11) 次に、上記処理を終えた基板を、中
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗面化処理（粗化深さ３μｍ）した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層５０の表面およびバイアホール用開口４８の内壁面
に触媒核を付着させた。
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗面化処理（粗化深さ３μｍ）した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層５０の表面およびバイアホール用開口４８の内壁面
に触媒核を付着させた。
【００６５】(12)次に、以下の組成の無電解銅めっき水
溶液中に基板を浸漬して、粗面全体に厚さ０．６〜３．
０μｍの無電解銅めっき膜５１を形成した（図１４
（Ｂ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル ４０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３５℃の液温度で４０分
溶液中に基板を浸漬して、粗面全体に厚さ０．６〜３．
０μｍの無電解銅めっき膜５１を形成した（図１４
（Ｂ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル ４０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３５℃の液温度で４０分
【００６６】(13)市販の感光性ドライフィルムを無電解
銅めっき膜５１に貼り付け、マスクを載置して、１００
ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液
で現像処理することにより、厚さ３０μｍのめっきレジ
スト５４を設けた（図１４（Ｃ）参照）。
銅めっき膜５１に貼り付け、マスクを載置して、１００
ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液
で現像処理することにより、厚さ３０μｍのめっきレジ
スト５４を設けた（図１４（Ｃ）参照）。
【００６７】(14)ついで、基板を５０℃の水で洗浄して
脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、厚さ２０μｍの
電解銅めっき膜５６を形成した（図１５（Ａ）参照）。 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤 １９．５ ｍｌ／ｌ （アトテックジャパン社製、カパラシドＨＬ） 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ６５ 分 温度 ２２±２ ℃
脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、厚さ２０μｍの
電解銅めっき膜５６を形成した（図１５（Ａ）参照）。 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤 １９．５ ｍｌ／ｌ （アトテックジャパン社製、カパラシドＨＬ） 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ６５ 分 温度 ２２±２ ℃
【００６８】(15)めっきレジスト５４を５％ＮａＯＨで
剥離除去した後、そのめっきレジスト５４下の無電解め
っき膜５１を硫酸と過酸化水素の混合液でエッチング処
理して溶解除去し、無電解銅めっき膜５１と電解銅めっ
き膜５６からなる厚さ１８μｍの導体回路（バイアホー
ル６０を含む）５８を形成した（図１５（Ｂ）参照）。
剥離除去した後、そのめっきレジスト５４下の無電解め
っき膜５１を硫酸と過酸化水素の混合液でエッチング処
理して溶解除去し、無電解銅めっき膜５１と電解銅めっ
き膜５６からなる厚さ１８μｍの導体回路（バイアホー
ル６０を含む）５８を形成した（図１５（Ｂ）参照）。
【００６９】(16)(7) と同様の処理を行い、第二銅錯体
と有機酸とを含有するエッチング液によって、粗化面６
２を形成した（図１５（Ｃ）参照）。
と有機酸とを含有するエッチング液によって、粗化面６
２を形成した（図１５（Ｃ）参照）。
【００７０】(17)上記 (8)〜(16)の工程を繰り返すこと
により、さらに上層の層間樹脂絶縁層１６０、導体回路
１５８及びバイアホール１６０を形成し、多層配線板を
得た（図１６（Ａ）参照）。
により、さらに上層の層間樹脂絶縁層１６０、導体回路
１５８及びバイアホール１６０を形成し、多層配線板を
得た（図１６（Ａ）参照）。
【００７１】(18)次に、多層配線基板の両面に、第１実
施形態と同様のソルダーレジスト組成物を２０μｍの厚
さで塗布し、７０℃で２０分間、７０℃で３０分間の条
件で乾燥処理を行った後、ソルダーレジスト開口部のパ
ターンが描画された厚さ５ｍｍのフォトマスクをソルダ
ーレジスト層に密着させて１０００ｍＪ／ｃｍ2 の紫外
線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの
直径の開口７１を形成した。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件でそれぞれ加熱処理を行ってソルダーレ
ジスト層を硬化させ、開口を有し、その厚さが２０μｍ
のソルダーレジストパターン層７０を形成した（図１６
（Ｂ））。上記ソルダーレジスト組成物としては、市販
のソルダーレジスト組成物やソルダーレジストの樹脂フ
ィルムを使用することもできる。
施形態と同様のソルダーレジスト組成物を２０μｍの厚
さで塗布し、７０℃で２０分間、７０℃で３０分間の条
件で乾燥処理を行った後、ソルダーレジスト開口部のパ
ターンが描画された厚さ５ｍｍのフォトマスクをソルダ
ーレジスト層に密着させて１０００ｍＪ／ｃｍ2 の紫外
線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの
直径の開口７１を形成した。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件でそれぞれ加熱処理を行ってソルダーレ
ジスト層を硬化させ、開口を有し、その厚さが２０μｍ
のソルダーレジストパターン層７０を形成した（図１６
（Ｂ））。上記ソルダーレジスト組成物としては、市販
のソルダーレジスト組成物やソルダーレジストの樹脂フ
ィルムを使用することもできる。
【００７２】(19)次に、ソルダーレジスト層７０を形成
した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／
ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／
ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／
ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２
０分間浸漬して、開口７１に厚さ５μｍのニッケルめっ
き層７２を形成した。さらに、その基板をシアン化金カ
リウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウ
ム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム
（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム
（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液
に８０℃の条件で７．５分間浸漬して、ニッケルめっき
層７２上に、厚さ０．０３μｍの金めっき層７４を形成
した（図１６（Ｃ））。
した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／
ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／
ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／
ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２
０分間浸漬して、開口７１に厚さ５μｍのニッケルめっ
き層７２を形成した。さらに、その基板をシアン化金カ
リウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウ
ム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム
（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム
（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液
に８０℃の条件で７．５分間浸漬して、ニッケルめっき
層７２上に、厚さ０．０３μｍの金めっき層７４を形成
した（図１６（Ｃ））。
【００７３】(20)この後、基板のＩＣチップを載置する
面のソルダーレジスト層７０の開口に、スズ−鉛を含有
するはんだペーストを印刷し、さらに他方の面のソルダ
ーレジスト層７０の開口にスズ−アンチモンを含有する
はんだペーストを印刷した後、２００℃でリフローする
ことにより上面にはんだバンプ７６Ｓ、７６Ｖ、７６Ｇ
を設けた。そして、下面に導電性接続ピン７８を配設
し、プリント基板１１０を製造した（図１７参照）。
面のソルダーレジスト層７０の開口に、スズ−鉛を含有
するはんだペーストを印刷し、さらに他方の面のソルダ
ーレジスト層７０の開口にスズ−アンチモンを含有する
はんだペーストを印刷した後、２００℃でリフローする
ことにより上面にはんだバンプ７６Ｓ、７６Ｖ、７６Ｇ
を設けた。そして、下面に導電性接続ピン７８を配設
し、プリント基板１１０を製造した（図１７参照）。
【００７４】引き続き、本発明の第３実施形態について
説明する。上述した第１、第２実施形態では、銅貼り積
層板に貫通孔３３Ａ、３３Ｂを穿設した。これに対し
て、第３実施形態では、銅貼り積層板に樹脂層を形成し
た後、貫通孔３３Ａ、３４Ｂを形成する。
説明する。上述した第１、第２実施形態では、銅貼り積
層板に貫通孔３３Ａ、３３Ｂを穿設した。これに対し
て、第３実施形態では、銅貼り積層板に樹脂層を形成し
た後、貫通孔３３Ａ、３４Ｂを形成する。
【００７５】この第３実施形態のコア基板の形成方法に
ついて、図１８を参照して説明する。 (1) 厚さ０．８ｍｍのガラスエポキシ樹脂、ＢＴ、ＦＲ
−４，ＦＲ−５樹脂からなる基板３０の両面に１８μｍ
の銅箔３２がラミネートされている銅張積層板３０Ａを
出発材料とした（図１８（Ａ）参照）。常法に従いパタ
ーン状にエッチングして基板の両面に内層銅パターン
（下層導体回路）３１を形成した（図１８（Ｂ））。
ついて、図１８を参照して説明する。 (1) 厚さ０．８ｍｍのガラスエポキシ樹脂、ＢＴ、ＦＲ
−４，ＦＲ−５樹脂からなる基板３０の両面に１８μｍ
の銅箔３２がラミネートされている銅張積層板３０Ａを
出発材料とした（図１８（Ａ）参照）。常法に従いパタ
ーン状にエッチングして基板の両面に内層銅パターン
（下層導体回路）３１を形成した（図１８（Ｂ））。
【００７６】(2)次に、基板３０の両面に後述するＡＢ
Ｆ樹脂絶縁フィルムを張り付け、樹脂層３５を形成する
（図１８（Ｃ））。(3)基板３０を第１実施形態と同様
な炭酸レーザ装置のテーブルに載置し、炭酸ガスレーザ
を照射することで、直径１００μｍの通孔３３Ａを３０
０μｍピッチで基板３０の中央に穿設する（図１８
（Ｄ）参照）。
Ｆ樹脂絶縁フィルムを張り付け、樹脂層３５を形成する
（図１８（Ｃ））。(3)基板３０を第１実施形態と同様
な炭酸レーザ装置のテーブルに載置し、炭酸ガスレーザ
を照射することで、直径１００μｍの通孔３３Ａを３０
０μｍピッチで基板３０の中央に穿設する（図１８
（Ｄ）参照）。
【００７７】(3)そして、ドリル９８にてコア基板３０
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１８（Ｅ）参照）。 (4)その後、無電解めっき液に浸漬して、通孔３３Ａ、
３３Ｂの側壁に銅めっき膜を析出することでスルーホー
ル３６Ａ、３６Ｂを形成してから、エッチングを行い導
体回路３４を形成する（図１８（Ｆ）参照）。以降の工
程は上述した第１、第２実施形態と同様であるため、図
示及び説明を省略する。
の外周部に直径３００μｍの通孔３３Ｂを６００μｍピ
ッチで穿設する（図１８（Ｅ）参照）。 (4)その後、無電解めっき液に浸漬して、通孔３３Ａ、
３３Ｂの側壁に銅めっき膜を析出することでスルーホー
ル３６Ａ、３６Ｂを形成してから、エッチングを行い導
体回路３４を形成する（図１８（Ｆ）参照）。以降の工
程は上述した第１、第２実施形態と同様であるため、図
示及び説明を省略する。
【００７８】なお、上記ＡＢＦ樹脂フィルムとしては、
難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有
されている。それぞれについて以下に説明する。
難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有
されている。それぞれについて以下に説明する。
【００７９】本発明の製造方法において使用する樹脂フ
ィルムは、酸または酸化剤に可溶性の粒子（以下、可溶
性粒子という）が酸または酸化剤に難溶性の樹脂（以
下、難溶性樹脂という）中に分散したものである。な
お、本発明で使用する「難溶性」「可溶性」という語
は、同一の酸または酸化剤からなる溶液に同一時間浸漬
した場合に、相対的に溶解速度の早いものを便宜上「可
溶性」と呼び、相対的に溶解速度の遅いものを便宜上
「難溶性」と呼ぶ。
ィルムは、酸または酸化剤に可溶性の粒子（以下、可溶
性粒子という）が酸または酸化剤に難溶性の樹脂（以
下、難溶性樹脂という）中に分散したものである。な
お、本発明で使用する「難溶性」「可溶性」という語
は、同一の酸または酸化剤からなる溶液に同一時間浸漬
した場合に、相対的に溶解速度の早いものを便宜上「可
溶性」と呼び、相対的に溶解速度の遅いものを便宜上
「難溶性」と呼ぶ。
【００８０】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
【００８１】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【００８２】上記可溶性粒子の平均粒径としては、０．
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
【００８３】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
【００８４】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【００８５】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【００８６】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
【００８７】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【００８８】上記可溶性粒子を、２種以上混合して用い
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
【００８９】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
【００９０】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂
等が挙げられる。これらの樹脂は単独で用いてもよい
し、２種以上を併用してもよい。さらには、１分子中
に、２個以上のエポキシ基を有するエポキシ樹脂がより
望ましい。前述の粗化面を形成することができるばかり
でなく、耐熱性等にも優れてるため、ヒートサイクル条
件下においても、金属層に応力の集中が発生せず、金属
層の剥離などが起きにくいからである。
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂
等が挙げられる。これらの樹脂は単独で用いてもよい
し、２種以上を併用してもよい。さらには、１分子中
に、２個以上のエポキシ基を有するエポキシ樹脂がより
望ましい。前述の粗化面を形成することができるばかり
でなく、耐熱性等にも優れてるため、ヒートサイクル条
件下においても、金属層に応力の集中が発生せず、金属
層の剥離などが起きにくいからである。
【００９１】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【００９２】本発明で用いる樹脂フィルムにおいて、上
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにバイアホー
ルやスルーホールを形成しても、その上に形成する導体
回路の金属層の密着性を確保することができるからであ
る。また、粗化面を形成する表層部だけに可溶性粒子を
含有する樹脂フィルムを用いてもよい。それによって、
樹脂フィルムの表層部以外は酸または酸化剤にさらされ
ることがないため、層間樹脂絶縁層を介した導体回路間
の絶縁性が確実に保たれる。
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにバイアホー
ルやスルーホールを形成しても、その上に形成する導体
回路の金属層の密着性を確保することができるからであ
る。また、粗化面を形成する表層部だけに可溶性粒子を
含有する樹脂フィルムを用いてもよい。それによって、
樹脂フィルムの表層部以外は酸または酸化剤にさらされ
ることがないため、層間樹脂絶縁層を介した導体回路間
の絶縁性が確実に保たれる。
【００９３】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、３〜４０重量％が望ましい。可溶性粒子の配合
量が３重量％未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、４０重量％を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、３〜４０重量％が望ましい。可溶性粒子の配合
量が３重量％未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、４０重量％を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
【００９４】上記樹脂フィルムは、上記可溶性粒子、上
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【００９５】上記硬化剤の含有量は、樹脂フィルムに対
して０．０５〜１０重量％であることが望ましい。０．
０５重量％未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、１０重量％を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
して０．０５〜１０重量％であることが望ましい。０．
０５重量％未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、１０重量％を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
【００９６】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りプリント配線板の
性能を向上させることができる。
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りプリント配線板の
性能を向上させることができる。
【００９７】また、上記樹脂フィルムは、溶剤を含有し
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、２種類以上併用してもよ
い。
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、２種類以上併用してもよ
い。
【００９８】なお、上述した実施形態では、中央部に小
径のスルーホールを配設し、外周部に大径スルーホール
を配設したが、本発明は、これに限定されず、配線密度
を高める必要がある箇所に小径のスルーホールを適宜配
設することができる。
径のスルーホールを配設し、外周部に大径スルーホール
を配設したが、本発明は、これに限定されず、配線密度
を高める必要がある箇所に小径のスルーホールを適宜配
設することができる。
【００９９】[比較例１]コア基板のスルーホールをレー
ザにより全て径１００μｍで形成した以外には第１実施
形態と同様である。 [比較例２]コア基板のスルーホールをドリルにより全て
径３００μｍで形成した以外には第１実施形態と同様で
ある。 [比較例３]コア基板のスルーホールをレーザにより全て
径１００μｍで形成した以外には第２実施形態と同様で
ある。 [比較例４]コア基板のスルーホールをドリルにより全て
径３００μｍで形成した以外には第２実施形態と同様で
ある。
ザにより全て径１００μｍで形成した以外には第１実施
形態と同様である。 [比較例２]コア基板のスルーホールをドリルにより全て
径３００μｍで形成した以外には第１実施形態と同様で
ある。 [比較例３]コア基板のスルーホールをレーザにより全て
径１００μｍで形成した以外には第２実施形態と同様で
ある。 [比較例４]コア基板のスルーホールをドリルにより全て
径３００μｍで形成した以外には第２実施形態と同様で
ある。
【０１００】１ＧＨｚの高周波数ＩＣチップをそれぞれ
第１、第２、第３実施形態の多層プリント配線板、及
び、比較例１，２、３、４の多層プリント配線板に実装
し、比較試験を行った。その結果、比較例２、４では、
ＩＣチップのエラーが頻繁に発生した。これは、電源線
及びアース線の数が少ないため、電源の供給が追いつか
なくなっていることによるものと推測される。これに対
して、第１、第２、第３実施形態の多層プリント配線
板、比較例１、３は安定した動作を提供できた。但し、
比較例１、３の多層プリント配線板は、全てのスルーホ
ールをレーザで形成するため、第１〜第３実施形態の多
層プリント配線板に対して、製造コストが非常に高くな
っているし、スルーホールの断線する確率が高くなる。
第１、第２、第３実施形態の多層プリント配線板、及
び、比較例１，２、３、４の多層プリント配線板に実装
し、比較試験を行った。その結果、比較例２、４では、
ＩＣチップのエラーが頻繁に発生した。これは、電源線
及びアース線の数が少ないため、電源の供給が追いつか
なくなっていることによるものと推測される。これに対
して、第１、第２、第３実施形態の多層プリント配線
板、比較例１、３は安定した動作を提供できた。但し、
比較例１、３の多層プリント配線板は、全てのスルーホ
ールをレーザで形成するため、第１〜第３実施形態の多
層プリント配線板に対して、製造コストが非常に高くな
っているし、スルーホールの断線する確率が高くなる。
【図１】図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
【図２】図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
【図３】図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
明の第１実施形態に係る多層プリント配線板の製造工程
図である。
【図４】図４（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１
実施形態に係る多層プリント配線板の製造工程図であ
る。
実施形態に係る多層プリント配線板の製造工程図であ
る。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１
実施形態に係る多層プリント配線板の製造工程図であ
る。
実施形態に係る多層プリント配線板の製造工程図であ
る。
【図６】図６（Ａ）、（Ｂ）は、本発明の第１実施形態
に係る多層プリント配線板の製造工程図である。
に係る多層プリント配線板の製造工程図である。
【図７】本発明の第１実施形態に係る多層プリント配線
板の断面図である。
板の断面図である。
【図８】本発明の第１実施形態に係る多層プリント配線
板の断面図である。
板の断面図である。
【図９】図９（Ａ）は、コア基板内の配線取り回しを示
す説明図であり、図９（Ｂ）は、コア基板の平面図であ
る。
す説明図であり、図９（Ｂ）は、コア基板の平面図であ
る。
【図１０】開口を形成する炭酸ガスレーザ装置の説明図
である。
である。
【図１１】図１１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、
本発明の第２実施形態に係る多層プリント配線板の製造
工程図である。
本発明の第２実施形態に係る多層プリント配線板の製造
工程図である。
【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、
本発明の第２実施形態に係る多層プリント配線板の製造
工程図である。
本発明の第２実施形態に係る多層プリント配線板の製造
工程図である。
【図１３】図１３（Ａ）、（Ｂ）、（Ｃ）は、本発明の
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
【図１４】図１４（Ａ）、（Ｂ）、（Ｃ）は、本発明の
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は、本発明の
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
【図１６】図１６（Ａ）、（Ｂ）、（Ｃ）は、本発明の
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
第２実施形態に係る多層プリント配線板の製造工程図で
ある。
【図１７】本発明の第２実施形態に係る多層プリント配
線板の断面図である。
線板の断面図である。
【図１８】本発明の第３実施形態に係る多層プリント配
線板のコア基板の断面図である。
線板のコア基板の断面図である。
３０ コア基板 ３３Ａ、３３Ｂ 通孔 ３４ 導体回路 ３６Ａ 小径バイアホール ３６Ｂ 大径スルーホール ４０ 樹脂充填材 ５０ 層間樹脂絶縁層 ５８ 導体回路 ６０ バイアホール ７０ ソルダーレジスト層 ７６Ｓ、７６Ｖ、７６Ｇ 半田バンプ １５０ 層間樹脂絶縁層 １５８ 導体回路 １６０ バイアホール
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA42 AA60 BB02 BB03 BB04 BB16 CC08 CC09 CC10 CC13 CC37 DD17 DD32 EE33 FF13 GG15 GG27 HH06
Claims (6)
- 【請求項１】 上下面を接続するスルーホールを形成し
たコア基板に層間樹脂絶縁層と導体回路とを交互に積層
してなる多層プリント配線板において前記コア基板に径
の異なるスルーホールを配設したことを特徴とする多層
プリント配線板。 - 【請求項２】 上下面を接続するスルーホールを形成し
たコア基板に層間樹脂絶縁層と導体回路とを交互に積層
してなる多層プリント配線板において前記コア基板の中
央部に小径のスルーホールを配設し、外周部に大径のス
ルーホールを配設したことを特徴とする多層プリント配
線板。 - 【請求項３】 前記小径のスルーホールに、主として電
源線及び接地線を配設し、前記大径のスルーホールに、
主として信号線を配設したことを特徴とする請求項２の
多層プリント配線板。 - 【請求項４】 少なくとも以下の（Ａ）〜（Ｂ）の工程
を備えることを特徴とする多層プリント配線板の製造方
法： （Ａ）コア基板にスルーホールとなる小径の通孔を形成
する工程と、（Ｂ）前記コア基板に大径のスルーホール
となる通孔を形成する工程。 - 【請求項５】 少なくとも以下の（Ａ）〜（Ｂ）の工程
を備えることを特徴とする多層プリント配線板の製造方
法： （Ａ）コア基板の中央部にレーザを照射し、又はドリル
によりスルーホールとなる小径の通孔を形成する工程
と、（Ｂ）前記コア基板の外周部にレーザを照射し、又
はドリルにより大径のスルーホールとなる通孔を形成す
る工程。 - 【請求項６】 前記小径のスルーホールに、主として電
源線及び接地線を配設し、前記大径のスルーホールに、
主として信号線を配設したことを特徴とする請求項５の
多層プリント配線板の製造方法。
Priority Applications (19)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35386899A JP4282190B2 (ja) | 1999-12-14 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| PCT/JP2000/003377 WO2000076281A1 (fr) | 1999-06-02 | 2000-05-25 | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
| DE60031680T DE60031680T2 (de) | 1999-06-02 | 2000-05-25 | Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte |
| US09/979,388 US6828510B1 (en) | 1999-06-02 | 2000-05-25 | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
| EP06123074A EP1744609B1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| EP09156841A EP2086300A1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| EP09156837A EP2086299A1 (en) | 1999-06-02 | 2000-05-25 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| EP00931571A EP1194022B1 (en) | 1999-06-02 | 2000-05-25 | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
| MYPI20002406A MY125537A (en) | 1999-06-02 | 2000-05-30 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board. |
| TW089110559A TW471244B (en) | 1999-06-02 | 2000-05-31 | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board |
| US10/921,525 US7985930B2 (en) | 1999-06-02 | 2004-08-19 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US12/171,794 US8288664B2 (en) | 1999-06-02 | 2008-07-11 | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US12/694,322 US8283573B2 (en) | 1999-06-02 | 2010-01-27 | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US12/887,197 US20110024164A1 (en) | 1999-06-02 | 2010-09-21 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US12/913,258 US8288665B2 (en) | 1999-06-02 | 2010-10-27 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US13/089,378 US8822828B2 (en) | 1999-06-02 | 2011-04-19 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US13/169,736 US8782882B2 (en) | 1999-06-02 | 2011-06-27 | Method of manufacturing multi-layer printed circuit board |
| US13/169,674 US8745863B2 (en) | 1999-06-02 | 2011-06-27 | Method of manufacturing multi-layer printed circuit board |
| US13/432,471 US8822830B2 (en) | 1999-06-02 | 2012-03-28 | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35386899A JP4282190B2 (ja) | 1999-12-14 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168531A true JP2001168531A (ja) | 2001-06-22 |
| JP4282190B2 JP4282190B2 (ja) | 2009-06-17 |
Family
ID=18433770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35386899A Expired - Lifetime JP4282190B2 (ja) | 1999-06-02 | 1999-12-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4282190B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081312A1 (ja) * | 2004-02-24 | 2005-09-01 | Ibiden Co., Ltd. | 半導体搭載用基板 |
| JPWO2004091268A1 (ja) * | 2003-04-07 | 2006-07-06 | イビデン株式会社 | 多層プリント配線板 |
| JP2011159734A (ja) * | 2010-01-29 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
| US8003896B2 (en) | 2005-02-02 | 2011-08-23 | Ibiden Co., Ltd. | Multi-layer printed wiring board and manufacturing method thereof |
| JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
| JP2014110293A (ja) * | 2012-11-30 | 2014-06-12 | Ibiden Co Ltd | 半導体素子搭載用プリント配線板およびその製造方法 |
| US8993894B2 (en) | 2011-03-30 | 2015-03-31 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| EP3373332A1 (en) * | 2017-02-22 | 2018-09-12 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015191991A (ja) * | 2014-03-28 | 2015-11-02 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
-
1999
- 1999-12-14 JP JP35386899A patent/JP4282190B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8129625B2 (en) | 2003-04-07 | 2012-03-06 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2010283396A (ja) * | 2003-04-07 | 2010-12-16 | Ibiden Co Ltd | 多層プリント配線板 |
| JPWO2004091268A1 (ja) * | 2003-04-07 | 2006-07-06 | イビデン株式会社 | 多層プリント配線板 |
| JPWO2005081312A1 (ja) * | 2004-02-24 | 2008-01-17 | イビデン株式会社 | 半導体搭載用基板 |
| US7738258B2 (en) | 2004-02-24 | 2010-06-15 | Ibiden Co., Ltd. | Semiconductor mounting board |
| KR101014576B1 (ko) * | 2004-02-24 | 2011-02-16 | 이비덴 가부시키가이샤 | 반도체 탑재용 기판 |
| WO2005081312A1 (ja) * | 2004-02-24 | 2005-09-01 | Ibiden Co., Ltd. | 半導体搭載用基板 |
| US8003896B2 (en) | 2005-02-02 | 2011-08-23 | Ibiden Co., Ltd. | Multi-layer printed wiring board and manufacturing method thereof |
| US8800143B2 (en) | 2005-02-02 | 2014-08-12 | Ibiden Co., Ltd. | Multilayer printed wiring board and manufacturing method thereof |
| JP2011159734A (ja) * | 2010-01-29 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
| US8993894B2 (en) | 2011-03-30 | 2015-03-31 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
| JP2014110293A (ja) * | 2012-11-30 | 2014-06-12 | Ibiden Co Ltd | 半導体素子搭載用プリント配線板およびその製造方法 |
| EP4220713A1 (en) * | 2017-02-22 | 2023-08-02 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
| EP3373332A1 (en) * | 2017-02-22 | 2018-09-12 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
| EP3828928A1 (en) * | 2017-02-22 | 2021-06-02 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
| EP4050652A1 (en) * | 2017-02-22 | 2022-08-31 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
| EP4177947A1 (en) * | 2017-02-22 | 2023-05-10 | INTEL Corporation | Embedded multi-die interconnect bridge with improved power delivery |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4282190B2 (ja) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8782882B2 (en) | Method of manufacturing multi-layer printed circuit board | |
| JP2001015931A (ja) | 多層プリント配線板およびその製造方法 | |
| JP4282190B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2002076618A (ja) | 多層プリント配線板の製造方法 | |
| JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2002151841A (ja) | 多層プリント配線板の製造方法 | |
| JP2002271040A (ja) | 多層プリント配線板の製造方法 | |
| JP2002271034A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4698046B2 (ja) | 多層プリント配線板 | |
| JP2002204057A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2001217549A (ja) | 多層回路基板 | |
| JP3219396B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2002271027A (ja) | 多層プリント配線板 | |
| JP4428783B2 (ja) | プリント配線板の製造方法 | |
| JP2000328256A (ja) | 無電解めっき液およびそれを用いたプリント配線板の製造方法 | |
| JP2001244640A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2002134891A (ja) | プリント配線板の製造方法 | |
| JP2003008221A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2002344143A (ja) | 多層プリント配線板の製造方法 | |
| JP3219395B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2001177254A (ja) | スルーホールの充填方法および多層プリント配線板の製造方法 | |
| JP2002280737A (ja) | 多層プリント配線板 | |
| JP2003017849A (ja) | 多層プリント配線板の製造方法 | |
| JP2002185141A (ja) | 多層プリント配線板 | |
| JP2002100860A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4282190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |