JP2001093906A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001093906A
JP2001093906A JP26927799A JP26927799A JP2001093906A JP 2001093906 A JP2001093906 A JP 2001093906A JP 26927799 A JP26927799 A JP 26927799A JP 26927799 A JP26927799 A JP 26927799A JP 2001093906 A JP2001093906 A JP 2001093906A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor device
silicon substrate
crystal silicon
signal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26927799A
Other languages
English (en)
Inventor
Hisamitsu Ishikawa
川 寿 光 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26927799A priority Critical patent/JP2001093906A/ja
Publication of JP2001093906A publication Critical patent/JP2001093906A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電源及び信号用電極下への配線層及び絶縁層
の配置により小型化を可能とする半導体装置及びその製
造方法を提供する。 【解決手段】 本発明に係る半導体装置及びその製造方
法は、単結晶シリコン基板３上の最上部に配設された電
源及び信号用電極１とリードフレームとが金属細線２に
より接続される半導体装置及びその製造方法において、
上記単結晶シリコン基板３と上記電源及び信号用電極１
との間に形成する総ての絶縁層の上面を平坦化されたも
のとするものである。また、上記単結晶シリコン基板と
上記電源及び信号用電極との間に配線層を形成し、さら
に、上記配線層は、上記電源及び信号用電極と同等以上
の大きさで平坦な層状に形成する。加えて、上記配線層
は、格子状に形成する。上記単結晶シリコン基板と上記
電源及び信号用電極との間の上記単結晶シリコン基板表
層部にトランジスタ等の素子を形成することも可能であ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、電源及び信号用電極とリードフ
レームとが金属細線により接続される構造を有する半導
体装置及びその製造方法に好適なものである。
【０００２】
【従来の技術】樹脂封止型半導体装置は、信頼性が高
く、安価で、大量生産に最適な半導体装置として広く用
いられている。樹脂封止型半導体装置においては、単結
晶シリコン基板上に形成された電源及び信号用電極と、
溶解処理(フォトエッチング処理)や機械加工(プレス加
工)により金属薄板から成形したリードフレームとが、
金属細線により物理的及び電気的に接続されることによ
り、単結晶シリコン基板上に形成された半導体素子とリ
ードフレームとが電気的に接続されており、さらに、半
導体装置や金属細線を外部からの衝撃や汚染等から保護
するために、リードフレームのアウターリードが外部に
突出した状態で装置全体が樹脂により封止された構造と
なっている。
【０００３】一方、半導体装置を用いた半導体機器にお
いては小型薄型化（ダウンサイジング）の要求があり、
また、半導体装置自体の高集積化、高性能化、大容量化
等を図る目的もあり、封止されている半導体素子の小型
化が進められている。これまでのところ、半導体素子
と、半導体装置に含まれる周辺回路との小型化は、トラ
ンジスタの設計及び形成における小型化により達成され
ている。
【０００４】
【発明が解決しようとする課題】しかし、半導体装置の
さらなる高集積化、高性能化、大容量化等を図るために
は、周辺回路の半導体装置に占める割合が高まってきて
いる上、高集積化、高性能化、大容量化等のために必要
とされる電源や信号の数が増加してきており、電源及び
信号用電極の必要数が増加する傾向にある。従って、半
導体装置において、半導体素子と周辺回路との電気的接
続のための構造部分が占める割合の大きさが、半導体装
置の小型化を図る上で障害となっている。
【０００５】電源及び信号用電極は、金属細線を用いて
リードフレームと接続されるが、その接続方法として、
熱超音波（サーモソニック）方式の接続方法が広く用い
られている。熱超音波方式の接続方法は、２００℃乃至
３００℃の高温度条件の下で毎秒２００パルス乃至５０
０パルスの超音波を用いて、電源及び信号用電極と金属
細線との界面で瞬間的に合金化を起こさせ、電源及び信
号用電極と金属細線とを接続するものである。接続の際
には、ルビー等の鉱物やセラミックスにより形成されて
いるキャピラリの軸心に穿孔された細孔を通してキャピ
ラリ先端部から突出した金属細線に、電源及び信号用電
極上でキャピラリ先端部により瞬間的な衝撃荷重と超音
波による静的な荷重が加えられることになる。
【０００６】半導体装置は、既知のように、単結晶シリ
コン基板に不純物元素を注入してトランジスタを形成
し、そのトランジスタを電気回路的に接続すべく、単結
晶シリコン基板上に多結晶シリコン（Ｐｏｌｙ−Ｓ
ｉ）、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ
2）、アルミニウム・銅（Ａｌ−Ｃｕ）、チタン・窒化
チタン（Ｔｉ−ＴｉＮ）等の配線層や絶縁層が形成され
ているが、特に配線層は、上記電源及び信号用電極下に
は配置することができない。その理由は、上述のよう
に、電源及び信号用電極と金属細線との接続時には、電
源及び信号用電極上で金属細線に衝撃荷重及び静荷重が
印加されるので、電源及び信号用電極下に配線層及び絶
縁層が配置されていたとすると、配線層や絶縁層に亀裂
（クラック）を発生させ、これによりリーク不良を発生
させることが確認されているからである。図９は、従来
の半導体装置の電源及び信号用電極部の構造を示した断
面図である。
【０００７】図９に示した従来の半導体装置は、単結晶
シリコン基板３と、単結晶シリコン基板３上の各層の最
上部に形成された電源及び信号用電極１と、電源及び信
号用電極１とリードフレームとを接続する金属細線２
と、単結晶シリコン基板３上に層状に形成された配線層
４，５，６と、電源及び信号用電極１と配線層４，５と
を電気的に接続する層間配線（コンタクト）７，８と、
単結晶シリコン基板３と配線層４，５，６若しくは電源
及び信号用電極１との間又は配線層４，５，６の相互間
にそれぞれ形成された複数の絶縁層から形成された絶縁
層９とから構成されている。しかし、上記理由により、
配線層４，５，６及び層間配線（コンタクト）７，８
は、電源及び信号用電極１の下の領域を回避して配設さ
れており、電源及び信号用電極１の下の領域には、絶縁
層９のみが形成されている。
【０００８】電源及び信号用電極下に配線層や絶縁層が
配置されていた場合に、電源及び信号用電極上で金属細
線に衝撃荷重及び静荷重が印加されることにより、配線
層や絶縁層に亀裂が発生する大きな原因として、各層の
平坦性が挙げられる。即ち、半導体素子は、上述のよう
に、単結晶シリコン基板上に各種材料が非常に薄い薄膜
状態で積層されて構成されている。そして、各層は、単
一平面層ではなく、パターン化された下地層の影響によ
り、通常、凹凸や段差を有しており、波打った状態に形
成されているものである。このような積層構造部分に、
上記衝撃荷重及び静荷重が印加されると、荷重の伝達に
不均衡が生じ、配線層や絶縁層に亀裂が発生する大きな
原因となる。
【０００９】電源及び信号用電極下に配線層や絶縁層を
配置することができない場合、シリコン基板に対する電
源及び信号用電極の電位設定のための寄生容量を十分に
確保できないことや、電源及び信号用電極形成領域を迂
回した配線設計を行わなければならないこと等の問題が
あり、半導体装置の縮小化（シュリンク）において著し
い障害となっている。
【００１０】本発明は上記問題点に鑑みてなされたもの
で、その目的は、電源及び信号用電極下への配線層及び
絶縁層の配置により小型化を可能とする半導体装置及び
その製造方法を提供することである。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
及びその製造方法によれば、単結晶シリコン基板上の最
上部に配設された電源及び信号用電極とリードフレーム
とが金属細線により接続される半導体装置及びその製造
方法において、上記単結晶シリコン基板と上記電源及び
信号用電極との間に形成する総ての絶縁層の上面を平坦
化されたものとすることを特徴とし、この構成により、
各層の凹凸及び段差が皆無となっているので、金属細線
接続の際の衝撃荷重及び静荷重が印加されても、電源及
び信号用電極下に配設された配線層及び絶縁層に亀裂の
発生がなく、高信頼性を有し、高集積化された半導体装
置を、従来の組み立て工程を何等変更することなく、安
価に大量生産することが可能となる。
【００１２】上記平坦化は、化学機械的研磨法（ＣＭ
Ｐ：chemical mechanical polishing）により行うこと
とするとよい。
【００１３】上記単結晶シリコン基板と上記電源及び信
号用電極との間に配線層を形成すると、半導体装置の高
集積化を図ることができる。
【００１４】上記配線層は、上記電源及び信号用電極と
同等以上の大きさで平坦な層状に形成すると、絶縁層を
形成する複数の絶縁層上面をそれぞれ平坦化した効果を
より大きく得ることができる。
【００１５】上記配線層は、格子状に形成すると、配線
層を平坦な一枚の平面状に形成した場合よりもＣＭＰに
よる皿状窪み化現象（ディシング）が抑制され、配線層
及び絶縁層の平坦化による効果をより大きく得ることが
できる。
【００１６】上記単結晶シリコン基板と上記電源及び信
号用電極との間の上記単結晶シリコン基板表層部に素子
を形成すると、半導体装置のさらなる高集積化を図るこ
とができる。
【００１７】上記素子は、トランジスタとすることが可
能である。
【００１８】
【発明の実施の形態】以下、本発明に係る半導体装置及
びその製造方法の実施の形態について、図面を参照しな
がら説明する。
【００１９】本発明に係る半導体装置及びその製造方法
は、単結晶シリコン基板と電源及び信号用電極との間に
形成された総ての絶縁層上面を化学機械的研磨法（ＣＭ
Ｐ：chemical mechanical polishing）により平坦化し
て、各層の凹凸及び段差を皆無とすることにより、電源
及び信号用電極下に配線層を配設することを可能とする
ものである。即ち、配線層を被覆して形成された絶縁
層、層間絶縁層の他、絶縁層上に重ねて形成された絶縁
層についても総てＣＭＰにより平坦化して各層の凹凸及
び段差を皆無とすることにより、電源及び信号用電極下
に配線層を配設することを可能とするものである。ま
た、特に、平坦化の効果を大きくするには、電源及び信
号用電極下に配設する配線層を電源及び信号用電極と同
等以上の大きさに形成する。
【００２０】総ての絶縁層上面が平坦化され、各層の凹
凸及び段差が皆無となっているので、金属細線接続の際
の衝撃荷重及び静荷重が印加されても、電源及び信号用
電極下に配設された配線層及び絶縁層に亀裂の発生がな
く、高信頼性を有し、高集積化された半導体装置を、従
来の組み立て工程を何等変更することなく、安価に大量
生産することが可能となる。
【００２１】図１は、本発明の第１の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００２２】図１に示した本発明の第１の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状に形成さ
れた配線層４，６と、単結晶シリコン基板３上に層状に
形成された配線層５と、電源及び信号用電極１と配線層
４，５とを電気的に接続する層間配線（コンタクト）
７，８と、単結晶シリコン基板３と配線層４，５，６若
しくは電源及び信号用電極１との間又は配線層４，５，
６の相互間にＣＭＰにより上面が平坦化されてそれぞれ
形成された複数の絶縁層から形成された絶縁層９とから
構成されている。
【００２３】本発明の第１の実施の形態に係る半導体装
置においては、配線層４，６が、単結晶シリコン基板３
上の電源及び信号用電極１下の領域を含む部分に、電源
及び信号用電極１と同等以上の大きさで平坦な層状に形
成されており、かつ、絶縁層９が、単結晶シリコン基板
３と配線層４，５，６若しくは電源及び信号用電極１と
の間又は配線層４，５，６の相互間にＣＭＰにより上面
がそれぞれ平坦化されて形成された複数の絶縁層から形
成されている。
【００２４】単結晶シリコン基板３上の電源及び信号用
電極１下の領域を含む部分に形成されている配線層４，
６が、電源及び信号用電極１と同等以上の大きさで平坦
な層状に形成されているので、絶縁層９を形成する複数
の絶縁層上面をＣＭＰによりそれぞれ平坦化した効果が
より大きく得られ、各層の凹凸及び段差が皆無となり、
金属細線接続の際の衝撃荷重及び静荷重が印加されて
も、電源及び信号用電極下に配設された配線層及び絶縁
層に亀裂の発生がなく、高信頼性を有し、高集積化され
た半導体装置を、従来の組み立て工程を何等変更するこ
となく、安価に大量生産することができる。
【００２５】尚、本発明の第１の実施の形態に係る半導
体装置においては、層間配線７，８により、電源及び信
号用電極１と配線層４，５とが電気的に接続されている
ので、配線層４，５は電源及び信号用電極１と同電位で
あり、配線層６は電源及び信号用電極１と異電位であ
る。
【００２６】図２は、本発明の第２の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００２７】図２に示した本発明の第２の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状に形成さ
れた配線層４，６と、単結晶シリコン基板３上に層状に
形成された配線層５と、単結晶シリコン基板３と配線層
４，５，６若しくは電源及び信号用電極１との間又は配
線層４，５，６の相互間にＣＭＰにより上面がそれぞれ
平坦化されて形成された複数の絶縁層から形成された絶
縁層９とから構成されている。
【００２８】本発明の第２の実施の形態に係る半導体装
置は、本発明の第１の実施の形態に係る半導体装置とほ
ぼ同様の構成であり、同様の効果を得ることができる
が、電源及び信号用電極１と配線層４，５とを電気的に
接続する層間配線７，８が形成されていないので、配線
層４，５，６は電源及び信号用電極１とそれぞれ異電位
となる。従って、シリコン基板に対する電源及び信号用
電極の電位設定のための寄生容量を十分に確保すること
ができる。
【００２９】図３は、本発明の第３の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００３０】図３に示した本発明の第３の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状に形成さ
れた配線層４，５，６と、電源及び信号用電極１と配線
層４，５とを電気的に接続する層間配線（コンタクト）
７，８と、単結晶シリコン基板３と配線層４，５，６若
しくは電源及び信号用電極１との間又は配線層４，５，
６の相互間にＣＭＰにより上面がそれぞれ平坦化されて
形成された複数の絶縁層から形成された絶縁層９とから
構成されている。
【００３１】本発明の第３の実施の形態に係る半導体装
置においては、配線層４，６のみならず、配線層５も、
単結晶シリコン基板３上の電源及び信号用電極１下の領
域を含む部分に、電源及び信号用電極１と同等以上の大
きさで平坦な層状に形成されているが、その他は、本発
明の第１の実施の形態に係る半導体装置とほぼ同様の構
成であり、同様の効果を得ることができる。
【００３２】図４は、本発明の第４の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００３３】図４に示した本発明の第４の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状に形成さ
れた配線層４，５，６と、単結晶シリコン基板３と配線
層４，５，６若しくは電源及び信号用電極１との間又は
配線層４，５，６の相互間にＣＭＰにより上面がそれぞ
れ平坦化されて形成された複数の絶縁層から形成された
絶縁層９とから構成されている。
【００３４】本発明の第４の実施の形態に係る半導体装
置は、本発明の第３の実施の形態に係る半導体装置とほ
ぼ同様の構成であり、同様の効果を得ることができる
が、電源及び信号用電極１と配線層４，５とを電気的に
接続する層間配線７，８が形成されていないので、配線
層４，５，６は電源及び信号用電極１とそれぞれ異電位
となる。従って、シリコン基板に対する電源及び信号用
電極の電位設定のための寄生容量を十分に確保すること
ができる。
【００３５】図５は、本発明の第５の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００３６】図５に示した本発明の第５の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状かつ格子
状に形成された配線層４，５と、単結晶シリコン基板３
上の電源及び信号用電極１下の領域を含む部分に、電源
及び信号用電極１と同等以上の大きさで平坦な層状に形
成された配線層６と、電源及び信号用電極１と配線層
４，５とを電気的に接続する層間配線（コンタクト）
７，８と、単結晶シリコン基板３と配線層４，５，６若
しくは電源及び信号用電極１との間又は配線層４，５，
６の相互間にＣＭＰにより上面がそれぞれ平坦化されて
形成された複数の絶縁層から形成された絶縁層９とから
構成されている。
【００３７】本発明の第５の実施の形態に係る半導体装
置は、本発明の第３の実施の形態に係る半導体装置とほ
ぼ同様の構成であり、同様の効果を得ることができる
が、配線層４，５が格子状に形成されているので、配線
層４，５を平坦な一枚の平面状に形成した場合よりもＣ
ＭＰによる皿状窪み化現象（ディシング）が抑制され、
配線層及び絶縁層の平坦化による効果をより大きく得る
ことができる。
【００３８】図６は、本発明の第６の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００３９】図６に示した本発明の第６の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状かつ格子
状に形成された配線層４，５と、単結晶シリコン基板３
上の電源及び信号用電極１下の領域を含む部分に、電源
及び信号用電極１と同等以上の大きさで平坦な層状に形
成された配線層６と、単結晶シリコン基板３と配線層
４，５，６若しくは電源及び信号用電極１との間又は配
線層４，５，６の相互間にＣＭＰにより上面がそれぞれ
平坦化されて形成された複数の絶縁層から形成された絶
縁層９とから構成されている。
【００４０】本発明の第６の実施の形態に係る半導体装
置は、本発明の第６の実施の形態に係る半導体装置とほ
ぼ同様の構成であり、同様の効果を得ることができる
が、電源及び信号用電極１と配線層４，５とを電気的に
接続する層間配線７，８が形成されていないので、配線
層４，５，６は電源及び信号用電極１とそれぞれ異電位
となる。従って、シリコン基板に対する電源及び信号用
電極の電位設定のための寄生容量を十分に確保すること
ができる。
【００４１】図７は、本発明の第７の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００４２】図７に示した本発明の第７の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状かつ格子
状に形成された配線層４，５と、単結晶シリコン基板３
上の電源及び信号用電極１下の領域を含む部分に、電源
及び信号用電極１と同等以上の大きさで平坦な層状に形
成された配線層６と、電源及び信号用電極１と配線層
４，５とを電気的に接続する層間配線（コンタクト）
７，８と、単結晶シリコン基板３と配線層４，５，６若
しくは電源及び信号用電極１との間又は配線層４，５，
６の相互間にＣＭＰにより上面がそれぞれ平坦化されて
形成された複数の絶縁層から形成された絶縁層９と、単
結晶シリコン基板３表層部に形成されたトランジスタ１
０とから構成されている。
【００４３】本発明の第７の実施の形態に係る半導体装
置は、本発明の第５の実施の形態に係る半導体装置とほ
ぼ同様の構成であるが、単結晶シリコン基板３表層部に
トランジスタ１０が形成されている点が異なっている。
本発明の第７の実施の形態に係る半導体装置において
も、配線層４，５が格子状に形成されているので、配線
層４，５を平坦な一枚の平面状に形成した場合よりもＣ
ＭＰによる皿状窪み化現象（ディシング）が抑制され、
配線層及び絶縁層の平坦化による効果をより大きく得る
ことができ、単結晶シリコン基板３表層部にトランジス
タ１０等の素子が形成されていても、各層の凹凸及び段
差が皆無となり、金属細線接続の際の衝撃荷重及び静荷
重が印加されても、電源及び信号用電極下に配設された
配線層及び絶縁層に亀裂の発生がなく、高信頼性を有
し、高集積化された半導体装置を、従来の組み立て工程
を何等変更することなく、安価に大量生産することがで
きる。尚、本発明の第７の実施の形態に係る半導体装置
においては、層間配線７，８により、電源及び信号用電
極１と配線層４，５とが電気的に接続されているので、
配線層４，５は電源及び信号用電極１と同電位であり、
配線層６は電源及び信号用電極１と異電位である。
【００４４】図８は、本発明の第８の実施の形態に係る
半導体装置の電源及び信号用電極部の構造を示した断面
図である。
【００４５】図８に示した本発明の第８の実施の形態に
係る半導体装置は、単結晶シリコン基板３と、単結晶シ
リコン基板３上の各層の最上部に形成された電源及び信
号用電極１と、電源及び信号用電極１とリードフレーム
とを接続する金属細線２と、単結晶シリコン基板３上の
電源及び信号用電極１下の領域を含む部分に、電源及び
信号用電極１と同等以上の大きさで平坦な層状かつ格子
状に形成された配線層４，５と、単結晶シリコン基板３
上の電源及び信号用電極１下の領域を含む部分に、電源
及び信号用電極１と同等以上の大きさで平坦な層状に形
成された配線層６と、単結晶シリコン基板３と配線層
４，５，６若しくは電源及び信号用電極１との間又は配
線層４，５，６の相互間にＣＭＰにより上面がそれぞれ
平坦化されて形成された複数の絶縁層から形成された絶
縁層９と、単結晶シリコン基板３表層部に形成されたト
ランジスタ１０とから構成されている。
【００４６】本発明の第８の実施の形態に係る半導体装
置は、本発明の第７の実施の形態に係る半導体装置とほ
ぼ同様の構成であり、同様の効果を得ることができる
が、電源及び信号用電極１と配線層４，５とを電気的に
接続する層間配線７，８が形成されていないので、配線
層４，５，６は電源及び信号用電極１とそれぞれ異電位
となる。従って、シリコン基板に対する電源及び信号用
電極の電位設定のための寄生容量を十分に確保すること
ができる。
【００４７】
【発明の効果】本発明に係る半導体装置及びその製造方
法によれば、単結晶シリコン基板上の最上部に配設され
た電源及び信号用電極とリードフレームとが金属細線に
より接続される半導体装置及びその製造方法において、
上記単結晶シリコン基板と上記電源及び信号用電極との
間に形成する総ての絶縁層の上面を平坦化されたものと
したので、各層の凹凸及び段差が皆無となり、金属細線
接続の際の衝撃荷重及び静荷重が印加されても、電源及
び信号用電極下に配設された配線層及び絶縁層に亀裂の
発生がなく、高信頼性を有し、高集積化された半導体装
置を、従来の組み立て工程を何等変更することなく、安
価に大量生産することが可能となる。
【００４８】上記単結晶シリコン基板と上記電源及び信
号用電極との間に配線層を形成すると、半導体装置の高
集積化を図ることができ、上記配線層は、上記電源及び
信号用電極と同等以上の大きさで平坦な層状に形成する
と、絶縁層を形成する複数の絶縁層上面をそれぞれ平坦
化した効果をより大きく得ることができる。
【００４９】上記配線層は、格子状に形成すると、配線
層を平坦な一枚の平面状に形成した場合よりもＣＭＰに
よる皿状窪み化現象（ディシング）が抑制され、配線層
及び絶縁層の平坦化による効果をより大きく得ることが
できる。
【００５０】上記単結晶シリコン基板と上記電源及び信
号用電極との間の上記単結晶シリコン基板表層部にトラ
ンジスタ等の素子を形成すると、半導体装置のさらなる
高集積化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図２】本発明の第２の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図３】本発明の第３の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図４】本発明の第４の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図５】本発明の第５の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図６】本発明の第６の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図７】本発明の第７の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図８】本発明の第８の実施の形態に係る半導体装置の
電源及び信号用電極部の構造を示した断面図。
【図９】従来の半導体装置の電源及び信号用電極部の構
造を示した断面図。
【符号の説明】
１ 電源及び信号用電極 ２ 金属細線 ３ 単結晶シリコン基板 ４ 配線層 ５ 配線層 ６ 配線層 ７ 層間配線(コンタクト) ８ 層間配線(コンタクト) ９ 絶縁層 １０ トランジスタ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】単結晶シリコン基板上の最上部に配設され
    た電源及び信号用電極とリードフレームとが金属細線に
    より接続される半導体装置において、 前記単結晶シリコン基板と前記電源及び信号用電極との
    間に形成された総ての絶縁層の上面が平坦化されている
    ことを特徴とする半導体装置。
  2. 【請求項２】前記単結晶シリコン基板と前記電源及び信
    号用電極との間に配線層が形成されていることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】前記配線層は、前記電源及び信号用電極と
    同等以上の大きさで平坦な層状に形成されたものである
    ことを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】前記配線層は、格子状に形成されたもので
    あることを特徴とする請求項３に記載の半導体装置。
  5. 【請求項５】前記単結晶シリコン基板と前記電源及び信
    号用電極との間の前記単結晶シリコン基板表層部に素子
    が形成されていることを特徴とする請求項１乃至４のい
    ずれかに記載の半導体装置。
  6. 【請求項６】単結晶シリコン基板上の最上部に配設され
    た電源及び信号用電極とリードフレームとが金属細線に
    より接続される半導体装置の製造方法において、 前記単結晶シリコン基板と前記電源及び信号用電極との
    間に形成する総ての絶縁層の上面を平坦化することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】前記平坦化は、化学機械的研磨法（ＣＭ
    Ｐ：chemical mechanical polishing）により行うこと
    を特徴とする請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】前記単結晶シリコン基板と前記電源及び信
    号用電極との間に配線層を形成することを特徴とする請
    求項６又は７に記載の半導体装置の製造方法。
  9. 【請求項９】前記配線層は、前記電源及び信号用電極と
    同等以上の大きさで平坦な層状に形成することを特徴と
    する請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】前記配線層は、格子状に形成することを
    特徴とする請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】前記単結晶シリコン基板と前記電源及び
    信号用電極との間の前記単結晶シリコン基板表層部に素
    子を形成することを特徴とする請求項６乃至１０のいず
    れかに記載の半導体装置の製造方法。
JP26927799A 1999-09-22 1999-09-22 半導体装置及びその製造方法 Pending JP2001093906A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26927799A JP2001093906A (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26927799A JP2001093906A (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001093906A true JP2001093906A (ja) 2001-04-06

Family

ID=17470125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26927799A Pending JP2001093906A (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001093906A (ja)

Similar Documents

Publication Publication Date Title
TWI247563B (en) Interposer and method of making same
JP6802536B2 (ja) キャパシタ
US7078811B2 (en) Semiconductor device and method for fabricating the device
EP0395072B1 (en) Bonding pad used in semiconductor device
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP2011009645A (ja) 半導体装置及びその製造方法
JP2007019412A (ja) 半導体装置およびその製造方法
JP2948018B2 (ja) 半導体装置およびその製造方法
JPH11307724A (ja) 半導体集積回路
JP4432470B2 (ja) 半導体装置
TW407299B (en) Semiconductor device and manufacture thereof
JP2020181953A (ja) 半導体装置及びその製造方法
JP2008028400A (ja) 半導体チップ
US6762804B2 (en) Reflective-type liquid crystal display and method for manufacturing the same
JP2001093906A (ja) 半導体装置及びその製造方法
JP5228361B2 (ja) 半導体装置の実装構造
US7592672B2 (en) Grounding structure of semiconductor device including a conductive paste
JP2004533119A (ja) エネルギ吸収構造を備えた集積回路
JP5291946B2 (ja) 半導体装置およびその製造方法
JP2006210802A (ja) 半導体装置
JP2020202356A (ja) 抵抗素子及びその製造方法
KR20000009043A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
JPH10242284A (ja) 半導体集積回路装置
JP3206035B2 (ja) 樹脂封止型半導体装置