JP2001093896A - 半導体製造装置及び半導体製造方法 - Google Patents

半導体製造装置及び半導体製造方法

Info

Publication number
JP2001093896A
JP2001093896A JP27186799A JP27186799A JP2001093896A JP 2001093896 A JP2001093896 A JP 2001093896A JP 27186799 A JP27186799 A JP 27186799A JP 27186799 A JP27186799 A JP 27186799A JP 2001093896 A JP2001093896 A JP 2001093896A
Authority
JP
Japan
Prior art keywords
semiconductor
oxidation
current
electric resistance
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27186799A
Other languages
English (en)
Other versions
JP3972534B2 (ja
Inventor
Hideo Nakayama
秀生 中山
Hiroki Otoma
広己 乙間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP27186799A priority Critical patent/JP3972534B2/ja
Publication of JP2001093896A publication Critical patent/JP2001093896A/ja
Application granted granted Critical
Publication of JP3972534B2 publication Critical patent/JP3972534B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 電気抵抗または電流量の経時変化を追跡する
ことができ、電気抵抗または電流量から酸化反応の進行
度合いを予測して、酸化反応を適切に制御することがで
きる半導体製造装置及び半導体製造方法を提供する。 【解決手段】 酸化炉10内の半導体前駆体12の近傍
に配置されたモニター用サンプル13に接触させた測定
用電極プローブ14、16間に所定電圧を印加し、測定
用電極プローブ14に接続した電流計15により電流量
Iを検出し、コンピュータ18により電流量Iから電気
抵抗Rを演算し、電気抵抗Rをモニター20に表示する
と共に、電気抵抗Rが所定値になった場合に酸化反応を
制御し、半導体前駆体12の酸化可能領域の一部を選択
的に酸化して半導体を製造する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造装置及
び半導体製造方法に係り、詳しくは、半導体前駆体の酸
化可能領域の一部を選択的に酸化して半導体を製造する
半導体製造装置及び半導体製造方法に関する。
【0002】
【従来の技術】垂直共振器型面発光レーザ(VCSE
L:Vertical Cavity Surface EmittingLaser)は、端
面発光型にくらべて、製造コストが低いこと、製造の歩
留まりが高いこと、2次元集積化が容易なこと、等の多
くの利点を有していることから、光通信、光情報処理、
光記録など、多くの分野で用いることが期待されてい
る。
【0003】VCSELは、その基本構造から数種類の
タイプに分類されるが、しきい電流値、応答速度、消費
電力等、レーザ特性の観点から最も有望視されているの
は、選択酸化型VCSELと呼ばれているものである。
例えば、K. D. Choquette etal. "Low threshold volta
ge vertical-cavity lasers fabricated by selective
oxidation" Electron. Lett., Vol.30, pp.2033-2044,
1994等の文献に記載されているように、AlAs選択酸
化型VCSELは以下のようにして製造される。
【0004】まず、有機金属気相成長(MOCVD)法
により、n型GaAs基板上にGaAsとAl0.9Ga
0.1Asをそれぞれの膜厚が媒質内波長の1/4となる
ように交互に38周期積層した下部n型DBR(Distri
buted Bragg Reflector)層、InGaAs量子井戸活
性層3層とGaAsスぺーサー層で構成された膜厚が媒
質内波長となるアンドープ活性領域、膜厚が媒質内波長
の1/4のAl0.98Ga 0.02As電流狭窄層、GaAs
とAl0.9Ga0.1Asをそれぞれの膜厚が媒質内波長の
1/4となるように交互に25周期積層した下部n型D
BR層、を積層する。
【0005】次に、上記結晶層を反応性イオンエッチン
グにより、深さ5μm、一辺が105μmのメサ形状に
すると、Al0.98Ga0.02As電流狭窄層の側面が露出
する。この露出面からAl0.98Ga0.02As電流狭窄層
を、中心の数μmを残して選択的に酸化する。最後に、
電極としてTi/AuとAuGe/Ni/Auを上面と
下面にそれぞれ蒸着し、選択酸化型VCSELが完成す
る。
【0006】以上の通り、選択酸化型VCSELは、結
晶成長後にAlAsあるいはAlGaAsの選択酸化プ
ロセスを用いて電流狭窄構造を形成している。その結
果、結晶成長はすべて平坦面上で行われ、特性の良い結
晶層を用いることができる。また、インプラ型で発生す
る活性層に与えるダメージの心配はない。
【0007】また、例えば、上記方法で作製されたVC
SELに両面の電極を通して電流を注入すると、注入さ
れた電流は、酸化されなかったメサ形状の中心数μmだ
けに狭窄され、900μAという低しきい電流値を示す
など、選択酸化型VCSELは優れたレーザ特性を有し
ている。
【0008】選択酸化型VCSELでは、酸化されずに
残ったAlAsあるいはAlGaAs層をアパーチャ
(開口)と称している。選択酸化型VCSELは、低し
きい電流値など、優れたレーザ特性を有しているが、各
種レーザ特性はアパーチャ径に大きく左右される。
【0009】例えば、D.L.Huffaker et al. "Multiwave
length, Densely-Packed 2x2 Vertical-Cavity Surface
-Emitting Laser Array Fabricated Using Selective O
xidation", IEEE Photon. Technol. Lett., Vol.8, p
p.858-860, 1996には、図9に示すように、アパーチャ
ー径が2、2.5、3、3.5μmの選択酸化型VCS
ELの電流−光出力特性が報告されている。図9から分
かるように、しきい電流値、効率がアパーチャー径に依
存して大きく異なるデータとなっている。また、図には
示されていないが、最大光出力もアパーチャー径に依存
する。また、選択酸化型VCSELのシングルモード最
大光出力あるいは横モードはアパーチャー径に大きく依
存するという報告もある。
【0010】アパーチャーを形成する酸化プロセスに
は、USP5262360号明細書等に記載されている
ようなウェット酸化法を用いるのが一般的である。この
方法は、窒素をキャリアガスに用いて、80〜100℃
に加熱された純水をバブリングし、その水蒸気を炉に輸
送してAlAsあるいはAlGaAs層の一部だけを選
択的に酸化する方法で、酸化炉の温度は通常400から
500℃である。従来は、実際に使用する酸化炉を用い
て種々の条件でこの酸化プロセスによる酸化実験を繰り
返し行い、得られた結果を元に最適化した条件で酸化を
行い、選択酸化型VCSELを作製していた。
【0011】
【発明が解決しようとする課題】しかしながら、K.M.Ge
ib et. al. "Fabfication issues of oxide-confinedVC
SELs", SPIE Vol.3003, pp.69-74, 1997をはじめ多くの
報告が示すように、酸化されるAlAsあるいはAlG
aAsの酸化レートは、サンプル温度、純水バブラー温
度、窒素ガス輸送量、AlGaAs中のAlAs濃度、
更にはAlAsあるいはAlGaAs層側面に付着する
自然酸化膜の膜厚等、幾つもの因子により影響される。
【0012】このため、1度設定した条件下で酸化を行
うだけでは、メサ側面からの酸化距離をプロセス毎に再
現性良く制御し、アパーチャー径を設計値通りに形成す
ることは困難であり、その結果、VCSELのレーザ特
性は作製毎に異なり、製造歩留まりの低下を引き起こ
す、という問題があった。
【0013】本発明は、上記の問題点に鑑みなされたも
のであって、本発明の目的は、電気抵抗または電流量の
経時変化を追跡することができ、電気抵抗または電流量
から酸化反応の進行度合いを予測して、酸化反応を適切
に制御することができる半導体製造装置及び半導体製造
方法を提供することにある。
【0014】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1記載の半導体製造装置は、酸化炉内の半
導体前駆体または半導体前駆体の近傍に配置されたモニ
ター用サンプルの酸化反応中の電気抵抗または電流量を
検出する検出手段と、該電気抵抗または電流量に基づい
て、酸化炉内の半導体前駆体の酸化反応を制御する反応
制御手段と、を備えたことを特徴とする。
【0015】請求項1に記載の発明では、電気抵抗検出
手段により、酸化炉内の半導体前駆体の近傍に配置され
たモニター用サンプルの酸化反応中の電気抵抗または電
流量を経時追跡することができる。また、装置内に設け
られた反応制御手段により、電気抵抗または電流量が酸
化反応の進行度合いにより変化することを利用して、酸
化反応の進行度合いを予測し、半導体前駆体の酸化反応
を適切に制御することができる。
【0016】請求項2に記載の半導体製造装置は、請求
項1に記載の発明において、前記電気抵抗または電流量
を表示する表示手段をさらに備えたことを特徴とする。
表示手段を設けることで、オペレータは視覚的に酸化反
応の進行度合いを知ることができる。
【0017】請求項3に記載の半導体製造方法は、半導
体前駆体の酸化可能領域の一部を選択的に酸化して半導
体を製造する半導体製造方法であって、酸化炉内の半導
体前駆体または半導体前駆体の近傍に配置されたモニタ
ー用サンプルの電気抵抗または電流量を検出し、検出し
た電気抵抗または電流量に基づいて、酸化炉内の半導体
前駆体の酸化反応を制御して半導体を製造することを特
徴とする。
【0018】請求項4に記載の半導体製造方法は、請求
項3に記載の発明において、前記半導体前駆体の近傍に
配置されたモニター用サンプルの電気抵抗または電流量
が急激に変化したときに、半導体前駆体の酸化反応を停
止することを特徴とする。酸化可能領域の消失時におけ
る電気抵抗または電流量の変化は明確であり、半導体前
駆体の未酸化領域の面積が所望の値になったときに酸化
可能領域が消失するようにモニター用サンプルを設計
し、モニター用サンプルの酸化可能領域消失時に酸化反
応を停止すれば、所望の面積の未酸化領域を有する半導
体前駆体を容易に得ることができる。
【0019】なお、「近傍」とは、酸化炉内で半導体前
駆体と同じ酸化環境を享受できる程度の距離内であるこ
とを意味する。
【0020】
【発明の実施の形態】以下、本発明の半導体製造装置及
び半導体製造方法を実施の形態に基づき詳細に説明す
る。
【0021】(第1の実施の形態)第1の実施の形態に
係る半導体製造装置は、水蒸気酸化を行うための装置で
あり、図1に示すように、酸化炉10、図2に示す正方
形(矩形)形状の酸化可能領域12A(白抜き部分)を
有する半導体前駆体12、半導体前駆体12に所定電圧
を印加するための一対の測定用電極プローブ14、1
6、コンピュータ18、及びコンピュータ18に接続さ
れた表示手段としてのモニター20から構成されてい
る。
【0022】酸化炉10には、ヒータ22と水蒸気を導
入するためのバルブ24を備えた導入管とが設けられて
おり、ヒータ22の駆動回路とバルブ24の駆動装置
(図示せず)は、それぞれコンピュータ18に接続され
ている。
【0023】測定用電極プローブ14、16は、両プロ
ーブ間に電圧を印加したときに、電流経路が酸化可能領
域12Aを横切るように半導体前駆体12に接触してい
る。測定用電極プローブ14、16は、酸化反応の間、
半導体前駆体12に接触した状態で一時的に固定するこ
とができれば、針状でもクリップのような形状でもよ
い。
【0024】また、測定用電極プローブ16はスイッチ
17を介して電源19に接続されており、測定用電極プ
ローブ14は電流計15に接続され、電流計15はA/
D変換器(図示せず)を介してコンピュータ18に接続
されている。そして、コンピュータ18からの信号によ
りスイッチ17をオンにして、電源19から測定用電極
プローブ14と16との間に所定電圧を印加し、そのと
き流れた電流を電流計15により検出して、検出信号を
出力する。電流計15から出力された検出信号は、A/
D変換器によりデジタル信号に変換されてコンピュータ
18に入力される。
【0025】コンピュータ18は、CPU32、ROM
34、及びRAM36を含んで構成されており、CPU
32は、ROM34に記憶された以下に説明する制御ル
ーチンのプログラムに基づき処理を行う。
【0026】コンピュータ18で実行される制御ルーチ
ンを、図3を参照して説明する。ステップ100におい
て、電流計15からの信号を取り込み、ステップ102
で電流量Iと印加電圧Vとから電気抵抗Rを演算して、
ステップ104で電気抵抗Rをモニター20に表示す
る。
【0027】次に、ステップ106で反応停止条件が成
立しているか否かを判別する。図2に示すような正方形
(矩形)形状の酸化可能領域を有する半導体前駆体で
は、酸化可能領域は各辺から中心に向かって酸化されて
いき、このとき酸化速度は一定であるので酸化領域は酸
化時間の二乗に比例して増加する。一方、電気抵抗R
は、酸化領域が増加するにつれて少しずつ増加し、半導
体前駆体12の酸化可能領域12Aの総てが酸化される
と急上昇して、その後は一定になる。従って、予めRO
Mに記憶しておいた電気抵抗Rと未酸化領域の面積Sと
の相関関係を表す図4に示すマップを用いて、所望の未
酸化領域の面積S。に対応する電気抵抗Rxを求め、電
気抵抗Rが電気抵抗Rxと一致したときに反応停止条件
が成立したと判断することができる。
【0028】または、オペレータによって停止信号がコ
ンピュータ18に入力されたときに反応停止条件が成立
したと判断するようにしてもよい。すなわち、モニター
20に表示された電気抵抗Rの値を見て、オペレータが
反応を停止するか否かを判断し、マニュアル操作で反応
を停止させるようにしてもよい。ステップ106で反応
停止条件が成立していれば、ステップ108で図示しな
い搬送装置により半導体前駆体12を酸化炉10外に搬
出して、酸化反応を停止させる。
【0029】(第2の実施の形態)第2の実施の形態に
係る半導体製造装置は、半導体前駆体12の近傍に図5
(B)に示すモニター用サンプル13を配置し、これを
用いて電気抵抗を検出した以外は、第1の実施の形態と
同様の構成であるので、同様の部分については説明を省
略する。
【0030】モニター用サンプル13は、図5(B)に
示すストライプ形状の酸化可能領域を有し、図5(A)
に示す半導体前駆体12の未酸化領域の面積が所望の値
になったときに酸化可能領域13Aが消失するように、
酸化炉に入れる前のモニター用サンプル13の酸化可能
領域13Aの幅rmは下記式に示すように定められてい
る。但し、NAは作製する半導体前駆体12の未酸化領
域の径、r0はその酸化可能領域の径である。 rm=r0−NA 酸化速度Vは一定であるから、モニター用サンプルの酸
化可能領域13Aの径rmが、半導体前駆体12の酸化
可能領域の径r0と未酸化領域の径NAとの差に等しく
なったときに、半導体前駆体12の未酸化領域の径NA
が所望の値になると同時に、モニター用サンプルの酸化
可能領域13Aが消失する。
【0031】測定用電極プローブ14、16は、電圧を
印加したときに、電流経路が酸化可能領域13Aを横切
るようにモニター用サンプル13に接触している。
【0032】コンピュータ18で実行される制御ルーチ
ンを、図6を参照して説明する。ステップ200におい
て、電流計15からの信号を取り込み、電流量Iを検出
する。ステップ202で検出した電流量Iをモニター2
0に表示する。
【0033】次に、ステップ204で反応停止条件が成
立しているか否かを判別する。モニター用サンプル13
の酸化可能領域13Aは対向する2辺から中心に向かっ
て酸化されていき、このとき酸化速度は一定であるので
酸化領域は酸化時間に比例して増加または減少する。一
方、モニター用サンプル13を通過する電流量Iは、酸
化領域が増加すると少しずつ減少し、モニター用サンプ
ル13の酸化可能領域13Aの総てが酸化されて消失し
た時点で急激に減少する。従って、電流量が急変したと
きに反応停止条件が成立したと判断することができる。
または、オペレータによって停止信号がコンピュータ1
8に入力されたときに反応停止条件が成立したと判断す
るようにしてもよい。すなわち、モニター20に表示さ
れた電流量Iの値を見て、オペレータが反応を停止する
か否かを判断し、マニュアル操作で反応を停止させるよ
うにしてもよい。
【0034】ステップ204で反応停止条件が成立して
いれば、ステップ206で図示しない搬送装置により半
導体前駆体12を酸化炉10外に搬出して、酸化反応を
停止させる。
【0035】第1の実施の形態では、電気抵抗Rを演算
し、演算した電気抵抗Rに基づいて酸化反応を制御した
が、第2の実施の形態のように、電流量Iに基づいて酸
化反応を制御してもよい。また、現時刻における電気抵
抗Rnewと、同様にして求められRAMに記憶された前
回の電気抵抗Roldとから電気抵抗の変化率ΔR(=R
old−Rnew)を演算し、電気抵抗の変化率ΔRに基づい
て酸化反応を制御してもよい。
【0036】第2の実施の形態では、モニター用サンプ
ルの電流量Iを検出し、検出した電流量Iに基づいて酸化
反応を制御したが、第1の実施の形態のように、電気抵
抗Rに基づいて酸化反応を制御してもよい。また、電流
量Iから電流量の変化率ΔIを演算し、電流量の変化率
ΔIに基づいて酸化反応を制御してもよい。
【0037】第2の実施の形態では、ストライプ形状の
酸化可能領域を有し、半導体前駆体の未酸化領域の面積
が所望の値になったときに酸化可能領域が消失するよう
に設計されたモニター用サンプルを用いたが、ストライ
プ形状に限られず、矩形、円、楕円等の半導体前駆体と
同様の酸化可能領域を有するモニター用サンプルを用い
てもよい。
【0038】第1及び第2の実施の形態では、水蒸気酸
化を行う装置について説明したが、その他の酸化方法に
もこの発明が適用できることは言うまでもない。
【0039】第1及び第2の実施の形態では、半導体前
駆体またはモニター用サンプルに測定用電極プローブを
接触させたが、接触抵抗を低減するために、電極材料か
らなるコンタクト部材を酸化工程より先に半導体前駆体
またはモニター用サンプル設けておき、そこに測定用電
極プローブを接触させてもよい。
【0040】第1及び第2の実施の形態では、搬送装置
により半導体前駆体を酸化炉外に搬出して酸化反応を停
止させたが、酸化炉に備えられたヒータの駆動回路をオ
フにする、または水蒸気を導入するためのバルブを閉じ
る等の操作により、酸化反応を停止させてもよい。
【0041】次に、本実施の形態の半導体製造装置を、
図7に示す選択酸化型の面発光型半導体レーザの製造に
適用した例を示す。
【0042】n型GaAs基板1上に、n型GaAsバ
ッファー層2と、n型のアルミニウムガリウム砒素(A
0.9Ga0.1As/Al0.3Ga0.7As)からなる下部
n型DBR3と、アンドープのAl0.6Ga0.4Asから
なる下部スペーサ層4、アンドープのAl0.11Ga0.89
As量子井戸層およびアンドープのAl0.3Ga0.7As
障壁層からなる量子井戸活性層5、アンドープのAl
0.6Ga0.4Asからなる上部スペーサ層6とを含む活性
領域7と、p型のAl0.9Ga0.1As/Al0.3Ga0.7
Asからなる上部DBR8と、同じくp型のGaAsコ
ンタクト層9とを順次積層しVCSEL前駆体を得た。
ただし、上部DBR8内の最下層のAl 0.9Ga0.1As
の入るべき周期の所には、p型のAlAs層10を挿入
した。この積層体の活性層5までを、三塩化ホウ素と塩
素(BCl3+Cl2)ガスを用いた反応性イオンエッチ
ングにより除去してメサ形状とした。これにより、Al
As層10の側面が露出した。
【0043】VCSEL前駆体と同じ積層構造であり、
VCSEL前駆体のアパーチャ径が所望の値になったと
きにAlAs層が総て酸化されて消失するように設計さ
れたモニター用サンプルを用意した。
【0044】メサ形状とされたVCSEL前駆体を、上
記モニター用サンプルと共に、95℃に加熱された純水
をバブリングして得られた水蒸気を、窒素をキャリアガ
スに用いて酸化炉に輸送する導入管、該導入管を開閉す
るためのバルブ、及びヒータを備えた本発明の半導体製
造装置の酸化炉内に戴置して400℃に加熱し、加熱水
蒸気によりAlAs層10の一部を露出面から選択的に
酸化する。
【0045】モニター用サンプルのn型GaAs基板と
p型のGaAsコンタクト層とに、測定用電極プローブ
を接触させ、その両端に5Vの電圧を印加して電気抵抗
Rの時間変化を追跡した。電気抵抗Rは、図8に示すよ
うに、酸化反応の進行と共に少しずつ増加し、モニター
用サンプルのAlAs層がすべて酸化された時点(B
点)で大きく増加した。この時点で酸化反応を停止する
ことで、所望のアパーチャー径NAを得ることができ
た。なお、VCSEL前駆体の電気抵抗Rの時間変化も
同様の挙動を示すが、その場合は未酸化領域が形成され
るように、AlAs層がすべて酸化される以前の時点
(例えば、A点)で反応を停止する。
【0046】このようにAlAs層が総て酸化されると
電気抵抗が大きく変化することは、次のことからも容易
に説明できる。即ち、AlAsを水蒸気下で酸化した場
合にはAl23が得られる(S.Guha, Appl.Phys.Lett.V
ol.68,pp.906-908)が、理科年表によると、Al23
比抵抗は1011〜1014Ω・cmである。酸化反応後の
AlAs層、すなわちAl23層の膜厚は20〜40n
mであるから、Al23選択酸化層の抵抗は、Al23
の比抵抗(1011Ω・cm)×厚み(20nm)÷面積
(メサ径を50μmとする)で求められ、少なくとも1
MΩ以上となる。一方、数μmのアパーチャ径を有する
選択酸化型のVCSELの直列抵抗は、数百Ωに過ぎな
い。これを比較すれば、AlAs層が総て酸化された時
点で、電気抵抗が大きく変化することは疑う余地がな
い。
【0047】酸化反応終了後は、さらに、前記メサを覆
うように、250℃でのプラズマ支援化学気層成長法に
てシリコン酸窒化膜11を約1μmの厚さで着膜し、前
記メサ上部に、出射口を除いてTi/Auの積層膜から
なるp型電極12を形成し、p型GaAsコンタクト層
9と接続した。基板裏面には、裏面全体を覆うようにn
型電極13を形成した。
【0048】ここで、下部DBR3はn型のAl0.9
0.1As層と同Al0.3Ga0.7As層とを各々厚さλ
/(4nr)(λ:発振波長,nr:媒質の屈折率)づつ
交互に40.5周期積層して形成されたもので、ドーパ
ントのシリコン濃度は2×10 18cm-3である。p型の
AlAs層10は厚さλ/(4nr)で、ドーパントの
カーボン濃度は3×1018cm-3である。上部DBR8
はp型のAl0.9Ga0.1As層と同Al0.3Ga0.7As
層とを各々厚さλ/(4nr)づつ交互に30周期積層
して形成されたもので、ドーパントのカーボン濃度は3
×1018cm-3である。最後にp型のGaAsコンタク
ト層9は膜厚20nmで、カーボン濃度は1×1020
-3である。上部DBR8の周期数(層数)を下部DB
R3のそれよりも少なくしているのは、反射率に差をつ
けて出射光を基板上面より取り出すためである。ドーパ
ントの種類についてはここに挙げたものに限らず、n型
ならばセレン、p型ならば亜鉛やマグネシウムなどを用
いることも可能である。また詳しくは述べないが素子の
直列抵抗を下げるため、半導体多層膜中にはAl0.9
0.1As層とAl0.3Ga0.7As層の間に、その中間
のアルミ組成比を有するいわゆる遷移領域を挟んでい
る。メサを覆う絶縁膜は、シリコン酸化膜、シリコン窒
化膜なども用いることができる。
【0049】得られた選択酸化型VCSELは、以上の
ように構成され、n型電極13とp型電極間12に電流
を流すことによりレーザ発振を行うことができ、発振波
長λ:780nmのレーザ光を基板表面から取り出すこ
とができる。
【0050】上記では、活性層にAlGaAsを用いた
近赤外波長のVCSELを例に説明したが、GaAsも
しくはInGaAsを用いた赤外用、InGaPもしく
はAlGaInPを用いた赤色用の面発光レーザにも適
用できる。更には、GaN系やZnSe系等の青色もし
くは紫外線面発光レーザ、InGaAsP系等の1.3
〜1.5μm帯面発光レーザにも利用できることはもち
ろんである。DBR層として半導体材料に限定されるこ
となく、絶縁膜を用いることも可能である。また、Al
As層を酸化する例について説明したが、AlGaAs
を酸化する場合、さらにはその他の半導体層でも酸化現
象が発生する材料にはすべて同様に利用できる。
【0051】また、AlAs層が活性層直上に1層だけ
挿入されている例について説明したが、挿入位置は活性
層直上に限らず、また、AlAs層の数は複数であって
も本発明は利用できる。
【0052】また、酸化型VCSELにはメサ形状を用
いず、例えば、基板に酸化用穴を設けて酸化アパーチャ
ーを形成する構造も提案されているが、本発明の半導体
製造装置及び半導体製造方法は、すべての酸化型VCS
ELに有効に利用できる。
【0053】また、本発明の半導体製造装置及び半導体
製造方法は、酸化型VCSELのアパーチャー径を形成
するときの制御性向上策として利用することのみなら
ず、VCSELのDBRミラーを酸化工程を用いて作製
する時などにも利用できる。
【0054】以上の通り、本発明の半導体製造装置及び
半導体製造方法を、選択酸化型VCSELの製造に適用
すれば、酸化反応中のVCSEL前駆体またはモニター
用サンプルの電気抵抗(または電流量)の経時変化を追
跡することができ、酸化反応の進行度合いに応じて電気
抵抗(または電流量)が変化することに基づいて、酸化
反応を制御することができる。その結果、アパーチャー
径を設計値通りに形成し、レーザ特性にばらつきのない
VCSELを歩留まり良く製造することができるなど、
選択酸化型VCSELの製造プロセスの再現性を高くす
ることができる。
【0055】
【発明の効果】本発明の半導体製造装置及び半導体製造
方法は、電気抵抗または電流量の経時変化を追跡するこ
とができ、電気抵抗または電流量から酸化反応の進行度
合いを予測して、酸化反応を適切に制御することができ
る、という効果を奏する。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体製造装置の構成
を示す概略図である。
【図2】第1の実施の形態に係る半導体製造装置におけ
る半導体前駆体の概略図である。
【図3】第1の実施の形態に係る半導体製造装置で行わ
れる制御ルーチンを示すフローチャートである。
【図4】電気抵抗Rと未酸化領域の面積Sとの相関関係
を表すグラフである。
【図5】図5(A)は半導体前駆体の概略平面図であ
り、(B)は(A)に示す半導体前駆体の酸化反応の制
御に用いるモニター用サンプルの概略平面図である。
【図6】第2の実施の形態に係る半導体製造装置で行わ
れる制御ルーチンを示すフローチャートである。
【図7】本発明を適用することができる選択酸化型VC
SELの構成を示す概略断面図である。
【図8】実験により求めたVCSELの電気抵抗Rの時
間変化を表すグラフある。
【図9】選択酸化型VCSELの電流−光出力特性のア
パーチャ径依存性を示すグラフである。
【符号の説明】
10 酸化炉 12 半導体前駆体 13 モニター用サンプル 14,16 測定用電極プローブ 15 電流計 17 スイッチ 18 コンピュータ 19 電源 20 モニター 22 ヒータ 24 バルブ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M106 AA01 AA07 AB12 BA14 CA01 CA04 CA10 DH09 5F045 AA04 AA20 AB09 AB10 AB17 AB31 AC01 AC15 AD08 AD09 CA12 CB05 GB10 5F073 AA65 AB17 CA05 DA25 DA27

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 酸化炉内の半導体前駆体または半導体前
    駆体の近傍に配置されたモニター用サンプルの酸化反応
    中の電気抵抗または電流量を検出する検出手段と、 該電気抵抗または電流量に基づいて、酸化炉内の半導体
    前駆体の酸化反応を制御する反応制御手段と、 を備えた半導体製造装置。
  2. 【請求項2】 前記電気抵抗または電流量を表示する表
    示手段をさらに備えた請求項1に記載の半導体製造装
    置。
  3. 【請求項3】 半導体前駆体の酸化可能領域の一部を選
    択的に酸化して半導体を製造する半導体製造方法であっ
    て、 酸化炉内の半導体前駆体または半導体前駆体の近傍に配
    置されたモニター用サンプルの電気抵抗または電流量を
    検出し、 検出した電気抵抗または電流量に基づいて、酸化炉内の
    半導体前駆体の酸化反応を制御して半導体を製造する半
    導体製造方法。
  4. 【請求項4】 前記半導体前駆体の近傍に配置されたモ
    ニター用サンプルの電気抵抗または電流量が急激に変化
    したときに、半導体前駆体の酸化反応を停止する請求項
    3に記載の半導体製造方法。
JP27186799A 1999-09-27 1999-09-27 半導体製造装置及び半導体製造方法 Expired - Fee Related JP3972534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27186799A JP3972534B2 (ja) 1999-09-27 1999-09-27 半導体製造装置及び半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27186799A JP3972534B2 (ja) 1999-09-27 1999-09-27 半導体製造装置及び半導体製造方法

Publications (2)

Publication Number Publication Date
JP2001093896A true JP2001093896A (ja) 2001-04-06
JP3972534B2 JP3972534B2 (ja) 2007-09-05

Family

ID=17506013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27186799A Expired - Fee Related JP3972534B2 (ja) 1999-09-27 1999-09-27 半導体製造装置及び半導体製造方法

Country Status (1)

Country Link
JP (1) JP3972534B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253271A (ja) * 2011-06-06 2012-12-20 Denso Corp 面発光レーザ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253271A (ja) * 2011-06-06 2012-12-20 Denso Corp 面発光レーザ素子

Also Published As

Publication number Publication date
JP3972534B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
US7858410B2 (en) Surface emitting semiconductor laser, its manufacturing method, and manufacturing method of electron device
Yang et al. Influence of mirror reflectivity on laser performance of very-low-threshold vertical-cavity surface-emitting lasers
JP4636575B2 (ja) トンネル・コンタクト・ホール・ソースを有する半導体装置及び方法
MacDougal et al. Design and fabrication of VCSELs with Al/sub x/O/sub y/-GaAs DBRs
US20070091966A1 (en) Semiconductor light-emitting device and method of manufacturing the same
US6201825B1 (en) Surface emitting semiconductor laser device and process for producing the same
US20050185688A1 (en) Surface emitting semiconductor laser, and method and apparatus for fabricating the same
US7336688B2 (en) Surface emitting semiconductor laser and method of manufacturing the same
Kesler et al. Facilitating single-transverse-mode lasing in VCSELs via patterned dielectric anti-phase filters
Oh et al. Single-mode operation in an antiguided vertical-cavity surface-emitting laser using a low-temperature grown AlGaAs dielectric aperture
US20240055830A1 (en) Semiconductor laser element, testing method, and testing device
JP2869276B2 (ja) 半導体レーザ装置及びその製造方法
JP3972534B2 (ja) 半導体製造装置及び半導体製造方法
US7440481B2 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
JP3876886B2 (ja) 面発光型半導体レーザ装置の製造方法
JP3546628B2 (ja) 面発光型半導体レーザ装置
JP2001093897A (ja) 半導体製造装置及び半導体製造方法
JPH09266350A (ja) 半導体レーザの製造方法
JP4492553B2 (ja) 半導体製造装置及び半導体製造方法
JP4026085B2 (ja) 面発光型半導体レーザ装置およびその製造方法
Chang et al. Highly strained InGaAs oxide confined VCSELs emitting in 1.25 μm
JP2009231603A (ja) 面発光半導体レーザの製造方法
JP2003309325A (ja) 面発光半導体レーザ装置およびその製造方法
JPH06112592A (ja) 半導体レーザ素子の製造方法
DEPPE et al. Ultra-low threshold current vertical-cavity surface-emitting lasers for photonic integrated circuits

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees