JP2001085983A - 交流信号切換器 - Google Patents
交流信号切換器Info
- Publication number
- JP2001085983A JP2001085983A JP26163099A JP26163099A JP2001085983A JP 2001085983 A JP2001085983 A JP 2001085983A JP 26163099 A JP26163099 A JP 26163099A JP 26163099 A JP26163099 A JP 26163099A JP 2001085983 A JP2001085983 A JP 2001085983A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- transistor
- transformer
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 高速性、低オン抵抗（低インサーションロ
ス）及び電源不要という条件を満足することができる交
流信号切換器を提供する。 【解決手段】 各バランＢＴ１、ＢＴ２の１次側の端子
対Ｔ１、Ｔ２がそれぞれ接続端子となり、２次側の端子
対Ｔ３、Ｔ４のうち、一方の端子Ｔ３が互いに接続され
る。２次側の端子対のうち、他方の端子Ｔ４は、それぞ
れＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続され
る。該ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に並列に
ダイオードＤ１、Ｄ２が接続される。ＭＯＳトランジス
タＦＥＴ１、ＦＥＴ２のドレインＤがバランＢＴ１、Ｂ
Ｔ２の前記２次側の端子Ｔ４に接続され、ソースＳが接
地される。ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の両
方のゲートＧには、切換信号が印加されると、ＭＯＳト
ランジスタＦＥＴ１、ＦＥＴ２がオンとなり、バランＢ
Ｔ１、ＢＴ２の２次側の端子対の他方側Ｔ４、Ｔ４同士
が、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続され
たグラウンドを介して導通する。
ス）及び電源不要という条件を満足することができる交
流信号切換器を提供する。 【解決手段】 各バランＢＴ１、ＢＴ２の１次側の端子
対Ｔ１、Ｔ２がそれぞれ接続端子となり、２次側の端子
対Ｔ３、Ｔ４のうち、一方の端子Ｔ３が互いに接続され
る。２次側の端子対のうち、他方の端子Ｔ４は、それぞ
れＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続され
る。該ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に並列に
ダイオードＤ１、Ｄ２が接続される。ＭＯＳトランジス
タＦＥＴ１、ＦＥＴ２のドレインＤがバランＢＴ１、Ｂ
Ｔ２の前記２次側の端子Ｔ４に接続され、ソースＳが接
地される。ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の両
方のゲートＧには、切換信号が印加されると、ＭＯＳト
ランジスタＦＥＴ１、ＦＥＴ２がオンとなり、バランＢ
Ｔ１、ＢＴ２の２次側の端子対の他方側Ｔ４、Ｔ４同士
が、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続され
たグラウンドを介して導通する。
Description
【０００１】
【発明の属する技術分野】本発明は、切換信号に応じ
て、接続端子の開閉を行う交流信号用の交流信号切換器
に関する。
て、接続端子の開閉を行う交流信号用の交流信号切換器
に関する。
【０００２】
【従来の技術】従来の交流信号切換器スイッチとして
は、図６に示すものが知られている。図６（ａ）はメカ
ニカルリレー、（ｂ）はフォトＭＯＳリレー、（ｃ）は
ＩＣ化されたアナログスイッチである。（ａ）のメカニ
カルリレーの代表的なものとしては、電磁石１０と機械
接点１２とからなり、電磁石１０への通電をオン／オフ
することにより、機械接点１２をオン／オフするものな
どが知られている。（ｂ）のフォトＭＯＳリレーでは、
交流信号に対応するべく２つのＭＯＳＦＥＴ１４，１４
を直列に接続しており、発光ダイオード１６へ切換信号
を流すことにより、光に変換した後、電圧に変換してＭ
ＯＳＦＥＴ１４，１４をオンとし、接点１８、１８を導
通させることができるようになっている。また、（ｃ）
のＩＣ化されたアナログスイッチでは、交流信号に対応
するべく並列に接続されたＰ形チャネルＭＯＳトランジ
スタ２０とＮ形チャネルＭＯＳトランジスタ２２のドレ
インＤとソースＳにそれぞれ接点２４，２４を接続し、
入力信号よりも高い電圧の切換信号をゲートＧに印加す
ることにより、ドレイン−ソース間をオンとし、２つの
接点２４，２４間を導通させることができるようになっ
ている。
は、図６に示すものが知られている。図６（ａ）はメカ
ニカルリレー、（ｂ）はフォトＭＯＳリレー、（ｃ）は
ＩＣ化されたアナログスイッチである。（ａ）のメカニ
カルリレーの代表的なものとしては、電磁石１０と機械
接点１２とからなり、電磁石１０への通電をオン／オフ
することにより、機械接点１２をオン／オフするものな
どが知られている。（ｂ）のフォトＭＯＳリレーでは、
交流信号に対応するべく２つのＭＯＳＦＥＴ１４，１４
を直列に接続しており、発光ダイオード１６へ切換信号
を流すことにより、光に変換した後、電圧に変換してＭ
ＯＳＦＥＴ１４，１４をオンとし、接点１８、１８を導
通させることができるようになっている。また、（ｃ）
のＩＣ化されたアナログスイッチでは、交流信号に対応
するべく並列に接続されたＰ形チャネルＭＯＳトランジ
スタ２０とＮ形チャネルＭＯＳトランジスタ２２のドレ
インＤとソースＳにそれぞれ接点２４，２４を接続し、
入力信号よりも高い電圧の切換信号をゲートＧに印加す
ることにより、ドレイン−ソース間をオンとし、２つの
接点２４，２４間を導通させることができるようになっ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、かかる
図６に示した従来の交流信号切換器では、それぞれ長短
がある。即ち、図６(ａ)のメカニカルリレーは、確実性
が高く、導通時のオン抵抗が小さいという利点を有して
いるものの、切換速度が遅く（２０ｍｓ程度）またチャ
タリングを起こすという問題がある。
図６に示した従来の交流信号切換器では、それぞれ長短
がある。即ち、図６(ａ)のメカニカルリレーは、確実性
が高く、導通時のオン抵抗が小さいという利点を有して
いるものの、切換速度が遅く（２０ｍｓ程度）またチャ
タリングを起こすという問題がある。
【０００４】また、図６（ｂ）のフォトＭＯＳリレー
は、メカニカルリレーに比べると切換速度が速いが、電
気−光−電気への変換を要するために、その切換速度の
高速化に限界がある（１ｍｓ程度）という問題がある。
また、オン抵抗も比較的高いという問題がある。
は、メカニカルリレーに比べると切換速度が速いが、電
気−光−電気への変換を要するために、その切換速度の
高速化に限界がある（１ｍｓ程度）という問題がある。
また、オン抵抗も比較的高いという問題がある。
【０００５】一方、図６（ｃ）のＩＣアナログスイッチ
は、ＭＯＳトランジスタを用いており、その切換速度は
非常に早い(μｓのオーダー)ものの、オン抵抗が非常に
高い（約４０Ω）、という問題がある。さらには、入力
信号よりも高い電圧の切換信号で駆動するために、電源
が必要となり、回路が複雑になるという問題もある。
は、ＭＯＳトランジスタを用いており、その切換速度は
非常に早い(μｓのオーダー)ものの、オン抵抗が非常に
高い（約４０Ω）、という問題がある。さらには、入力
信号よりも高い電圧の切換信号で駆動するために、電源
が必要となり、回路が複雑になるという問題もある。
【０００６】このように従来の交流信号切換器において
は、一長一短があり、高速性、低オン抵抗且つ電源不要
というすべての条件を満足するものが存在しないという
状況であった。本発明はかかる課題に鑑みなされたもの
で、これらの高速性、低オン抵抗（低インサーションロ
ス）及び電源不要という条件をすべて満足することがで
きる交流信号切換器を提供することを目的とする。
は、一長一短があり、高速性、低オン抵抗且つ電源不要
というすべての条件を満足するものが存在しないという
状況であった。本発明はかかる課題に鑑みなされたもの
で、これらの高速性、低オン抵抗（低インサーションロ
ス）及び電源不要という条件をすべて満足することがで
きる交流信号切換器を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、切換信号に応じて、２つの接続端子対間の
開閉を行う交流信号用の交流信号切換器であって、それ
ぞれの１次側の端子対が前記接続端子対となり、２次側
の端子対の一方側が互いに接続された２つのトランス
と、該２つのトランスのそれぞれの前記２次側の端子対
の他方側とグラウンド間に接続され、切換信号によって
オン／オフが切り換えられる２つのトランジスタと、を
備え、該切換信号によって前記２つのトランジスタがオ
ンとなった状態で、２つのトランスの２次側の端子対の
他方側同士が、前記トランジスタに接続されたグラウン
ドを介して導通することを特徴とする。
に本発明は、切換信号に応じて、２つの接続端子対間の
開閉を行う交流信号用の交流信号切換器であって、それ
ぞれの１次側の端子対が前記接続端子対となり、２次側
の端子対の一方側が互いに接続された２つのトランス
と、該２つのトランスのそれぞれの前記２次側の端子対
の他方側とグラウンド間に接続され、切換信号によって
オン／オフが切り換えられる２つのトランジスタと、を
備え、該切換信号によって前記２つのトランジスタがオ
ンとなった状態で、２つのトランスの２次側の端子対の
他方側同士が、前記トランジスタに接続されたグラウン
ドを介して導通することを特徴とする。
【０００８】切換信号によってトランジスタのオン・オ
フを切り換えることによって、接続端子間を開閉させ
る。このため、切換速度が速く、オン抵抗が小さいトラ
ンジスタを用いることで、切換器全体の切換速度を高速
化し、インサーションロスを小さいものとすることがで
きる。
フを切り換えることによって、接続端子間を開閉させ
る。このため、切換速度が速く、オン抵抗が小さいトラ
ンジスタを用いることで、切換器全体の切換速度を高速
化し、インサーションロスを小さいものとすることがで
きる。
【０００９】また、前記トランスは、バランまたはコン
ベンショナルトランスとすることができる。
ベンショナルトランスとすることができる。
【００１０】または、本発明は、切換信号に応じて、２
つの接続端子対間の開閉を行う交流信号用の交流信号切
換器であって、直列に接続された第１スイッチと第２ス
イッチとを有し、第１スイッチと第２スイッチとがそれ
ぞれ、１次側の端子対が前記接続端子対となった第１ト
ランスと、前記第１トランスの２次側の端子対の一方側
に、１次側の端子対の一方側が接続される第２トランス
と、第１トランスの２次側の端子対の他方側とグラウン
ド間に接続され、切換信号によってオン／オフが切り換
えられる第１トランジスタと、第２トランスの１次側の
端子対の他方側とグラウンド間に接続され、前記切換信
号によってオン／オフが切り換えられる第２トランジス
タと、を備え、第１スイッチ及び第２スイッチのそれぞ
れの第２トランスの２次側の端子対同士が接続されてお
り、さらに、第１スイッチ及び第２スイッチ間の接続中
間点とグラウンドとの間に、前記切換信号によって前記
第１トランジスタ及び第２トランジスタと反対の動作を
する第３トランジスタを備えた第３スイッチが接続さ
れ、前記切換信号によって第１トランジスタ及び第２ト
ランジスタがオンとなった状態で、第１トランスの２次
側の他方側と第２トランスの１次側の他方側とが、第１
トランジスタまたは第２トランジスタに接続されたグラ
ウンドを介して導通すると共に、切換信号によって第１
トランジスタ及び第２トランジスタがオフ、第３トラン
ジスタがオンとなった状態で、第１スイッチと第２スイ
ッチの接続中間点が第３トランジスタを介して接地され
ることを特徴とする。
つの接続端子対間の開閉を行う交流信号用の交流信号切
換器であって、直列に接続された第１スイッチと第２ス
イッチとを有し、第１スイッチと第２スイッチとがそれ
ぞれ、１次側の端子対が前記接続端子対となった第１ト
ランスと、前記第１トランスの２次側の端子対の一方側
に、１次側の端子対の一方側が接続される第２トランス
と、第１トランスの２次側の端子対の他方側とグラウン
ド間に接続され、切換信号によってオン／オフが切り換
えられる第１トランジスタと、第２トランスの１次側の
端子対の他方側とグラウンド間に接続され、前記切換信
号によってオン／オフが切り換えられる第２トランジス
タと、を備え、第１スイッチ及び第２スイッチのそれぞ
れの第２トランスの２次側の端子対同士が接続されてお
り、さらに、第１スイッチ及び第２スイッチ間の接続中
間点とグラウンドとの間に、前記切換信号によって前記
第１トランジスタ及び第２トランジスタと反対の動作を
する第３トランジスタを備えた第３スイッチが接続さ
れ、前記切換信号によって第１トランジスタ及び第２ト
ランジスタがオンとなった状態で、第１トランスの２次
側の他方側と第２トランスの１次側の他方側とが、第１
トランジスタまたは第２トランジスタに接続されたグラ
ウンドを介して導通すると共に、切換信号によって第１
トランジスタ及び第２トランジスタがオフ、第３トラン
ジスタがオンとなった状態で、第１スイッチと第２スイ
ッチの接続中間点が第３トランジスタを介して接地され
ることを特徴とする。
【００１１】接続端子間が閉状態の場合には、第３トラ
ンジスタにより、第１スイッチと第２スイッチの接続中
間点を短絡する。これにより、高周波帯域におけるＯＦ
Ｆアイソレーションを向上させることができる。
ンジスタにより、第１スイッチと第２スイッチの接続中
間点を短絡する。これにより、高周波帯域におけるＯＦ
Ｆアイソレーションを向上させることができる。
【００１２】前記第１トランスはバランとすることがで
き、または第２トランスはコンベンショナルトランスと
することができる。
き、または第２トランスはコンベンショナルトランスと
することができる。
【００１３】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。
の形態を説明する。
【００１４】図１は本発明の交流信号切換器ＳＷの第１
の実施形態を表す回路図である。図において、ＢＴ１、
ＢＴ２はトランスとしての伝送用トランス、即ちバラン
である。各バランＢＴ１、ＢＴ２は、その１次側の端子
対Ｔ１、Ｔ２がそれぞれ入力端子、即ち接続端子対とな
り、２次側の端子対Ｔ３、Ｔ４のうち、一方の端子Ｔ３
が互いに接続されている。また、バランＢＴ１（ＢＴ
２）の２次側の端子対Ｔ３、Ｔ４のうち、他方の端子Ｔ
４には、それぞれＭＯＳトランジスタＦＥＴ１（ＦＥＴ
２）が接続されており、該ＭＯＳトランジスタＦＥＴ１
（ＦＥＴ２）に並列にダイオードＤ１（Ｄ２）が接続さ
れている。ＭＯＳトランジスタＦＥＴ１（ＦＥＴ２）の
ドレインＤがバランＢＴ１（ＢＴ２）の前記２次側の端
子Ｔ４に接続され、ソースＳが接地されると共に、ＭＯ
ＳトランジスタＦＥＴ１、ＦＥＴ２の両方のゲートＧに
は、切換信号が印加されるようになっている。また、ダ
イオードＤ１（Ｄ２）は、ＭＯＳトランジスタＦＥＴ１
（ＦＥＴ２）のソースＳからドレインＤを順方向とする
ように接続されている。
の実施形態を表す回路図である。図において、ＢＴ１、
ＢＴ２はトランスとしての伝送用トランス、即ちバラン
である。各バランＢＴ１、ＢＴ２は、その１次側の端子
対Ｔ１、Ｔ２がそれぞれ入力端子、即ち接続端子対とな
り、２次側の端子対Ｔ３、Ｔ４のうち、一方の端子Ｔ３
が互いに接続されている。また、バランＢＴ１（ＢＴ
２）の２次側の端子対Ｔ３、Ｔ４のうち、他方の端子Ｔ
４には、それぞれＭＯＳトランジスタＦＥＴ１（ＦＥＴ
２）が接続されており、該ＭＯＳトランジスタＦＥＴ１
（ＦＥＴ２）に並列にダイオードＤ１（Ｄ２）が接続さ
れている。ＭＯＳトランジスタＦＥＴ１（ＦＥＴ２）の
ドレインＤがバランＢＴ１（ＢＴ２）の前記２次側の端
子Ｔ４に接続され、ソースＳが接地されると共に、ＭＯ
ＳトランジスタＦＥＴ１、ＦＥＴ２の両方のゲートＧに
は、切換信号が印加されるようになっている。また、ダ
イオードＤ１（Ｄ２）は、ＭＯＳトランジスタＦＥＴ１
（ＦＥＴ２）のソースＳからドレインＤを順方向とする
ように接続されている。
【００１５】以上のように構成される交流信号切換器Ｓ
Ｗにおいて、今、バランＢＴ１の端子対Ｔ１、Ｔ２に交
流信号が入力されるものとする。切換信号の電圧がゲー
トＧに印加されると、ＭＯＳトランジスタＦＥＴ１、Ｆ
ＥＴ２がオンとなり、ドレイン電流が流れる。バランＢ
Ｔ１、ＢＴ２のそれぞれの端子対Ｔ４間において、ＭＯ
ＳトランジスタＦＥＴ２とダイオードＤ１の間、または
ＭＯＳトランジスタＦＥＴ１とダイオードＤ２の間で、
グラウンドを介して電流Ｉ１またはＩ２が流れる。この
とき、各バランＢＴ１、ＢＴ２のコイル対には、それぞ
れ逆方向の電流が流れ、互いに磁界を打ち消し合うた
め、インダクタンスは発生せずに、バランＢＴ１の端子
対Ｔ１、Ｔ２からの入力交流信号が、バランＢＴ２の端
子対Ｔ１、Ｔ２へと出力され、接続端子対Ｔ１，Ｔ１、
Ｔ２，Ｔ２が導通状態、即ち閉状態となる。
Ｗにおいて、今、バランＢＴ１の端子対Ｔ１、Ｔ２に交
流信号が入力されるものとする。切換信号の電圧がゲー
トＧに印加されると、ＭＯＳトランジスタＦＥＴ１、Ｆ
ＥＴ２がオンとなり、ドレイン電流が流れる。バランＢ
Ｔ１、ＢＴ２のそれぞれの端子対Ｔ４間において、ＭＯ
ＳトランジスタＦＥＴ２とダイオードＤ１の間、または
ＭＯＳトランジスタＦＥＴ１とダイオードＤ２の間で、
グラウンドを介して電流Ｉ１またはＩ２が流れる。この
とき、各バランＢＴ１、ＢＴ２のコイル対には、それぞ
れ逆方向の電流が流れ、互いに磁界を打ち消し合うた
め、インダクタンスは発生せずに、バランＢＴ１の端子
対Ｔ１、Ｔ２からの入力交流信号が、バランＢＴ２の端
子対Ｔ１、Ｔ２へと出力され、接続端子対Ｔ１，Ｔ１、
Ｔ２，Ｔ２が導通状態、即ち閉状態となる。
【００１６】次に、切換信号がオフとなりＭＯＳトラン
ジスタＦＥＴ１、ＦＥＴ２のゲートＧへの電圧の入力が
なくなると、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２が
オフとなる。そのため、バランＢＴ１、ＢＴ２のうち、
端子Ｔ３同士は接続されたままであるが、バランＢＴ
１、ＢＴ２のそれぞれのコイル対の一方のみに電流が流
れる場合には、磁界が打ち消し合われず、インダクタン
スが発生し、ハイインピーダンスとなる。結果として電
流は流れず、接続端子対Ｔ１，Ｔ１、Ｔ２，Ｔ２は非導
通状態、即ち開状態となる。
ジスタＦＥＴ１、ＦＥＴ２のゲートＧへの電圧の入力が
なくなると、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２が
オフとなる。そのため、バランＢＴ１、ＢＴ２のうち、
端子Ｔ３同士は接続されたままであるが、バランＢＴ
１、ＢＴ２のそれぞれのコイル対の一方のみに電流が流
れる場合には、磁界が打ち消し合われず、インダクタン
スが発生し、ハイインピーダンスとなる。結果として電
流は流れず、接続端子対Ｔ１，Ｔ１、Ｔ２，Ｔ２は非導
通状態、即ち開状態となる。
【００１７】尚、以上の作用は、バランＢＴ２側の入力
端子Ｔ１、Ｔ２に交流信号が入力される場合でも同じで
ある。
端子Ｔ１、Ｔ２に交流信号が入力される場合でも同じで
ある。
【００１８】この実施形態によれば、その応答速度は、
ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の切換速度によ
って決まるため、非常に高速（μｓのオーダー）とな
る。また、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２は、
市販のオン抵抗（例えば、０．１Ω以下）の小さいもの
を選択して使用することができるため、結果として、イ
ンサーションロスを小さく（例えば、０．５ｄＢ程度）
することができる。さらには、ＭＯＳトランジスタＦＥ
Ｔ１、ＦＥＴ２は、そのソースＳが接地されており、グ
ラウンドを基準としたスレショルド電圧をゲートに印加
することで、オン／オフされるため、小さな信号を切換
信号として使用することができる。従って、従来の図６
（ｃ）のＩＣアナログスイッチと異なり、入力信号より
も大きな切換信号で駆動する必要はないので、回路が簡
素化される、という従来の構成では、両立し得なかった
効果を併せ持たせることができる。
ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の切換速度によ
って決まるため、非常に高速（μｓのオーダー）とな
る。また、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２は、
市販のオン抵抗（例えば、０．１Ω以下）の小さいもの
を選択して使用することができるため、結果として、イ
ンサーションロスを小さく（例えば、０．５ｄＢ程度）
することができる。さらには、ＭＯＳトランジスタＦＥ
Ｔ１、ＦＥＴ２は、そのソースＳが接地されており、グ
ラウンドを基準としたスレショルド電圧をゲートに印加
することで、オン／オフされるため、小さな信号を切換
信号として使用することができる。従って、従来の図６
（ｃ）のＩＣアナログスイッチと異なり、入力信号より
も大きな切換信号で駆動する必要はないので、回路が簡
素化される、という従来の構成では、両立し得なかった
効果を併せ持たせることができる。
【００１９】また、図２に示したように、交流信号切換
器ＳＷ側のグラウンドから入力側のグラウンドへの流れ
も、バランＢＴ１によって阻止されるため、入力側と交
流信号切換器のグラウンドのアイソレーションも図るこ
とができる。また、バランＢＴ１、ＢＴ２を用いている
ため、コモンモードノイズを除去することができ、ま
た、周波数特性、特に高周波特性を良好とすることがで
きる。
器ＳＷ側のグラウンドから入力側のグラウンドへの流れ
も、バランＢＴ１によって阻止されるため、入力側と交
流信号切換器のグラウンドのアイソレーションも図るこ
とができる。また、バランＢＴ１、ＢＴ２を用いている
ため、コモンモードノイズを除去することができ、ま
た、周波数特性、特に高周波特性を良好とすることがで
きる。
【００２０】しかしながら、バランＢＴ１、ＢＴ２に代
えて、コンベンショナルトランスとすることも可能であ
り、図３は、コンベンショナルトランスＴＲ１、ＴＲ２
を用いた本発明の第２実施形態による交流信号切換器Ｓ
Ｗ’を表している。この実施形態においても、第１実施
形態と同様に動作する。
えて、コンベンショナルトランスとすることも可能であ
り、図３は、コンベンショナルトランスＴＲ１、ＴＲ２
を用いた本発明の第２実施形態による交流信号切換器Ｓ
Ｗ’を表している。この実施形態においても、第１実施
形態と同様に動作する。
【００２１】次に、図５は、本発明の第３実施形態を表
す回路図である。この実施形態では、図１に示した交流
信号切換器を基本的に３個組み合わせて、ＯＦＦアイソ
レーションを向上させたものである。即ち、高周波にお
いては、端子間の静電容量（図４のＣ１、Ｃ２）の影響
が顕著となり、ＯＦＦアイソレーションが悪化する。そ
のため、図４に示したように、直列に接続した２つのス
イッチＳＷ１、ＳＷ２の間とグラウンドとの間に別のス
イッチＳＷ３を接続して、この別のスイッチＳＷ３の開
閉動作を他の２つのスイッチＳＷ１、ＳＷ２と反対に動
作させるＴ型スイッチ回路を構成することが一般的に行
われている。図３は、図１における交流信号切換器ＳＷ
と同様のスイッチＳＷ１、ＳＷ２を直列に接続すると共
に、該スイッチＳＷ１、ＳＷ２と反対の動作を行うスイ
ッチＳＷ３をスイッチＳＷ１，スイッチＳＷ２の接続中
間点とグラウンドとの間に接続してＯＦＦアイソレーシ
ョンを向上させた例である。
す回路図である。この実施形態では、図１に示した交流
信号切換器を基本的に３個組み合わせて、ＯＦＦアイソ
レーションを向上させたものである。即ち、高周波にお
いては、端子間の静電容量（図４のＣ１、Ｃ２）の影響
が顕著となり、ＯＦＦアイソレーションが悪化する。そ
のため、図４に示したように、直列に接続した２つのス
イッチＳＷ１、ＳＷ２の間とグラウンドとの間に別のス
イッチＳＷ３を接続して、この別のスイッチＳＷ３の開
閉動作を他の２つのスイッチＳＷ１、ＳＷ２と反対に動
作させるＴ型スイッチ回路を構成することが一般的に行
われている。図３は、図１における交流信号切換器ＳＷ
と同様のスイッチＳＷ１、ＳＷ２を直列に接続すると共
に、該スイッチＳＷ１、ＳＷ２と反対の動作を行うスイ
ッチＳＷ３をスイッチＳＷ１，スイッチＳＷ２の接続中
間点とグラウンドとの間に接続してＯＦＦアイソレーシ
ョンを向上させた例である。
【００２２】スイッチＳＷ１及びスイッチＳＷ２は、図
１中における一方のバランＢＴ２をコンベンショナルト
ランスＴＲ３に代えたものであり、バランＢＴ１（第１
トランス）の１次側の端子対Ｔ１、Ｔ２が接続端子対と
なっており、該バランＢＴ１の２次側の端子対Ｔ３、Ｔ
４のうちの一方の端子Ｔ３に、トランスＴＲ３（第２ト
ランス）の１次側の端子対Ｔ５、Ｔ６のうちの一方の端
子Ｔ５が接続される。
１中における一方のバランＢＴ２をコンベンショナルト
ランスＴＲ３に代えたものであり、バランＢＴ１（第１
トランス）の１次側の端子対Ｔ１、Ｔ２が接続端子対と
なっており、該バランＢＴ１の２次側の端子対Ｔ３、Ｔ
４のうちの一方の端子Ｔ３に、トランスＴＲ３（第２ト
ランス）の１次側の端子対Ｔ５、Ｔ６のうちの一方の端
子Ｔ５が接続される。
【００２３】また、バランＢＴ１の２次側の端子対Ｔ
３、Ｔ４のうち、他方の端子Ｔ４には、ＭＯＳトランジ
スタＦＥＴ１（第１トランジスタ）が接続され、該ＭＯ
ＳトランジスタＦＥＴ１に並列にダイオードＤ１が接続
されている。ＭＯＳトランジスタＦＥＴ１のドレインＤ
がバランＢＴ１の前記２次側の端子Ｔ４に接続され、ソ
ースＳが接地されると共に、ゲートＧには、切換信号が
印加されるようになっている。また、ダイオードＤ１
は、ＭＯＳトランジスタＦＥＴ１のソースＳからドレイ
ンＤを順方向とするように接続されている。
３、Ｔ４のうち、他方の端子Ｔ４には、ＭＯＳトランジ
スタＦＥＴ１（第１トランジスタ）が接続され、該ＭＯ
ＳトランジスタＦＥＴ１に並列にダイオードＤ１が接続
されている。ＭＯＳトランジスタＦＥＴ１のドレインＤ
がバランＢＴ１の前記２次側の端子Ｔ４に接続され、ソ
ースＳが接地されると共に、ゲートＧには、切換信号が
印加されるようになっている。また、ダイオードＤ１
は、ＭＯＳトランジスタＦＥＴ１のソースＳからドレイ
ンＤを順方向とするように接続されている。
【００２４】同様に、トランスＴＲ３の１次側の端子対
Ｔ５、Ｔ６のうち、他方の端子Ｔ６には、ＭＯＳトラン
ジスタＦＥＴ２（第２トランジスタ）が接続され、該Ｍ
ＯＳトランジスタＦＥＴ２に並列にダイオードＤ２が接
続されている。ＭＯＳトランジスタＦＥＴ２のドレイン
ＤがトランスＴＲ３の前記１次側の端子Ｔ６に接続さ
れ、ソースＳが接地されると共に、ゲートＧには、切換
信号が印加されるようになっている。ダイオードＤ２
は、ＭＯＳトランジスタＦＥＴ２のソースＳからドレイ
ンＤを順方向とするように接続されている。
Ｔ５、Ｔ６のうち、他方の端子Ｔ６には、ＭＯＳトラン
ジスタＦＥＴ２（第２トランジスタ）が接続され、該Ｍ
ＯＳトランジスタＦＥＴ２に並列にダイオードＤ２が接
続されている。ＭＯＳトランジスタＦＥＴ２のドレイン
ＤがトランスＴＲ３の前記１次側の端子Ｔ６に接続さ
れ、ソースＳが接地されると共に、ゲートＧには、切換
信号が印加されるようになっている。ダイオードＤ２
は、ＭＯＳトランジスタＦＥＴ２のソースＳからドレイ
ンＤを順方向とするように接続されている。
【００２５】以上のように構成されるスイッチＳＷ１と
スイッチＳＷ２は、それぞれのトランスＴＲ３の２次側
の端子対Ｔ７とＴ７、Ｔ８とＴ８同士が接続されてい
る。さらに、この端子対Ｔ７，Ｔ７の接続中間点、及び
端子対Ｔ８，Ｔ８の接続中間点とグラウンドとの間にそ
れぞれＭＯＳトランジスタＦＥＴ３、ＦＥＴ４（第３ト
ランジスタ）が接続されている。また、該ＭＯＳトラン
ジスタＦＥＴ３、ＦＥＴ４に並列にダイオードＤ３、Ｄ
４が接続されている。ＭＯＳトランジスタＦＥＴ３、Ｆ
ＥＴ４は、それぞれのドレインＤが前記端子対間の接続
中間点に接続され、ソースＳが接地されると共に、ゲー
トＧには、前記切換信号の反転された信号が印加される
ようになっている。また、ダイオードＤ３、Ｄ４は、Ｍ
ＯＳトランジスタＦＥＴ３、ＦＥＴ４のソースＳからド
レインＤを順方向とするように接続されている。
スイッチＳＷ２は、それぞれのトランスＴＲ３の２次側
の端子対Ｔ７とＴ７、Ｔ８とＴ８同士が接続されてい
る。さらに、この端子対Ｔ７，Ｔ７の接続中間点、及び
端子対Ｔ８，Ｔ８の接続中間点とグラウンドとの間にそ
れぞれＭＯＳトランジスタＦＥＴ３、ＦＥＴ４（第３ト
ランジスタ）が接続されている。また、該ＭＯＳトラン
ジスタＦＥＴ３、ＦＥＴ４に並列にダイオードＤ３、Ｄ
４が接続されている。ＭＯＳトランジスタＦＥＴ３、Ｆ
ＥＴ４は、それぞれのドレインＤが前記端子対間の接続
中間点に接続され、ソースＳが接地されると共に、ゲー
トＧには、前記切換信号の反転された信号が印加される
ようになっている。また、ダイオードＤ３、Ｄ４は、Ｍ
ＯＳトランジスタＦＥＴ３、ＦＥＴ４のソースＳからド
レインＤを順方向とするように接続されている。
【００２６】以上のように構成される交流信号切換器に
おいて、切換信号の電圧がＭＯＳトランジスタＦＥＴ
１、ＦＥＴ２のゲートＧに印加されると、第１実施形態
と同じ作用により、スイッチＳＷ１、ＳＷ２が閉じ、ス
イッチＳＷ１の入力端子Ｔ１、Ｔ２から入力された交流
信号は、スイッチＳＷ２の入力端子Ｔ１、Ｔ２へと出力
され、導通状態となる。このとき、スイッチＳＷ３のＭ
ＯＳトランジスタＦＥＴ３、ＦＥＴ４は、反転切換信号
によりオフとなっており、スイッチＳＷ３は開いてい
る。尚、このときに負荷に対して並列となるスイッチＳ
Ｗ３の静電容量（図４のＣ３）は、負荷に対してさほど
問題となることはない。
おいて、切換信号の電圧がＭＯＳトランジスタＦＥＴ
１、ＦＥＴ２のゲートＧに印加されると、第１実施形態
と同じ作用により、スイッチＳＷ１、ＳＷ２が閉じ、ス
イッチＳＷ１の入力端子Ｔ１、Ｔ２から入力された交流
信号は、スイッチＳＷ２の入力端子Ｔ１、Ｔ２へと出力
され、導通状態となる。このとき、スイッチＳＷ３のＭ
ＯＳトランジスタＦＥＴ３、ＦＥＴ４は、反転切換信号
によりオフとなっており、スイッチＳＷ３は開いてい
る。尚、このときに負荷に対して並列となるスイッチＳ
Ｗ３の静電容量（図４のＣ３）は、負荷に対してさほど
問題となることはない。
【００２７】また、切換信号がオフとなり、ＭＯＳトラ
ンジスタＦＥＴ１、ＦＥＴ２のゲートＧへの電圧の入力
がなくなると、スイッチＳＷ１とスイッチＳＷ２は、非
導通状態となる。このとき、スイッチＳＷ３のＭＯＳト
ランジスタＦＥＴ３、ＦＥＴ４は、オンとなり、スイッ
チＳＷ１とスイッチＳＷ２の間の接続中間点は、それぞ
れＭＯＳトランジスタＦＥＴ３、ＦＥＴ４及びダイオー
ドＤ３、Ｄ４を介して短絡される。これにより、特に高
周波域におけるＯＦＦアイソレーションを向上（例え
ば、７５ｄＢ程度）させることができる。
ンジスタＦＥＴ１、ＦＥＴ２のゲートＧへの電圧の入力
がなくなると、スイッチＳＷ１とスイッチＳＷ２は、非
導通状態となる。このとき、スイッチＳＷ３のＭＯＳト
ランジスタＦＥＴ３、ＦＥＴ４は、オンとなり、スイッ
チＳＷ１とスイッチＳＷ２の間の接続中間点は、それぞ
れＭＯＳトランジスタＦＥＴ３、ＦＥＴ４及びダイオー
ドＤ３、Ｄ４を介して短絡される。これにより、特に高
周波域におけるＯＦＦアイソレーションを向上（例え
ば、７５ｄＢ程度）させることができる。
【００２８】また、それぞれのスイッチＳＷ１、ＳＷ
２、ＳＷ３については、第１実施形態と同様の効果が得
られる。なお、スイッチＳＷ１とスイッチＳＷ２の入力
段において、それぞれバランＢＴ１を用いているため、
コモンモードノイズを除去することができ、また、周波
数特性、特に高周波特性を良好とすることができる。し
かしながら、バランＢＴ１に代えてコンベンショナルト
ランスとすることも可能である。
２、ＳＷ３については、第１実施形態と同様の効果が得
られる。なお、スイッチＳＷ１とスイッチＳＷ２の入力
段において、それぞれバランＢＴ１を用いているため、
コモンモードノイズを除去することができ、また、周波
数特性、特に高周波特性を良好とすることができる。し
かしながら、バランＢＴ１に代えてコンベンショナルト
ランスとすることも可能である。
【００２９】また、以上の各実施形態において、高速動
作させオン抵抗の小さいトランジスタとして、好適な例
としてＭＯＳトランジスタを用いたが、これに限るもの
ではなく、設計仕様の範囲であればＪＦＥＴまたはバイ
ポーラトランジスタを用いることも可能である。
作させオン抵抗の小さいトランジスタとして、好適な例
としてＭＯＳトランジスタを用いたが、これに限るもの
ではなく、設計仕様の範囲であればＪＦＥＴまたはバイ
ポーラトランジスタを用いることも可能である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
トランスの端子対の他方側とグラウンド間に接続された
トランジスタのオン・オフによって接続端子間の開閉を
切り換えるため、トランジスタとしては、特別な仕様の
ものを用いる必要はなく、切換速度が速く、オン抵抗が
小さいものを選択して使用することができる。従って、
高速でインサーションロスの小さい交流信号切換器とす
ることができる。また、従来のＩＣアナログスイッチの
ように、入力信号よりも大きな切換信号で駆動する必要
はなく電源が不要なので、回路が簡素化される。また、
メカニカルリレーのようなチャタリングも起こらず、従
来のスイッチでは両立し得なかった効果を併せ持つ切換
器とすることができる。
トランスの端子対の他方側とグラウンド間に接続された
トランジスタのオン・オフによって接続端子間の開閉を
切り換えるため、トランジスタとしては、特別な仕様の
ものを用いる必要はなく、切換速度が速く、オン抵抗が
小さいものを選択して使用することができる。従って、
高速でインサーションロスの小さい交流信号切換器とす
ることができる。また、従来のＩＣアナログスイッチの
ように、入力信号よりも大きな切換信号で駆動する必要
はなく電源が不要なので、回路が簡素化される。また、
メカニカルリレーのようなチャタリングも起こらず、従
来のスイッチでは両立し得なかった効果を併せ持つ切換
器とすることができる。
【図１】本発明の交流信号切換器の第１実施形態を表す
回路図である。
回路図である。
【図２】図１の部分図である。
【図３】本発明の交流信号切換器の第２実施形態を表す
回路図である。
回路図である。
【図４】Ｔ型スイッチ回路の説明回路図である。
【図５】本発明の交流信号切換器の第３実施形態を表す
回路図である。
回路図である。
【図６】(ａ)〜（ｃ）は従来の交流信号切換器の説明図
である。
である。
ＳＷ 交流信号切換器 ＳＷ１ 第１スイッチ ＳＷ２ 第２スイッチ ＢＴ１、ＢＴ２ バラン（トランス、第１トランス） ＴＲ１、ＴＲ２、ＴＲ３ コンベンショナルトランス
（トランス、第２トランス） Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８ 端
子 ＦＥＴ１ ＭＯＳトランジスタ（トランジスタ、第１ト
ランジスタ） ＦＥＴ２ ＭＯＳトランジスタ（トランジスタ、第２ト
ランジスタ） ＦＥＴ３ ＭＯＳトランジスタ（第３トランジスタ） ＦＥＴ４ ＭＯＳトランジスタ（第３トランジスタ）
（トランス、第２トランス） Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８ 端
子 ＦＥＴ１ ＭＯＳトランジスタ（トランジスタ、第１ト
ランジスタ） ＦＥＴ２ ＭＯＳトランジスタ（トランジスタ、第２ト
ランジスタ） ＦＥＴ３ ＭＯＳトランジスタ（第３トランジスタ） ＦＥＴ４ ＭＯＳトランジスタ（第３トランジスタ）
Claims (6)
- 【請求項１】 切換信号に応じて、２つの接続端子対間
の開閉を行う交流信号用の交流信号切換器であって、 それぞれの１次側の端子対が前記接続端子対となり、２
次側の端子対の一方側が互いに接続された２つのトラン
スと、 該２つのトランスのそれぞれの前記２次側の端子対の他
方側とグラウンド間に接続され、切換信号によってオン
／オフが切り換えられる２つのトランジスタと、を備
え、該切換信号によって前記２つのトランジスタがオン
となった状態で、２つのトランスの２次側の端子対の他
方側同士が、前記トランジスタに接続されたグラウンド
を介して導通することを特徴とする交流信号切換器。 - 【請求項２】 前記トランスは、バランであることを特
徴とする請求項１記載の交流信号切換器。 - 【請求項３】 前記トランスは、コンベンショナルトラ
ンスであることを特徴とする請求項１記載の交流信号切
換器。 - 【請求項４】 切換信号に応じて、２つの接続端子対間
の開閉を行う交流信号用の交流信号切換器であって、 直列に接続された第１スイッチと第２スイッチとを有
し、第１スイッチと第２スイッチとがそれぞれ、 １次側の端子対が前記接続端子対となった第１トランス
と、 前記第１トランスの２次側の端子対の一方側に、１次側
の端子対の一方側が接続される第２トランスと、 第１トランスの２次側の端子対の他方側とグラウンド間
に接続され、切換信号によってオン／オフが切り換えら
れる第１トランジスタと、 第２トランスの１次側の端子対の他方側とグラウンド間
に接続され、前記切換信号によってオン／オフが切り換
えられる第２トランジスタと、 を備え、第１スイッチ及び第２スイッチのそれぞれの第
２トランスの２次側の端子対同士が接続されており、 さらに、第１スイッチ及び第２スイッチ間の接続中間点
とグラウンドとの間に、前記切換信号によって前記第１
トランジスタ及び第２トランジスタと反対の動作をする
第３トランジスタを備えた第３スイッチが接続され、 前記切換信号によって第１トランジスタ及び第２トラン
ジスタがオンとなった状態で、第１トランスの２次側の
他方側と第２トランスの１次側の他方側とが、第１トラ
ンジスタまたは第２トランジスタに接続されたグラウン
ドを介して導通すると共に、切換信号によって第１トラ
ンジスタ及び第２トランジスタがオフ、第３トランジス
タがオンとなった状態で、第１スイッチと第２スイッチ
の接続中間点が第３トランジスタを介して接地されるこ
とを特徴とする交流信号切換器。 - 【請求項５】 前記第１トランスは、バランであること
を特徴とする請求項４記載の交流信号切換器。 - 【請求項６】 前記第２トランスは、コンベンショナル
トランスであることを特徴とする請求項４または５記載
の交流信号切換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26163099A JP2001085983A (ja) | 1999-09-16 | 1999-09-16 | 交流信号切換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26163099A JP2001085983A (ja) | 1999-09-16 | 1999-09-16 | 交流信号切換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085983A true JP2001085983A (ja) | 2001-03-30 |
Family
ID=17364573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26163099A Withdrawn JP2001085983A (ja) | 1999-09-16 | 1999-09-16 | 交流信号切換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540114A (zh) * | 2018-06-08 | 2018-09-14 | 南京国博电子有限公司 | 一种高功率射频开关 |
-
1999
- 1999-09-16 JP JP26163099A patent/JP2001085983A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540114A (zh) * | 2018-06-08 | 2018-09-14 | 南京国博电子有限公司 | 一种高功率射频开关 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0903855B1 (en) | High frequency switching device | |
| US6987414B2 (en) | High frequency switch circuit | |
| JP3902111B2 (ja) | スイッチ半導体集積回路 | |
| US5497118A (en) | Signal selector circuit and signal-generating circuit | |
| JPH07118666B2 (ja) | 携帯無線装置 | |
| JP2006511179A (ja) | スイッチおよびスイッチ制御方法 | |
| US6271713B1 (en) | Dynamic threshold source follower voltage driver circuit | |
| JPH0927736A (ja) | Ｆｅｔスイッチ | |
| US4626715A (en) | MOS FET amplifier output stage | |
| US4703201A (en) | CMOS Schmitt trigger | |
| US7183816B2 (en) | Circuit and method for switching an electrical load on after a delay | |
| US6496054B1 (en) | Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process | |
| JP2002135095A (ja) | Ｉｃスイッチ | |
| JP2007531402A (ja) | 低静止電流ラジオ周波数スイッチデコーダ | |
| JP2001085983A (ja) | 交流信号切換器 | |
| US6057712A (en) | Integrated comparator circuit with four MOSFETS of defined transfer characteristics | |
| JP4945215B2 (ja) | 半導体スイッチ集積回路 | |
| US5815013A (en) | Self back-bias compensating P-driver for multiple voltage switching environments | |
| JPH0629811A (ja) | Ｆｅｔスイッチ | |
| US5191238A (en) | Dual FET circuits having floating voltage bias | |
| JP7425623B2 (ja) | 高周波スイッチ回路 | |
| JPH03258115A (ja) | インバータ回路装置 | |
| JP3063690B2 (ja) | 半導体集積回路 | |
| JP2663884B2 (ja) | 出力バッファ回路 | |
| JPH01140808A (ja) | 伝達ゲートスイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |