JP2001085743A - ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 - Google Patents
ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置Info
- Publication number
- JP2001085743A JP2001085743A JP26036899A JP26036899A JP2001085743A JP 2001085743 A JP2001085743 A JP 2001085743A JP 26036899 A JP26036899 A JP 26036899A JP 26036899 A JP26036899 A JP 26036899A JP 2001085743 A JP2001085743 A JP 2001085743A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- electrode
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 オーム性接続を得ることができるように改良
されたｎ型化合物半導体の電極構造を得ることを主要な
目的とする。 【解決手段】 Ｃ，Ｏ性分を除去するようにその表面が
清浄化されたｎ型化合物半導体基板の上に、Ａｌ膜２が
分散して形成されている。Ａｌ膜２を被覆するように、
化合物半導体基板１の上にＴｉ膜３が形成されている。
されたｎ型化合物半導体の電極構造を得ることを主要な
目的とする。 【解決手段】 Ｃ，Ｏ性分を除去するようにその表面が
清浄化されたｎ型化合物半導体基板の上に、Ａｌ膜２が
分散して形成されている。Ａｌ膜２を被覆するように、
化合物半導体基板１の上にＴｉ膜３が形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、ｎ型化
合物半導体の電極構造に関するものであり、より特定的
には、オーム性接続を得ることができるように改良され
た、ｎ型化合物半導体の電極構造に関する。この発明
は、また、そのようなｎ型化合物半導体の電極構造の製
造方法に関する。この発明は、さらに、オーム性接続を
得ることができるように改良された電極構造を有する化
合物半導体装置に関する。
合物半導体の電極構造に関するものであり、より特定的
には、オーム性接続を得ることができるように改良され
た、ｎ型化合物半導体の電極構造に関する。この発明
は、また、そのようなｎ型化合物半導体の電極構造の製
造方法に関する。この発明は、さらに、オーム性接続を
得ることができるように改良された電極構造を有する化
合物半導体装置に関する。
【０００２】
【従来の技術】Ｓｉを中心とする半導体デバイス、ＩＩ
Ｉ−Ｖ族化合物半導体を中心とする光デバイス、高周波
デバイスの高性能化は、高品質・高純度な結晶清浄のみ
ならず、良好な金属／半導体界面ならびに半導体ヘテロ
接合界面の開発によってもたらされている。
Ｉ−Ｖ族化合物半導体を中心とする光デバイス、高周波
デバイスの高性能化は、高品質・高純度な結晶清浄のみ
ならず、良好な金属／半導体界面ならびに半導体ヘテロ
接合界面の開発によってもたらされている。
【０００３】一般に、金属と半導体を接触させると、両
者の仕事関数差に基づく接触電位差により、半導体側に
空乏層ができ、これがキャリアの流れに対して障壁とな
り、そのため整流接触となる。このポテンシャル障壁
は、ショットキー障壁と呼ばれている。
者の仕事関数差に基づく接触電位差により、半導体側に
空乏層ができ、これがキャリアの流れに対して障壁とな
り、そのため整流接触となる。このポテンシャル障壁
は、ショットキー障壁と呼ばれている。
【０００４】ショットキー構造はダイオードとして応用
されるが、意図的に整流性をなくしたオーム性接触は、
ショットキー障壁の高さを下げるか、または厚さを薄く
することにより実現できる。障壁の高さは仕事関数の選
択で、障壁の厚さは半導体キャリア濃度を高めることで
実現できる。
されるが、意図的に整流性をなくしたオーム性接触は、
ショットキー障壁の高さを下げるか、または厚さを薄く
することにより実現できる。障壁の高さは仕事関数の選
択で、障壁の厚さは半導体キャリア濃度を高めることで
実現できる。
【０００５】したがって、半導体側のキャリア濃度が１
０18／ｃｍ3以上であれば、ほとんどの金属はオーム性
接触となる。これは、障壁の厚さが薄くなり、これを流
れる電流成分がトンネル効果によるものが支配的になる
ことによる。Ｓｉ，ＧａＡｓ，ＩｎＰなどの半導体につ
いてはｎ型、ｐ型のオーム性接触を得る電極構造が知ら
れており、またその製造プロセスも確立されている。
０18／ｃｍ3以上であれば、ほとんどの金属はオーム性
接触となる。これは、障壁の厚さが薄くなり、これを流
れる電流成分がトンネル効果によるものが支配的になる
ことによる。Ｓｉ，ＧａＡｓ，ＩｎＰなどの半導体につ
いてはｎ型、ｐ型のオーム性接触を得る電極構造が知ら
れており、またその製造プロセスも確立されている。
【０００６】
【発明が解決しようとする課題】しかし、ＩＩ−ＶＩ族
化合物半導体に代表されるワイドギャップ半導体では、
低キャリア濃度のｎ型半導体へのオーム性接触、ｐ型半
導体へのオーム性接触の開発が現状の課題となってい
る。
化合物半導体に代表されるワイドギャップ半導体では、
低キャリア濃度のｎ型半導体へのオーム性接触、ｐ型半
導体へのオーム性接触の開発が現状の課題となってい
る。
【０００７】本発明は、ＩＩ−ＶＩ族の低キャリア濃度
を有するｎ型半導体へのオーム性接触に関するものであ
る。特に、半導体としては、ＺｎＳｅを対象とする。
を有するｎ型半導体へのオーム性接触に関するものであ
る。特に、半導体としては、ＺｎＳｅを対象とする。
【０００８】さて、ＺｎＳｅ系ＬＥＤの製品化のために
は、長寿命・高出力化などの特性上の問題に加え、実装
や検査などについても考慮する必要がある。通常のライ
ンでＺｎＳｅチップを実装する場合、ｎ型ＺｎＳｅ裏面
の電極の形成が未解決の課題となっている。
は、長寿命・高出力化などの特性上の問題に加え、実装
や検査などについても考慮する必要がある。通常のライ
ンでＺｎＳｅチップを実装する場合、ｎ型ＺｎＳｅ裏面
の電極の形成が未解決の課題となっている。
【０００９】通常の実装ラインの場合、従来は、図１０
に示すように、裏面電極付のチップをパッケージにダイ
ボンディングを行なっている。このような実装ラインで
アセンブリを行なう場合、チップ裏面電極がオーミック
性接続となることが必要である。しかし、これまでの検
討では、蒸着法で成膜した金属でｎ型ＺｎＳｅ基板（５
Ｅ１７／ｃｍ3）へのオーム性接触は得られていない。
に示すように、裏面電極付のチップをパッケージにダイ
ボンディングを行なっている。このような実装ラインで
アセンブリを行なう場合、チップ裏面電極がオーミック
性接続となることが必要である。しかし、これまでの検
討では、蒸着法で成膜した金属でｎ型ＺｎＳｅ基板（５
Ｅ１７／ｃｍ3）へのオーム性接触は得られていない。
【００１０】唯一、図１１を参照して、ＩｎをＺｎＳｅ
に圧着することで、オーム性接続が可能となっている。
しかし、このような圧着による電極形成では、通常の実
装ラインで対応できず、コスト上昇の要因となる。
に圧着することで、オーム性接続が可能となっている。
しかし、このような圧着による電極形成では、通常の実
装ラインで対応できず、コスト上昇の要因となる。
【００１１】一方、良好なコンタクトをとるためには、
蒸着前の表面処理、蒸着材料、熱処理等を検討する必要
がある。ＺｎＳｅの場合、大気中の酸素と反応して、Ｚ
ｎＯ等の酸化膜が形成されるとその除去が難しくなる。
これまでに、蒸着前のウェット処理や真空中加熱による
ＺｎＳｅ表面清浄化が試みられてきた。しかし、装置の
制約等の問題から、ＺｎＳｅ表面の清浄化が十分ではな
く、明確な結果は得られていなかった。
蒸着前の表面処理、蒸着材料、熱処理等を検討する必要
がある。ＺｎＳｅの場合、大気中の酸素と反応して、Ｚ
ｎＯ等の酸化膜が形成されるとその除去が難しくなる。
これまでに、蒸着前のウェット処理や真空中加熱による
ＺｎＳｅ表面清浄化が試みられてきた。しかし、装置の
制約等の問題から、ＺｎＳｅ表面の清浄化が十分ではな
く、明確な結果は得られていなかった。
【００１２】以上の背景から、ＬＥＤ製品化のために
は、蒸着法によるｎ型電極作製が望まれている。
は、蒸着法によるｎ型電極作製が望まれている。
【００１３】それゆえに、この発明の目的は、オーム性
接続を得ることができるように改良された、ｎ型化合物
半導体の電極構造を提供することにある。
接続を得ることができるように改良された、ｎ型化合物
半導体の電極構造を提供することにある。
【００１４】この発明の他の目的は、そのようなｎ型化
合物半導体の電極構造の製造方法を提供することにあ
る。
合物半導体の電極構造の製造方法を提供することにあ
る。
【００１５】この発明のさらに他の目的は、そのような
オーム性接続を得ることができるように改良された化合
物半導体装置を提供することにある。
オーム性接続を得ることができるように改良された化合
物半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】請求項１に係る発明は、
ｎ型化合物半導体基板の上に形成された電極に係るもの
である。当該電極は、Ｃ，Ｏ成分を除去するようにその
表面が清浄化された化合物半導体基板の上に分散して形
成されたＡｌ膜を備える。上記Ａｌ膜を被覆するよう
に、上記化合物半導体基板の上にＴｉ膜が設けられてい
る。
ｎ型化合物半導体基板の上に形成された電極に係るもの
である。当該電極は、Ｃ，Ｏ成分を除去するようにその
表面が清浄化された化合物半導体基板の上に分散して形
成されたＡｌ膜を備える。上記Ａｌ膜を被覆するよう
に、上記化合物半導体基板の上にＴｉ膜が設けられてい
る。
【００１７】請求項２に係るｎ型化合物半導体の電極構
造によれば、上記化合物半導体基板は、Ｚｎを含むＩＩ
−ＶＩ族化合物半導体で形成されている。
造によれば、上記化合物半導体基板は、Ｚｎを含むＩＩ
−ＶＩ族化合物半導体で形成されている。
【００１８】請求項３に係るｎ型化合物半導体の電極構
造によれば、上記Ａｌ膜の膜厚は１．５ｎｍ以上であ
る。
造によれば、上記Ａｌ膜の膜厚は１．５ｎｍ以上であ
る。
【００１９】請求項４に係るｎ型化合物半導体の電極構
造によれば、上記Ａｌ膜は蒸着法により形成されてお
り、上記Ｔｉ膜は蒸着法により形成されている。
造によれば、上記Ａｌ膜は蒸着法により形成されてお
り、上記Ｔｉ膜は蒸着法により形成されている。
【００２０】請求項５に係る発明は、ｎ型化合物半導体
の電極の製造方法に係る。まず化合物半導体基板の表面
を、Ｃ，Ｏ成分を除去するために清浄化する。上記化合
物半導体基板の上に、Ａｌ膜を分散して形成する。上記
Ａｌ膜を被覆するように、上記化合物半導体基板の上に
Ｔｉ膜を形成する。
の電極の製造方法に係る。まず化合物半導体基板の表面
を、Ｃ，Ｏ成分を除去するために清浄化する。上記化合
物半導体基板の上に、Ａｌ膜を分散して形成する。上記
Ａｌ膜を被覆するように、上記化合物半導体基板の上に
Ｔｉ膜を形成する。
【００２１】請求項６に係るｎ型化合物半導体の電極の
製造方法によれば、上記化合物半導体基板の表面の清浄
は、ＨＣｌを含むエッチングガスを用いて行なわれる。
製造方法によれば、上記化合物半導体基板の表面の清浄
は、ＨＣｌを含むエッチングガスを用いて行なわれる。
【００２２】請求項７に係るｎ型化合物半導体の電極の
製造方法によれば、上記化合物半導体基板の表面の清浄
は、上記化合物半導体基板の温度を２００℃〜５００℃
にして行なわれる。
製造方法によれば、上記化合物半導体基板の表面の清浄
は、上記化合物半導体基板の温度を２００℃〜５００℃
にして行なわれる。
【００２３】請求項８に係るｎ型化合物半導体の電極の
製造方法によれば、上記ＨＣｌを含むエッチングガスの
ガス圧を２×１０-6〜２×１０-4Ｔｏｒｒにして行なわ
れる。
製造方法によれば、上記ＨＣｌを含むエッチングガスの
ガス圧を２×１０-6〜２×１０-4Ｔｏｒｒにして行なわ
れる。
【００２４】請求項９に係る化合物半導体装置は、その
表面からＣ，Ｏ成分が除去された化合物半導体基板を備
える。上記化合物半導体基板の上にＡｌ膜が分散して形
成されている。上記Ａｌ膜を被覆するように、上記化合
物半導体基板の上にＴｉ膜が設けられている。
表面からＣ，Ｏ成分が除去された化合物半導体基板を備
える。上記化合物半導体基板の上にＡｌ膜が分散して形
成されている。上記Ａｌ膜を被覆するように、上記化合
物半導体基板の上にＴｉ膜が設けられている。
【００２５】
【発明の実施の形態】理想的なショットキー接合の障壁
高さφｂｎは、金属の仕事関数φｍ、半導体の電子親和
力χｍとすると、 φｂｎ＝φｍ−χｍ となり、金属の仕事関数によって大きく変化するはずで
ある。したがって、キャリア濃度が１０18／ｃｍ3以下
の半導体にオーム性接触の電極を形成するためには、障
壁を低くなるつまりショート関数が小さい以下のような
金属を電極の材料に選ぶ必要がある。
高さφｂｎは、金属の仕事関数φｍ、半導体の電子親和
力χｍとすると、 φｂｎ＝φｍ−χｍ となり、金属の仕事関数によって大きく変化するはずで
ある。したがって、キャリア濃度が１０18／ｃｍ3以下
の半導体にオーム性接触の電極を形成するためには、障
壁を低くなるつまりショート関数が小さい以下のような
金属を電極の材料に選ぶ必要がある。
【００２６】Ｍｇ：３．６１ｅＶ Ｔｉ：３．９５ｅＶ
Ｉｎ：３．９７ｅＶ Ａｌ：４．１８ｅＶ Ａｇ：
４．４２ｅＶ しかし、材料との反応性、拡散速度、成膜の容易さなど
について考慮する必要があるので、以下の理由から、本
明細書ではＴｉ，Ａｌについて検討を行なった。
Ｉｎ：３．９７ｅＶ Ａｌ：４．１８ｅＶ Ａｇ：
４．４２ｅＶ しかし、材料との反応性、拡散速度、成膜の容易さなど
について考慮する必要があるので、以下の理由から、本
明細書ではＴｉ，Ａｌについて検討を行なった。
【００２７】Ｍｇ：反応性が高く安定した電極が形成で
きない。 Ｉｎ：蒸気圧が低く大量に蒸着チャンバ内部にＩｎが付
着する。
きない。 Ｉｎ：蒸気圧が低く大量に蒸着チャンバ内部にＩｎが付
着する。
【００２８】Ａｇ：ＺｎＳｅ中の拡散速度が大きい。 以下に詳述する本発明によれば、キャリア濃度が１０18
／ｃｍ3以下のｎ型ＺｎＳｅでも、蒸着法により、ｎ型
電極を得ることができる。このことにより、ＺｎＳｅを
用いた発光素子が通常の実装ラインでアセンブリが可能
となる。
／ｃｍ3以下のｎ型ＺｎＳｅでも、蒸着法により、ｎ型
電極を得ることができる。このことにより、ＺｎＳｅを
用いた発光素子が通常の実装ラインでアセンブリが可能
となる。
【００２９】本発明では、オーム性接続を得るため、Ｚ
ｎＳｅ基板の清浄化と、清浄化されたＺｎＳｅ表面への
金属の蒸着とを行なう。以下、これについて説明する。
ｎＳｅ基板の清浄化と、清浄化されたＺｎＳｅ表面への
金属の蒸着とを行なう。以下、これについて説明する。
【００３０】ＺｎＳｅ表面の清浄化 ＺｎＳｅ基板表面の清浄化は、各ＺｎＳｅ基板の表面を
ガス状のハロゲン、ハロゲン化合物によるガスエッチン
グにより行なう。たとえば、ＨＣｌガスの場合、処理チ
ャンバにてＨＣｌガス雰囲気で、試料を昇温し、表面を
エッチングする。これにより、基板表面の清浄化が行な
われる。以下に、ＨＣｌガス処理の条件を示す。
ガス状のハロゲン、ハロゲン化合物によるガスエッチン
グにより行なう。たとえば、ＨＣｌガスの場合、処理チ
ャンバにてＨＣｌガス雰囲気で、試料を昇温し、表面を
エッチングする。これにより、基板表面の清浄化が行な
われる。以下に、ＨＣｌガス処理の条件を示す。
【００３１】 ガス圧：２×１０-6〜２×１０-4Ｔｏｒｒ 処理温度：２５０〜３６０℃（ホルダ温度） 表面評価：in situ LEED, RHEED, XPS, AES なお、エッチングガスとして、ＨＣｌの他、Ｃｌ2，Ｂ
ｒ2，ＨＢｒ，ＢＣｌ3等も使用することができる。
ｒ2，ＨＢｒ，ＢＣｌ3等も使用することができる。
【００３２】清浄化されたＺｎＳｅ表面への金属蒸着 清浄化されたＺｎＳｅ基板にＡｌを蒸着する。従来、１
種類の金属で電気的接続をとる試みが行なわれていた。
しかし、どの金属でもショットキー接続となり、オーム
性接続が得られなかった。仕事関数が小さい金属である
Ａｇ，Ａｌ，Ｔｉがオーム性接続を得る候補となる。こ
こで、ＡｇはＺｎＳｅの拡散速度が大きく、かつアクセ
プタとして働くので使用できない。
種類の金属で電気的接続をとる試みが行なわれていた。
しかし、どの金属でもショットキー接続となり、オーム
性接続が得られなかった。仕事関数が小さい金属である
Ａｇ，Ａｌ，Ｔｉがオーム性接続を得る候補となる。こ
こで、ＡｇはＺｎＳｅの拡散速度が大きく、かつアクセ
プタとして働くので使用できない。
【００３３】ここでは、ＨＣｌで清浄化されたＺｎＳｅ
基板上へのＴｉ，Ａｌ蒸着を試みた。
基板上へのＴｉ，Ａｌ蒸着を試みた。
【００３４】図１（ａ）を参照して、ＨＣｌで清浄化し
たＺｎＳｅ基板表面に、in situで、Ａｌを全面成膜し
た。得られた電極のＩＶ特性を図３に示す。また、図１
（ｂ）を参照して、ＨＣｌで清浄化したＺｎＳｅ基板表
面にin situでＴｉを全面成膜した。得られた電極のＩ
−Ｖ特性を図４に示す。
たＺｎＳｅ基板表面に、in situで、Ａｌを全面成膜し
た。得られた電極のＩＶ特性を図３に示す。また、図１
（ｂ）を参照して、ＨＣｌで清浄化したＺｎＳｅ基板表
面にin situでＴｉを全面成膜した。得られた電極のＩ
−Ｖ特性を図４に示す。
【００３５】なお、これらにおいて、電極面積は１ｍｍ
角であった。また、裏面電極はＩｎ圧着により形成し
た。成膜した膜がＡｌの場合には、図１（ａ）に示すよ
うに、絶縁性のＡｌ2Ｓｅ3化合物からなる反応層が生成
し、図３を参照して、ショットキー特性をも示さなかっ
た。全面成膜したものがＴｉの場合、図４を参照して、
典型的なショットキー接合を示した。
角であった。また、裏面電極はＩｎ圧着により形成し
た。成膜した膜がＡｌの場合には、図１（ａ）に示すよ
うに、絶縁性のＡｌ2Ｓｅ3化合物からなる反応層が生成
し、図３を参照して、ショットキー特性をも示さなかっ
た。全面成膜したものがＴｉの場合、図４を参照して、
典型的なショットキー接合を示した。
【００３６】ＨＣｌで清浄化しないＺｎＳｅ基板に、Ｔ
ｉを蒸着した場合には、立上がりの電圧がさらに高くな
った。結論として、Ａｌ、Ｔｉを全面成膜した場合に
は、オーム性接続は得られなかった。
ｉを蒸着した場合には、立上がりの電圧がさらに高くな
った。結論として、Ａｌ、Ｔｉを全面成膜した場合に
は、オーム性接続は得られなかった。
【００３７】これに対して、図２に示すような工程で電
極を形成した場合には、オーム性接続を得る電極が得ら
れた。
極を形成した場合には、オーム性接続を得る電極が得ら
れた。
【００３８】まず、図２（ａ）を参照して、清浄化した
ＺｎＳｅ基板を準備する。次に、図２（ｂ）を参照し
て、ＺｎＳｅ基板１に、非常に薄く、Ａｌ膜２を成膜
し、分散させた。Ａｌは、仕事関数がＴｉとほぼ同じ
で、ＺｎＳｅのドナーとして働くものである。
ＺｎＳｅ基板を準備する。次に、図２（ｂ）を参照し
て、ＺｎＳｅ基板１に、非常に薄く、Ａｌ膜２を成膜
し、分散させた。Ａｌは、仕事関数がＴｉとほぼ同じ
で、ＺｎＳｅのドナーとして働くものである。
【００３９】その後、図２（ｃ）を参照して、Ａｌ膜２
を被覆するように、ＺｎＳｅ基板１の上に、Ｔｉ膜３を
全面に成膜した。ここで、Ａｌ膜２を分散させたのは、
ＡｌＳｅの生成を抑制するためである。
を被覆するように、ＺｎＳｅ基板１の上に、Ｔｉ膜３を
全面に成膜した。ここで、Ａｌ膜２を分散させたのは、
ＡｌＳｅの生成を抑制するためである。
【００４０】Ａｌ（膜厚１．５ｎｍ）、Ｔｉ（膜厚２０
ｎｍ）からなる電極のＩ−Ｖ特性を図５に示す。
ｎｍ）からなる電極のＩ−Ｖ特性を図５に示す。
【００４１】図５を参照して、オーム性の特性が得られ
ており、２０ｍＡ印加で発生電圧は０．４５Ｖであっ
た。このプロセスで、整流特性に影響する要因として
は、１）ＺｎＳｅの清浄度、２）Ａｌの膜厚が挙げられ
る。ＺｎＳｅ基板表面の清浄度が低ければ、ショットキ
ー的な特性を示した。このことは、ＺｎＳｅ表面の清浄
度がオーム性接続を得るために重要な要因であることが
わかる。Ａｌの膜厚については、膜厚が３ｎｍの場合、
２０ｍＡの発生電圧が０．６５Ｖと高くなり（図６参
照）、膜厚が１ｎｍの場合にはショットキー、オーム性
の両方の特性が得られた（図７参照）。このことは、Ａ
ｌの存在が、オーム性接続を得るために必須のものであ
り、かつその量には最適値があることを示している。
ており、２０ｍＡ印加で発生電圧は０．４５Ｖであっ
た。このプロセスで、整流特性に影響する要因として
は、１）ＺｎＳｅの清浄度、２）Ａｌの膜厚が挙げられ
る。ＺｎＳｅ基板表面の清浄度が低ければ、ショットキ
ー的な特性を示した。このことは、ＺｎＳｅ表面の清浄
度がオーム性接続を得るために重要な要因であることが
わかる。Ａｌの膜厚については、膜厚が３ｎｍの場合、
２０ｍＡの発生電圧が０．６５Ｖと高くなり（図６参
照）、膜厚が１ｎｍの場合にはショットキー、オーム性
の両方の特性が得られた（図７参照）。このことは、Ａ
ｌの存在が、オーム性接続を得るために必須のものであ
り、かつその量には最適値があることを示している。
【００４２】なお、このように、蒸着法で作製した金属
で、低キャリア濃度のｎ型ＺｎＳｅ基板へのオーム性接
続が得られたのは、初めての例である。
で、低キャリア濃度のｎ型ＺｎＳｅ基板へのオーム性接
続が得られたのは、初めての例である。
【００４３】実用に適した電極構造 Ｔｉの反応性は高く、表面が不安定である。実用的な電
極を考え、Ａｕ／Ｔｉ／Ａｌ構造を連続して、蒸着装置
で作製した。ＺｎＳｅ基板は、上述のように清浄化処理
を行なう。Ａｌ膜は上述のように分散して形成する。Ａ
ｕを用いたのは表面が安定であり、かつ既存の化合物半
導体の最表面の電極として広く使われているためであ
る。Ｉ−Ｖ特性を、図８に示す。２０ｍＡでの電圧発生
は１ｍｍ角の電極で０．０５Ｖを得た。
極を考え、Ａｕ／Ｔｉ／Ａｌ構造を連続して、蒸着装置
で作製した。ＺｎＳｅ基板は、上述のように清浄化処理
を行なう。Ａｌ膜は上述のように分散して形成する。Ａ
ｕを用いたのは表面が安定であり、かつ既存の化合物半
導体の最表面の電極として広く使われているためであ
る。Ｉ−Ｖ特性を、図８に示す。２０ｍＡでの電圧発生
は１ｍｍ角の電極で０．０５Ｖを得た。
【００４４】ＬＥＤを考えた場合、その電極は３００−
５００μｍ角である。本発明によって得られた電極構
造、プロセスにより、電極で発生する発生電圧は０．２
〜０．３Ｖであり、実用上問題はなかった。このよう
に、蒸着法でＺｎＳｅ基板に電極の形成が可能となり、
通常の実装ラインでもチップのアセンブリが可能となっ
た。
５００μｍ角である。本発明によって得られた電極構
造、プロセスにより、電極で発生する発生電圧は０．２
〜０．３Ｖであり、実用上問題はなかった。このよう
に、蒸着法でＺｎＳｅ基板に電極の形成が可能となり、
通常の実装ラインでもチップのアセンブリが可能となっ
た。
【００４５】
【実施例】ＨＣｌ処理、蒸着は、図９に示すような装置
で行なった。
で行なった。
【００４６】図９を参照して、蒸着装置とＨＣｌ処理装
置が、超高真空搬送路によって結ばれている。
置が、超高真空搬送路によって結ばれている。
【００４７】なお、蒸着装置とＨＣｌ処理装置を別個の
ものとせず、蒸着装置にＨＣｌ配管を行なうことで、１
つの装置で、蒸着とＨＣｌ処理のプロセスを行なうこと
も可能である。
ものとせず、蒸着装置にＨＣｌ配管を行なうことで、１
つの装置で、蒸着とＨＣｌ処理のプロセスを行なうこと
も可能である。
【００４８】ＣＶＴ（Chemical Vaper Transport）法で
作製したＺｎＳｅ基板を、Ｋ2Ｃｒ2Ｏ7／水洗洗浄処理
後に、ＨＣｌ処理を行なった。ＨＣｌ処理は、以下のよ
うな条件で行なった。
作製したＺｎＳｅ基板を、Ｋ2Ｃｒ2Ｏ7／水洗洗浄処理
後に、ＨＣｌ処理を行なった。ＨＣｌ処理は、以下のよ
うな条件で行なった。
【００４９】ガス：１０％ＨＣｌ／Ｈｅ balance ガス圧：２×１０-5Ｔｏｒｒ 処理温度：３００℃ 処理時間：２０ｍｉｎ この処理後、in situで、ＬＥＥＤ、ＡＥＳ、ＸＰＳな
どで表面を評価したところ、Ｃ，Ｏがフリーの清浄なＺ
ｎＳｅ表面が得られることが確認できた。その後、蒸着
装置に基板を真空中で搬送し、まずＡｌをＫセルで、Ｔ
ｉをＥＢガンで、ＡｕをＥＢガンで、連続して成膜し
た。膜厚はＡｌ（１．５ｎｍ）、Ｔｉ（２０ｎｍ）、Ａ
ｕ（３０ｎｍ）とした。
どで表面を評価したところ、Ｃ，Ｏがフリーの清浄なＺ
ｎＳｅ表面が得られることが確認できた。その後、蒸着
装置に基板を真空中で搬送し、まずＡｌをＫセルで、Ｔ
ｉをＥＢガンで、ＡｕをＥＢガンで、連続して成膜し
た。膜厚はＡｌ（１．５ｎｍ）、Ｔｉ（２０ｎｍ）、Ａ
ｕ（３０ｎｍ）とした。
【００５０】蒸着後に、ＺｎＳｅ基板の裏面には、Ｉｎ
を圧着後、Ｎ2中で、２５０℃，２ｍｉｎの合金化処理
を行なった。得られた電極のＩ−Ｖ特性は、図８に示す
オーム性接続が得られた。
を圧着後、Ｎ2中で、２５０℃，２ｍｉｎの合金化処理
を行なった。得られた電極のＩ−Ｖ特性は、図８に示す
オーム性接続が得られた。
【００５１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図１】 清浄化されたＺｎＳｅ基板にＡｌを全面成膜
する場合（ａ）と、清浄化したＺｎＳｅ基板表面に、Ｔ
ｉを全面成膜する場合（ｂ）のプロセスを示す図であ
る。
する場合（ａ）と、清浄化したＺｎＳｅ基板表面に、Ｔ
ｉを全面成膜する場合（ｂ）のプロセスを示す図であ
る。
【図２】 本発明の実施の形態を示す図である。
【図３】 ＺｎＳｅ基板表面にＡｌを全面成膜して得た
電極のＩ−Ｖ特性を示す図である。
電極のＩ−Ｖ特性を示す図である。
【図４】 ＺｎＳｅ基板表面にＴｉを全面成膜して得た
電極のＩ−Ｖ特性を示す図である。
電極のＩ−Ｖ特性を示す図である。
【図５】 本発明の実施の形態に係る電極のＩ−Ｖ特性
を示す図である。
を示す図である。
【図６】 Ａｌの膜厚が３ｎｍの場合の、Ｉ−Ｖ特性を
示す図である。
示す図である。
【図７】 Ａｌの膜厚が１ｎｍの場合の、Ｉ−Ｖ特性を
示す図である。
示す図である。
【図８】 Ａｕ／Ｔｉ／Ａｌ電極の、Ｉ−Ｖ特性を示す
図である。
図である。
【図９】 本発明の実施の形態に使用する装置の概念図
である。
である。
【図１０】従来のダイボンディング工程を示す図であ
る。
る。
【図１１】従来のＩｎ圧着による電極作成を示す図であ
る。
る。
１ ＺｎＳｅ基板、２ Ａｌ膜、３ Ｔｉ膜。
Claims (9)
- 【請求項１】 ｎ型化合物半導体基板の上に形成された
電極であって、 Ｃ，Ｏ成分を除去するようにその表面が清浄化された化
合物半導体基板の上に、分散して形成されたＡｌ膜と、 前記Ａｌ膜を被覆するように前記化合物半導体基板の上
に設けられたＴｉ膜と、を備えた、ｎ型化合物半導体の
電極構造。 - 【請求項２】 前記化合物半導体基板は、Ｚｎを含むＩ
Ｉ−ＶＩ族化合物半導体で形成されている、請求項１に
記載のｎ型化合物半導体の電極構造。 - 【請求項３】 前記Ａｌ膜の膜厚は１．５ｎｍ以上であ
る、請求項１に記載のｎ型化合物半導体の電極構造。 - 【請求項４】 前記Ａｌ膜は、蒸着法により形成されて
おり、 前記Ｔｉ膜は蒸着法により形成されている、請求項１に
記載のｎ型化合物半導体の電極構造。 - 【請求項５】 化合物半導体基板の表面を、Ｃ，Ｏ成分
を除去するために清浄化する工程と、 前記化合物半導体基板の上に、Ａｌ膜を分散して形成す
る工程と、 前記Ａｌ膜を被覆するように前記化合物半導体基板の上
にＴｉ膜を形成する工程と、を備えたｎ型化合物半導体
の電極の製造方法。 - 【請求項６】 前記化合物半導体基板の表面の清浄は、
ＨＣｌを含むエッチングガスを用いて行なわれる、請求
項５に記載のｎ型化合物半導体の電極の製造方法。 - 【請求項７】 前記化合物半導体基板の表面の清浄は、
前記化合物半導体基板の温度を２００℃〜５００℃にし
て行なわれる、請求項６に記載のｎ型化合物半導体の電
極の製造方法。 - 【請求項８】 前記ＨＣｌを含むエッチングガスのガス
圧を、２×１０-6〜２×１０-4Ｔｏｒｒにして行なわれ
る、請求項６に記載のｎ型化合物半導体の電極の製造方
法。 - 【請求項９】 その表面からＣ，Ｏ成分が除去された化
合物半導体基板と、 前記化合物半導体基板の上に分散して形成されたＡｌ膜
と、 前記Ａｌ膜を被覆するように前記化合物半導体基板の上
に設けられたＴｉ膜と、を備えた化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26036899A JP2001085743A (ja) | 1999-09-14 | 1999-09-14 | ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26036899A JP2001085743A (ja) | 1999-09-14 | 1999-09-14 | ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085743A true JP2001085743A (ja) | 2001-03-30 |
Family
ID=17346970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26036899A Withdrawn JP2001085743A (ja) | 1999-09-14 | 1999-09-14 | ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800105B2 (en) | 2004-03-12 | 2010-09-21 | Waseda University | Ga2O3 semiconductor device |
-
1999
- 1999-09-14 JP JP26036899A patent/JP2001085743A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800105B2 (en) | 2004-03-12 | 2010-09-21 | Waseda University | Ga2O3 semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| JP3365607B2 (ja) | ＧａＮ系化合物半導体装置及びその製造方法 | |
| JP3705016B2 (ja) | 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2001339079A (ja) | 光起電力素子およびその製造方法 | |
| CA2342560A1 (en) | Method of fabricating compound semiconductor device and apparatus for fabricating compound semiconductor device | |
| JP3557791B2 (ja) | ３族窒化物半導体の電極及びその電極を有した素子 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| FR2643192A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant | |
| JP3587224B2 (ja) | オーミック電極 | |
| JP2000031534A (ja) | 半導体発光素子及びその製造方法 | |
| JP2000208813A (ja) | ＧａＮ系半導体素子およびその製造方法 | |
| JP2001085743A (ja) | ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 | |
| JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
| JP2000299479A (ja) | ショットキーダイオードおよびその製造方法 | |
| JP3019085B1 (ja) | 半導体発光素子及びその製造方法 | |
| JPS60176281A (ja) | ショットキ障壁ダイオードの製造方法 | |
| JP3729536B2 (ja) | ダイヤモンドへの整流電極の形成方法 | |
| KR100366372B1 (ko) | 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법 | |
| JPH05335267A (ja) | オーミック電極及びその形成方法 | |
| JPH0757904A (ja) | ダイヤモンド半導体装置 | |
| US11798807B2 (en) | Process for producing an electrical contact on a silicon carbide substrate | |
| JPH02119145A (ja) | 金属−酸化物−半導体接合の形成方法 | |
| JP3150469B2 (ja) | 半導体装置 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |