JP2001077507A - Manufacture of castellation structure of multi-circuit board - Google Patents

Manufacture of castellation structure of multi-circuit board

Info

Publication number
JP2001077507A
JP2001077507A JP24851199A JP24851199A JP2001077507A JP 2001077507 A JP2001077507 A JP 2001077507A JP 24851199 A JP24851199 A JP 24851199A JP 24851199 A JP24851199 A JP 24851199A JP 2001077507 A JP2001077507 A JP 2001077507A
Authority
JP
Japan
Prior art keywords
castellation
circuit board
hole
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24851199A
Other languages
Japanese (ja)
Inventor
Toshihiro Nakai
俊博 中居
Katsuhiko Naka
勝彦 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP24851199A priority Critical patent/JP2001077507A/en
Publication of JP2001077507A publication Critical patent/JP2001077507A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method which forms a plurality of castellation conductors each isolated and insulated on the inner peripheral surface of a through-hole of a multi-circuit board. SOLUTION: After a lamination process is completed, an I/O land 15 is printed on the upper surface of a multi-circuit board 11, simultaneously with printing of a castellation conductor 14 over the whole inner peripheral surface of a through-hole 13. After that, intersecting parts of a peripheral part of the through-hole 13 and a diving line 12, i.e., both edge portions in the longitudinal direction of the through-hole 13 are punched-out, the castellation conductor 14 is divided into two parts along the dividing line 12, and the castellation conductor 14 is insulated for each circuit board. I/O land 15 is divided into two parts along the dividing line 12, and the I/O land 15 is insulated for every circuit board. After that, the multi-circuit board 11, the castellation conductor 14 and the I/O land 15 are baked at the same time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多数個取り基板に
キャスタレーション構造を形成する方法を改良した多数
個取り基板のキャスタレーション構造の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a castellation structure of a multi-piece substrate, which is an improved method of forming a castellation structure on the multi-piece board.

【0002】[0002]

【従来の技術】従来より、セラミック回路基板を製造す
る場合は、グリーンシート積層法等により、多数の回路
基板を一体に形成した多数個取り基板を作り、基板焼成
後に、多数個取り基板を各回路基板の境界線に形成され
た分割ラインに沿って分割することで、個々の回路基板
に分断するようにしている。
2. Description of the Related Art Conventionally, when a ceramic circuit board is manufactured, a multi-piece board is formed by integrally forming a large number of circuit boards by a green sheet laminating method or the like. By dividing along the dividing line formed at the boundary of the circuit board, the circuit board is divided into individual circuit boards.

【0003】このような製造方法で、各回路基板の側面
に半田付け用のキャスタレーション(窪み)を形成する
場合には、図7に示すように、多数個取り基板1の分割
ライン2に沿ってスルーホール3を形成すると共に、こ
のスルーホール3の内周面全面に導体ペーストを吸引法
で印刷してキャスタレーション導体4(図8参照)を印
刷すると共に、スルーホール3の周辺部に入出力ランド
5を印刷する。この印刷工程では、図9に示すように、
多数個取り基板1を吸着板7上にセットすると共に、多
数個取り基板1上にスクリーンマスク8をセットし、吸
着板7に形成された吸引孔9からスルーホール3内に空
気吸入力を作用させながら、スクリーンマスク8上の導
体ペーストをスキージ10でスクリーンマスクの開口部
8aからスルーホール3内に押し出してキャスタレーシ
ョン導体4を印刷する。
When a castellation (dent) for soldering is formed on the side surface of each circuit board by such a manufacturing method, as shown in FIG. To form the caster conductor 4 (see FIG. 8) by printing a conductive paste on the entire inner peripheral surface of the through hole 3 by a suction method. The output land 5 is printed. In this printing process, as shown in FIG.
The multi-piece substrate 1 is set on the suction plate 7, and a screen mask 8 is set on the multi-piece substrate 1, and an air suction force is applied from the suction holes 9 formed in the suction plate 7 into the through holes 3. Then, the conductor paste on the screen mask 8 is extruded by the squeegee 10 from the opening 8a of the screen mask into the through hole 3 to print the castellation conductor 4.

【0004】印刷、焼成工程を終えた多数個取り基板1
は、分割ライン2に沿って分割すると、個々の回路基板
A11,A12,…に分割される。これにより、各スルーホ
ール3の内周面のキャスタレーション導体4は分割ライ
ン2に沿って2分割され、隣接する2つの回路基板のキ
ャスタレーション導体4に分割される。
[0004] Multi-piece substrate 1 after printing and baking processes
Is divided into individual circuit boards A11, A12,... When divided along the division line 2. Thereby, the castellation conductor 4 on the inner peripheral surface of each through hole 3 is divided into two along the division line 2 and divided into the castellation conductors 4 of two adjacent circuit boards.

【0005】このようなキャスタレーション導体4付き
の回路基板は、外部基板(マザーボード)上に面実装さ
れ、キャスタレーション導体4が外部基板のランドに半
田付けされる。このような面実装用の回路基板では、キ
ャスタレーション構造は、半田付け信頼性向上、半田付
け確認のために必要不可欠なものとなっている。
[0005] Such a circuit board with the castellation conductors 4 is surface-mounted on an external board (mother board), and the castellation conductors 4 are soldered to lands on the external board. In such a circuit board for surface mounting, the castellation structure is indispensable for improving soldering reliability and confirming soldering.

【0006】[0006]

【発明が解決しようとする課題】ところで、品質管理
上、各回路基板A11,A12,…の印刷抵抗値等の回路特
性の測定・調整(トリミング等)やショート・オープン
検査を行う必要があるが、この検査・調整工程は、多数
個取り基板1を個々の回路基板A11,A12,…に分割し
た後に実施されていた。これは、分割前の多数個取り基
板1は、スルーホール3の内周面全面に、隣接する2つ
の回路基板のキャスタレーション導体4が印刷されてい
るため、隣接する2つの回路基板の回路がキャスタレー
ション導体4でショートした状態になっているためであ
る。しかし、多数個取り基板1を個々の回路基板A11,
A12,…に分割した後に検査・調整工程を実施すると、
回路基板A11,A12,…を1個ずつ検査治具にセットし
て検査しなければならず、検査能率・調整能率が非常に
悪いという欠点がある。
By the way, in terms of quality control, it is necessary to measure and adjust (trimming, etc.) circuit characteristics such as the printed resistance value of each circuit board A11, A12,. This inspection / adjustment process is performed after the multi-piece board 1 is divided into individual circuit boards A11, A12,. This is because since the castellation conductors 4 of the two adjacent circuit boards are printed on the entire inner peripheral surface of the through hole 3 in the multi-piece board 1 before the division, the circuits of the two adjacent circuit boards are printed. This is because the short-circuit is caused by the castellation conductor 4. However, the multi-piece board 1 is divided into individual circuit boards A11,
When the inspection / adjustment process is performed after dividing into A12, ...
Each of the circuit boards A11, A12,... Has to be set one by one in an inspection jig for inspection, and there is a disadvantage that inspection efficiency and adjustment efficiency are extremely poor.

【0007】また、回路基板A11,A12,…への部品の
実装は、ほとんどの場合、実装効率を上げるために、多
数個取り基板1の分割前に行われる。しかし、従来のキ
ャスタレーション構造では、隣接する2つの回路基板の
回路がキャスタレーション導体4でショートした状態に
なっているため、分割前の電気検査・調整は不可能であ
り、分割後に電気検査・調整を行わなければならず、検
査能率・調整能率が非常に悪いという欠点がある。
In most cases, components are mounted on the circuit boards A11, A12,... Before the multi-piece board 1 is divided in order to increase mounting efficiency. However, in the conventional castellation structure, the circuits on the two adjacent circuit boards are short-circuited by the castellation conductors 4, so that the electric inspection and adjustment before division are impossible, and the electric inspection and adjustment after division are impossible. Adjustment must be performed, and there is a disadvantage that the inspection efficiency and the adjustment efficiency are very poor.

【0008】従来でも、分割前の多数個取り基板1に対
して、各回路基板のショート・オープン検査を行うこと
があるが、ショート不良が発生した時に、隣接する2つ
の回路基板のいずれがショート不良であるか判別不能で
あるため、隣接する2つの回路基板を共にショート不良
と判定していた。このため、良品までも不良品として判
定されてしまい、歩留りが低下してコストアップになる
欠点がある。
In the related art, a short / open inspection of each circuit board may be performed on the multi-piece board 1 before division. When a short circuit occurs, one of two adjacent circuit boards is short-circuited. Since it is impossible to determine whether the circuit board is defective or not, the two adjacent circuit boards are both determined to be short-circuited. For this reason, even a non-defective product is determined as a defective product, and there is a disadvantage that the yield is reduced and the cost is increased.

【0009】これらの欠点を解消するために、図10に
示すように、各回路基板A11,A12,…間に帯状のダミ
ー部6(最終的に廃棄する部分)を形成し、隣接する2
つの回路基板のキャスタレーション導体(スルーホール
3)をダミー部6で完全に分離して絶縁することが考え
られる。しかし、この構成では、各回路基板間に帯状の
ダミー部6を形成するため、1枚の多数個取り基板から
取れる回路基板の個数が減少してしまい、回路基板の生
産効率が低下する欠点がある。
In order to solve these disadvantages, as shown in FIG. 10, a strip-shaped dummy portion 6 (a portion to be finally discarded) is formed between the circuit boards A11, A12,.
It is conceivable that the castellation conductors (through holes 3) of the two circuit boards are completely separated and insulated by the dummy portion 6. However, in this configuration, since the strip-shaped dummy portions 6 are formed between the circuit boards, the number of circuit boards that can be obtained from one multi-piece board is reduced, and the production efficiency of the circuit boards is reduced. is there.

【0010】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、1枚の多数個取り基
板に形成するキャスタレーション構造付きの回路基板の
個数を減らすことなく、各回路基板間で回路を完全に絶
縁することができ、分割前の多数個取り基板を用いて個
々の回路基板毎に回路特性の測定・調整やショート・オ
ープン検査を行うことができる多数個取り基板のキャス
タレーション構造の製造方法を提供することにある。
The present invention has been made in view of such circumstances, and accordingly, it is an object of the present invention to reduce the number of circuit boards having a castellation structure formed on a single multi-piece board without reducing the number of circuit boards. A multi-cavity board that can completely insulate circuits between circuit boards and that can measure and adjust circuit characteristics and perform a short / open inspection for each circuit board using a multi-cavity board before division To provide a method for manufacturing a castellation structure.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1の多数個取り基板のキャスタレー
ション構造の製造方法は、多数個取り基板を個々の回路
基板に分割するための分割ラインに沿って形成された多
数のスルーホールの内周面全面にそれぞれキャスタレー
ション導体を印刷し、その後、前記スルーホールの周縁
部と前記分割ラインとの交差部分を打ち抜き加工するこ
とで、前記キャスタレーション導体を前記分割ラインに
沿って分割するようにしたものである。
In order to achieve the above object, a method for manufacturing a castellation structure for a multi-piece board according to the first aspect of the present invention is to divide the multi-piece board into individual circuit boards. The castellation conductor is printed on the entire inner peripheral surface of a large number of through holes formed along the dividing line, and then, by punching out the intersection of the peripheral portion of the through hole and the dividing line, The castellation conductor is divided along the division line.

【0012】この方法では、打ち抜き加工により回路基
板毎にキャスタレーション導体を分割して絶縁できるた
め、各回路基板間に帯状のダミー部を形成しなくても、
隣接する2つの回路基板の回路を完全に絶縁することが
でき、分割前の多数個取り基板を用いて個々の回路基板
毎に回路特性の測定・調整やショート・オープン検査を
正確に行うことができて、検査能率・調整能率を大幅に
向上できると共に、不良品を完全に特定することがで
き、歩留りを向上できる。しかも、各回路基板間に帯状
のダミー部を形成しないため、1枚の多数個取り基板に
形成する回路基板の個数を減らさずに済み、1枚の多数
個取り基板から多数の回路基板を効率良く生産すること
ができる。
In this method, the castellation conductor can be divided and insulated for each circuit board by punching, so that a strip-shaped dummy portion is not formed between the circuit boards.
The circuit of two adjacent circuit boards can be completely insulated, and the measurement and adjustment of circuit characteristics and short / open inspection can be accurately performed for each circuit board using a multi-cavity board before division. As a result, the inspection efficiency and the adjustment efficiency can be greatly improved, and the defective product can be completely specified, so that the yield can be improved. In addition, since a strip-shaped dummy portion is not formed between each circuit board, the number of circuit boards formed on one multi-piece board does not need to be reduced, and a large number of circuit boards can be efficiently used from one multi-piece board. Can be produced well.

【0013】この場合、請求項2のように、キャスタレ
ーション導体の印刷と同時又は別々に、スルーホールの
周辺部にキャスタレーション導体の入出力ランドを印刷
し、その後、スルーホールの周縁部と分割ラインとの交
差部分を打ち抜き加工することで、入出力ランドをキャ
スタレーション導体と共に分割ラインに沿って分割する
ようにしても良い。このようにすれば、打ち抜き加工に
より入出力ランドも回路基板毎に分割して絶縁すること
ができる。
In this case, the input and output lands of the castellation conductor are printed on the periphery of the through-hole simultaneously or separately with the printing of the castellation conductor, and then divided with the periphery of the through-hole. By punching out the intersection with the line, the input and output lands may be divided along the dividing line together with the castellation conductor. In this case, the input / output lands can be divided and insulated for each circuit board by punching.

【0014】また、請求項3のように、多数個取り基板
をセラミック基板により形成した場合は、打ち抜き加工
を行った後に、該多数個取り基板をキャスタレーション
導体と同時焼成すると良い。つまり、セラミック基板の
場合、基板焼成後は打ち抜き加工が不可能になるが、焼
成前の生基板の状態であれば、打ち抜き加工を容易に行
うことができる。
When the multi-piece substrate is formed of a ceramic substrate, the multi-piece board is preferably fired simultaneously with the castellation conductor after punching. That is, in the case of a ceramic substrate, the punching process becomes impossible after the substrate is fired, but the punching process can be easily performed in the state of the raw substrate before firing.

【0015】[0015]

【発明の実施の形態】以下、本発明の一実施形態を図1
乃至図6に基づいて説明する。まず、多数個取り基板1
1の構成を説明する。多数個取り基板11は、グリーン
シート積層法等により形成され、多数のセラミック回路
基板A11,A12,…,Aij,…が碁盤目状に形成されて
いる(図6参照)。この多数個取り基板11の表面に
は、各回路基板Aijの境界線に沿って分割ライン12
(スクライブライン、スナップライン、ブレーク溝)が
形成されている。この多数個取り基板11には、分割ラ
イン12に沿って複数のスルーホール13が形成されて
いる。各スルーホール13は、各回路基板Aijの両側面
の例えば4箇所に半田付け用のキャスタレーション(窪
み)を形成するのに用いられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG.
This will be described with reference to FIGS. First, multi-cavity board 1
1 will be described. The multi-piece substrate 11 is formed by a green sheet laminating method or the like, and has a large number of ceramic circuit boards A11, A12,..., Aij,. On the surface of the multi-piece board 11, the dividing lines 12 are formed along the boundaries of the circuit boards Aij.
(Scribe lines, snap lines, break grooves) are formed. A plurality of through holes 13 are formed in the multi-piece substrate 11 along the division lines 12. Each through hole 13 is used to form a castellation (dent) for soldering at, for example, four places on both side surfaces of each circuit board Aij.

【0016】この場合、スルーホール13の形状は、最
初は、図1及び図4(a)に示すように、長方形に形成
され、後述するキャスタレーション導体14と入出力ラ
ンド15の印刷後に、該スルーホール13の周縁部と分
割ライン12との交差部分、つまりスルーホール13の
長手方向の両縁部が円形又は楕円形のパンチ21(図2
参照)で打ち抜き加工され、図3及び図4(b)に示す
ように、スルーホール13の形状が最終的に小判形(長
円形)となる。但し、スルーホール13の形状は、小判
形に限定されず、四角形、楕円形等、いずれの形状であ
っても良い。
In this case, the shape of the through-hole 13 is initially formed in a rectangular shape as shown in FIGS. 1 and 4 (a). A punch 21 (see FIG. 2) in which the intersection between the peripheral edge of the through hole 13 and the dividing line 12, that is, both longitudinal edges of the through hole 13 are circular or elliptical.
3), and the shape of the through hole 13 finally becomes an oval shape (oval) as shown in FIGS. 3 and 4 (b). However, the shape of the through-hole 13 is not limited to an oval shape, and may be any shape such as a square or an ellipse.

【0017】図4(b)及び図5に示すように、各スル
ーホール13の内周面には、後述する方法で、2本のキ
ャスタレーション導体14が分割ライン12を挟んで対
向するように分離して形成され、更に、多数個取り基板
11の片面には、各キャスタレーション導体14の入出
力ランド15が分割ライン12を挟んで対向するように
分離して形成されている。最終的に、キャスタレーショ
ン導体14と入出力ランド15は、多数個取り基板11
と同時焼成される。各部の寸法関係は、例えばスルーホ
ール13の長径hは500〜1000μm、短径iは3
00〜600μmに設定されている。後述する打ち抜き
工程後のキャスタレーション導体14の幅jは、半田付
け面積を確保するために300〜800μmに設定され
ている。
As shown in FIGS. 4 (b) and 5, on the inner peripheral surface of each through-hole 13, two castellation conductors 14 are opposed to each other with the divided line 12 interposed therebetween by a method described later. In addition, on one surface of the multi-piece substrate 11, input / output lands 15 of each castellation conductor 14 are separately formed so as to face each other with the division line 12 interposed therebetween. Finally, the castellation conductors 14 and the input / output lands 15 are
And fired simultaneously. The dimensional relationship of each part is, for example, that the major axis h of the through hole 13 is 500 to 1000 μm and the minor axis i is 3
It is set to 00 to 600 μm. The width j of the castellation conductor 14 after the punching step described later is set to 300 to 800 μm in order to secure a soldering area.

【0018】多数個取り基板11が800〜1000℃
で焼成する低温焼成セラミックで形成されている場合、
キャスタレーション導体14と入出力ランド15を印刷
する導体ペーストは、Ag/Pt、Ag/Pd、Ag、
Cu等の電気的特性の良い低融点金属の導体ペーストを
用いれば良い。また、多数個取り基板11が1600℃
前後で焼成するアルミナ等で形成されている場合には、
同時焼成するために、W、Mo等の高融点金属の導体ペ
ーストを用いる必要がある。
The multi-piece substrate 11 is 800-1000 ° C.
If it is formed of a low-temperature fired ceramic fired at
The conductor paste for printing the castellation conductor 14 and the input / output lands 15 is Ag / Pt, Ag / Pd, Ag,
A conductor paste of a low-melting-point metal having good electrical characteristics such as Cu may be used. In addition, the multi-piece substrate 11 has a temperature of 1600 ° C.
If it is made of alumina or the like that is fired before and after,
For simultaneous firing, it is necessary to use a conductor paste of a high melting point metal such as W or Mo.

【0019】次に、多数個取り基板11の製造方法を説
明する。まず、多数個取り基板11を形成するのに用い
る複数枚のグリーンシートにそれぞれ長方形のスルーホ
ール13をパンチングマシン等で打ち抜き形成し、各層
のグリーンシートを積層して多数個取り基板11を形成
する際に、各層のグリーンシートのスルーホール13を
合致させるように積層する。或は、多数個取り基板11
に後加工で長方形のスルーホール13を打ち抜き形成し
ても良く、要は、何等かの方法で、分割ライン12に沿
って長方形のスルーホール13(図1参照)を形成すれ
ば良い。
Next, a method of manufacturing the multi-piece substrate 11 will be described. First, rectangular through holes 13 are punched and formed by a punching machine or the like on a plurality of green sheets used to form the multi-piece substrate 11, and the green sheets of each layer are laminated to form the multi-piece substrate 11. At this time, the layers are laminated so that the through holes 13 of the green sheets of the respective layers match. Alternatively, the multi-piece substrate 11
Alternatively, a rectangular through hole 13 may be punched and formed by post-processing. In short, the rectangular through hole 13 (see FIG. 1) may be formed along the division line 12 by any method.

【0020】積層工程終了後、図4(a)に示すよう
に、スルーホール13の内周面全面に吸引法でキャスタ
レーション導体14を印刷すると同時に、図1に示すよ
うに、多数個取り基板11の上面に入出力ランド15を
印刷する。この印刷工程では、隣接する回路基板Aijの
キャスタレーション導体14(入出力ランド15)が連
続して印刷されるため、隣接する回路基板Aijの回路が
キャスタレーション導体14(入出力ランド15)でシ
ョートした状態になっている。尚、キャスタレーション
導体14と入出力ランド15とを別々に印刷しても良い
(印刷順序は問わない)。
After completion of the laminating step, as shown in FIG. 4A, the castellation conductors 14 are printed on the entire inner peripheral surface of the through hole 13 by a suction method, and at the same time, as shown in FIG. The input / output lands 15 are printed on the upper surface of the substrate 11. In this printing process, since the castellation conductors 14 (input / output lands 15) of the adjacent circuit board Aij are continuously printed, the circuits of the adjacent circuit boards Aij are short-circuited by the castellation conductors 14 (input / output lands 15). It is in a state where it has been done. The castellation conductors 14 and the input / output lands 15 may be printed separately (the printing order does not matter).

【0021】印刷工程終了後、多数個取り基板11を焼
成する前の生基板の状態で、図2に示すように、長方形
のスルーホール13の周縁部と分割ライン12との交差
部分、つまりスルーホール13の長手方向の両縁部をそ
れぞれ円形又は楕円形のパンチ21で打ち抜き加工し
て、スルーホール13の形状を小判形にする。これによ
り、図3及び図4(b)に示すように、キャスタレーシ
ョン導体14を分割ライン12に沿って二分割して各回
路基板Aij毎にキャスタレーション導体14を絶縁する
と共に、入出力ランド15を分割ライン12に沿って二
分割して、各回路基板Aij毎に入出力ランド15を絶縁
する。打ち抜き工程終了後、多数個取り基板11をキャ
スタレーション導体14及び入出力ランド15と同時焼
成する。
After completion of the printing process, in the state of the raw substrate before baking the multi-piece substrate 11, as shown in FIG. 2, the intersection between the periphery of the rectangular through hole 13 and the dividing line 12, that is, the through Both edges in the longitudinal direction of the hole 13 are punched with a circular or elliptical punch 21 to make the shape of the through hole 13 oval. As a result, as shown in FIGS. 3 and 4B, the castellation conductor 14 is divided into two along the division line 12 to insulate the castellation conductor 14 for each circuit board Aij and to provide the input / output lands 15 Is divided into two along the division line 12 to insulate the input / output lands 15 for each circuit board Aij. After the punching step, the multi-piece substrate 11 is simultaneously fired with the castellation conductors 14 and the input / output lands 15.

【0022】以上のようにして製造された多数個取り基
板11は、打ち抜き工程により、キャスタレーション導
体14(入出力ランド15)が分割ライン12を挟んで
二分割され、互いに絶縁されているため、多数個取り基
板11を分割ライン12で分割する前の状態でも、個々
の回路基板Aijの回路が完全に絶縁されている。このた
め、多数個取り基板11を分割ライン12で分割する前
に、多数個取り基板11を検査治具にセットして個々の
回路基板Aijの印刷抵抗値等の回路特性の測定・調整や
ショート・オープン検査を正確に行うことができ、ま
た、多数個取り基板11の分割前に各回路基板Aijに部
品を実装して電気検査・調整を分割前に行うことも可能
となる。これにより、従来のように分割後に回路基板を
1個ずつ検査治具にセットして測定・検査する場合と比
較して、測定能率・検査能率を大幅に向上できる。しか
も、個々の回路基板Aijの回路が完全に絶縁されている
ため、ショート不良が発生した時に、不良品を完全に特
定することができ、隣接する回路基板間で良品と不良品
の判別が不可能であった従来と比較して、不良品の判定
個数を1/2以下とすることができ、歩留りを向上で
き、その分、生産コストを低減できる。
In the multi-piece substrate 11 manufactured as described above, the castellation conductors 14 (input / output lands 15) are divided into two parts by the punching process with the division line 12 interposed therebetween and are insulated from each other. Even before the multi-piece board 11 is divided by the dividing lines 12, the circuits of the individual circuit boards Aij are completely insulated. Therefore, before the multi-piece board 11 is divided by the dividing line 12, the multi-piece board 11 is set on an inspection jig to measure and adjust the circuit characteristics such as the printed resistance value of the individual circuit boards Aij and to short-circuit. The open inspection can be performed accurately, and the electrical inspection and adjustment can be performed before the division by mounting components on each circuit board Aij before dividing the multi-piece board 11. As a result, the measurement efficiency and the inspection efficiency can be greatly improved as compared with the conventional case where the circuit boards are set one by one on the inspection jig after the division and the measurement and inspection are performed. Moreover, since the circuits of the individual circuit boards Aij are completely insulated, defective products can be completely specified when a short circuit occurs, and it is not possible to distinguish between good and defective products between adjacent circuit boards. Compared with the related art, the number of defective products can be reduced to 従 来 or less, the yield can be improved, and the production cost can be reduced accordingly.

【0023】更に、多数個取り基板11は、各回路基板
Aij間に帯状のダミー部を形成する必要がないため、1
枚の多数個取り基板11に形成する回路基板Aijの個数
を減らさずに済み、1枚の多数個取り基板11から多数
の回路基板Aijを効率良く生産することができる。
Further, since it is not necessary to form a strip-shaped dummy portion between the circuit boards Aij, the multi-piece board 11 has
A large number of circuit boards Aij can be efficiently produced from one multi-piece board 11 without reducing the number of circuit boards Aij formed on the multi-piece board 11.

【0024】多数個取り基板11を分割ライン12で分
割して得られた回路基板Aijは、外部基板上に面実装さ
れ、キャスタレーション導体14が外部基板のランドに
半田付けされる。
The circuit board Aij obtained by dividing the multi-piece board 11 by the dividing lines 12 is surface-mounted on an external board, and the castellation conductors 14 are soldered to lands on the external board.

【0025】尚、打ち抜き工程で使用するパンチ21の
形状は、円形又は楕円形に限定されず、四角形等でも良
く、要は、キャスタレーション導体14や入出力ランド
15を分割絶縁できる形状であれば良い。
The shape of the punch 21 used in the punching step is not limited to a circle or an ellipse, but may be a square or the like. In other words, the shape is such that the castellation conductor 14 and the input / output land 15 can be divided and insulated. good.

【0026】また、各回路基板Aijの角部に相当する位
置にスルーホールを形成しても良い。この場合、スルー
ホール内に2本の分割ラインが直角に通過するため、ス
ルーホールの内周面に全面印刷したキャスタレーション
導体を4分割するように打ち抜き加工して、回路基板毎
にキャスタレーション導体を分割絶縁すれば良い。その
他、本発明は、回路基板1個当たりのスルーホールの個
数を変更しても良い等、種々変更して実施することがで
きる。
Further, through holes may be formed at positions corresponding to the corners of each circuit board Aij. In this case, since the two divided lines pass through the through hole at a right angle, the castellation conductor printed on the entire inner peripheral surface of the through hole is punched so as to be divided into four, and the castellation conductor is provided for each circuit board. May be divided and insulated. In addition, the present invention can be implemented with various changes such as changing the number of through holes per circuit board.

【0027】[0027]

【発明の効果】以上の説明から明らかなように、本発明
の請求項1によれば、スルーホールの内周面全面にキャ
スタレーション導体を印刷した後、スルーホールの周縁
部と分割ラインとの交差部分を打ち抜き加工すること
で、キャスタレーション導体を分割ラインに沿って分割
するようにしたので、打ち抜き加工により回路基板毎に
キャスタレーション導体を分割して絶縁することができ
る。これにより、1枚の多数個取り基板に形成するキャ
スタレーション構造付きの回路基板の個数を減らすこと
なく、各回路基板間で回路を完全に絶縁することがで
き、分割前の多数個取り基板を用いて個々の回路基板毎
に回路特性の測定・調整やショート・オープン検査を行
うことができる。
As is apparent from the above description, according to the first aspect of the present invention, after the castellation conductor is printed on the entire inner peripheral surface of the through-hole, the peripheral portion of the through-hole and the dividing line are formed. Since the castellation conductor is divided along the division line by punching out the intersection, the castellation conductor can be divided and insulated for each circuit board by punching. This makes it possible to completely insulate circuits between the circuit boards without reducing the number of circuit boards with a castellation structure formed on one multi-piece board, and to remove the multi-piece board before division. It can be used to measure and adjust circuit characteristics and perform short / open inspection for each circuit board.

【0028】また、請求項2では、スルーホールの周辺
部にキャスタレーション導体の入出力ランドを印刷し、
スルーホールの周縁部と分割ラインとの交差部分を打ち
抜き加工することで、入出力ランドをキャスタレーショ
ン導体と共に分割ラインに沿って分割するようにしたの
で、上記効果を全く損なうことなく、入出力ランドを形
成することができると共に、入出力ランドによって半田
付け信頼性を向上することができる。
According to a second aspect of the present invention, the input and output lands of the castellation conductor are printed on the periphery of the through hole.
By punching out the intersection between the periphery of the through hole and the dividing line, the input and output lands are divided along the dividing lines together with the castellation conductors. Can be formed, and the reliability of soldering can be improved by the input / output lands.

【0029】また、請求項3では、多数個取り基板をセ
ラミック基板により形成し、焼成前の生基板の状態で打
ち抜き加工を行うようにしたので、セラミック基板であ
っても、打ち抜き加工を容易に行うことができる。
According to the third aspect of the present invention, the multi-piece substrate is formed of a ceramic substrate, and the blanking process is performed in a state of a raw substrate before firing. It can be carried out.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における印刷工程を説明す
る多数個取り基板の部分平面図
FIG. 1 is a partial plan view of a multi-piece substrate illustrating a printing process according to an embodiment of the present invention.

【図2】打ち抜き工程を説明する多数個取り基板の部分
平面図
FIG. 2 is a partial plan view of a multi-piece substrate illustrating a punching step.

【図3】打ち抜き工程終了後の状態を示す多数個取り基
板の部分平面図
FIG. 3 is a partial plan view of the multi-piece substrate showing a state after a punching step is completed.

【図4】(a)は打ち抜き工程前のスルーホール周辺部
分の拡大横断面図、(b)は打ち抜き工程終了後のスル
ーホール周辺部分の拡大横断面図
FIG. 4A is an enlarged cross-sectional view of a portion around a through-hole before a punching process, and FIG. 4B is an enlarged cross-sectional view of a portion around a through-hole after a punching process is completed.

【図5】回路基板のキャスタレーション周辺部分の拡大
斜視図
FIG. 5 is an enlarged perspective view of a castellation peripheral portion of the circuit board.

【図6】多数個取り基板全体の平面図FIG. 6 is a plan view of the whole multi-piece substrate.

【図7】従来の多数個取り基板の部分平面図FIG. 7 is a partial plan view of a conventional multi-piece substrate.

【図8】従来の回路基板のキャスタレーション周辺部分
の拡大斜視図
FIG. 8 is an enlarged perspective view of a portion around a castellation of a conventional circuit board.

【図9】従来のキャスタレーション導体の印刷方法を説
明する拡大縦断面図
FIG. 9 is an enlarged vertical sectional view illustrating a conventional method for printing castellated conductors.

【図10】従来の改良された多数個取り基板の部分平面
FIG. 10 is a partial plan view of a conventional improved multi-cavity substrate.

【符号の説明】[Explanation of symbols]

11…多数個取り基板、12…分割ライン、13…スル
ーホール、14…キャスタレーション導体、15…入出
力ランド、21…パンチ、Aij…回路基板。
11: Multi-cavity board, 12: Split line, 13: Through hole, 14: Castellation conductor, 15: Input / output land, 21: Punch, Aij: Circuit board.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E317 AA04 AA22 AA25 AA28 BB04 BB12 BB14 BB16 BB17 BB18 CC22 CC23 CD21 CD29 CD32 GG17 5E338 AA02 BB13 BB17 BB25 BB42 BB45 BB46 CD15 CD24 EE32 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E317 AA04 AA22 AA25 AA28 BB04 BB12 BB14 BB16 BB17 BB18 CC22 CC23 CD21 CD29 CD32 GG17 5E338 AA02 BB13 BB17 BB25 BB42 BB45 BB46 CD15 CD24 EE32

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 多数個取り基板を個々の回路基板に分割
するための分割ラインに沿って形成された多数のスルー
ホールの内周面全面にそれぞれキャスタレーション導体
を印刷し、その後、前記スルーホールの周縁部と前記分
割ラインとの交差部分を打ち抜き加工することで、前記
キャスタレーション導体を前記分割ラインに沿って分割
することを特徴とする多数個取り基板のキャスタレーシ
ョン構造の製造方法。
1. A castellation conductor is printed on the entire inner peripheral surface of a large number of through holes formed along a dividing line for dividing a multi-cavity substrate into individual circuit boards. A method of manufacturing a castellation structure for a multi-piece substrate, wherein the castellation conductor is divided along the division line by punching out the intersection between the peripheral edge of the substrate and the division line.
【請求項2】 前記キャスタレーション導体の印刷と同
時又は別々に、前記スルーホールの周辺部に前記キャス
タレーション導体の入出力ランドを印刷し、その後、前
記スルーホールの周縁部と前記分割ラインとの交差部分
を打ち抜き加工することで、前記入出力ランドを前記キ
ャスタレーション導体と共に前記分割ラインに沿って分
割することを特徴とする請求項1に記載の多数個取り基
板のキャスタレーション構造の製造方法。
2. An input / output land of the castellation conductor is printed on the periphery of the through-hole simultaneously or separately with the printing of the castellation conductor. 2. The method according to claim 1, wherein the input and output lands are divided along with the dividing lines along with the dividing line by punching an intersection.
【請求項3】 前記多数個取り基板をセラミック基板に
より形成し、前記打ち抜き加工を行った後に、該多数個
取り基板を前記キャスタレーション導体と同時焼成する
ことを特徴とする請求項1又は2に記載の多数個取り基
板のキャスタレーション構造の製造方法。
3. The multi-piece substrate is formed of a ceramic substrate, and after performing the punching, the multi-piece substrate is simultaneously fired with the castellation conductor. A method for manufacturing the castellation structure of a multi-cavity substrate as described above.
JP24851199A 1999-09-02 1999-09-02 Manufacture of castellation structure of multi-circuit board Pending JP2001077507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24851199A JP2001077507A (en) 1999-09-02 1999-09-02 Manufacture of castellation structure of multi-circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24851199A JP2001077507A (en) 1999-09-02 1999-09-02 Manufacture of castellation structure of multi-circuit board

Publications (1)

Publication Number Publication Date
JP2001077507A true JP2001077507A (en) 2001-03-23

Family

ID=17179281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24851199A Pending JP2001077507A (en) 1999-09-02 1999-09-02 Manufacture of castellation structure of multi-circuit board

Country Status (1)

Country Link
JP (1) JP2001077507A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309340A (en) * 2002-04-15 2003-10-31 Kyocera Corp Circuit board
JP2004047759A (en) * 2002-07-12 2004-02-12 Alps Electric Co Ltd Aggregate substrate of electronic unit
JP2005332975A (en) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd Substrate
JP2007095927A (en) * 2005-09-28 2007-04-12 Koa Corp Wiring board and its production method
JP2007129325A (en) * 2005-11-01 2007-05-24 Seiko Instruments Inc Piezoelectric resonator, wafer therefor, method of manufacturing the same, oscillator, radio wave clock, and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309340A (en) * 2002-04-15 2003-10-31 Kyocera Corp Circuit board
JP2004047759A (en) * 2002-07-12 2004-02-12 Alps Electric Co Ltd Aggregate substrate of electronic unit
JP2005332975A (en) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd Substrate
JP2007095927A (en) * 2005-09-28 2007-04-12 Koa Corp Wiring board and its production method
JP4703342B2 (en) * 2005-09-28 2011-06-15 コーア株式会社 Wiring board manufacturing method
JP2007129325A (en) * 2005-11-01 2007-05-24 Seiko Instruments Inc Piezoelectric resonator, wafer therefor, method of manufacturing the same, oscillator, radio wave clock, and electronic equipment

Similar Documents

Publication Publication Date Title
US9653209B2 (en) Method for producing electronic component
US6727111B2 (en) Process for making electronic chip device incorporating plural elements
JPH10270819A (en) Surface mounting electronic part and its manufacture
JPH11288839A (en) Laminated chip type electronic component and manufacture thereof
JP2001077507A (en) Manufacture of castellation structure of multi-circuit board
JP2001068823A (en) Substrate for multiple boards and wiring board
JPH0774002A (en) Manufacture of electronic component
JPH10223994A (en) Electronic circuit board
JPH0685465A (en) Board for smd module and manufacture thereof
JP2001068849A (en) Method for printing castellation conductor of substrate for multiple mounting
JPH09312237A (en) Laminated electronic device
JPH01179389A (en) Manufacture of circuit wiring board
JPH07122831A (en) Circuit board and manufacture thereof
JPH0427155Y2 (en)
JPH0256998A (en) Manufacture of ceramic multilayer circuit substrate
JP2002208502A (en) Chip resistor unit and method of manufacturing the same
JPH0513201A (en) Square chip resistance
JPH0536508A (en) Chip-like electronic part and its manufacture
JPH05327157A (en) Ceramic substrate
KR100896599B1 (en) Ceramic multilayer board and method thereof
JPH09293949A (en) Manufacture of resin circuit board
JPH10223993A (en) Electronic circuit board
JPH11111513A (en) Manufacture of chip resistor
JP2001257102A (en) Multiple chip resistor
JP2004253636A (en) Manufacturing method of chip resistor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040616