JP2001077194A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001077194A JP2001077194A JP25243499A JP25243499A JP2001077194A JP 2001077194 A JP2001077194 A JP 2001077194A JP 25243499 A JP25243499 A JP 25243499A JP 25243499 A JP25243499 A JP 25243499A JP 2001077194 A JP2001077194 A JP 2001077194A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- forming
- film
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】エッチング工程を省略することにより寸法変換
差を無くすことができるとともに製造プロセスを簡略化
することが可能な半導体装置の製造方法を提供する。 【解決手段】この半導体装置の製造方法は、コンタクト
ホールなどの開口部形成領域に、レジスト膜３を形成す
る工程と、レジスト膜３以外の領域に、絶縁膜４を形成
する工程と、レジスト膜３を除去することにより、絶縁
膜４にコンタクトホール８ａなどの開口部を形成する工
程とを備えている。
差を無くすことができるとともに製造プロセスを簡略化
することが可能な半導体装置の製造方法を提供する。 【解決手段】この半導体装置の製造方法は、コンタクト
ホールなどの開口部形成領域に、レジスト膜３を形成す
る工程と、レジスト膜３以外の領域に、絶縁膜４を形成
する工程と、レジスト膜３を除去することにより、絶縁
膜４にコンタクトホール８ａなどの開口部を形成する工
程とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、コンタクトホール（ビアホール）
や配線溝などの開口部を有する半導体装置の製造方法に
関する。
造方法に関し、特に、コンタクトホール（ビアホール）
や配線溝などの開口部を有する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】近年、半導体集積回路の高速化への要求
に伴い、銅配線技術が益々重要になってきている。銅配
線の形成方法としては、デュアルダマシン（Dual Damas
cene）プロセスが、その形成方法の主流であると考えら
れる。ここで、デュアルダマシンプロセスとは、絶縁膜
に配線溝とコンタクトホール（ビアホール）を形成し、
その配線溝及びコンタクトホールに金属を充填した後、
研磨により余分な堆積部分を除去することにより埋め込
み配線を形成する方法である。
に伴い、銅配線技術が益々重要になってきている。銅配
線の形成方法としては、デュアルダマシン（Dual Damas
cene）プロセスが、その形成方法の主流であると考えら
れる。ここで、デュアルダマシンプロセスとは、絶縁膜
に配線溝とコンタクトホール（ビアホール）を形成し、
その配線溝及びコンタクトホールに金属を充填した後、
研磨により余分な堆積部分を除去することにより埋め込
み配線を形成する方法である。
【０００３】図１６〜図２２は、従来のデュアルダマシ
ンプロセスを用いた半導体装置の製造プロセスを説明す
るための断面図である。次に、図１６〜図２２を参照し
て、従来の半導体装置の製造プロセスについて説明す
る。
ンプロセスを用いた半導体装置の製造プロセスを説明す
るための断面図である。次に、図１６〜図２２を参照し
て、従来の半導体装置の製造プロセスについて説明す
る。
【０００４】まず、図１６に示すように、単結晶シリコ
ン基板１０１上に配線層１０２を形成する。配線層１０
２上に絶縁膜１０３を形成する。
ン基板１０１上に配線層１０２を形成する。配線層１０
２上に絶縁膜１０３を形成する。
【０００５】次に、図１７に示すように、絶縁膜１０３
上に、後の工程でエッチングストッパーとなるシリコン
窒化膜１０４を形成する。シリコン窒化膜１０４上に、
コンタクトホールパターンを有するレジスト膜１０５を
形成する。レジスト膜１０５をマスクとして、シリコン
窒化膜１０４をエッチングすることにより、図１８に示
すようなパターンニングされたシリコン窒化膜１０４を
形成する。この後、レジスト膜１０５を除去する。
上に、後の工程でエッチングストッパーとなるシリコン
窒化膜１０４を形成する。シリコン窒化膜１０４上に、
コンタクトホールパターンを有するレジスト膜１０５を
形成する。レジスト膜１０５をマスクとして、シリコン
窒化膜１０４をエッチングすることにより、図１８に示
すようなパターンニングされたシリコン窒化膜１０４を
形成する。この後、レジスト膜１０５を除去する。
【０００６】次に、図１９に示すように、絶縁膜１０３
およびシリコン窒化膜１０４の上に絶縁膜１０６を形成
する。
およびシリコン窒化膜１０４の上に絶縁膜１０６を形成
する。
【０００７】次に、図２０に示すように、絶縁膜１０６
上に、配線溝パターンを有するレジスト膜１０７を形成
する。
上に、配線溝パターンを有するレジスト膜１０７を形成
する。
【０００８】この後、図２１に示すように、レジスト膜
１０７をマスクとして絶縁膜１０６をエッチングし、続
けて、シリコン窒化膜１０４をマスクとして絶縁膜１０
３をエッチングすることにより、配線溝１０８ｂとコン
タクトホール１０８ａとを同時に形成する。この後、レ
ジスト膜１０７を除去する。
１０７をマスクとして絶縁膜１０６をエッチングし、続
けて、シリコン窒化膜１０４をマスクとして絶縁膜１０
３をエッチングすることにより、配線溝１０８ｂとコン
タクトホール１０８ａとを同時に形成する。この後、レ
ジスト膜１０７を除去する。
【０００９】最後に、図２２に示すように、コンタクト
ホール１０８ａと配線溝１０８ｂにＣｕを充填した後、
ＣＭＰ法を用いて余分な堆積部分を除去することによ
り、Ｃｕからなる埋め込み配線１０９を形成する。
ホール１０８ａと配線溝１０８ｂにＣｕを充填した後、
ＣＭＰ法を用いて余分な堆積部分を除去することによ
り、Ｃｕからなる埋め込み配線１０９を形成する。
【００１０】
【発明が解決しようとする課題】上記した従来のデュア
ルダマシンプロセスを用いた半導体装置の製造方法で
は、絶縁膜１０３および１０６をエッチング加工するた
めに、エッチングストッパー膜（シリコン窒化膜）１０
４の成膜および加工工程が別途必要であり、製造プロセ
スが複雑化するという問題点があった。また、コンタク
トホール１０８ａの形成と配線溝１０８ｂの形成をそれ
ぞれエッチング工程を用いて行っているため、レジスト
膜形状からエッチング後形状の寸法変換差（寸法シフ
ト）が生じ、その結果、加工精度にバラツキが生じると
いう問題点もあった。
ルダマシンプロセスを用いた半導体装置の製造方法で
は、絶縁膜１０３および１０６をエッチング加工するた
めに、エッチングストッパー膜（シリコン窒化膜）１０
４の成膜および加工工程が別途必要であり、製造プロセ
スが複雑化するという問題点があった。また、コンタク
トホール１０８ａの形成と配線溝１０８ｂの形成をそれ
ぞれエッチング工程を用いて行っているため、レジスト
膜形状からエッチング後形状の寸法変換差（寸法シフ
ト）が生じ、その結果、加工精度にバラツキが生じると
いう問題点もあった。
【００１１】この発明は、上記のような課題を解決する
ためになされたものであり、エッチング工程を省略する
ことにより寸法変換差を無くすことができるとともに製
造プロセスを簡略化することが可能な半導体装置の製造
方法を提供することを目的とする。
ためになされたものであり、エッチング工程を省略する
ことにより寸法変換差を無くすことができるとともに製
造プロセスを簡略化することが可能な半導体装置の製造
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１による半導体装
置の製造方法は、開口部形成領域に、ダミー膜を形成す
る工程と、ダミー膜が形成された領域以外の領域に、絶
縁膜を形成する工程と、ダミー膜を除去することによ
り、絶縁膜に開口部を形成する工程とを備えている。
置の製造方法は、開口部形成領域に、ダミー膜を形成す
る工程と、ダミー膜が形成された領域以外の領域に、絶
縁膜を形成する工程と、ダミー膜を除去することによ
り、絶縁膜に開口部を形成する工程とを備えている。
【００１３】請求項１では、このように開口部形成領域
に、ダミー膜を形成し、そのダミー膜以外の領域に絶縁
膜を形成した後ダミー膜を除去することによって、エッ
チング工程を用いずに開口部を形成することができる。
これにより、エッチングによる寸法変換差を無くすこと
ができ、その結果、加工精度のバラツキを有効に防止す
ることができる。また、エッチング工程を無くすことに
より、エッチングストッパー膜の成膜および加工工程が
不要となり、その結果、製造プロセスを簡略化すること
ができる。
に、ダミー膜を形成し、そのダミー膜以外の領域に絶縁
膜を形成した後ダミー膜を除去することによって、エッ
チング工程を用いずに開口部を形成することができる。
これにより、エッチングによる寸法変換差を無くすこと
ができ、その結果、加工精度のバラツキを有効に防止す
ることができる。また、エッチング工程を無くすことに
より、エッチングストッパー膜の成膜および加工工程が
不要となり、その結果、製造プロセスを簡略化すること
ができる。
【００１４】請求項２による半導体装置の製造方法は、
開口部形成領域に、第１レジスト膜を形成する工程と、
第１レジスト膜が形成された領域以外の領域に、絶縁膜
を形成する工程と、第１レジスト膜を除去することによ
り、絶縁膜に開口部を形成する工程とを備えている。
開口部形成領域に、第１レジスト膜を形成する工程と、
第１レジスト膜が形成された領域以外の領域に、絶縁膜
を形成する工程と、第１レジスト膜を除去することによ
り、絶縁膜に開口部を形成する工程とを備えている。
【００１５】請求項２では、このように開口部形成領域
に、第１レジスト膜を形成し、その第１レジスト膜以外
の領域に絶縁膜を形成した後第１レジスト膜を除去する
ことによって、エッチング工程を用いずに開口部を形成
することができる。これにより、エッチングによる寸法
変換差を無くすことができ、その結果、加工精度のバラ
ツキを有効に防止することができる。また、エッチング
工程を無くすことにより、エッチングストッパー膜の成
膜および加工工程が不要となり、その結果、製造プロセ
スを簡略化することができる。
に、第１レジスト膜を形成し、その第１レジスト膜以外
の領域に絶縁膜を形成した後第１レジスト膜を除去する
ことによって、エッチング工程を用いずに開口部を形成
することができる。これにより、エッチングによる寸法
変換差を無くすことができ、その結果、加工精度のバラ
ツキを有効に防止することができる。また、エッチング
工程を無くすことにより、エッチングストッパー膜の成
膜および加工工程が不要となり、その結果、製造プロセ
スを簡略化することができる。
【００１６】請求項３による半導体装置の製造方法は、
コンタクトホール形成領域に、第１レジスト膜を形成す
る工程と、第１レジスト膜が形成された領域以外の領域
に、第１絶縁膜を形成する工程と、第１レジスト膜の上
の、配線溝形成領域に、第２レジスト膜を形成する工程
と、第１絶縁膜上の、第２レジスト膜が形成された領域
以外の領域に、第２絶縁膜を形成する工程と、第１およ
び第２レジスト膜を除去することにより、コンタクトホ
ールと配線溝とを形成する工程とを備えている。
コンタクトホール形成領域に、第１レジスト膜を形成す
る工程と、第１レジスト膜が形成された領域以外の領域
に、第１絶縁膜を形成する工程と、第１レジスト膜の上
の、配線溝形成領域に、第２レジスト膜を形成する工程
と、第１絶縁膜上の、第２レジスト膜が形成された領域
以外の領域に、第２絶縁膜を形成する工程と、第１およ
び第２レジスト膜を除去することにより、コンタクトホ
ールと配線溝とを形成する工程とを備えている。
【００１７】請求項３では、上記のように、コンタクト
ホール形成領域および配線溝形成領域に、第１および第
２レジスト膜をそれぞれ形成し、その第１および第２レ
ジスト膜以外の領域に第１および第２絶縁膜を形成した
後第１および第２レジスト膜を除去することによって、
エッチング工程を用いずにコンタクトホールおよび配線
溝を形成することができる。これにより、エッチングに
よる寸法変換差を無くすことができ、その結果、加工精
度のバラツキを有効に防止することができる。また、エ
ッチング工程を無くすことにより、エッチングストッパ
ー膜の成膜および加工工程が不要となり、その結果、製
造プロセスを簡略化することができる。
ホール形成領域および配線溝形成領域に、第１および第
２レジスト膜をそれぞれ形成し、その第１および第２レ
ジスト膜以外の領域に第１および第２絶縁膜を形成した
後第１および第２レジスト膜を除去することによって、
エッチング工程を用いずにコンタクトホールおよび配線
溝を形成することができる。これにより、エッチングに
よる寸法変換差を無くすことができ、その結果、加工精
度のバラツキを有効に防止することができる。また、エ
ッチング工程を無くすことにより、エッチングストッパ
ー膜の成膜および加工工程が不要となり、その結果、製
造プロセスを簡略化することができる。
【００１８】請求項４による半導体装置の製造方法は、
請求項３の構成において、コンタクトホールおよび配線
溝に充填するように埋め込み配線を形成する工程をさら
に備えている。
請求項３の構成において、コンタクトホールおよび配線
溝に充填するように埋め込み配線を形成する工程をさら
に備えている。
【００１９】請求項５による半導体装置の製造方法は、
請求項２〜４のいずれかの構成において、第１レジスト
膜を形成する工程は、第１レジスト膜形成後に、第１レ
ジスト膜に不純物を導入する工程を含む。請求項５で
は、このように第１レジスト膜に不純物を導入すること
により、第１レジスト膜が硬化されるので、第１レジス
ト膜の機械的強度を向上させることができる。その結
果、絶縁膜または第１絶縁膜形成時に第１レジスト膜が
倒れるのを有効に防止することができる。また、第１レ
ジスト膜に不純物を導入することにより、第１レジスト
膜の耐熱性も向上させることができる。それにより、後
の工程において高温のプロセスを採用することが可能と
なり、その結果、プロセスマージン（プロセスの許容
度）を大きくすることができる。
請求項２〜４のいずれかの構成において、第１レジスト
膜を形成する工程は、第１レジスト膜形成後に、第１レ
ジスト膜に不純物を導入する工程を含む。請求項５で
は、このように第１レジスト膜に不純物を導入すること
により、第１レジスト膜が硬化されるので、第１レジス
ト膜の機械的強度を向上させることができる。その結
果、絶縁膜または第１絶縁膜形成時に第１レジスト膜が
倒れるのを有効に防止することができる。また、第１レ
ジスト膜に不純物を導入することにより、第１レジスト
膜の耐熱性も向上させることができる。それにより、後
の工程において高温のプロセスを採用することが可能と
なり、その結果、プロセスマージン（プロセスの許容
度）を大きくすることができる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００２１】（実施の形態１）図１〜図７は、本発明の
実施の形態１によるデュアルダマシンプロセスを用いた
半導体装置の製造方法を示す断面図である。図１〜図７
を参照して、以下に実施の形態１による半導体装置の製
造プロセスについて説明する。
実施の形態１によるデュアルダマシンプロセスを用いた
半導体装置の製造方法を示す断面図である。図１〜図７
を参照して、以下に実施の形態１による半導体装置の製
造プロセスについて説明する。
【００２２】まず、図１に示すように、単結晶シリコン
基板１上に配線層２を形成する。配線層２の上に、コン
タクトホール（ビアホール）形状にパターニングされた
レジスト膜３を、１０００ｎｍ〜１２００ｎｍ程度の厚
みで形成する。このレジスト膜３は、従来のコンタクト
ホール形成用のレジスト膜１０５（図１７参照）の反転
となるものである。このレジスト膜３は、従来のコンタ
クトホール形成用のレジスト膜１０５を形成するための
マスクと同じマスクで、レジスト膜の種類（ポジ型、ネ
ガ型）を従来と逆にしたものを用いるか、または、従来
と同じレジスト膜の種類（ポジ型、ネガ型）で、マスク
の種類（開口パターン、遮光パターン）を逆にしたもの
を用いることにより容易に形成することができる。
基板１上に配線層２を形成する。配線層２の上に、コン
タクトホール（ビアホール）形状にパターニングされた
レジスト膜３を、１０００ｎｍ〜１２００ｎｍ程度の厚
みで形成する。このレジスト膜３は、従来のコンタクト
ホール形成用のレジスト膜１０５（図１７参照）の反転
となるものである。このレジスト膜３は、従来のコンタ
クトホール形成用のレジスト膜１０５を形成するための
マスクと同じマスクで、レジスト膜の種類（ポジ型、ネ
ガ型）を従来と逆にしたものを用いるか、または、従来
と同じレジスト膜の種類（ポジ型、ネガ型）で、マスク
の種類（開口パターン、遮光パターン）を逆にしたもの
を用いることにより容易に形成することができる。
【００２３】次に、図２に示すように、レジスト膜３以
外の領域にＳＯＧ膜などからなる絶縁膜４を塗布・焼成
する。この絶縁膜４は、６００ｎｍ〜１０００ｎｍ程度
の膜厚で形成する。また、この絶縁膜４の上面の高さ
は、レジスト膜３の上面の高さと同じかまたはそれより
低くなるように形成する。これは、レジスト膜３よりも
高く絶縁膜４を形成すると、レジスト膜３の上面上にも
絶縁膜４が形成され、後述するプロセスにおいてレジス
ト膜３を除去することが困難になるからである。
外の領域にＳＯＧ膜などからなる絶縁膜４を塗布・焼成
する。この絶縁膜４は、６００ｎｍ〜１０００ｎｍ程度
の膜厚で形成する。また、この絶縁膜４の上面の高さ
は、レジスト膜３の上面の高さと同じかまたはそれより
低くなるように形成する。これは、レジスト膜３よりも
高く絶縁膜４を形成すると、レジスト膜３の上面上にも
絶縁膜４が形成され、後述するプロセスにおいてレジス
ト膜３を除去することが困難になるからである。
【００２４】次に、図３に示すように、レジスト膜３お
よび絶縁膜４の上に、レジスト膜５を６００ｎｍ〜８０
０ｎｍ程度の厚みで塗布する。
よび絶縁膜４の上に、レジスト膜５を６００ｎｍ〜８０
０ｎｍ程度の厚みで塗布する。
【００２５】この後、レジスト膜５をパターンニングす
ることにより、図４に示すような配線形状にパターニン
グされたレジスト膜６を形成する。このレジスト膜６
は、従来の配線溝形成用のレジスト膜１０７（図２０参
照）の反転となるものである。このレジスト膜６は、従
来の配線溝形成用のレジスト膜１０７を形成するための
マスクと同じマスクで、レジスト膜の種類（ポジ型、ネ
ガ型）を従来と逆にしたものを用いるか、または、従来
と同じレジスト膜の種類（ポジ型、ネガ型）で、マスク
の種類（開口パターン、遮光パターン）を逆にしたもの
を用いることにより容易に形成することができる。
ることにより、図４に示すような配線形状にパターニン
グされたレジスト膜６を形成する。このレジスト膜６
は、従来の配線溝形成用のレジスト膜１０７（図２０参
照）の反転となるものである。このレジスト膜６は、従
来の配線溝形成用のレジスト膜１０７を形成するための
マスクと同じマスクで、レジスト膜の種類（ポジ型、ネ
ガ型）を従来と逆にしたものを用いるか、または、従来
と同じレジスト膜の種類（ポジ型、ネガ型）で、マスク
の種類（開口パターン、遮光パターン）を逆にしたもの
を用いることにより容易に形成することができる。
【００２６】次に、図５に示すように、レジスト膜６が
形成された領域以外の領域の絶縁膜４の上に、ＳＯＧ膜
などからなる絶縁膜７を４００ｎｍ〜６００ｎｍ程度の
厚みで塗布・焼成する。この絶縁膜７の上面の高さは、
レジスト膜６の上面の高さと同じかまたはそれより低く
なるように形成する。これは、レジスト膜６よりも高く
絶縁膜７を形成すると、レジスト膜６の上面上にも絶縁
膜７が形成され、後述するプロセスにおいてレジスト膜
６を除去することが困難になるからである。
形成された領域以外の領域の絶縁膜４の上に、ＳＯＧ膜
などからなる絶縁膜７を４００ｎｍ〜６００ｎｍ程度の
厚みで塗布・焼成する。この絶縁膜７の上面の高さは、
レジスト膜６の上面の高さと同じかまたはそれより低く
なるように形成する。これは、レジスト膜６よりも高く
絶縁膜７を形成すると、レジスト膜６の上面上にも絶縁
膜７が形成され、後述するプロセスにおいてレジスト膜
６を除去することが困難になるからである。
【００２７】次に、図６に示すように、レジスト膜６お
よびレジスト膜３を除去することにより、コンタクトホ
ール８ａ及び配線溝８ｂを形成する。
よびレジスト膜３を除去することにより、コンタクトホ
ール８ａ及び配線溝８ｂを形成する。
【００２８】最後に、図７に示すように、コンタクトホ
ール８ａおよび配線溝８ｂにＣｕを充填した後、ＣＭＰ
法を用いて余分な堆積部分を除去することにより、Ｃｕ
からなる埋め込み配線９を形成する。
ール８ａおよび配線溝８ｂにＣｕを充填した後、ＣＭＰ
法を用いて余分な堆積部分を除去することにより、Ｃｕ
からなる埋め込み配線９を形成する。
【００２９】上記した実施の形態１による半導体装置の
製造プロセスでは、デュアルダマシンプロセスにおい
て、配線溝８ｂおよびコンタクトホール８ａを形成する
際に、エッチングプロセスを用いないため、エッチング
による寸法変換差を無くすことができる。その結果、加
工精度のバラツキを有効に防止することができる。ま
た、エッチングプロセスを用いないので、エッチングス
トッパー膜の成膜および加工工程も不要となり、その結
果、工程削減により製造プロセスを簡略化することがで
きるとともに、製造コストを低減することができる。
製造プロセスでは、デュアルダマシンプロセスにおい
て、配線溝８ｂおよびコンタクトホール８ａを形成する
際に、エッチングプロセスを用いないため、エッチング
による寸法変換差を無くすことができる。その結果、加
工精度のバラツキを有効に防止することができる。ま
た、エッチングプロセスを用いないので、エッチングス
トッパー膜の成膜および加工工程も不要となり、その結
果、工程削減により製造プロセスを簡略化することがで
きるとともに、製造コストを低減することができる。
【００３０】また、従来のエッチングストッパー膜とし
てのシリコン窒化膜１０４（図２０参照）は、誘電率が
高いので、層間絶縁膜全体の誘電率を増加させる原因と
なり、そのため、配線間容量が増加して信号遅延などの
問題が発生していた。これに対して、実施の形態１で
は、エッチングストッパー膜を必要としないので、上記
したようなエッチングストッパー膜として高い誘電率の
膜を使用する場合に発生する問題点を有効に防止するこ
とができる。
てのシリコン窒化膜１０４（図２０参照）は、誘電率が
高いので、層間絶縁膜全体の誘電率を増加させる原因と
なり、そのため、配線間容量が増加して信号遅延などの
問題が発生していた。これに対して、実施の形態１で
は、エッチングストッパー膜を必要としないので、上記
したようなエッチングストッパー膜として高い誘電率の
膜を使用する場合に発生する問題点を有効に防止するこ
とができる。
【００３１】また、上記実施の形態１では、絶縁膜４お
よび７をＳＯＧ膜などの塗布材料によって形成すること
により、比較的低温で絶縁膜４および７を形成すること
ができるので、レジスト膜３および６の耐熱性が低い場
合でも問題とならない。
よび７をＳＯＧ膜などの塗布材料によって形成すること
により、比較的低温で絶縁膜４および７を形成すること
ができるので、レジスト膜３および６の耐熱性が低い場
合でも問題とならない。
【００３２】（実施の形態２）図８〜図１５は、本発明
の実施の形態２によるデュアルダマシンプロセスを用い
た半導体装置の製造方法を示す断面図である。図８〜図
１５を参照して、以下に実施の形態２による半導体装置
の製造プロセスについて説明する。
の実施の形態２によるデュアルダマシンプロセスを用い
た半導体装置の製造方法を示す断面図である。図８〜図
１５を参照して、以下に実施の形態２による半導体装置
の製造プロセスについて説明する。
【００３３】まず、この実施の形態２では、図９に示す
工程以外の図８および図１０〜図１５に示す工程は、図
１〜図７に示した実施の形態１の工程と同様の工程を用
いる。したがって、実施の形態２による製造プロセスの
基本的な部分は、実施の形態１による製造プロセスと同
様である。
工程以外の図８および図１０〜図１５に示す工程は、図
１〜図７に示した実施の形態１の工程と同様の工程を用
いる。したがって、実施の形態２による製造プロセスの
基本的な部分は、実施の形態１による製造プロセスと同
様である。
【００３４】さらに、この実施の形態２では、上記した
実施の形態１と異なり、図９に示す工程において、レジ
スト膜３に不純物をイオン注入することにより、硬化さ
れたレジスト膜３ａを形成する。より詳細には、レジス
ト膜３に不純物をイオン注入することにより、レジスト
膜３の主鎖が切れてダイヤモンド構造になり、その結
果、硬化されたレジスト膜３ａが形成される。
実施の形態１と異なり、図９に示す工程において、レジ
スト膜３に不純物をイオン注入することにより、硬化さ
れたレジスト膜３ａを形成する。より詳細には、レジス
ト膜３に不純物をイオン注入することにより、レジスト
膜３の主鎖が切れてダイヤモンド構造になり、その結
果、硬化されたレジスト膜３ａが形成される。
【００３５】レジスト膜３に注入するイオンとしては、
ホウ素、窒素などの質量の比較的小さい（軽い）イオン
が好ましい。これは、軽いイオンの方が、深くまで注入
することができるからである。このイオン注入は、たと
えば、窒素イオン（Ｎ＋）を注入する場合は、注入エネ
ルギーが４０ＫｅＶ〜１００ＫｅＶ程度、ドーズ量が１
×１０１５ｉｏｎｓ／ｃｍ−２程度以上の条件下で行
う。また、ホウ素イオン（Ｂ＋）を注入する場合は、注
入エネルギーが３０ＫｅＶ〜８０ＫｅＶ程度、ドーズ量
が１×１０１５ｉｏｎｓ／ｃｍ−２程度以上の条件下で
行う。
ホウ素、窒素などの質量の比較的小さい（軽い）イオン
が好ましい。これは、軽いイオンの方が、深くまで注入
することができるからである。このイオン注入は、たと
えば、窒素イオン（Ｎ＋）を注入する場合は、注入エネ
ルギーが４０ＫｅＶ〜１００ＫｅＶ程度、ドーズ量が１
×１０１５ｉｏｎｓ／ｃｍ−２程度以上の条件下で行
う。また、ホウ素イオン（Ｂ＋）を注入する場合は、注
入エネルギーが３０ＫｅＶ〜８０ＫｅＶ程度、ドーズ量
が１×１０１５ｉｏｎｓ／ｃｍ−２程度以上の条件下で
行う。
【００３６】この窒素またはホウ素のイオン注入によっ
て、レジスト膜３ａの膜厚のほぼ全領域にイオンが導入
され、ほぼ全領域が硬化される。
て、レジスト膜３ａの膜厚のほぼ全領域にイオンが導入
され、ほぼ全領域が硬化される。
【００３７】実施の形態２による半導体装置の製造方法
では、上記のように、レジスト膜３に窒素またはホウ素
をイオン注入することにより、硬化されたレジスト膜３
ａが形成されるので、レジスト膜３ａの機械的強度を向
上させることができる。その結果、絶縁膜４の形成時に
レジスト膜３ａが倒れるのを有効に防止することができ
る。また、レジスト膜３ａに窒素またはホウ素をイオン
注入することにより、レジスト膜３ａの耐熱性も向上さ
せることができる。それにより、後の工程において高温
のプロセスを採用することが可能となり、その結果、プ
ロセスマージン（プロセスの許容度）を大きくすること
ができる。
では、上記のように、レジスト膜３に窒素またはホウ素
をイオン注入することにより、硬化されたレジスト膜３
ａが形成されるので、レジスト膜３ａの機械的強度を向
上させることができる。その結果、絶縁膜４の形成時に
レジスト膜３ａが倒れるのを有効に防止することができ
る。また、レジスト膜３ａに窒素またはホウ素をイオン
注入することにより、レジスト膜３ａの耐熱性も向上さ
せることができる。それにより、後の工程において高温
のプロセスを採用することが可能となり、その結果、プ
ロセスマージン（プロセスの許容度）を大きくすること
ができる。
【００３８】また、実施の形態２では、図９に示した工
程以外は、実施の形態１と同様の製造プロセスを用いて
いるので、上記した実施の形態１と同様の作用・効果も
得ることができる。
程以外は、実施の形態１と同様の製造プロセスを用いて
いるので、上記した実施の形態１と同様の作用・効果も
得ることができる。
【００３９】なお、今回開示された実施の形態は、すべ
ての点で例示であって制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施の形態の
説明ではなく特許請求の範囲によって示され、さらに特
許請求の範囲と均等の意味および範囲内でのすべての変
更が含まれる。
ての点で例示であって制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施の形態の
説明ではなく特許請求の範囲によって示され、さらに特
許請求の範囲と均等の意味および範囲内でのすべての変
更が含まれる。
【００４０】（１）たとえば、上記実施の形態では、本
発明をデュアルダマシンプロセスに適用した例を示した
が、本発明はこれに限らず、通常のダマシンプロセスに
も適用可能である。
発明をデュアルダマシンプロセスに適用した例を示した
が、本発明はこれに限らず、通常のダマシンプロセスに
も適用可能である。
【００４１】（２）また、上記実施の形態では、絶縁膜
４および７をＳＯＧ膜などの塗布材料によって形成した
が、本発明はこれに限らず、たとえば、ＣＶＤ法によっ
て絶縁膜を堆積した後エッチバックすることにより形成
することも可能である。
４および７をＳＯＧ膜などの塗布材料によって形成した
が、本発明はこれに限らず、たとえば、ＣＶＤ法によっ
て絶縁膜を堆積した後エッチバックすることにより形成
することも可能である。
【００４２】（３）また、上記実施の形態２では、イオ
ン注入する不純物としてホウ素および窒素を示したが、
本発明はこれに限らず、硬化されたレジスト膜３ａを形
成できるものであれば、これら以外の不純物でもよい。
ン注入する不純物としてホウ素および窒素を示したが、
本発明はこれに限らず、硬化されたレジスト膜３ａを形
成できるものであれば、これら以外の不純物でもよい。
【００４３】具体的には、不活性ガスイオン（アルゴ
ン、ヘリウムイオン、ネオンイオン、クリプトンイオ
ン、キセノンイオン、ラドンイオン）を用いてもよい。
不活性ガスは、レジスト膜３ａと反応しないので、イオ
ン注入によって悪影響が生じるおそれがないという利点
がある。
ン、ヘリウムイオン、ネオンイオン、クリプトンイオ
ン、キセノンイオン、ラドンイオン）を用いてもよい。
不活性ガスは、レジスト膜３ａと反応しないので、イオ
ン注入によって悪影響が生じるおそれがないという利点
がある。
【００４４】また、ホウ素および窒素以外のＩＩＩｂ，
ＩＶｂ，Ｖｂ，ＶＩｂ，ＶＩＩｂの各族の元素単体イオ
ンおよびそれらの化合物イオンを用いてもよい。特に、
酸素、アルミ、イオウ、フッ素、塩素、ガリウム、ゲル
マニウム、砒素、セレン、臭素、アンチモン、ヨウ素、
インジウム、スズ、テルル、鉛、ビスマスの元素単体イ
オンおよびそれらの化合物イオンを用いてもよい。
ＩＶｂ，Ｖｂ，ＶＩｂ，ＶＩＩｂの各族の元素単体イオ
ンおよびそれらの化合物イオンを用いてもよい。特に、
酸素、アルミ、イオウ、フッ素、塩素、ガリウム、ゲル
マニウム、砒素、セレン、臭素、アンチモン、ヨウ素、
インジウム、スズ、テルル、鉛、ビスマスの元素単体イ
オンおよびそれらの化合物イオンを用いてもよい。
【００４５】また、チタン、バナジウム、ニオブ、ハフ
ニウム、タンタルなどのＩＶａ族、Ｖａ族の元素単体イ
オンおよびそれらの化合物イオンを用いてもよい。
ニウム、タンタルなどのＩＶａ族、Ｖａ族の元素単体イ
オンおよびそれらの化合物イオンを用いてもよい。
【００４６】また、上記の各イオンを複数種類組み合わ
せて用いてもよい。さらに、イオンに限らず、硬化され
たレジスト膜３ａを形成できるものであれば、原子、分
子または粒子であってもよい。本発明では、これらを総
称して不純物という。
せて用いてもよい。さらに、イオンに限らず、硬化され
たレジスト膜３ａを形成できるものであれば、原子、分
子または粒子であってもよい。本発明では、これらを総
称して不純物という。
【００４７】（４）また、上記実施の形態２では、イオ
ン注入によってすべての部分を硬化したレジスト膜３ａ
を形成するようにしたが、本発明はこれに限らず、イオ
ン注入条件を調節することによって、表面部分のみを硬
化したレジスト膜３ａを形成しても同様の効果を得るこ
とができる。
ン注入によってすべての部分を硬化したレジスト膜３ａ
を形成するようにしたが、本発明はこれに限らず、イオ
ン注入条件を調節することによって、表面部分のみを硬
化したレジスト膜３ａを形成しても同様の効果を得るこ
とができる。
【００４８】（５）また、上記実施の形態２では、コン
タクトホールに対応するレジスト膜３に不純物をイオン
注入して硬化されたレジスト膜３ａを形成したが、本発
明はこれに限らず、配線溝に対応するレジスト膜６に対
しても不純物をイオン注入することによりレジスト膜６
を硬化するようにしてもよい。
タクトホールに対応するレジスト膜３に不純物をイオン
注入して硬化されたレジスト膜３ａを形成したが、本発
明はこれに限らず、配線溝に対応するレジスト膜６に対
しても不純物をイオン注入することによりレジスト膜６
を硬化するようにしてもよい。
【００４９】（６）また、上記実施の形態では、埋め込
み配線９は、Ｃｕによって形成したが、本発明はこれに
限らず、アルミ、金、銀、シリサイド、高融点金属、ド
ープトポリシリコン、窒化チタン（ＴｉＮ）、タングス
テンチタン（ＴｉＷ）またはそれらの積層構造であって
もよい。
み配線９は、Ｃｕによって形成したが、本発明はこれに
限らず、アルミ、金、銀、シリサイド、高融点金属、ド
ープトポリシリコン、窒化チタン（ＴｉＮ）、タングス
テンチタン（ＴｉＷ）またはそれらの積層構造であって
もよい。
【００５０】（７）上記実施の形態では、単結晶シリコ
ン基板１上に形成した半導体装置の製造方法についての
適用例を示したが、本発明はこれに限らず、絶縁基板上
に形成された半導体装置の製造方法について適用しても
同様の効果を得ることができる。
ン基板１上に形成した半導体装置の製造方法についての
適用例を示したが、本発明はこれに限らず、絶縁基板上
に形成された半導体装置の製造方法について適用しても
同様の効果を得ることができる。
【００５１】（８）なお、上記した実施の形態におい
て、コンタクトホールとビアホールとは同義である。
て、コンタクトホールとビアホールとは同義である。
【００５２】
【発明の効果】以上のように、本発明によれば、エッチ
ング工程を省略することにより寸法変換差を無くすこと
ができるとともに製造プロセスを簡略化することが可能
な半導体装置の製造方法を提供することができる。
ング工程を省略することにより寸法変換差を無くすこと
ができるとともに製造プロセスを簡略化することが可能
な半導体装置の製造方法を提供することができる。
【図１】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図２】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図３】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図４】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図５】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図６】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図７】本発明の実施の形態１による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図８】本発明の実施の形態２による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図９】本発明の実施の形態２による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１０】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１１】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１２】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１３】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１４】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１５】本発明の実施の形態２による半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１６】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図１７】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図１８】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図１９】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２０】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２１】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２２】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
１ 単結晶シリコン基板 ２ 配線層 ３，６ レジスト膜 ３ａ レジスト膜（イオン注入されたレジスト膜） ４，７ 絶縁膜 ８ａ コンタクトホール（ビアホール） ８ｂ 配線溝 ９ 埋め込み配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 BB02 BB04 BB08 BB09 BB13 BB14 BB18 BB19 BB30 BB40 DD06 DD19 HH20 5F033 HH04 HH08 HH11 HH13 HH14 HH17 HH23 HH25 HH33 JJ04 JJ08 JJ11 JJ13 JJ14 JJ17 JJ23 JJ25 JJ33 LL04 MM01 MM02 QQ09 QQ31 QQ37 QQ48 QQ57 QQ61 QQ62 QQ63 QQ64 QQ65 RR09 SS11 SS22 XX24 XX27 XX33 XX34
Claims (5)
- 【請求項１】 開口部形成領域に、ダミー膜を形成する
工程と、 前記ダミー膜が形成された領域以外の領域に、絶縁膜を
形成する工程と、 前記ダミー膜を除去することにより、前記絶縁膜に開口
部を形成する工程とを備えた、半導体装置の製造方法。 - 【請求項２】 開口部形成領域に、第１レジスト膜を形
成する工程と、 前記第１レジスト膜が形成された領域以外の領域に、絶
縁膜を形成する工程と、 前記第１レジスト膜を除去することにより、前記絶縁膜
に開口部を形成する工程とを備えた、半導体装置の製造
方法。 - 【請求項３】 コンタクトホール形成領域に、第１レジ
スト膜を形成する工程と、 前記第１レジスト膜が形成された領域以外の領域に、第
１絶縁膜を形成する工程と、 前記第１レジスト膜の上の、配線溝形成領域に、第２レ
ジスト膜を形成する工程と、 前記第１絶縁膜の上の、前記第２レジスト膜が形成され
た領域以外の領域に、第２絶縁膜を形成する工程と、 前記第１レジスト膜および前記第２レジスト膜を除去す
ることにより、コンタクトホールと配線溝とを形成する
工程とを備えた、半導体装置の製造方法。 - 【請求項４】 前記コンタクトホールおよび前記配線溝
に充填するように埋め込み配線を形成する工程をさらに
備える、請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記第１レジスト膜を形成する工程は、
前記第１レジスト膜形成後に、前記第１レジスト膜に不
純物を導入する工程を含む、請求項２〜４のいずれかに
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25243499A JP2001077194A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25243499A JP2001077194A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077194A true JP2001077194A (ja) | 2001-03-23 |
Family
ID=17237327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25243499A Pending JP2001077194A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077194A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732351B2 (en) | 2006-09-21 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and laser processing apparatus |
| US7767595B2 (en) | 2006-10-26 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| WO2011149029A1 (ja) * | 2010-05-28 | 2011-12-01 | Jsr株式会社 | 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料 |
-
1999
- 1999-09-07 JP JP25243499A patent/JP2001077194A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732351B2 (en) | 2006-09-21 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and laser processing apparatus |
| US8372762B2 (en) | 2006-09-21 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and laser processing apparatus |
| US7767595B2 (en) | 2006-10-26 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| WO2011149029A1 (ja) * | 2010-05-28 | 2011-12-01 | Jsr株式会社 | 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料 |
| US20130084394A1 (en) * | 2010-05-28 | 2013-04-04 | Jsr Corporation | Insulation pattern-forming method and insulation pattern-forming material |
| TWI450318B (zh) * | 2010-05-28 | 2014-08-21 | Jsr Corp | The forming method of the insulating pattern and the forming material of the insulative pattern for the mosaic process |
| US9126231B2 (en) | 2010-05-28 | 2015-09-08 | Jsr Corporation | Insulation pattern-forming method and insulation pattern-forming material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| CN100454500C (zh) | 形成半导体结构的方法 | |
| JP2964230B2 (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JP3024092B2 (ja) | 改善された半導体の接触部構造形成方法 | |
| KR100469913B1 (ko) | 반도체소자의 제조방법 | |
| US4780394A (en) | Photosensitive semiconductor device and a method of manufacturing such a device | |
| JP2001077194A (ja) | 半導体装置の製造方法 | |
| US6413846B1 (en) | Contact each methodology and integration scheme | |
| JP2006041339A (ja) | Ｃｍｏｓ集積回路 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH06140519A (ja) | 半導体装置及びその製造方法 | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| JP3245124B2 (ja) | 垂直ゲート側壁を有する電界効果トランジスタおよびその製造方法 | |
| JP2001053149A (ja) | 半導体装置 | |
| JPH10326864A (ja) | アナログ半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| KR100340859B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| KR100223935B1 (ko) | 반도체소자 제조방법 | |
| JPH11145405A (ja) | 半導体装置及びその製造方法 | |
| JP4599603B2 (ja) | トランジスタの製造方法 |