JP2001074983A - 光部品実装用基板及びそれを用いた光モジュール - Google Patents

Abstract

(57)【要約】 【課題】 光半導体素子の駆動用電気信号が高周波であ
っても、好適に対応が可能で、しかも光半導体素子を高
精度に配設できるとともに、性能及び信頼性に非常に優
れた光部品実装用基板及びそれを用いた光モジュールを
提供すること。 【解決手段】 段差を形成した基板１の高位置に光半導
体素子を配設するとともに、基板１の低位置に高位置と
同一高さまで基板１より誘電正接の小さな絶縁層２、５
を設け、絶縁層２上に光半導体素子の駆動用導体パター
ン７、９が配設されている光部品実装用基板Ｓとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に光ファイ
バや光導波路等の光導波体、及び発光素子や受光素子等
の光素子を配置して、これら光部品を精度よく光学的に
結合させることが可能な光デバイス実装用基板及びそれ
を用いた光モジュールに関する。

【０００２】

【従来の技術】近年、ＣＡＴＶや公衆通信の分野におい
て、光ファイバー通信の実用化がはじまっている。従来
より、高速で高信頼性の光モジュールが同軸型あるいは
Ｄｕａｌ−ｉｎｌｉｎｅ型と呼ばれるモジュール構造で
実現されており、これらは主に幹線系と呼ばれる領域で
既に実用化されている。

【０００３】これに対し最近では、シリコンサブ基板
（パッケージ内に載置されるサブマウント、Ｓｉプラッ
トフォームともいう）上で、光素子とファイバとを機械
的精度のみで高精度に位置決め実装する技術を用いた光
モジュールが盛んに開発されており、主に加入者系と呼
ばれる領域での実用化が目標とされ、小型化，低背化，
低価格化等の要求がなされている。また、その一方で、
広帯域化が重要な課題となっており、高周波化に対応し
た光部品実装用基板の実現が望まれている。

【０００４】従来より、基板上に作製する光半導体素子
の実装用（位置合わせ用）マーカーは、光ファイバ搭載
用のＶ溝と同時に作製することがある。例えば、図６に
示すように、基板３１に異方性エッチングで形成された
Ｖ溝マーカー３２が、光ファイバ搭載用のＶ溝３３と同
一マスクにてフォトリソグラフィ用のパターンを形成す
るので、Ｖ溝マーカー３２と光ファイバ搭載用のＶ溝３
３との相対位置精度はフォトマスクの精度で決定され、
位置ずれはほとんど生じない。なお、図中３４は光半導
体素子の実装用電極３４である。

【０００５】また、図７に示すように、光ファイバ搭載
用のＶ溝３３を形成するためのパターン、光半導体素子
の実装用電極３４と光半導体素子の駆動用電極３６を形
成するためのパターン、及びマーカー３５を形成するた
めのパターンを同時に作製する、いわゆる自己整合マー
カー３６を形成することも知られている。

【０００６】

【発明が解決しようとする課題】しかしながら、図６及
び図７に示す光モジュール用基板では、光半導体素子の
駆動用電気信号が高周波であると、シリコン単結晶等の
基板では大きな誘電正接のため高周波域で誘電体損失が
増大し、光モジュールの特性が劣化するという問題が生
じる。

【０００７】さらに、図６に示したＶ溝マーカーの場
合、Ｖ溝マーカーの形状は異方性エッチングにより作製
することが一般的であるので、平面でのマスク形状が円
形であっても、面の選択エッチングにより平面が特定な
四角形状にエッチングされ、その形状が限定される。ま
た、実装精度を上げるために複数のＶ溝マーカーの組み
合わせで、光半導体素子の実装用マーカーを形成するこ
とも考えられるが、複数の実装用マーカーを組み合わせ
ると実装用マーカー部全体としては大きなものとなる。
そのため、実装時に実装精度を上げるのに、実装用マー
カー全体を拡大して観察することが困難になる。

【０００８】そこで、本発明では、光半導体素子の駆動
用電気信号が高周波であっても、好適に対応が可能で、
しかも光半導体素子を高精度に配設できるとともに、性
能及び信頼性に非常に優れた光部品実装用基板及びそれ
を用いた光モジュールを提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成する本発
明の光部品実装用基板は、段差を形成した基板の高位置
に光半導体素子を配設するとともに、基板の低位置に高
位置と同一高さまで前記基板より誘電正接の小さな絶縁
層を設け、該絶縁層上に前記光半導体素子の駆動用導体
パターンが配設されている。

【００１０】また、段差が基板の異方性エッチングによ
り形成されていることを特徴とする。また、絶縁層は高
位置にも形成され、該絶縁層に形成された開口部でもっ
て光半導体素子の位置合わせを行うようにしたことを特
徴とする。なお、この高位置にも形成される絶縁層は低
位置に形成される絶縁層と同一材質でも異なる材質でも
よいものとする。

【００１１】さらに、本発明の光モジュールは、上記光
部品実装用基板上に、光半導体素子に光接続させる光導
波体を配設して成る光モジュール。

【００１２】

【発明の実施の形態】以下に、本発明の実施形態につい
て詳細に説明する。

【００１３】図１に示すように、本発明による光部品実
装用基板Ｓにおいては、段差を形成した基板１の高位置
に、半導体レーザ等の発光素子やそのモニター用の受光
素子などの光半導体素子（不図示）が搭載される。ま
た、基板１の低位置に上記高位置と同一高さまで基板１
より誘電正接の小さな絶縁膜（絶縁層）２，５を設け、
この厚い方の絶縁膜２上にまで光半導体素子に接続され
る駆動用導体パターン７，９が配設されている。

【００１４】ここで、上記段差が基板１が異方性エッチ
ングが可能なシリコン単結晶で構成されている場合には
異方性エッチングにより高精度に形成されている。ま
た、薄い方の絶縁膜５に形成された開口部（開口状の位
置合わせマーカー）４でもって光半導体素子の位置合わ
せを行うようにしている。

【００１５】より具体的には、シリコン単結晶等からな
る所定方位（例えば（１００）面）を主面とする基板１
上に、基板１の一主面より所定深さ深くなるように加工
された領域上に形成された絶縁膜２と、光導波体である
後記する光ファイバを配設させるＶ溝３と、このＶ溝３
に対して位置決めされた実装用マーカー４と、基板１上
面の段差領域を除く基板全体に形成した絶縁膜５上に作
製された実装用マーカー４に基づき配設させる光半導体
素子の駆動用導体パターン（６：発光素子の搭載用電極
パターン、７ａ〜７ｃ：発光素子の駆動用電極パター
ン、８：モニター用受光素子の搭載用電極パターン、９
ａ〜９ｃ：モニター用受光素子の駆動用電極パターン）
とが形成されている。図中、１０は発光素子の搭載用電
極パターンやモニター用受光素子の搭載用電極パターン
上に形成された半田パターンである。

【００１６】そして、上記駆動用導体パターンが基板１
上に形成された、段差領域に形成した絶縁膜２に、及び
基板１上面の段差領域を除く基板全体に形成した絶縁膜
５の両方の表面に配設されており、絶縁膜５に実装用マ
ーカー４が形成されている。

【００１７】この基板１の一主面より所定深さ深くなる
よう加工された領域上に形成された絶縁膜２は、１μｍ
以上の厚みに形成されている。この段差領域に絶縁膜２
を成膜後、上記実装用マーカー４の開口部とＶ溝３の形
成用パターンを同時に形成する。基板１をエッチング加
工する理由は、基板１表面に直接絶縁膜２を形成すると
基板１及び絶縁膜２に大きな応力がかかり、基板１が変
形したり絶縁膜２にクラックが入る等の不具合が生じて
しまうからである。

【００１８】すなわち、絶縁膜２が形成される領域を基
板１の一主面より基板の厚みに対し１０００分の１以上
の深さになるように加工し、且つ膜厚が基板１の厚みに
対し１０００分の１以上の絶縁膜２を形成し、基板１の
一主面と絶縁膜２の表面とが同一面内にあるようにす
る。例えば、１ｍｍ厚の基板において、絶縁膜が形成さ
れる基板の深さを１μｍ未満にすると、絶縁膜の厚みが
１μｍ未満となり電界が基板に吸収され誘電体損失が大
きくなる。また、絶縁膜が形成される深さを５００μｍ
以上（基板の厚みに対し２分の１以上）にすると、基板
がもろくなり割れやすくなる。このため、絶縁膜の膜厚
は好ましくは５μｍ以上３００μｍ以下が良く、特に１
０μｍ以上６０μｍ以下が望ましい。絶縁膜が形成され
る領域の深さが５μｍのとき基板の反りは３μｍ以下、
絶縁膜が形成される領域の深さが１００μｍのとき基板
の反りは７０μｍ以下であった。さらに、基板の一主面
が平坦であることから電極の配線設計の自由度が大きく
なり、インピーダンス整合がしやすくなり、高周波にお
ける反射波をほとんどなくすことができる。

【００１９】次に、上記光部品実装用基板Ｓの製造方法
について説明する。

【００２０】図２（ａ１）〜（ａ５）及び（ｂ１）〜
（ｂ３）に示すように、最初に基板１の上面にエッチン
グにより１μｍ以上の深さを有する絶縁膜を形成する段
差領域Ｌを作製するため、絶縁膜形成領域作製用のフォ
トマスクによりパターンを形成し、この領域Ｌを等方性
エッチングもしくは異方性エッチングを用いて基板表面
をエッチングにより除去する。

【００２１】その後エッチングされた領域Ｌにプラズマ
ＣＶＤ法、スパッタ法等を用いて段差以上の膜厚の絶縁
膜２を成膜する。次に絶縁膜２が形成される領域Ｌを基
板１の一主面と同一高さになるように超精密表面研磨法
により加工し、基板１の一主面と前記絶縁膜２の表面と
が同一面内にあるように形成する。

【００２２】次に、図３（ａ６）〜（ａ９）及び（ｂ
６）〜（ｂ９）に示すように、基板１表面を熱酸化し、
基板１上面の段差領域Ｌを除く基板全体に形成する絶縁
膜５として熱酸化膜を形成する。その後、光ファイバ搭
載部における熱酸化膜を除去し、光半導体素子の搭載側
だけの熱酸化膜を残す。そして、基板１の上面全体にシ
リコン窒化膜２３を成膜する。さらに、光ファイバ搭載
部にＶ溝形成用パターン２４を、光半導体素子実装部に
光半導体素子の実装用マーカーパターン２５を、それぞ
れ同一のフォトマスクに形成し、このフォトマスクを用
い、これらの領域のみシリコン窒化膜を除去し、高精度
に位置合わせされた実装マーカー４を形成する。

【００２３】次に、光半導体素子の駆動用電極７、９を
前記基板１の上面にエッチングにより１μｍ以上の深さ
を有する段差領域Ｌに形成された絶縁膜２上に形成す
る。次に、シリコン窒化膜２３による保護膜を基板１の
上面全体に成膜する。ここで、厚膜の絶縁膜２は基板１
上面と同一の高さに形成されており段差のない平坦な面
となっている。その結果、シリコン窒化膜２３による保
護膜が厚膜の絶縁膜２のエッジ部等で途切れることなく
保護が可能となる。

【００２４】次に、光ファイバ搭載部のシリコン窒化膜
２５による保護膜を最初に成膜したシリコン窒化膜を残
して除去し、形成した光ファイバ搭載用Ｖ溝形成用パタ
ーン２４を露出させる。

【００２５】シリコン窒化膜２３に形成した光ファイバ
搭載用のＶ溝形成用パターン２４をシリコンのエッチン
グマスクとして、光ファイバ搭載用のＶ溝３を水酸化カ
リウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）、水
酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカ
リ水溶液による異方性エッチングにて精度良く形成す
る。光ファイバ搭載用Ｖ溝３を形成するときに、光半導
体素子の実装用マーカー４をシリコン窒化膜２４による
保護膜にて保護することにより、実装用マーカー４の下
部のシリコンエッチングを防止することが可能となり、
実装用マーカー４の形状を維持することができる。その
結果、実装用マーカー４の形状を光半導体素子の実装時
に実装精度が向上するような複雑な形状を作製すること
ができる。ここで、実装用マーカー４の形状は円形マー
カー、リング状マーカーでもよい。

【００２６】次に、光ファイバ搭載部のシリコン窒化膜
２３と光半導体素子実装部のシリコン窒化膜２５を除去
する。この時、光半導体素子実装部に形成したシリコン
窒化膜は除去しない。

【００２７】次に、図４（ａ１０）〜（ａ１１）及び
（ｂ１０）〜（ｂ１１）に示すように、光半導体素子実
装部に実装用電極パターン６、８及び光半導体素子の駆
動用電極パターン７、９を形成し、光半導体素子の実装
用電極パターン６、８上に光半導体素子の接合用半田１
０を形成する。光半導体素子の駆動用電極パターン７、
９は先に基板１上面と同一の高さに形成された厚膜の絶
縁膜２上と、一部は熱酸化膜５上に形成して光半導体素
子の実装用電極パターン７、９と接続している。最後
に、光ファイバストッパー矩形溝１１を形成する。

【００２８】次に、本発明の光モジュールについて説明
する。光モジュールは、上記製造方法にて得られた光部
品実装用基板ＳのＶ溝３に光ファイバを熱酸化膜５上に
形成された駆動用導体パターンである実装用電極パター
ン６上に半田パターン１０を介して発光素子を、実装用
電極パターン８上に半田パターン１０を介してモニター
用受光素子をそれぞれ配設し、さらにこれら光半導体素
子をボンディングワイヤにより基板１上面と同一の高さ
に形成された厚膜の絶縁膜２上に形成された駆動用電極
パターン７、９に接続させ、発光素子と光ファイバの端
部との光結合を可能としている。

【００２９】このようにして、光半導体素子を高周波駆
動させる際に、基板１上面と同一の高さに形成された厚
膜の絶縁膜２の存在により、駆動用電界が基板に届かな
いようにすることで、損失を極力少なくすることができ
る。厚膜の絶縁膜２と基板１上面の熱酸化膜５の間に段
差がないため、駆動用電極７、９を途切れることなく形
成することが可能となる。また、光導波体搭載用のＶ溝
３と光半導体素子の実装用マーカー４との相対位置ずれ
がなく、光半導体素子を高精度に実装でき、さらに、光
半導体素子の実装時に実装精度が向上するような複雑な
実装用マーカー４を簡便に形成することができ、かつ基
板上面が平坦なため実装用マーカー４の認識も良好にな
る。これにより、光結合効率の優れた光モジュールを構
成するための光部品実装用基板が提供できる。

【００３０】

【実施例】〔実施例１〕以下に、本発明による光半導体
実装用基板の作製方法の実施例について説明する。

【００３１】まず、シリコン単結晶からなる基板上の光
半導体駆動用電極を形成する領域に相当する部分にフォ
トリソグラフィーを用いて深さ５μｍの段差領域を設け
るためのパターンを形成し、シリコン基板面のパターン
をＫＯＨ水溶液（濃度４３重量％、温度６３．５℃）に
よる異方性エッチングにて形成する。

【００３２】次に、その段差領域のみにプラズマＣＶＤ
法を用いて絶縁膜となるＴＥＯＳ（Tetraethoxy Silan
e）を膜厚６μｍ成膜する。そして、ＴＥＯＳの上面を
シリコン基板面と同一の高さにするために、基板上面全
体を精密研磨し絶縁膜のＴＥＯＳの膜厚を５μｍにして
基板表面を平坦にする。次に、熱酸化を行い、シリコン
基板面に膜厚０．１μｍの熱酸化膜を形成する。次に、
光ファイバ搭載用のＶ溝を形成する周辺の熱酸化膜を除
去したのち、基板全面にシリコン窒化膜を膜厚０．１μ
ｍ成膜し、光ファイバー搭載用Ｖ溝パターンと実装用マ
ーカーパターンを形成した。実装用マーカーはシリコン
基板上面の熱酸化膜のある領域に形成した。

【００３３】次に、基板全体にシリコン窒化膜を保護膜
として０．１μｍ成膜し、光ファイバ搭載用Ｖ溝パター
ン周辺のシリコン窒化膜を保護膜の厚さ分の０．１μｍ
除去した。次に残っているシリコン窒化膜に形成した光
ファイバ搭載用Ｖ溝パターンをエッチングマスクとして
シリコンをＫＯＨ（濃度４３重量％、温度６３．５℃）
に漬してよる異方性エッチングを行い、光ファイバ搭載
用Ｖ溝を形成した。次に、光半導体実装用電極と駆動用
電極部及び周辺部に成膜したシリコン窒化膜による保護
膜と光ファイバ搭載用Ｖ溝の形成用エッチングマスクの
シリコン窒化膜を除去した。次に、光半導体実装用及び
駆動用電極をＴｉ／Ｐｔ／Ａｕを０．１μｍ／０．３μ
ｍ／０．３μｍで構成した。なお、上記電極材料は下層
／上層の順で表記している。

【００３４】光半導体実装用電極上に半田（Ａｕ７０重
量％−Ｓｎ３０重量％（厚み約３μｍ））で形成した。
最後に光ファイバストッパー矩形溝をダイシング等によ
り機械加工し切断を行なった。

【００３５】これにより、光半導体素子を高周波駆動さ
せる際に、誘電体損失を極力少なくすることができ、厚
膜の絶縁膜と基板上面の熱酸化膜の間に段差がないため
駆動用電極を途切れることなく形成することが可能とな
り、かつ光ファイバ搭載用のＶ溝と光半導体素子との相
対位置ずれがなく、かつ光半導体素子の実装時に実装精
度が向上するような複雑な形状の実装用マーカーを形成
することができ、なおかつ基板上面が平坦なため複雑な
実装用マーカーでも観察が良好な光部品実装用基板がで
きた。

【００３６】〔実施例２〕以下に、本発明による光部品
実装用基板Ｓを用いた光モジュールの実施例について説
明する図５に示すように、光部品実装用基板Ｓに光ファ
イバ２６を配設させるためにエッチング加工により形成
されたＶ溝３に光ファイバ２６を搭載し、絶縁膜５上に
形成された駆動用導体パターンである実装用電極パター
ン６上に半田パターン（不図示）を介して発光素子２７
を、実装用電極パターン上に半田パターン（不図示）を
介してモニター用受光素子２８を実装用マーカー４を用
いてアライメントしてそれぞれ配設し、さらに、これら
の光半導体素子２７、２８をボンディングワイヤ２９に
より駆動用電極パターン７ｂ、９ｂに接続させ、発光素
子２７と光ファイバ２６との光結合を可能としている。

【００３７】このように基板１上の実装用電極パターン
６に半導体レーザー素子等の光半導体素子２７を搭載す
るだけで精度良く光結合できる、いわゆるパッシブアラ
イメントが実現された光モジュールＭが完成される。な
お、光モジュールＭは蓋体（不図示）を被せて全体を樹
脂モールドするか、もしくは蓋体を被せずに全体を樹脂
モールドするような構成であっても良い。また、光半導
体素子２７、２８は半導体レーザー素子の代わりに、Ｌ
ＥＤ素子やＰＤ素子等の発光素子及び／又は受光素子を
設けても良い。

【００３８】

【発明の効果】以上詳述したように、本発明の光部品実
装用基板によれば、基板及び絶縁層にかかる応力を緩和
し、基板が変形したり絶縁膜にクラックが入る等の不具
合を防ぐことができる。

【００３９】また、基板より誘電正接の小さな絶縁層を
厚く形成し、この上に光半導体素子の駆動用導体パター
ンを形成したことにより、光半導体素子を高周波駆動さ
せる際に、電界が基板側に吸収されにくくなり誘電体損
失が増大することを防止できる。また、駆動用導体パタ
ーンの一部が剥離することがなくなり、断線不良を低減
することができる。さらに、基板上に接地電極を設ける
ことができ、信号源側のインピーダンスを整合させて、
高周波における反射波による信号波形の劣化を極力防止
できる。

【００４０】そして、同一フォトマスクにて光半導体素
子のマーカーと光導波体のＶ溝形成用パターンを形成す
ることができるので、光半導体素子の実装時に実装精度
が向上するような複雑なマーカーを形成しやすく、マー
カーとＶ溝との位置を高精度に合わせることができ、加
えて、そのマーカーの観察も良好になる。ひいては、光
半導体素子と光導波体の光結合効率の高い光モジュール
を提供できる。

【図面の簡単な説明】

【図１】本発明の光部品実装用基板の一実施形態を模式
的に説明する図であり、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ’線断面図である。

【図２】本発明の光部品実装用基板の製造工程の一例を
模式的に説明する工程図であり、（ａ１）〜（ａ５）は
側面図、（ｂ１）〜（ｂ３）は平面図である。

【図３】本発明の光部品実装用基板の製造工程の一例を
模式的に説明する工程図であり、（ａ６）〜（ａ９）は
側面図、（ｂ６）〜（ｂ９）は平面図である。

【図４】本発明の光部品実装用基板の製造工程の一例を
模式的に説明する工程図であり、（ａ１０）〜（ａ１
１）は側面図、（ｂ１０）〜（ｂ１１）は平面図であ
る。

【図５】本発明の光部品実装用基板を用いた光モジュー
ルの一実施形態を模式的に示す斜視図である。

【図６】従来の光部品実装用基板を模式的に示す平面図
である。

【図７】従来の他の光部品実装用基板を模式的に示す平
面図である。

【符号の説明】

１：基板 ２、５：絶縁膜（絶縁層） ３：Ｖ溝 ４：実装用マーカー ６：発光素子の搭載用電極パターン ７（７ａ〜７ｃ）：発光素子の駆動用電極パターン ８：モニター用受光素子の搭載用電極パターン ９（９ａ〜９ｃ）：モニター用受光素子の駆動用電極パ
ターン １０：半田パターン １１：光ファイバストッパー矩形溝 Ｓ：光部品実装用基板 Ｍ：光モジュール

Claims (4)

【特許請求の範囲】
1. 【請求項１】 段差を形成した基板の高位置に光半導体
   素子を配設するとともに、前記基板の低位置に前記高位
   置と同一高さまで前記基板より誘電正接の小さな絶縁層
   を設け、該絶縁層上に前記光半導体素子の駆動用導体パ
   ターンが配設されている光部品実装用基板。
2. 【請求項２】 前記段差が前記基板の異方性エッチング
   により形成されていることを特徴とする請求項１に記載
   の光部品実装用基板。
3. 【請求項３】 前記絶縁層は前記高位置にも形成され、
   該絶縁層に形成された開口部でもって前記光半導体素子
   の位置合わせを行うようにしたことを特徴とする請求項
   １に記載の光部品実装用基板。
4. 【請求項４】 請求項３に記載の光部品実装用基板上
   に、前記光半導体素子に光接続させる光導波体を配設し
   て成る光モジュール。