JP2001066634A - Production of active panel of liquid crystal display device - Google Patents

Production of active panel of liquid crystal display device

Info

Publication number
JP2001066634A
JP2001066634A JP24034499A JP24034499A JP2001066634A JP 2001066634 A JP2001066634 A JP 2001066634A JP 24034499 A JP24034499 A JP 24034499A JP 24034499 A JP24034499 A JP 24034499A JP 2001066634 A JP2001066634 A JP 2001066634A
Authority
JP
Japan
Prior art keywords
film
gate
barrier metal
aluminum
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24034499A
Other languages
Japanese (ja)
Other versions
JP3746924B2 (en
Inventor
Toshihiko Harano
俊彦 原野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Original Assignee
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Kagoshima Ltd, NEC Kagoshima Ltd filed Critical Nippon Electric Kagoshima Ltd
Priority to JP24034499A priority Critical patent/JP3746924B2/en
Publication of JP2001066634A publication Critical patent/JP2001066634A/en
Application granted granted Critical
Publication of JP3746924B2 publication Critical patent/JP3746924B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the corrosion resistance of gate lines or the like including an aluminum(Al) film of the active panel of a liquid crystal display device. SOLUTION: This liquid crystal display device is produced by successively depositing a first barrier metal and an Al film 2 on a substrate 1, patterning the Al film 2, depositing a second barrier metal 6, patterning the first barrier metal 2 and second barrier metal 6 to form the lines, and then treating with warm water to form an Al hydroxide film 70 in the void 60 of the second barrier metal 6. Thus, the corrosion resistance of the line can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置アクテ
ィブパネルの製造方法に関し、特にアクティブパネルの
アルミニウムやアルミニウム合金を含むゲート配線の形
成方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing an active panel of a liquid crystal display device, and more particularly to a method for forming a gate wiring containing aluminum or an aluminum alloy of the active panel.

【0002】[0002]

【従来の技術】近年、薄型、軽量でありながら高画質を
得られ且つ低消費電力であることから、ラップトップ型
コンピュータや各種携帯機器等のディスプレイに、アク
ティブマトリクス型液晶表示装置が広く使用されるよう
になっている。この様なアクティブマトリクス型液晶表
示装置の駆動素子は、主として薄膜トランジスタ(以
下、TFTという)が用いられ、その高性能化、低価格
化、生産性及び製造歩留まりの向上等の研究開発が活発
に行われている。一方、アクティブマトリクス型液晶表
示装置に関しては、表示画面の大面積化、高精細化、高
開口率化の要求が高まり、TFT型アクティブマトリク
ス基板においては、ゲート配線の長さをより長く、且つ
より細くすることが必要である。しかしゲート配線の延
長化や細線化は、その抵抗、時定数の増大により、ゲー
ト線信号の遅延を招き、良好な液晶駆動を行えなくなる
という問題が生じてしまうために、より抵抗の低い材料
を用いることが重要である。
2. Description of the Related Art In recent years, active matrix type liquid crystal display devices have been widely used for displays such as laptop computers and various portable devices because of being capable of obtaining high image quality and low power consumption while being thin and lightweight. It has become so. The driving element of such an active matrix type liquid crystal display device mainly uses a thin film transistor (hereinafter, referred to as TFT), and research and development for its high performance, low cost, and improvement in productivity and manufacturing yield are actively conducted. Have been done. On the other hand, in the case of an active matrix type liquid crystal display device, there is a growing demand for a display screen having a larger area, higher definition, and a higher aperture ratio. It is necessary to make it thin. However, the extension and thinning of the gate line cause a problem that the gate line signal is delayed due to the increase of the resistance and the time constant, which causes a problem that good liquid crystal driving cannot be performed. It is important to use.

【0003】アルミニウム(Al)およびその合金は、
抵抗が低く、安価なためにTFT型アクティブマトリク
ス基板のゲート電極や配線の材料として実用化されるよ
うになった。しかしながらAlやその合金は、比較的取
扱いが難しい金属材料であり、Alの融点に比較して低
温であっても一定温度以上に加熱すると、電極の表面が
荒れて、直径数十n〜数μm、高さ数nm〜数μmの半
球形、円錐形、ドーム状等に結晶成長したAlヒロック
と呼ばれるAlの突起が無数に発生しまう。そしてこの
突起によりゲート絶縁膜が薄くなったり、或いは突起が
ゲート絶縁膜から飛び出すという欠陥を生じ、ゲート電
極やゲート線が、ゲート絶縁膜上方の半導体層やソース
・ドレイン電極と電気的に短絡する問題があった。
[0003] Aluminum (Al) and its alloys are:
Because of its low resistance and low cost, it has come into practical use as a material for a gate electrode and a wiring of a TFT active matrix substrate. However, Al and its alloys are relatively difficult to handle metal materials, and when heated to a certain temperature or more even at a low temperature compared to the melting point of Al, the surface of the electrode becomes rough, and the diameter is several tens n to several μm. An innumerable number of Al protrusions called Al hillocks having a crystal growth of a hemisphere, a cone, a dome, or the like having a height of several nm to several μm are generated. The projection causes a defect such that the gate insulating film is thinned or the projection jumps out of the gate insulating film, and the gate electrode or the gate line is electrically short-circuited with the semiconductor layer or the source / drain electrode above the gate insulating film. There was a problem.

【0004】この問題を解決する方法としてAl配線表
面を陽極酸化する方法があるが工程が複雑になるために
Al配線をCr等の高融点金属で被覆する技術が、特開
平11―133455号公報、特開平10―31943
1号や特開平10―213809号公報等に提案されて
いる。
As a method for solving this problem, there is a method of anodizing the surface of an Al wiring. However, since the process is complicated, a technique of coating the Al wiring with a high melting point metal such as Cr is disclosed in Japanese Patent Application Laid-Open No. H11-133455. And JP-A-10-31943
No. 1 and Japanese Patent Application Laid-Open No. 10-213809.

【0005】図5は特開平10―213809号公報に
開示されている配線形成方法を含むアクティブパネルの
製造方法を工程順に説明するためのパネル要部の断面図
である。図5(a)に示すように、透明ガラスからなる
基板100上にAl、又はAl合金を蒸着し、パターニ
ングしてゲートバス配線101、ゲート電極103及び
ゲートパッド104を形成する。
FIG. 5 is a sectional view of a main part of a panel for explaining a method of manufacturing an active panel including a wiring forming method disclosed in Japanese Patent Application Laid-Open No. Hei 10-213809 in order of steps. As shown in FIG. 5A, Al or an Al alloy is deposited and patterned on a substrate 100 made of transparent glass to form a gate bus wiring 101, a gate electrode 103 and a gate pad 104.

【0006】次いで、ゲートバス配線101、ゲート電
極103及びゲートパッド104が形成されている基板
の全面に、クロム、モリブデン、タンタル等のようなバ
リア金属膜を蒸着しパターニングして第2ゲートバス配
線101a、第2ゲート電極103a及び第2ゲートパ
ッド104aを形成する。前記の第2ゲートバス配線1
01a、第2ゲート電極103a、第2ゲートパッド1
04aは、Al金属表面のヒロックを除去するために形
成するものである。
Next, a barrier metal film such as chromium, molybdenum, tantalum, or the like is deposited and patterned on the entire surface of the substrate on which the gate bus wiring 101, the gate electrode 103, and the gate pad 104 are formed. 101a, a second gate electrode 103a and a second gate pad 104a are formed. The second gate bus wiring 1
01a, second gate electrode 103a, second gate pad 1
04a is formed to remove hillocks on the Al metal surface.

【0007】次いで図5(b)に示すように、酸化シリ
コン、又は窒化シリコンのような絶縁物質を基板の全面
に蒸着してゲート絶縁膜105を形成する。真性半導体
物質及び不純物が添加された半導体物質をゲート絶縁膜
105の表面上に連続に蒸着し、パターニングして、半
導体層106及び不純物半導体層107を形成する。
Next, as shown in FIG. 5B, an insulating material such as silicon oxide or silicon nitride is deposited on the entire surface of the substrate to form a gate insulating film 105. An intrinsic semiconductor material and a semiconductor material to which impurities are added are continuously deposited and patterned on the surface of the gate insulating film 105 to form a semiconductor layer 106 and an impurity semiconductor layer 107.

【0008】次いで、図5(c)に示すように、クロ
ム、又はクロム合金を前記不純物半導体層107を含む
ゲート絶縁膜105上に蒸着し、パターニングしてソー
ス電極108、ドレイン電極109、ソース配線11
0、保持容量電極111及びソースパッド112を形成
する。その後、ソース電極108とドレイン電極109
間の前記不純物半導体層107の露出された部分を除去
する。
Next, as shown in FIG. 5C, chromium or a chromium alloy is vapor-deposited on the gate insulating film 105 including the impurity semiconductor layer 107 and patterned to form a source electrode 108, a drain electrode 109, and a source wiring. 11
0, a storage capacitor electrode 111 and a source pad 112 are formed. After that, the source electrode 108 and the drain electrode 109
The exposed portion of the impurity semiconductor layer 107 between the portions is removed.

【0009】次に、窒化シリコン、又は酸化シリコンの
ような絶縁物質をソース電極108及びドレイン電極1
09を含む基板の全面に蒸着して保護層113を形成す
る。保護層113の一部をパターニングしてドレイン電
極109上にドレインコンタクトホール114を形成
し、ソースパッド112上にソースコンタクトホール1
15を形成する。同時に、ゲートパッド104を覆う保
護層113及びゲート絶縁膜105の一部を除去してゲ
ートコンタクトホール116を形成する。同様にして、
保持容量電極111が形成された部分の保護層113を
除去して保持容量コンタクトホール117を形成する。
Next, an insulating material such as silicon nitride or silicon oxide is applied to the source electrode 108 and the drain electrode 1.
The protective layer 113 is formed by vapor deposition over the entire surface of the substrate including the substrate 09. A part of the protective layer 113 is patterned to form a drain contact hole 114 on the drain electrode 109 and a source contact hole 1 on the source pad 112.
15 are formed. At the same time, the protective layer 113 covering the gate pad 104 and part of the gate insulating film 105 are removed to form a gate contact hole 116. Similarly,
The protective layer 113 at the portion where the storage capacitor electrode 111 is formed is removed to form a storage capacitor contact hole 117.

【0010】最後に、図5(d)に示すように、ITO
(Indium Tin Oxide)を保護層113を含む基板に全面
蒸着し、パターニングして画素電極118を形成する。
画素電極118は、ドレインコンタクトホール114を
通ってドレイン電極109に連結され、また前記保持容
量コンタクトホール117を通って保持容量電極111
に連結されている。同時に、前記ITO物質から形成さ
れるソースパッド連結端子119は、ソースコンタクト
ホール115を通ってソースパッド112に連結されて
いる。同様に、前記ITO物質から形成されるゲートパ
ッド連結端子120は、ゲートコンタクトホール116
を通ってゲートパッド104に連結され液晶表示装置の
アクティブパネルが製造される。
[0010] Finally, as shown in FIG.
(Indium Tin Oxide) is vapor-deposited on the entire surface of the substrate including the protective layer 113 and is patterned to form the pixel electrode 118.
The pixel electrode 118 is connected to the drain electrode 109 through the drain contact hole 114 and the storage capacitor electrode 111 through the storage capacitor contact hole 117.
It is connected to. At the same time, the source pad connection terminal 119 formed of the ITO material is connected to the source pad 112 through the source contact hole 115. Similarly, the gate pad connection terminal 120 formed of the ITO material has a gate contact hole 116.
The active panel of the liquid crystal display device is manufactured by being connected to the gate pad 104 through the gate.

【0011】[0011]

【発明が解決しようとする課題】図5に示した従来の液
晶表示装置のアクティブパネルの製造方法においては、
Al又はAl合金を蒸着してパターニングされた形成さ
れたゲートバス配線102、ゲート電極103及びゲー
トパッド104の表面はクロム等のバリアメタルで被覆
されているためにAlのヒロック発生は防止できるが、
半導体層のチャネルを形成する際にドライエッチングを
行うと、フッ素などのエッチングガスが滲入して、Al
がフッ素ラジカル(F*)と反応してフッ化アルミニウ
ム(AlF3)になる。その後、ITO膜を基板全面に
蒸着後ITO膜をウェットエッチングでパターニングす
る際に次のような不具合が生じていた。即ち、ゲートパ
ッドに接続されたゲート配線(表示していない)表面に
もITO膜が蒸着されるために、ITO膜のパターニン
グの際にゲート配線表面上のITO膜もエッチングする
必要があり、その際にゲート配線の上層のクロム等のバ
リア金属膜にボイドやピンホール等に生じたフッ化アル
ミニウムがITOのエッチング液に溶けて、ゲート配線
材料の下地のAl又はAl合金を侵食してゲート配線の
断線を引き起こすことがあった。尚、本処理方法は、ソ
ース電極108、ドレイン電極109およびドレインコ
ンタクトホール114が同様の構造である場合にも適用
できる。
In the conventional method for manufacturing an active panel of a liquid crystal display device shown in FIG.
Although the surfaces of the gate bus wiring 102, the gate electrode 103, and the gate pad 104 formed by patterning by depositing Al or an Al alloy are covered with a barrier metal such as chromium, the generation of hillocks of Al can be prevented.
When dry etching is performed in forming a channel of a semiconductor layer, an etching gas such as fluorine penetrates, and Al
Reacts with fluorine radicals (F *) to form aluminum fluoride (AlF 3 ). After that, when the ITO film is deposited on the entire surface of the substrate and then the ITO film is patterned by wet etching, the following problems occur. That is, since the ITO film is also deposited on the surface of the gate wiring (not shown) connected to the gate pad, it is necessary to etch the ITO film on the surface of the gate wiring when patterning the ITO film. At the time, aluminum fluoride generated in voids and pinholes in the barrier metal film such as chromium on the upper layer of the gate wiring dissolves in the etching solution of ITO, and erodes Al or Al alloy under the gate wiring material to form the gate wiring. Could cause disconnection. Note that this processing method can be applied to a case where the source electrode 108, the drain electrode 109, and the drain contact hole 114 have the same structure.

【0012】本発明の目的は上記の従来技術の問題点を
解決した液晶表示装置のアクティブパネルの製造方法を
提供することにある。
An object of the present invention is to provide a method for manufacturing an active panel of a liquid crystal display device which solves the above-mentioned problems of the prior art.

【0013】[0013]

【課題を解決するための手段】本発明は、基板上に第1
のバリアメタルとアルミニウム系金属膜を順次堆積した
後、前記アルミニウム系金属膜をパターニングする工程
と、前記パターニングした前記アルミニウム系金属膜の
表面および側面を含む基板上に第2のバリアメタルを堆
積する工程と、前記パターニングした前記アルミニウム
系金属膜の下面を前記第1のバリアメタルと前記アルミ
ニウム系金属膜の上面および側面を前記第2のバリアメ
タルで被覆するように前記第1のバリアメタルと前記第
2のバリアメタルをパターニングして前記第1のバリア
メタル,前記アルミニウム系金属膜および前記第2のバ
リアメタルの多層膜からなるゲートパッド,ゲート電
極、ゲート配線をそれぞれ形成する工程と、ゲート絶縁
膜を前記基板上に堆積した後、該ゲート絶縁膜上にソー
ス電極およびドレイン電極を形成する工程と、前記基板
上に絶縁膜を堆積後、この絶縁膜上に画素電極を形成す
る工程とを含む液晶表示装置のアクティブパネルの製造
方法において、前記ゲートパッド,前記ゲート電極およ
び前記ゲート配線を形成した後、前記ゲート絶縁膜を前
記基板上に堆積する前に、前記ゲートパッド,前記ゲー
ト電極および前記ゲート配線の表面を温水処理すること
を特徴として構成される。
SUMMARY OF THE INVENTION The present invention is directed to a method for forming a first substrate on a substrate.
After sequentially depositing a barrier metal and an aluminum-based metal film, patterning the aluminum-based metal film, and depositing a second barrier metal on a substrate including a surface and side surfaces of the patterned aluminum-based metal film The first barrier metal and the first barrier metal so as to cover a lower surface of the patterned aluminum-based metal film with the first barrier metal and an upper surface and side surfaces of the aluminum-based metal film with the second barrier metal. Patterning a second barrier metal to form a gate pad, a gate electrode, and a gate wiring each comprising a multilayer film of the first barrier metal, the aluminum-based metal film, and the second barrier metal; After depositing a film on the substrate, a source electrode and a drain are formed on the gate insulating film. A method for manufacturing an active panel of a liquid crystal display device, comprising: a step of forming an electrode; and a step of forming a pixel electrode on the insulating film after depositing an insulating film on the substrate. After forming the gate wiring, before depositing the gate insulating film on the substrate, the surface of the gate pad, the gate electrode and the surface of the gate wiring are treated with hot water.

【0014】本発明では、第2のバリアメタル/アルミ
ニウムまたはその合金/第1のバリアメタルの多層配線
(ゲートパッド,ゲート電極およびゲート配線を指す)
をパターニング後、温水処理を施すことにより第2のバ
リアメタルに生じているボイド等の欠陥部から温水がし
み込み、これによってボイド等の欠陥部のアルミニウム
またはアルミニウム合金の表面にAl水酸化膜(Al
(OH)3)を形成し、後工程でのプラズマエッチング
ガス等によるアルミニウムの腐食を防止し、配線の欠陥
を低減することができる。
In the present invention, the second barrier metal / aluminum or its alloy / first barrier metal multilayer wiring (refers to gate pad, gate electrode and gate wiring)
After patterning, hot water seeps from a defect such as a void generated in the second barrier metal by performing a hot water treatment, thereby forming an aluminum hydroxide film (Al) on the aluminum or aluminum alloy surface of the defect such as the void. Al
By forming (OH) 3 ), corrosion of aluminum due to a plasma etching gas or the like in a later step can be prevented, and defects in wiring can be reduced.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1(a)〜図1
(d)は本発明の実施の形態の液晶表示装置のアクティ
ブパネルの製造方法の工程を説明するためのパネル要部
の断面図であり、図2(a)〜図2(d)は図1(d)
に続く工程を説明するための説明パネル要部の断面図で
ある。まず、図1(a)のように、透明ガラス製の基板
1上にアルゴンガスを使用したスパッタリング法により
厚さ150〜200nmのアルミニウム膜(Al膜)3
とクロム(Cr)等の高融点金属からなる厚さ50〜1
00nmの第1のバリアメタル2を順次堆積する。続い
て図1(b)のように、ノボラック樹脂系のフォトレジ
ストをマスク(表示していない)にAl膜3を燐酸+硝
酸+酢酸の混酸水溶液を使用してエッチングし、ゲート
パッド部のAl膜5およびゲート電極部のAl膜4を形
成した後フォトレジストを剥離する。このエッチングで
ゲート配線部のAl膜(表示していない)も同時にパタ
ーニングされる。
Next, embodiments of the present invention will be described in detail with reference to the drawings. 1 (a) to 1
2D is a cross-sectional view of a main part of the panel for describing a process of a method of manufacturing an active panel of the liquid crystal display device according to the embodiment of the present invention, and FIGS. 2A to 2D are FIGS. (D)
It is sectional drawing of the principal part of the description panel for demonstrating the process following. First, as shown in FIG. 1A, an aluminum film (Al film) 3 having a thickness of 150 to 200 nm is formed on a transparent glass substrate 1 by a sputtering method using argon gas.
And a thickness of 50 to 1 made of a high melting point metal such as chromium (Cr)
A first barrier metal 2 of 00 nm is sequentially deposited. Subsequently, as shown in FIG. 1B, the Al film 3 is etched using a novolak resin-based photoresist as a mask (not shown) using a mixed acid aqueous solution of phosphoric acid + nitric acid + acetic acid to form an Al film in the gate pad portion. After forming the film 5 and the Al film 4 of the gate electrode portion, the photoresist is removed. By this etching, the Al film (not shown) of the gate wiring portion is simultaneously patterned.

【0016】次に図1(c)のように、全面にアルゴン
ガスを使用したスパッタリング法により厚さ約100〜
200nmのアルミニウム膜(Al膜)3とクロム(C
r)等の高融点金属の厚さ100〜150nmの第2の
バリアメタル2を堆積した後、ノボラック樹脂系のフォ
トレジスト7のパターンを形成する。
Next, as shown in FIG. 1 (c), the entire surface is formed to a thickness of about 100 to 100 by a sputtering method using argon gas.
200 nm aluminum film (Al film) 3 and chromium (C
After depositing a second barrier metal 2 having a thickness of 100 to 150 nm of a high melting point metal such as r), a pattern of a novolak resin-based photoresist 7 is formed.

【0017】次に図1(d)のように、フォトレジスト
7をマスクに第1のバリアメタル2と第2のバリアメタ
ル6を硝酸第二セリウムアンモニウムと硝酸の混合水溶
液でエッチングしてパターニングした後、フォトレジス
ト7を剥離し、第1のバリアメタル2,Al膜5,第2
のバリアメタル6の多層膜からなる下部ゲートパッド8
と第1のバリアメタル2,Al膜4,第2のバリアメタ
ル6の多層膜からなるゲート電極9を形成する。このエ
ッチングで同時に第1のバリアメタル2,Al膜,第2
のバリアメタル6の多層膜からなゲート配線(表示して
いない)もパターニングされる。
Next, as shown in FIG. 1D, the first barrier metal 2 and the second barrier metal 6 are etched and patterned with a mixed aqueous solution of ceric ammonium nitrate and nitric acid using a photoresist 7 as a mask. Thereafter, the photoresist 7 is removed, and the first barrier metal 2, the Al film 5, the second
Gate pad 8 made of a multilayer film of barrier metal 6
And a gate electrode 9 composed of a multilayer film of a first barrier metal 2, an Al film 4, and a second barrier metal 6. By this etching, the first barrier metal 2, the Al film, the second barrier metal
The gate wiring (not shown) made of the multilayer film of the barrier metal 6 is also patterned.

【0018】次いで、温水に20〜30分間浸漬して、
乾燥する。この温水処理で、図4(a)に示すように、
第2のバリアメタル6にボイド60等が存在する場合、
図4(b)のようにボイド60部の底に露出したAl膜
3表面に温水が浸入してAl膜3表面を水和させ生成し
たAl水酸化膜70でボイド60部を充填する。このA
l水酸化膜70は、ボイド60部の後工程におけるエッ
チングガスに対する保護作用があり、Al膜のエッチン
グガスのよるエッチングを防止できる。また、ボイド6
0部でのAl膜3の水和反応がAl膜3の底部に進行し
ても下地に第1のバリアメタル2が存在するためにAl
膜3の剥離は防止される。なお、温度が50℃を超える
とAl膜の溶解速度が急激に増加するために上記の温水
処理の好ましい温度は30〜50℃である。温水の酸性
度(PH)が5よりも小さくなるか、または8を超える
とAl膜の溶解速度が増加するので温水のPHは5〜8
の範囲にコントロールされる。
Then, immersed in warm water for 20 to 30 minutes,
dry. In this warm water treatment, as shown in FIG.
When the void 60 or the like exists in the second barrier metal 6,
As shown in FIG. 4B, hot water enters the surface of the Al film 3 exposed at the bottom of the void 60 to fill the void 60 with the Al hydroxide film 70 generated by hydrating the surface of the Al film 3. This A
The 1-hydroxide film 70 has a protective effect on the etching gas in the post-process of the void 60, and can prevent the Al film from being etched by the etching gas. In addition, void 6
Even if the hydration reaction of the Al film 3 proceeds to the bottom of the Al film 3 in the 0 part, since the first barrier metal 2 exists on the base,
Peeling of the film 3 is prevented. When the temperature exceeds 50 ° C., the dissolution rate of the Al film rapidly increases, so the preferred temperature of the above-mentioned hot water treatment is 30 to 50 ° C. If the acidity (PH) of the hot water is less than 5 or more than 8, the dissolution rate of the Al film increases, so that the pH of the hot water is 5 to 8
Is controlled within the range.

【0019】上記の温水処理後、図2(a)のように、
基板全面に窒化シリコン膜(SiN x)または酸化シリ
コン膜(SiO2)からなる厚さ100〜300nmの
ゲート絶縁膜10を堆積した後、アモルファスシリコン
膜からなる厚さ20〜300nmの半導体膜11、燐等
の不純物をドープしたアモルファスシリコンからなる厚
さ20〜100nmの不純物半導体膜12を順次堆積
し、さらにAl膜やCr等の導電膜13を堆積する。
After the above hot water treatment, as shown in FIG.
Silicon nitride film (SiN) x) Or silicon oxide
Con film (SiOTwo) Having a thickness of 100 to 300 nm
After depositing the gate insulating film 10, the amorphous silicon
20-300 nm thick semiconductor film 11 made of a film, phosphorus, etc.
Made of amorphous silicon doped with various impurities
20 to 100 nm of impurity semiconductor film 12 is sequentially deposited
Then, a conductive film 13 such as an Al film or Cr is deposited.

【0020】次いで、図2(b)のように、フォトリソ
グラフィ技術により導電膜13と不純物半導体膜12を
エッチングしてパターニングし、ソース電極14とドレ
イン電極15を形成する。その後フッ素ガスを用いたプ
ラズマエッチングにより、半導体層にチャネルを形成す
る。この工程において、図3に示したようにゲート配線
50は露出しているが、ゲート配線の第2のバリアメタ
ル6にボイド等の欠陥があっても上記の温水処理で欠陥
部はAl水酸化膜で保護されているために、プラズマガ
スで内部のAl膜が侵食されることは防止される。尚、
本処理方法は、ソース電極、ドレイン電極およびドレイ
ンコンタクトホールが同様の構造である場合にも適用で
きる。
Next, as shown in FIG. 2B, the conductive film 13 and the impurity semiconductor film 12 are etched and patterned by photolithography to form a source electrode 14 and a drain electrode 15. After that, a channel is formed in the semiconductor layer by plasma etching using fluorine gas. In this step, although the gate wiring 50 is exposed as shown in FIG. 3, even if there is a defect such as a void in the second barrier metal 6 of the gate wiring, the defective portion is subjected to Al hydroxide by the above-mentioned hot water treatment. Since the film is protected, the erosion of the internal Al film by the plasma gas is prevented. still,
This processing method can be applied to a case where the source electrode, the drain electrode, and the drain contact hole have the same structure.

【0021】次いで、図2(c)のように、基板の全面
に厚さ100〜300nmの窒化シリコン膜(Si
x)からなる絶縁膜16を堆積した後、フォトリソグ
ラフィ技術により絶縁膜16,半導体膜11,ゲート絶
縁膜10の3層をエッチングしてパターニングする。こ
の工程ではゲートパッド8に達するコンタクトホール2
0、ドレイン電極に達するコンタクトホール21および
ソース電極14に達するコンタクトホール22も形成さ
れる。図3に図2(c)の断面図に対応したパネル要部
の平面図を示す。図3においては、ゲート配線50は露
出していることがわかる。またソース配線30はパター
ニングされた絶縁膜16で被覆されていることがわか
る。
Next, as shown in FIG. 2C, a silicon nitride film (Si) having a thickness of 100 to 300 nm is formed on the entire surface of the substrate.
After depositing the insulating film 16 of N x ), the insulating film 16, the semiconductor film 11, and the gate insulating film 10 are etched and patterned by photolithography. In this step, the contact hole 2 reaching the gate pad 8 is formed.
0, a contact hole 21 reaching the drain electrode and a contact hole 22 reaching the source electrode 14 are also formed. FIG. 3 is a plan view of a main part of the panel corresponding to the cross-sectional view of FIG. FIG. 3 shows that the gate wiring 50 is exposed. It can also be seen that the source wiring 30 is covered with the patterned insulating film 16.

【0022】次いで、図2(d)のようにスパッタリン
グ法により厚さ30〜200nmのITO膜を全面に堆
積した後、フッ素ガスを使用したプラズマエッチングに
よりITO膜をパターニングして、ゲートパッド端子1
7,ソースパッド端子18,画素電極19を形成してア
クティブパネルが製造される。このプラズマエッチング
工程において、図3に示したようにゲート配線50は露
出しているが、ゲート配線の第2のバリアメタル6にボ
イド等の欠陥があっても上記の温水処理で欠陥部はAl
水酸化膜で保護されているために、プラズマガスで内部
のAl膜が侵食されることは防止される。
Next, as shown in FIG. 2D, an ITO film having a thickness of 30 to 200 nm is deposited on the entire surface by a sputtering method, and the ITO film is patterned by plasma etching using a fluorine gas to form a gate pad terminal 1.
7, an active panel is manufactured by forming the source pad terminal 18 and the pixel electrode 19. In this plasma etching step, although the gate wiring 50 is exposed as shown in FIG. 3, even if there is a defect such as a void in the second barrier metal 6 of the gate wiring, the defective portion becomes Al
Since it is protected by the hydroxide film, the erosion of the internal Al film by the plasma gas is prevented.

【0023】上記の実施の形態では、配線の低抵抗材料
にはAl膜を使用したが、AlにCu,Si,Mo,N
dを添加したものも使用でき、またバリアメタルにはC
rの他に、TiやTaの高融点金属も使用できる。
In the above embodiment, the Al film was used as the low resistance material of the wiring, but Cu, Si, Mo, N
d can be used, and the barrier metal is C
In addition to r, refractory metals such as Ti and Ta can also be used.

【0024】[0024]

【発明の効果】以上、本発明の液晶表示装置のアクティ
ブパネルの製造方法においては、第2のバリアメタル/
アルミニウムまたはアルミニウム合金/第1のバリアメ
タルの多層配線をパターニング後、温水処理を施すこと
により第2のバリアメタルに生じているボイド等の欠陥
部から温水がしみ込み、これによってボイド等の欠陥部
のアルミニウムまたはアルミニウム合金の表面にAl水
酸化膜(Al(OH)3膜)を形成し、後工程でのプラ
ズマエッチングガス等によるゲート配線の断線を防止
し、アクティブパネルの製造品質を向上できる効果があ
る。
As described above, in the method for manufacturing an active panel of a liquid crystal display device according to the present invention, the second barrier metal /
After patterning the multilayer wiring of aluminum or an aluminum alloy / first barrier metal, hot water is applied to the second barrier metal by applying hot water treatment, so that hot water penetrates through the defective portions such as voids. Al hydroxide film (Al (OH) 3 film) is formed on the surface of aluminum or aluminum alloy to prevent disconnection of gate wiring due to plasma etching gas and the like in a later process, thereby improving the manufacturing quality of the active panel. There is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の液晶表示装置のアクティ
ブパネルの製造方法の工程を説明するためのパネル要部
の断面図である。
FIG. 1 is a cross-sectional view of a main part of a panel for describing steps of a method for manufacturing an active panel of a liquid crystal display device according to an embodiment of the present invention.

【図2】図1(d)に続く工程を説明するための説明パ
ネル要部の断面図である。
FIG. 2 is a cross-sectional view of a main part of an explanation panel for explaining a step following FIG. 1 (d).

【図3】図2(c)の断面図に対応したパネル要部の平
面図である。
FIG. 3 is a plan view of a main part of the panel corresponding to the cross-sectional view of FIG. 2 (c).

【図4】図1(d)の工程における温水処理の作用を説
明するためのパネル要部の断面図であり、(a)は温水
処理前の断面図であり、(b)は温水処理後の断面図で
ある。
FIGS. 4A and 4B are cross-sectional views of a main part of the panel for explaining the action of the hot water treatment in the step of FIG. 1D, wherein FIG. 4A is a cross-sectional view before the hot water treatment, and FIG. FIG.

【図5】従来の液晶表示装置のアクティブパネルの製造
工程を説明するためのパネル要部の断面図である。
FIG. 5 is a cross-sectional view of a main part of a panel for describing a manufacturing process of an active panel of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1,100 基板 2 第1のバリアメタル 3,4,5 Al膜 6 第2のバリアメタル 7 フォトレジスト 8 下部ゲートパッド 9 ゲート電極 10,105 ゲート絶縁膜 11,106 半導体膜 12,107 不純物半導体膜 13 導電膜 14,108 ソース電極 15,109 ドレイン電極 16 絶縁膜 17 ゲートパッド端子 18 ソースパッド端子 19,118 画素電極 20,21,22 コンタクトホール 30,110 ソース配線 50 ゲート配線 60 ボイド 70 Al水酸化膜 101 ゲートバス配線 101a 第2ゲートバス配線 103 ゲート電極 103a 第2ゲート電極 104 ゲートパッド 104a 第2ゲートパッド 111 保持容量電極 112 ソースパッド 113 保護層 114 ドレインコンタクトホール 115 ソースコンタクトホール 116 ゲートコンタクトホール 117 保持容量コンタクトホール 119 ソースパッド連結端子 120 ゲートパッド連結端子 Reference Signs List 1,100 substrate 2 first barrier metal 3,4,5 Al film 6 second barrier metal 7 photoresist 8 lower gate pad 9 gate electrode 10,105 gate insulating film 11,106 semiconductor film 12,107 impurity semiconductor film DESCRIPTION OF SYMBOLS 13 Conductive film 14, 108 Source electrode 15, 109 Drain electrode 16 Insulating film 17 Gate pad terminal 18 Source pad terminal 19, 118 Pixel electrode 20, 21, 22, Contact hole 30, 110 Source wiring 50 Gate wiring 60 Void 70 Al hydroxide Film 101 Gate bus wiring 101a Second gate bus wiring 103 Gate electrode 103a Second gate electrode 104 Gate pad 104a Second gate pad 111 Storage capacitor electrode 112 Source pad 113 Protective layer 114 Drain contact hole 115 Source Contact hole 116 gate contact hole 117 holding capacitor contact hole 119 source pad connecting terminal 120 a gate pad connecting terminal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA17 GA25 GA29 GA34 HA06 HA16 HA28 JA24 JA34 JA38 JA41 JA46 KA05 KB25 MA15 MA19 MA23 MA29 NA15 NA25 4M104 AA01 AA08 AA09 BB02 BB04 BB14 BB17 CC05 DD37 DD88 FF13 FF17 FF21 GG09 GG14 HH03 HH20 5F033 HH07 HH08 HH18 HH21 MM08 MM11 MM12 MM13 PP15 PP33 QQ37 QQ89 VV06 VV07 VV15 WW03 XX16 5F110 AA27 BB01 CC08 DD02 EE03 EE04 EE07 EE15 EE37 EE44 EE48 FF02 FF03 FF27 GG02 GG15 GG42 HK32 HL03 HL04 HL07 HL22 NN24 NN33  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA17 GA25 GA29 GA34 HA06 HA16 HA28 JA24 JA34 JA38 JA41 JA46 KA05 KB25 MA15 MA19 MA23 MA29 NA15 NA25 4M104 AA01 AA08 AA09 BB02 BB04 BB14 BB17 CC05 DD37 DD88 FF13 FF17 GG21 H HH20 5F033 HH07 HH08 HH18 HH21 MM08 MM11 MM12 MM13 PP15 PP33 QQ37 QQ89 VV06 VV07 VV15 WW03 XX16 5F110 AA27 BB01 CC08 DD02 EE03 EE04 EE07 EE15 EE37 EE44 EE32 NN03 FF02 GG03 FF02 GG03 FF02 GG02

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に第1のバリアメタルとアルミニ
ウム系金属膜を順次堆積した後、前記アルミニウム系金
属膜をパターニングする工程と、前記パターニングした
前記アルミニウム系金属膜の表面および側面を含む基板
上に第2のバリアメタルを堆積する工程と、前記パター
ニングした前記アルミニウム系金属膜の下面を前記第1
のバリアメタルと前記アルミニウム系金属膜の上面およ
び側面を前記第2のバリアメタルで被覆するように前記
第1のバリアメタルと前記第2のバリアメタルをパター
ニングして前記第1のバリアメタル,前記アルミニウム
系金属膜および前記第2のバリアメタルの多層膜からな
るゲートパッド,ゲート電極、ゲート配線をそれぞれ形
成する工程と、ゲート絶縁膜を前記基板上に堆積した
後、該ゲート絶縁膜上にソース電極およびドレイン電極
を形成する工程と、前記基板上に絶縁膜を堆積後、この
絶縁膜上に画素電極を形成する工程とを含む液晶表示装
置のアクティブパネルの製造方法において、前記ゲート
パッド,前記ゲート電極および前記ゲート配線を形成し
た後、前記ゲート絶縁膜を前記基板上に堆積する前に、
前記ゲートパッド,前記ゲート電極および前記ゲート配
線の表面を温水処理することを特徴とする液晶表示装置
のアクティブパネルの製造方法。
A step of patterning the aluminum-based metal film after sequentially depositing a first barrier metal and an aluminum-based metal film on the substrate; and a substrate including a surface and side surfaces of the patterned aluminum-based metal film. Depositing a second barrier metal on the lower surface of the patterned aluminum-based metal film;
Patterning the first barrier metal and the second barrier metal so as to cover the upper and side surfaces of the barrier metal and the aluminum-based metal film with the second barrier metal; A step of forming a gate pad, a gate electrode, and a gate wiring each comprising an aluminum-based metal film and a multilayer film of the second barrier metal; and, after depositing a gate insulating film on the substrate, forming a source on the gate insulating film. A method for manufacturing an active panel of a liquid crystal display device, comprising: a step of forming an electrode and a drain electrode; and a step of forming a pixel electrode on the insulating film after depositing an insulating film on the substrate. After forming the gate electrode and the gate wiring, before depositing the gate insulating film on the substrate,
A method for manufacturing an active panel of a liquid crystal display device, wherein a surface of the gate pad, the gate electrode, and the gate wiring is treated with hot water.
【請求項2】 前記温水処理の温度が30〜50℃であ
る請求項1記載の液晶表示装置のアクティブパネルの製
造方法。
2. The method according to claim 1, wherein the temperature of the hot water treatment is 30 to 50 ° C.
【請求項3】 前記温水処理の酸性度がPH値で5〜8
であることを特徴とする請求項1記載の液晶表示装置の
アクティブパネルの製造方法。
3. An acidity of the hot water treatment is 5 to 8 in PH value.
2. The method for manufacturing an active panel of a liquid crystal display device according to claim 1, wherein:
【請求項4】 前記第1のバリアメタルとしてCr,T
i,Taから選ばれた一つを使用したことを特徴とする
液晶表示装置のアクティブパネルの製造方法。
4. The method according to claim 1, wherein the first barrier metal is Cr, T
A method for manufacturing an active panel of a liquid crystal display device, wherein one selected from i and Ta is used.
【請求項5】 前記第2のバリアメタルとしてCr,T
i,Taから選ばれた一つを使用したことを特徴とする
液晶表示装置のアクティブパネルの製造方法。
5. The method according to claim 1, wherein the second barrier metal comprises Cr, T
A method for manufacturing an active panel of a liquid crystal display device, wherein one selected from i and Ta is used.
【請求項6】 前記アルミニウム系金属膜がアルミニウ
ムまたはアルミニウムにシリコン,銅,モリブデンまた
はネオジウムを添加した合金であることを特徴する請求
項1記載の液晶表示装置のアクティブパネルの製造方
法。
6. The method according to claim 1, wherein the aluminum-based metal film is aluminum or an alloy obtained by adding silicon, copper, molybdenum or neodymium to aluminum.
JP24034499A 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device Expired - Fee Related JP3746924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24034499A JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24034499A JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001066634A true JP2001066634A (en) 2001-03-16
JP3746924B2 JP3746924B2 (en) 2006-02-22

Family

ID=17058100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24034499A Expired - Fee Related JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3746924B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008403A1 (en) * 2011-07-08 2013-01-17 シャープ株式会社 Thin film transistor substrate and method for producing same
CN103187451A (en) * 2012-01-03 2013-07-03 鸿富锦精密工业(深圳)有限公司 Thin film transistor
JP2020145469A (en) * 2012-09-13 2020-09-10 株式会社半導体エネルギー研究所 Display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008403A1 (en) * 2011-07-08 2013-01-17 シャープ株式会社 Thin film transistor substrate and method for producing same
US9035390B2 (en) 2011-07-08 2015-05-19 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
CN103187451A (en) * 2012-01-03 2013-07-03 鸿富锦精密工业(深圳)有限公司 Thin film transistor
JP2020145469A (en) * 2012-09-13 2020-09-10 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP3746924B2 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
JP4458563B2 (en) Thin film transistor manufacturing method and liquid crystal display device manufacturing method using the same
CN1884618B (en) Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant
US7416681B2 (en) Etching solution for multiple layer of copper and molybdenum and etching method using the same
US6081308A (en) Method for manufacturing liquid crystal display
US5163220A (en) Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
JP2002341367A (en) Liquid crystal display device and its manufacturing method
US5153142A (en) Method for fabricating an indium tin oxide electrode for a thin film transistor
KR20090014750A (en) Manufacturing method of array substrate for liquid crystal display
JP2001166336A (en) Method of producing liquid crystal display device and method of forming wires in liquid crystal display device
JPH0766423A (en) Array substrate for liquid crystal display device
JPH08248442A (en) Liquid crystal display device
JP3349356B2 (en) Thin film transistor and method of manufacturing the same
JP4800236B2 (en) Thin film transistor manufacturing method and liquid crystal display device using the same
US7012029B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JP2001066634A (en) Production of active panel of liquid crystal display device
JPH11126777A (en) Method of patterning laminated wiring
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JPH06104241A (en) Method of patterning aluminum electrode
KR100809750B1 (en) Method for manufacturing of thin film transistor
JPH10301127A (en) Method for patterning transparent conductive film
JPH06294973A (en) Array substrate for liquid crystal display device
JP3291069B2 (en) Semiconductor device and manufacturing method thereof
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
KR100507281B1 (en) method for manufacturing via hole in a liquid crystal display device
JPH11135797A (en) Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030415

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees