JP3746924B2 - Method for manufacturing active panel of liquid crystal display device - Google Patents

Method for manufacturing active panel of liquid crystal display device Download PDF

Info

Publication number
JP3746924B2
JP3746924B2 JP24034499A JP24034499A JP3746924B2 JP 3746924 B2 JP3746924 B2 JP 3746924B2 JP 24034499 A JP24034499 A JP 24034499A JP 24034499 A JP24034499 A JP 24034499A JP 3746924 B2 JP3746924 B2 JP 3746924B2
Authority
JP
Japan
Prior art keywords
film
barrier metal
aluminum
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24034499A
Other languages
Japanese (ja)
Other versions
JP2001066634A (en
Inventor
俊彦 原野
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to JP24034499A priority Critical patent/JP3746924B2/en
Publication of JP2001066634A publication Critical patent/JP2001066634A/en
Application granted granted Critical
Publication of JP3746924B2 publication Critical patent/JP3746924B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は液晶表示装置アクティブパネルの製造方法に関し、特にアクティブパネルのアルミニウムやアルミニウム合金を含むゲート配線の形成方法に関するものである。
【0002】
【従来の技術】
近年、薄型、軽量でありながら高画質を得られ且つ低消費電力であることから、ラップトップ型コンピュータや各種携帯機器等のディスプレイに、アクティブマトリクス型液晶表示装置が広く使用されるようになっている。この様なアクティブマトリクス型液晶表示装置の駆動素子は、主として薄膜トランジスタ(以下、TFTという)が用いられ、その高性能化、低価格化、生産性及び製造歩留まりの向上等の研究開発が活発に行われている。
一方、アクティブマトリクス型液晶表示装置に関しては、表示画面の大面積化、高精細化、高開口率化の要求が高まり、TFT型アクティブマトリクス基板においては、ゲート配線の長さをより長く、且つより細くすることが必要である。しかしゲート配線の延長化や細線化は、その抵抗、時定数の増大により、ゲート線信号の遅延を招き、良好な液晶駆動を行えなくなるという問題が生じてしまうために、より抵抗の低い材料を用いることが重要である。
【0003】
アルミニウム(Al)およびその合金は、抵抗が低く、安価なためにTFT型アクティブマトリクス基板のゲート電極や配線の材料として実用化されるようになった。しかしながらAlやその合金は、比較的取扱いが難しい金属材料であり、Alの融点に比較して低温であっても一定温度以上に加熱すると、電極の表面が荒れて、直径数十n〜数μm、高さ数nm〜数μmの半球形、円錐形、ドーム状等に結晶成長したAlヒロックと呼ばれるAlの突起が無数に発生しまう。そしてこの突起によりゲート絶縁膜が薄くなったり、或いは突起がゲート絶縁膜から飛び出すという欠陥を生じ、ゲート電極やゲート線が、ゲート絶縁膜上方の半導体層やソース・ドレイン電極と電気的に短絡する問題があった。
【0004】
この問題を解決する方法としてAl配線表面を陽極酸化する方法があるが工程が複雑になるためにAl配線をCr等の高融点金属で被覆する技術が、特開平11―133455号公報、特開平10―319431号や特開平10―213809号公報等に提案されている。
【0005】
図5は特開平10―213809号公報に開示されている配線形成方法を含むアクティブパネルの製造方法を工程順に説明するためのパネル要部の断面図である。図5(a)に示すように、透明ガラスからなる基板100上にAl、又はAl合金を蒸着し、パターニングしてゲートバス配線101、ゲート電極103及びゲートパッド104を形成する。
【0006】
次いで、ゲートバス配線101、ゲート電極103及びゲートパッド104が形成されている基板の全面に、クロム、モリブデン、タンタル等のようなバリア金属膜を蒸着しパターニングして第2ゲートバス配線101a、第2ゲート電極103a及び第2ゲートパッド104aを形成する。前記の第2ゲートバス配線101a、第2ゲート電極103a、第2ゲートパッド104aは、Al金属表面のヒロックを除去するために形成するものである。
【0007】
次いで図5(b)に示すように、酸化シリコン、又は窒化シリコンのような絶縁物質を基板の全面に蒸着してゲート絶縁膜105を形成する。真性半導体物質及び不純物が添加された半導体物質をゲート絶縁膜105の表面上に連続に蒸着し、パターニングして、半導体層106及び不純物半導体層107を形成する。
【0008】
次いで、図5(c)に示すように、クロム、又はクロム合金を前記不純物半導体層107を含むゲート絶縁膜105上に蒸着し、パターニングしてソース電極108、ドレイン電極109、ソース配線110、保持容量電極111及びソースパッド112を形成する。その後、ソース電極108とドレイン電極109間の前記不純物半導体層107の露出された部分を除去する。
【0009】
次に、窒化シリコン、又は酸化シリコンのような絶縁物質をソース電極108及びドレイン電極109を含む基板の全面に蒸着して保護層113を形成する。保護層113の一部をパターニングしてドレイン電極109上にドレインコンタクトホール114を形成し、ソースパッド112上にソースコンタクトホール115を形成する。同時に、ゲートパッド104を覆う保護層113及びゲート絶縁膜105の一部を除去してゲートコンタクトホール116を形成する。同様にして、保持容量電極111が形成された部分の保護層113を除去して保持容量コンタクトホール117を形成する。
【0010】
最後に、図5(d)に示すように、ITO(Indium Tin Oxide)を保護層113を含む基板に全面蒸着し、パターニングして画素電極118を形成する。画素電極118は、ドレインコンタクトホール114を通ってドレイン電極109に連結され、また前記保持容量コンタクトホール117を通って保持容量電極111に連結されている。同時に、前記ITO物質から形成されるソースパッド連結端子119は、ソースコンタクトホール115を通ってソースパッド112に連結されている。同様に、前記ITO物質から形成されるゲートパッド連結端子120は、ゲートコンタクトホール116を通ってゲートパッド104に連結され液晶表示装置のアクティブパネルが製造される。
【0011】
【発明が解決しようとする課題】
図5に示した従来の液晶表示装置のアクティブパネルの製造方法においては、Al又はAl合金を蒸着してパターニングされた形成されたゲートバス配線102、ゲート電極103及びゲートパッド104の表面はクロム等のバリアメタルで被覆されているためにAlのヒロック発生は防止できるが、半導体層のチャネルを形成する際にドライエッチングを行うと、フッ素などのエッチングガスが滲入して、Alがフッ素ラジカル(F*)と反応してフッ化アルミニウム(AlF3)になる。その後、ITO膜を基板全面に蒸着後ITO膜をウェットエッチングでパターニングする際に次のような不具合が生じていた。即ち、ゲートパッドに接続されたゲート配線(表示していない)表面にもITO膜が蒸着されるために、ITO膜のパターニングの際にゲート配線表面上のITO膜もエッチングする必要があり、その際にゲート配線の上層のクロム等のバリア金属膜にボイドやピンホール等に生じたフッ化アルミニウムがITOのエッチング液に溶けて、ゲート配線材料の下地のAl又はAl合金を侵食してゲート配線の断線を引き起こすことがあった。尚、本処理方法は、ソース電極108、ドレイン電極109およびドレインコンタクトホール114が同様の構造である場合にも適用できる。
【0012】
本発明の目的は上記の従来技術の問題点を解決した液晶表示装置のアクティブパネルの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲートパッド、ゲート電極、ゲート配線をそれぞれ形成する工程と、ゲート絶縁膜を前記基板上に堆積した後、該ゲート絶縁膜上にソース電極およびドレイン電極を形成する工程と、前記基板上に絶縁膜を堆積後、この絶縁膜上に画素電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記ゲートパッド、前記ゲート電極および前記ゲート配線を形成した後、前記ゲート絶縁膜を前記基板上に堆積する前に、前記ゲートパッド、前記ゲート電極および前記ゲート配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理することにより前記第2のバリアメタルの欠陥部にアルミニウムの水酸化膜を形成することを特徴として構成される。
【0014】
本発明では、第2のバリアメタル/アルミニウムまたはその合金/第1のバリアメタルの多層配線(ゲートパッド,ゲート電極およびゲート配線を指す)をパターニング後、温水処理を施すことにより第2のバリアメタルに生じているボイド等の欠陥部から温水がしみ込み、これによってボイド等の欠陥部のアルミニウムまたはアルミニウム合金の表面にAl水酸化膜(Al(OH)3)を形成し、後工程でのプラズマエッチングガス等によるアルミニウムの腐食を防止し、配線の欠陥を低減することができる。
【0015】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1(a)〜図1(d)は本発明の実施の形態の液晶表示装置のアクティブパネルの製造方法の工程を説明するためのパネル要部の断面図であり、図2(a)〜図2(d)は図1(d)に続く工程を説明するための説明パネル要部の断面図である。まず、図1(a)のように、透明ガラス製の基板1上にアルゴンガスを使用したスパッタリング法により厚さ150〜200nmのアルミニウム膜(Al膜)3とクロム(Cr)等の高融点金属からなる厚さ50〜100nmの第1のバリアメタル2を順次堆積する。続いて図1(b)のように、ノボラック樹脂系のフォトレジストをマスク(表示していない)にAl膜3を燐酸+硝酸+酢酸の混酸水溶液を使用してエッチングし、ゲートパッド部のAl膜5およびゲート電極部のAl膜4を形成した後フォトレジストを剥離する。このエッチングでゲート配線部のAl膜(表示していない)も同時にパターニングされる。
【0016】
次に図1(c)のように、全面にアルゴンガスを使用したスパッタリング法によりクロム(Cr)等の高融点金属からなる厚さ100〜150nmの第2のバリアメタル6を堆積した後、ノボラック樹脂系のフォトレジスト7のパターンを形成する。
【0017】
次に図1(d)のように、フォトレジスト7をマスクに第1のバリアメタル2と第2のバリアメタル6を硝酸第二セリウムアンモニウムと硝酸の混合水溶液でエッチングしてパターニングした後、フォトレジスト7を剥離し、第1のバリアメタル2,Al膜5,第2のバリアメタル6の多層膜からなる下部ゲートパッド8と第1のバリアメタル2,Al膜4,第2のバリアメタル6の多層膜からなるゲート電極9を形成する。このエッチングで同時に第1のバリアメタル2,Al膜,第2のバリアメタル6の多層膜からなゲート配線(表示していない)もパターニングされる。
【0018】
次いで、温水に20〜30分間浸漬して、乾燥する。この温水処理で、図4(a)に示すように、第2のバリアメタル6にボイド60等が存在する場合、図4(b)のようにボイド60部の底に露出したAl膜3表面に温水が浸入してAl膜3表面を水和させ生成したAl水酸化膜70でボイド60部を充填する。このAl水酸化膜70は、ボイド60部の後工程におけるエッチングガスに対する保護作用があり、Al膜のエッチングガスのよるエッチングを防止できる。また、ボイド60部でのAl膜3の水和反応がAl膜3の底部に進行しても下地に第1のバリアメタル2が存在するためにAl膜3の剥離は防止される。なお、温度が50℃を超えるとAl膜の溶解速度が急激に増加するために上記の温水処理の好ましい温度は30〜50℃である。温水の酸性度(PH)が5よりも小さくなるか、または8を超えるとAl膜の溶解速度が増加するので温水のPHは5〜8の範囲にコントロールされる。
【0019】
上記の温水処理後、図2(a)のように、基板全面に窒化シリコン膜(SiNx)または酸化シリコン膜(SiO2)からなる厚さ100〜300nmのゲート絶縁膜10を堆積した後、アモルファスシリコン膜からなる厚さ20〜300nmの半導体膜11、燐等の不純物をドープしたアモルファスシリコンからなる厚さ20〜100nmの不純物半導体膜12を順次堆積し、さらにAl膜やCr等の導電膜13を堆積する。
【0020】
次いで、図2(b)のように、フォトリソグラフィ技術により導電膜13と不純物半導体膜12をエッチングしてパターニングし、ソース電極14とドレイン電極15を形成する。その後フッ素ガスを用いたプラズマエッチングにより、半導体層にチャネルを形成する。この工程において、図3に示したようにゲート配線50は露出しているが、ゲート配線の第2のバリアメタル6にボイド等の欠陥があっても上記の温水処理で欠陥部はAl水酸化膜で保護されているために、プラズマガスで内部のAl膜が侵食されることは防止される。尚、本処理方法は、ソース電極、ドレイン電極およびドレインコンタクトホールが同様の構造である場合にも適用できる。
【0021】
次いで、図2(c)のように、基板の全面に厚さ100〜300nmの窒化シリコン膜(SiNx)からなる絶縁膜16を堆積した後、フォトリソグラフィ技術により絶縁膜16,半導体膜11,ゲート絶縁膜10の3層をエッチングしてパターニングする。この工程ではゲートパッド8に達するコンタクトホール20、ドレイン電極に達するコンタクトホール21およびソース電極14に達するコンタクトホール22も形成される。図3に図2(c)の断面図に対応したパネル要部の平面図を示す。図3においては、ゲート配線50は露出していることがわかる。またソース配線30はパターニングされた絶縁膜16で被覆されていることがわかる。
【0022】
次いで、図2(d)のようにスパッタリング法により厚さ30〜200nmのITO膜を全面に堆積した後、フッ素ガスを使用したプラズマエッチングによりITO膜をパターニングして、ゲートパッド端子17,ソースパッド端子18,画素電極19を形成してアクティブパネルが製造される。このプラズマエッチング工程において、図3に示したようにゲート配線50は露出しているが、ゲート配線の第2のバリアメタル6にボイド等の欠陥があっても上記の温水処理で欠陥部はAl水酸化膜で保護されているために、プラズマガスで内部のAl膜が侵食されることは防止される。
【0023】
上記の実施の形態では、配線の低抵抗材料にはAl膜を使用したが、AlにCu,Si,Mo,Ndを添加したものも使用でき、またバリアメタルにはCrの他に、TiやTaの高融点金属も使用できる。
【0024】
【発明の効果】
以上、本発明の液晶表示装置のアクティブパネルの製造方法においては、第2のバリアメタル/アルミニウムまたはアルミニウム合金/第1のバリアメタルの多層配線をパターニング後、温水処理を施すことにより第2のバリアメタルに生じているボイド等の欠陥部から温水がしみ込み、これによってボイド等の欠陥部のアルミニウムまたはアルミニウム合金の表面にAl水酸化膜(Al(OH)3膜)を形成し、後工程でのプラズマエッチングガス等によるゲート配線の断線を防止し、アクティブパネルの製造品質を向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態の液晶表示装置のアクティブパネルの製造方法の工程を説明するためのパネル要部の断面図である。
【図2】図1(d)に続く工程を説明するための説明パネル要部の断面図である。
【図3】図2(c)の断面図に対応したパネル要部の平面図である。
【図4】図1(d)の工程における温水処理の作用を説明するためのパネル要部の断面図であり、(a)は温水処理前の断面図であり、(b)は温水処理後の断面図である。
【図5】従来の液晶表示装置のアクティブパネルの製造工程を説明するためのパネル要部の断面図である。
【符号の説明】
1,100 基板
2 第1のバリアメタル
3,4,5 Al膜
6 第2のバリアメタル
7 フォトレジスト
8 下部ゲートパッド
9 ゲート電極
10,105 ゲート絶縁膜
11,106 半導体膜
12,107 不純物半導体膜
13 導電膜
14,108 ソース電極
15,109 ドレイン電極
16 絶縁膜
17 ゲートパッド端子
18 ソースパッド端子
19,118 画素電極
20,21,22 コンタクトホール
30,110 ソース配線
50 ゲート配線
60 ボイド
70 Al水酸化膜
101 ゲートバス配線
101a 第2ゲートバス配線
103 ゲート電極
103a 第2ゲート電極
104 ゲートパッド
104a 第2ゲートパッド
111 保持容量電極
112 ソースパッド
113 保護層
114 ドレインコンタクトホール
115 ソースコンタクトホール
116 ゲートコンタクトホール
117 保持容量コンタクトホール
119 ソースパッド連結端子
120 ゲートパッド連結端子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing an active panel of a liquid crystal display device, and more particularly to a method of forming a gate wiring containing aluminum or an aluminum alloy of an active panel.
[0002]
[Prior art]
In recent years, active matrix liquid crystal display devices have been widely used for displays such as laptop computers and various portable devices because they are thin, lightweight, and can achieve high image quality and low power consumption. Yes. Thin film transistors (hereinafter referred to as TFTs) are mainly used as driving elements for such active matrix liquid crystal display devices, and active research and development have been carried out to improve performance, reduce costs, improve productivity, and manufacturing yield. It has been broken.
On the other hand, with respect to the active matrix liquid crystal display device, there is an increasing demand for a larger display screen, higher definition, and higher aperture ratio. In the TFT active matrix substrate, the gate wiring is made longer and more It is necessary to make it thinner. However, the extension and thinning of the gate wiring increases the resistance and time constant, thereby causing a delay in the gate line signal and making it impossible to drive a good liquid crystal. It is important to use.
[0003]
Aluminum (Al) and its alloys have been put to practical use as materials for gate electrodes and wiring of TFT active matrix substrates because of their low resistance and low cost. However, Al and its alloys are metal materials that are relatively difficult to handle. Even when the temperature is lower than the melting point of Al, the surface of the electrode becomes rough when heated to a certain temperature or more, and the diameter is several tens of nanometers to several micrometers. An infinite number of Al protrusions called Al hillocks having a crystal growth in a hemispherical shape, a conical shape, a dome shape or the like having a height of several nm to several μm are generated. This protrusion causes a defect that the gate insulating film becomes thin or the protrusion protrudes from the gate insulating film, and the gate electrode and the gate line are electrically short-circuited with the semiconductor layer and the source / drain electrode above the gate insulating film. There was a problem.
[0004]
As a method for solving this problem, there is a method of anodizing the surface of the Al wiring. However, since the process is complicated, a technique for coating the Al wiring with a refractory metal such as Cr is disclosed in JP-A-11-133455, No. 10-319431 and Japanese Patent Laid-Open No. 10-213809.
[0005]
FIG. 5 is a cross-sectional view of the main part of the panel for explaining the active panel manufacturing method including the wiring forming method disclosed in JP-A-10-213809 in the order of steps. As shown in FIG. 5A, Al or an Al alloy is vapor-deposited on a substrate 100 made of transparent glass and patterned to form a gate bus wiring 101, a gate electrode 103, and a gate pad 104.
[0006]
Next, a barrier metal film such as chromium, molybdenum, tantalum, or the like is deposited and patterned on the entire surface of the substrate on which the gate bus wiring 101, the gate electrode 103, and the gate pad 104 are formed, and then patterned. A two-gate electrode 103a and a second gate pad 104a are formed. The second gate bus line 101a, the second gate electrode 103a, and the second gate pad 104a are formed to remove hillocks on the Al metal surface.
[0007]
Next, as shown in FIG. 5B, an insulating material such as silicon oxide or silicon nitride is deposited on the entire surface of the substrate to form a gate insulating film 105. An intrinsic semiconductor material and a semiconductor material to which an impurity is added are continuously deposited on the surface of the gate insulating film 105 and patterned to form the semiconductor layer 106 and the impurity semiconductor layer 107.
[0008]
Next, as shown in FIG. 5C, chromium or a chromium alloy is deposited on the gate insulating film 105 including the impurity semiconductor layer 107 and patterned to hold the source electrode 108, the drain electrode 109, the source wiring 110, and the holding. A capacitor electrode 111 and a source pad 112 are formed. Thereafter, the exposed portion of the impurity semiconductor layer 107 between the source electrode 108 and the drain electrode 109 is removed.
[0009]
Next, an insulating material such as silicon nitride or silicon oxide is deposited on the entire surface of the substrate including the source electrode 108 and the drain electrode 109 to form the protective layer 113. A part of the protective layer 113 is patterned to form a drain contact hole 114 on the drain electrode 109 and a source contact hole 115 on the source pad 112. At the same time, a part of the protective layer 113 and the gate insulating film 105 covering the gate pad 104 is removed to form a gate contact hole 116. Similarly, the portion of the protective layer 113 where the storage capacitor electrode 111 is formed is removed to form a storage capacitor contact hole 117.
[0010]
Finally, as shown in FIG. 5D, ITO (Indium Tin Oxide) is vapor-deposited on the entire surface including the protective layer 113 and patterned to form the pixel electrode 118. The pixel electrode 118 is connected to the drain electrode 109 through the drain contact hole 114, and is connected to the storage capacitor electrode 111 through the storage capacitor contact hole 117. At the same time, the source pad connection terminal 119 formed of the ITO material is connected to the source pad 112 through the source contact hole 115. Similarly, the gate pad connection terminal 120 formed of the ITO material is connected to the gate pad 104 through the gate contact hole 116 to manufacture an active panel of a liquid crystal display device.
[0011]
[Problems to be solved by the invention]
In the method for manufacturing the active panel of the conventional liquid crystal display device shown in FIG. 5, the surfaces of the gate bus wiring 102, the gate electrode 103, and the gate pad 104 formed by patterning by vapor deposition of Al or Al alloy are chromium or the like. Generation of Al hillocks can be prevented because it is covered with a barrier metal, but if dry etching is performed when forming a channel of a semiconductor layer, an etching gas such as fluorine permeates and Al becomes a fluorine radical (F *) To react with aluminum fluoride (AlF 3 ). Thereafter, when the ITO film was deposited on the entire surface of the substrate and the ITO film was patterned by wet etching, the following problems occurred. That is, since the ITO film is deposited on the surface of the gate wiring (not shown) connected to the gate pad, it is necessary to etch the ITO film on the surface of the gate wiring when patterning the ITO film. In this case, the aluminum fluoride generated in the voids and pinholes in the barrier metal film such as chromium on the upper layer of the gate wiring dissolves in the etching solution of ITO, and erodes the underlying Al or Al alloy of the gate wiring material. May cause disconnection. This processing method can also be applied when the source electrode 108, the drain electrode 109, and the drain contact hole 114 have the same structure.
[0012]
An object of the present invention is to provide a method of manufacturing an active panel of a liquid crystal display device that solves the above-mentioned problems of the prior art.
[0013]
[Means for Solving the Problems]
The present invention includes a step of sequentially depositing a first barrier metal and an aluminum-based metal film on a substrate, and then patterning the aluminum-based metal film, and on the substrate including a surface and a side surface of the patterned aluminum-based metal film. And depositing a second barrier metal on the substrate, the lower surface of the patterned aluminum-based metal film with the first barrier metal, and the upper and side surfaces of the aluminum-based metal film with the second barrier metal, respectively. A gate pad and a gate electrode comprising a multilayer film of the first barrier metal, the aluminum-based metal film and the second barrier metal by patterning the first barrier metal and the second barrier metal so as to cover Forming a gate wiring, and depositing a gate insulating film on the substrate; In a method for manufacturing an active panel of a liquid crystal display device, comprising: forming a source electrode and a drain electrode on an insulating film; and forming a pixel electrode on the insulating film after depositing the insulating film on the substrate. After forming the gate pad, the gate electrode, and the gate wiring, before depositing the gate insulating film on the substrate, the surface of the gate pad, the gate electrode, and the gate wiring is heated to 30 ° C. to 50 ° C. An aluminum hydroxide film is formed on the defective portion of the second barrier metal by performing hot water treatment with warm water having a temperature and a pH value of 5 to 8 and having an acidity.
[0014]
In the present invention, the second barrier metal / aluminum or its alloy / first barrier metal multilayer wiring (referring to a gate pad, a gate electrode and a gate wiring) is patterned and then subjected to a hot water treatment to form the second barrier metal. Warm water permeates from the defective part such as voids generated in the substrate, thereby forming an Al hydroxide film (Al (OH) 3 ) on the surface of the aluminum or aluminum alloy in the defective part such as voids, and plasma in the subsequent process Corrosion of aluminum due to etching gas or the like can be prevented and wiring defects can be reduced.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1A to FIG. 1D are cross-sectional views of the main part of the panel for explaining the steps of the method of manufacturing the active panel of the liquid crystal display device according to the embodiment of the present invention. FIG. 2D is a cross-sectional view of the main part of the explanation panel for explaining the process following FIG. First, as shown in FIG. 1A, an aluminum film (Al film) 3 having a thickness of 150 to 200 nm and a refractory metal such as chromium (Cr) are formed on a transparent glass substrate 1 by sputtering using argon gas. A first barrier metal 2 having a thickness of 50 to 100 nm is sequentially deposited. Subsequently, as shown in FIG. 1B, the Al film 3 is etched using a mixed acid aqueous solution of phosphoric acid + nitric acid + acetic acid using a novolak resin-based photoresist as a mask (not shown) to form Al in the gate pad portion. After the film 5 and the Al film 4 of the gate electrode portion are formed, the photoresist is peeled off. By this etching, the Al film (not shown) in the gate wiring portion is also patterned at the same time.
[0016]
Next, as shown in FIG. 1C, after depositing a second barrier metal 6 having a thickness of 100 to 150 nm made of a refractory metal such as chromium (Cr) by a sputtering method using argon gas, a novolac is deposited. A pattern of a resin-based photoresist 7 is formed.
[0017]
Next, as shown in FIG. 1D, after patterning the first barrier metal 2 and the second barrier metal 6 by etching with a mixed aqueous solution of ceric ammonium nitrate and nitric acid using the photoresist 7 as a mask, The resist 7 is stripped, and the lower gate pad 8 and the first barrier metal 2, the Al film 4, and the second barrier metal 6 made of a multilayer film of the first barrier metal 2, the Al film 5, and the second barrier metal 6 are removed. A gate electrode 9 made of the multilayer film is formed. By this etching, a gate wiring (not shown) made of a multilayer film of the first barrier metal 2, Al film and second barrier metal 6 is also patterned.
[0018]
Then, it is immersed in warm water for 20 to 30 minutes and dried. In this warm water treatment, when a void 60 or the like exists in the second barrier metal 6 as shown in FIG. 4A, the surface of the Al film 3 exposed at the bottom of the void 60 as shown in FIG. 60 parts of voids are filled with an Al hydroxide film 70 formed by hydrating the surface of the Al film 3 by the intrusion of warm water. The Al hydroxide film 70 has a protective action against an etching gas in a post process of the void 60 part, and can prevent the etching of the Al film by the etching gas. Further, even if the hydration reaction of the Al film 3 at the void 60 part proceeds to the bottom of the Al film 3, the first barrier metal 2 exists in the base, so that the Al film 3 is prevented from being peeled off. In addition, since the melt | dissolution rate of Al film | membrane increases rapidly when temperature exceeds 50 degreeC, the preferable temperature of said warm water treatment is 30-50 degreeC. If the acidity (PH) of the hot water is less than 5 or exceeds 8, the dissolution rate of the Al film increases, so the pH of the hot water is controlled in the range of 5-8.
[0019]
After the above hot water treatment, as shown in FIG. 2A, after depositing a gate insulating film 10 having a thickness of 100 to 300 nm made of a silicon nitride film (SiN x ) or a silicon oxide film (SiO 2 ) on the entire surface of the substrate, A semiconductor film 11 having a thickness of 20 to 300 nm made of an amorphous silicon film and an impurity semiconductor film 12 having a thickness of 20 to 100 nm made of amorphous silicon doped with an impurity such as phosphorus are sequentially deposited, and a conductive film such as an Al film or Cr is further deposited. 13 is deposited.
[0020]
Next, as shown in FIG. 2B, the conductive film 13 and the impurity semiconductor film 12 are etched and patterned by photolithography to form the source electrode 14 and the drain electrode 15. Thereafter, a channel is formed in the semiconductor layer by plasma etching using fluorine gas. In this step, although the gate wiring 50 is exposed as shown in FIG. 3, even if there is a defect such as a void in the second barrier metal 6 of the gate wiring, the defective portion is Al hydroxylated by the above hot water treatment. Since it is protected by the film, the inner Al film is prevented from being eroded by the plasma gas. This processing method can also be applied when the source electrode, the drain electrode, and the drain contact hole have the same structure.
[0021]
Next, as shown in FIG. 2C, after an insulating film 16 made of a silicon nitride film (SiN x ) having a thickness of 100 to 300 nm is deposited on the entire surface of the substrate, the insulating film 16, the semiconductor film 11, Three layers of the gate insulating film 10 are etched and patterned. In this step, a contact hole 20 reaching the gate pad 8, a contact hole 21 reaching the drain electrode, and a contact hole 22 reaching the source electrode 14 are also formed. FIG. 3 shows a plan view of the main part of the panel corresponding to the cross-sectional view of FIG. In FIG. 3, it can be seen that the gate wiring 50 is exposed. It can also be seen that the source wiring 30 is covered with the patterned insulating film 16.
[0022]
Next, as shown in FIG. 2D, an ITO film having a thickness of 30 to 200 nm is deposited on the entire surface by sputtering, and then the ITO film is patterned by plasma etching using fluorine gas to obtain a gate pad terminal 17 and a source pad. The active panel is manufactured by forming the terminal 18 and the pixel electrode 19. In this plasma etching process, the gate wiring 50 is exposed as shown in FIG. 3, but even if there is a defect such as a void in the second barrier metal 6 of the gate wiring, the defective portion is made of Al by the above hot water treatment. Since it is protected by the hydroxide film, the inner Al film is prevented from being eroded by the plasma gas.
[0023]
In the above embodiment, an Al film is used as the low resistance material of the wiring. However, a material in which Cu, Si, Mo, and Nd are added to Al can be used. In addition to Cr, Ti or Ti can be used as the barrier metal. Ta high melting point metal can also be used.
[0024]
【The invention's effect】
As described above, in the method for manufacturing an active panel of a liquid crystal display device according to the present invention, the second barrier metal / aluminum or aluminum alloy / first barrier metal multilayer wiring is patterned and then subjected to hot water treatment to perform the second barrier. Hot water permeates through the voids and other defective parts generated in the metal, thereby forming an Al hydroxide film (Al (OH) 3 film) on the surface of the aluminum or aluminum alloy in the defective parts such as voids. It is possible to prevent disconnection of the gate wiring due to the plasma etching gas or the like and to improve the manufacturing quality of the active panel.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a main part of a panel for explaining a process of a method for manufacturing an active panel of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the main part of the explanation panel for explaining the process following FIG.
FIG. 3 is a plan view of a main part of the panel corresponding to the cross-sectional view of FIG.
4 is a cross-sectional view of the main part of the panel for explaining the action of hot water treatment in the step of FIG. 1 (d), (a) is a cross-sectional view before the hot water treatment, and (b) is after the hot water treatment. FIG.
FIG. 5 is a cross-sectional view of a main part of the panel for explaining a manufacturing process of an active panel of a conventional liquid crystal display device.
[Explanation of symbols]
1,100 Substrate 2 First barrier metal 3, 4, 5 Al film 6 Second barrier metal 7 Photoresist 8 Lower gate pad 9 Gate electrodes 10, 105 Gate insulating films 11, 106 Semiconductor films 12, 107 Impurity semiconductor films 13 Conductive film 14, 108 Source electrode 15, 109 Drain electrode 16 Insulating film 17 Gate pad terminal 18 Source pad terminal 19, 118 Pixel electrode 20, 21, 22 Contact hole 30, 110 Source wiring 50 Gate wiring 60 Void 70 Al hydroxylation Film 101 Gate bus wiring 101a Second gate bus wiring 103 Gate electrode 103a Second gate electrode 104 Gate pad 104a Second gate pad 111 Retention capacitance electrode 112 Source pad 113 Protective layer 114 Drain contact hole 115 Source contact hole 116 Gate contact hole 117 Storage capacitor contact hole 119 Source pad connection terminal 120 Gate pad connection terminal

Claims (4)

基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲートパッド、ゲート電極、ゲート配線をそれぞれ形成する工程と、ゲート絶縁膜を前記基板上に堆積した後、該ゲート絶縁膜上にソース電極およびドレイン電極を形成する工程と、前記基板上に絶縁膜を堆積後、この絶縁膜上に画素電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記ゲートパッド、前記ゲート電極および前記ゲート配線を形成した後、前記ゲート絶縁膜を前記基板上に堆積する前に、前記ゲートパッド、前記ゲート電極および前記ゲート配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理することにより前記第2のバリアメタルの欠陥部にアルミニウムの水酸化膜を形成することを特徴とする液晶表示装置のアクティブパネルの製造方法。After sequentially depositing a first barrier metal and an aluminum-based metal film on the substrate, patterning the aluminum-based metal film, and a second on the substrate including the surface and side surfaces of the patterned aluminum-based metal film A step of depositing a barrier metal, and covering the lower surface of the patterned aluminum-based metal film with the first barrier metal and the upper surface and side surfaces of the aluminum-based metal film with the second barrier metal. The first barrier metal and the second barrier metal are patterned to form a gate pad, a gate electrode, and a gate wiring composed of a multilayer film of the first barrier metal, the aluminum metal film, and the second barrier metal. Forming the gate insulating film on the substrate and then forming the gate insulating film on the gate insulating film; In a method for manufacturing an active panel of a liquid crystal display device, the method comprising: forming a source electrode and a drain electrode; and depositing an insulating film on the substrate and then forming a pixel electrode on the insulating film. After forming the gate electrode and the gate wiring, and before depositing the gate insulating film on the substrate, the surface of the gate pad, the gate electrode and the gate wiring is at a temperature of 30 ° C. to 50 ° C., And an aluminum hydroxide film is formed on the defective portion of the second barrier metal by hot water treatment with hot water having an acidity of 5 to 8 in pH value. Method. 基板上に第1のバリアメタルとアルミニウム系金属膜を順次堆積した後、前記アルミニウム系金属膜をパターニングする工程と、前記パターニングした前記アルミニウム系金属膜の表面および側面を含む基板上に第2のバリアメタルを堆積する工程と、前記パターニングした前記アルミニウム系金属膜の下面を前記第1のバリアメタルで、前記アルミニウム系金属膜の上面および側面を前記第2のバリアメタルで、それぞれ被覆するように前記第1のバリアメタルと前記第2のバリアメタルをパターニングして前記第1のバリアメタル、前記アルミニウム系金属膜および前記第2のバリアメタルの多層膜からなるゲート電極、ゲート配線、またはソース電極、ドレイン電極を形成する工程とを含む液晶表示装置のアクティブパネルの製造方法において、前記電極または前記配線を形成した後、前記電極または前記配線の表面を30℃から50℃の温度であり、かつPH値が5から8の酸性度を有する温水で温水処理し、前記第2のバリアメタルの欠陥部に温水をしみ込ませることにより前記欠陥部に露出する前記アルミニウム系金属膜の表面にアルミニウムの水酸化膜を形成する工程を有することを特徴とする液晶表示装置のアクティブパネルの製造方法。After sequentially depositing a first barrier metal and an aluminum-based metal film on the substrate, patterning the aluminum-based metal film, and a second on the substrate including the surface and side surfaces of the patterned aluminum-based metal film A step of depositing a barrier metal, and covering the lower surface of the patterned aluminum-based metal film with the first barrier metal and the upper surface and side surfaces of the aluminum-based metal film with the second barrier metal. The first barrier metal and the second barrier metal are patterned to form a gate electrode, a gate wiring, or a source electrode composed of a multilayer film of the first barrier metal, the aluminum-based metal film, and the second barrier metal. And a method of manufacturing an active panel of a liquid crystal display device including a step of forming a drain electrode Then, after forming the electrode or the wiring, the surface of the electrode or the wiring is warm water treated with warm water having a temperature of 30 ° C. to 50 ° C. and an acidity of PH value of 5 to 8, An active liquid crystal display device comprising a step of forming an aluminum hydroxide film on the surface of the aluminum-based metal film exposed to the defective portion by impregnating hot water into the defective portion of the second barrier metal. Panel manufacturing method. 前記第1のバリアメタルまたは前記第2のバリアメタルとしてCr,Ti,Taから選ばれた一つを使用したことを特徴とする請求項1または請求項2に記載の液晶表示装置のアクティブパネルの製造方法。3. The active panel of the liquid crystal display device according to claim 1, wherein one selected from Cr, Ti, and Ta is used as the first barrier metal or the second barrier metal. Production method. 前記アルミニウム系金属膜がアルミニウムまたはアルミニウムにシリコン,銅,モリブデンまたはネオジウムを添加した合金であることを特徴する請求項1または請求項2に記載の液晶表示装置のアクティブパネルの製造方法。3. The method for manufacturing an active panel of a liquid crystal display device according to claim 1, wherein the aluminum-based metal film is aluminum or an alloy obtained by adding silicon, copper, molybdenum, or neodymium to aluminum.
JP24034499A 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device Expired - Fee Related JP3746924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24034499A JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24034499A JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001066634A JP2001066634A (en) 2001-03-16
JP3746924B2 true JP3746924B2 (en) 2006-02-22

Family

ID=17058100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24034499A Expired - Fee Related JP3746924B2 (en) 1999-08-26 1999-08-26 Method for manufacturing active panel of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3746924B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008403A1 (en) * 2011-07-08 2013-01-17 シャープ株式会社 Thin film transistor substrate and method for producing same
CN103187451B (en) * 2012-01-03 2017-04-05 管炜 Thin film transistor (TFT)
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance

Also Published As

Publication number Publication date
JP2001066634A (en) 2001-03-16

Similar Documents

Publication Publication Date Title
JP4458563B2 (en) Thin film transistor manufacturing method and liquid crystal display device manufacturing method using the same
US6081308A (en) Method for manufacturing liquid crystal display
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
JP3974305B2 (en) Etching agent, method for manufacturing electronic device substrate using the same, and electronic device
JP3238020B2 (en) Method for manufacturing active matrix display device
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JP2019537282A (en) Array substrate, method of manufacturing the same, and display device
US6693000B2 (en) Semiconductor device and a method for forming patterns
JPH05323373A (en) Production of thin film transistor panel
JPH0862628A (en) Liquid crystal display element and its production
JP2001166336A (en) Method of producing liquid crystal display device and method of forming wires in liquid crystal display device
JP3746924B2 (en) Method for manufacturing active panel of liquid crystal display device
JP2002111004A (en) Method for manufacturing array substrate
JP2002237594A (en) Thin-film transistor, method for manufacturing thin-film transistor and the thin-film transistor device
JPH1065174A (en) Thin-film transistor and its manufacture
JP2007140556A (en) Method of manufacturing thin film transistor and liquid crystal display device using the same
JPH10173191A (en) Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JP3724787B2 (en) Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate
KR20040076505A (en) Method of manufacturing for Mo/Cu Line
KR100296112B1 (en) Method of fabricating Thin film Transistor
US5523187A (en) Method for the fabrication of liquid crystal display device
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
JPH11135797A (en) Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same
JP4052804B2 (en) Electrode substrate and method for producing electrode substrate

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030415

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees