JP3724787B2 - Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate - Google Patents

Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate Download PDF

Info

Publication number
JP3724787B2
JP3724787B2 JP2000403387A JP2000403387A JP3724787B2 JP 3724787 B2 JP3724787 B2 JP 3724787B2 JP 2000403387 A JP2000403387 A JP 2000403387A JP 2000403387 A JP2000403387 A JP 2000403387A JP 3724787 B2 JP3724787 B2 JP 3724787B2
Authority
JP
Japan
Prior art keywords
insulating film
transparent conductive
conductive film
organic insulating
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000403387A
Other languages
Japanese (ja)
Other versions
JP2001345023A (en
Inventor
雅史 小倉
隆 藤川
義晴 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000403387A priority Critical patent/JP3724787B2/en
Priority to TW90106764A priority patent/TW521227B/en
Priority to US09/814,168 priority patent/US6568978B2/en
Priority to KR1020010015455A priority patent/KR20010095001A/en
Publication of JP2001345023A publication Critical patent/JP2001345023A/en
Application granted granted Critical
Publication of JP3724787B2 publication Critical patent/JP3724787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置に関する。さらに詳しくは、無機絶縁膜からなる無機絶縁膜領域および有機絶縁膜からなる有機絶縁膜領域の両方に接する透明導電膜が形成される電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置に関する。
【0002】
【従来の技術】
ITO(インジウムスズ酸化物)を含む透明導電膜は、光を透過させ,且つ、光を制御する電極として利用可能である。そのような特性を有する透明導電膜を使用した電極基板は、エレクトロルミネセンス表示装置などの表示装置だけでなくタッチパネル、太陽電池などの用途への実用化が進められている。
【0003】
有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置として液晶表示装置が挙げられる。液晶表示装置は、CRTに替わるフラットパネルディスプレイの一つとして盛んに研究が行われており、とくに消費電力が小さく、薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型のパーソナルコンピュータの表示装置としてすでに実用化されている。ここでは、有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置としての具体例として液晶表示装置を説明する。
【0004】
図1は液晶表示装置100の基本的な構成を模式的に示す。液晶表示装置100は、薄膜トランジスタ(以下TFTと記す)をスイッチング素子に用いたアクティブマトリクス型TFTアレイタイプであり、これは高表示品質が望まれる場合に有利である。
【0005】
図1に示されるように液晶表示装置100は、上側基板102と下側基板(電極基板)101との間に液晶層(図示せず)が設けられており、液晶層が上側基板102上の上側電極104と下側基板101上の複数の画素電極103とにより制御されるようになっている。下側基板101において、複数の画素電極103のそれぞれはスイッチング素子(TFT)108を介してソース配線105に接続され、TFT108のゲートはゲート配線106にそれぞれ接続されている。
【0006】
図2は液晶表示装置の下側基板101(電極基板)の上面図を示す。ここで、液晶表示装置として、透過型アクティブマトリクスの液晶表示装置を想定している。ただし、液晶表示装置は、透過型に限定されず、透過/反射両用型液晶表示装置の透過領域も同様に考えることができる。
【0007】
電極基板101は、絶縁性基板20とその上に形成される構成要素全体を指す。電極基板101は、表示領域150および周辺領域160の2つの領域に分けられる。図2において、表示領域150を斜線で示す。表示領域150では、複数の画素電極103および複数の各画素電極103を制御する複数のTFT108が設けられる。画素電極103は透明導電膜により形成される。電極基板101を透過型液晶表示装置に使用する場合、絶縁性基板20の少なくとも一部を透明材料で形成し、表示側の反対側からの光(一般に光源)を利用して表示を行うために電極を透明導電膜により形成することで、光の透過および制御を行う。
【0008】
一方、周辺領域160には、複数のゲート接続端子部110、複数のソース接続端子部120、複数のコモン接続端子部130が設けられる。各ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130にそれぞれ対応するゲート配線105、ソース配線106、コモン配線107が、周辺領域160から表示領域150にわたって形成されている。本明細書において、ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130を総称して、周辺端子部と名付ける。
【0009】
図3は、電極基板101の表示領域150を拡大した上面図を示す。図3において、破線で囲まれる領域が1つの画素電極103に相当する。各ゲート配線105と各コモン配線107とはそれぞれ平行に設けられ、各ゲート配線105および各コモン配線107とそれぞれ直交するように複数のソース配線106がそれぞれ設けられている。図3に示されるように、各ゲート配線105と各ソース配線106とのそれぞれの交差部では、各ゲート配線105およびソース配線106は、スイッチング素子であるTFT108のゲート電極またはソース電極と少なくとも接続するように分岐されている。TFT108のドレイン電極に接続される接続電極48はコモン配線107と一部が重なるように設けられ、さらに、接続電極48とコモン配線107とが重なる領域の一部にコンタクトホール50が設けられる。
【0010】
図4は、図3のA−A’線に沿った電極基板101の表示領域150の断面図を示す。図4において、左側(A側)にTFT108、右側(A’側)にコンタクトホール50が示される。ここで、図4のA側をTFT部、A’側をコンタクトホール部とよぶ。
【0011】
TFT部において、絶縁性基板20上にゲート配線105の分岐部分が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。ゲート絶縁膜44としてはシリコンナイトライド(SiNx)が使用され得る。ゲート絶縁膜44上にアモルファス半導体層45が形成され、アモルファス半導体層45の左側上方にソース電極46a、アモルファス半導体層45の右側上方にドレイン電極46bが形成される。ソース電極46aはソース配線106と接続され、ドレイン電極46bは接続電極48と接続されている。このように形成されたTFT108は透明材料からなる有機絶縁膜49で覆われ、平坦化された有機絶縁膜49は透明導電膜からなる画素電極103で覆われている。
【0012】
コンタクト部において、絶縁性基板20上にコモン配線107が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。ゲート絶縁膜44は接続電極48で覆われている。コンタクトホール部において、接続電極48上に有機絶縁膜49が形成され、有機絶縁膜49は画素電極103で覆われている。ただし、接続電極48と画素電極103とが直接的に接続するコンタクトホール50が設けられている。
【0013】
電極基板101の表示領域150を上述したように形成することで、主に2つの利点により高開口率が得られる。第1の理由は、表面が平坦化された有機絶縁膜49上に画素電極103が形成されるので、画素電極103の段差部分により生じていた液晶層内の液晶分子(図示せず)の配向乱れによる表示不良(ドメイン現象)を無くすことができ、液晶層内の表示有効面積を増やすことができるためである。第2の理由は、0.3μmから2μmの比較的膜厚の厚い有機絶縁膜49を形成して、その上に画素電極103を形成することによって、有機絶縁膜103の基板側にあるゲート配線105・ソース配線106と上面側(表示側)にある画素電極103との間の電気的短絡を生じることがないためである。したがって、表示を目視する側から見た場合、ゲート配線105・ソース配線106などの配線にオーバーラップさせるような広い面積で画素電極103を形成することが可能となる。
【0014】
一方、周辺端子部では、実装部材との接続不良などを生じるリワーク時の信頼性が欠けるため、一般的に、電極となる無機絶縁膜上に透明導電膜が形成される。透明導電膜の形成は、周辺端子部の電極が酸化し、その結果、電極が高抵抗化することを防ぐ。周辺端子部の電極材料を有機絶縁膜上に形成することも考えられるが、有機絶縁膜の上に透明導電膜を形成することは、信頼性の観点から好ましいものではない。
【0015】
透明導電膜の成膜後のエッチングは、一般にウエットエッチングを行う。なぜなら、ドライエッチングを行うと有機絶縁膜が変質し、絶縁性が脆化してしまうからである。また、電極基板を液晶表示装置に適用する場合、ドライエッチングに起因して液晶層が汚染され、表示品位の劣化が引き起こされる可能性がある。したがって、本明細書において、特に言及しない限り「エッチング」はウエットエッチングを意味する。
【0016】
上述したように有機絶縁膜および無機絶縁膜の両方の上に形成された透明導電膜をエッチングする場合、同時にエッチングすることができるように考えられるが、実際には両者のエッチングシフトは異なる。本明細書において、エッチングシフトとは、エッチングによって除去される膜の長さを意味する。また、単位時間あたりのエッチングシフトを「エッチングレート」と規定する。有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とを実質的に同じサイズで設計して、同じようなエッチングを行う場合、エッチングシフトが異なることにより、両者の透明導電膜の大きさにずれが生じる。すなわち、エッチングレートが異なる。したがって、透明導電膜をエッチングした際に、図5に示すように、一方の透明導電膜の設計寸法と仕上寸法との間に差が生じてしまう。したがって、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜は、同時にエッチングすることができない。
【0017】
ここで、図6を参照して、図2に示す液晶表示装置の電極基板の作製方法を説明する。図6は、工程(a)〜(g)によりTFT部の画素電極103、ゲート接続端子部110・コモン接続端子部130、ソース接続端子部120(図2参照)を形成する方法を示す。図6では、TFT部の画素電極103の形成工程を示すが、画素電極103の形成工程はTFT部に特に限定されるものではなく、表示領域150内の画素電極103は同じように形成されると考えられる。
【0018】
工程(a)において、透明導電膜155(例えばITO)を、TFT部および周辺領域160(図2参照)の周辺端子部に同時に成膜する。
【0019】
TFT部の画素電極103となる透明導電膜155は、平坦に形成された有機絶縁膜49上に形成される。
【0020】
ゲート・コモン接続端子部110、130では、絶縁性基板20上にゲート配線105またはコモン配線107を形成し、ゲート配線105またはコモン配線107の上の中央部を除去した状態で、無機絶縁膜144が形成される。ゲート配線105またはコモン配線107の上の中央部は電極154が設けられている。電極154上には、安定した接続抵抗をもつ透明電極157となる透明導電膜155を成膜する。
【0021】
ソース接続端子部120では、絶縁性基板20を覆うように無機絶縁膜144を形成し、無機絶縁膜144上にソース配線106を設けて,それらを覆うように、透明電極157となる透明導電膜155を成膜する。
【0022】
工程(b)において、周辺端子部のフォトレジストパターニングを行う。周辺端子部において、透明導電膜155を残す部分(すなわち、透明電極157を形成する部分)上に第1のレジスト165を形成する。第1のレジスト165は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。工程(b)の際、TFT部の透明導電膜155上全面に第1のレジスト165を形成する。
【0023】
工程(c)において、ウエットエッチングを行い、周辺端子部の不必要な透明導電膜155を除去する。
【0024】
工程(d)において、第1のレジスト165を剥離する。この時、周辺端子部において透明導電膜155よりなる透明電極157が形成される一方で、TFT部の透明導電膜155は全面に形成されたままである。
【0025】
工程(e)において、画素電極103のフォトレジストパターニングを行う。透明導電膜155を残す部分(すなわち、画素電極103となる部分)上に第2のレジスト167を形成する。第2のレジスト167は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。工程(e)の際、周辺端子部全面に第2のレジスト167を形成する。
【0026】
工程(f)において、ウエットエッチングを行い、TFT部の不必要な透明導電膜155を除去する。
【0027】
工程(g)において、第2のレジスト167を剥離することで、画素電極103が形成される。
【0028】
このように、電極基板101は形成されるが、上述したように、無機絶縁膜144上の透明導電膜155のエッチング(図6の(c))と有機絶縁膜49上の透明導電膜155のエッチング(図6の(f))とは、それぞれエッチングレートが異なるため別々に行う必要がある。
【0029】
本発明は、このような現状に鑑みてなされたものであり、その目的は、有機絶縁膜上に形成された透明導電膜と無機絶縁膜上に形成される透明導電膜を同時に精度良くエッチングすることができる、電極基板およびその作製方法、ならびにそのような電極基板を備えた液晶表示装置を提供することである。
【0030】
本発明は上記課題を克服するためにプラズマ処理行う。
【0031】
ここで、液晶表示装置の電極基板にプラズマ処理を用いた従来例として以下のものが挙げられる。
【0032】
特開平9−152625号公報は、有機絶縁膜と透明導電膜との密着性を良好にするために、有機絶縁膜を形成した後、酸素プラズマ処理を行い、その後、透明導電膜を成膜する製造方法を開示している。
【0033】
また、特開平11−283934号公報は、表示の品質の面から有機絶縁膜のコンタクトホールを介した上層の画素電極と下層のドレイン電極との電気的接続を良好にするために、樹脂表面をCF4+O2などのガスでプラズマ処理する方法を開示している。しかし、CF4+O2の混合ガスを用いて有機絶縁膜上をプラズマ処理すると、有機絶縁膜上の透明導電膜のエッチングレートが大きくなる。そのため、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とは同時にエッチングを行うことができない。
【0034】
【課題を解決するための手段】
本発明の電極基板の作製方法は、同一面側に有機絶縁膜からなる有機絶縁膜領域と無機絶縁膜からなる無機絶縁膜領域とを有する該電極基板において、該有機絶縁膜領域にプラズマ処理を行う工程と、該有機絶縁膜領域および該無機絶縁膜領域に接して透明導電膜を形成する工程と、該有機絶縁膜領域および該無機絶縁膜領域に接する該透明導電膜を同時にエッチングする工程と、を包含する。
【0035】
前記有機絶縁膜領域にプラズマ処理を行う工程は、前記無機絶縁膜領域にも同時にプラズマ処理を行う工程を含んでもよい。
【0036】
前記プラズマ処理は、酸素プラズマ処理、Arプラズマ処理、CF4プラズマ処理の群から選択されるいずれかであってもよい。
【0037】
前記プラズマ処理は、酸素プラズマ処理の後にArプラズマ処理を行う工程を含んでもよい。
【0038】
前記プラズマ処理は、酸素プラズマ処理の後にCF4プラズマ処理を行う工程を含んでもよい。
【0039】
前記プラズマ処理は、前記有機絶縁膜上の表面粗さの自乗平均を1.0nm以下にしてもよい。
【0040】
前記エッチング工程の後に、透明導電膜を熱処理する工程をさらに包含してもよい。
【0041】
前記熱処理を150℃〜220℃で行ってもよい。
【0042】
本発明の電極基板は、表面粗さの自乗平均が1.0nm以下である有機絶縁膜からなる有機絶縁膜領域と、該有機絶縁膜と同一面側に設けられる無機絶縁膜からなる無機絶縁膜領域と、該有機絶縁膜領域と該無機絶縁膜領域にそれぞれ接する透明導電膜と、を備える。
【0043】
前記有機絶縁膜の表面粗さの自乗平均が0.28nm以上1.0nm以下であってもよい。
【0044】
前記有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下であってもよい。
【0045】
前記有機絶縁膜上の透明導電膜の結晶粒径が20nm以上40nm以下であってもよい。
【0046】
本発明の液晶表示装置は、上記に記載の電極基板を含む。
【0047】
【発明の実施の形態】
本願発明者らは、上記の課題を解決するために、すなわち、無機絶縁膜からなる無機絶縁膜領域に接する透明導電膜と、有機絶縁膜からなる有機絶縁膜領域に接する透明導電膜のエッチングレートを同程度にするために、透明導電膜の成膜前に適切な条件下でプラズマ処理を行えばよいことを見出した。
【0048】
尚、ここでいう有機絶縁膜領域とは、透明導電膜に接する層または膜として、例えば、図11に示される有機絶縁膜49、図17に示される有機絶縁膜1449が形成された領域、または、図18に示されるプラスチック基板1420において、無機絶縁膜が形成されていない領域を示す。また、無機絶縁膜領域とは、透明導電膜に接する層または膜として、図11に示される無機絶縁膜144、図17または図18に示される無機絶縁膜が形成された領域を示す。
【0049】
図7は、透明導電膜を形成する前に電極基板全体にプラズマ処理を行った場合の、ウエットエッチング時間(分)とエッチングシフト(μm)との関係を示すグラフである。ここで、プラズマ処理のガスとしてCF4、酸素、Arを用いる。また、透明導電膜としてITOを使用する。図7のグラフにおいて、CF4プラズマ処理、酸素プラズマ処理、Arプラズマ処理を行った結果を◆、■、▲で、また、それらの線形補間を太線、破線、点線でそれぞれ示す。また、図7のグラフにおいて、無機絶縁膜上の透明導電膜のエッチングシフトの結果を●で、その線形補間を細線で示す。なお、無機絶縁膜上の透明導電膜のエッチングシフトは、無機絶縁膜表面をプラズマ処理してもしなくても大きな差はない。
【0050】
ウエットエッチング時間が3分の場合、プラズマ処理のガスがCF4、酸素、Arのいずれであっても、有機絶縁膜上の透明導電膜のエッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフト(約0.5μm)との差は小さい。したがって、使用するガスはCF4、酸素、Arのいずれでもよい。
【0051】
ウエットエッチング時間がある程度長い場合(例えば、5分)、プラズマ処理のガスとして酸素を使用すると、エッチングシフトの増加が大きい(約3.2μm)ため無機絶縁膜上の透明導電膜のエッチングシフトとの差が大きくなり、同時にエッチングを行うことができなくなる。プラズマ処理のガスがCF4、Arの場合はウエットエッチング時間が5分であっても、エッチングシフトの増加がそれほど大きくないため、同時にエッチングを行うことができる。
【0052】
また、図7のグラフから無機絶縁膜上の透明導電膜のエッチングシフトのウエットエッチング時間に対する変化は有機絶縁膜の場合と比べてそれほど大きくないことが分かる。一般に無機絶縁膜上の透明導電膜のエッチングシフトの変化は有機絶縁膜上の透明導電膜のエッチングシフトの変化より小さく、また、本願の実験条件程度の範囲では、無機絶縁膜上の透明導電膜のエッチングシフトは1.0μm以下である。
【0053】
図8は、プラズマ処理時間と有機絶縁膜上の透明導電膜のエッチングシフトとの関係を示すグラフである。プラズマ処理に用いるガスがCF4、Ar、酸素の結果をそれぞれ◆、■、▲で示す。いずれのガスを用いても、プラズマ処理時間が長くなるほどエッチングシフトは大きくなる。ただし、酸素プラズマ処理の場合、プラズマ処理時間の増加に対するエッチングシフトの増加が著しく大きいのに対し、CF4プラズマ処理、または、Arプラズマ処理の場合、プラズマ処理時間の増加に対するエッチングシフトの増加はそれほど大きくない。プラズマ処理が30秒ほどである場合、CF4、Ar、酸素のいずれのガスを用いてもエッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフトとの差が小さく、無機絶縁膜上の透明導電膜と同時にエッチングすることができる。しかし、プラズマ処理時間が長くなる場合、酸素プラズマ処理を行った有機絶縁膜上の透明導電膜は無機絶縁膜上の透明導電膜と同時にエッチングをすることができない。
【0054】
図9は、プラズマ処理により形成される有機絶縁膜表面の表面粗さ(nm)の自乗平均(RMS)とエッチングシフト(μm)との関係を示すグラフである。図9のグラフにおいて、O2−180は酸素プラズマ処理を180秒間行ったことを示し、Ar−30はArプラズマ処理を30秒間行ったことを示す。ウエットエッチングの時間は180秒とした。表面粗さの測定はセイコーインスツルメンツ(株)のSPA500にて行った。この時、タッピングモード(DFM)にて測定し、カンチレバーの強度は20N/Mにて設定した。
【0055】
図9のグラフからわかるように、プラズマ処理のガスの種類にかかわらず表面粗さのRMSが大きくなるにつれてエッチングシフトが大きくなる傾向がある。表面粗さのRMSを1.0nm以下にすると、エッチングシフトを1.0μm以下に抑えることができる。その結果、ウエットエッチング時間が180秒の場合における無機絶縁膜上の透明導電膜のエッチングシフトに近づけることができ、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜を同時にエッチングすることができる。
【0056】
また、Arプラズマ処理を30秒行うことで、透明導電膜103と接続電極48との電気的接続が良好であることが確認されている。その条件下での表面粗さのRMSは0.28nmである。
【0057】
また、透明導電膜を成膜した後、熱処理を行う(例えば、150℃以上220℃以下の温度、より好ましくは200℃以上220℃以下)ことで、エッチングシフトはさらに低下する。例えば、Arプラズマ処理を行った有機絶縁膜の上に透明導電膜を成膜した後、さらに熱処理を行う場合、熱処理を行わない場合と比べてエッチングシフトは約0.15μmだけ小さくなる。また、CF4プラズマ処理を行った有機絶縁膜の上に透明導電膜を成膜した後、さらに熱処理を行う場合は、熱処理を行わない場合と比べてエッチングシフトは約0.05μmだけ小さくなる。
【0058】
図7および図8に示されるように、ウエットエッチング時間およびプラズマ処理時間の増加とともにエッチングシフトは増加するため、エッチングシフトが小さくなるように、プラズマ処理をした有機絶縁膜上の透明導電膜に熱処理をすることは好ましい。
【0059】
本発明による電極基板の適用例として液晶表示装置を、従来技術の電極基板を適用した液晶表示装置と対比して説明する。ただし、液晶表示装置は、単なる例示にすぎず、本発明は有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板であればどのような形態であっても適用できる。例えば、エレクトロルミネッセンス素子において、発光領域内では有機絶縁体からなる基板上に陽極として透明導電膜を形成し、他方、端子領域においては無機絶縁体上に透明導電膜を形成するような場合にも本発明を適用することができる。
【0060】
図10の工程(I)〜(IV)は、本発明による表示領域150(図1参照)および周辺領域160の周辺端子部(ゲート・コモン接続端子部、ソース接続端子部)におけるプラズマ処理および透明導電膜の形成工程を示す。これらの工程は、図6の工程(a)の透明導電膜155を形成する前の工程に対応している。
【0061】
また、表示領域150は、図4と同様に、TFT部(A側)およびコンタクトホール部(A’側)の両方を図示する。
【0062】
図10の工程(I)では、表示領域において、TFT108を覆うように有機絶縁膜49を形成し、コンタクトホール部において、コンタクトホール50を形成するために有機絶縁膜50の一部を除去する。
【0063】
ゲート・コモン接続端子部110、130において、絶縁性基板20上にゲート配線105またはコモン配線107を形成し、それらを覆うように無機絶縁膜144、電極154を形成する。
【0064】
ソース接続端子部120において、絶縁性基板20上に無機絶縁膜144を形成し、その上にソース配線106が形成される。
【0065】
表示領域150に形成される有機絶縁膜49としては例えば感光性樹脂が使用される。有機絶縁膜49はスピン塗布法によって塗布され、フォトリソ工程にて露光され、その後、アルカリ性溶液にて現像される。それにより、接続電極48を露出するように有機絶縁膜49の一部を除去し、コンタクトホール50を形成する。続いて有機絶縁膜49に対して硬化のために200℃で熱処理を行う。
【0066】
工程(II)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120に酸素プラズマ処理を行う。酸素プラズマ処理は、例えば9000sccm、3000mTorrにて30秒間行う。
【0067】
工程(III)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120上にCF4プラズマ処理またはArプラズマ処理を行う。
【0068】
CF4プラズマ処理は、例えば、CF4ガス400sccm、70mTorrの雰囲気で、Power1000Wにて30秒間行われる。また、Arプラズマ処理は、Arガス290sccm、1.7Paの雰囲気で、RFPower1.0kWにて30秒間行われる。
【0069】
工程(IV)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120上に、後に画素電極103または透明電極157となる透明導電膜155を成膜する。透明導電膜155の成膜温度は、例えば有機絶縁膜49としてアクリル系樹脂を用いている場合、アクリル系樹脂の熱脆化を懸念して、200℃で成膜する。有機絶縁膜49として他の材料を用いても、同様の温度で成膜することが好ましい。透明導電膜の成膜は、例えば、枚葉型スパッタ装置を用いて、800〜1200Åの厚さで行う。この時の成膜条件の一例は、スパッタガスとしてO2、Ar混合ガスを、ターゲットとしてIn23(SnO2を5%〜10%含む)を用い、ガス流量を100sccm、ガス圧を0.7Pa、電力を1.3kWと設定する。
【0070】
図10に示される工程では、酸素プラズマ処理(工程(II))の後にCF4プラズマ処理またはArプラズマ処理(工程(III))が行われるが、上述したように、単に酸素プラズマ処理だけ、すなわち図10の工程(II)後、工程(III)を行うことなく工程(IV)を行ってもよい。或いは酸素プラズマ処理を行わずCF4プラズマ処理またはArプラズマ処理が行う、すなわち図10の工程(I)の後、工程(II)を行うことなく、工程(III)、工程(IV)と続けてもよい。
【0071】
ただし、酸素プラズマ処理(工程(II))を行うことで、コンタクトホール50のコンタクト抵抗を低減することができる。これは、酸素プラズマ処理により、コンタクトホールに残る残さ、エッチング処理によっても残る材料等を有効に除去されるからである。
【0072】
上述したようにプラズマ処理を行うことで、図11の工程(a)〜(d)に示されるように有機絶縁膜49および無機絶縁膜144上にそれぞれ、画素電極103および透明電極157が形成される。本発明による電極基板を作製する方法を示す図11は、従来の電極基板の形成方法を説明する図6に対応する。
【0073】
具体的には、図11の工程(a)において、表示領域150内の有機絶縁膜49上、ならびに周辺領域160の無機絶縁膜144上に透明導電膜155を成膜する。
【0074】
工程(b)において、画素電極および周辺端子部のフォトレジストパターニングを行う。周辺端子部において、透明導電膜155を残す部分(すなわち、画素電極103または透明電極157を形成する部分)上にレジスト169を形成する。レジスト169は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。
【0075】
工程(c)において、ウエットエッチングを行い、画素電極および周辺端子部の不必要な透明導電膜155を除去する。ウエットエッチングは、例えば40℃の第2塩化鉄をウエットエッチング液として、180秒間行う。エッチング液としては、液温40℃のFeCl3とHClの混合液が使用される。
【0076】
工程(d)において、レジスト169を剥離する。この時、周辺端子部において透明導電膜155よりなる透明電極157が形成され、表示領域150内において画素電極103が形成される。
【0077】
すなわち、本発明により、図6に示す工程(b)〜(d)と(e)〜(g)とを同時に行うことができる。したがって、製造プロセスが短縮され、その結果、製造コストを下げ、また、製造現場の生産能力を向上させることができる。さらに、フォトレジストパターニング工程が減少するため、パターン不良による歩留まり低下を回避することができ、また、レジストおよび剥離液の使用量が減少する。さらに、有機絶縁膜を剥離液に晒す回数が減少するため、有機絶縁膜の膨潤を少なくすることができ、その結果、パネルの品質信頼性が向上する。
【0078】
また、ゲート・コモン接続端子部110、130において、電極154を成膜し、プラズマ処理を行った後に透明導電膜155を形成することで、電極154と透明導電膜155(後の透明電極157)とのコンタクト抵抗が低減する。
【0079】
図12は、CF4プラズマ処理時間と、ゲート・コモン接続端子部110、130における電極154と透明導電膜155(後の透明電極157)の間のコンタクト抵抗との関係を示すグラフである。図12から、CF4プラズマ処理を30秒以上行うことにより、コンタクト抵抗は3桁ほど減少し、安定したコンタクト抵抗が得られることがわかる。また、このことは、CF4プラズマ処理だけでなく、酸素プラズマ処理またはArプラズマ処理の場合も同様の効果を得ることができる。
【0080】
また、上述した熱処理を、透明電極157となる透明導電膜155を成膜した後に行うことで、透明導電膜155の結晶性が向上し、無機絶縁膜144上の透明電極157の抵抗が低減し、その結果、無機絶縁膜144上の配線抵抗も低減する。
【0081】
図13は、透明導電膜を成膜した後の熱処理のアニール温度(℃)と、無機絶縁膜144上の透明導電膜155よりなる透明電極157の単位面積当たりの抵抗(シート抵抗)(Ω/□)の変化を示す。図13より、熱処理を行うことでシート抵抗が低減することが理解される。
【0082】
本実施の形態のようにCF4プラズマ処理またはArプラズマ処理を行った場合、XPS(X線光電子分光装置)などの分析装置により成分分析を行うと、有機絶縁膜の表面層に混入している、プラズマ処理に用いたガスを検出することが可能である。
【0083】
透明導電膜の結晶粒径を制御することで、有機絶縁膜上の透明導電膜のエッチングレートと無機絶縁膜上の透明導電膜とのエッチングレートとを近づけることができる。
【0084】
図14は、透明導電膜をウエットエッチングする時間(分)とエッチングシフト(μm)との関係を示すグラフである。図14のグラフにおいて、有機絶縁膜上の透明導電膜の結晶粒径が約40nmの場合の結果を●、およびその線形補間を太線で示す。また、無機絶縁膜上の透明導電膜の結果を■、およびその線形補間を細線で示す。ここで、有機絶縁膜としてアクリル樹脂、透明導電膜としてITO、無機絶縁膜としてSiNxを使用した。図14のグラフに示されるように、エッチング時間が3〜5分の場合、有機絶縁膜上の透明導電膜のエッチングシフトは、1.5μmより小さく、無機絶縁膜上の透明導電膜のエッチングシフトは1.0μmより小さい。したがって、有機絶縁膜上の透明導電膜のエッチングシフトと無機絶縁膜上の透明導電膜のエッチングシフトとの差が比較的小さいため、所定のエッチング時間で有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とを同時にエッチングすることが可能である。
【0085】
図14のグラフでは、有機絶縁膜上の透明導電膜の結晶粒径は約40nmの場合を示したが、結晶粒径の範囲が20nm〜50nmの範囲であれば、同様に、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とのエッチングシフトの差は小さいため、両者を同時にエッチングすることができる。
【0086】
比較のために、有機絶縁膜上の透明導電膜の結晶粒径が約100nmの場合の透明導電膜をウエットエッチングする時間(分)とエッチングシフト(μm)との関係を示すグラフを図15に示す。図15に示されるように、有機絶縁膜上の透明導電膜のエッチングシフトは、エッチング時間が3分〜5分の場合、2.0μm以上であり、有機絶縁膜上の透明導電膜のエッチングシフトは、無機絶縁膜上の透明導電膜のエッチングシフトと比べて大きく、その差も大きい。したがって、両者を同時にエッチングすることは困難である。
【0087】
透明導電膜の成膜前にプラズマ処理を行うことで、結晶粒径を制御することができる。透明導電膜の成膜前に酸素プラズマ処理またはCF4プラズマ処理を長時間行うと、有機絶縁膜表面が荒れるため、結晶粒径が大きくなる傾向がある。また、透明導電膜の成膜前にArプラズマ処理を行うと有機絶縁膜表面の粗さが緩和されるため、結晶粒径が小さくなる傾向がある。
【0088】
図16は、有機絶縁膜上の透明導電膜のウエットエッチング時間とエッチングシフトとの関係を示すグラフである。有機絶縁膜としてアクリル樹脂、透明導電膜としてITOを使用し、ウエットエッチング時間は3.0分とした。図16に示されるように、有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下であれば、エッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフト(約0.2μm、図14参照)との差が小さいため、所定のエッチング時間で同時エッチングができる。また、有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下の場合、電極として機能するために好適な電気抵抗を有している。有機絶縁膜上の透明導電膜の結晶粒径が20nm以上40nm以下であれば、さらにエッチングシフトが小さいため、有機絶縁膜上の透明導電膜の制御性は改善される。また、発明者らは、有機絶縁膜上の透明導電膜表面の結晶粒径が60nm以上の場合、図15に示されるようにエッチングシフトは大きく増大し、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とのエッチングレートが大きく異なるため、同時エッチングパターニングができなくなることを確認している。
【0089】
また、逆に有機絶縁膜上の透明導電膜の結晶粒径が20nmより小さい場合、透明導電膜の粒径が小さすぎて電気抵抗が高くなり、結果として電極として有効に機能しなくなる。また、このように透明導電膜の抵抗が大きい電極基板を液晶表示装置に適用すると、表示領域の画素電極、および、周辺領域のゲート接続端子部、コモン接続端子部、ソース接続端子部の電気抵抗が増加する。とくに、周辺領域のゲート接続端子部、コモン接続端子部、ソース接続端子部の電気抵抗の増加は、高精細・大型液晶表示装置を製造する際に望ましくない。
【0090】
図17の工程(a)〜(e)を参照して本発明の概略を模式的に説明する。
【0091】
工程(a)において、絶縁性基板1420上に、無機絶縁膜1444を形成する。絶縁性基板1420として、透明ガラスのほかにプラスチック基板を使用できる。プラスチック基板の材料としてポリイミド、ポリエチレンテレフタレート、ポリアクリレート、ポリエチレンなどが使用される。無機絶縁膜1444としては、例えば、SiO2、SiNxまたはTaO2を使用し、500〜5000Åの厚さで形成する。
【0092】
工程(b)において、絶縁性基板1420上の別の領域に有機絶縁膜1449を形成する。有機絶縁膜1449としては、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネートなどを使用し、100Å〜1mmの厚さで形成する。
【0093】
その後、プラズマ処理を行う。プラズマ処理のガスとして、Ar、CF4、酸素が使用できる。
【0094】
工程(c)において、透明導電膜1455をスパッタなどで、絶縁性基板1420、無機絶縁膜1444、有機絶縁膜1449を覆うように成膜する。透明導電膜1455として、ITOを使用してもよい。透明導電膜1455は、厚さ500〜3000Åで形成する。
【0095】
工程(d)において、フォトレジスト1465をパターニングした後、ウエットエッチングを行い、透明導電膜1455のパターニングを行う。フォトレジスト1465はノボラック樹脂を使用してもよく、ウエットエッチングのエッチング液として、FeCl3とHClの混合液またはHBrを使用してもよい。
【0096】
工程(e)において、無機絶縁膜1444、有機絶縁膜1449上に所望の形状の透明導電膜1455が形成され、電極基板1700が完成する。この時、無機絶縁膜1444上の透明導電膜1455と有機絶縁膜1449上の透明導電膜1455とのエッチングシフトの差は、2μm以下であることが望ましいが、これに限定されない。
【0097】
無機絶縁膜1444、有機絶縁膜1449の成膜方法は、材料によって適切に選択される。具体的な方法としては、凸版印刷、スクリーン印刷、スピンコータなどがある。また、成膜後、さらに熱処理または紫外線照射を行ってもよい。
【0098】
このように形成された透明導電膜1455と無機絶縁膜1444の密着性ならびに透明導電膜1455と有機絶縁膜1449との密着性は、ピールテストの結果、良好であることがわかった。
【0099】
上述の説明では、絶縁性基板1420上に無機絶縁膜1444および有機絶縁膜1449を形成する電極基板1700を示した。しかし、本発明はこれに限定されるものではなく、図18に示すように、絶縁性基板1420としてプラスチック基板を使用し、その一部の領域に無機絶縁膜1444を形成し、無機絶縁膜1444とプラスチック基板1420上の一部に透明導電膜1455を形成する電極基板1800も範囲に含む。このような電極基板1800は、無機絶縁膜1444上にスイッチング素子等を含む集積回路を組み込み、透明導電膜1455は制御を行う電極だけでなく配線としても利用可能である。
【0100】
【発明の効果】
本発明によれば、透明導電膜の成膜前に適切な条件でプラズマ処理(例えば、Arプラズマ処理、CF4プラズマ処理、酸素プラズマ処理)を行うことにより、有機絶縁膜領域に接するように形成された透明導電膜と無機絶縁膜領域に接するように形成された透明導電膜を同時にエッチング処理でき、工程の短縮が可能となる。これにより、電極および液晶表示装置の製造コストを低減することが出来る。
【図面の簡単な説明】
【図1】液晶表示装置の構成を模式図である。
【図2】電極基板の上面図である。
【図3】図2の電極基板の表示領域の拡大図である。
【図4】図3のA−A’線に沿った断面図である。
【図5】設計寸法と仕上寸法との差をあらわす図である。
【図6】従来の電極基板の作製方法を説明する図である。
【図7】ウエットエッチング時間とエッチングシフトとの関係を示すグラフである。
【図8】プラズマ処理時間とエッチングシフトとの関係を示すグラフである。
【図9】有機絶縁膜上の表面粗さとエッチングシフトとの関係を示すグラフである。
【図10】透明導電膜を形成する前のプラズマ処理を説明する図である。
【図11】本発明による電極基板の作製方法を説明する図である。
【図12】CF4プラズマ処理時間とコンタクト抵抗との関係を示すグラフである。
【図13】アニール温度とシート抵抗との関係を示すグラフである。
【図14】有機絶縁膜上の透明導電膜の結晶粒径が約40nmの場合のエッチング時間とエッチングシフトとの関係を示すグラフである
【図15】有機絶縁膜上の透明導電膜の結晶粒径が約100nmの場合のエッチング時間とエッチングシフトとの関係を示すグラフである。
【図16】有機絶縁膜上の透明導電膜の結晶粒径とエッチングシフトとの関係を示すグラフである。
【図17】本発明の電極基板作製の概略を説明する図である。
【図18】本発明の別の実施形態による電極基板を示す図である。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electrode substrate, a manufacturing method thereof, and a liquid crystal display device including the electrode substrate. More specifically, an electrode substrate on which a transparent conductive film is formed in contact with both an inorganic insulating film region made of an inorganic insulating film and an organic insulating film region made of an organic insulating film, a manufacturing method thereof, and a liquid crystal display device including the electrode substrate About.
[0002]
[Prior art]
A transparent conductive film containing ITO (indium tin oxide) can be used as an electrode that transmits light and controls light. An electrode substrate using a transparent conductive film having such characteristics has been put into practical use not only for display devices such as electroluminescence display devices but also for touch panels, solar cells and the like.
[0003]
A liquid crystal display device is given as a display device using an electrode substrate in which a transparent conductive film is formed on both an organic insulating film and an inorganic insulating film. Liquid crystal display devices have been actively researched as one of flat panel displays to replace CRTs. Taking advantage of their low power consumption and thinness, battery-driven ultra-compact TVs and notebook-type displays have been developed. It has already been put into practical use as a display device for personal computers. Here, a liquid crystal display device will be described as a specific example of a display device using an electrode substrate in which a transparent conductive film is formed on both an organic insulating film and an inorganic insulating film.
[0004]
FIG. 1 schematically shows a basic configuration of the liquid crystal display device 100. The liquid crystal display device 100 is an active matrix TFT array type using thin film transistors (hereinafter referred to as TFTs) as switching elements, which is advantageous when high display quality is desired.
[0005]
As shown in FIG. 1, the liquid crystal display device 100 includes a liquid crystal layer (not shown) provided between an upper substrate 102 and a lower substrate (electrode substrate) 101, and the liquid crystal layer is on the upper substrate 102. It is controlled by the upper electrode 104 and the plurality of pixel electrodes 103 on the lower substrate 101. In the lower substrate 101, each of the plurality of pixel electrodes 103 is connected to the source wiring 105 through the switching element (TFT) 108, and the gate of the TFT 108 is connected to the gate wiring 106.
[0006]
FIG. 2 is a top view of the lower substrate 101 (electrode substrate) of the liquid crystal display device. Here, a transmissive active matrix liquid crystal display device is assumed as the liquid crystal display device. However, the liquid crystal display device is not limited to the transmissive type, and the transmissive region of the transmissive / reflective liquid crystal display device can be considered similarly.
[0007]
The electrode substrate 101 refers to the insulating substrate 20 and the entire components formed thereon. The electrode substrate 101 is divided into two areas, a display area 150 and a peripheral area 160. In FIG. 2, the display area 150 is indicated by diagonal lines. In the display region 150, a plurality of pixel electrodes 103 and a plurality of TFTs 108 for controlling the plurality of pixel electrodes 103 are provided. The pixel electrode 103 is formed of a transparent conductive film. When the electrode substrate 101 is used in a transmissive liquid crystal display device, at least a part of the insulating substrate 20 is formed of a transparent material, and display is performed using light (generally a light source) from the opposite side of the display side. Light is transmitted and controlled by forming the electrode with a transparent conductive film.
[0008]
On the other hand, the peripheral region 160 is provided with a plurality of gate connection terminal portions 110, a plurality of source connection terminal portions 120, and a plurality of common connection terminal portions 130. A gate line 105, a source line 106, and a common line 107 corresponding to each gate connection terminal part 110, source connection terminal part 120, and common connection terminal part 130 are formed from the peripheral area 160 to the display area 150. In this specification, the gate connection terminal portion 110, the source connection terminal portion 120, and the common connection terminal portion 130 are collectively referred to as peripheral terminal portions.
[0009]
FIG. 3 shows an enlarged top view of the display area 150 of the electrode substrate 101. In FIG. 3, a region surrounded by a broken line corresponds to one pixel electrode 103. Each gate wiring 105 and each common wiring 107 are provided in parallel, and a plurality of source wirings 106 are provided so as to be orthogonal to each gate wiring 105 and each common wiring 107, respectively. As shown in FIG. 3, at each intersection of each gate wiring 105 and each source wiring 106, each gate wiring 105 and source wiring 106 are at least connected to the gate electrode or source electrode of the TFT 108 which is a switching element. Is so branched. A connection electrode 48 connected to the drain electrode of the TFT 108 is provided so as to partially overlap the common wiring 107, and a contact hole 50 is provided in a part of a region where the connection electrode 48 and the common wiring 107 overlap.
[0010]
FIG. 4 is a cross-sectional view of the display region 150 of the electrode substrate 101 taken along the line AA ′ of FIG. In FIG. 4, the TFT 108 is shown on the left side (A side), and the contact hole 50 is shown on the right side (A ′ side). Here, the A side in FIG. 4 is referred to as a TFT portion, and the A ′ side is referred to as a contact hole portion.
[0011]
In the TFT portion, a branch portion of the gate wiring 105 is formed on the insulating substrate 20, and a gate insulating film 44 is provided so as to cover them. Silicon nitride (SiN x ) may be used as the gate insulating film 44. An amorphous semiconductor layer 45 is formed on the gate insulating film 44, a source electrode 46 a is formed above the left side of the amorphous semiconductor layer 45, and a drain electrode 46 b is formed above the right side of the amorphous semiconductor layer 45. The source electrode 46 a is connected to the source wiring 106, and the drain electrode 46 b is connected to the connection electrode 48. The TFT 108 thus formed is covered with an organic insulating film 49 made of a transparent material, and the planarized organic insulating film 49 is covered with a pixel electrode 103 made of a transparent conductive film.
[0012]
In the contact portion, the common wiring 107 is formed on the insulating substrate 20, and the gate insulating film 44 is provided so as to cover them. The gate insulating film 44 is covered with a connection electrode 48. In the contact hole portion, an organic insulating film 49 is formed on the connection electrode 48, and the organic insulating film 49 is covered with the pixel electrode 103. However, a contact hole 50 for directly connecting the connection electrode 48 and the pixel electrode 103 is provided.
[0013]
By forming the display region 150 of the electrode substrate 101 as described above, a high aperture ratio can be obtained mainly by two advantages. The first reason is that since the pixel electrode 103 is formed on the organic insulating film 49 whose surface is flattened, the orientation of liquid crystal molecules (not shown) in the liquid crystal layer caused by the stepped portion of the pixel electrode 103 is formed. This is because display defects (domain phenomenon) due to disturbance can be eliminated and the effective display area in the liquid crystal layer can be increased. The second reason is that a relatively thick organic insulating film 49 having a thickness of 0.3 μm to 2 μm is formed, and a pixel electrode 103 is formed thereon, whereby a gate wiring on the substrate side of the organic insulating film 103 is formed. This is because no electrical short circuit occurs between the source line 106 and the pixel electrode 103 on the upper surface side (display side). Therefore, the pixel electrode 103 can be formed in a wide area so as to overlap with the wiring such as the gate wiring 105 and the source wiring 106 when viewed from the viewing side.
[0014]
On the other hand, since the peripheral terminal portion lacks reliability at the time of rework that causes a connection failure with the mounting member, a transparent conductive film is generally formed on the inorganic insulating film to be an electrode. The formation of the transparent conductive film prevents the electrode at the peripheral terminal portion from being oxidized, and as a result, the electrode from increasing in resistance. Although it is conceivable to form the electrode material of the peripheral terminal portion on the organic insulating film, it is not preferable from the viewpoint of reliability to form the transparent conductive film on the organic insulating film.
[0015]
Etching after forming the transparent conductive film is generally wet etching. This is because when dry etching is performed, the organic insulating film is altered and the insulation becomes brittle. In addition, when the electrode substrate is applied to a liquid crystal display device, the liquid crystal layer is contaminated due to dry etching, which may cause deterioration in display quality. Therefore, in this specification, unless otherwise specified, “etching” means wet etching.
[0016]
As described above, when the transparent conductive film formed on both the organic insulating film and the inorganic insulating film is etched, it can be considered that etching can be performed at the same time. In this specification, the etching shift means the length of a film removed by etching. Further, an etching shift per unit time is defined as an “etching rate”. When the transparent conductive film on the organic insulating film and the transparent conductive film on the inorganic insulating film are designed with substantially the same size and the same etching is performed, the etching shift is different, Deviation occurs in size. That is, the etching rate is different. Therefore, when the transparent conductive film is etched, as shown in FIG. 5, a difference occurs between the design dimension and the finished dimension of one transparent conductive film. Therefore, the transparent conductive film on the organic insulating film and the transparent conductive film on the inorganic insulating film cannot be etched at the same time.
[0017]
Here, a method for manufacturing the electrode substrate of the liquid crystal display device illustrated in FIG. 2 will be described with reference to FIGS. FIG. 6 shows a method of forming the pixel electrode 103 of the TFT portion, the gate connection terminal portion 110 / common connection terminal portion 130, and the source connection terminal portion 120 (see FIG. 2) by steps (a) to (g). Although FIG. 6 shows a process for forming the pixel electrode 103 in the TFT portion, the process for forming the pixel electrode 103 is not particularly limited to the TFT portion, and the pixel electrode 103 in the display region 150 is formed in the same manner. it is conceivable that.
[0018]
In the step (a), a transparent conductive film 155 (for example, ITO) is simultaneously formed on the TFT portion and the peripheral terminal portion of the peripheral region 160 (see FIG. 2).
[0019]
The transparent conductive film 155 to be the pixel electrode 103 of the TFT portion is formed on the organic insulating film 49 formed flat.
[0020]
In the gate / common connection terminal portions 110 and 130, the inorganic insulating film 144 is formed in a state in which the gate wiring 105 or the common wiring 107 is formed on the insulating substrate 20 and the central portion on the gate wiring 105 or the common wiring 107 is removed. Is formed. An electrode 154 is provided in the central portion on the gate wiring 105 or the common wiring 107. On the electrode 154, a transparent conductive film 155 is formed as a transparent electrode 157 having a stable connection resistance.
[0021]
In the source connection terminal portion 120, an inorganic insulating film 144 is formed so as to cover the insulating substrate 20, a source wiring 106 is provided on the inorganic insulating film 144, and a transparent conductive film serving as the transparent electrode 157 is formed so as to cover them. 155 is deposited.
[0022]
In the step (b), the peripheral terminal portion is subjected to photoresist patterning. In the peripheral terminal portion, a first resist 165 is formed on a portion where the transparent conductive film 155 is left (that is, a portion where the transparent electrode 157 is formed). As the first resist 165, for example, a positive resist made of Tokyo Ohka Novolak resin is used. In the step (b), a first resist 165 is formed on the entire surface of the transparent conductive film 155 in the TFT portion.
[0023]
In step (c), wet etching is performed to remove unnecessary transparent conductive film 155 in the peripheral terminal portion.
[0024]
In the step (d), the first resist 165 is removed. At this time, the transparent electrode 157 made of the transparent conductive film 155 is formed in the peripheral terminal portion, while the transparent conductive film 155 in the TFT portion remains formed on the entire surface.
[0025]
In step (e), the pixel electrode 103 is subjected to photoresist patterning. A second resist 167 is formed on a portion where the transparent conductive film 155 is left (that is, a portion to be the pixel electrode 103). As the second resist 167, for example, a positive type resist made of Tokyo Ohka Novolak resin is used. In the step (e), a second resist 167 is formed on the entire peripheral terminal portion.
[0026]
In step (f), wet etching is performed to remove unnecessary transparent conductive film 155 in the TFT portion.
[0027]
In the step (g), the pixel electrode 103 is formed by removing the second resist 167.
[0028]
Thus, although the electrode substrate 101 is formed, as described above, the etching of the transparent conductive film 155 on the inorganic insulating film 144 (FIG. 6C) and the transparent conductive film 155 on the organic insulating film 49 are performed. Etching (f of FIG. 6) has to be performed separately because the etching rate is different.
[0029]
The present invention has been made in view of such a current situation, and an object of the present invention is to simultaneously and accurately etch a transparent conductive film formed on an organic insulating film and a transparent conductive film formed on an inorganic insulating film. It is possible to provide an electrode substrate and a manufacturing method thereof, and a liquid crystal display device including such an electrode substrate.
[0030]
The present invention performs plasma processing to overcome the above-described problems.
[0031]
Here, the following is mentioned as a conventional example using plasma treatment for the electrode substrate of the liquid crystal display device.
[0032]
In Japanese Patent Laid-Open No. 9-152625, in order to improve the adhesion between the organic insulating film and the transparent conductive film, after forming the organic insulating film, oxygen plasma treatment is performed, and then the transparent conductive film is formed. A manufacturing method is disclosed.
[0033]
JP-A-11-283934 discloses a resin surface in order to improve electrical connection between the upper pixel electrode and the lower drain electrode through the contact hole of the organic insulating film in terms of display quality. A method of plasma processing with a gas such as CF 4 + O 2 is disclosed. However, when the plasma treatment is performed on the organic insulating film using a mixed gas of CF 4 + O 2 , the etching rate of the transparent conductive film on the organic insulating film increases. Therefore, the transparent conductive film on the organic insulating film and the transparent conductive film on the inorganic insulating film cannot be etched simultaneously.
[0034]
[Means for Solving the Problems]
In the electrode substrate having the organic insulating film region made of an organic insulating film and the inorganic insulating film region made of an inorganic insulating film on the same surface, the electrode substrate of the present invention is subjected to plasma treatment on the organic insulating film region. Performing a step, forming a transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region, and simultaneously etching the transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region; .
[0035]
The step of performing plasma treatment on the organic insulating film region may include a step of simultaneously performing plasma processing on the inorganic insulating film region.
[0036]
The plasma treatment may be any selected from the group of oxygen plasma treatment, Ar plasma treatment, and CF 4 plasma treatment.
[0037]
The plasma treatment may include a step of performing an Ar plasma treatment after the oxygen plasma treatment.
[0038]
The plasma treatment may include a step of performing a CF 4 plasma treatment after the oxygen plasma treatment.
[0039]
In the plasma treatment, the mean square of the surface roughness on the organic insulating film may be 1.0 nm or less.
[0040]
You may further include the process of heat-processing a transparent conductive film after the said etching process.
[0041]
You may perform the said heat processing at 150 to 220 degreeC.
[0042]
An electrode substrate according to the present invention includes an organic insulating film region made of an organic insulating film having a mean square roughness of 1.0 nm or less, and an inorganic insulating film made of an inorganic insulating film provided on the same side as the organic insulating film A region, and a transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region.
[0043]
The square average of the surface roughness of the organic insulating film may be 0.28 nm or more and 1.0 nm or less.
[0044]
The crystal grain size of the transparent conductive film on the organic insulating film may be 20 nm or more and 50 nm or less.
[0045]
The transparent conductive film on the organic insulating film may have a crystal grain size of 20 nm to 40 nm.
[0046]
The liquid crystal display device of the present invention includes the electrode substrate described above.
[0047]
DETAILED DESCRIPTION OF THE INVENTION
In order to solve the above problems, the inventors of the present application, namely, an etching rate of a transparent conductive film in contact with an inorganic insulating film region made of an inorganic insulating film and a transparent conductive film in contact with an organic insulating film region made of an organic insulating film. It has been found that plasma treatment may be performed under appropriate conditions before forming the transparent conductive film in order to achieve the same level.
[0048]
The organic insulating film region referred to here is, for example, a region where the organic insulating film 49 shown in FIG. 11 or the organic insulating film 1449 shown in FIG. 18 shows a region where an inorganic insulating film is not formed in the plastic substrate 1420 shown in FIG. The inorganic insulating film region refers to a region where the inorganic insulating film 144 shown in FIG. 11 or the inorganic insulating film shown in FIG. 17 or 18 is formed as a layer or film in contact with the transparent conductive film.
[0049]
FIG. 7 is a graph showing the relationship between the wet etching time (minutes) and the etching shift (μm) when the entire electrode substrate is subjected to plasma treatment before forming the transparent conductive film. Here, CF 4 , oxygen, and Ar are used as plasma processing gases. Moreover, ITO is used as a transparent conductive film. In the graph of FIG. 7, the results of CF 4 plasma treatment, oxygen plasma treatment, and Ar plasma treatment are indicated by ◆, ■, and ▲, and their linear interpolations are indicated by bold lines, broken lines, and dotted lines, respectively. In the graph of FIG. 7, the result of the etching shift of the transparent conductive film on the inorganic insulating film is indicated by ●, and the linear interpolation is indicated by a thin line. Note that the etching shift of the transparent conductive film on the inorganic insulating film is not significantly different whether or not the surface of the inorganic insulating film is plasma-treated.
[0050]
When the wet etching time is 3 minutes, the etching shift of the transparent conductive film on the organic insulating film is 1.0 μm or less regardless of whether the plasma processing gas is CF 4 , oxygen, or Ar. The difference from the etching shift (about 0.5 μm) of the transparent conductive film is small. Accordingly, the gas used may be any of CF 4 , oxygen, and Ar.
[0051]
When wet etching time is long to some extent (for example, 5 minutes), if oxygen is used as the plasma processing gas, the increase in etching shift is large (about 3.2 μm), so that the etching shift of the transparent conductive film on the inorganic insulating film is The difference increases and etching cannot be performed at the same time. When the plasma processing gas is CF 4 or Ar, even if the wet etching time is 5 minutes, the increase in etching shift is not so large, so that etching can be performed simultaneously.
[0052]
Further, it can be seen from the graph of FIG. 7 that the change of the etching shift of the transparent conductive film on the inorganic insulating film with respect to the wet etching time is not so large as compared with the case of the organic insulating film. In general, the change in the etching shift of the transparent conductive film on the inorganic insulating film is smaller than the change in the etching shift of the transparent conductive film on the organic insulating film, and the transparent conductive film on the inorganic insulating film is within the range of the experimental conditions of the present application. The etching shift is 1.0 μm or less.
[0053]
FIG. 8 is a graph showing the relationship between the plasma processing time and the etching shift of the transparent conductive film on the organic insulating film. The results of CF 4 , Ar, and oxygen as gases used for the plasma treatment are indicated by ◆, ■, and ▲, respectively. Regardless of which gas is used, the etching shift increases as the plasma processing time increases. However, in the case of oxygen plasma processing, the increase in etching shift with respect to the increase in plasma processing time is remarkably large, whereas in the case of CF 4 plasma processing or Ar plasma processing, the increase in etching shift with respect to the increase in plasma processing time is not so much. not big. When the plasma treatment is about 30 seconds, the etching shift is 1.0 μm or less regardless of the gas of CF 4 , Ar, or oxygen, and the difference from the etching shift of the transparent conductive film on the inorganic insulating film is small. Etching can be performed simultaneously with the transparent conductive film on the inorganic insulating film. However, when the plasma treatment time becomes long, the transparent conductive film on the organic insulating film subjected to the oxygen plasma treatment cannot be etched simultaneously with the transparent conductive film on the inorganic insulating film.
[0054]
FIG. 9 is a graph showing the relationship between the root mean square (RMS) of the surface roughness (nm) of the surface of the organic insulating film formed by the plasma treatment and the etching shift (μm). In the graph of FIG. 9, O 2 -180 indicates that oxygen plasma treatment was performed for 180 seconds, and Ar-30 indicates that Ar plasma treatment was performed for 30 seconds. The wet etching time was 180 seconds. The surface roughness was measured with a SPA500 manufactured by Seiko Instruments Inc. At this time, the measurement was performed in a tapping mode (DFM), and the strength of the cantilever was set at 20 N / M.
[0055]
As can be seen from the graph of FIG. 9, the etching shift tends to increase as the RMS of the surface roughness increases regardless of the type of plasma processing gas. When the RMS of the surface roughness is 1.0 nm or less, the etching shift can be suppressed to 1.0 μm or less. As a result, it is possible to approach the etching shift of the transparent conductive film on the inorganic insulating film when the wet etching time is 180 seconds, and the transparent conductive film on the organic insulating film and the transparent conductive film on the inorganic insulating film are simultaneously etched. be able to.
[0056]
In addition, it is confirmed that the electrical connection between the transparent conductive film 103 and the connection electrode 48 is good by performing Ar plasma treatment for 30 seconds. The RMS of the surface roughness under the conditions is 0.28 nm.
[0057]
Further, after the transparent conductive film is formed, the etching shift is further reduced by performing heat treatment (for example, a temperature of 150 ° C. or higher and 220 ° C. or lower, more preferably 200 ° C. or higher and 220 ° C. or lower). For example, when a heat treatment is further performed after forming a transparent conductive film on an organic insulating film that has been subjected to Ar plasma treatment, the etching shift is reduced by about 0.15 μm compared to the case where heat treatment is not performed. Further, when a heat treatment is further performed after forming a transparent conductive film on the organic insulating film that has been subjected to the CF 4 plasma treatment, the etching shift is reduced by about 0.05 μm as compared with the case where the heat treatment is not performed.
[0058]
As shown in FIGS. 7 and 8, since the etching shift increases as the wet etching time and the plasma processing time increase, heat treatment is performed on the transparent conductive film on the plasma-processed organic insulating film so that the etching shift is reduced. It is preferable to do.
[0059]
As an application example of the electrode substrate according to the present invention, a liquid crystal display device will be described in comparison with a liquid crystal display device to which a conventional electrode substrate is applied. However, the liquid crystal display device is merely an example, and the present invention can be applied to any form as long as it is an electrode substrate in which a transparent conductive film is formed on both an organic insulating film and an inorganic insulating film. For example, in an electroluminescence element, a transparent conductive film is formed as an anode on a substrate made of an organic insulator in a light emitting region, while a transparent conductive film is formed on an inorganic insulator in a terminal region. The present invention can be applied.
[0060]
Steps (I) to (IV) in FIG. 10 involve plasma treatment and transparency in the peripheral terminal portions (gate / common connection terminal portion, source connection terminal portion) of the display region 150 (see FIG. 1) and the peripheral region 160 according to the present invention. The formation process of an electrically conductive film is shown. These steps correspond to the steps before forming the transparent conductive film 155 in step (a) of FIG.
[0061]
Further, the display region 150 shows both the TFT portion (A side) and the contact hole portion (A ′ side) as in FIG.
[0062]
In step (I) of FIG. 10, an organic insulating film 49 is formed so as to cover the TFT 108 in the display region, and a part of the organic insulating film 50 is removed in order to form the contact hole 50 in the contact hole portion.
[0063]
In the gate / common connection terminal portions 110 and 130, the gate wiring 105 or the common wiring 107 is formed on the insulating substrate 20, and the inorganic insulating film 144 and the electrode 154 are formed so as to cover them.
[0064]
In the source connection terminal portion 120, the inorganic insulating film 144 is formed on the insulating substrate 20, and the source wiring 106 is formed thereon.
[0065]
As the organic insulating film 49 formed in the display region 150, for example, a photosensitive resin is used. The organic insulating film 49 is applied by a spin coating method, exposed in a photolithography process, and then developed with an alkaline solution. Thereby, a part of the organic insulating film 49 is removed so that the connection electrode 48 is exposed, and a contact hole 50 is formed. Subsequently, the organic insulating film 49 is heat treated at 200 ° C. for curing.
[0066]
In step (II), oxygen plasma treatment is performed on the display region 150, the gate / common connection terminal portions 110 and 130, and the source connection terminal portion 120. The oxygen plasma treatment is performed, for example, at 9000 sccm and 3000 mTorr for 30 seconds.
[0067]
In step (III), CF 4 plasma treatment or Ar plasma treatment is performed on the display region 150, the gate / common connection terminal portions 110 and 130, and the source connection terminal portion 120.
[0068]
The CF 4 plasma treatment is performed, for example, in Power 1000W for 30 seconds in an atmosphere of CF 4 gas of 400 sccm and 70 mTorr. The Ar plasma treatment is performed for 30 seconds at an RF power of 1.0 kW in an atmosphere of Ar gas of 290 sccm and 1.7 Pa.
[0069]
In step (IV), a transparent conductive film 155 to be the pixel electrode 103 or the transparent electrode 157 later is formed on the display region 150, the gate / common connection terminal portions 110 and 130, and the source connection terminal portion 120. For example, when an acrylic resin is used as the organic insulating film 49, the transparent conductive film 155 is formed at 200 ° C. in consideration of thermal embrittlement of the acrylic resin. Even if another material is used for the organic insulating film 49, it is preferable to form the film at the same temperature. The film formation of the transparent conductive film is performed at a thickness of 800 to 1200 mm using, for example, a single wafer type sputtering apparatus. As an example of the film forming conditions at this time, a mixed gas of O 2 and Ar is used as a sputtering gas, In 2 O 3 (containing 5% to 10% of SnO 2 ) is used as a target, a gas flow rate is 100 sccm, and a gas pressure is 0. .7 Pa and power are set to 1.3 kW.
[0070]
In the step shown in FIG. 10, the oxygen plasma treatment (step (II)) is followed by the CF 4 plasma treatment or Ar plasma treatment (step (III)). After step (II) in FIG. 10, step (IV) may be performed without performing step (III). Alternatively, CF 4 plasma treatment or Ar plasma treatment is performed without oxygen plasma treatment, that is, after step (I) in FIG. 10, step (III) and step (IV) are continued without performing step (II). Also good.
[0071]
However, the contact resistance of the contact hole 50 can be reduced by performing the oxygen plasma treatment (step (II)). This is because the oxygen plasma treatment effectively removes the residue remaining in the contact hole, the material remaining after the etching treatment, and the like.
[0072]
By performing the plasma treatment as described above, the pixel electrode 103 and the transparent electrode 157 are formed on the organic insulating film 49 and the inorganic insulating film 144, respectively, as shown in steps (a) to (d) of FIG. The FIG. 11 showing a method for manufacturing an electrode substrate according to the present invention corresponds to FIG. 6 for explaining a conventional method for forming an electrode substrate.
[0073]
Specifically, in step (a) of FIG. 11, a transparent conductive film 155 is formed on the organic insulating film 49 in the display region 150 and on the inorganic insulating film 144 in the peripheral region 160.
[0074]
In the step (b), photoresist patterning of the pixel electrode and the peripheral terminal portion is performed. In the peripheral terminal portion, a resist 169 is formed on a portion where the transparent conductive film 155 is left (that is, a portion where the pixel electrode 103 or the transparent electrode 157 is formed). As the resist 169, for example, a positive type resist made of Tokyo Ohka Novolak resin is used.
[0075]
In step (c), wet etching is performed to remove unnecessary transparent conductive film 155 in the pixel electrode and the peripheral terminal portion. The wet etching is performed for 180 seconds using, for example, ferric chloride at 40 ° C. as a wet etching solution. As the etching solution, a mixed solution of FeCl 3 and HCl having a liquid temperature of 40 ° C. is used.
[0076]
In step (d), the resist 169 is removed. At this time, the transparent electrode 157 made of the transparent conductive film 155 is formed in the peripheral terminal portion, and the pixel electrode 103 is formed in the display region 150.
[0077]
That is, according to the present invention, the steps (b) to (d) and (e) to (g) shown in FIG. 6 can be performed simultaneously. Therefore, the manufacturing process is shortened, and as a result, the manufacturing cost can be reduced and the production capacity of the manufacturing site can be improved. Further, since the number of photoresist patterning steps is reduced, it is possible to avoid a decrease in yield due to pattern defects, and the amount of resist and stripping solution used is reduced. Further, since the number of times the organic insulating film is exposed to the stripping solution is reduced, the swelling of the organic insulating film can be reduced, and as a result, the quality reliability of the panel is improved.
[0078]
Further, the electrode 154 and the transparent conductive film 155 (later transparent electrode 157) are formed by forming the electrode 154 in the gate / common connection terminal portions 110 and 130 and performing the plasma treatment to form the transparent conductive film 155. The contact resistance with is reduced.
[0079]
FIG. 12 is a graph showing the relationship between the CF 4 plasma processing time and the contact resistance between the electrode 154 and the transparent conductive film 155 (later transparent electrode 157) in the gate / common connection terminal portions 110 and 130. From FIG. 12, it can be seen that by performing the CF 4 plasma treatment for 30 seconds or more, the contact resistance is reduced by about 3 digits, and a stable contact resistance can be obtained. In addition to this, not only CF 4 plasma treatment but also oxygen plasma treatment or Ar plasma treatment can provide the same effect.
[0080]
Further, by performing the above-described heat treatment after forming the transparent conductive film 155 to be the transparent electrode 157, the crystallinity of the transparent conductive film 155 is improved, and the resistance of the transparent electrode 157 on the inorganic insulating film 144 is reduced. As a result, the wiring resistance on the inorganic insulating film 144 is also reduced.
[0081]
FIG. 13 shows the annealing temperature (° C.) of the heat treatment after forming the transparent conductive film, and the resistance per unit area (sheet resistance) of the transparent electrode 157 made of the transparent conductive film 155 on the inorganic insulating film 144 (Ω / □) shows changes. From FIG. 13, it is understood that the sheet resistance is reduced by performing the heat treatment.
[0082]
When CF 4 plasma treatment or Ar plasma treatment is performed as in the present embodiment, component analysis is performed by an analyzer such as XPS (X-ray photoelectron spectrometer), which is mixed into the surface layer of the organic insulating film. The gas used for the plasma treatment can be detected.
[0083]
By controlling the crystal grain size of the transparent conductive film, the etching rate of the transparent conductive film on the organic insulating film can be made closer to the etching rate of the transparent conductive film on the inorganic insulating film.
[0084]
FIG. 14 is a graph showing the relationship between the time (minutes) for wet etching the transparent conductive film and the etching shift (μm). In the graph of FIG. 14, the result when the crystal grain size of the transparent conductive film on the organic insulating film is about 40 nm is shown by ●, and the linear interpolation is shown by a bold line. Further, the result of the transparent conductive film on the inorganic insulating film is shown by ■, and the linear interpolation is shown by a thin line. Here, acrylic resin was used as the organic insulating film, ITO was used as the transparent conductive film, and SiN x was used as the inorganic insulating film. As shown in the graph of FIG. 14, when the etching time is 3 to 5 minutes, the etching shift of the transparent conductive film on the organic insulating film is less than 1.5 μm, and the etching shift of the transparent conductive film on the inorganic insulating film is Is smaller than 1.0 μm. Accordingly, since the difference between the etching shift of the transparent conductive film on the organic insulating film and the etching shift of the transparent conductive film on the inorganic insulating film is relatively small, the transparent conductive film on the organic insulating film and the inorganic insulating film can be obtained in a predetermined etching time. It is possible to simultaneously etch the transparent conductive film on the film.
[0085]
The graph of FIG. 14 shows the case where the crystal grain size of the transparent conductive film on the organic insulating film is about 40 nm, but if the crystal grain size is in the range of 20 nm to 50 nm, similarly, Since the difference in etching shift between the transparent conductive film and the transparent conductive film on the inorganic insulating film is small, both can be etched at the same time.
[0086]
For comparison, FIG. 15 is a graph showing the relationship between the etching time (μm) and the time (minutes) for wet etching of the transparent conductive film when the crystal grain size of the transparent conductive film on the organic insulating film is about 100 nm. Show. As shown in FIG. 15, the etching shift of the transparent conductive film on the organic insulating film is 2.0 μm or more when the etching time is 3 minutes to 5 minutes. Is larger than the etching shift of the transparent conductive film on the inorganic insulating film, and the difference is also large. Therefore, it is difficult to etch both at the same time.
[0087]
By performing plasma treatment before forming the transparent conductive film, the crystal grain size can be controlled. When the oxygen plasma treatment or the CF 4 plasma treatment is performed for a long time before forming the transparent conductive film, the surface of the organic insulating film is rough, and thus the crystal grain size tends to increase. Further, when Ar plasma treatment is performed before forming the transparent conductive film, the roughness of the surface of the organic insulating film is relaxed, so that the crystal grain size tends to be small.
[0088]
FIG. 16 is a graph showing the relationship between the wet etching time of the transparent conductive film on the organic insulating film and the etching shift. An acrylic resin was used as the organic insulating film, ITO was used as the transparent conductive film, and the wet etching time was 3.0 minutes. As shown in FIG. 16, when the crystal grain size of the transparent conductive film on the organic insulating film is 20 nm or more and 50 nm or less, the etching shift is 1.0 μm or less, and the etching shift of the transparent conductive film on the inorganic insulating film is Since the difference from about 0.2 μm (see FIG. 14) is small, simultaneous etching can be performed within a predetermined etching time. Moreover, when the crystal grain size of the transparent conductive film on the organic insulating film is 20 nm or more and 50 nm or less, it has a suitable electrical resistance to function as an electrode. If the crystal grain size of the transparent conductive film on the organic insulating film is 20 nm or more and 40 nm or less, the etching shift is further small, so that the controllability of the transparent conductive film on the organic insulating film is improved. In addition, when the crystal grain size of the surface of the transparent conductive film on the organic insulating film is 60 nm or more, the inventors greatly increase the etching shift as shown in FIG. It has been confirmed that simultaneous etching patterning cannot be performed because the etching rate of the transparent conductive film on the insulating film is greatly different.
[0089]
On the other hand, when the crystal grain size of the transparent conductive film on the organic insulating film is smaller than 20 nm, the transparent conductive film has a too small grain size, resulting in an increase in electrical resistance, resulting in no effective functioning as an electrode. In addition, when an electrode substrate having a large resistance of the transparent conductive film is applied to a liquid crystal display device, the electrical resistance of the pixel electrode in the display region and the gate connection terminal portion, the common connection terminal portion, and the source connection terminal portion in the peripheral region Will increase. In particular, an increase in electrical resistance of the gate connection terminal portion, common connection terminal portion, and source connection terminal portion in the peripheral region is not desirable when manufacturing a high-definition / large-sized liquid crystal display device.
[0090]
The outline of the present invention will be schematically described with reference to steps (a) to (e) of FIG.
[0091]
In step (a), an inorganic insulating film 1444 is formed over the insulating substrate 1420. As the insulating substrate 1420, a plastic substrate can be used in addition to transparent glass. Polyimide, polyethylene terephthalate, polyacrylate, polyethylene or the like is used as a material for the plastic substrate. As the inorganic insulating film 1444, for example, SiO 2 , SiN x, or TaO 2 is used and formed to a thickness of 500 to 5000 mm.
[0092]
In step (b), an organic insulating film 1449 is formed in another region on the insulating substrate 1420. As the organic insulating film 1449, for example, an epoxy resin, an acrylic resin, polycarbonate, or the like is used, and is formed with a thickness of 100 mm to 1 mm.
[0093]
Thereafter, plasma treatment is performed. Ar, CF 4 , and oxygen can be used as the plasma treatment gas.
[0094]
In the step (c), a transparent conductive film 1455 is formed by sputtering or the like so as to cover the insulating substrate 1420, the inorganic insulating film 1444, and the organic insulating film 1449. ITO may be used as the transparent conductive film 1455. The transparent conductive film 1455 is formed with a thickness of 500 to 3000 mm.
[0095]
In the step (d), after patterning the photoresist 1465, wet etching is performed to pattern the transparent conductive film 1455. As the photoresist 1465, a novolac resin may be used, and a mixed solution of FeCl 3 and HCl or HBr may be used as an etchant for wet etching.
[0096]
In step (e), a transparent conductive film 1455 having a desired shape is formed over the inorganic insulating film 1444 and the organic insulating film 1449, and the electrode substrate 1700 is completed. At this time, the difference in etching shift between the transparent conductive film 1455 on the inorganic insulating film 1444 and the transparent conductive film 1455 on the organic insulating film 1449 is desirably 2 μm or less, but is not limited thereto.
[0097]
The method for forming the inorganic insulating film 1444 and the organic insulating film 1449 is appropriately selected depending on the material. Specific methods include letterpress printing, screen printing, and spin coater. Further, after film formation, heat treatment or ultraviolet irradiation may be further performed.
[0098]
As a result of a peel test, it was found that the adhesion between the transparent conductive film 1455 and the inorganic insulating film 1444 thus formed and the adhesion between the transparent conductive film 1455 and the organic insulating film 1449 are good.
[0099]
In the above description, the electrode substrate 1700 in which the inorganic insulating film 1444 and the organic insulating film 1449 are formed over the insulating substrate 1420 is shown. However, the present invention is not limited to this, and as shown in FIG. 18, a plastic substrate is used as the insulating substrate 1420, an inorganic insulating film 1444 is formed in a part of the region, and the inorganic insulating film 1444 is formed. In addition, an electrode substrate 1800 in which a transparent conductive film 1455 is formed on part of the plastic substrate 1420 is also included in the range. Such an electrode substrate 1800 incorporates an integrated circuit including a switching element on the inorganic insulating film 1444, and the transparent conductive film 1455 can be used not only as an electrode to be controlled but also as a wiring.
[0100]
【The invention's effect】
According to the present invention, plasma treatment (for example, Ar plasma treatment, CF 4 plasma treatment, oxygen plasma treatment) is performed under appropriate conditions before forming the transparent conductive film, so as to be in contact with the organic insulating film region. The transparent conductive film formed and the transparent conductive film formed so as to be in contact with the inorganic insulating film region can be simultaneously etched, and the process can be shortened. Thereby, the manufacturing cost of an electrode and a liquid crystal display device can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of a configuration of a liquid crystal display device.
FIG. 2 is a top view of an electrode substrate.
FIG. 3 is an enlarged view of a display region of the electrode substrate of FIG.
4 is a cross-sectional view taken along the line AA ′ in FIG. 3;
FIG. 5 is a diagram showing a difference between a design dimension and a finishing dimension.
FIG. 6 is a diagram illustrating a conventional method for manufacturing an electrode substrate.
FIG. 7 is a graph showing the relationship between wet etching time and etching shift.
FIG. 8 is a graph showing the relationship between plasma processing time and etching shift.
FIG. 9 is a graph showing the relationship between the surface roughness on the organic insulating film and the etching shift.
FIG. 10 is a diagram for explaining a plasma treatment before forming a transparent conductive film.
FIG. 11 is a diagram illustrating a method for manufacturing an electrode substrate according to the present invention.
FIG. 12 is a graph showing the relationship between CF 4 plasma treatment time and contact resistance.
FIG. 13 is a graph showing the relationship between annealing temperature and sheet resistance.
14 is a graph showing the relationship between etching time and etching shift when the crystal grain size of the transparent conductive film on the organic insulating film is about 40 nm. FIG. 15 is a graph showing crystal grains of the transparent conductive film on the organic insulating film. It is a graph which shows the relationship between the etching time in case a diameter is about 100 nm, and an etching shift.
FIG. 16 is a graph showing the relationship between the crystal grain size of the transparent conductive film on the organic insulating film and the etching shift.
FIG. 17 is a diagram for explaining the outline of the production of the electrode substrate of the present invention.
FIG. 18 is a view showing an electrode substrate according to another embodiment of the present invention.

Claims (11)

電極基板の作製方法であって、
同一面側に有機絶縁膜からなる有機絶縁膜領域と無機絶縁膜からなる無機絶縁膜領域とを有する該電極基板において、該有機絶縁膜領域にプラズマ処理を行う工程と、
該有機絶縁膜領域および該無機絶縁膜領域に接して透明導電膜を形成する工程と、
該有機絶縁膜領域および該無機絶縁膜領域に接する該透明導電膜を同時にエッチングする工程と、
を包含する電極基板の作製方法。
A method for producing an electrode substrate, comprising:
In the electrode substrate having an organic insulating film region made of an organic insulating film and an inorganic insulating film region made of an inorganic insulating film on the same surface side, a step of performing plasma treatment on the organic insulating film region;
Forming a transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region;
Simultaneously etching the transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region;
A method for producing an electrode substrate including:
前記有機絶縁膜領域にプラズマ処理を行う工程は、前記無機絶縁膜領域にも同時にプラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。  The method for manufacturing an electrode substrate according to claim 1, wherein the step of performing plasma treatment on the organic insulating film region includes the step of simultaneously performing plasma treatment on the inorganic insulating film region. 前記プラズマ処理は、酸素プラズマ処理、Arプラズマ処理、CF4プラズマ処理の群から選択されるいずれかである、請求項1に記載の電極基板の作製方法。2. The electrode substrate manufacturing method according to claim 1, wherein the plasma treatment is one selected from the group consisting of oxygen plasma treatment, Ar plasma treatment, and CF 4 plasma treatment. 前記プラズマ処理は、酸素プラズマ処理の後にArプラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。  The method for manufacturing an electrode substrate according to claim 1, wherein the plasma treatment includes a step of performing Ar plasma treatment after oxygen plasma treatment. 前記プラズマ処理は、酸素プラズマ処理の後にCF4プラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。The electrode substrate manufacturing method according to claim 1, wherein the plasma treatment includes a step of performing CF 4 plasma treatment after oxygen plasma treatment. 前記プラズマ処理は、前記有機絶縁膜上の表面粗さの自乗平均を1.0nm以下にする、請求項1に記載の電極基板の作製方法。  2. The electrode substrate manufacturing method according to claim 1, wherein the plasma treatment sets a mean square of surface roughness on the organic insulating film to 1.0 nm or less. 前記エッチング工程の後に、透明導電膜を熱処理する工程をさらに包含する、請求項1に記載の電極基板の作製方法。  The method for manufacturing an electrode substrate according to claim 1, further comprising a step of heat-treating the transparent conductive film after the etching step. 前記熱処理を150℃〜220℃で行う、請求項7に記載の電極基板の作製方法。The method for manufacturing an electrode substrate according to claim 7 , wherein the heat treatment is performed at 150 ° C. to 220 ° C. 電極基板であって、
表面粗さの自乗平均が1.0nm以下である有機絶縁膜からなる有機絶縁膜領域と、
該有機絶縁膜と同一面側に設けられる無機絶縁膜からなる無機絶縁膜領域と、
該有機絶縁膜領域と該無機絶縁膜領域にそれぞれ接する透明導電膜と、
を備える電極基板。
An electrode substrate,
An organic insulating film region composed of an organic insulating film having a root mean square surface roughness of 1.0 nm or less;
An inorganic insulating film region composed of an inorganic insulating film provided on the same side as the organic insulating film;
A transparent conductive film in contact with each of the organic insulating film region and the inorganic insulating film region;
An electrode substrate comprising:
前記有機絶縁膜の表面粗さの自乗平均が0.28nm以上1.0nm以下である、請求項9に記載の電極基板。  The electrode substrate according to claim 9, wherein a mean square of the surface roughness of the organic insulating film is 0.28 nm or more and 1.0 nm or less. 請求項9に記載の電極基板を含む液晶表示装置。  A liquid crystal display device comprising the electrode substrate according to claim 9.
JP2000403387A 2000-03-31 2000-12-28 Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate Expired - Fee Related JP3724787B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000403387A JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate
TW90106764A TW521227B (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same and display device including the same
US09/814,168 US6568978B2 (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same, and display device including the same
KR1020010015455A KR20010095001A (en) 2000-03-31 2001-03-24 Electrode substrate, method for producing the same, and display device including the same

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000-99934 2000-03-31
JP2000-99933 2000-03-31
JP2000099935 2000-03-31
JP2000-99935 2000-03-31
JP2000099933 2000-03-31
JP2000099934 2000-03-31
JP2000403387A JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate

Publications (2)

Publication Number Publication Date
JP2001345023A JP2001345023A (en) 2001-12-14
JP3724787B2 true JP3724787B2 (en) 2005-12-07

Family

ID=27481181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000403387A Expired - Fee Related JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate

Country Status (1)

Country Link
JP (1) JP3724787B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296609A (en) 2001-03-29 2002-10-09 Nec Corp Liquid crystal display device and its manufacturing method
JP3880568B2 (en) 2002-10-25 2007-02-14 鹿児島日本電気株式会社 Manufacturing method of liquid crystal display device
JP4815742B2 (en) * 2003-12-22 2011-11-16 ソニー株式会社 Transparent conductive film, touch panel using the same, and manufacturing method thereof
JP5125140B2 (en) * 2007-02-21 2013-01-23 セイコーエプソン株式会社 Reflective liquid crystal device and electronic apparatus
JP4966924B2 (en) 2008-07-16 2012-07-04 日東電工株式会社 Transparent conductive film, transparent conductive laminate and touch panel, and method for producing transparent conductive film
JP6186077B2 (en) 2014-04-16 2017-08-23 シャープ株式会社 Liquid crystal display panel and manufacturing method thereof

Also Published As

Publication number Publication date
JP2001345023A (en) 2001-12-14

Similar Documents

Publication Publication Date Title
JP4458563B2 (en) Thin film transistor manufacturing method and liquid crystal display device manufacturing method using the same
KR101447843B1 (en) Thin film transistor array substrate, method for manufacturing the same, display panel and display device
WO2013044760A1 (en) Tft array substrate, preparation method thereof and display device
WO2014015453A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
KR100421480B1 (en) Method for Processing Surface of Organic Isolation Film and Method of Fabricating Thin Film Transistor Substate using the same
US9502577B2 (en) Oxide thin film transistor, display device, and method for manufacturing array substrate
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
US6568978B2 (en) Electrode substrate, method for producing the same, and display device including the same
JP3724787B2 (en) Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate
JP4800236B2 (en) Thin film transistor manufacturing method and liquid crystal display device using the same
CN104681626A (en) Oxide thin film transistor as well as manufacture and array substrate thereof
JPH11126907A (en) Thin-film transistor and its manufacturing method
WO2014117444A1 (en) Array substrate and manufacturing method thereof, display device
JPH1020342A (en) Production of active matrix substrate
JP2002110631A (en) Manufacturing method of multi-layer thin film pattern
JP4052804B2 (en) Electrode substrate and method for producing electrode substrate
JP3724710B2 (en) Electrode substrate manufacturing method
JPH0744277B2 (en) Thin film transistor and method of forming the same
JP3746924B2 (en) Method for manufacturing active panel of liquid crystal display device
JP2004165289A (en) Active matrix substrate, manufacturing method therefor and display device
JPH0797191B2 (en) Active matrix cell and manufacturing method thereof
JPH117848A (en) Method for forming conductive film
KR100769173B1 (en) Method For Forming Metal Line Layer And Method For Fabricating Liquid Crystal Display Device By Said Method
JPH04293021A (en) Manufacture of active matrix type liquid crystal display element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees