JP3724787B2 - Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate - Google Patents

Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate Download PDF

Info

Publication number
JP3724787B2
JP3724787B2 JP2000403387A JP2000403387A JP3724787B2 JP 3724787 B2 JP3724787 B2 JP 3724787B2 JP 2000403387 A JP2000403387 A JP 2000403387A JP 2000403387 A JP2000403387 A JP 2000403387A JP 3724787 B2 JP3724787 B2 JP 3724787B2
Authority
JP
Japan
Prior art keywords
insulating film
transparent conductive
organic insulating
conductive film
electrode substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000403387A
Other languages
Japanese (ja)
Other versions
JP2001345023A (en
Inventor
雅史 小倉
義晴 片岡
隆 藤川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000099934 priority Critical
Priority to JP2000099935 priority
Priority to JP2000099933 priority
Priority to JP2000-99935 priority
Priority to JP2000-99933 priority
Priority to JP2000-99934 priority
Priority to JP2000403387A priority patent/JP3724787B2/en
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority claimed from TW90106764A external-priority patent/TW521227B/en
Priority claimed from US09/814,168 external-priority patent/US6568978B2/en
Publication of JP2001345023A publication Critical patent/JP2001345023A/en
Application granted granted Critical
Publication of JP3724787B2 publication Critical patent/JP3724787B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置に関する。 The present invention is an electrode substrate and a manufacturing method thereof, and relates to a liquid crystal display device comprising an electrode substrate. さらに詳しくは、無機絶縁膜からなる無機絶縁膜領域および有機絶縁膜からなる有機絶縁膜領域の両方に接する透明導電膜が形成される電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置に関する。 More specifically, the electrode substrate and a manufacturing method thereof a transparent conductive film in contact with both of the organic insulating film region formed of an inorganic insulating film region and an organic insulating film made of an inorganic insulating film is formed, and a liquid crystal display device comprising an electrode substrate on.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
ITO(インジウムスズ酸化物)を含む透明導電膜は、光を透過させ,且つ、光を制御する電極として利用可能である。 Transparent conductive film containing ITO (indium tin oxide) transmits light, and can be used as an electrode for controlling light. そのような特性を有する透明導電膜を使用した電極基板は、エレクトロルミネセンス表示装置などの表示装置だけでなくタッチパネル、太陽電池などの用途への実用化が進められている。 Electrode substrate having a transparent conductive film having such properties, the touch panel not only a display device such as an electroluminescent display device, the practical use of the applications such as solar cells has been promoted.
【0003】 [0003]
有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置として液晶表示装置が挙げられる。 The liquid crystal display device and the like of the electrode substrate formed with a transparent conductive film on both the organic insulating film and the inorganic insulating film as a display device used. 液晶表示装置は、CRTに替わるフラットパネルディスプレイの一つとして盛んに研究が行われており、とくに消費電力が小さく、薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型のパーソナルコンピュータの表示装置としてすでに実用化されている。 The liquid crystal display device has been carried out actively studied as one of the flat panel display alternative to CRT, particularly low power consumption, taking advantage of the feature that it is thin, the battery-powered micro TV or notebook It has already been put to practical use as display devices for personal computers. ここでは、有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置としての具体例として液晶表示装置を説明する。 Here, a description will be given of a liquid crystal display device as a specific example of a display device using an electrode substrate provided with the transparent conductive film on both the organic insulating film and the inorganic insulating film.
【0004】 [0004]
図1は液晶表示装置100の基本的な構成を模式的に示す。 Figure 1 illustrates a basic configuration of a liquid crystal display device 100 schematically. 液晶表示装置100は、薄膜トランジスタ(以下TFTと記す)をスイッチング素子に用いたアクティブマトリクス型TFTアレイタイプであり、これは高表示品質が望まれる場合に有利である。 The liquid crystal display device 100 is an active matrix TFT array type using a thin film transistor (hereinafter referred to as TFT) switching element, which is advantageous when high display quality is desired.
【0005】 [0005]
図1に示されるように液晶表示装置100は、上側基板102と下側基板(電極基板)101との間に液晶層(図示せず)が設けられており、液晶層が上側基板102上の上側電極104と下側基板101上の複数の画素電極103とにより制御されるようになっている。 The liquid crystal display device 100 as shown in FIG. 1, a liquid crystal layer between the upper substrate 102 and lower substrate (electrode substrate) 101 (not shown) is provided, the liquid crystal layer on the upper substrate 102 It is controlled by a plurality of pixel electrodes 103 on the upper electrode 104 and the lower substrate 101. 下側基板101において、複数の画素電極103のそれぞれはスイッチング素子(TFT)108を介してソース配線105に接続され、TFT108のゲートはゲート配線106にそれぞれ接続されている。 In the lower substrate 101, each of the plurality of pixel electrodes 103 connected to the source line 105 via a switching element (TFT) 108, a gate of the TFT108 is connected to the gate line 106.
【0006】 [0006]
図2は液晶表示装置の下側基板101(電極基板)の上面図を示す。 Figure 2 shows a top view of the lower substrate 101 (electrode substrate) of the liquid crystal display device. ここで、液晶表示装置として、透過型アクティブマトリクスの液晶表示装置を想定している。 Here, as the liquid crystal display device is assumed to be a liquid crystal display device of a transmission type active matrix. ただし、液晶表示装置は、透過型に限定されず、透過/反射両用型液晶表示装置の透過領域も同様に考えることができる。 However, the liquid crystal display device is not limited to the transmission type, transmission area of ​​the transmission / reflection combination type liquid crystal display device can also be considered as well.
【0007】 [0007]
電極基板101は、絶縁性基板20とその上に形成される構成要素全体を指す。 Electrode substrate 101 refers to an entire configuration elements formed thereon and the insulating substrate 20. 電極基板101は、表示領域150および周辺領域160の2つの領域に分けられる。 Electrode substrate 101 can be divided into two areas in the display region 150 and peripheral region 160. 図2において、表示領域150を斜線で示す。 2 shows a display area 150 with diagonal lines. 表示領域150では、複数の画素電極103および複数の各画素電極103を制御する複数のTFT108が設けられる。 In the display region 150, a plurality of TFT108 for controlling a plurality of pixel electrodes 103 and a plurality of pixel electrodes 103 are provided. 画素電極103は透明導電膜により形成される。 Pixel electrode 103 is formed by a transparent conductive film. 電極基板101を透過型液晶表示装置に使用する場合、絶縁性基板20の少なくとも一部を透明材料で形成し、表示側の反対側からの光(一般に光源)を利用して表示を行うために電極を透明導電膜により形成することで、光の透過および制御を行う。 When using the electrode substrate 101 in a transmissive liquid crystal display device, in order to perform at least a part formed of a transparent material, display using light (typically the light source) from the opposite side of the display side of the insulating substrate 20 by forming an electrode of a transparent conductive film, it performs transmission and control of light.
【0008】 [0008]
一方、周辺領域160には、複数のゲート接続端子部110、複数のソース接続端子部120、複数のコモン接続端子部130が設けられる。 On the other hand, in the peripheral region 160, a plurality of gate connection terminals 110, a plurality of source connection terminal portion 120, a plurality of common connection terminal portion 130 is provided. 各ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130にそれぞれ対応するゲート配線105、ソース配線106、コモン配線107が、周辺領域160から表示領域150にわたって形成されている。 Each gate connection terminal portion 110, the source connection terminal 120, a gate wiring 105 which correspond to the common connection terminal portion 130, source wiring 106, the common wiring 107 is formed over the display region 150 from the peripheral region 160. 本明細書において、ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130を総称して、周辺端子部と名付ける。 In the present specification, the gate connection terminal portion 110, the source connection terminal 120, are collectively common connection terminal portions 130, designated as the peripheral terminal unit.
【0009】 [0009]
図3は、電極基板101の表示領域150を拡大した上面図を示す。 Figure 3 shows a top view of an enlarged display area 150 of the electrode substrate 101. 図3において、破線で囲まれる領域が1つの画素電極103に相当する。 3, a region surrounded by a broken line corresponds to one pixel electrode 103. 各ゲート配線105と各コモン配線107とはそれぞれ平行に設けられ、各ゲート配線105および各コモン配線107とそれぞれ直交するように複数のソース配線106がそれぞれ設けられている。 Each gate line 105 respectively provided in parallel to the respective common wires 107, a plurality of source lines 106 are respectively provided so as to be perpendicular respectively the gate lines 105 and the common lines 107. 図3に示されるように、各ゲート配線105と各ソース配線106とのそれぞれの交差部では、各ゲート配線105およびソース配線106は、スイッチング素子であるTFT108のゲート電極またはソース電極と少なくとも接続するように分岐されている。 As shown in FIG. 3, at each of the intersections of the gate lines 105 and the source wiring 106, the gate lines 105 and the source wiring 106 is at least connected to the gate electrode or the source electrode of a switching element TFT108 It is branched to. TFT108のドレイン電極に接続される接続電極48はコモン配線107と一部が重なるように設けられ、さらに、接続電極48とコモン配線107とが重なる領域の一部にコンタクトホール50が設けられる。 Connection electrode 48 connected to the drain electrode of the TFT108 is provided so as to partially overlap with the common line 107, further, a contact hole 50 is provided in a part of the region where the connection electrode 48 and the common wiring 107 overlap.
【0010】 [0010]
図4は、図3のA−A'線に沿った電極基板101の表示領域150の断面図を示す。 Figure 4 shows a cross-sectional view of a display region 150 of the electrode substrate 101 along the line A-A 'in FIG. 図4において、左側(A側)にTFT108、右側(A'側)にコンタクトホール50が示される。 In FIG. 4, TFT 108 to the left (A side), the contact hole 50 to the right (A 'side) are shown. ここで、図4のA側をTFT部、A'側をコンタクトホール部とよぶ。 Here, TFT portion A side of FIG. 4, the A 'side is referred to as a contact hole portion.
【0011】 [0011]
TFT部において、絶縁性基板20上にゲート配線105の分岐部分が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。 In the TFT section, the branch portions of the gate line 105 on the insulating substrate 20 is formed, a gate insulating film 44 is provided so as to cover them. ゲート絶縁膜44としてはシリコンナイトライド(SiN x )が使用され得る。 Silicon nitride is used as the gate insulating film 44 (SiN x) may be used. ゲート絶縁膜44上にアモルファス半導体層45が形成され、アモルファス半導体層45の左側上方にソース電極46a、アモルファス半導体層45の右側上方にドレイン電極46bが形成される。 Amorphous semiconductor layer 45 is formed on the gate insulating film 44, the upper left side to the source electrode 46a of the amorphous semiconductor layer 45, the drain electrode 46b is formed on the upper right side of the amorphous semiconductor layer 45. ソース電極46aはソース配線106と接続され、ドレイン電極46bは接続電極48と接続されている。 The source electrode 46a is connected to the source wiring 106, the drain electrode 46b is connected to the connection electrode 48. このように形成されたTFT108は透明材料からなる有機絶縁膜49で覆われ、平坦化された有機絶縁膜49は透明導電膜からなる画素電極103で覆われている。 The TFT108 thus formed is covered with an organic insulating film 49 made of a transparent material, and an organic insulating film 49 is planarized is covered by the pixel electrode 103 made of a transparent conductive film.
【0012】 [0012]
コンタクト部において、絶縁性基板20上にコモン配線107が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。 In the contact portion, the common wirings 107 on the insulating substrate 20 is formed, a gate insulating film 44 is provided so as to cover them. ゲート絶縁膜44は接続電極48で覆われている。 The gate insulating film 44 is covered with the connecting electrode 48. コンタクトホール部において、接続電極48上に有機絶縁膜49が形成され、有機絶縁膜49は画素電極103で覆われている。 A contact hole portion, the organic insulating film 49 is formed on the connection electrode 48, the organic insulating film 49 is covered with the pixel electrode 103. ただし、接続電極48と画素電極103とが直接的に接続するコンタクトホール50が設けられている。 However, a contact hole 50 to the connection electrode 48 and the pixel electrode 103 is directly connected is provided.
【0013】 [0013]
電極基板101の表示領域150を上述したように形成することで、主に2つの利点により高開口率が得られる。 By forming the display region 150 of the electrode substrate 101 as described above, a high aperture ratio is obtained mainly by two advantages. 第1の理由は、表面が平坦化された有機絶縁膜49上に画素電極103が形成されるので、画素電極103の段差部分により生じていた液晶層内の液晶分子(図示せず)の配向乱れによる表示不良(ドメイン現象)を無くすことができ、液晶層内の表示有効面積を増やすことができるためである。 The first reason is that the surface is the pixel electrode 103 is formed on the organic insulating film 49 is planarized, the orientation of the liquid crystal molecules in the liquid crystal layer which has been caused by the step portion of the pixel electrode 103 (not shown) can be eliminated display failure due to disturbance (the domain phenomenon), it is because it is possible to increase the effective display area of ​​the liquid crystal layer. 第2の理由は、0.3μmから2μmの比較的膜厚の厚い有機絶縁膜49を形成して、その上に画素電極103を形成することによって、有機絶縁膜103の基板側にあるゲート配線105・ソース配線106と上面側(表示側)にある画素電極103との間の電気的短絡を生じることがないためである。 The second reason is to form a thick organic insulating film 49 from 0.3μm relatively thickness of 2 [mu] m, by forming the pixel electrode 103 thereon, a gate wiring in a substrate side of the organic insulating film 103 because there is not caused an electrical short between the pixel electrode 103 in the 105 source lines 106 and the upper surface side (display side). したがって、表示を目視する側から見た場合、ゲート配線105・ソース配線106などの配線にオーバーラップさせるような広い面積で画素電極103を形成することが可能となる。 Therefore, when viewed from the side viewing the display, it is possible to form the pixel electrode 103 in a large area, such as to overlap the wirings such as a gate wiring 105 and source wiring 106.
【0014】 [0014]
一方、周辺端子部では、実装部材との接続不良などを生じるリワーク時の信頼性が欠けるため、一般的に、電極となる無機絶縁膜上に透明導電膜が形成される。 On the other hand, the peripheral terminal unit, since the reliability of the rework resulting in poor connection or the like with the mounting member is absent, generally, inorganic insulating film on the transparent conductive film to be an electrode is formed. 透明導電膜の形成は、周辺端子部の電極が酸化し、その結果、電極が高抵抗化することを防ぐ。 Formation of the transparent conductive film, the electrodes are oxidized near the terminal portion, as a result, prevents the electrode is high resistance. 周辺端子部の電極材料を有機絶縁膜上に形成することも考えられるが、有機絶縁膜の上に透明導電膜を形成することは、信頼性の観点から好ましいものではない。 Although it is conceivable to form the electrode material around the terminal portion on the organic insulating film, forming a transparent conductive film on the organic insulating film it is not preferred from the viewpoint of reliability.
【0015】 [0015]
透明導電膜の成膜後のエッチングは、一般にウエットエッチングを行う。 Etching after deposition of the transparent conductive film is carried out generally wet etching. なぜなら、ドライエッチングを行うと有機絶縁膜が変質し、絶縁性が脆化してしまうからである。 This is because, when the dry etching the organic insulating film is deteriorated, because the insulation resulting in embrittlement. また、電極基板を液晶表示装置に適用する場合、ドライエッチングに起因して液晶層が汚染され、表示品位の劣化が引き起こされる可能性がある。 Also, when applying the electrode substrate in a liquid crystal display device, the liquid crystal layer is contaminated due to the dry etching, it can be caused deterioration in display quality. したがって、本明細書において、特に言及しない限り「エッチング」はウエットエッチングを意味する。 Thus, as used herein, unless otherwise specified, "etching" refers to wet etching.
【0016】 [0016]
上述したように有機絶縁膜および無機絶縁膜の両方の上に形成された透明導電膜をエッチングする場合、同時にエッチングすることができるように考えられるが、実際には両者のエッチングシフトは異なる。 When etching the transparent conductive film formed on both the organic insulating film and the inorganic insulating film as described above, it is believed to be able to etch at the same time, in practice both the etching shift is different. 本明細書において、エッチングシフトとは、エッチングによって除去される膜の長さを意味する。 In the present specification, the etching shift means the length of the film to be removed by etching. また、単位時間あたりのエッチングシフトを「エッチングレート」と規定する。 In addition, the etching shift per unit time is defined as "etching rate". 有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とを実質的に同じサイズで設計して、同じようなエッチングを行う場合、エッチングシフトが異なることにより、両者の透明導電膜の大きさにずれが生じる。 Designing the transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film at substantially the same size, the case of performing the similar etching, by the etching shift different, both of the transparent conductive film deviation in size occurs. すなわち、エッチングレートが異なる。 That is, different etching rates. したがって、透明導電膜をエッチングした際に、図5に示すように、一方の透明導電膜の設計寸法と仕上寸法との間に差が生じてしまう。 Therefore, when etching the transparent conductive film, as shown in FIG. 5, the difference occurs between the design size and the finishing size of one of the transparent conductive film. したがって、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜は、同時にエッチングすることができない。 Thus, a transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film can not be etched at the same time.
【0017】 [0017]
ここで、図6を参照して、図2に示す液晶表示装置の電極基板の作製方法を説明する。 Referring now to FIG. 6, a method of manufacturing the electrode substrate of the liquid crystal display device shown in FIG. 図6は、工程(a)〜(g)によりTFT部の画素電極103、ゲート接続端子部110・コモン接続端子部130、ソース接続端子部120(図2参照)を形成する方法を示す。 Figure 6 shows the step (a) ~ (g) the pixel electrode 103 of the TFT portion, the gate connection terminal portions 110, common connection terminal part 130, a method of forming a source connection terminal portion 120 (see FIG. 2). 図6では、TFT部の画素電極103の形成工程を示すが、画素電極103の形成工程はTFT部に特に限定されるものではなく、表示領域150内の画素電極103は同じように形成されると考えられる。 In Figure 6, but showing the step of forming the pixel electrode 103 of the TFT portion, the formation process of the pixel electrode 103 is not particularly limited to the TFT portion, the pixel electrode 103 in the display region 150 are formed in the same manner it is conceivable that.
【0018】 [0018]
工程(a)において、透明導電膜155(例えばITO)を、TFT部および周辺領域160(図2参照)の周辺端子部に同時に成膜する。 In step (a), the transparent conductive film 155 (e.g. ITO), simultaneously deposited around the terminal portion of the TFT portion and the peripheral region 160 (see FIG. 2).
【0019】 [0019]
TFT部の画素電極103となる透明導電膜155は、平坦に形成された有機絶縁膜49上に形成される。 Transparent conductive film 155 serving as the pixel electrode 103 of the TFT portion is formed on the organic insulating film 49 which is flat.
【0020】 [0020]
ゲート・コモン接続端子部110、130では、絶縁性基板20上にゲート配線105またはコモン配線107を形成し、ゲート配線105またはコモン配線107の上の中央部を除去した状態で、無機絶縁膜144が形成される。 In the gate-common connection terminal portions 110 and 130, in a state in which a gate wiring 105 or the common line 107 on the insulating substrate 20, to remove the central portion of the top of the gate wiring 105 or the common line 107, an inorganic insulating film 144 There is formed. ゲート配線105またはコモン配線107の上の中央部は電極154が設けられている。 Central portion on the gate wiring 105 or the common line 107 is electrode 154 is provided. 電極154上には、安定した接続抵抗をもつ透明電極157となる透明導電膜155を成膜する。 On the electrode 154, forming the transparent conductive film 155 made of a transparent electrode 157 having a stable connection resistance.
【0021】 [0021]
ソース接続端子部120では、絶縁性基板20を覆うように無機絶縁膜144を形成し、無機絶縁膜144上にソース配線106を設けて,それらを覆うように、透明電極157となる透明導電膜155を成膜する。 In the source connection terminal 120, an inorganic insulating film 144 to cover the insulating substrate 20 is formed by providing a source wiring 106 on the inorganic insulating film 144, so as to cover them, a transparent conductive film made of a transparent electrode 157 155 forming a.
【0022】 [0022]
工程(b)において、周辺端子部のフォトレジストパターニングを行う。 In the step (b), the performing photoresist patterning of the peripheral terminal unit. 周辺端子部において、透明導電膜155を残す部分(すなわち、透明電極157を形成する部分)上に第1のレジスト165を形成する。 In the peripheral terminal unit, a first resist 165 on the portion leaving the transparent conductive film 155 (i.e., the portion forming the transparent electrode 157). 第1のレジスト165は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 The first resist 165 is, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins. 工程(b)の際、TFT部の透明導電膜155上全面に第1のレジスト165を形成する。 During step (b), a first resist 165 to the transparent conductive film 155 on the entire surface of the TFT portion.
【0023】 [0023]
工程(c)において、ウエットエッチングを行い、周辺端子部の不必要な透明導電膜155を除去する。 In the step (c), the performed wet etching to remove the unwanted transparent conductive film 155 of the peripheral terminal unit.
【0024】 [0024]
工程(d)において、第1のレジスト165を剥離する。 In the step (d), the peeling off the first resist 165. この時、周辺端子部において透明導電膜155よりなる透明電極157が形成される一方で、TFT部の透明導電膜155は全面に形成されたままである。 At this time, while the transparent electrode 157 made of a transparent conductive film 155 in the peripheral terminal portion is formed, a transparent conductive film 155 of the TFT portion remains formed on the entire surface.
【0025】 [0025]
工程(e)において、画素電極103のフォトレジストパターニングを行う。 In step (e), performing photoresist patterning of the pixel electrode 103. 透明導電膜155を残す部分(すなわち、画素電極103となる部分)上に第2のレジスト167を形成する。 Portion to leave a transparent conductive film 155 (i.e., the portion becomes a pixel electrode 103) to form a second resist 167 on. 第2のレジスト167は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 The second resist 167 is, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins. 工程(e)の際、周辺端子部全面に第2のレジスト167を形成する。 During step (e), a second resist 167 to the periphery of the terminal portion over the entire surface.
【0026】 [0026]
工程(f)において、ウエットエッチングを行い、TFT部の不必要な透明導電膜155を除去する。 In step (f), it performs wet etching to remove the unwanted transparent conductive film 155 of the TFT portion.
【0027】 [0027]
工程(g)において、第2のレジスト167を剥離することで、画素電極103が形成される。 In step (g), by peeling off the second resist 167, the pixel electrode 103 is formed.
【0028】 [0028]
このように、電極基板101は形成されるが、上述したように、無機絶縁膜144上の透明導電膜155のエッチング(図6の(c))と有機絶縁膜49上の透明導電膜155のエッチング(図6の(f))とは、それぞれエッチングレートが異なるため別々に行う必要がある。 Thus, the electrode substrate 101 is formed, as described above, the transparent conductive film 155 on the inorganic insulating film 144 etched (in FIG. 6 (c)) and on the organic insulating film 49 of the transparent conductive film 155 the etching (in FIG. 6 (f)), there etching rate each need to performed separately for different.
【0029】 [0029]
本発明は、このような現状に鑑みてなされたものであり、その目的は、有機絶縁膜上に形成された透明導電膜と無機絶縁膜上に形成される透明導電膜を同時に精度良くエッチングすることができる、電極基板およびその作製方法、ならびにそのような電極基板を備えた液晶表示装置を提供することである。 The present invention has been made in view of such circumstances, and its object is simultaneously to accurately etch the transparent conductive film formed on the transparent conductive film and an inorganic insulating film formed on the organic insulating film can, the electrode substrate and a manufacturing method thereof, and to provide a liquid crystal display device having such an electrode substrate.
【0030】 [0030]
本発明は上記課題を克服するためにプラズマ処理行う。 The present invention performs plasma processing to overcome the above problems.
【0031】 [0031]
ここで、液晶表示装置の電極基板にプラズマ処理を用いた従来例として以下のものが挙げられる。 Here, it includes the followings as a conventional example of using the electrode substrate of the plasma treatment of the liquid crystal display device.
【0032】 [0032]
特開平9−152625号公報は、有機絶縁膜と透明導電膜との密着性を良好にするために、有機絶縁膜を形成した後、酸素プラズマ処理を行い、その後、透明導電膜を成膜する製造方法を開示している。 JP-9-152625 discloses, in order to improve the adhesiveness between the organic insulating film and the transparent conductive film, after forming the organic insulating film, subjected to oxygen plasma treatment, then, a transparent conductive film is formed It discloses a process for the production.
【0033】 [0033]
また、特開平11−283934号公報は、表示の品質の面から有機絶縁膜のコンタクトホールを介した上層の画素電極と下層のドレイン電極との電気的接続を良好にするために、樹脂表面をCF 4 +O 2などのガスでプラズマ処理する方法を開示している。 Further, JP-A-11-283934, in order to improve the electrical connection between the upper layer of the pixel electrode and the lower layer of the drain electrode via a contact hole in the organic insulating film in terms of quality of the display, the resin surface It discloses a method for plasma treatment with a gas such as CF 4 + O 2. しかし、CF 4 +O 2の混合ガスを用いて有機絶縁膜上をプラズマ処理すると、有機絶縁膜上の透明導電膜のエッチングレートが大きくなる。 However, the upper organic insulating film to a plasma treatment using a mixed gas of CF 4 + O 2, the etching rate of the transparent conductive film on the organic insulating film is increased. そのため、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とは同時にエッチングを行うことができない。 Therefore, it is impossible to simultaneously etching the transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film.
【0034】 [0034]
【課題を解決するための手段】 In order to solve the problems]
本発明の電極基板の作製方法は、同一面側に有機絶縁膜からなる有機絶縁膜領域と無機絶縁膜からなる無機絶縁膜領域とを有する該電極基板において、該有機絶縁膜領域にプラズマ処理を行う工程と、該有機絶縁膜領域および該無機絶縁膜領域に接して透明導電膜を形成する工程と、該有機絶縁膜領域および該無機絶縁膜領域に接する該透明導電膜を同時にエッチングする工程と、を包含する。 Manufacturing method of the electrode substrate of the present invention, in the electrode substrate having an organic insulating film region and an inorganic insulating film region formed of an inorganic insulating film made of an organic insulating film on the same side, the plasma treatment in the organic insulating film region and performing the steps of forming a transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region, the step of simultaneously etching the transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region It encompasses.
【0035】 [0035]
前記有機絶縁膜領域にプラズマ処理を行う工程は、前記無機絶縁膜領域にも同時にプラズマ処理を行う工程を含んでもよい。 Step of performing a plasma process on the organic insulating film region may include the step of simultaneously plasma treatment to the inorganic insulating film region.
【0036】 [0036]
前記プラズマ処理は、酸素プラズマ処理、Arプラズマ処理、CF 4プラズマ処理の群から選択されるいずれかであってもよい。 The plasma treatment, oxygen plasma treatment, Ar plasma treatment, may be any one selected from the group of CF 4 plasma treatment.
【0037】 [0037]
前記プラズマ処理は、酸素プラズマ処理の後にArプラズマ処理を行う工程を含んでもよい。 The plasma process may include a step of performing an Ar plasma treatment after the oxygen plasma treatment.
【0038】 [0038]
前記プラズマ処理は、酸素プラズマ処理の後にCF 4プラズマ処理を行う工程を含んでもよい。 The plasma process may include a step of performing a CF 4 plasma treatment after the oxygen plasma treatment.
【0039】 [0039]
前記プラズマ処理は、前記有機絶縁膜上の表面粗さの自乗平均を1.0nm以下にしてもよい。 The plasma treatment, the root mean square of surface roughness on the organic insulating film may be below 1.0 nm.
【0040】 [0040]
前記エッチング工程の後に、透明導電膜を熱処理する工程をさらに包含してもよい。 After the etching step may further include the step of heat-treating a transparent conductive film.
【0041】 [0041]
前記熱処理を150℃〜220℃で行ってもよい。 The heat treatment may be carried out at 0.99 ° C. to 220 ° C..
【0042】 [0042]
本発明の電極基板は、表面粗さの自乗平均が1.0nm以下である有機絶縁膜からなる有機絶縁膜領域と、該有機絶縁膜と同一面側に設けられる無機絶縁膜からなる無機絶縁膜領域と、該有機絶縁膜領域と該無機絶縁膜領域にそれぞれ接する透明導電膜と、を備える。 The electrode substrate of the present invention includes an organic insulating film region formed of an organic insulating film root mean square of surface roughness is less than 1.0 nm, the inorganic insulating film made of an inorganic insulating film provided on the same side as the organic insulating film It comprises a region, and a transparent conductive film in contact with the organic insulating film region and the inorganic insulation film region.
【0043】 [0043]
前記有機絶縁膜の表面粗さの自乗平均が0.28nm以上1.0nm以下であってもよい。 The surface roughness of root mean square of the organic insulating film may be not more than 1.0nm than 0.28 nm.
【0044】 [0044]
前記有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下であってもよい。 The grain size of the transparent conductive film on the organic insulating film may be 20nm or 50nm or less.
【0045】 [0045]
前記有機絶縁膜上の透明導電膜の結晶粒径が20nm以上40nm以下であってもよい。 The grain size of the transparent conductive film on the organic insulating film may be 20nm or 40nm or less.
【0046】 [0046]
本発明の液晶表示装置は、上記に記載の電極基板を含む。 The liquid crystal display device of the present invention includes an electrode substrate described above.
【0047】 [0047]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本願発明者らは、上記の課題を解決するために、すなわち、無機絶縁膜からなる無機絶縁膜領域に接する透明導電膜と、有機絶縁膜からなる有機絶縁膜領域に接する透明導電膜のエッチングレートを同程度にするために、透明導電膜の成膜前に適切な条件下でプラズマ処理を行えばよいことを見出した。 The present inventors have found that in order to solve the above problems, i.e., a transparent conductive film in contact with the inorganic insulating film region formed of an inorganic insulating film, the etching rate of the transparent conductive film in contact with the organic insulating film region formed of an organic insulating film in order to the same extent, we have found that plasma treatment may be performed under conditions suitable before the formation of the transparent conductive film.
【0048】 [0048]
尚、ここでいう有機絶縁膜領域とは、透明導電膜に接する層または膜として、例えば、図11に示される有機絶縁膜49、図17に示される有機絶縁膜1449が形成された領域、または、図18に示されるプラスチック基板1420において、無機絶縁膜が形成されていない領域を示す。 Here, the term organic insulating film region A, as a layer or film in contact with the transparent conductive film, for example, an organic insulating film 49 shown in FIG. 11, region organic insulating film 1449 is formed as shown in FIG. 17 or, in the plastic substrate 1420 shown in FIG 18, it shows a region where the inorganic insulating film is not formed. また、無機絶縁膜領域とは、透明導電膜に接する層または膜として、図11に示される無機絶縁膜144、図17または図18に示される無機絶縁膜が形成された領域を示す。 Further, the inorganic insulating film region, as a layer or film in contact with the transparent conductive film, an inorganic insulating film 144 shown in FIG. 11 indicates an area in which the inorganic insulating film is formed as shown in FIG. 17 or FIG. 18.
【0049】 [0049]
図7は、透明導電膜を形成する前に電極基板全体にプラズマ処理を行った場合の、ウエットエッチング時間(分)とエッチングシフト(μm)との関係を示すグラフである。 7, when the plasma treatment is performed on the entire electrode substrate prior to forming the transparent conductive film is a graph showing the relationship between wet etching time (min) and the etching shift ([mu] m). ここで、プラズマ処理のガスとしてCF 4 、酸素、Arを用いる。 Here, CF 4, oxygen, Ar is used as the gas in the plasma treatment. また、透明導電膜としてITOを使用する。 Moreover, using the ITO as a transparent conductive film. 図7のグラフにおいて、CF 4プラズマ処理、酸素プラズマ処理、Arプラズマ処理を行った結果を◆、■、▲で、また、それらの線形補間を太線、破線、点線でそれぞれ示す。 In the graph of FIG. 7, CF 4 plasma treatment, oxygen plasma treatment, the results of Ar plasma treatment ◆, ■, ▲ and also shows each of their linear interpolation thick line, broken line, a dotted line. また、図7のグラフにおいて、無機絶縁膜上の透明導電膜のエッチングシフトの結果を●で、その線形補間を細線で示す。 Further, in the graph of FIG. 7, the results of the etching shift of the transparent conductive film on the inorganic insulating film is ●, showing the linear interpolation by a thin line. なお、無機絶縁膜上の透明導電膜のエッチングシフトは、無機絶縁膜表面をプラズマ処理してもしなくても大きな差はない。 Incidentally, the etching shift of the transparent conductive film on the inorganic insulating film, there is no significant difference may not an inorganic insulating film surface plasma treatment.
【0050】 [0050]
ウエットエッチング時間が3分の場合、プラズマ処理のガスがCF 4 、酸素、Arのいずれであっても、有機絶縁膜上の透明導電膜のエッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフト(約0.5μm)との差は小さい。 If wet etching time is 3 minutes, the plasma treatment gas CF 4, oxygen, be any one of Ar, the etching shift of the transparent conductive film on the organic insulating film is at 1.0μm or less, an inorganic insulating film the difference between the etching shift of the transparent conductive film (approximately 0.5 [mu] m) of small. したがって、使用するガスはCF 4 、酸素、Arのいずれでもよい。 Therefore, the gas used is CF 4, oxygen, may be any of Ar.
【0051】 [0051]
ウエットエッチング時間がある程度長い場合(例えば、5分)、プラズマ処理のガスとして酸素を使用すると、エッチングシフトの増加が大きい(約3.2μm)ため無機絶縁膜上の透明導電膜のエッチングシフトとの差が大きくなり、同時にエッチングを行うことができなくなる。 If wet etching time is relatively long (e.g., 5 minutes), the use of oxygen as a gas plasma treatment, an increase in the etching shift is large (about 3.2 .mu.m) for the etching shift of the transparent conductive film on the inorganic insulating film the difference is increased, it can not be simultaneously etched. プラズマ処理のガスがCF 4 、Arの場合はウエットエッチング時間が5分であっても、エッチングシフトの増加がそれほど大きくないため、同時にエッチングを行うことができる。 Also gas plasma treatment a 5 minute wet etching time in the case of CF 4, Ar, for increasing the etching shift is not so large, it is possible to perform the etching simultaneously.
【0052】 [0052]
また、図7のグラフから無機絶縁膜上の透明導電膜のエッチングシフトのウエットエッチング時間に対する変化は有機絶縁膜の場合と比べてそれほど大きくないことが分かる。 Further, it is understood that changes to the wet etching time of the etching shift of the transparent conductive film on the inorganic insulating film from the graph of FIG. 7 is not so large as compared with the case of the organic insulating film. 一般に無機絶縁膜上の透明導電膜のエッチングシフトの変化は有機絶縁膜上の透明導電膜のエッチングシフトの変化より小さく、また、本願の実験条件程度の範囲では、無機絶縁膜上の透明導電膜のエッチングシフトは1.0μm以下である。 Generally the change in the etching shift of the transparent conductive film on the inorganic insulating film is smaller than the change in the etching shift of the transparent conductive film on the organic insulating film, and in the range of about experimental conditions of the present application, the transparent conductive film on the inorganic insulating film the etching shift is 1.0μm or less.
【0053】 [0053]
図8は、プラズマ処理時間と有機絶縁膜上の透明導電膜のエッチングシフトとの関係を示すグラフである。 Figure 8 is a graph showing the relationship between the etching shift of the transparent conductive film on a plasma processing time and the organic insulating film. プラズマ処理に用いるガスがCF 4 、Ar、酸素の結果をそれぞれ◆、■、▲で示す。 Gas CF 4 used in the plasma treatment, Ar, oxygen results respectively ◆, ■, indicated by ▲. いずれのガスを用いても、プラズマ処理時間が長くなるほどエッチングシフトは大きくなる。 Using either of the gas, the etching shift as plasma treatment time is long increases. ただし、酸素プラズマ処理の場合、プラズマ処理時間の増加に対するエッチングシフトの増加が著しく大きいのに対し、CF 4プラズマ処理、または、Arプラズマ処理の場合、プラズマ処理時間の増加に対するエッチングシフトの増加はそれほど大きくない。 However, in the case of oxygen plasma treatment, the significantly large increase in the etching shift to increasing the plasma processing time to, CF 4 plasma treatment, or in the case of Ar plasma treatment, so the increase in etching shift to increasing the plasma processing time not big. プラズマ処理が30秒ほどである場合、CF 4 、Ar、酸素のいずれのガスを用いてもエッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフトとの差が小さく、無機絶縁膜上の透明導電膜と同時にエッチングすることができる。 If the plasma treatment is about 30 seconds, CF 4, Ar, the etching shift using any of the gas of oxygen is at 1.0μm or less, the difference between the etching shift of the transparent conductive film on the inorganic insulating film is reduced , it can be simultaneously etched transparent conductive film on the inorganic insulating film. しかし、プラズマ処理時間が長くなる場合、酸素プラズマ処理を行った有機絶縁膜上の透明導電膜は無機絶縁膜上の透明導電膜と同時にエッチングをすることができない。 However, if the plasma treatment time is prolonged, the transparent conductive film on the organic insulating film was subjected to oxygen plasma treatment can not be simultaneously etched transparent conductive film on the inorganic insulating film.
【0054】 [0054]
図9は、プラズマ処理により形成される有機絶縁膜表面の表面粗さ(nm)の自乗平均(RMS)とエッチングシフト(μm)との関係を示すグラフである。 Figure 9 is a graph showing the relationship between the surface roughness of the surface of the organic insulating film formed by plasma treatment mean square (nm) and (RMS) and the etching shift ([mu] m). 図9のグラフにおいて、O 2 −180は酸素プラズマ処理を180秒間行ったことを示し、Ar−30はArプラズマ処理を30秒間行ったことを示す。 In the graph of FIG. 9, O 2 -180 indicates that subjected to oxygen plasma treatment for 180 seconds, Ar-30 indicates that subjected to Ar plasma treatment for 30 seconds. ウエットエッチングの時間は180秒とした。 Time of wet etching was set to 180 seconds. 表面粗さの測定はセイコーインスツルメンツ(株)のSPA500にて行った。 Measurement of the surface roughness was carried out by Seiko Instruments (stock) SPA500. この時、タッピングモード(DFM)にて測定し、カンチレバーの強度は20N/Mにて設定した。 In this case, measured by the tapping mode (DFM), the strength of the cantilever was set at 20N / M.
【0055】 [0055]
図9のグラフからわかるように、プラズマ処理のガスの種類にかかわらず表面粗さのRMSが大きくなるにつれてエッチングシフトが大きくなる傾向がある。 As can be seen from the graph of FIG. 9, there is a tendency that the etching shift increases as the RMS surface roughness regardless of the type of gas plasma treatment is increased. 表面粗さのRMSを1.0nm以下にすると、エッチングシフトを1.0μm以下に抑えることができる。 When the RMS surface roughness below 1.0 nm, it is possible to suppress the etching shift to 1.0μm or less. その結果、ウエットエッチング時間が180秒の場合における無機絶縁膜上の透明導電膜のエッチングシフトに近づけることができ、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜を同時にエッチングすることができる。 As a result, the wet etching time can be brought close to the etching shift of the transparent conductive film on the inorganic insulating film in the case of 180 seconds, simultaneously etching the transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film be able to.
【0056】 [0056]
また、Arプラズマ処理を30秒行うことで、透明導電膜103と接続電極48との電気的接続が良好であることが確認されている。 Further, by performing the Ar plasma for 30 seconds, the electrical connection between the connection electrode 48 and the transparent conductive film 103 has been confirmed to be good. その条件下での表面粗さのRMSは0.28nmである。 Surface roughness RMS in the conditions is 0.28 nm.
【0057】 [0057]
また、透明導電膜を成膜した後、熱処理を行う(例えば、150℃以上220℃以下の温度、より好ましくは200℃以上220℃以下)ことで、エッチングシフトはさらに低下する。 Further, after forming the transparent conductive film, a heat treatment (e.g., 0.99 ° C. or higher 220 ° C. temperature below, 220 ° C. or less and more preferably 200 ° C. or higher) that is, the etching shift is further reduced. 例えば、Arプラズマ処理を行った有機絶縁膜の上に透明導電膜を成膜した後、さらに熱処理を行う場合、熱処理を行わない場合と比べてエッチングシフトは約0.15μmだけ小さくなる。 For example, after forming the transparent conductive film on the organic insulating film was subjected to Ar plasma treatment, when further performing the heat treatment, the etching shift compared with the absence of the heat treatment is reduced by about 0.15 [mu] m. また、CF 4プラズマ処理を行った有機絶縁膜の上に透明導電膜を成膜した後、さらに熱処理を行う場合は、熱処理を行わない場合と比べてエッチングシフトは約0.05μmだけ小さくなる。 Further, after forming the transparent conductive film on the organic insulating film was CF 4 plasma treatment, if further heat treatment is performed, the etching shift compared with the absence of the heat treatment is reduced by about 0.05 .mu.m.
【0058】 [0058]
図7および図8に示されるように、ウエットエッチング時間およびプラズマ処理時間の増加とともにエッチングシフトは増加するため、エッチングシフトが小さくなるように、プラズマ処理をした有機絶縁膜上の透明導電膜に熱処理をすることは好ましい。 As shown in FIGS. 7 and 8 heat treatment, since with increasing wet etch time and the plasma processing time etching shift increases, so the etching shift is reduced, a transparent conductive film on the organic insulating film in which the plasma treatment it is preferable that the.
【0059】 [0059]
本発明による電極基板の適用例として液晶表示装置を、従来技術の電極基板を適用した液晶表示装置と対比して説明する。 The liquid crystal display device as an application example of the electrode substrate according to the present invention will be described in comparison with a liquid crystal display device using the electrode substrate of the prior art. ただし、液晶表示装置は、単なる例示にすぎず、本発明は有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板であればどのような形態であっても適用できる。 However, the liquid crystal display device is merely illustrative, the present invention can be applied in any form as long as the electrode substrate formed with a transparent conductive film on both the organic insulating film and the inorganic insulating film. 例えば、エレクトロルミネッセンス素子において、発光領域内では有機絶縁体からなる基板上に陽極として透明導電膜を形成し、他方、端子領域においては無機絶縁体上に透明導電膜を形成するような場合にも本発明を適用することができる。 For example, the electroluminescent device, the light emitting region to form a transparent conductive film as an anode on a substrate made of an organic insulating material, on the other hand, even if the terminal region so as to form a transparent conductive film on the inorganic insulator it is possible to apply the present invention.
【0060】 [0060]
図10の工程(I)〜(IV)は、本発明による表示領域150(図1参照)および周辺領域160の周辺端子部(ゲート・コモン接続端子部、ソース接続端子部)におけるプラズマ処理および透明導電膜の形成工程を示す。 Figure 10 step (I) ~ (IV) are (see FIG. 1) display area 150 according to the present invention and peripheral terminals of the peripheral region 160 (the gate and the common connection terminal portion, the source connection terminal portions) plasma treatment and transparency in It shows the conductive film forming step. これらの工程は、図6の工程(a)の透明導電膜155を形成する前の工程に対応している。 These steps correspond to before the step of forming a transparent conductive film 155 of the step (a) in FIG. 6.
【0061】 [0061]
また、表示領域150は、図4と同様に、TFT部(A側)およびコンタクトホール部(A'側)の両方を図示する。 Further, the display area 150, like FIG. 4 illustrates both the TFT section (A side) and the contact hole portion (A 'side).
【0062】 [0062]
図10の工程(I)では、表示領域において、TFT108を覆うように有機絶縁膜49を形成し、コンタクトホール部において、コンタクトホール50を形成するために有機絶縁膜50の一部を除去する。 In step (I) in FIG. 10, in the display area, an organic insulating film 49 is formed so as to cover the TFT 108 in the contact hole portion, removing a portion of the organic insulating film 50 to form a contact hole 50.
【0063】 [0063]
ゲート・コモン接続端子部110、130において、絶縁性基板20上にゲート配線105またはコモン配線107を形成し、それらを覆うように無機絶縁膜144、電極154を形成する。 In gate common connection terminal portions 110 and 130, a gate wiring 105 or the common line 107 on the insulating substrate 20, an inorganic insulating film 144 so as to cover them, to form an electrode 154.
【0064】 [0064]
ソース接続端子部120において、絶縁性基板20上に無機絶縁膜144を形成し、その上にソース配線106が形成される。 In source connection terminal portion 120, the insulating substrate 20 on the inorganic insulating film 144 is formed on the source wiring 106 is formed thereon.
【0065】 [0065]
表示領域150に形成される有機絶縁膜49としては例えば感光性樹脂が使用される。 The organic insulating film 49 formed in the display region 150 for example, a photosensitive resin is used. 有機絶縁膜49はスピン塗布法によって塗布され、フォトリソ工程にて露光され、その後、アルカリ性溶液にて現像される。 The organic insulating film 49 is coated by spin coating, exposed by photolithography, then developed with an alkaline solution. それにより、接続電極48を露出するように有機絶縁膜49の一部を除去し、コンタクトホール50を形成する。 Thereby removing a portion of the organic insulating film 49 to expose the connecting electrodes 48 to form a contact hole 50. 続いて有機絶縁膜49に対して硬化のために200℃で熱処理を行う。 Then heat treatment is performed at 200 ° C. for curing the organic insulating film 49.
【0066】 [0066]
工程(II)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120に酸素プラズマ処理を行う。 In step (II), the display area 150, gate common connection terminal portions 110 and 130, an oxygen plasma treatment to the source connection terminal unit 120 performs. 酸素プラズマ処理は、例えば9000sccm、3000mTorrにて30秒間行う。 Oxygen plasma treatment is performed, for example 9000 sccm, 30 seconds at 3000MTorr.
【0067】 [0067]
工程(III)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120上にCF 4プラズマ処理またはArプラズマ処理を行う。 In step (III), the display area 150, gate common connection terminal portions 110 and 130, performs the CF 4 plasma treatment or Ar plasma treatment on the source connection terminal 120.
【0068】 [0068]
CF 4プラズマ処理は、例えば、CF 4ガス400sccm、70mTorrの雰囲気で、Power1000Wにて30秒間行われる。 CF 4 plasma treatment, for example, CF 4 gas 400 sccm, an atmosphere of 70 mTorr, are performed for 30 seconds at Power1000W. また、Arプラズマ処理は、Arガス290sccm、1.7Paの雰囲気で、RFPower1.0kWにて30秒間行われる。 Further, Ar plasma treatment, Ar gas 290Sccm, in an atmosphere of 1.7 Pa, is carried out for 30 seconds at RFPower1.0KW.
【0069】 [0069]
工程(IV)において、表示領域150、ゲート・コモン接続端子部110、130、ソース接続端子部120上に、後に画素電極103または透明電極157となる透明導電膜155を成膜する。 In step (IV), the display area 150, gate common connection terminal portions 110 and 130, on the source connection terminal portion 120, forming a become transparent conductive film 155 pixel electrode 103 or the transparent electrode 157 later. 透明導電膜155の成膜温度は、例えば有機絶縁膜49としてアクリル系樹脂を用いている場合、アクリル系樹脂の熱脆化を懸念して、200℃で成膜する。 The deposition temperature of the transparent conductive film 155, for example, the case of using an acrylic resin as the organic insulating film 49, concerned about the thermal embrittlement of the acrylic resin is deposited at 200 ° C.. 有機絶縁膜49として他の材料を用いても、同様の温度で成膜することが好ましい。 Be other materials as the organic insulating film 49, it is preferably formed at the same temperature. 透明導電膜の成膜は、例えば、枚葉型スパッタ装置を用いて、800〜1200Åの厚さで行う。 Deposition of the transparent conductive film, for example, by using a single wafer type sputtering apparatus, and a thickness of 800~1200A. この時の成膜条件の一例は、スパッタガスとしてO 2 、Ar混合ガスを、ターゲットとしてIn 23 (SnO 2を5%〜10%含む)を用い、ガス流量を100sccm、ガス圧を0.7Pa、電力を1.3kWと設定する。 An example of the deposition conditions at this time, the O 2, Ar mixed gas as a sputtering gas, a In 2 O 3 (including the SnO 2 5% ~10%) as a target, a gas flow rate of 100 sccm, a gas pressure 0 .7Pa, it is set to 1.3kW power.
【0070】 [0070]
図10に示される工程では、酸素プラズマ処理(工程(II))の後にCF 4プラズマ処理またはArプラズマ処理(工程(III))が行われるが、上述したように、単に酸素プラズマ処理だけ、すなわち図10の工程(II)後、工程(III)を行うことなく工程(IV)を行ってもよい。 In the step shown in FIG. 10, although CF 4 plasma treatment or Ar plasma treatment after the oxygen plasma treatment (step (II)) (step (III)) is performed, as described above, merely an oxygen plasma treatment, namely after the step of FIG. 10 (II), it may be carried out step (IV) without carrying out step (III). 或いは酸素プラズマ処理を行わずCF 4プラズマ処理またはArプラズマ処理が行う、すなわち図10の工程(I)の後、工程(II)を行うことなく、工程(III)、工程(IV)と続けてもよい。 Or CF 4 plasma treatment or Ar plasma treatment performed without performing the oxygen plasma treatment, i.e. after the step of FIG. 10 (I), without performing the step (II), step (III), continue with step (IV) it may be.
【0071】 [0071]
ただし、酸素プラズマ処理(工程(II))を行うことで、コンタクトホール50のコンタクト抵抗を低減することができる。 However, by performing an oxygen plasma treatment (step (II)), it is possible to reduce the contact resistance of the contact hole 50. これは、酸素プラズマ処理により、コンタクトホールに残る残さ、エッチング処理によっても残る材料等を有効に除去されるからである。 This is because the oxygen plasma treatment, leaving remaining in the contact hole, since the effectively remove materials remaining by etching.
【0072】 [0072]
上述したようにプラズマ処理を行うことで、図11の工程(a)〜(d)に示されるように有機絶縁膜49および無機絶縁膜144上にそれぞれ、画素電極103および透明電極157が形成される。 By performing the plasma treatment as described above, the organic insulating film 49 and the inorganic insulating film 144 on each of the pixel electrode 103 and the transparent electrode 157 as shown in step of FIG. 11 (a) ~ (d) are formed that. 本発明による電極基板を作製する方法を示す図11は、従来の電極基板の形成方法を説明する図6に対応する。 Figure 11 illustrates a method of producing an electrode substrate according to the present invention, corresponding to FIG. 6 illustrating a method of forming a conventional electrode substrate.
【0073】 [0073]
具体的には、図11の工程(a)において、表示領域150内の有機絶縁膜49上、ならびに周辺領域160の無機絶縁膜144上に透明導電膜155を成膜する。 Specifically, in step (a) of FIG. 11, on the organic insulating film 49 in the display region 150, and forming the transparent conductive film 155 on the inorganic insulating film 144 in the peripheral region 160.
【0074】 [0074]
工程(b)において、画素電極および周辺端子部のフォトレジストパターニングを行う。 In the step (b), the performing photoresist patterning of the pixel electrode and the peripheral terminal unit. 周辺端子部において、透明導電膜155を残す部分(すなわち、画素電極103または透明電極157を形成する部分)上にレジスト169を形成する。 In the peripheral terminal unit, the portion leaving the transparent conductive film 155 (i.e., the portion to form the pixel electrode 103 or the transparent electrode 157) to form a resist 169 on. レジスト169は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 Resist 169, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins.
【0075】 [0075]
工程(c)において、ウエットエッチングを行い、画素電極および周辺端子部の不必要な透明導電膜155を除去する。 In the step (c), the performed wet etching to remove the unwanted transparent conductive film 155 of the pixel electrode and the peripheral terminal unit. ウエットエッチングは、例えば40℃の第2塩化鉄をウエットエッチング液として、180秒間行う。 Wet etching, for example, a 40 ° C. ferric chloride as the wet etching solution, carried out for 180 seconds. エッチング液としては、液温40℃のFeCl 3とHClの混合液が使用される。 As the etching solution, a mixed solution of FeCl 3 and HCl in liquid temperature 40 ° C. is used.
【0076】 [0076]
工程(d)において、レジスト169を剥離する。 In the step (d), the peeling off the resist 169. この時、周辺端子部において透明導電膜155よりなる透明電極157が形成され、表示領域150内において画素電極103が形成される。 In this case, the transparent electrode 157 made of a transparent conductive film 155 in the peripheral terminal unit is formed, the pixel electrode 103 is formed in the display area 150.
【0077】 [0077]
すなわち、本発明により、図6に示す工程(b)〜(d)と(e)〜(g)とを同時に行うことができる。 That is, the present invention can be carried out - step (b) shown in FIG. 6 and (d) (e) ~ (g) at the same time. したがって、製造プロセスが短縮され、その結果、製造コストを下げ、また、製造現場の生産能力を向上させることができる。 Therefore, the manufacturing process is shortened, resulting in lowering the production cost, also can improve the production capacity of the manufacturing site. さらに、フォトレジストパターニング工程が減少するため、パターン不良による歩留まり低下を回避することができ、また、レジストおよび剥離液の使用量が減少する。 Furthermore, since the photoresist patterning steps is reduced, it is possible to avoid a decrease in yield due to a defective pattern, also, the amount of the resist and stripping solution is reduced. さらに、有機絶縁膜を剥離液に晒す回数が減少するため、有機絶縁膜の膨潤を少なくすることができ、その結果、パネルの品質信頼性が向上する。 Moreover, to reduce the number of times of exposing the organic insulating film stripping solution, it is possible to reduce the swelling of the organic insulating film, as a result, quality and reliability of the panel is improved.
【0078】 [0078]
また、ゲート・コモン接続端子部110、130において、電極154を成膜し、プラズマ処理を行った後に透明導電膜155を形成することで、電極154と透明導電膜155(後の透明電極157)とのコンタクト抵抗が低減する。 Further, in the gate common connection terminal portions 110 and 130, the electrode 154 is formed, by forming a transparent conductive film 155 after the plasma treatment, (transparent electrode 157 after) the transparent conductive film 155 and the electrode 154 contact resistance between is reduced.
【0079】 [0079]
図12は、CF 4プラズマ処理時間と、ゲート・コモン接続端子部110、130における電極154と透明導電膜155(後の透明電極157)の間のコンタクト抵抗との関係を示すグラフである。 Figure 12 is a graph showing a CF 4 plasma treatment time, the relationship between the contact resistance between the electrode 154 and the transparent conductive film 155 in the gate common connection terminal portions 110 and 130 (the transparent electrode 157 below). 図12から、CF 4プラズマ処理を30秒以上行うことにより、コンタクト抵抗は3桁ほど減少し、安定したコンタクト抵抗が得られることがわかる。 From Figure 12, by performing CF 4 plasma treatment for 30 seconds or more, the contact resistance decreases as three orders of magnitude, it can be seen that stable contact resistance can be obtained. また、このことは、CF 4プラズマ処理だけでなく、酸素プラズマ処理またはArプラズマ処理の場合も同様の効果を得ることができる。 Moreover, this is not only CF 4 plasma treatment, even if the oxygen plasma treatment, or Ar plasma treatment can achieve the same effect.
【0080】 [0080]
また、上述した熱処理を、透明電極157となる透明導電膜155を成膜した後に行うことで、透明導電膜155の結晶性が向上し、無機絶縁膜144上の透明電極157の抵抗が低減し、その結果、無機絶縁膜144上の配線抵抗も低減する。 Further, the heat treatment described above, is to be performed after forming the transparent conductive film 155 made of a transparent electrode 157, to improve the crystallinity of the transparent conductive film 155, the resistance of the transparent electrode 157 on the inorganic insulating film 144 is reduced As a result, also reduce the wiring resistance on the inorganic insulating film 144.
【0081】 [0081]
図13は、透明導電膜を成膜した後の熱処理のアニール温度(℃)と、無機絶縁膜144上の透明導電膜155よりなる透明電極157の単位面積当たりの抵抗(シート抵抗)(Ω/□)の変化を示す。 Figure 13 is a annealing temperature of heat treatment after forming the transparent conductive film (° C.), the resistance per unit area of ​​the inorganic insulating film on 144 transparent conductive film 155 from become transparent electrode 157 (sheet resistance) (Omega / □ shows a change in). 図13より、熱処理を行うことでシート抵抗が低減することが理解される。 Than 13, the sheet resistance is understood to be reduced by performing heat treatment.
【0082】 [0082]
本実施の形態のようにCF 4プラズマ処理またはArプラズマ処理を行った場合、XPS(X線光電子分光装置)などの分析装置により成分分析を行うと、有機絶縁膜の表面層に混入している、プラズマ処理に用いたガスを検出することが可能である。 If the CF 4 plasma treatment or Ar plasma treatment as in the present embodiment was carried out, when the component analysis by the analyzer, such as XPS (X-ray photoelectron spectrometer), mixed in the surface layer of the organic insulating film , it is possible to detect the gas used for the plasma treatment.
【0083】 [0083]
透明導電膜の結晶粒径を制御することで、有機絶縁膜上の透明導電膜のエッチングレートと無機絶縁膜上の透明導電膜とのエッチングレートとを近づけることができる。 By controlling the crystal grain size of the transparent conductive film, it is possible to make the etching rate of the transparent conductive film on the etching rate and the inorganic insulating film of the transparent conductive film on the organic insulating film.
【0084】 [0084]
図14は、透明導電膜をウエットエッチングする時間(分)とエッチングシフト(μm)との関係を示すグラフである。 Figure 14 is a graph showing the relationship between the transparent conductive film and the time to wet etching (min) and the etching shift ([mu] m). 図14のグラフにおいて、有機絶縁膜上の透明導電膜の結晶粒径が約40nmの場合の結果を●、およびその線形補間を太線で示す。 In the graph of FIG. 14, the results of the crystal grain size of the transparent conductive film on the organic insulating film is about 40 nm ●, and indicates the linear interpolation by a thick line. また、無機絶縁膜上の透明導電膜の結果を■、およびその線形補間を細線で示す。 Further, the results of the transparent conductive film on the inorganic insulating film ■, and the linear interpolation by a thin line. ここで、有機絶縁膜としてアクリル樹脂、透明導電膜としてITO、無機絶縁膜としてSiN xを使用した。 Here, using an acrylic resin as the organic insulating film, ITO as a transparent conductive film, a SiN x as the inorganic insulating film. 図14のグラフに示されるように、エッチング時間が3〜5分の場合、有機絶縁膜上の透明導電膜のエッチングシフトは、1.5μmより小さく、無機絶縁膜上の透明導電膜のエッチングシフトは1.0μmより小さい。 As shown in the graph of FIG. 14, if the etching time is 3-5 minutes, the etching shift of the transparent conductive film on the organic insulating film is smaller than 1.5 [mu] m, the etching shift of the transparent conductive film on the inorganic insulating film the 1.0μm smaller. したがって、有機絶縁膜上の透明導電膜のエッチングシフトと無機絶縁膜上の透明導電膜のエッチングシフトとの差が比較的小さいため、所定のエッチング時間で有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とを同時にエッチングすることが可能である。 Therefore, since the difference between the etching shift of the transparent conductive film on the etching shift and the inorganic insulating film of the transparent conductive film on the organic insulating film is relatively small, the transparent conductive film and the inorganic insulating on the organic insulating film at a predetermined etching time it is possible to simultaneously etching the transparent conductive film on the membrane.
【0085】 [0085]
図14のグラフでは、有機絶縁膜上の透明導電膜の結晶粒径は約40nmの場合を示したが、結晶粒径の範囲が20nm〜50nmの範囲であれば、同様に、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とのエッチングシフトの差は小さいため、両者を同時にエッチングすることができる。 In the graph of FIG. 14, the crystal grain size of the transparent conductive film on the organic insulating film shows a case of approximately 40 nm, so long as the range of the crystal grain size of 20 nm to 50 nm, similarly, the organic insulating film since the difference in the etching shift of the transparent conductive film and a transparent conductive film on the inorganic insulating film smaller, it can be simultaneously etched both.
【0086】 [0086]
比較のために、有機絶縁膜上の透明導電膜の結晶粒径が約100nmの場合の透明導電膜をウエットエッチングする時間(分)とエッチングシフト(μm)との関係を示すグラフを図15に示す。 For comparison, a graph showing the relationship between the transparent conductive film when the crystal grain size of the transparent conductive film on the organic insulating film is about 100nm and the time of wet etching (min) and the etching shift ([mu] m) in FIG. 15 show. 図15に示されるように、有機絶縁膜上の透明導電膜のエッチングシフトは、エッチング時間が3分〜5分の場合、2.0μm以上であり、有機絶縁膜上の透明導電膜のエッチングシフトは、無機絶縁膜上の透明導電膜のエッチングシフトと比べて大きく、その差も大きい。 As shown in FIG. 15, the etching shift of the transparent conductive film on the organic insulating film, if the etching time is 3 minutes to 5 minutes, at 2.0μm or more, the etching shift of the transparent conductive film on the organic insulating film It is larger than the etching shift of the transparent conductive film on the inorganic insulating film, greater the difference. したがって、両者を同時にエッチングすることは困難である。 Therefore, it is difficult to simultaneously etch both.
【0087】 [0087]
透明導電膜の成膜前にプラズマ処理を行うことで、結晶粒径を制御することができる。 By performing the plasma treatment before forming the transparent conductive film, it is possible to control the crystal grain size. 透明導電膜の成膜前に酸素プラズマ処理またはCF 4プラズマ処理を長時間行うと、有機絶縁膜表面が荒れるため、結晶粒径が大きくなる傾向がある。 Doing oxygen plasma treatment or CF 4 plasma treatment before forming the transparent conductive film for a long time, since the roughened surface of the organic insulating film, there is a tendency that the crystal grain diameter increases. また、透明導電膜の成膜前にArプラズマ処理を行うと有機絶縁膜表面の粗さが緩和されるため、結晶粒径が小さくなる傾向がある。 Moreover, since the roughness of the surface of the organic insulating film is relaxed when performing Ar plasma treatment before forming the transparent conductive film tends to crystal grain size decreases.
【0088】 [0088]
図16は、有機絶縁膜上の透明導電膜のウエットエッチング時間とエッチングシフトとの関係を示すグラフである。 Figure 16 is a graph showing the relationship between the wet etching time and etching shift of the transparent conductive film on the organic insulating film. 有機絶縁膜としてアクリル樹脂、透明導電膜としてITOを使用し、ウエットエッチング時間は3.0分とした。 An acrylic resin as the organic insulating film, using ITO as a transparent conductive film, wet etching time was 3.0 minutes. 図16に示されるように、有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下であれば、エッチングシフトは1.0μm以下であり、無機絶縁膜上の透明導電膜のエッチングシフト(約0.2μm、図14参照)との差が小さいため、所定のエッチング時間で同時エッチングができる。 As shown in FIG. 16, if the crystal grain size of the transparent conductive film on the organic insulating film is 20nm or more 50nm or less, the etching shift is at 1.0μm or less, the etching shift of the transparent conductive film on the inorganic insulating film smaller the difference between (approximately 0.2 [mu] m, see Fig. 14), it is simultaneously etched with a predetermined etching time. また、有機絶縁膜上の透明導電膜の結晶粒径が20nm以上50nm以下の場合、電極として機能するために好適な電気抵抗を有している。 Also, if the crystal grain size of the transparent conductive film on the organic insulating film is 20nm or more 50nm or less, and has a suitable electrical resistance to function as an electrode. 有機絶縁膜上の透明導電膜の結晶粒径が20nm以上40nm以下であれば、さらにエッチングシフトが小さいため、有機絶縁膜上の透明導電膜の制御性は改善される。 If the crystal grain size of the transparent conductive film on the organic insulating film is 20nm or more 40nm or less, for further etching shift is small, controllability of the transparent conductive film on the organic insulating film is improved. また、発明者らは、有機絶縁膜上の透明導電膜表面の結晶粒径が60nm以上の場合、図15に示されるようにエッチングシフトは大きく増大し、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とのエッチングレートが大きく異なるため、同時エッチングパターニングができなくなることを確認している。 Further, the inventors found that when the crystal grain size of the transparent conductive film surface of the organic insulating film is not less than 60 nm, the etching shift as shown in FIG. 15 is greatly increased, a transparent conductive film and an inorganic on an organic insulating film since differ greatly etching rate of the transparent conductive film on the insulating film, it has been confirmed that can not be etched simultaneously patterned.
【0089】 [0089]
また、逆に有機絶縁膜上の透明導電膜の結晶粒径が20nmより小さい場合、透明導電膜の粒径が小さすぎて電気抵抗が高くなり、結果として電極として有効に機能しなくなる。 Also, if the crystal grain size of the transparent conductive film on the organic insulating film conversely 20nm less than the particle size of the transparent conductive film is too small, the higher the electrical resistance, not function effectively as an electrode as a result. また、このように透明導電膜の抵抗が大きい電極基板を液晶表示装置に適用すると、表示領域の画素電極、および、周辺領域のゲート接続端子部、コモン接続端子部、ソース接続端子部の電気抵抗が増加する。 Moreover, the application of the electrode substrate resistance is large such transparent conductive film on the liquid crystal display device, the pixel electrode of the display region, and a gate connection terminal portions of the peripheral region, the common connection terminal portion, the electrical resistance of the source connecting terminal portions There is increased. とくに、周辺領域のゲート接続端子部、コモン接続端子部、ソース接続端子部の電気抵抗の増加は、高精細・大型液晶表示装置を製造する際に望ましくない。 In particular, the gate connection terminal portions of the peripheral region, the common connection terminal portions, increase in electrical resistance of the source connecting terminal portion is not desirable in producing a high definition and large-sized liquid crystal display device.
【0090】 [0090]
図17の工程(a)〜(e)を参照して本発明の概略を模式的に説明する。 Referring to step (a) ~ (e) of FIG. 17 illustrating the outline of the present invention schematically.
【0091】 [0091]
工程(a)において、絶縁性基板1420上に、無機絶縁膜1444を形成する。 In step (a), the on an insulating substrate 1420, forming an inorganic insulating film 1444. 絶縁性基板1420として、透明ガラスのほかにプラスチック基板を使用できる。 As the insulating substrate 1420, a plastic substrate can be used in addition to the transparent glass. プラスチック基板の材料としてポリイミド、ポリエチレンテレフタレート、ポリアクリレート、ポリエチレンなどが使用される。 Polyimide as the material of the plastic substrate, polyethylene terephthalate, polyacrylate, and polyethylene is used. 無機絶縁膜1444としては、例えば、SiO 2 、SiN xまたはTaO 2を使用し、500〜5000Åの厚さで形成する。 The inorganic insulating film 1444, for example, using SiO 2, SiN x or TaO 2, is formed to a thickness of 500 to 5000 Å.
【0092】 [0092]
工程(b)において、絶縁性基板1420上の別の領域に有機絶縁膜1449を形成する。 In step (b), a organic insulating film 1449 to another region on the insulating substrate 1420. 有機絶縁膜1449としては、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネートなどを使用し、100Å〜1mmの厚さで形成する。 The organic insulating film 1449, for example, using an epoxy resin, an acrylic resin, polycarbonate or the like, is formed to a thickness of 100A~1mm.
【0093】 [0093]
その後、プラズマ処理を行う。 After that, the plasma treatment. プラズマ処理のガスとして、Ar、CF 4 、酸素が使用できる。 As a gas plasma treatment, Ar, CF 4, oxygen can be used.
【0094】 [0094]
工程(c)において、透明導電膜1455をスパッタなどで、絶縁性基板1420、無機絶縁膜1444、有機絶縁膜1449を覆うように成膜する。 In step (c), the transparent conductive film 1455 sputtering or the like, an insulating substrate 1420, an inorganic insulating film 1444 is deposited so as to cover the organic insulating film 1449. 透明導電膜1455として、ITOを使用してもよい。 As the transparent conductive film 1455, it may be used ITO. 透明導電膜1455は、厚さ500〜3000Åで形成する。 The transparent conductive film 1455 is formed to a thickness 500 to 3000 Å.
【0095】 [0095]
工程(d)において、フォトレジスト1465をパターニングした後、ウエットエッチングを行い、透明導電膜1455のパターニングを行う。 In step (d), after patterning the photoresist 1465 performs wet etching for patterning of the transparent conductive film 1455. フォトレジスト1465はノボラック樹脂を使用してもよく、ウエットエッチングのエッチング液として、FeCl 3とHClの混合液またはHBrを使用してもよい。 The photoresist 1465 may be used a novolak resin, as an etchant of wet etching, it may be used a mixed solution or HBr in FeCl 3 and HCl.
【0096】 [0096]
工程(e)において、無機絶縁膜1444、有機絶縁膜1449上に所望の形状の透明導電膜1455が形成され、電極基板1700が完成する。 In step (e), the inorganic insulating film 1444, a transparent conductive film 1455 having a desired shape is formed on the organic insulating film 1449 is formed, the electrode substrate 1700 is completed. この時、無機絶縁膜1444上の透明導電膜1455と有機絶縁膜1449上の透明導電膜1455とのエッチングシフトの差は、2μm以下であることが望ましいが、これに限定されない。 At this time, the difference in the etching shift of the transparent conductive film 1455 on the transparent conductive film on the inorganic insulating film 1444 1455 and an organic insulating film 1449 is desirably at 2μm or less, but is not limited thereto.
【0097】 [0097]
無機絶縁膜1444、有機絶縁膜1449の成膜方法は、材料によって適切に選択される。 Inorganic insulating film 1444, a film formation method of the organic insulating film 1449 is appropriately selected depending on the material. 具体的な方法としては、凸版印刷、スクリーン印刷、スピンコータなどがある。 As a specific method, relief printing, screen printing, and the like spin coater. また、成膜後、さらに熱処理または紫外線照射を行ってもよい。 Further, after the film formation, it may be further heat treatment or ultraviolet irradiation.
【0098】 [0098]
このように形成された透明導電膜1455と無機絶縁膜1444の密着性ならびに透明導電膜1455と有機絶縁膜1449との密着性は、ピールテストの結果、良好であることがわかった。 Adhesion between the adhesion and the transparent conductive film 1455 and the organic insulating film 1449 thus formed with the transparent conductive film 1455 inorganic insulating film 1444, the results of the peel test, was found to be good.
【0099】 [0099]
上述の説明では、絶縁性基板1420上に無機絶縁膜1444および有機絶縁膜1449を形成する電極基板1700を示した。 In the above description showed an electrode substrate 1700 to form an inorganic insulating film 1444 and the organic insulating film 1449 on the insulating substrate 1420. しかし、本発明はこれに限定されるものではなく、図18に示すように、絶縁性基板1420としてプラスチック基板を使用し、その一部の領域に無機絶縁膜1444を形成し、無機絶縁膜1444とプラスチック基板1420上の一部に透明導電膜1455を形成する電極基板1800も範囲に含む。 However, the present invention is not limited to this, as shown in FIG. 18, by using the plastic substrate as the insulating substrate 1420 to form an inorganic insulating film 1444 in a part of the region, the inorganic insulating film 1444 electrode substrate 1800 to form a transparent conductive film 1455 on a part of a plastic substrate 1420 and also includes the range. このような電極基板1800は、無機絶縁膜1444上にスイッチング素子等を含む集積回路を組み込み、透明導電膜1455は制御を行う電極だけでなく配線としても利用可能である。 Such electrode substrate 1800 incorporates an integrated circuit including a switching element and the like on the inorganic insulating film 1444, a transparent conductive film 1455 can also be utilized as a wiring as well as electrodes for controlling.
【0100】 [0100]
【発明の効果】 【Effect of the invention】
本発明によれば、透明導電膜の成膜前に適切な条件でプラズマ処理(例えば、Arプラズマ処理、CF 4プラズマ処理、酸素プラズマ処理)を行うことにより、有機絶縁膜領域に接するように形成された透明導電膜と無機絶縁膜領域に接するように形成された透明導電膜を同時にエッチング処理でき、工程の短縮が可能となる。 According to the present invention, plasma treatment under appropriate conditions before forming the transparent conductive film (e.g., Ar plasma treatment, CF 4 plasma treatment, oxygen plasma treatment) by performing, formed in contact with the organic insulating film region It has been able to simultaneously etched formed a transparent conductive film in contact with the transparent conductive film and the inorganic insulating film region, shortening of the process can be realized. これにより、電極および液晶表示装置の製造コストを低減することが出来る。 Thus, it is possible to reduce the manufacturing cost of the electrode and the liquid crystal display device.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】液晶表示装置の構成を模式図である。 1 is a schematic diagram of the configuration of a liquid crystal display device.
【図2】電極基板の上面図である。 2 is a top view of the electrode substrate.
【図3】図2の電極基板の表示領域の拡大図である。 3 is an enlarged view of the display area of ​​the electrode substrate of FIG.
【図4】図3のA−A'線に沿った断面図である。 4 is a sectional view taken along the line A-A 'in FIG.
【図5】設計寸法と仕上寸法との差をあらわす図である。 FIG. 5 is a diagram representing the difference between the design dimensions and finish dimension.
【図6】従来の電極基板の作製方法を説明する図である。 6 is a diagram illustrating a method for manufacturing a conventional electrode substrate.
【図7】ウエットエッチング時間とエッチングシフトとの関係を示すグラフである。 7 is a graph showing the relationship between the wet etching time and etching shift.
【図8】プラズマ処理時間とエッチングシフトとの関係を示すグラフである。 8 is a graph showing the relationship between plasma treatment time and the etching shift.
【図9】有機絶縁膜上の表面粗さとエッチングシフトとの関係を示すグラフである。 9 is a graph showing the relationship between the surface roughness and the etching shift of the organic insulating film.
【図10】透明導電膜を形成する前のプラズマ処理を説明する図である。 10 is a diagram illustrating a plasma treatment before forming the transparent conductive film.
【図11】本発明による電極基板の作製方法を説明する図である。 11 is a diagram for explaining a manufacturing method of an electrode substrate according to the present invention.
【図12】CF 4プラズマ処理時間とコンタクト抵抗との関係を示すグラフである。 12 is a graph showing the relationship between a CF 4 plasma treatment time and the contact resistance.
【図13】アニール温度とシート抵抗との関係を示すグラフである。 13 is a graph showing the relationship between the annealing temperature and the sheet resistance.
【図14】有機絶縁膜上の透明導電膜の結晶粒径が約40nmの場合のエッチング時間とエッチングシフトとの関係を示すグラフである【図15】有機絶縁膜上の透明導電膜の結晶粒径が約100nmの場合のエッチング時間とエッチングシフトとの関係を示すグラフである。 [14] the crystal grain size of the transparent conductive film on the organic insulating film is a graph showing the relationship between the etching time and etching shift in the case of about 40nm [15] the crystal grains of the transparent conductive film on the organic insulating film diameter is a graph showing the relationship between the etching time and etching shift in the case of about 100 nm.
【図16】有機絶縁膜上の透明導電膜の結晶粒径とエッチングシフトとの関係を示すグラフである。 16 is a graph showing the relationship between the grain size and the etching shift of the transparent conductive film on the organic insulating film.
【図17】本発明の電極基板作製の概略を説明する図である。 17 is a diagram for explaining the outline of the electrode substrate manufactured in the present invention.
【図18】本発明の別の実施形態による電極基板を示す図である。 18 is a diagram showing the electrode substrate according to another embodiment of the present invention.

Claims (11)

  1. 電極基板の作製方法であって、 A manufacturing method of an electrode substrate,
    同一面側に有機絶縁膜からなる有機絶縁膜領域と無機絶縁膜からなる無機絶縁膜領域とを有する該電極基板において、該有機絶縁膜領域にプラズマ処理を行う工程と、 In the electrode substrate having the same surface side of the organic insulating made of film organic insulating film region and an inorganic insulating film region formed of an inorganic insulating film, a step of performing a plasma treatment in the organic insulating film region,
    該有機絶縁膜領域および該無機絶縁膜領域に接して透明導電膜を形成する工程と、 Forming a transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region,
    該有機絶縁膜領域および該無機絶縁膜領域に接する該透明導電膜を同時にエッチングする工程と、 A step of simultaneously etching the transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region,
    を包含する電極基板の作製方法。 Manufacturing method of the electrode substrate including.
  2. 前記有機絶縁膜領域にプラズマ処理を行う工程は、前記無機絶縁膜領域にも同時にプラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。 Step of performing a plasma process on the organic insulating film region includes the step of simultaneously plasma treatment to the inorganic insulating film region, a method for manufacturing of the electrode substrate according to claim 1.
  3. 前記プラズマ処理は、酸素プラズマ処理、Arプラズマ処理、CF 4プラズマ処理の群から選択されるいずれかである、請求項1に記載の電極基板の作製方法。 The plasma treatment, oxygen plasma treatment, Ar plasma treatment, any one selected from the group of CF 4 plasma treatment, a manufacturing method of the electrode substrate according to claim 1.
  4. 前記プラズマ処理は、酸素プラズマ処理の後にArプラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。 The plasma processing, after the oxygen plasma treatment comprising the step of performing Ar plasma treatment, a manufacturing method of an electrode substrate according to claim 1.
  5. 前記プラズマ処理は、酸素プラズマ処理の後にCF 4プラズマ処理を行う工程を含む、請求項1に記載の電極基板の作製方法。 The plasma processing, after the oxygen plasma treatment comprising the step of performing CF 4 plasma treatment, a manufacturing method of the electrode substrate according to claim 1.
  6. 前記プラズマ処理は、前記有機絶縁膜上の表面粗さの自乗平均を1.0nm以下にする、請求項1に記載の電極基板の作製方法。 The plasma treatment, the root mean square of surface roughness on the organic insulating film below 1.0 nm, a manufacturing method of the electrode substrate according to claim 1.
  7. 前記エッチング工程の後に、透明導電膜を熱処理する工程をさらに包含する、請求項1に記載の電極基板の作製方法。 Manufacturing method of the electrode substrate according to after the etching step, further comprising the step of heat-treating a transparent conductive film, in claim 1.
  8. 前記熱処理を150℃〜220℃で行う、 請求項7に記載の電極基板の作製方法。 Performing the heat treatment at 0.99 ° C. to 220 ° C., a manufacturing method of the electrode substrate according to claim 7.
  9. 電極基板であって、 An electrode substrate,
    表面粗さの自乗平均が1.0nm以下である有機絶縁膜からなる有機絶縁膜領域と、 And the organic insulating film region root mean square of surface roughness is made of an organic insulating film is not more than 1.0 nm,
    該有機絶縁膜と同一面側に設けられる無機絶縁膜からなる無機絶縁膜領域と、 And the inorganic insulating film region formed of an inorganic insulating film provided on the organic insulating film and the same side,
    該有機絶縁膜領域と該無機絶縁膜領域にそれぞれ接する透明導電膜と、 A transparent conductive film in contact with the organic insulating film region and the inorganic insulating film region,
    を備える電極基板。 Electrode substrate comprising a.
  10. 前記有機絶縁膜の表面粗さの自乗平均が0.28nm以上1.0nm以下である、請求項9に記載の電極基板。 The surface roughness of root mean square of the organic insulating film is less than 1.0nm over 0.28 nm, the electrode substrate according to claim 9.
  11. 請求項9に記載の電極基板を含む液晶表示装置。 The liquid crystal display device including the electrode substrate according to claim 9.
JP2000403387A 2000-03-31 2000-12-28 Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate Expired - Fee Related JP3724787B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000099935 2000-03-31
JP2000099933 2000-03-31
JP2000-99935 2000-03-31
JP2000-99933 2000-03-31
JP2000-99934 2000-03-31
JP2000099934 2000-03-31
JP2000403387A JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000403387A JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate
TW90106764A TW521227B (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same and display device including the same
US09/814,168 US6568978B2 (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same, and display device including the same
KR1020010015455A KR20010095001A (en) 2000-03-31 2001-03-24 Electrode substrate, method for producing the same, and display device including the same

Publications (2)

Publication Number Publication Date
JP2001345023A JP2001345023A (en) 2001-12-14
JP3724787B2 true JP3724787B2 (en) 2005-12-07

Family

ID=27481181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000403387A Expired - Fee Related JP3724787B2 (en) 2000-03-31 2000-12-28 Electrode substrate and a manufacturing method thereof, and, a liquid crystal display device comprising an electrode substrate

Country Status (1)

Country Link
JP (1) JP3724787B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296609A (en) 2001-03-29 2002-10-09 Nec Corp Liquid crystal display device and its manufacturing method
JP3880568B2 (en) 2002-10-25 2007-02-14 鹿児島日本電気株式会社 A method of manufacturing a liquid crystal display device
JP4815742B2 (en) * 2003-12-22 2011-11-16 ソニー株式会社 Transparent conductive film and a touch panel and a process for their preparation using the same
JP5125140B2 (en) * 2007-02-21 2013-01-23 セイコーエプソン株式会社 Crystal device and electronic apparatus
JP4966924B2 (en) 2008-07-16 2012-07-04 日東電工株式会社 Transparent conductive film, the transparent conductive laminate and touch panel and method for producing a transparent conductive film,
CN106233196B (en) 2014-04-16 2019-05-07 夏普株式会社 Liquid crystal display panel and its manufacturing method

Also Published As

Publication number Publication date
JP2001345023A (en) 2001-12-14

Similar Documents

Publication Publication Date Title
JP4390438B2 (en) The contact portion, and a manufacturing method and the thin film transistor array substrate and a fabrication method thereof for a display device including the same that of the semiconductor element
JP4928665B2 (en) Contact structure and method of forming and a thin film transistor substrate and a manufacturing method thereof comprising the same wiring
CN100463193C (en) TFT array structure and its producing method
US7061565B2 (en) Array substrate having double-layered metal patterns and method of fabricating the same
JP3362008B2 (en) The liquid crystal display device and manufacturing method thereof
KR100375435B1 (en) Method of manufacturing thin film transistor and liquid crystal display using same
US6861368B2 (en) Array substrate for a liquid crystal display device having an improved contact property and fabricating method thereof
US6081308A (en) Method for manufacturing liquid crystal display
EP0338766A1 (en) Method of fabricating an active matrix substrate
JP3410667B2 (en) Reflection type liquid crystal display device and manufacturing method thereof
JP3977099B2 (en) The liquid crystal display device and manufacturing method thereof
US20020093021A1 (en) Thin-film transistor display devices
US6165917A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US20020132385A1 (en) Method of manufacturing array substrate
JP3763381B2 (en) A method of manufacturing a liquid crystal display device
KR100686228B1 (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
CN1075201C (en) Liquid crystal display device and method of fabricating the same
JP5634976B2 (en) Tft array structure and manufacturing method thereof
US6943367B2 (en) Thin film transistor array panel
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
JP4543385B2 (en) A method of manufacturing a liquid crystal display device
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
JP4544860B2 (en) Method of manufacturing a contact portion of the semiconductor device, and manufacturing method of a thin film transistor array substrate for a liquid crystal display device including the same
JP2005242372A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR100231936B1 (en) Thin film transistor and manufacturing thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees