JP3724710B2 - Manufacturing method of the electrode substrate - Google Patents

Manufacturing method of the electrode substrate Download PDF

Info

Publication number
JP3724710B2
JP3724710B2 JP2001012527A JP2001012527A JP3724710B2 JP 3724710 B2 JP3724710 B2 JP 3724710B2 JP 2001012527 A JP2001012527 A JP 2001012527A JP 2001012527 A JP2001012527 A JP 2001012527A JP 3724710 B2 JP3724710 B2 JP 3724710B2
Authority
JP
Japan
Prior art keywords
insulating film
transparent conductive
conductive film
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001012527A
Other languages
Japanese (ja)
Other versions
JP2001343901A (en
Inventor
雅史 小倉
義晴 片岡
隆 藤川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000099934 priority Critical
Priority to JP2000099935 priority
Priority to JP2000099933 priority
Priority to JP2000-99935 priority
Priority to JP2000-99933 priority
Priority to JP2000-99934 priority
Priority to JP2001012527A priority patent/JP3724710B2/en
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority claimed from TW90106764A external-priority patent/TW521227B/en
Priority claimed from US09/814,168 external-priority patent/US6568978B2/en
Publication of JP2001343901A publication Critical patent/JP2001343901A/en
Application granted granted Critical
Publication of JP3724710B2 publication Critical patent/JP3724710B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、電極基板の作製方法に関する。 The present invention relates to a method for manufacturing the electrode substrate. さらに詳しくは、無機絶縁膜からなる無機絶縁膜領域および有機絶縁膜からなる有機絶縁膜領域の両方に接する透明導電膜が形成される電極基板の作製方法に関する。 More particularly, a method for manufacturing the electrode substrate a transparent conductive film in contact with both of the organic insulating film region formed of an inorganic insulating film region and an organic insulating film made of an inorganic insulating film is formed.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
ITO(インジウムスズ酸化物)を含む透明導電膜は、光を透過させ,且つ、光を制御する電極として利用可能である。 Transparent conductive film containing ITO (indium tin oxide) transmits light, and can be used as an electrode for controlling light. そのような特性を有する透明導電膜を使用した電極基板は、エレクトロルミネセンス表示装置などの表示装置だけでなくタッチパネル、太陽電池などの用途への実用化が進められている。 Electrode substrate having a transparent conductive film having such properties, the touch panel not only a display device such as an electroluminescent display device, the practical use of the applications such as solar cells has been promoted.
【0003】 [0003]
有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置として液晶表示装置が挙げられる。 The liquid crystal display device and the like of the electrode substrate formed with a transparent conductive film on both the organic insulating film and the inorganic insulating film as a display device used. 液晶表示装置は、CRTに替わるフラットパネルディスプレイの一つとして盛んに研究が行われており、とくに消費電力が小さく、薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型のパーソナルコンピュータの表示装置としてすでに実用化されている。 The liquid crystal display device has been carried out actively studied as one of the flat panel display alternative to CRT, particularly low power consumption, taking advantage of the feature that it is thin, the battery-powered micro TV or notebook It has already been put to practical use as display devices for personal computers. ここでは、有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板を使用した表示装置としての具体例として液晶表示装置を説明する。 Here, a description will be given of a liquid crystal display device as a specific example of a display device using an electrode substrate provided with the transparent conductive film on both the organic insulating film and the inorganic insulating film.
【0004】 [0004]
図1は液晶表示装置100の基本的な構成を模式的に示す。 Figure 1 illustrates a basic configuration of a liquid crystal display device 100 schematically. 液晶表示装置100は、薄膜トランジスタ(以下TFTと記す)をスイッチング素子に用いたアクティブマトリクス型TFTアレイタイプであり、これは高表示品質が望まれる場合に有利である。 The liquid crystal display device 100 is an active matrix TFT array type using a thin film transistor (hereinafter referred to as TFT) switching element, which is advantageous when high display quality is desired.
【0005】 [0005]
図1に示されるように液晶表示装置100は、上側基板102と下側基板(電極基板)101との間に液晶層(図示せず)が設けられており、液晶層が上側基板102上の上側電極104と下側基板101上の複数の画素電極103とにより制御されるようになっている。 The liquid crystal display device 100 as shown in FIG. 1, a liquid crystal layer between the upper substrate 102 and lower substrate (electrode substrate) 101 (not shown) is provided, the liquid crystal layer on the upper substrate 102 It is controlled by a plurality of pixel electrodes 103 on the upper electrode 104 and the lower substrate 101. 下側基板101において、複数の画素電極103のそれぞれはスイッチング素子(TFT)108を介してソース配線105に接続され、TFT108のゲートはゲート配線106にそれぞれ接続されている。 In the lower substrate 101, each of the plurality of pixel electrodes 103 connected to the source line 105 via a switching element (TFT) 108, a gate of the TFT108 is connected to the gate line 106.
【0006】 [0006]
図2は液晶表示装置の下側基板101(電極基板)の上面図を示す。 Figure 2 shows a top view of the lower substrate 101 (electrode substrate) of the liquid crystal display device. ここで、液晶表示装置として、透過型アクティブマトリクスの液晶表示装置を想定している。 Here, as the liquid crystal display device is assumed to be a liquid crystal display device of a transmission type active matrix. ただし、液晶表示装置は、透過型に限定されず、透過/反射両用型液晶表示装置の透過領域も同様に考えることができる。 However, the liquid crystal display device is not limited to the transmission type, transmission area of ​​the transmission / reflection combination type liquid crystal display device can also be considered as well.
【0007】 [0007]
電極基板101は、絶縁性基板20とその上に形成される構成要素全体を指す。 Electrode substrate 101 refers to an entire configuration elements formed thereon and the insulating substrate 20. 電極基板101は、表示領域150および周辺領域160の2つの領域に分けられる。 Electrode substrate 101 can be divided into two areas in the display region 150 and peripheral region 160. 図2において、表示領域150を斜線で示す。 2 shows a display area 150 with diagonal lines. 表示領域150では、複数の画素電極103および複数の各画素電極103を制御する複数のTFT108が設けられる。 In the display region 150, a plurality of TFT108 for controlling a plurality of pixel electrodes 103 and a plurality of pixel electrodes 103 are provided. 画素電極103は透明導電膜により形成される。 Pixel electrode 103 is formed by a transparent conductive film. 電極基板101を透過型液晶表示装置に使用する場合、絶縁性基板20の少なくとも一部を透明材料で形成し、表示側の反対側からの光(一般に光源)を利用して表示を行うために電極を透明導電膜により形成することで、光の透過および制御を行う。 When using the electrode substrate 101 in a transmissive liquid crystal display device, in order to perform at least a part formed of a transparent material, display using light (typically the light source) from the opposite side of the display side of the insulating substrate 20 by forming an electrode of a transparent conductive film, it performs transmission and control of light.
【0008】 [0008]
一方、周辺領域160には、複数のゲート接続端子部110、複数のソース接続端子部120、複数のコモン接続端子部130が設けられる。 On the other hand, in the peripheral region 160, a plurality of gate connection terminals 110, a plurality of source connection terminal portion 120, a plurality of common connection terminal portion 130 is provided. 各ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130にそれぞれ対応するゲート配線105、ソース配線106、コモン配線107が、周辺領域160から表示領域150にわたって形成されている。 Each gate connection terminal portion 110, the source connection terminal 120, a gate wiring 105 which correspond to the common connection terminal portion 130, source wiring 106, the common wiring 107 is formed over the display region 150 from the peripheral region 160. 本明細書において、ゲート接続端子部110、ソース接続端子部120、コモン接続端子部130を総称して、周辺端子部と名付ける。 In the present specification, the gate connection terminal portion 110, the source connection terminal 120, are collectively common connection terminal portions 130, designated as the peripheral terminal unit.
【0009】 [0009]
図3は、電極基板101の表示領域150を拡大した上面図を示す。 Figure 3 shows a top view of an enlarged display area 150 of the electrode substrate 101. 図3において、破線で囲まれる領域が1つの画素電極103に相当する。 3, a region surrounded by a broken line corresponds to one pixel electrode 103. 各ゲート配線105と各コモン配線107とはそれぞれ平行に設けられ、各ゲート配線105および各コモン配線107とそれぞれ直交するように複数のソース配線106がそれぞれ設けられている。 Each gate line 105 respectively provided in parallel to the respective common wires 107, a plurality of source lines 106 are respectively provided so as to be perpendicular respectively the gate lines 105 and the common lines 107. 図3に示されるように、各ゲート配線105と各ソース配線106とのそれぞれの交差部では、各ゲート配線105およびソース配線106は、スイッチング素子であるTFT108のゲート電極またはソース電極と少なくとも接続するように分岐されている。 As shown in FIG. 3, at each of the intersections of the gate lines 105 and the source wiring 106, the gate lines 105 and the source wiring 106 is at least connected to the gate electrode or the source electrode of a switching element TFT108 It is branched to. TFT108のドレイン電極に接続される接続電極48はコモン配線107と一部が重なるように設けられ、さらに、接続電極48とコモン配線107とが重なる領域の一部にコンタクトホール50が設けられる。 Connection electrode 48 connected to the drain electrode of the TFT108 is provided so as to partially overlap with the common line 107, further, a contact hole 50 is provided in a part of the region where the connection electrode 48 and the common wiring 107 overlap.
【0010】 [0010]
図4は、図3のA−A'線に沿った電極基板101の表示領域150の断面図を示す。 Figure 4 shows a cross-sectional view of a display region 150 of the electrode substrate 101 along the line A-A 'in FIG. 図4において、左側(A側)にTFT108、右側(A'側)にコンタクトホール50が示される。 In FIG. 4, TFT 108 to the left (A side), the contact hole 50 to the right (A 'side) are shown. ここで、図4のA側をTFT部、A'側をコンタクトホール部とよぶ。 Here, TFT portion A side of FIG. 4, the A 'side is referred to as a contact hole portion.
【0011】 [0011]
TFT部において、絶縁性基板20上にゲート配線105の分岐部分が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。 In the TFT section, the branch portions of the gate line 105 on the insulating substrate 20 is formed, a gate insulating film 44 is provided so as to cover them. ゲート絶縁膜44としてはシリコンナイトライド(SiN x )が使用され得る。 Silicon nitride is used as the gate insulating film 44 (SiN x) may be used. ゲート絶縁膜44上にアモルファス半導体層45が形成され、アモルファス半導体層45の左側上方にソース電極46a、アモルファス半導体層45の右側上方にドレイン電極46bが形成される。 Amorphous semiconductor layer 45 is formed on the gate insulating film 44, the upper left side to the source electrode 46a of the amorphous semiconductor layer 45, the drain electrode 46b is formed on the upper right side of the amorphous semiconductor layer 45. ソース電極46aはソース配線106と接続され、ドレイン電極46bは接続電極48と接続されている。 The source electrode 46a is connected to the source wiring 106, the drain electrode 46b is connected to the connection electrode 48. このように形成されたTFT108は透明材料からなる有機絶縁膜49で覆われ、平坦化された有機絶縁膜49は透明導電膜からなる画素電極103で覆われている。 The TFT108 thus formed is covered with an organic insulating film 49 made of a transparent material, and an organic insulating film 49 is planarized is covered by the pixel electrode 103 made of a transparent conductive film.
【0012】 [0012]
コンタクト部において、絶縁性基板20上にコモン配線107が形成され、ゲート絶縁膜44がそれらを覆うように設けられている。 In the contact portion, the common wirings 107 on the insulating substrate 20 is formed, a gate insulating film 44 is provided so as to cover them. ゲート絶縁膜44は接続電極48で覆われている。 The gate insulating film 44 is covered with the connecting electrode 48. コンタクトホール部において、接続電極48上に有機絶縁膜49が形成され、有機絶縁膜49は画素電極103で覆われている。 A contact hole portion, the organic insulating film 49 is formed on the connection electrode 48, the organic insulating film 49 is covered with the pixel electrode 103. ただし、接続電極48と画素電極103とが直接的に接続するコンタクトホール50が設けられている。 However, a contact hole 50 to the connection electrode 48 and the pixel electrode 103 is directly connected is provided.
【0013】 [0013]
電極基板101の表示領域150を上述したように形成することで、主に2つの利点により高開口率が得られる。 By forming the display region 150 of the electrode substrate 101 as described above, a high aperture ratio is obtained mainly by two advantages. 第1の理由は、表面が平坦化された有機絶縁膜49上に画素電極103が形成されるので、画素電極103の段差部分により生じていた液晶層内の液晶分子(図示せず)の配向乱れによる表示不良(ドメイン現象)を無くすことができ、液晶層内の表示有効面積を増やすことができるためである。 The first reason is that the surface is the pixel electrode 103 is formed on the organic insulating film 49 is planarized, the orientation of the liquid crystal molecules in the liquid crystal layer which has been caused by the step portion of the pixel electrode 103 (not shown) can be eliminated display failure due to disturbance (the domain phenomenon), it is because it is possible to increase the effective display area of ​​the liquid crystal layer. 第2の理由は、0.3μmから2μmの比較的膜厚の厚い有機絶縁膜49を形成して、その上に画素電極103を形成することによって、有機絶縁膜49の基板側にあるゲート配線105・ソース配線106と上面側(表示側)にある画素電極103との間の電気的短絡を生じることがないためである。 The second reason is to form a thick organic insulating film 49 from 0.3μm relatively thickness of 2 [mu] m, by forming the pixel electrode 103 thereon, a gate wiring in a substrate side of the organic insulating film 49 because there is not caused an electrical short between the pixel electrode 103 in the 105 source lines 106 and the upper surface side (display side). したがって、表示を目視する側から見た場合、ゲート配線105・ソース配線106などの配線にオーバーラップさせるような広い面積で画素電極103を形成することが可能となる。 Therefore, when viewed from the side viewing the display, it is possible to form the pixel electrode 103 in a large area, such as to overlap the wirings such as a gate wiring 105 and source wiring 106.
【0014】 [0014]
一方、周辺端子部では、実装部材との接続不良などを生じるリワーク時の信頼性が欠けるため、一般的に、電極となる無機絶縁膜上に透明導電膜が形成される。 On the other hand, the peripheral terminal unit, since the reliability of the rework resulting in poor connection or the like with the mounting member is absent, generally, inorganic insulating film on the transparent conductive film to be an electrode is formed. 透明導電膜の形成は、周辺端子部の電極が酸化し、その結果、電極が高抵抗化することを防ぐ。 Formation of the transparent conductive film, the electrodes are oxidized near the terminal portion, as a result, prevents the electrode is high resistance. 周辺端子部の電極材料を有機絶縁膜上に形成することも考えられるが、有機絶縁膜の上に透明導電膜を形成することは、信頼性の観点から好ましいものではない。 Although it is conceivable to form the electrode material around the terminal portion on the organic insulating film, forming a transparent conductive film on the organic insulating film it is not preferred from the viewpoint of reliability.
【0015】 [0015]
透明導電膜の成膜後のエッチングは、一般にウエットエッチングを行う。 Etching after deposition of the transparent conductive film is carried out generally wet etching. なぜなら、ドライエッチングを行うと有機絶縁膜が変質し、絶縁性が脆化してしまうからである。 This is because, when the dry etching the organic insulating film is deteriorated, because the insulation resulting in embrittlement. また、電極基板を液晶表示装置に適用する場合、ドライエッチング時の残渣に起因して液晶層が汚染され、表示品位の劣化が引き起こされる可能性がある。 Also, when applying the electrode substrate in a liquid crystal display device, the liquid crystal layer is contaminated due to the residue of the dry etching, it can be caused deterioration in display quality. したがって、本明細書において、特に言及しない限り「エッチング」はウエットエッチングを意味する。 Thus, as used herein, unless otherwise specified, "etching" refers to wet etching.
【0016】 [0016]
【課題を解決するための手段】 In order to solve the problems]
上述したように有機絶縁膜および無機絶縁膜の両方の上に形成された透明導電膜をエッチングする場合、同時にエッチングすることができるように考えられるが、実際には両者のエッチングシフトは異なる。 When etching the transparent conductive film formed on both the organic insulating film and the inorganic insulating film as described above, it is believed to be able to etch at the same time, in practice both the etching shift is different. 本明細書において、エッチングシフトとは、エッチングによって除去される膜の長さを意味する。 In the present specification, the etching shift means the length of the film to be removed by etching. また、単位時間あたりのエッチングシフトを「エッチングレート」と規定する。 In addition, the etching shift per unit time is defined as "etching rate". 有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜とを実質的に同じサイズで設計して、同じようなエッチングを行う場合、エッチングシフトが異なることにより、両者の透明導電膜の大きさにずれが生じる。 Designing the transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film at substantially the same size, the case of performing the similar etching, by the etching shift different, both of the transparent conductive film deviation in size occurs. すなわち、エッチングレートが異なる。 That is, different etching rates. したがって、透明導電膜をエッチングした際に、図5に示すように、一方の透明導電膜の設計寸法と仕上寸法との間に差が生じてしまう。 Therefore, when etching the transparent conductive film, as shown in FIG. 5, the difference occurs between the design size and the finishing size of one of the transparent conductive film. したがって、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜は、同時にエッチングすることができない。 Thus, a transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film can not be etched at the same time.
【0017】 [0017]
ここで、図6を参照して、図2に示す液晶表示装置の電極基板の作製方法を説明する。 Referring now to FIG. 6, a method of manufacturing the electrode substrate of the liquid crystal display device shown in FIG. 図6は、工程(a)〜(g)によりTFT部の画素電極103、ゲート接続端子部110・コモン接続端子部130、ソース接続端子部120(図2参照)を形成する方法を示す。 Figure 6 shows the step (a) ~ (g) the pixel electrode 103 of the TFT portion, the gate connection terminal portions 110, common connection terminal part 130, a method of forming a source connection terminal portion 120 (see FIG. 2). 図6では、TFT部の画素電極103の形成工程を示すが、画素電極103の形成工程はTFT部に特に限定されるものではなく、表示領域150内の画素電極103は同じように形成されると考えられる。 In Figure 6, but showing the step of forming the pixel electrode 103 of the TFT portion, the formation process of the pixel electrode 103 is not particularly limited to the TFT portion, the pixel electrode 103 in the display region 150 are formed in the same manner it is conceivable that.
【0018】 [0018]
工程(a)において、透明導電膜155(例えばITO)を、TFT部および周辺領域160(図2参照)の周辺端子部に同時に成膜する。 In step (a), the transparent conductive film 155 (e.g. ITO), simultaneously deposited around the terminal portion of the TFT portion and the peripheral region 160 (see FIG. 2).
【0019】 [0019]
TFT部の画素電極103となる透明導電膜155は、平坦に形成された有機絶縁膜49上に形成される。 Transparent conductive film 155 serving as the pixel electrode 103 of the TFT portion is formed on the organic insulating film 49 which is flat.
【0020】 [0020]
ゲート・コモン接続端子部110、130では、絶縁性基板20上にゲート配線105またはコモン配線107を形成し、ゲート配線105またはコモン配線107の上の中央部を除去した状態で、無機絶縁膜144が形成される。 In the gate-common connection terminal portions 110 and 130, in a state in which a gate wiring 105 or the common line 107 on the insulating substrate 20, to remove the central portion of the top of the gate wiring 105 or the common line 107, an inorganic insulating film 144 There is formed. ゲート配線105またはコモン配線107の上の中央部は電極154が設けられている。 Central portion on the gate wiring 105 or the common line 107 is electrode 154 is provided. 電極154上には、安定した接続抵抗をもつ透明電極157となる透明導電膜155を成膜する。 On the electrode 154, forming the transparent conductive film 155 made of a transparent electrode 157 having a stable connection resistance.
【0021】 [0021]
ソース接続端子部120では、絶縁性基板20を覆うように無機絶縁膜144を形成し、無機絶縁膜144上にソース配線106を設けて,それらを覆うように、透明電極157となる透明導電膜155を成膜する。 In the source connection terminal 120, an inorganic insulating film 144 to cover the insulating substrate 20 is formed by providing a source wiring 106 on the inorganic insulating film 144, so as to cover them, a transparent conductive film made of a transparent electrode 157 155 forming a.
【0022】 [0022]
工程(b)において、周辺端子部のフォトレジストパターニングを行う。 In the step (b), the performing photoresist patterning of the peripheral terminal unit. 周辺端子部において、透明導電膜155を残す部分(すなわち、透明電極157を形成する部分)上に第1のレジスト165を形成する。 In the peripheral terminal unit, a first resist 165 on the portion leaving the transparent conductive film 155 (i.e., the portion forming the transparent electrode 157). 第1のレジスト165は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 The first resist 165 is, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins. 工程(b)の際、TFT部の透明導電膜155上全面に第1のレジスト165を形成する。 During step (b), a first resist 165 to the transparent conductive film 155 on the entire surface of the TFT portion.
【0023】 [0023]
工程(c)において、ウエットエッチングを行い、周辺端子部の不必要な透明導電膜155を除去する。 In the step (c), the performed wet etching to remove the unwanted transparent conductive film 155 of the peripheral terminal unit.
【0024】 [0024]
工程(d)において、第1のレジスト165を剥離する。 In the step (d), the peeling off the first resist 165. この時、周辺端子部において透明導電膜155よりなる透明電極157が形成される一方で、TFT部の透明導電膜155は全面に形成されたままである。 At this time, while the transparent electrode 157 made of a transparent conductive film 155 in the peripheral terminal portion is formed, a transparent conductive film 155 of the TFT portion remains formed on the entire surface.
【0025】 [0025]
工程(e)において、画素電極103のフォトレジストパターニングを行う。 In step (e), performing photoresist patterning of the pixel electrode 103. 透明導電膜155を残す部分(すなわち、画素電極103となる部分)上に第2のレジスト167を形成する。 Portion to leave a transparent conductive film 155 (i.e., the portion becomes a pixel electrode 103) to form a second resist 167 on. 第2のレジスト167は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 The second resist 167 is, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins. 工程(e)の際、周辺端子部全面に第2のレジスト167を形成する。 During step (e), a second resist 167 to the periphery of the terminal portion over the entire surface.
【0026】 [0026]
工程(f)において、ウエットエッチングを行い、TFT部の不必要な透明導電膜155を除去する。 In step (f), it performs wet etching to remove the unwanted transparent conductive film 155 of the TFT portion.
【0027】 [0027]
工程(g)において、第2のレジスト167を剥離することで、画素電極103が形成される。 In step (g), by peeling off the second resist 167, the pixel electrode 103 is formed.
【0028】 [0028]
このように、電極基板101は形成されるが、上述したように、無機絶縁膜144上の透明導電膜155のエッチング(図6の(c))と有機絶縁膜49上の透明導電膜155のエッチング(図6の(f))とは、それぞれエッチングレートが異なるため別々に行う必要がある。 Thus, the electrode substrate 101 is formed, as described above, the transparent conductive film 155 on the inorganic insulating film 144 etched (in FIG. 6 (c)) and on the organic insulating film 49 of the transparent conductive film 155 the etching (in FIG. 6 (f)), there etching rate each need to performed separately for different.
【0029】 [0029]
本発明は、このような現状に鑑みてなされたものであり、その目的は、有機絶縁膜上に形成される透明導電膜と無機絶縁膜上に形成される透明導電膜を同時に精度良くエッチングすることができる、電極基板の作製方法を提供することである。 The present invention has been made in view of such circumstances, and its object is to simultaneously accurately etching a transparent conductive film formed on the transparent conductive film and an inorganic insulating film formed on the organic insulating film it can, is to provide a manufacturing method of the electrode substrate.
【0030】 [0030]
【課題を解決するための手段】 In order to solve the problems]
本発明は、液晶表示装置用の電極基板の作成方法であって、絶縁基板の表示領域に、それぞれが平行に設けられた複数のゲート配線と、それぞれが平行であって前記各ゲート電極と直交するように設けられた複数のソース配線と、前記各ゲート配線および前記各ソース配線の交差部近傍において、前記各交差部を形成する前記各ゲート配線および前記各ソース配線にそれぞれ接続された複数のスイッチング素子とを形成した後に透明な有機絶縁膜を形成するとともに、前記絶縁基板における表示領域と同一面上の周辺領域において前記各ゲート配線上に無機絶縁膜を形成する工程と、前記表示領域の前記有機絶縁膜および前記周辺領域の前記無機絶縁膜にそれぞれ透明導電膜としてのITO膜が接するように、該表示領域および該周辺領域に The present invention relates to a method of making the electrode substrate for a liquid crystal display device, the display area of the insulating substrate, a plurality of gate lines, each provided in parallel, each with the respective gate electrodes a parallel orthogonal a plurality of source lines provided so as to, in the above near intersections of the gate lines and each of said source lines, a plurality of said respectively connected to the gate lines and the respective source lines forming the respective intersections to form a transparent organic insulating film after forming a switching element, a step of forming an inorganic insulating film on the gate lines in the peripheral region of the display area and the same surface in the insulating substrate, the display region wherein as the organic insulating film and the ITO film as each transparent conductive film on the inorganic insulating film in the peripheral region is in contact, on the display area and the peripheral area ITO膜を形成する工程と、前記有機絶縁膜および前記無機絶縁膜にそれぞれ接する前記ITO膜を、その後に実施されるウェットエッチングによって、前記有機絶縁膜および前記無機絶縁膜にそれぞれ接する前記ITO膜の両側におけるエッチングシフトの合計の差が1.5 μm以下であって、前記有機絶縁膜に接する前記ITO膜の両側におけるエッチングシフトの合計が2μm以下になるように、200 ℃以上の温度が所定時間にわたる条件で同時に熱処理する工程と、その後に、前記ITO膜をウェットエッチングして、前記有機絶縁膜上に複数の透明電極をマトリクス状に形成すると同時に、前記無機絶縁膜上に透明電極を形成する工程と、を包含することを特徴とする。 Forming an ITO film, the organic insulating film and the inorganic the ITO film in contact with the insulating film, a wet etching is performed subsequently Therefore, the ITO film in contact with the said organic insulating film and the inorganic insulating film a is the difference between the sum of the etching shift is 1.5 [mu] m or less on both sides, it said such that the sum of the etching shift on both sides of the ITO film in contact with the organic insulating film is 2μm or less, a temperature of over 200 ° C. is given a step of heat treatment at the same time over time conditions, thereafter, the ITO film is wet etching, and at the same time to form a plurality of transparent electrodes on the organic insulating film in a matrix, forming a transparent electrode on the inorganic insulating layer characterized in that it comprises the steps of, a.
【0031】 [0031]
前記熱処理の温度が220℃以下であってもよい The temperature of the heat treatment may be 220 ° C. or less.
【0032】 [0032]
前記所定時間が1時間であってもよい。 The predetermined time may be one hour.
【0033】 [0033]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本願発明者らは、上記の課題を解決するために、すなわち、無機絶縁膜からなる無機絶縁膜領域に接する透明導電膜と、有機絶縁膜からなる有機絶縁膜領域に接する透明導電膜のエッチングレートを同程度にするために、透明導電膜を成膜後、熱処理(すなわちアニーリング)を行うことを見出した。 The present inventors have found that in order to solve the above problems, i.e., a transparent conductive film in contact with the inorganic insulating film region formed of an inorganic insulating film, the etching rate of the transparent conductive film in contact with the organic insulating film region formed of an organic insulating film in order to the same extent, after forming the transparent conductive film, it was found that performing the heat treatment (i.e., annealing).
【0034】 [0034]
尚、ここでいう有機絶縁膜領域とは、透明導電膜に接する層または膜として、例えば、図8に示される有機絶縁膜49、図10に示される有機絶縁膜1449が形成された領域、または、図11に示されるプラスチック基板1420において、無機絶縁膜が形成されていない領域を示す。 Here, the term organic insulating film region A, as a layer or film in contact with the transparent conductive film, for example, an organic insulating film 49 shown in FIG. 8, region organic insulating film 1449 is formed as shown in FIG. 10 or, in the plastic substrate 1420 shown in FIG 11, it shows a region where the inorganic insulating film is not formed. また、無機絶縁膜領域とは、透明導電膜に接する層または膜として、図8に示される無機絶縁膜144、図10または図11に示される無機絶縁膜が形成された領域を示す。 Further, the inorganic insulating film region, as a layer or film in contact with the transparent conductive film, an inorganic insulating film 144 shown in FIG. 8 shows the region in which the inorganic insulating film is formed as shown in FIG. 10 or 11.
【0035】 [0035]
図7は、透明導電膜成膜後、一定時間アニーリングする温度(以下、アニール温度と記載)(℃)とアニーリングした後の透明導電膜のエッチングシフト(μm)との関係を示すグラフである。 7, after the transparent conductive film formation, a predetermined time annealing temperature is a graph showing the relationship (hereinafter, the annealing temperature described) and (℃) and the etching shift of the transparent conductive film after annealing ([mu] m). 図7において、参照符号「11」は、有機絶縁膜上に形成された透明導電膜のエッチングシフトを、参照符号「12」は、無機絶縁膜上に形成された透明導電膜のエッチングシフトを示す。 7, reference numeral "11", the etching shift of the transparent conductive film formed on the organic insulating film, the reference numeral "12" indicates the etching shift of the transparent conductive film formed on the inorganic insulating film . ここで、無機絶縁膜としてSiN x 、有機絶縁膜としてアクリル樹脂、透明導電膜としてITOを使用し、ウエットエッチングは第2塩化鉄を用いて180秒間行った。 Here, SiN x as the inorganic insulating film, an acrylic resin as the organic insulating film, using ITO as a transparent conductive film, wet etching was performed for 180 seconds using a ferric chloride. また、アニール温度を1時間保つように設定した。 It was also set to maintain the annealing temperature for 1 hour.
【0036】 [0036]
図7に示すように、アニール温度が上昇するにつれて有機絶縁膜上の透明導電膜のエッチングシフトと無機絶縁膜上の透明導電膜のエッチングシフトとの差が小さくなる。 As shown in FIG. 7, the difference between the etching shift of the transparent conductive film on the etching shift and the inorganic insulating film of the transparent conductive film on an organic insulating film as the annealing temperature increases is reduced. 特に、アニーリング温度が150℃以上220℃以下の場合、有機絶縁膜上の透明導電膜のエッチングシフトが小さくなり、その結果、無機絶縁膜上の透明導電膜のエッチングシフトとの差が小さくなる。 In particular, if the annealing temperature is below 220 ° C. 0.99 ° C. or higher, the etching shift of the transparent conductive film on the organic insulating film is reduced, As a result, the difference between the etching shift of the transparent conductive film on the inorganic insulating film is reduced. したがって、無機絶縁膜上の透明導電膜と有機絶縁膜上の透明導電膜とを同時にエッチングすることができる。 Thus, a transparent conductive film on the transparent conductive film and an organic insulating film on the inorganic insulating film can be simultaneously etched. アニーリング温度が200℃以上220℃以下の場合、有機絶縁膜上の透明導電膜のエッチングシフトがさらに小さくなり、さらに好ましい。 If the annealing temperature is 200 ° C. or higher 220 ° C. or less, the etching shift of the transparent conductive film on the organic insulating film is further reduced, further preferred.
【0037】 [0037]
図7のグラフからアニール温度が高いほど、有機絶縁膜上の透明導電膜のエッチングシフトと無機絶縁膜上の透明導電膜のエッチングシフトとの差が小さくなることがわかる。 Higher annealing temperature is higher from the graph of FIG. 7, it can be seen that the difference between the etching shift of the transparent conductive film on the etching shift and the inorganic insulating film of the transparent conductive film on the organic insulating film is reduced. したがって、アニール温度を220度以上にするとエッチングシフトの差はさらに小さくなると期待される。 Therefore, the difference in the etching shift when the annealing temperature above 220 degrees is expected to further decrease. しかしながら、一般に有機絶縁膜は高い温度下で昇華するため、周囲に悪影響を及ぼすおそれがある。 However, in general an organic insulating film for sublimation at high temperatures may adversely affect the surroundings. 有機絶縁膜が周囲に悪影響を及ぼさないためのアニール温度の上限値は220℃である。 The upper limit of the annealing temperature for the organic insulating film does not adversely affect the ambient is 220 ° C..
【0038】 [0038]
また、透明導電膜を成膜する前に、少なくとも有機絶縁膜表面をプラズマ処理することでエッチングシフトはさらに低下する。 Further, before forming the transparent conductive film, etching shift by plasma processing at least the surface of the organic insulating film is further reduced. プラズマ処理に使用するガスとして、Ar、CF 4があげられる。 As gas used in the plasma treatment, Ar, CF 4 and the like.
【0039】 [0039]
プラズマ処理において、CF 4またはArガスを用いた場合、XPS(X線光電子分光装置)などの分析装置により成分分析を行うと、有機絶縁膜の表面層に混入している、プラズマ処理に用いたガスを検出することが可能である。 In the plasma treatment, the use of CF 4 or Ar gas, when the component analysis by the analyzer, such as XPS (X-ray photoelectron spectrometer), mixed in the surface layer of the organic insulating film, used in the plasma treatment it is possible to detect the gas.
【0040】 [0040]
本発明による電極基板の適用例として液晶表示装置を、従来技術の電極基板を適用した液晶表示装置と対比して説明する。 The liquid crystal display device as an application example of the electrode substrate according to the present invention will be described in comparison with a liquid crystal display device using the electrode substrate of the prior art. ただし、液晶表示装置は、単なる例示にすぎず、本発明は有機絶縁膜および無機絶縁膜の両方の上に透明導電膜を形成した電極基板であればどのような形態であっても適用できる。 However, the liquid crystal display device is merely illustrative, the present invention can be applied in any form as long as the electrode substrate formed with a transparent conductive film on both the organic insulating film and the inorganic insulating film. 例えば、エレクトロルミネッセンス素子において、発光領域内では有機絶縁体からなる基板上に陽極として透明導電膜を形成し、他方、端子領域においては無機絶縁体上に透明導電膜を形成するような場合にも本発明を適用することができる。 For example, the electroluminescent device, the light emitting region to form a transparent conductive film as an anode on a substrate made of an organic insulating material, on the other hand, even if the terminal region so as to form a transparent conductive film on the inorganic insulator it is possible to apply the present invention.
【0041】 [0041]
本発明による電極基板を作製する方法を示す図8は、従来の電極基板の形成方法を説明する図6に対応する。 Figure 8 illustrates a method of producing an electrode substrate according to the present invention, corresponding to FIG. 6 illustrating a method of forming a conventional electrode substrate.
【0042】 [0042]
具体的には、図8の工程(a)において、表示領域150内の有機絶縁膜49上、ならびに周辺領域160の無機絶縁膜144上に透明導電膜155を成膜する。 Specifically, in step (a) in FIG. 8, on the organic insulating film 49 in the display region 150, and forming the transparent conductive film 155 on the inorganic insulating film 144 in the peripheral region 160. その後、透明導電膜155に熱処理を行う。 After that, a heat treatment is carried out in a transparent conductive film 155. 熱処理は、窒素雰囲気であっても、大気中でおこなってもよい。 Heat treatment, even in the nitrogen atmosphere, may be carried out in the atmosphere. 熱処理は、例えば、枚葉型のオーブンにて行う。 Heat treatment is carried out, for example, in single-wafer type of oven.
【0043】 [0043]
工程(b)において、画素電極および周辺端子部のフォトレジストパターニングを行う。 In the step (b), the performing photoresist patterning of the pixel electrode and the peripheral terminal unit. 周辺端子部において、透明導電膜155を残す部分(すなわち、画素電極103または透明電極157を形成する部分)上にレジスト169を形成する。 In the peripheral terminal unit, the portion leaving the transparent conductive film 155 (i.e., the portion to form the pixel electrode 103 or the transparent electrode 157) to form a resist 169 on. レジスト169は、例えば、東京応化製のノボラック樹脂のポジ型レジストを用いる。 Resist 169, for example, using a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd. novolak resins.
【0044】 [0044]
工程(c)において、ウエットエッチングを行い、画素電極および周辺端子部の不必要な透明導電膜155を除去する。 In the step (c), the performed wet etching to remove the unwanted transparent conductive film 155 of the pixel electrode and the peripheral terminal unit. ウエットエッチングは、例えば40℃の第2塩化鉄をウエットエッチング液として、180秒間行う。 Wet etching, for example, a 40 ° C. ferric chloride as the wet etching solution, carried out for 180 seconds. エッチング液としては、液温40℃のFeCl 3とHClの混合液が使用される。 As the etching solution, a mixed solution of FeCl 3 and HCl in liquid temperature 40 ° C. is used.
【0045】 [0045]
工程(d)において、レジスト169を剥離する。 In the step (d), the peeling off the resist 169. この時、周辺端子部において透明導電膜155よりなる透明電極157が形成され、表示領域150内において画素電極103が形成される。 In this case, the transparent electrode 157 made of a transparent conductive film 155 in the peripheral terminal unit is formed, the pixel electrode 103 is formed in the display area 150.
【0046】 [0046]
すなわち、本発明により、図6に示す工程(b)〜(d)と(e)〜(g)とを同時に行うことができる。 That is, the present invention can be carried out - step (b) shown in FIG. 6 and (d) (e) ~ (g) at the same time. したがって、製造プロセスが短縮され、その結果、製造コストを下げ、また、製造現場の生産能力を向上させることができる。 Therefore, the manufacturing process is shortened, resulting in lowering the production cost, also can improve the production capacity of the manufacturing site. さらに、フォトレジストパターニング工程が減少するため、パターン不良による歩留まり低下を回避することができ、また、レジストおよび剥離液の使用量が減少する。 Furthermore, since the photoresist patterning steps is reduced, it is possible to avoid a decrease in yield due to a defective pattern, also, the amount of the resist and stripping solution is reduced. さらに、有機絶縁膜を剥離液に晒す回数が減少するため、有機絶縁膜の膨潤を少なくすることができ、その結果、パネルの品質信頼性が向上する。 Moreover, to reduce the number of times of exposing the organic insulating film stripping solution, it is possible to reduce the swelling of the organic insulating film, as a result, quality and reliability of the panel is improved.
【0047】 [0047]
また、透明電極157となる透明導電膜155を成膜した後に熱処理を行うことで、透明導電膜155の結晶性が向上し、無機絶縁膜144上の透明電極157の抵抗が低減し、その結果、無機絶縁膜144上の配線抵抗も低減する。 Further, by performing heat treatment after forming the transparent conductive film 155 made of a transparent electrode 157, to improve the crystallinity of the transparent conductive film 155, the resistance of the transparent electrode 157 on the inorganic insulating film 144 is reduced, as a result also reduces the wiring resistance on the inorganic insulating film 144.
【0048】 [0048]
図9は、透明導電膜を成膜した後の熱処理のアニール温度(℃)と、無機絶縁膜144上の透明導電膜155よりなる透明電極157の単位面積当たりの抵抗(シート抵抗)(Ω/□)の変化を示す。 Figure 9 is a annealing temperature of heat treatment after forming the transparent conductive film (° C.), the resistance per unit area of ​​the inorganic insulating film on 144 transparent conductive film 155 from become transparent electrode 157 (sheet resistance) (Omega / □ shows a change in). 図9より、アニール温度が上昇するにつれてシート抵抗が低減することが理解される。 9 that the sheet resistance is understood that decreases as the annealing temperature increases.
【0049】 [0049]
さらに、ゲート・コモン接続端子部110、130において、電極154を成膜し、プラズマ処理を行った後に透明導電膜155を形成することで、電極154と透明導電膜155(後の透明電極157)とのコンタクト抵抗が低減する。 Further, the gate common connection terminal portions 110 and 130, the electrode 154 is formed, by forming a transparent conductive film 155 after the plasma treatment, (transparent electrode 157 after) the transparent conductive film 155 and the electrode 154 contact resistance between is reduced.
【0050】 [0050]
図10の工程(a)〜(e)を参照して本発明の概略を模式的に説明する。 Referring to the process of FIG. 10 (a) ~ (e) an outline of the present invention schematically.
【0051】 [0051]
工程(a)において、絶縁性基板1420上に、無機絶縁膜1444を形成する。 In step (a), the on an insulating substrate 1420, forming an inorganic insulating film 1444. 絶縁性基板1420として、透明ガラスのほかにプラスチック基板を使用できる。 As the insulating substrate 1420, a plastic substrate can be used in addition to the transparent glass. プラスチック基板の材料としてポリイミド、ポリエチレンテレフタレート、ポリアクリレート、ポリエチレンなどが使用される。 Polyimide as the material of the plastic substrate, polyethylene terephthalate, polyacrylate, and polyethylene is used. 無機絶縁膜1444としては、例えば、SiO 2 、SiN xまたはTaO 2を使用し、500〜5000Åの厚さで形成する。 The inorganic insulating film 1444, for example, using SiO 2, SiN x or TaO 2, is formed to a thickness of 500 to 5000 Å.
【0052】 [0052]
工程(b)において、絶縁性基板1420上の別の領域に有機絶縁膜1449を形成する。 In step (b), a organic insulating film 1449 to another region on the insulating substrate 1420. 有機絶縁膜1449としては、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネートなどを使用し、100Å〜1mmの厚さで形成する。 The organic insulating film 1449, for example, using an epoxy resin, an acrylic resin, polycarbonate or the like, is formed to a thickness of 100A~1mm.
【0053】 [0053]
工程(c)において、透明導電膜1455をスパッタなどで、絶縁性基板1420、無機絶縁膜1444、有機絶縁膜1449を覆うように成膜する。 In step (c), the transparent conductive film 1455 sputtering or the like, an insulating substrate 1420, an inorganic insulating film 1444 is deposited so as to cover the organic insulating film 1449. 透明導電膜1455として、ITOを使用してもよい。 As the transparent conductive film 1455, it may be used ITO. 透明導電膜1455は、厚さ500〜3000Åで形成する。 The transparent conductive film 1455 is formed to a thickness 500 to 3000 Å. その後、無機絶縁膜1444上および有機絶縁膜1449上の透明導電膜1455を熱処理する。 Thereafter, heat treatment of the transparent conductive film 1455 on the inorganic insulating film 1444 and on the organic insulating film 1449.
【0054】 [0054]
工程(d)において、フォトレジスト1465をパターニングした後、ウエットエッチングを行い、透明導電膜1455のパターニングを行う。 In step (d), after patterning the photoresist 1465 performs wet etching for patterning of the transparent conductive film 1455. フォトレジスト1465はノボラック樹脂を使用してもよく、ウエットエッチングのエッチング液として、FeCl 3とHClの混合液またはHBrを使用してもよい。 The photoresist 1465 may be used a novolak resin, as an etchant of wet etching, it may be used a mixed solution or HBr in FeCl 3 and HCl.
【0055】 [0055]
工程(e)において、無機絶縁膜1444、有機絶縁膜1449上に所望の形状の透明導電膜1455が形成され、電極基板1700が完成する。 In step (e), the inorganic insulating film 1444, a transparent conductive film 1455 having a desired shape is formed on the organic insulating film 1449 is formed, the electrode substrate 1700 is completed. この時、無機絶縁膜1444上の透明導電膜1455と有機絶縁膜1449上の透明導電膜1455とのエッチングシフトの差は、2μm以下であることが望ましいが、これに限定されない。 At this time, the difference in the etching shift of the transparent conductive film 1455 on the transparent conductive film on the inorganic insulating film 1444 1455 and an organic insulating film 1449 is desirably at 2μm or less, but is not limited thereto.
【0056】 [0056]
無機絶縁膜1444、有機絶縁膜1449の成膜方法は、材料によって適切に選択される。 Inorganic insulating film 1444, a film formation method of the organic insulating film 1449 is appropriately selected depending on the material. 具体的な方法としては、凸版印刷、スクリーン印刷、スピンコータなどがある。 As a specific method, relief printing, screen printing, and the like spin coater. また、成膜後、さらに熱処理または紫外線照射を行ってもよい。 Further, after the film formation, it may be further heat treatment or ultraviolet irradiation.
【0057】 [0057]
このように形成された透明導電膜1455と無機絶縁膜1444の密着性ならびに透明導電膜1455と有機絶縁膜1449との密着性は、ピールテストの結果、良好であることがわかった。 Adhesion between the adhesion and the transparent conductive film 1455 and the organic insulating film 1449 thus formed with the transparent conductive film 1455 inorganic insulating film 1444, the results of the peel test, was found to be good.
【0058】 [0058]
上述の説明では、絶縁性基板1420上に無機絶縁膜1444および有機絶縁膜1449を形成する電極基板1700を示した。 In the above description showed an electrode substrate 1700 to form an inorganic insulating film 1444 and the organic insulating film 1449 on the insulating substrate 1420. しかし、本発明はこれに限定されるものではなく、図11に示すように、絶縁性基板1420としてプラスチック基板を使用し、その一部の領域に無機絶縁膜1444を形成し、無機絶縁膜1444とプラスチック基板1420上の一部に透明導電膜1455を形成する電極基板1800も範囲に含む。 However, the present invention is not limited to this, as shown in FIG. 11, by using the plastic substrate as the insulating substrate 1420 to form an inorganic insulating film 1444 in a part of the region, the inorganic insulating film 1444 electrode substrate 1800 to form a transparent conductive film 1455 on a part of a plastic substrate 1420 and also includes the range. このような電極基板1800は、無機絶縁膜1444上にスイッチング素子等を含む集積回路を組み込み、透明導電膜1455は制御を行う電極だけでなく配線としても利用可能である。 Such electrode substrate 1800 incorporates an integrated circuit including a switching element and the like on the inorganic insulating film 1444, a transparent conductive film 1455 can also be utilized as a wiring as well as electrodes for controlling.
【0059】 [0059]
【発明の効果】 【Effect of the invention】
本発明によれば、透明導電膜の成膜に適切な条件で熱処理を行うことにより、有機絶縁膜領域に接するように形成された透明導電膜と無機絶縁膜領域に接するように形成された透明導電膜を同時にエッチング処理でき、工程の短縮が可能となる。 According to the present invention, by performing heat treatment under appropriate conditions after the formation of the transparent conductive film, formed in contact with the formed transparent conductive film and the inorganic insulating film regions in contact with the organic insulating film region can simultaneously etching the transparent conductive film, shortening of process can be realized. これにより、電極基板および液晶表示装置の製造コストを低減することが出来る。 Thus, it is possible to reduce the manufacturing cost of the electrode substrate and a liquid crystal display device.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】液晶表示装置の構成を模式図である。 1 is a schematic diagram of the configuration of a liquid crystal display device.
【図2】電極基板の上面図である。 2 is a top view of the electrode substrate.
【図3】図2の電極基板の表示領域の拡大図である。 3 is an enlarged view of the display area of ​​the electrode substrate of FIG.
【図4】図3のA−A'線に沿った断面図である。 4 is a sectional view taken along the line A-A 'in FIG.
【図5】設計寸法と仕上寸法との差をあらわす図である。 FIG. 5 is a diagram representing the difference between the design dimensions and finish dimension.
【図6】従来の電極基板の作製方法を説明する図である。 6 is a diagram illustrating a method for manufacturing a conventional electrode substrate.
【図7】アニール温度と、有機絶縁膜上の透明導電膜と無機絶縁膜上の透明導電膜のエッチングシフトとの関係を示すグラフである。 [7] and the annealing temperature is a graph showing the relationship between the etching shift of the transparent conductive film on the transparent conductive film and the inorganic insulating film on the organic insulating film.
【図8】本発明による電極基板の作製方法を説明する図である。 8 is a diagram for explaining a manufacturing method of an electrode substrate according to the present invention.
【図9】アニール温度とシート抵抗との関係を示すグラフである。 9 is a graph showing the relationship between the annealing temperature and the sheet resistance.
【図10】本発明の電極基板作製の概略を説明する図である。 10 is a diagram for explaining the outline of the electrode substrate manufactured in the present invention.
【図11】本発明の別の実施形態による電極基板を示す図である。 11 is a diagram showing the electrode substrate according to another embodiment of the present invention.

Claims (3)

  1. 液晶表示装置用の電極基板の作製方法であって、 The method for preparing an electrode substrate for a liquid crystal display device,
    絶縁基板の表示領域に、それぞれが平行に設けられた複数のゲート配線と、それぞれが平行であって前記各ゲート電極と直交するように設けられた複数のソース配線と、前記各ゲート配線および前記各ソース配線の交差部近傍において、前記各交差部を形成する前記各ゲート配線および前記各ソース配線にそれぞれ接続された複数のスイッチング素子とを形成した後に透明な有機絶縁膜を形成するとともに、前記絶縁基板における表示領域と同一面上の周辺領域において前記各ゲート配線上に無機絶縁膜を形成する工程と、 In the display area of ​​the insulating substrate, a plurality of gate lines, each provided in parallel, a plurality of source lines provided so as to be perpendicular to the respective gate electrodes each of which is parallel, each gate wiring and the in the vicinity of an intersection of the source line, to form a transparent organic insulating film after forming a plurality of switching elements said respectively connected to the gate lines and the respective source lines forming each of said intersections, the forming an inorganic insulating film on the gate lines in the peripheral region on the same surface as the display area of ​​the insulating substrate,
    前記表示領域の前記有機絶縁膜および前記周辺領域の前記無機絶縁膜にそれぞれ透明導電膜としてのITO膜が接するように、該表示領域および該周辺領域に該ITO膜を形成する工程と、 Wherein as the organic insulating film and the inorganic insulating film ITO film as each transparent conductive film of the peripheral region of the display area is in contact, a step of forming the ITO film on the display region and the peripheral region,
    前記有機絶縁膜および前記無機絶縁膜にそれぞれ接する前記ITO膜を、その後に実施されるウェットエッチングによって、前記有機絶縁膜および前記無機絶縁膜にそれぞれ接する前記ITO膜の両側におけるエッチングシフトの合計の差が1.5 μm以下であって、前記有機絶縁膜に接する前記ITO膜の両側におけるエッチングシフトの合計が2μm以下になるように、200 ℃以上の温度が所定時間にわたる条件で同時に熱処理する工程と、 Wherein said ITO film in contact with the organic insulating film and the inorganic insulating film, thus the wet etching is performed thereafter, the sum of the organic insulating film and the inorganic insulating film etching shift on both sides of the ITO film in contact with the difference is not more 1.5 [mu] m or less, wherein as the sum of the etching shift on both sides of the ITO film in contact with the organic insulating film is 2μm or less, a step of temperature of 200 ° C. or higher is heat-treated at the same time under the condition over a predetermined time When,
    その後に、前記ITO膜をウェットエッチングして、前記有機絶縁膜上に複数の透明電極をマトリクス状に形成すると同時に、前記無機絶縁膜上に透明電極を形成する工程と、 Thereafter, the steps of the ITO film by wet etching, and at the same time to form a plurality of transparent electrodes on the organic insulating film in a matrix, forming a transparent electrode on the inorganic insulating film,
    を包含することを特徴とする電極基板の作製方法。 Manufacturing method of the electrode substrate, characterized in that it comprises a.
  2. 前記熱処理の温度が220℃以下である、 請求項1に記載の電極基板の作製方法。 The temperature of the heat treatment is 220 ° C. or less, the manufacturing method of the electrode substrate according to claim 1.
  3. 前記所定時間が1時間である、 請求項1に記載の電極基板の作製方法。 Wherein the predetermined time is 1 hour, a manufacturing method of the electrode substrate according to claim 1.
JP2001012527A 2000-03-31 2001-01-19 Manufacturing method of the electrode substrate Expired - Fee Related JP3724710B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000099935 2000-03-31
JP2000099933 2000-03-31
JP2000-99935 2000-03-31
JP2000-99933 2000-03-31
JP2000-99934 2000-03-31
JP2000099934 2000-03-31
JP2001012527A JP3724710B2 (en) 2000-03-31 2001-01-19 Manufacturing method of the electrode substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001012527A JP3724710B2 (en) 2000-03-31 2001-01-19 Manufacturing method of the electrode substrate
TW90106764A TW521227B (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same and display device including the same
US09/814,168 US6568978B2 (en) 2000-03-31 2001-03-22 Electrode substrate, method for producing the same, and display device including the same
KR1020010015455A KR20010095001A (en) 2000-03-31 2001-03-24 Electrode substrate, method for producing the same, and display device including the same

Publications (2)

Publication Number Publication Date
JP2001343901A JP2001343901A (en) 2001-12-14
JP3724710B2 true JP3724710B2 (en) 2005-12-07

Family

ID=27481183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001012527A Expired - Fee Related JP3724710B2 (en) 2000-03-31 2001-01-19 Manufacturing method of the electrode substrate

Country Status (1)

Country Link
JP (1) JP3724710B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880568B2 (en) 2002-10-25 2007-02-14 鹿児島日本電気株式会社 A method of manufacturing a liquid crystal display device

Also Published As

Publication number Publication date
JP2001343901A (en) 2001-12-14

Similar Documents

Publication Publication Date Title
US6987284B2 (en) Active matrix type display device and method of manufacturing the same
US7888677B2 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
KR100375435B1 (en) Method of manufacturing thin film transistor and liquid crystal display using same
US5831283A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US7632723B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4939794B2 (en) A thin film transistor array panel and a manufacturing method thereof
US6969889B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US5825449A (en) Liquid crystal display device and method of manufacturing the same
KR100241828B1 (en) Semiconductor device and manufacturing method thereof
US20040036070A1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100270467B1 (en) Active matrix substrate of lcd and its fabrication method
JP3102392B2 (en) Semiconductor device and manufacturing method thereof
KR100341709B1 (en) Semiconductor device, method of fabricating same, and elect rooptical device
US7061565B2 (en) Array substrate having double-layered metal patterns and method of fabricating the same
KR101307962B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
JP4543385B2 (en) A method of manufacturing a liquid crystal display device
US20050236624A1 (en) Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US5920083A (en) Thin-film transistor display devices having coplanar gate and drain lines
JP5142728B2 (en) The flexible active matrix Display backplane and methods
KR0165990B1 (en) Liquid crystal display device and manufacturing method of the same
US6414730B1 (en) Liquid crystal display device and method for manufacturing the same
US7403240B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101305378B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
KR100412619B1 (en) Method for Manufacturing of Array Panel for Liquid Crystal Display Device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees