JP2001056783A - プログラム単位メモリ属性管理方式 - Google Patents

Abstract

(57)【要約】 【課題】 非特権モードプログラムが特権モードプログ
ラムを介し他のプログラム領域を破壊できる等の欠点を
改善する。 【解決手段】 プログラムのロード、実行、停止、終了
を制御監視するプログラム制御部１２とプログラムにメ
モリページを割付け、その属性（Ｅ、Ｒ、Ｗ、許可）を
生成し属性表としてプログラム毎に属性領域１８に登録
するプログラム領域生成部１１と、実行中のプログラム
の属性表の写しをメモリ制御手段に保持しプログラムの
メモリアクセスをプログラム単位でチェックし許可抑制
するアクセスチェック機構９とを有す。又プログラムが
自分のページをアドレス、属性を指定し呼出先に貸出す
命令手段、貸出をチェック後第２メモリ制御手段に設定
し他プログラムのそのページアクセスを許可する手段を
有す。又ＰＴ、ＴＬＢの延長上にプログラムＩＤ、属性
を保持しプログラム毎のアクセスチェックを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置のメモ
リ属性管理方式に関する。

【０００２】

【従来の技術】従来より、情報処理装置のメモリ属性管
理方式としては、メモリを管理単位であるページに分割
し、プログラムの指定する仮想メモリ空間を管理単位で
ページにアサインするページテーブル（以下ＰＴと省
略）の各ページ毎にそのページの保護レベルとしてシス
テムエリア／読出可ユーザエリア／読出し書込み可ユー
ザエリアのいずれかを設定しておき、プログラムの実行
レベル値（メモリアクセス権レベル値）を特権モード
（レベル０〜２）と非特権モード（レベル３）としメモ
リアクセスの都度アクセス対象ページの上記保護レベル
を得、実行レベルが特権モードであれば無条件にアクセ
ス可とし、非特権モードではアクセスの種類（読み出
し、書き込み）に応じユーザエリアのみアクセス可とす
る方式が広く用いられている。即ち、非特権モードのあ
るプログラムが特権モード範囲プログラムにアサインさ
れたページや他の非特権モードプログラムにアサインさ
れたページについてアクセスすることを禁止し、メモリ
の保護が行われている。

【０００３】

【発明が解決しようとする課題】しかし、この従来技術
は以下の問題点がある。特権モードでは、他のプログラ
ムが使用しているメモリ領域を使用することが可能であ
る。非特権モードのプログラムが特権モードのプログラ
ムを呼び出した場合、特権モードのプログラムは他のプ
ログラムのメモリ領域にアクセスすることが可能である
ため、他のプログラム領域を破壊することが可能とな
る。

【０００４】図１３を参照しこの一例を示す。メモリに
は上位番地よりスーパーバイザ、Ｉ／Ｏ処理等のシステ
ムプログラム、ユーザレベルのプログラムＡ、Ａのワー
クエリア、Ａの読み込みバッファ、ユーザレベルのプロ
グラムＢ、Ｂのデータエリアが配置されている。スーパ
ーバイザ、システムプログラム、ユーザレベルのプログ
ラムのそれぞれの実行リングレベル（ＲＬ）は０、１、
３である。従ってプログラムＡはスーパーバイザ、シス
テムプログラムにアサインされたページにはアクセス出
来ない（少なくとも書き込み不可）。プログラムＡはＩ
／Ｏ処理に依頼する際のパラメータ（ファイル名、ブロ
ックアドレス、ブロック数、読込みバッファのアドレス
ＢＵＦ）をＡのワークエリアの末尾部分に設定しＩ／Ｏ
処理にこのパラメータ値を直接若しくはこの末尾部分ア
ドレスを渡し入力ファイルの所定ブロックの読込みを依
頼する。読み込まれたデータをワークエリア前半に格納
されている条件に従い検索し、その結果をワークエリア
後半に作成し、前記パラメータとともにワークファイル
４１にセーブし、ワークエリアを用い他の処理（例えば
他の入力ファイルのデータの検索）をする。この処理が
終了し、前記セーブした結果とパラメータをリストアす
るがここでファイルリ−ドエラーが最後の方で発生しエ
ラー処理に入る。しかしエラー処理に問題があり処理続
行可と判断し入力ファイルから次のブロックを読み込む
為に完全にリストア出来てないパラメータ情報を渡しＩ
／Ｏ処理に依頼する。ここでパラメータの内前記ＢＵＦ
の一部が誤ったものであればＩ／Ｏ処理はこれを受付け
処理し誤ったＢＵＦが指しているＢのデータエリアに書
込みこれを破壊することが起こりうる。（プログラムＡ
は読み込みバッファのセグメント記述子をディスクリプ
タ表から汎用レジスタにロードしこのＢＵＦに控え、Ｉ
／Ｏ処理を呼び出す前にＢＵＦをデータセグメントレジ
スタにロードするものとする。或いはＡのワークエリ
ア、読み込みバッファ、Ｂのデータエリアの全てが本来
Ｂのデータセグメントで、Ｂが検索処理をＡに依頼した
際、検索条件と結果用のエリアをローカルにサイズ指定
しＡに渡し、Ｂはサイズ以降のエリアに次の検索条件を
作成しているとする）このような従来の記憶保護方式の
欠点を回避する方式としては、例えば特開昭６０−７３
７６２に開示されている様な方式が考えられる。引用の
方式は、実行プログラムにその種類に応じＡ〜Ｄの実行
レベルを与え、メモリのブロック単位にＡ〜Ｄの各レベ
ル毎にアクセスを許可／禁止するフラグを記憶保護レジ
スタに設定し、実行プログラムによるメモリアクセスの
都度アクセスアドレスによりブロック番号を算出しブロ
ック番号と実行レベル値で記憶保護レジスタを索引しフ
ラグ値を得、そのフラグ値に応じメモリアクセス動作を
許可／抑止する方式である。制御記憶の例で１６ブロッ
クの上位１ブロックはＡ〜Ｄの全レベルが書き込み可で
他のブロックはＡ〜Ｃレベルが排他的に書き込み可に設
定された例が示されている。

【０００５】従って、上記従来記憶保護方式より多少改
善されているものの実行されるプログラムを実行レベル
でグループ化しメモリのブッロックのメモリ属性をレベ
ルに対し設定しているので同一実行レベルのプログラム
間ではそれぞれにアサインされたブロックに対する保護
は出来てない。又、上位１ブロックは各レベルのプログ
ラムの交信エリアと解釈するが、交信エリアが固定され
ているので、これを情報処理装置の通常プログラムがア
クセスするメモリの記憶保護方式とした場合プログラム
に対する自由度が低下することになる。

【０００６】本発明は、以上の問題点を解決する為に上
記実行レベル方式でなくプログラムによるメモリアクセ
スの都度アクセスする対象の管理単位（例えばページ）
がそのプログラムに与えられた管理単位であるかチェッ
クし、他プログラムを呼び出しデータ等を受け取る際に
は自プログラムに与えられた管理単位を呼び出し先に一
時貸し出すという思想に基づくプログラム単位のメモリ
属性管理方式を提供するものである。

【０００７】

【課題を解決するための手段】本発明の第１のメモリ属
性管理方式は、主記憶上のメモリについて所定の管理単
位でメモリ属性を保持し、プログラムのメモリアクセス
可否をチェック後許可抑止するアクセスチェック機構を
備えた処理装置のメモリ属性管理方式において、プログ
ラムのメモリへのロード、実行、停止、終了を制御監視
するプログラム制御部と、プログラムロード時、対象プ
ログラムファイルの付属情報に基づきプログラムに必要
なメモリ領域を管理単位で割付け、そのメモリ属性を生
成し属性表として登録するプログラム領域生成部と、ロ
ードされているプログラムについてプログラム毎の属性
表を保持するメモリ属性領域と、実行中のプログラムの
前記属性表の写しをメモリ制御手段に保持しプログラム
のメモリアクセス可否をプログラム単位でチェックし許
可抑制する手段を含むアクセスチェック機構とを有して
構成される。

【０００８】本発明の第２のメモリ属性管理方式は、上
記処理装置のメモリ属性管理方式において、プログラム
のメモリへのロード、実行、停止、終了を制御監視する
プログラム制御部と、プログラムロード時、対象プログ
ラムファイルの付属情報に基づきプログラムに必要なメ
モリ領域を管理単位で割付け、そのメモリ属性を生成し
属性表として登録するプログラム領域生成部と、ロード
されているプログラムについてプログラム毎の属性表を
保持するメモリ属性領域と、実行中のプログラムの前記
属性表の写しとテンポラリのメモリ属性をそれぞれ第
１、２のメモリ制御手段に保持しプログラムのメモリア
クセスの種類をチェックし許可抑制するアクセスチェッ
ク機構とプログラムが割当てられたメモリをアドレス、
付与属性を指定し呼出し先のプログラムに貸出す命令手
段とを含んで構成され、前記プログラム制御部はプログ
ラムの実行開始に際しそのプログラムの属性表を第１の
メモリ制御レジスタに設定し、アクセスチェック機構は
プログラム単位でチェックをするとともに、前記貸出し
命令を受けると指定するアドレスの属性を第１のメモリ
制御手段より得、付与属性が該属性の範囲以下であれば
これを第２のメモリ制御手段に設定し次のプログラムの
メモリアクセスチェックを第１と第２のメモリ制御手段
の属性を加えて行うことを特徴とする。

【０００９】本発明の第３のメモリ属性管理方式は、前
記属性表はアクセス属性の種類毎で、メモリ管理単位に
対応し許可ないし禁止を示すビットマップを含むことを
特徴とする。

【００１０】本発明の第４のメモリ属性管理方式は、実
行中のプログラムによる追加メモリ領域要求及びその解
放通知に呼応し、前記メモリ制御手段の該メモリ管理単
位番号に対応の属性値を更新する手段と更新したことを
表示する手段を有し、又実行中のプログラムの切り替え
に際し前記更新表示がされていればメモリ制御手段の属
性値を実行中のプログラムの属性領域にセーブする手段
を有して構成される。

【００１１】本発明の第５のメモリ属性管理方式は、論
理アドレスを主記憶上のメモリアドレスに変換するアド
レス変換表、メモリ管理単位でメモリ属性を保持する属
性表、実行状態のプログラムに関しアドレス変換表の写
しを持ちメモリ管理単位で前記アドレス変換する機構、
プログラムのメモリ管理単位へのアクセスをチェックす
る機構を備えた処理装置の記憶保護方式において、プロ
グラムのロード、実行、停止、終了に関する動作を制御
し、ロードするプログラム名に一意にプログラム識別を
付与し、必要なメモリの確保を指示するプログラム制御
部と、前記指示を受けプログラムファイルの付属情報に
基づきプログラムが使用する論理アドレス情報に対し管
理単位毎にメモリ属性を生成しメモリ管理単位番号を割
付け、メモリ管理単位番号をアドレス変換表のエントリ
に登録し、生成したメモリ属性を属性表の前記エントリ
にプログラム識別とともに登録するプログラム領域生成
部と、前記各プログラムの管理単位毎の論理アドレスを
保持する属性領域と、前記アドレス変換機構と、実行状
態の複数プログラムに関し属性表のプログラム識別、メ
モリ属性の写しをメモリ制御手段の対応エントリに保持
するとともに実行中のプログラムのメモリ制御手段のエ
ントリを指定するカレント指定手段を有すアクセスチェ
ック機構とを含んで構成され、アクセスチェック機構は
命令読出しでそのアドレスに対応するメモリ制御手段の
エントリのメモリ属性が実行可であれば、そのエントリ
のプログラム識別をカレント指定手段に設定し、以降の
データアクセスのチェックでアクセスアドレスに対応す
るエントリのプログラム識別がカレント識別と一致する
ことを含めてアクセスチェックすることを特徴とする。

【００１２】本発明の第６のメモリ属性管理方式は、上
記処理装置のメモリ属性管理方式において、プログラム
のロード、実行、停止、終了を制御し、ロードするプロ
グラム名に一意にプログラム識別を付与し、必要なメモ
リの確保を指示するプログラム制御部と、前記指示を受
けプログラムファイルの付属情報に基づきプログラムが
使用する論理アドレス情報に対し管理単位毎にメモリ属
性を生成しメモリ管理単位番号を割付け、メモリ管理単
位番号をアドレス変換表のエントリに登録し、生成した
メモリ属性を属性表の前記エントリにプログラム識別と
ともに登録するプログラム領域生成部と、前記各プログ
ラムの管理単位毎の論理アドレスを保持する属性領域
と、前記アドレス変換機構と、実行状態の複数プログラ
ムに関し属性表のプログラム識別、メモリ属性の写しを
第１のメモリ制御手段の対応エントリに、テンポラリの
メモリ属性を第２のメモリ制御手段の前記対応エントリ
に保持するとともに実行中のプログラムのメモリ制御手
段のエントリを指定するカレント指定手段を有すアクセ
スチェック機構と、プログラムが割当てられたメモリに
関し論理アドレス、付与属性を指定し他プログラムに貸
出す命令手段とを含んで構成され、アクセスチェック機
構は命令読出しアドレスに対し実行可属性をもつ第１の
メモリ制御手段のエントリのプログラム識別をカレント
指定手段に設定し、以降のデータアクセスアドレスに対
応するエントリのプログラム識別がカレント識別と一致
することを含めてアクセスチェックをし、貸出設定では
付与属性がアドレスに対応する第１のメモリ制御手段の
エントリの属性の範囲以下であればこれを第２のメモリ
制御手段に設定することを特徴とする。

【００１３】本発明の第７のメモリ属性管理方式は、前
記プログラム領域生成部が前記プログラムのロード時に
生成する属性に貸出し時属性を含めて属性表を生成し登
録する手段を有し、その写しがメモリ制御手段に設定さ
れ、前記貸出し可のメモリ管理単位の前記貸出し時属性
を有効化する命令手段を有して構成され、前記アクセス
制御機構はメモリ制御手段の前記有効化命令を含むプロ
グラムに対応した貸し出し時属性を有効化する手段を有
すことを特徴とする。

【００１４】本発明の第８のメモリ属性管理方式は、前
記プログラム制御部は第１のプログラムが使用した領域
を移管し第２のプログラムが連携起動されることを検出
する手段、第１のプログラム終了時に、該プログラムに
付与していたプログラム識別を第２のプログラム名に対
応付ける手段、前記プログラム領域生成部に引継を通知
する手段を有し、前記プログラム領域生成部は該通知に
より第１のプログラムの属性領域を第２のプログラム用
にする手段を有して構成される。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明のメモ
リ属性管理方式が適用される情報処理装置の一例を示す
ブロック図である。情報処理装置はプロセッサ１とメモ
リ２とファイルデバイス４と操作者用の表示装置５−
１、キーボード５−２とこれらを相互接続するシステム
制御ユニット３を有す。プロセッサ１は命令演算処理部
７とキャッシュ６とアドレス変換機構８とアクセスチェ
ック機構９を有す。命令演算処理部７は実行する命令を
先行して読出し、順次デコードし必要なメモリオペラン
ドデータを読出す命令処理とオペランド間演算を行い結
果を必要に応じメモリ２に格納する演算実行処理を行
う。キャッシュ６はメモリ２のブロックの内最近実行さ
れた命令に関わるブロックを一時記憶する命令、オペラ
ンドのキャッシュである。アドレス変換機構８はメモリ
２にあるページ表の写しを持ち、命令演算処理部７のメ
モリ２乃至キャッシュ６へのアクセスに際しアクセスア
ドレスが論理アドレスの場合これをメモリ２上の実アド
レス（以下メモリアドレスと省略）に変換する。変換は
メモリ管理単位（以下ページとする）に行う。尚、本発
明の第１の実施形態ではアドレス変換機構８は必要とし
ない。

【００１６】アクセスチェック機構９はメモリ２上の属
性表の写しを持ち、命令演算処理部７がメモリ２乃至キ
ャッシュ６へのアクセス時アクセス種類を指定するアク
セスコード（Ｅ：命令とし実行、Ｒ：読出、Ｗ：書込、
Ｃ：キャッシュバイパス）とアクセスページの属性をつ
き合わせチェックし、チェック結果に応じメモリ乃至キ
ャッシュアクセスを許可／抑止する。メモリ２はシステ
ムプログラムの内コアとなるプログラム用のシステムコ
アエリア２−１、通常のシステムプログラム用のシステ
ムエリア２−２、ユーザレベルプログラム用のユーザエ
リア２−３に区分して定義され使用される。

【００１７】本発明のメモリ属性管理方式はシステムコ
アエリア２−１上に置くプログラム領域生成部１１、プ
ログラム制御部１２、プログラム毎の属性領域１８−１
・・１８−４、このディレクトリ１６とアクセスチェッ
ク機構９を含む。更に第１の実施形態ではプログラム制
御部１２の配下の領域として割込ベクタ表１３−１、１
３−３、プログラムセレクタ表１３−２、１３−４を含
む。又第２の実施形態ではアドレス変換表（ＰＴ）の各
エントリの延長上に置くプログラム識別、属性情報を含
む。又メモリ２の容量は例えば３２メガバイトで、メモ
リ管理単位をページとすれば例えば４キロバイトとな
る。

【００１８】次に、本発明の第１の実施の形態について
図面を参照して説明する。図２は本発明の構成要素とし
てプログラム領域生成部１１、プログラム制御部１２、
プログラム毎の属性領域１８ー１・・１８−４、このデ
ィレクトリ１６と実行されるプログラムとしてシステム
プログラム１・・システムプログラムＪとユーザレベル
のプログラム（Ｊ＋１）・・ユーザレベルプログラムＮ
とプログラムの割込み時切替え機構としての割込ベクタ
表１３−１、１３−３、通常の呼び出し時切り替え機構
としてのプログラムセレクタ表１３−２、１３−４を示
したものである。これらはメモリ２に配置されている。

【００１９】プログラム制御部１２は、操作者からの指
示により当該プログラムファイル４３をロードし当該プ
ログラム名にプログラム識別を付与し、プログラム領域
生成部１１に実行に必要なメモリの確保、属性表生成を
指示し、属性表アドレスを得てアクセスチェック機構９
に属性表のロードを指示し、その他実行に必要な設定を
し当該プログラムを実行開始する。又当該プログラムに
よる他プログラム呼び出しを一時フックし他プログラム
の属性表アドレスを得てアクセスチェック機構９に第１
メモリ制御レジスタ（第１ＭＣＲ）６１の切替えを指示
後他プログラムに移行し、リターン時に第１ＭＣＲ６１
を戻す切替えを指示し当該プログラムにリターンする。
マルチプログラミング環境ではプロセスタイマー割り込
みを利用し（プログラム起動時プロセスタイマーを設定
し割り込みベクタ表１３−１の対応するエントリに自セ
グメントのセグメント記述子位置と所定オフセットを設
定しておき）当該プログラムの処理の区切りで割込み、
次のプログラムの属性表ロードを同様に指示する。又当
該プログラムが終了時ソフトウェア割込みにより通知さ
れる。プログラム制御部１２は実行中のプログラムの追
加メモリアロケート要求の際プログラム領域生成部１１
に指示し、追加ページ番号を得てアクセスチェック機構
９に更新を指示する。

【００２０】プログラム識別（ＰＩＤ）表１２−２はプ
ログラムをメモリ２にロードする際に付与するプログラ
ム識別（番号）とプログラム名の対応表でプログラムＡ
に番号Ｎを付与した場合、エントリＮにプログラムＡの
名称を登録する。プログラムステータス表１２−３はメ
モリ２にロードされているプログラムについてプログラ
ム識別毎に、停止、待機、実行中のいずれの状態にある
かを示す。

【００２１】割込みベクタ表Ｂ（ＩＤＴＢ）１３−１は
外部割込みとファンクションコールを含めたソフトウェ
ア割込に関するコール先の命令セグメント記述子セレク
タ、オフセット情報をプログラム制御部１２の命令セグ
メント記述子セレクタとセグメント内オフセットに書き
換えたものである。プログラムセレクタ表Ｂ（ＰＳＥＬ
Ｂ）１３−２はユーザプログラム間の呼出しに関しても
その様に設定したセレクタ表である。割り込みベクタ表
（ＩＤＴ）１３−３は上記書き換え前のコール先情報
で、プログラムセレクタ表（ＰＳＥＬ）１３−４はユー
ザプログラム間の呼出し先のセレクタ表である。割り込
みベクタ表は割り込み要因別のエントリを有すが、プロ
グラムセレクタ表は呼び出し先プログラムごとのエント
リで、プログラム識別順にソートされている（エントリ
ＮはプログラムＮを指している）。

【００２２】プログラム領域生成部１１は、ロードされ
るプログラムのプログラムファイル４３より、命令、デ
ータ、スタック別にセグメントを列挙し属性に関する指
定でグループ化し、各グループにそのサイズに応じてペ
ージ識別（仮の通番）と属性（実行可、読出し可、書込
み可、キャッシュバイパス）を付与し、これにメモリ使
用表１１−２を参照しページ番号（ページフレームアド
レス）を割付け、属性表を作成しそのアドレスをプログ
ラム制御部１２に返すとともに属性エリアディレクトリ
（ＡＴＤＲ）１６に登録する。

【００２３】プログラム管理エリア１４にはセグメント
記述子表（ＤＴ）１７も格納される。この管理エリアに
は属性エリア１８−１、・・１８−４もあり、プログラ
ム単位で属性ごとのビットマップを含む属性表が格納さ
れる。属性表は、メモリ２の全ページを所定数でブロッ
ク化しそのページブロック番号とブロックの各ページの
属性ごとのビットマップとする。例えば図５に示す様に
８１９２ページを３２ページ単位のブロックとし、ペー
ジブロック番号とその３２ページのビットマップ形式で
格納する。ビットマップデータ内の一つのビットは、メ
モリ２のページ（メモリ管理単位）に一対一に対応して
いる。ビットマップデータ内のビットは、図５の通り
「０」が禁止、「１」が許可の意味を持つ。属性エリア
ディレクトリ（ＡＴＤＲ）１６にはプログラム単位にプ
ログラム識別、属性エリアアドレスが格納される。

【００２４】メモリ使用表１１−２はシステムコアエリ
ア、システムエリア、ユーザエリアの区分毎にページブ
ロック単位で各ページが使用中（割付済み）／否を表示
管理している。又ブロック内ページが全て未使用、未使
用ページ有り、無しを表示するフラグも備えている。又
システムエリアのメモリ使用表に付随してプログラムが
共通に読出し専用で使用するリソース情報、辞書等は読
出し専用の旨と、情報識別名ごとのページ番号を対記し
たリストを備えている。ＡＴＤＲポインタ１１−４は属
性エリアディレクトリ（ＡＴＤＲ）１６の先頭アドレス
を保持している。

【００２５】次に図３を参照しアクセスチェック機構９
の概要を説明する。図中５１はアクセスコードレジスタ
（ＡＣＣＲ）で、命令演算処理部７からのコマンドとア
クセスコードがセットされる。コマンドはメモリアクセ
ス（ＭＡ）、属性表ロード（ＬＤ）、第１ＭＣＲ６１の
ページ単位更新（ＰＬＤ）、貸出設定（ＲＥＮ）が定義
されている。アクセスコードはメモリアクセスと属性表
ロードコマンドではメモリアクセスの種類がＥ：実行、
Ｒ：読出、Ｗ：書込、Ｃ：キャッシュバイパスの４ビッ
トがそれぞれ指定される。ページ単位更新、貸出設定で
は上記４ビットを用い新規の付与属性が指定される。メ
モリアドレスレジスタ（ＭＡＲ）５２にはアクセスアド
レス或いは属性エリアアドレスがセットされる。属性エ
リアアドレスレジスタ（ＡＴＡＲ）５３は属性エリアか
ら属性表をロードした後このアドレスをセーブしておく
レジスタである。カレントページブロックレジスタ（Ｃ
ＰＢＲ）５７は実行中のプログラムの属性表のページブ
ロック番号を保持する。第１メモリ制御レジスタ（第１
ＭＣＲ）６１は実行中のプログラムの属性表ビットマッ
プ（４バイト）を各属性で２バイトＸ２ワードに折り畳
んで保持している。ブロック７４は第３のＰＢＲとＭＣ
Ｒを含みプログラム制御部１２自身の属性表のページブ
ロック番号、属性ビットマップを固定的に保持する。こ
れらはＲＡＭないしレジスタファイルで構成される。Ｂ
ＳＥＬ６６は１６ビットから１ビットを選択するビット
セレクタで、ＳＥＬ６７は１ビット出力と１６ビットの
スルー出力と１６ビットオール１を切換える３ウェイセ
レクタである。カウンタ（ＣＮＴ）６５は上記ビット選
択モードではその選択した１ビット出力を書込むビット
位置（０〜４）をインクリメントして指定し、オール１
選択モードではＭＡＲ５２のビット１１〜１４がセット
されるデコード出力の４ビットカウンタである。５９、
６０はＭＡＲ５２内のアクセスアドレス上位とＣＰＢＲ
５７、ＴＰＢＲ５８のページブロック番号の一致検出回
路で出力はそれぞれ第１ＭＣＲ６１、第２ＭＣＲ６２の
読出し出力のＥｎａｂｌｅ信号となる。

【００２６】読出レジスタ（ＲＤＲ）６８は第１ＭＣＲ
６１、第２ＭＣＲ６２より読出され上記ビット選択され
たアクセスするページの各属性値（Ｅ、Ｒ、Ｗ、Ｃ、Ｏ
Ｗ）を保持するレジスタである。又第１ＭＣＲ６１より
読出された各属性値の１６ビット幅ビットマップデータ
がセットされる。６９はＷビットにＯＷ（他のプログラ
ムによる書込み可）ビットを論理和し、ＲビットにＯＲ
（他のプログラムによる読出可）ビットを論理和し他の
ビットはスルーとする回路である。アクセスチェック回
路７０はＡＣＣＲ５１のアクセスの種類（Ｅ、Ｒ、Ｗ、
Ｃ）のオンビットに対応する回路６９の属性値（Ｅ、
Ｒ、Ｗ、Ｃ）のビットがオンであればアクセス可と判定
しそうでなければアクセス抑止信号を発生する回路であ
る。貸出チェック回路７１は貸出設定で、ＡＣＣＲ５１
内の貸し出し時付与属性Ｒ、Ｗが対象ページの本来属性
Ｒ、Ｗ以下（同値又は付与属性Ｒオンに対し本来属性の
Ｗがオン）で貸出可と判定しそうでなければ貸出抑止信
号を発生する回路である。

【００２７】アクセスチェック制御回路７２は命令演算
処理部７のアクセス要求を受けアクセスコード、メモリ
アドレスをＡＣＣＲ５１、ＭＡＲ５２にセットしコマン
ドに従って上記レジスタの設定、読み出しを制御する。
コマンドが（ＬＤ）であればＭＡＲ５２の属性エリアア
ドレスとＡＣＣＲのアクセスコード（Ｒのみオン）でキ
ャッシュ６より属性エリア対応のキャッシュブロックか
ら属性表を読み出す。ＭＡＲ５２の属性エリアアドレス
下位部分をインクリメンタ５４で更新しページブロック
番号、Ｅ属性ビットマップ０〜１バイト、２〜３バイ
ト、Ｒ属性ビットマップバイト０〜１バイト、・・と順
次読出しＣＰＢＲ５７、第１ＭＣＲ６１の各エントリに
書き込む。ＭＡＲ５２下位部分の属性エリアアドレスは
ＡＴＡＲ５３にセーブしておく。

【００２８】コマンドが（ＰＬＤ）であればＭＡＲ５２
のページブロック番号とブロック内ページ番号の上位２
ビットで第１ＭＣＲ６１より属性Ｘビットの１６ビット
幅ビットマップを読出しＲＤＲ６８にセットしておき、
次にＣＮＴ６５にブロック内ページ番号の下位４ビット
をセットしＳＥＬ６７でオール１パターンを選択してお
き目的のページ対応のＲＤＲ６８のビット位置を１にセ
ットする。ＯＲセットされたＸビットの１６ビット幅ビ
ットマップを第１ＭＣＲ６１に書き込む。ＡＣＣ５１の
付与属性がオンセットされているＸビットについて上記
ビットマップ更新を繰り返す。最後にＡＴＡＲ５３のＭ
（モディファイ）ビットをオンにする。

【００２９】コマンドが（ＭＡ）であればＭＡＲ５２の
ページブロック番号とＣＰＢＲ５７のページブロック番
号が一致するＭＣＲよりアクセスページの属性値をＥ、
Ｒ、Ｗ、Ｃ、ＯＷの順にビット選択機能を使いＲＤＲ６
８の上位５ビットに抽出しＯＲ回路６９を通しアクセス
チェック回路７０でメモリアクセス可否を判定する。

【００３０】コマンドが（ＲＥＮ）であればＭＡＲ５２
のページブロック番号とＣＰＢＲ５７のページブロック
番号の一致するＭＣＲより貸出ページの属性値Ｗについ
てビット選択機能を使いＲＤＲ６８のビット１、２に抽
出し貸出チェック７１で貸出可否を判定する。貸し出し
可であれば第１ＭＣＲ６１よりスルーモードで属性Ｒ、
ＷのビットマップをＲＤＲ６８に読出しＬＤＲ５５経由
で第２ＭＣＲ６２のＯＲ、ＯＷの対応ワード位置に書き
込む。そしてテンポラリページブロック番号レジスタ
（ＴＰＢＲ）５８にＣＰＢＲ５７のページブロック番号
をコピーする。これらの実行結果、チェック結果を命令
演算処理部７に返す。

【００３１】次にプログラムＮ２８をプログラムファイ
ル４３からメモリ２にロードし初期メモリ設定後、実行
開始しプログラムＮがページを貸出しＩＯＳ２５を呼び
出しリターン後ページ貸出しをリセットし実行終了する
例について、図７、８のフローチャートに基づき、図２
〜６を参照しプログラム制御部１２、プログラム領域生
成部１１、アクセスチェック機構９の動作を説明する。

【００３２】プログラム制御部１２は操作者の指示を受
けファイルデバイス４上のプログラムファイル４３を読
込バッファ２４に読み込み、バッファアドレス、サイズ
を伴いプログラム領域生成部１１に初期メモリ設定指示
をする（図７のＳ１）。バッファには図４に示す実行形
式のプログラムファイル４３のヘッダー４４と実行モジ
ュール４５が読込まれている。ヘッダー４４にはヘッダ
ー、実行モジュールのサイズ４６、セグメントの定義４
７、セグメントリロケーション情報４８が含まれてい
る。セグメント定義４７はコード、データ、スタック別
にセグメント名とそのサイズが記載され、リロケーショ
ン情報４８には各セグメントにアクセスするために使用
する命令演算処理部７のセグメントレジスタと各セグメ
ントの記述子を該レジスタにロードする命令の位置が記
載されている。

【００３３】プログラム領域生成部１１はヘッダー４４
を参照し、属性エリアを確保する。次にコード、デー
タ、スタック毎にセグメントを自ワークエリアに列挙し
データは指定（Ｗ、Ｃ、共用のＲ専用）でグループ化す
る。コードは実行可、読出可、としデータでＷｒｉｔｅ
指定のないものは読出可とし、Ｗｒｉｔｅ指定されてい
れば読出可、書込可とし、スタックは読出可、書込可と
する。これらは共用の読出専用を除きプログラムＮにの
み与えられたアクセス権である。次にコード、データの
各グループ、スタックの各グループ単位にサイズの小計
を算出しサイズを考慮しページＩＤ（通番）を付与し
ページＩＤに属性（Ｅ、Ｒ、Ｗ、Ｃ）を付与し図６のペ
ージＩＤとメモリ属性が作成される。図６では命令セグ
メントをＰ１とし実行可、読出可を付与し、ＤＴ１セグ
メントをＰ２、Ｐ３とし読出可、書込可を付与しＤＴ２
セグメントをＰ４とし読出可、書込可を付与しＳＴＳＴ
ＫセグメントをＰ５とし読出可、書込可を付与する（図
７のＳ２−１）。

【００３４】次サブステップではページ使用表を参照し
各ページＩＤにページ番号を付与する。共通の読み出し
専用セグメントのページＩＤにはシステムプログラムの
ページ使用表に付随する情報を検索し登録されてあれば
そのページ番号を付与し、これ以外は未使用ページを採
番しページ番号を付与する。図６のページＩＤとメモリ
属性とページ番号が自ワークエリアに作成される（図７
のＳ２−２）。

【００３５】次に各セグメントのベースアドレス、サイ
ズを計算しセグメント記述子をセグメント記述子表（Ｄ
Ｔ）１７に書込み実行モジュールのセグメント記述子ロ
ード命令のセレクタ値を上記書き込み位置に合わせてお
く（図７のＳ２−３）。尚、命令セグメント記述子はＤ
Ｔ１７のエントリＮに書き込む。次サブステップでは属
性エリア１８−４にプログラムＮ属性表を作成する。即
ち、ページ番号ごとの各属性を図５に示すページブロッ
ク＃、属性毎のブロック内ビットマップを作成し属性エ
リアに格納する（図７のＳ２−４）。属性表ディレクト
リ（ＡＴＤＲ）１６のエントリＮにプログラムＮ属性エ
リアアドレスを登録しておく（図７のＳ２−５）。最後
に属性エリア、命令セグメント記述子アドレスと共にメ
モリ設定終了をプログラム制御部１２に通知する（図７
のＳ２−６）。

【００３６】プログラム制御部１２は読込バッファ内２
４の実行モジュール（コード部）をプログラムＮの命令
セグメントに移送し、 プログラムＮ属性エリアアドレ
スをオペランドとする属性表ロード命令を発行する。ア
クセスチェック機構９はこの属性表を読み出し、ＣＰＢ
Ｒ、第１メモリ制御レジスタ（ＭＣＲ）６１にセット
し、属性エリアアドレスをＡＴＡＲ５３にセーブする。
プログラム制御部１２は実行結果を命令演算処理部７の
フラグレジスタで確認しプログラムＮを実行する（呼び
出す）（図７のＳ３）。

【００３７】命令演算処理部７によりプログラムＮの命
令読出が行われるがこのアクセスは第１メモリ制御レジ
スタ６１が許可する。プログラムＮはソート処理１を実
行する。この処理においてＤＴ１セグメント対応ページ
へのアクセスを、第１メモリ制御レジスタ６１が許可す
る。次にＤＴ２（ソート対象データ読込エリアページ）
の貸出準備をする。即ちアドレスをＤＴ２ページ番号と
し貸出時属性としＷビットをオンとする）貸出設定命令
を発行する（図８のＳ４）。

【００３８】アクセスチェック機構９は第１メモリ制御
レジスタ６１からＤＴ２ページの属性を読出し、その結
果Ｗビットオンで貸出可と判定し、第２メモリ制御レジ
スタ６２のＤＴ２ページのＯＷビットをオンにしＴＰＢ
Ｒ５８にＣＰＢＲのページブロック＃をセットする（図
８のＳ５）。

【００３９】プログラムＮはＩＯＳ呼び出しを実行する
（図８のＳ６）。プログラム制御部１２はこの呼び出し
を前記フックし、本来の呼出し先の記述子表エントリ番
号（＝１）で、ＡＴＤＲ１６のエントリ１にアクセスし
ＩＯＳ２５の属性エリアアドレスを取得しＩＯＳ２５の
属性表ロード命令を発行する（図８のＳ７）。アクセス
チェック機構９はＡＴＡＲ５３のモディファイビットが
オフであることを確認し、第１メモリ制御レジスタ６１
内属性情報の属性エリア１８−４へのセーブを省略し、
ＩＯＳ２５の属性表をＣＰＢＲ５７、第１メモリ制御レ
ジスタ６１にセット後、ＡＴＡＲ５３にＩＯＳ属性エリ
アアドレスをセーブしておく（図８のＳ８）。プログラ
ム制御部１２はＩＤＴ１３−３を使用しＩＯＳ２５の呼
び出しを実行する（図８のＳ９）。

【００４０】ＩＯＳ２５はデータをＤＴ２に読み込み
（第２メモリ制御レジスタ６２のＯＷビットがアクセス
許可）、ＩＲＥＴを実行（図８のＳ１０）し、プログラ
ム制御部１２はスタックしておいた戻り情報（戻りの命
令セグメントセレクタ値）よりプログラムＮ属性エリア
アドレス取得し属性表ロード命令発行後ＩＲＥＴを実行
する（図８のＳ１１）。

【００４１】プログラムＮ２８は返値を確認し、ＤＴ２
ページ貸し出し設定をリセットする命令を発行後、ソー
ト処理２を実行しプログラムの実行終了をプログラム制
御部１２に通知（終了割り込み）する（図８のＳ１
２）。

【００４２】次に本実施形態の他の実施例として実行中
のプログラムＮが複数ページの貸し出し設定を同時処理
する例を示す。プログラムＮはコマンドとして第１ＭＣ
Ｒ６１の属性値読出を指定し、アドレスとしてページブ
ロック番号を指定する。アクセスチェック機構９は上記
指定されたＭＣＲの属性表（各属性ビットマップ）をス
ルーモードでＲＤＲ６８に読出し、ＬＤＲ５５経由で命
令演算処理部７に返す。プログラムＮは例えばＷ属性ビ
ットマップを入力とし、ＯＷ属性ビットマップを作成す
る。次にこれをストアデータとし、アドレスを上記ペー
ジブロック番号とし、アクセスコードのＷビットをオン
とし貸し出し設定コマンド（ＲＥＮ２）を発行する。ア
クセスチェック機構９は上記ページブロック番号とＣＰ
ＢＲ５７の一致を確認し、第１ＭＣＲ６１よりＷ属性ビ
ットマップをスルーモードでＲＤＲ６８に読出し、ＳＤ
Ｒ５６内の上記ストアデータとの論理積を回路７３で求
める。この結果がストアデータに等しければ貸し出し可
と判定し、ストアデータをＬＤＲ５５に転送し第２ＭＣ
Ｒ６２のＯＷ対応ワードに書き込み、ＴＰＢＲ５８にＣ
ＰＢＲ５７をコピーし、貸出し設定を行う。この様にビ
ットマップデータをワード単位で扱うことで複数ページ
に対する属性の処理が高速化できる。

【００４３】次に、本発明の第２の実施の形態について
説明する。本実施形態は論理アドレス上のページを実メ
モリアドレス上のページに変換するページテーブル（Ｐ
Ｔ）、実行状態の複数プログラムに関しＰＴの写しを持
ちページ単位でアドレス変換する機構を備えた処理装置
を対象としてプログラム単位の記憶保護を行う方式を示
すものである。各プログラムの属性エリアにはそのプロ
グラムが使用する論理アドレス上のページ（ページサイ
ズを４Ｋバイトとすると論理アドレスの下位１２ビット
を除いた上位アドレス）を保持し、属性表はＰＴの各エ
ントリに対応しそのメモリページの所有者（プログラム
識別）と属性、共用ページフラグ（多数のプログラムが
読出し専用で共用）を持つ。又アクセスチェック機構１
０は実行状態の複数プログラムが使用するページについ
て属性表の写しを有す。従ってプログラム単位のアクセ
スチェックをする為には、実行しているプログラムの属
性を指定する必要がありカレント指定手段を持つ。該手
段としては命令読み出しアクセスで索引され、実行許可
（Ｅビットオン）となっているエントリのプログラム識
別を用いればよい。

【００４４】図９は本発明の構成要素としてプログラム
領域生成部３１、プログラム制御部３２、プログラム毎
の属性領域１９ー１・・１９−４、このディレクトリ１
６と実行されるプログラムとしてシステムプログラム１
・・システムプログラムＪとユーザレベルのプログラム
（Ｊ＋１）・・ユーザレベルプログラムＮと従来からの
割込みベクタ１３−３とセグメント記述子表１７、ぺー
ジテーブル（ＰＴ）２１とそのディレクトリ２０とＰＴ
２１の各エントリに対応したエントリを持つ属性表２２
を示したものである。

【００４５】プログラム制御部３２は、前記実行中プロ
グラムによる他プログラム呼び出しのフックや、ロード
後ないしプログラム切替え時の属性表のメモリ制御レジ
スタ９７へのロード指示や、実行中のプログラムの要求
によるメモリ追加に伴うメモリ制御レジスタの更新指示
等は一切行わない点が前記第１の実施の形態と異なるが
他は前記と同様である。

【００４６】プログラム領域生成部３１は、ロードされ
るプログラムのプログラムファイル情報より、命令、デ
ータ、スタック別にセグメントを列挙し属性に関する指
定でグループ化し、各グループにそのサイズに応じてペ
ージ識別（仮の通番）と属性（実行可、読出し可、書込
み可、キャッシュバイパス）を付与し、各ページ識別に
論理アドレスを追記しこれにメモリ使用表１１−２を参
照しページ番号（ページフレームアドレス）を割付け、
図６の属性表原形を作成しページ識別と論理アドレスを
そのプログラムの属性エリアへ格納する。又ＰＴエリア
を確保し、ＰＴＤＲ２０の論理アドレス上位で指定され
るエントリにＰＴエリア先頭アドレスを登録し、ＰＴエ
リアの論理アドレス上位で指定されるエントリにページ
番号（ＰＦＡ）、制御ビット、プログラム識別、属性を
登録する。又論理アドレスを登録した属性エリアのアド
レスをプログラム識別とともに属性表ディレクトリ（Ａ
ＴＤＲ）１６に登録する。

【００４７】プログラム管理エリア１５にはセグメント
記述子等の情報が格納される。プログラム領域生成部３
１は前記メモリ使用表１１−２の他にスワップファイル
使用表１１−３を有して、メモリ上のページをスワップ
アウトするファイルの各ブロックの使用状態を管理して
いる。更に前記ＡＴＤＲポインタ１１−４の他にＰＴＤ
Ｒ２０ポインタ１１−５も有している。

【００４８】プログラム領域生成部３１は付与済みペー
ジをスワップアウトする場合、プログラム制御部３２に
プログラム選定を依頼する。プログラム制御部３２は優
先度の低いプログラムを選定しその実行を停止する（プ
ロセセスタイマー割り込み等を利用し実行停止する）。
プログラム領域生成部３１はそのＰＩＤを得て、ＡＴＤ
Ｒ１６を引き属性エリアより論理アドレス一覧を得る。
論理アドレスでＰＴ２１にアクセスしそのＰＦＡ、制御
ビット、属性を得る。データページをスワップアウト対
象とし、ＰＴ２１、アドレス変換バッファ８１の制御ビ
ットのＳ（スワップ）をオンにする。次に制御ビット中
の更新履歴ビットがオンしているページをスワップファ
イルにセーブする。スワップファイル使用表１１−３に
採番し、スワップ先アドレスを得て追記し、ＩＯＳ２５
にファイルへの書込を依頼する。完了すると対象ページ
に対しＰＴ２１、アドレス変換バッファ８１の制御ビッ
トのＰ（ページ存在）をリセットする。属性エリアにも
Ｐをリセット、Ｓをオンとしてスワップ先アドレスを書
込む。対象ページの空きをページ使用表に反映する。
尚、アクセスチェック機構１０はＩＯＳ２５のページ読
出を、Ｓビットがオンで且つＣＰＩＤがＩＯＳ２５であ
ることでこれを許可する。

【００４９】スワップインの場合は、上記属性エリアの
情報を取り出し、新規ＰＦＡを採番し、ＰＴ２１、アド
レス変換バッファ８１のＰＦＡを更新後ＩＯＳにファイ
ルからの読み込みを指示する。アクセスチェック機構１
０はＩＯＳ２５のメモリ書き込み要求に対し、Ｐがリセ
ット、Ｓがオンの為、その書き込みをスワップインとみ
なしこれを許可する。書き込み完了後、プログラム領域
生成部３１はＰＴ２１のＰビット、Ｓビットをそれぞれ
セット、リセットしておく。属性エリアの情報も更新し
ておく。

【００５０】図１０を参照しアドレス変換機構８の概要
を説明する。論理アドレスレジスタ（ＬＡＲ）７５は命
令演算処理部７からの論理アドレスを保持するレジスタ
で、ページフレームアドレスレジスタ（ＰＦＡＲ）７６
はメモリ２のＰＴ２１から読み出したページ番号と制御
ビットを保持するレジスタである。ＴＬＢ−Ｌ８０、Ｔ
ＬＢ−Ｒ８１はそれぞれ６４エントリ Ｘ ４レベルの
アドレス変換バッファで、ＴＬＢ−Ｌ８０の各エントリ
はＬＡＲ７５の論理ページアドレスの上位、ＴＬＢ−Ｒ
８１の各エントリは前記論理ページアドレス上位と自エ
ントリ番号を論理ページアドレス下位とする論理ページ
アドレスに対応するページ番号（ＰＦＡ）を保持してい
る。これらは一致回路８２、４ウェイセレクタＳＥＬＡ
８３と合わせセットアソシアティブ方式のアドレス変換
を行う。ＲＡ２Ｒ８４は変換されたページフレームアド
レスとＬＡＲ７５のページ内アドレスを受けキャシュ１
０へのメモリアドレスとしてこれを保持するレジスタで
ある。変換チェック制御部８５は命令演算処理部７から
のメモリアクセスの都度その論理アドレスをメモリアド
レスに変換する制御を行うとともに対応するページ番号
が登録されてなくミスヒットした場合はＰＴ２１よりペ
ージ番号（ＰＦＡ）、制御ビット、属性、プログラム識
別を読み出し、ＴＬＢ−Ｒ８１、第１メモリ制御レジス
タ（ＭＣＲ）８７の属性部、ＰＩＤ部に登録する。又ア
ドレス変換と、アクセスチェックを同ステージで処理す
るため、本制御部はアクセスチェックも制御する。

【００５１】次に本図を参照しアクセスチェック機構１
０の概要を説明する。ＡＣＣＲ７９は命令演算処理部７
から受けるコマンドとアクセスの種類（Ｅ、Ｒ、Ｗ、
Ｃ）を保持するレジスタである。ＡＴＲ７７、ＰＩＤＲ
７８はそれぞれＰＴ２１から読み出した属性、プログラ
ム識別をＭＣＲへ書込む為に保持するレジスタである。
第１ＭＣＲ８７の属性部、ＰＩＤ部のそれぞれのエント
リにはＴＬＢ−Ｒ８１の対応エントリが保持しているペ
ージの属性、プログラム識別（ページの所有者）が保持
される。第２ＭＣＲ８８の各エントリは対応するページ
が貸し出された場合その属性（ＯＷ、ＯＲ）を保持す
る。即ち他プログラムに書込み可で貸出した場合はＯＷ
ビットがセットされ、読出し可で貸出した場合はＯＲビ
ットがセットされる。更に各エントリは対応するページ
が多数のプログラムが読み出し専用で共用する場合ＣＲ
ビットをセットし保持する。第１ＭＣＲ８７、第２ＭＣ
Ｒ８８はＴＬＢ−Ｒ８１と同様に４レベルのセットアソ
シアティブ構造である。ＳＥＬＢ９０、ＳＥＬＣ９１は
ヒットしたレベルを選択する４ウェイセレクタである。
カレントプログラム識別（ＣＰＩＤ）９２は実行中のプ
ログラム識別を保持するレジスタである。一致回路９４
はメモリアクセスの都度第１ＭＣＲ８７のＰＩＤ部より
読出されたプログラム識別とＣＰＩＤの一致検出回路で
ある。ゲ−ト回路９６は第１ＭＣＲ８７の属性部より読
出された属性（Ｅ、Ｒ、Ｗ、Ｃ）の内（Ｒ、Ｗ、Ｃ）を
一致回路９４出力でゲートしＲビットをＥビットでもゲ
ートする回路である。回路９８はＷビットとＯＷビット
の論理和、ＲビットとＣＲビットとＯＲビットの論理和
を作成しＥ、Ｃビットはスルーとする回路である。アク
セスチェック回路７０、貸出しチェック回路７３は前記
図３の回路と同様である。

【００５２】変換チェック制御部８５は命令演算処理部
７のアクセス要求を受けるとコマンドとアクセスコード
をＡＣＣＲ７９、論理アドレスをＬＡＲ７５にセットし
前記アドレス変換を行う。ミスヒットであれば前記ＰＴ
２１より対応ページの情報をロード後アドレス変換す
る。アドレス変換と同時にコマンドに従ってアクセスチ
ェックをする。コマンドがメモリアクセス（ＭＡ）で且
つアクセスコードが命令読み出しであれば第１ＭＣＲ８
７より読出した属性のＥ、Ｒ、ビットがオンであるかア
クセスチェック回路７０で判定しオンであれば読出した
プログラム識別をＣＰＩＤ９２にセットし、又その命令
読出しを許可する。データの読出し書込みアクセスであ
れば第１ＭＣＲ８７より読出したプログラム識別がＣＰ
ＩＤに一致し、属性のＲ、Ｗビットがオンかを上記対応
の回路で判定し、その結果に応じアクセスを許可／抑止
する。又共用ページの読出しは第２ＭＣＲ８８より読出
したＣＲビット値により許可／抑止する。コマンドがペ
ージ貸出し（ＲＥＮ）であれば第１ＭＣＲ８７より読出
したプログラム識別がＣＰＩＤに一致し、属性のＲ、Ｗ
ビットがアクセスコードで指定されている貸出し時属性
を含むものであれば貸出し時属性を第２ＭＣＲ８８の対
応エントリに書き込む。これによりこの後のアクセスで
プログラム識別がＣＰＩＤに一致しなくても貸出しペー
ジアクセスは許容される。尚、ページ貸出しのリセット
はリセットする属性対応のアクセスコードのビットをオ
フとするＲＥＮコマンドをセット時と同様に処理するこ
とで実現される。

【００５３】次にプログラムＮ２８をプログラムファイ
ル４３からメモリ２にロードし初期メモリ設定後、実行
開始しプログラムＮ２８がページを貸出しＩＯＳ２５を
呼び出しリターン後ページ貸出しをリセットし実行終了
する例について、図１１、１２のフローチャートに基づ
き、図４、図６、図９、図１０を参照しプログラム制御
部３２、プログラム領域生成部３１、アクセスチェック
機構１０の動作を説明する。

【００５４】プログラム制御部３２は操作者の指示を受
けファイルデバイス４上のプログラムファイル４３を
読込バッファ２４に読込みバッファアドレス、サイズを
伴いプログラム領域生成部３１に初期メモリ設定指示を
する（図１１のＳ２１）。バッファには図４に示す実行
形式のプログラムファイルのヘッダー４４と実行モジュ
ール４５が読み込まれている。ヘッダーにはヘッダー、
実行モジュールのサイズ４６、セグメント定義４７、セ
グメントリロケーション情報４８が含まれている。セグ
メント定義はコード、データ、スタック別にセグメント
名とそのサイズが記載され、リロケーション情報には各
セグメントにアクセスするために使用する命令演算処理
部７のセグメントレジスタと各セグメントの記述子を該
レジスタにロードする命令の位置が記載されている。

【００５５】プログラム領域生成部３１はヘッダー４４
を参照し、属性エリア１９−４を確保する。次にコー
ド、データ、スタック毎にセグメントを自ワークエリア
に列挙しデータは指定（Ｗ、Ｃ、共用のＲ専用）でグル
ープ化する。コードは実行可、読出可、としデータでＷ
ｒｉｔｅ指定のないものは読出可とし、Ｗｒｉｔｅ指定
されていれば読出可、書込可とし、スタックは読出可、
書込可とする。これらは共用の読出専用を除きプログラ
ムＮにのみ与えられたアクセス権である。次にコード、
データの各グループ、スタックの各グループ単位にサイ
ズの小計を算出しサイズを考慮しページＩＤ（通番）を
付与しページＩＤに論理アドレス、属性（Ｅ、Ｒ、Ｗ、
Ｃ）を付与し図６のページＩＤと論理ページアドレスと
メモリ属性が作成される。図６では命令セグメントをＰ
１とし論理アドレス上のページ＃１００、実行可、読出
可を付与し、ＤＴ１セグメントをＰ２、Ｐ３とし論理ア
ドレス上のページ＃２０１、＃２０２と読出可、書込可
を付与しＤＴ２セグメントをＰ４とし論理アドレス上の
ページ＃２０３と読出可、書込可を付与しＳＴＳＴＫセ
グメントをＰ５とし論理アドレス上のページ＃５００と
読出可、書込可を付与する（図１１のＳ２２−１）。

【００５６】次サブステップではページ使用表１１−２
を参照し各ページＩＤにページ番号を付与する。共用の
読出専用セグメントのページＩＤにはシステムプログラ
ムのページ使用表に付随する情報を検索し登録されてあ
ればそのページ番号を付与し、これ以外は未使用ページ
を採番しページ番号を付与する。図６のページＩＤと論
理ページアドレスとメモリ属性とページ番号（ＰＦ
Ａ）、が自ワークエリアに作成される（図１１のＳ２２
−２）。

【００５７】次に各セグメントのベースアドレス、サイ
ズを計算しセグメント記述子をＤＴ１７に書込み実行モ
ジュールのセグメント記述子ロード命令のセレクタ値を
上記書込み位置に合わせておく（図１１のＳ２２−
３）。次サブステップでは属性エリア１９−４にプログ
ラムＮ論理アドレス一覧を作成する。属性値そのもので
なくＰＴ２１を通じ属性表を指す論理アドレス一覧を格
納する。即ち、ページＩＤと論理ページアドレスをプロ
グラムＮの属性エリア１９−４に格納する（図１１のＳ
２２−４）。そしてＰＴ２１用エリアを確保し、エリア
の先頭アドレスをＰＴＤＲ２０の論理ページアドレスの
上位に対応するエントリに書込み、ＰＴエリアの論理ペ
ージアドレスの下位に対応するエントリにページ番号
（ＰＦＡ）、制御ビット、プログラム識別、属性を書込
む（図１１のＳ２２−５）。尚制御ビットの命令セグメ
ントページのＰ（ページが存在することを表示）ビット
はリセット状態を書き込む。ＡＴＤＲ１６の対応エント
リにプログラムＮ属性エリアアドレスを書き込む（図１
１のＳ２２−６）。読込バッファ内コード部をプログラ
ムＮの命令セグメントに移送する。この書込みについて
はアクセスチェック機構１０の変換アクセスチェック制
御部８５は命令セグメントページの制御ビットの内のＰ
ビットがセットされてなくプログラム領域生成部３１の
アクセス（ＣＰＩＤ：プログラム領域生成部３１のＩ
Ｄ）であることで例外的に実行可、読出可のみのページ
への書き込みを許容する。移送後ＰＴ２１上の命令セグ
メントページのＰビットをセットする。最後に命令セグ
メント記述子アドレスと共にメモリ設定終了をプログラ
ム制御部３２に通知する（図１１のＳ２２−７）。

【００５８】プログラム制御部３２は、プログラムＮを
呼び出す（図１１のＳ２３）。命令演算処理部７はプロ
グラムＮの命令読出し要求をアドレス変換機構８に対し
て行なうが新規設定ページにつきミスヒットしＰＴ２１
より対応エントリをロードする。その後このアクセスは
許可され、ＣＰＩＤ９２にはＮ（プログラムＮの識別）
がセットされる。プログラムＮはソート処理１を実行す
る。この処理においてＤＴ１セグメント対応ページへの
アクセスをＣＰＩＤ、第１メモリ制御レジスタ８７が許
可する。この後、ＤＴ２（ソート対象データ読込エリア
ページ）の貸出準備をする。即ちアドレスをＤＴ２論理
アドレスとし貸出時属性としてアクセスコードのＷビッ
トをオンとする貸出設定命令を発行する（図１２のＳ２
４）。

【００５９】アクセスチェック機構１０は第１メモリ制
御レジスタ８７からＤＴ２ページのＰＩＤ、属性を読出
し、その結果ＰＩＤ値がＣＰＩＤ９２と一致し、又属性
のＷビットオンで貸出し可と判定する。そして第２メモ
リ制御レジスタ８８のＤＴ２ページにアクセスコードレ
ジスタのＲ、Ｗ値を書き込む（ＯＷビットをオンにす
る）（図１２のＳ２５）。

【００６０】プログラムＮはＩＯＳ呼び出しを実行する
（図１２のＳ２６）。命令演算処理部７はＩＯＳプログ
ラムの命令読出しを行い、このアクセスは第１メモリ制
御レジスタ８７により許可され、ＣＰＩＤ９２には同時
に読出されたＩＯＳのＰＩＤ（＝１）がセットされる。
ＩＯＳはデータをＤＴ２に読み込み（第２メモリ制御レ
ジスタ８８のＯＷビットがアクセス許可）ＩＲＥＴ命令
を実行する（図１２のＳ２７）。

【００６１】プログラムＮのＩＲＥＴ先命令読出が行わ
れＣＰＩＤ９２にＮがセットされる。プログラムＮは返
値を確認し、ＤＴ２ページ貸出設定をリセットする命令
（アドレスをＤＴ２の論理アドレスとしアクセスコード
が全てリセット状態の貸出し命令）を発行後、ソート処
理２を実行しプログラムの実行終了をプログラム制御部
３２に通知（終了割り込み）する（図１２のＳ２８）。

【００６２】次に、本発明の第３の実施の形態について
説明する。本実施形態は前記プログラムＮのページ貸し
出し設定命令による第２メモリ制御レジスタのＯＲ、Ｏ
Ｗビットセットを、プログラムＮをロード時に他の属性
と共に生成し、他の属性が第１メモリ制御レジスタにロ
ードされる時、ＯＲ、ＯＷ属性を第２メモリ制御レジス
タにロードしておく。そしてプログラムＮが例えばＩＯ
Ｓを呼び出す直前で命令によりＯＲ、ＯＷ属性を有効化
し、ＩＯＳよりリターン時これを無効化するものであ
る。

【００６３】図４を参照し、プログラム領域生成部１１
或いは３１は前記属性表を自ワークエリアに作成すると
先ず他プログラム呼び出し命令に着目し、その引値（コ
ール時パラメータ）を解析する。その結果コール先にバ
ッファエリア乃至データエリアを渡していればそのセグ
メントを割り出す。図４の例では１０２番地の引値設定
で、ファイル読み込みを指定しその前にＤＴ２セグメン
トをデータセグメントレジスタに設定しているのでＤＴ
２セグメントをバッファとして渡していると判定する。
そして図６の斜線部に示している様にＰ４のＯＷビット
をオンに設定する。このＯＷビットは図５の属性表、図
９の属性表２２にも書き込まれる。アクセスチェック機
構９乃至１０は属性表をロード時、他の属性を第１メモ
リ制御レジスタにロードする際ＯＲ、ＯＷ属性を第２メ
モリ制御レジスタにロードしておく。

【００６４】図３を参照しアクセスチェック機構９のア
クセスチェック制御回路７２は上記有効化命令に基づく
コマンド（ＥＮＲＥＮ）を受けるとＣＰＢＲ５７をＴＰ
ＢＲ５８にコピーし第２メモリ制御レジスタ６２のＯ
Ｒ、ＯＷビットマップを有効化する。無効化命令に基づ
くコマンド（ＤＩＳＲＥＮ）を受けるとＴＰＢＲ５８を
クリアないしこのレジスタの有効性表示ビットをリセッ
トし第２メモリ制御レジスタ６２のＯＲ、ＯＷビットマ
ップを無効化する。

【００６５】図１０を参照しアクセスチェック機構１０
の変換チェック制御部８５は上記有効化命令に基づくコ
マンド（ＥＮＲＥＮ）を受けるとＣＰＩＤ９２を貸出し
元プログラム識別（ＲＰＩＤ）９３にコピーし第２メモ
リ制御レジスタ８８のＯＲ、ＯＷビットを有効化する
（一致回路９５の出力がＯＲ、ＯＷ読出し出力を回路９
７でゲートする）。無効化命令に基づくコマンド（ＤＩ
ＳＲＥＮ）を受けるとＲＰＩＤ９３をクリアないしこの
レジスタの有効性表示ビットをリセットし第２メモリ制
御レジスタ８８のＯＲ、ＯＷビットを無効化する。

【００６６】次に、本発明の第４の実施の形態について
説明する。本実施形態では前記プログラムＮ（ソート）
が実行された後、プログラム（マージ）が実行結果を受
け取り連携して動作する場合にプログラム（マージ）の
メモリエリア生成を高速に行う方式を示す。

【００６７】図４を参照し前記プログラム制御部１２、
乃至３２はプログラムＮ（ソート）のロード時にヘッダ
ー４４内の連携情報４９をチェックし本プログラム実行
後コード用領域、データ領域、スタック領域を引き渡し
プログラム（マージ）が連携起動されること検出する。
図２を参照しＰＩＤ表１２ー２のエントリＮの備考エリ
アに連携起動されるプログラム名（ＭＥＲＧ）を記憶し
ておく。プログラムＮが実行され終了後プログラム制御
部１１乃至３１は上記記憶された連携情報をチェック
し、プログラム（マージ）のプログラムファイルをバッ
ファに読み込み、ＰＩＤとしてＮを指定しメモリの引継
設定をプログラム領域生成部１１乃至３１に指示する。
同時にＰＩＤ表のエントリＮをマージに更新する。プロ
グラム領域生成部１１ないし３１はプログラムファイル
のヘッダー情報を参照し、又プログラムＮ属性エリア情
報をもとに各セグメントのページ数が越えてないかチェ
ックする。問題なければ、プログラム（ソート）命令セ
グメントにバッファのコード部を移送してメモリ引き継
ぎ設定を完了する。

【００６８】上記第１の実施形態ではアクセスチェック
機構９の第１メモリ制御レジスタが一つの例を示した
が、これを複数とし実行するプログラムの切替えに伴う
属性表入替えを最小にし、実行中プログラムに対応する
メモリ制御レジスタを命令読出を許可したメモリ制御レ
ジスタと指定する方式であってもよい。

【００６９】上記第２の実施形態ではアクセスチェック
機構１０の第１メモリ制御レジスタはページ当たり１エ
ントリのレジスタとし、ＰＩＤを保持するようにした
が、これを複数のレジスタとしＰＩＤを持たず、実行中
プログラムに対応するメモリ制御レジスタを命令読出を
許可したメモリ制御レジスタと指定する方式も容易に類
推できる。

【００７０】上記実施形態の貸し出されたページを更に
属性、ページを範囲内で限定し又貸しするための命令と
これに対応するアクセスチェック機構９、１０の構造等
は容易に類推出来る。

【００７１】

【発明の効果】以上説明した様に本発明の第１、５のメ
モリ属性管理方式は、プログラム毎にメモリ属性を生成
しプログラム毎に属性領域に保持し、実行されるプログ
ラムを特定し、その属性をアクセスチェック機構に設定
する手段を持つので、単独動作するプログラムが使用す
るメモリ部分にのみ、メモリ属性許可を与えることが可
能となりプログラム毎に実メモリページアクセスに対す
るメモリ保護が出来る効果がある。

【００７２】本発明の第２、３、４、６、７、８のメモ
リ属性管理方式は、プログラム毎にメモリ属性を生成し
プログラム毎に属性領域に保持し、実行されるプログラ
ムを特定し、その属性をアクセスチェック機構に設定す
る手段、他プログラムが所有する領域への正当なアクセ
スをエリア、期間を限定し許可設定する手段を持つの
で、そのプログラムが使用するメモリ部分にのみ、メモ
リ属性許可を与えることが可能となりプログラム毎に実
メモリページアクセスに対するメモリ保護が出来る効果
がある。

【００７３】本発明の第３のメモリ属性管理方式は、属
性表をアクセス属性の種類毎で、メモリ管理単位に対応
し許可ないし禁止を示すビットマップを含み構成するの
でビットマップデータをワード単位で扱え複数ページに
対する属性の処理が高速化できる効果がある。

【００７４】本発明の第４のメモリ属性管理方式は、実
行中のプログラムによる追加メモリ領域要求及びその解
放通知に呼応した属性表の更新を効率的に行ない、属性
管理処理の処理時間を低減する効果がある。

【００７５】本発明の第６のメモリ属性管理方式は、多
数のプログラムがマルチプロセス、マルチスレッドで並
列実行される環境においても、処理装置のメモリアクセ
ス速度を低下させることなく、又少ない金物乃至ステッ
プの追加で前記プログラム毎にメモリ保護が出来る効果
がある。

【００７６】本発明の第７のメモリ属性管理方式は、プ
ログラムのエリア貸し出し設定、解除命令を簡単にし、
これらの命令数を低減する効果がある。

【００７７】本発明の第８のメモリ属性管理方式は、連
携起動されるプログラムの領域生成を高速化し、属性エ
リアサイズを縮小する効果がある。

【図面の簡単な説明】

【図１】本発明のメモリ属性管理方式が適用される情報
処理装置例を示すブロック図

【図２】本発明のメモリ属性管理方式の第１の実施形態
のメモリ上に配置された要素を示す図。

【図３】本発明のメモリ属性管理方式の第１、第３の実
施形態におけるアクセスチェック機構９のブロック図。

【図４】実行形式プログラムファイルのヘッダー、実行
モジュールの例を示す図。

【図５】本発明のメモリ属性管理方式の第１、第３の実
施形態におけるプログラムＮ属性表の内容を示す図。

【図６】本発明のメモリ属性管理方式の第２、第３の実
施形態におけるプログラムＮ属性表作成イメージを示す
図。

【図７】本発明のメモリ属性管理方式の第１実施形態の
動作を示すフローチャート。

【図８】本発明のメモリ属性管理方式の第１実施形態の
動作を示すフローチャート。

【図９】本発明のメモリ属性管理方式の第２の実施形態
のメモリ上に配置された要素を示す図。

【図１０】本発明のメモリ属性管理方式の第２、第３の
実施形態におけるアドレス変換機構８とアクセスチェッ
ク機構１０のブロック図。

【図１１】本発明のメモリ属性管理方式の第２の実施形
態の動作を示すフローチャート。

【図１２】本発明のメモリ属性管理方式の第２の実施形
態の動作を示すフローチャート。

【図１３】従来のプログラム領域の破壊例を説明するた
めの図。

【符号の説明】

１ プロセッサ ２ メモリ ３ システム制御ユニット ４ ファイルデバイス ５−１ 表示装置 ５−２ キーボード ６ キャッシュ ７ 命令演算処理部 ８ アドレス変換機構 ９、１０ アクセスチェック機構 １１、３１ プログラム領域生成部 １１−４ ＡＴＤＲポインタ １２、３２ プログラム制御部 １２−２ プログラム識別（ＰＩＤ）表 １３−１ 割り込みベクタ表Ｂ（ＩＤＴＢ） １３−２ プログラムセレクタ表Ｂ（ＰＳＥＬＢ） １３−３ 割り込みベクタ表（ＩＤＴ） １３−４ プログラムセレクタ表（ＰＳＥＬ） １４、１５ プログラム管理エリア １６ 属性エリアディレクトリ（ＡＴＤＲ） １７ セグメント記述子表（ＤＴ） １８、１９ 属性エリア ２０ ページテーブルディレクトリ（ＰＴＤＲ） ２１ ページテーブル（ＰＴ） ２２ 属性表 ４３ プログラムファイル ４４ ヘッダー ４５ 実行モジュール ５１、７９ アクセスコードレジスタ（ＡＣＣＲ） ５２ メモリアドレスレジスタ（ＭＡＲ） ５３ 属性エリアアドレスレジスタ（ＡＴＡＲ） ５７ カレントページブロックレジスタ（ＣＰＢＲ） ５８ テンポラリページブロックレジスタ（ＴＰＢ
Ｒ） ６１、８７ 第１メモリ制御レジスタ（第１ＭＣＲ） ６２、８８ 第２メモリ制御レジスタ（第２ＭＣＲ） ７０ アクセスチェック回路 ７１ 貸出チェック回路 ７２ アクセスチェック制御回路 ７５ 論理アドレスレジスタ（ＬＡＲ） ７６ ページフレームアドレスレジスタ（ＰＦＡＲ） ８０ アドレス変換バッファ（ＴＬＢ−Ｌ） ８１ アドレス変換バッファ（ＴＬＢ−Ｒ） ８５ 変換チェック制御部 ９２ カレントプログラム識別レジスタ（ＣＰＩＤ） ９３ 貸出し元プログラム識別レジスタ（ＲＰＩＤ）

Claims (8)

【特許請求の範囲】
1. 【請求項１】 主記憶上のメモリについて所定の管理単
   位でメモリ属性を保持し、プログラムのメモリアクセス
   可否をチェック後許可抑止するアクセスチェック機構を
   備えた処理装置のメモリ属性管理方式において、プログ
   ラムのメモリへのロード、実行、停止、終了を制御監視
   するプログラム制御部と、プログラムロード時、対象プ
   ログラムファイルの付属情報に基づきプログラムに必要
   なメモリ領域を管理単位で割付け、そのメモリ属性を生
   成し属性表として登録するプログラム領域生成部と、ロ
   ードされているプログラムについてプログラム毎の属性
   表を保持するメモリ属性領域と、実行中のプログラムの
   前記属性表の写しをメモリ制御手段に保持しプログラム
   のメモリアクセス可否をプログラム単位でチェックし許
   可抑制する手段を含むアクセスチェック機構とを有すメ
   モリ属性管理方式。
2. 【請求項２】 主記憶上のメモリについて所定の管理単
   位でメモリ属性を保持し、プログラムのメモリアクセス
   可否をチェック後許可抑止するアクセスチェック機構を
   備えた処理装置のメモリ属性管理方式において、プログ
   ラムのメモリへのロード、実行、停止、終了を制御監視
   するプログラム制御部と、プログラムロード時、対象プ
   ログラムファイルの付属情報に基づきプログラムに必要
   なメモリ領域を管理単位で割付け、そのメモリ属性を生
   成し属性表として登録するプログラム領域生成部と、ロ
   ードされているプログラムについてプログラム毎の属性
   表を保持するメモリ属性領域と、実行中のプログラムの
   前記属性表の写しとテンポラリのメモリ属性をそれぞれ
   第１、２のメモリ制御手段に保持しプログラムのメモリ
   アクセスの種類をチェックし許可抑制するアクセスチェ
   ック機構とプログラムが割当てられたメモリをアドレ
   ス、付与属性を指定し呼出し先のプログラムに貸出す命
   令手段とを含み、前記プログラム制御部はプログラムの
   実行開始に際しそのプログラムの属性表を第１のメモリ
   制御レジスタに設定し、アクセスチェック機構はプログ
   ラム単位でチェックをするとともに、前記貸出し命令を
   受けると指定するアドレスの属性を第１のメモリ制御手
   段より得、付与属性が該属性の範囲以下であればこれを
   第２のメモリ制御手段に設定し次のプログラムのメモリ
   アクセスチェックを第１と第２のメモリ制御手段の属性
   を加えて行うことを特徴とする請求項１記載のメモリ属
   性管理方式。
3. 【請求項３】 前記属性表はアクセス属性の種類毎で、
   メモリ管理単位に対応し許可ないし禁止を示すビットマ
   ップを含むことを特徴とする請求項１、２記載のメモリ
   属性管理方式。
4. 【請求項４】 実行中のプログラムによる追加メモリ領
   域要求及びその解放通知に呼応し、前記メモリ制御手段
   の該メモリ管理単位番号に対応の属性値を更新する手段
   と更新したことを表示する手段を有し、又実行中のプロ
   グラムの切り替えに際し前記更新表示がされていればメ
   モリ制御手段の属性値を実行中のプログラムの属性領域
   にセーブする手段を有すことを特徴とする請求項１、
   ２、３記載のメモリ属性管理方式。
5. 【請求項５】 論理アドレスを主記憶上のメモリアドレ
   スに変換するアドレス変換表、メモリ管理単位でメモリ
   属性を保持する属性表、実行状態のプログラムに関しア
   ドレス変換表の写しを持ちメモリ管理単位で前記アドレ
   ス変換する機構、プログラムのメモリ管理単位へのアク
   セスをチェックする機構を備えた処理装置のメモリ属性
   管理方式において、プログラムのロード、実行、停止、
   終了を制御し、ロードするプログラム名に一意にプログ
   ラム識別を付与し、メモリの確保を指示するプログラム
   制御部と、前記指示を受けプログラムファイルの付属情
   報に基づきプログラムが使用する論理アドレス情報に対
   し管理単位毎にメモリ属性を生成しメモリ管理単位番号
   を割付け、メモリ管理単位番号をアドレス変換表のエン
   トリに登録し、生成したメモリ属性を属性表の前記エン
   トリにプログラム識別とともに登録するプログラム領域
   生成部と、前記各プログラムの管理単位毎の論理アドレ
   スを保持する属性領域と、前記アドレス変換機構と、実
   行状態の複数プログラムに関し属性表のプログラム識
   別、メモリ属性の写しをメモリ制御手段の対応エントリ
   に保持するとともに実行中のプログラムのメモリ制御手
   段のエントリを指定するカレント指定手段を有すアクセ
   スチェック機構とを含み、アクセスチェック機構は命令
   読出しアドレスに対し実行可の属性をもつメモリ制御手
   段のエントリのプログラム識別をカレント指定手段に設
   定し、以降のデータアクセスアドレスに対応するエント
   リのプログラム識別がカレント識別と一致することを含
   めてアクセスチェックすることを特徴とするメモリ属性
   管理方式。
6. 【請求項６】 論理アドレスを主記憶上のメモリアドレ
   スに変換するアドレス変換表、メモリ管理単位でメモリ
   属性を保持する属性表、実行状態のプログラムに関しア
   ドレス変換表の写しを持ちメモリ管理単位で前記アドレ
   ス変換する機構、プログラムのメモリ管理単位へのアク
   セスをチェックする機構を備えた処理装置のメモリ属性
   管理方式において、プログラムのロード、実行、停止、
   終了を制御し、ロードするプログラム名に一意にプログ
   ラム識別を付与し、メモリの確保を指示するプログラム
   制御部と、前記指示を受けプログラムファイルの付属情
   報に基づきプログラムが使用する論理アドレス情報に対
   し管理単位毎にメモリ属性を生成しメモリ管理単位番号
   を割付け、メモリ管理単位番号をアドレス変換表のエン
   トリに登録し、生成したメモリ属性を属性表の前記エン
   トリにプログラム識別とともに登録するプログラム領域
   生成部と、前記各プログラムの管理単位毎の論理アドレ
   スを保持する属性領域と、前記アドレス変換機構と、実
   行状態の複数プログラムに関し属性表のプログラム識
   別、メモリ属性の写しを第１のメモリ制御手段の対応エ
   ントリに、テンポラリのメモリ属性を第２のメモリ制御
   手段の前記対応エントリに保持するとともに実行中のプ
   ログラムのメモリ制御手段のエントリを指定するカレン
   ト指定手段を有すアクセスチェック機構と、プログラム
   が割当てられたメモリに関し論理アドレス、付与属性を
   指定し他プログラムに貸出す命令手段とを含み、アクセ
   スチェック機構は命令読出しアドレスに対し実行可の属
   性をもつ第１のメモリ制御手段のエントリのプログラム
   識別をカレント指定手段に設定し、以降のデータアクセ
   スアドレスに対応するエントリのプログラム識別がカレ
   ント識別と一致することを含めてアクセスチェックを
   し、貸出設定では付与属性がアドレスに対応する第１の
   メモリ制御手段のエントリの属性の範囲以下であればこ
   れを第２のメモリ制御手段に設定することを特徴とする
   請求項５記載のメメモリ属性管理方式。
7. 【請求項７】 前記プログラム領域生成部が前記プログ
   ラムのロード時に生成する属性に貸出し時属性を含めて
   属性表を生成し登録する手段を有し、その写しがメモリ
   制御手段に設定され、前記貸出し可のメモリ管理単位の
   前記貸出し時属性を有効化する命令手段を有し、前記ア
   クセス制御機構はメモリ制御手段の前記有効化命令を含
   むプログラムに対応した貸し出し時属性を有効化する手
   段を有すことを特徴とするメモリ属性管理方式。
8. 【請求項８】 前記プログラム制御部は第１のプログラ
   ムが使用した領域を移管し第２のプログラムが連携起動
   されることを検出する手段、第１のプログラム終了時
   に、該プログラムに付与していたプログラム識別を第２
   のプログラム名に対応付ける手段、前記プログラム領域
   生成部に引継を通知する手段を有し、前記プログラム領
   域生成部は該通知により第１のプログラムの属性領域を
   第２のプログラム用にする手段を有すことを特徴とする
   請求項１、２、３、４、５、６、７記載のメモリ属性管
   理方式。