JP2011181089A - 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 - Google Patents
独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 Download PDFInfo
- Publication number
- JP2011181089A JP2011181089A JP2011097639A JP2011097639A JP2011181089A JP 2011181089 A JP2011181089 A JP 2011181089A JP 2011097639 A JP2011097639 A JP 2011097639A JP 2011097639 A JP2011097639 A JP 2011097639A JP 2011181089 A JP2011181089 A JP 2011181089A
- Authority
- JP
- Japan
- Prior art keywords
- access
- address
- information
- access request
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】コマンド受信部は、外部のアクセス要求主体から、アクセス対象となるアドレスとアクセス要求主体を識別するためのIOIDと共に、データにアクセスするためのコマンドを受信する。IOIDにより、アクセス判定部は、アクセス要求主体が目的のアクセス先にアクセスする権限があるかを判定する。アクセス判定部は、プロセッサの空間における論理アドレスの基本管理単位としてのページごとに、アクセス要求主体のアクセス可否を判定する。
【選択図】図1
Description
この装置は、外部のアクセス要求主体から、プロセッサのメモリ空間におけるデータを制御するためのコマンドを、アクセス対象となるアドレスを指定するアドレス情報およびアクセス要求主体を識別するためのID情報と共に受信するコマンド受信部と、メモリ空間におけるアドレスと、そのアドレスにて指定される領域についてアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、アドレス情報にて指定されたアドレスへのアクセス要求主体によるアクセスの可否を判定するアクセス判定部と、アクセス判定部に許可されたことを条件として、アクセス要求主体のメモリ空間に対するアクセスを実行するアクセス処理部と、を備える。この装置は、プロセッサに内蔵される装置として形成されてもよく、アクセス要求主体はプロセッサ外部の装置であってもよい。
この場合、この装置は、論理アドレスを物理アドレスに変換するためのアドレス変換テーブルを保持するアドレス変換テーブル保持部と、アドレス変換テーブルを参照し、アドレス情報において指定された論理アドレスを物理アドレスに変換するアドレス変換部と、を更に備えてもよい。
ロードされた部分変換テーブルにアドレス情報にて指定された論理アドレスを物理アドレスに変換するために必要なデータが含まれているときには、部分変換テーブルを参照してアドレス変換し、含まれていないときには、アドレス変換テーブル保持部からキャッシュメモリに新たな部分変換テーブルをロードしてもよい。
この装置は、所定のアクセス要求主体から、プロセッサのメモリ空間におけるアクセス対象領域のアドレスを指定するアドレス情報と共に送信されるメモリ空間のデータを制御するためのコマンドに対して、アクセス要求主体を識別するためのID情報を付与するID追加部と、メモリ空間におけるアドレスとそのアドレスが指定する領域に対してアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、アクセス要求主体によるアドレス情報にて指定されたアドレスへのアクセス可否を判定する外部の装置に対し、ID情報が付与されたコマンドを送信するコマンド送信部と、を備える。
情報処理装置100は、統括制御部110、画像処理部120、メインメモリ140およびI/Oデバイス160を含む。また、情報処理装置100は表示装置150と接続されている。表示装置150は、統括制御部110および画像処理部120の処理の結果得られた画像、映像を出力する。I/Oデバイス160は、サウスブリッジのように他のデータ処理装置とのI/Oインタフェースとなる装置である。I/Oデバイス160では、USB(Universal Serial Bus)コントローラ、HDD(Hard Disk Drive)コントローラ、イーサネットコントローラ等(イーサネットは登録商標)が、後述するコマンド送信補助装置200に接続される。情報処理装置100と接続されるI/Oデバイス160は、複数個、また、複数種類であってよい。統括制御部110や画像処理部120はそれぞれワンチップの電子デバイスとして形成されており、お互いは物理的に分離されている。統括制御部110と画像処理部120があわせて、ワンチップの電子デバイスとして形成されてもよい。
同図に示すアクセス要求コマンド162は、コマンド送信補助装置200からI/Oアクセス制御装置300に対して送出される。IOID領域172は、コマンド送信補助装置200がアクセス要求主体を一意に識別するために付与するIOIDを示す。IOIDは、情報処理装置100において各アクセス要求主体を一意に識別するIDである。コマンド領域179は、READやWRITEなどのコマンド内容を示す。アドレス領域170は、管理空間におけるアクセス先のアドレスを示す。このアドレスは、論理的なアドレスであって物理アドレスを直接的に指定するものではない。論理アドレス空間は、セグメントに分割されており、セグメントはページに分割される。各ページにおける具体的なアドレスはオフセットにより指定される。アドレス領域170は、セグメント領域174、ページ領域176、オフセット領域178を含む。セグメント領域174はセグメントを指定するセグメント値、ページ領域176はページを指定するページ値、オフセット領域178はそのページ内におけるオフセット値を示す。
1.アクセス順序の強制をするか否か
2.キャッシュコヒーレンシ維持が必要か否か
3.ページに対する書込を許可するか否か
コマンド送信補助装置200は、コマンド送信部202、IOID/セグメントアドレス追加部204およびコマンド取得部206を含む。
IOID/セグメントアドレス追加部204は、UC_ADDR_TRANS_UARレジスタ250、マスクコントローラ252、変換部254、US_ADDR_TRANS_TABLEレジスタ256を含む。
中間アドレス(INT_ADDR)は64ビットであり、第0ビットから第27ビットまでにはUC_ADDR_TRANS_UARレジスタ250から出力された設定値となる。特権ソフトウェアはUC_ADDR_TRANS_UARレジスタ250も設定可能である。第28ビットから第31ビットまでの4ビットは、SEG_ADDRの上位4ビットである。第36ビットから第63ビットまでの28ビットはADDRの下位28ビットである。第32ビットから第35ビットまでは、ADDRの上位4ビットとMA_MASKの論理積である4ビット値にSEG_ADDRの下位4ビットを論理和したものである。こうして、計64ビットの中間アドレスが生成される。本実施例においては、中間アドレス(INT_ADDR)の第0ビットから第27ビットまでは予約領域であり、第28ビットから第63ビットまでがアドレス領域170となる。
I/Oアクセス制御装置300は、コマンド受信部302、アクセス判定部304、アドレス変換部306、キャッシュ処理部308、部分情報保持部310およびアクセス処理部312を含む。
コマンド受信部302は、受信したアクセス要求コマンド162からIOIDを抽出する(S10)。アドレス変換部306は、論理アドレスを物理アドレスに変換する(S12)。S12の処理については、図11に関連して後に詳述する。アクセス判定部304は、アクセス要求コマンド162のIOIDが、第2変換テーブル182において特定されたページのIOIDと一致するか判定する(S14)。一致すれば(S14のY)、アクセス処理部312はアクセス属性情報にしたがって、管理空間へのアクセスを実行する(S16)。一致しなければ(S14のN)、アクセス処理部312は送信元のコマンド送信補助装置200に対してエラーを通知する(S20)。エラー通知は、OSに対してエラーメッセージとしてイベント通知されてもよい。この場合には、アクセスは拒否される。
まず、アドレス変換部306は、部分情報保持部310にリフィルされている部分変換テーブルによりアドレス変換可能か、すなわち、ヒットするか否かを判定する(S30)。ヒットすれば(S30のY)、アドレス変換部306はその部分変換テーブルを参照して物理アドレスを特定する(S34)。ミスヒットの場合(S30のN)、キャッシュ処理部308は該当する部分変換テーブルを後読みリフィルする(S32)。そして、後読みリフィルされた部分変換テーブルにより、物理アドレスを特定する(S34)。
Claims (9)
- 所定のアクセス要求主体から、プロセッサのメモリ空間のうちアクセス対象領域のアドレスを指定するアドレス情報と共に送信される前記メモリ空間のデータを制御するためのコマンドに対して、前記アクセス要求主体を識別するためのID情報を付与するID追加部と、
前記メモリ空間におけるアドレスとそのアドレスが指定する領域に対してアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、前記アクセス要求主体による前記アドレス情報にて指定されたアドレスへのアクセス可否を判定する外部の装置に対し、前記ID情報が付与されたコマンドを送信するコマンド送信部と、
を備えることを特徴とするコマンド送信補助装置。 - 前記ID追加部は、アクセス要求主体に固有のIDを所定のID生成テーブルにより変換することにより前記ID情報を生成することを特徴とする請求項1に記載のコマンド送信補助装置。
- 前記ID生成テーブルは、前記アクセス要求主体と前記外部の装置を統括的に制御するソフトウェアによりその変換規則を設定可能であることを特徴とする請求項2に記載のコマンド送信補助装置。
- 前記ID情報は、前記アクセス要求主体と前記外部の装置を統括的に制御するソフトウェアによって、アクセス要求主体ごとに割り振られることを特徴とする請求項1または2に記載のコマンド送信補助装置。
- 前記アクセス要求主体に固有のIDを所定のセグメント生成テーブルにより変換することによりセグメントアドレスを生成するセグメントアドレス生成部、を更に備え、
前記コマンド送信部は、セグメントアドレスを前記アドレス情報の一部に含めてコマンドを送信することを特徴とする請求項1から4のいずれかに記載のコマンド送信補助装置。 - 前記セグメント生成テーブルは、前記アクセス要求主体を統括的に制御するソフトウェアにより設定可能であることを特徴とする請求項5に記載のコマンド送信補助装置。
- 所定のアクセス要求主体から、プロセッサのメモリ空間のうちアクセス対象領域のアドレスを指定するアドレス情報と共に送信される前記メモリのデータを制御するためのコマンドに対して、前記アクセス要求主体を識別するためのID情報を付与するステップと、
前記メモリ空間におけるアドレスとそのアドレスが指定する領域に対してアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、前記アクセス要求主体による前記アドレス情報にて指定されたアドレスへのアクセス可否を判定する外部の装置に対し、前記ID情報が付与されたコマンドを送信するステップと、
を備えることを特徴とするコマンド送信補助方法。 - 所定のアクセス要求主体から、プロセッサのメモリ空間のうちアクセス対象領域のアドレスを指定するアドレス情報と共に送信される前記メモリのデータを制御するためのコマンドに対して、前記アクセス要求主体を識別するためのID情報を付与する機能と、
前記メモリ空間におけるアドレスとそのアドレスが指定する領域に対してアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、前記アクセス要求主体による前記アドレス情報にて指定されたアドレスへのアクセス可否を判定する外部の装置に対し、前記ID情報が付与されたコマンドを送信する機能と、
をコンピュータに発揮させることを特徴とするコマンド送信補助プログラム。 - コンピュータにて読み取り可能な記録媒体であって、
所定のアクセス要求主体から、プロセッサのメモリ空間のうちアクセス対象領域のアドレスを指定するアドレス情報と共に送信される前記メモリ空間のデータを制御するためのコマンドに対して、前記アクセス要求主体を識別するためのID情報を付与する機能と、
前記メモリ空間におけるアドレスとそのアドレスが指定する領域に対してアクセスを許可されるべきアクセス要求主体のID情報とを対応づけたアクセス可否判定テーブルを参照して、前記アクセス要求主体による前記アドレス情報にて指定されたアドレスへのアクセス可否を判定する外部の装置に対し、前記ID情報が付与されたコマンドを送信する機能と、
をコンピュータに発揮させることを特徴とするコマンド送信補助プログラム
を格納する記録媒体。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77582906P | 2006-02-22 | 2006-02-22 | |
US60/775,829 | 2006-02-22 | ||
US11/550,096 | 2006-10-17 | ||
US11/550,096 US7610464B2 (en) | 2006-02-22 | 2006-10-17 | Methods and apparatus for providing independent logical address space and access management |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008533710A Division JP4756562B2 (ja) | 2006-02-22 | 2007-02-21 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181089A true JP2011181089A (ja) | 2011-09-15 |
JP4975175B2 JP4975175B2 (ja) | 2012-07-11 |
Family
ID=37962683
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008533710A Active JP4756562B2 (ja) | 2006-02-22 | 2007-02-21 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
JP2011097640A Active JP5073080B2 (ja) | 2006-02-22 | 2011-04-25 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
JP2011097639A Active JP4975175B2 (ja) | 2006-02-22 | 2011-04-25 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008533710A Active JP4756562B2 (ja) | 2006-02-22 | 2007-02-21 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
JP2011097640A Active JP5073080B2 (ja) | 2006-02-22 | 2011-04-25 | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7610464B2 (ja) |
EP (1) | EP1987434B1 (ja) |
JP (3) | JP4756562B2 (ja) |
AT (1) | ATE509317T1 (ja) |
WO (1) | WO2007097123A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8921244B2 (en) * | 2005-08-22 | 2014-12-30 | The Procter & Gamble Company | Hydroxyl polymer fiber fibrous structures and processes for making same |
US8013804B2 (en) * | 2007-05-30 | 2011-09-06 | Lenovo (Singapore) Pte. Ltd, | System and method for graphics remapping in hypervisor |
JP4766498B2 (ja) | 2008-12-24 | 2011-09-07 | 株式会社ソニー・コンピュータエンタテインメント | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 |
US8560782B2 (en) * | 2009-09-21 | 2013-10-15 | Freescale Semiconductor, Inc. | Method and apparatus for determining access permissions in a partitioned data processing system |
US20110153969A1 (en) * | 2009-12-18 | 2011-06-23 | William Petrick | Device and method to control communications between and access to computer networks, systems or devices |
CN102110072B (zh) * | 2009-12-29 | 2013-06-05 | 中兴通讯股份有限公司 | 一种多处理器完全互访的方法及系统 |
US8537169B1 (en) | 2010-03-01 | 2013-09-17 | Nvidia Corporation | GPU virtual memory model for OpenGL |
GB2478727B (en) | 2010-03-15 | 2013-07-17 | Advanced Risc Mach Ltd | Translation table control |
CN102597972B (zh) | 2010-05-24 | 2016-06-08 | 松下电器(美国)知识产权公司 | 虚拟计算机系统、区域管理方法 |
TWI446351B (zh) * | 2010-05-27 | 2014-07-21 | Wistron Corp | 資料寫入方法與電腦系統 |
US8285920B2 (en) * | 2010-07-09 | 2012-10-09 | Nokia Corporation | Memory device with dynamic controllable physical logical mapping table loading |
US8635385B2 (en) * | 2010-07-16 | 2014-01-21 | Advanced Micro Devices, Inc. | Mechanism to handle peripheral page faults |
US8176218B2 (en) | 2010-08-11 | 2012-05-08 | Lsi Corporation | Apparatus and methods for real-time routing of received commands in a split-path architecture storage controller |
US8261003B2 (en) | 2010-08-11 | 2012-09-04 | Lsi Corporation | Apparatus and methods for managing expanded capacity of virtual volumes in a storage system |
US8255634B2 (en) * | 2010-08-11 | 2012-08-28 | Lsi Corporation | Apparatus and methods for look-ahead virtual volume meta-data processing in a storage controller |
GB2484717B (en) * | 2010-10-21 | 2018-06-13 | Advanced Risc Mach Ltd | Security provision for a subject image displayed in a non-secure domain |
US9229884B2 (en) * | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
US9152587B2 (en) | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
US9442870B2 (en) | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
US8931108B2 (en) * | 2013-02-18 | 2015-01-06 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
US10049216B2 (en) * | 2014-02-06 | 2018-08-14 | Intel Corporation | Media protection policy enforcement for multiple-operating-system environments |
KR102214511B1 (ko) * | 2014-02-17 | 2021-02-09 | 삼성전자 주식회사 | 두 단계로 페이지를 필터링하는 데이터 저장 장치, 이를 포함하는 시스템, 및 상기 데이터 저장 장치의 동작 방법 |
JP6548636B2 (ja) * | 2014-05-16 | 2019-07-24 | ソニーセミコンダクタソリューションズ株式会社 | 情報処理装置、情報処理方法、および電子機器 |
US9372635B2 (en) * | 2014-06-03 | 2016-06-21 | Ati Technologies Ulc | Methods and apparatus for dividing secondary storage |
US9740411B2 (en) * | 2014-09-04 | 2017-08-22 | National Instruments Corporation | Configuring circuitry with memory access constraints for a program |
US9767320B2 (en) | 2015-08-07 | 2017-09-19 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
US10102391B2 (en) | 2015-08-07 | 2018-10-16 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
JP6504984B2 (ja) | 2015-09-28 | 2019-04-24 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
JP2017215802A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社リコー | 制御装置及び制御方法 |
US10970226B2 (en) | 2017-10-06 | 2021-04-06 | Silicon Motion, Inc. | Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device |
JP6992616B2 (ja) * | 2018-03-13 | 2022-01-13 | 日本電気株式会社 | データ転送装置、データ転送方法、プログラム |
JP7003752B2 (ja) * | 2018-03-13 | 2022-01-21 | 日本電気株式会社 | データ転送装置、データ転送方法、プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056783A (ja) * | 1999-08-18 | 2001-02-27 | Nec Software Kobe Ltd | プログラム単位メモリ属性管理方式 |
JP2003099326A (ja) * | 2001-06-29 | 2003-04-04 | Texas Instruments Inc | システム保護マップ |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04160448A (ja) | 1990-10-23 | 1992-06-03 | Fujitsu Ltd | アドレス変換方式 |
US5327121A (en) * | 1990-11-09 | 1994-07-05 | Hewlett-Packard Company | Three line communications method and apparatus |
US5446854A (en) * | 1993-10-20 | 1995-08-29 | Sun Microsystems, Inc. | Virtual memory computer apparatus and address translation mechanism employing hashing scheme and page frame descriptor that support multiple page sizes |
US7149854B2 (en) * | 2001-05-10 | 2006-12-12 | Advanced Micro Devices, Inc. | External locking mechanism for personal computer memory locations |
US20060004983A1 (en) * | 2004-06-30 | 2006-01-05 | Tsao Gary Y | Method, system, and program for managing memory options for devices |
US7822941B2 (en) * | 2006-06-05 | 2010-10-26 | Oracle America, Inc. | Function-based virtual-to-physical address translation |
US7917710B2 (en) * | 2006-06-05 | 2011-03-29 | Oracle America, Inc. | Memory protection in a computer system employing memory virtualization |
-
2006
- 2006-10-17 US US11/550,096 patent/US7610464B2/en active Active
-
2007
- 2007-02-21 EP EP07713493A patent/EP1987434B1/en active Active
- 2007-02-21 WO PCT/JP2007/000111 patent/WO2007097123A1/en active Application Filing
- 2007-02-21 AT AT07713493T patent/ATE509317T1/de not_active IP Right Cessation
- 2007-02-21 JP JP2008533710A patent/JP4756562B2/ja active Active
-
2009
- 2009-09-16 US US12/560,553 patent/US8533426B2/en active Active
-
2011
- 2011-04-25 JP JP2011097640A patent/JP5073080B2/ja active Active
- 2011-04-25 JP JP2011097639A patent/JP4975175B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056783A (ja) * | 1999-08-18 | 2001-02-27 | Nec Software Kobe Ltd | プログラム単位メモリ属性管理方式 |
JP2003099326A (ja) * | 2001-06-29 | 2003-04-04 | Texas Instruments Inc | システム保護マップ |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
Also Published As
Publication number | Publication date |
---|---|
ATE509317T1 (de) | 2011-05-15 |
JP2011204247A (ja) | 2011-10-13 |
US20070208885A1 (en) | 2007-09-06 |
JP4975175B2 (ja) | 2012-07-11 |
US20100211752A1 (en) | 2010-08-19 |
JP2009523269A (ja) | 2009-06-18 |
US7610464B2 (en) | 2009-10-27 |
WO2007097123A1 (en) | 2007-08-30 |
US8533426B2 (en) | 2013-09-10 |
JP5073080B2 (ja) | 2012-11-14 |
EP1987434A1 (en) | 2008-11-05 |
JP4756562B2 (ja) | 2011-08-24 |
EP1987434B1 (en) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975175B2 (ja) | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 | |
JP4766498B2 (ja) | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 | |
JP6707605B2 (ja) | 異なるキャッシュ・コヒーレンス・ドメインの間の情報共有技法 | |
US10365930B2 (en) | Instructions for managing a parallel cache hierarchy | |
JP4941148B2 (ja) | Gpuにおけるページマッピングのための専用機構 | |
US7475190B2 (en) | Direct access of cache lock set data without backing memory | |
WO2013091066A1 (en) | Selective cache for inter-operations in a processor-based environment | |
US11829298B2 (en) | On-demand memory allocation | |
US20120079201A1 (en) | System and method for explicitly managing cache coherence | |
JP7106775B2 (ja) | グラフィックス表面アドレス指定 | |
US9153211B1 (en) | Method and system for tracking accesses to virtual addresses in graphics contexts | |
US11561906B2 (en) | Rinsing cache lines from a common memory page to memory | |
US11321241B2 (en) | Techniques to improve translation lookaside buffer reach by leveraging idle resources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4975175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |