JPS63240657A

JPS63240657A - 記憶保護装置

Info

Publication number: JPS63240657A
Application number: JP62073002A
Authority: JP
Inventors: Kenichi Maeda; 賢一前田; Mitsuo Saito; 光男斎藤; Takeshi Aikawa; 健相川; Mitsuyoshi Okamura; 岡村　光善; Tsukasa Matoba; 司的場
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-28
Filing date: 1987-03-28
Publication date: 1988-10-06
Also published as: KR910002557B1; EP0285309A3; EP0285309A2; KR880011666A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、所定の記憶領域を越えてアクセスされること
により記憶内容が誤って門替えられるのを防止する記憶
保護装置に関する。

（従来の技術）電子計篩機では、例えばモードのようなプログラムの論
即的単位にリング状の実行レベルを割当て、下位レベル
のリングが上位レベルのリングに割当てられた記憶領域
を浸さないように記憶保護を図ることがなされる。例え
ば、Ｐｒｏｌｏｇ言語では、ヒープ、ローカル・スタッ
ク、トレイルなど、複数のスタック領域を用いる場合に
は、それぞれのスタックが異なる領域にまで延び、その
領域を破壊する危険があるため、これを避ける必要があ
る。

そこで、従来、この記憶保護を実現するために、次のよ
うな方法がとられていた。

第１には、ラフ１〜ウエアによってスタック・ポインタ
をチェックする方法であるが、この方法は、プロセッサ
からのアクセスの度にスタック・ポインタの参照を行な
うため、これがオーバーヘッドとなって実行時間の低下
を招くという問題があった。

第２の方法は、仮想記憶における論理アドレスと物理ア
ドレスとの間で記憶管理を司るメモリ・マネジメント・
ユニット（ＭＭＵ）を用いて、記憶領域のコンチクスト
を分ける方法である。しかし、ＭＭＵはオペレーティン
グ・システム（Ｏ８）の管理下にあるため、このような
ＭＭＵによる記憶＃Ａ域の切替え方式であると、Ｏ８の
負担が増ずことにつながり、好ましくないという問題が
あった。

第３の方法として、システム保護ビットや占込み保護ビ
ットを用いる方法もある。しかし、システム保護ビット
を用いると、ユーザからシステムにアクセスするのを不
許可にできても、システムからユーザへのアクセスは不
許可にできないというように、保護が一方向的であると
いう問題があった。また、由込み保護ビットは、山込み
を一様に禁止するもので、記憶領域を分割して干渉を防
ぐという目的には適さない。例えば、ユーザ・モードの
アクセスに対しては、ニー１トモード、ユーザ・データ
及びユーザ・コードの記憶領域に対するアクセスを許可
し、システム・モードの領域は不許可にする。ユーザ・
データのアクセスに対しては、ユーザ・モード及びユー
ザ・データの記ｔｉ！Ｉｖ４域に対するアクセスを許可
し、ユーザ・コード及びシステム・モードの記憶ｆ［の
アクセスを不許可にする。さらに、ユーザ・コードのア
クセスに対しては、ユーザ・モードとユーザ・コードに
対するアクセスを許可し、ユーザ・データ及びシステム
・モードの記憶領域は不許可にするというように、アク
セスの種別によって、アクセスできる記憶領域を適宜変
化させる必要があるが、従来の保護ビットを使用する方
式では、アクセスの種別とアクセスされた領域とから、
アクセスの許可・不許可を設定するという記憶領域相互
の干渉を防止することができなかった。

（発明が解決しようとする問題点）このように、従来の記憶保護方法では、実行スピード低
下、Ｏ８への負担増をＩＢいたり、複数の記憶領域の相
互の干渉を防ぐことができないという問題があった。

従って、この本発明は、実行速度の低下、ｏＳｌ＼の負
担増をｆ＆　＜ことなく、しかも複数の記憶領Ｉｊｌｌ
相互の干渉を防止できる記憶保護装置を提供することを
目的としている。

［発明の構成コ（問題点を解決するための手段）本発明は、プロセッサからのアクセスに応じ、そのアク
セスの種別を示すアクセスヒツトを出力する手段と、前
記プロセッサからのアクセスに応じ、そのアクセスした
メモリの記憶領域の種別を示す保護ビットを出力する手
段と、前記アクセスビットと保護ビットの全ての組合わ
せについてアクセスの許可・不許可を定義したテーブル
と、前記アクセスに応じて出力されるアクセスごツ１へ
と保護ビットと前記テーブルとを参照して前記メ七りに
対する眞記プロセッサからのアクセスの許可又ｔま不許
可を決定するアクセスｔｉｌ＋御手段とを具備したこと
を特徴としている。

（作用）本発明では、アクセスの種別を示すアクセスビットと、
アクセスされた記憶領域の種別を示す保護ビットの全て
の組合わせに対してアクセスの許可・不許可を定義した
テーブルを持っているので、このテーブルを参照するこ
とでアクセスを制陣することができる。即ち、プロセッ
サがメモリにアクセスすると、アクセスビットを出力す
る手段からは、アクセスの種別を示すアクセスビットが
出力される。一方、保護ビットを出力する手段は、プロ
セッサのアクセスした記憶領域の種別を出力する。した
がって、これらアクセスビット及び保護ビットとテーブ
ルとを参照することによって、アクセス制御手段はアク
セスを許可すべきか不許可にすべぎかを判断することが
できる。

（実施例）第１図に本発明の一実施例を示す。

プロセッサ１から出力される論理アドレスとデータ＋、
ｉ、ＭＭＵ２に与えられている。ＭＭＵ２は、プロセッ
サからの論理アドレスを物理アドレスに変換するととも
に１、図示しない二次記憶と主記憶との間のデータのス
ワツピングなど、記憶管理を司る。このＭＭＵ２からの
物理アドレスはメモリ３に与えられている。また、ＭＭ
Ｕ２の論理アドレス中のページ番号は、ページマツプ４
に与えられている。ページマツプ４は、各ページのメモ
リ３上の先頭アドレスと、このページの種別を示す保護
ビットとを記憶したものである。この保護ビットは、比
較手段５に一方の入力として与えられている。また、プ
ロセッサ１からは、アクセスの種別を示ずアクセスビッ
トが上記比較手段５に与えられている。この比較手段５
は、例えば第２図に示すようなテーブルである。即ち、
保護ビット及びアクセスビットは、ここでは２ビツトの
データで構成されており、００はユーザ・モード、０１
はユーザ・データ、１０はユーザ・コード、１１はシス
テム・モードをそれぞれ示している。また、図中○が許
可、×が不許可を示している。この許可、不許可を示す
データはアクセス制御手段６に与えられている。アクセ
ス制御手段Ｇは、比較手段５からの許可・不許可を示す
情報に基づいてプロセッサにバスエラー信号を送出した
り、プロセッサからのアクセス要求をメモリ３に与えた
りする。

第３図はこの装置の動作の流れを模式的に示したもので
ある。

プロセッサ１から出力される論、理アドレスには、その
アクセスの種別を示すアクセスビットが付加されている
。、論理アドレスは、上位ビットがページ番号、下位ビ
ットがページ内アドレスを示してＪ３す、この論理アド
レスで指定されたページ内の１ｈ定されたページ内アド
レスに対してアクセスが行われる。その際のアクセスの
許可・不許可は、次のように決定される。

ページマツプ４には、ページ番号に対する保護ビットが
格納されているので、ＭＭＵ２からページマツプ４にペ
ージ番号を与えれば、対応する保護ヒツトが取出される
。この［！ビットと前記論理アドレスに付加されたアク
セスビットとを比較手段５のテーブルに対応させると、
アクセスの許可・不許可を判定できる。

アクセスの許可・不許可はプロセッサの例外処理で実施
することが望ましい。従って、プロセッサ１に対しては
バス・エラー信号を返すようにする。

なお、本発明は上記実施例に限定されるものではない。

例えば第４図は、Ｐｒｏｌｏｇにおける３ピツＩ・の保
護ビット及びアクセスビットの例を示したもので、この
場合には、０００がユーザ・モード、００１がユーザ・
データ、０１０がユーザ・コード、０１１がユーザ・じ
−ブ、１００がユーザ・ローカル・スタック、１０１が
ユーザ・トレイル、１１０がユーザ・ブツシュダウン・
スタック、１１１がシステム・モードにそれぞれ相当し
ている。

この場合にも、アクセス不許可の条件として面記保護ビ
ットと前記アクセスビットとが入替わったときにどちら
も不許可になる両ビットの組合わせ、特定の保護ビット
については、いかなるアクセスビットに対してもアクセ
スの許可を与える組合わせ、特定の保護ビットについて
は、特定のアクセスビットを除く他のいかなるアクセス
どツ１−に対してもアクセスの許可を与える組合わせを
含んでいる。

このように組合わせの数が多くなると、ざらに本発明の
効果が増す。

また、本発明は、例えば第５図に示すように、プロセッ
サ１とＭＭＵ２との間にキャシュメモリ７を加えた装置
にも適用可能である。この場合には、ＭＭＵ２の保護ビ
ットは、キャッシュメモリ７中のタグ８にコピーするの
が望ましい。また、キャッシュのビットの有無によって
、キャッシュメモリ７及びＭＭＵ２のいずれかの保護ビ
ットをセレクタ９によって選択し、アクセス・ビットと
比較する。

更に、本発明は、上述したように、記憶領域の分Δ１１
方法を固定長のページ方式とせず、可変長のセグメント
とした場合にも適用可能であることは言うまでも無い。

［発明の効果］以上述べたように、本発明によれば、アクセスビットと
保護ビットの参照によってアクセスを制ｍ−するように
しているので、ソフトウェアによる方式よりも実行速度
が速く、ＭＭＵにより制御する方式でないためＯ８に負
担をかけることがなく、しかもテーブルはアクセスヒツ
トと保護ビットの任意の組合わせに対して柔軟に許可・
不許可を設定できるので、分割された記憶領域の相互の
干渉を防止できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る記憶保護装置の構成図
、第２図は同装置における比較手段を構成するテーブル
を示す図、第３図は同装置の動作を説明する為の図、第
４図は本発明の他の実施例のテーブルを示す図、第５図
は本発明の更に他の実施例の構成図である。１・・・プロセッサ、２・・・ＭＭＵ、３・・・メモリ
、４・・・ページマツプ、５・・・比較手段、６・・・
アクセス制御手段、７・・・キャッシュメモリ、８・・
・タグ、９・・・セレクタ。出願人代理人　弁理士　鈴江武彦第１図第２図第４図

Claims

【特許請求の範囲】

（１）プロセッサからのアクセスに応じ、そのアクセス
の種別を示すアクセスビットを出力する手段と、前記プ
ロセッサからのアクセスに応じ、そのアクセスしたメモ
リの記憶領域の種別を示す保護ビットを出力する手段と
、前記アクセスビットと保護ビットの全ての組合わせに
ついてアクセスの許可・不許可を定義したテーブルと、
前記アクセスに応じて出力されるアクセスビットと保護
ビットと前記テーブルとを参照して前記メモリに対する
前記プロセッサからのアクセスの許可又は不許可を決定
するアクセス制御手段とを具備したことを特徴とする記
憶保護装置。
（２）前記テーブルは、アクセス不許可の条件として前
記保護ビットと前記アクセスビットとが入替わったとき
にどちらも不許可になる両ビットの組合わせを少なくと
も１つ含んだことを特徴とする特許請求の範囲第１項記
載の記憶保護装置。
（３）前記テーブルは、特定の保護ビットについては、
いかなるアクセスビットに対してもアクセスの許可を与
えるものであることを特徴とする特許請求の範囲第１項
記載の記憶保護装置。
（４）前記テーブルは、特定の保護ビットについては、
特定のアクセスビットを除く他のいかなるアクセスビッ
トに対してもアクセスの許可を与えるものであることを
特徴とする特許請求の範囲第１項記載の記憶保護装置。