JP3290682B2 - アドレス変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記憶システムにおける
記憶管理装置において論理アドレスから物理アドレスへ
の変換を行なうアドレス変換装置に関するものである。

【０００２】

【従来の技術】従来、仮想記憶を行なう記憶システムで
は、ＭＭＵと呼ばれる記憶管理装置を用いて論理アドレ
スから物理アドレスへの変換を行なうとともに、物理ア
ドレスが指すメモリ領域の保護を行うようにしている。

【０００３】ところで、論理アドレスから物理アドレス
への変換はページ・テーブルと呼ばれる記憶装置上に存
在する対応表を用いて行なわれる。このため、論理アド
レスから物理アドレスへの変換は、表を引くアドレスを
計算する処理と、表から記憶管理装置へエントリを持っ
てくる処理と、エントリの情報から物理アドレスを導出
する処理が必要となり、１回毎のアドレス変換に長時間
を要していた。そして、このアドレス変換の時間は、メ
モリアクセス時間に加算されることから、メモリアクセ
スに長時間を要する原因となっていた。

【０００４】これを解決するために、変換結果格納装置
（ＴＬＢ: Table Look-aside Buffer ）を用いる方法が
一般に知られている。図９は、従来のアドレス変換装置
を示すもので、論理アドレス割り当て手段９１、連想記
憶装置９２、ページ・テーブル・アクセス手段９３によ
り構成されている。

【０００５】この場合、データ処理装置９４より論理ア
ドレスが論理アドレス割り当て手段９１に与えられる
と、この論理アドレス割り当て手段９１よりプログラム
間で一意な論理アドレス９１１が出力される。すると、
連想記憶装置９２では、データ処理装置９４からのアク
セス権利情報であるアクセスモード９４１、ユーザ識別
信号９４２を考慮してあらかじめ記憶され論理アドレス
と物理アドレスの対応から物理アドレス９２１を生成し
て出力する。ここで、対応する論理アドレスが連想記憶
中にない場合は、ＴＬＢビット信号９２２がページ・テ
ーブル・アクセス手段９３に与えられ、論理アドレスに
対する物理アドレス９３３をページ・テーブルから引き
出し出力するとともに、これら論理アドレスと物理アド
レスの対を新しいエントリとして新エントリ設定信号９
３１とともに連想記憶装置９２に送り記憶させる。ま
た、不正なアクセスが行なわれている場合は不正アクセ
ス通知信号９３２をデータ処理装置９４に通知する。

【０００６】このようなＴＬＢによれば、論理アドレス
と物理アドレスの対応が変化しない場合に有効である。
ところが、仮に、コンテクスト切替えなどによりアドレ
ス空間が切り替わり論理アドレスが変化したような場合
には、ＴＬＢ内の全内容を無効にしなければならない。
この場合、ＴＬＢでのミスの確率が高くなり、新たに発
行される論理アドレスは、ページ・テーブル・アクセス
手段９３を介するアドレス変換処理を行なわなければな
らず、アクセス時間を増加させるという問題点があっ
た。

【０００７】一方、最近、計算機間ネットワークや並列
計算機の発達により、複数のプログラムが密接に協調し
ながら動作することが多くなり、これを効率良く実行す
るためプログラム間でアドレス空間を共有することが必
要になってきた。

【０００８】ところが、このようにプログラム間でのア
ドレス空間の共有を行なうと、同じ論理アドレスである
ページが異なるアクセス権利を有する状態が生じるよう
になる。例えば、同じ論理アドレスをアクセスする場合
でも、複数のコンテクストからアクセスされる場合は、
アクセスする者の持つ識別番号や、アクセスする者の持
つ権利の強度や、アクセスする者のアクセス方法によっ
てアクセス可能か不可能かを判定しなければならない。

【０００９】これを従来のアドレス変換装置で行なう
と、コンテクストが切り替わるとアクセス権利が変化す
るから、同じ論理アドレスを持つＴＬＢのエントリが無
効化されてしまい、新たに発行される論理アドレスのた
めにページ・テーブルを介するアドレス変換処理を行な
わなければならなくなり、アクセス時間を増加させると
いう問題点があった。

【００１０】

【発明が解決しようとする課題】このように従来のアド
レス変換装置では、アドレス空間が切り替わるとＴＬＢ
でのミス率が増加しメモリアクセス時間を増加させ、ま
た、アクセス権利だけが切り替わる場合でも対応するＴ
ＬＢのエントリ全体が無効化され、メモリアクセス時間
を増加させるという問題点があった。

【００１１】本発明は、上記事情に鑑みなされたもの
で、アドレス空間が切り替わってもＴＬＢの不必要な無
効化を行なうことがなくアドレス変換処理の時間短縮を
可能にしたアドレス変換装置を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】本発明（請求項１）は、
論理アドレスから物理アドレスへのアドレス変換を行う
アドレス変換装置において、論理空間内の情報を一意に
指示する論理アドレスを割り当てる論理アドレス割り当
て手段と、対応付けられた論理アドレスおよび物理アド
レスを複数組記憶し、前記論理アドレス割り当て手段に
より与えられる論理アドレスと組になっている物理アド
レスを出力するとともに物理アドレスが確定したか否か
を示す肯定または否定の出力確定信号を出力する第一の
記憶手段と、対応付けられた論理アドレスおよびアクセ
ス権利情報を複数組記憶し、前記論理アドレス割り当て
手段により与えられる論理アドレスと他より与えられる
アクセス権利情報とを含む組が記憶されているか否かを
示す肯定または否定のエントリ有効信号を出力する第二
の記憶手段とを具備し、前記第一の記憶手段の出力確定
信号および前記第二の記憶手段のエントリ有効信号の双
方が肯定である場合に前記第一の記憶手段の物理アドレ
スを出力することを特徴とする。本発明（請求項２）
は、論理アドレスから物理アドレスへのアドレス変換を
行うアドレス変換装置において、論理空間内の情報を一
意に指示する論理アドレスを割り当てる論理アドレス割
り当て手段と、物理アドレスを複数記憶し、入力される
エントリ番号に対応する物理アドレスを出力するととも
に物理アドレスが確定したか否かを示す肯定または否定
の出力確定信号を出力する第一の記憶手段と、対応付け
られた論理アドレスおよびアクセス権利情報ならびに前
記第一の記憶手段のエントリ番号を複数組記憶し、前記
論理アドレス割り当て手段により与えられる論理アドレ
スと他より与えられるアクセス権利情報とを含む組が記
憶されているか否かを示す肯定または否定のエントリ有
効信号を出力するとともに該論理アドレスおよび該アク
セス権利情報に対応する前記第一の記憶手段のエントリ
番号を出力する第二の記憶手段とを具備し、前記第一の
記憶手段の出力確定信号および前記第二の記憶手段のエ
ントリ有効信号の双方が肯定である場合に前記第一の記
憶手段の物理アドレスを出力することを特徴とする。

【００１３】好ましくは、前記出力確定信号または前記
エントリ有効信号の少なくとも一方が否定である場合に
ページ・テーブルにアクセスするページ・テーブルアク
セス手段を更に具備するようにしてもよい。好ましく
は、前記論理アドレスは、前記論理空間を複数に分割し
てなる個々の空間を識別する空間番号と、この番号で指
示される空間内の情報を一意に指示する空間内論理アド
レスとを連結してなるものであるようにしてもよい。好
ましくは、前記第二の記憶手段に記憶されるアクセス権
利情報は、アクセスするユーザを識別するユーザ識別番
号およびアクセスの内容を示すアクセスモードを含むも
のであるようにしてもよい。好ましくは、前記第二の記
憶手段は、対応する保護レベルをも組にして記憶し、与
えられた前記論理アドレスおよびアクセス権利情報に対
応して記憶されている保護レベルが所定の条件を満足し
ない場合には否定のエントリ有効信号を出力するように
してもよい。

【００１４】

【作用】本発明では、論理空間内の情報を一意に指示す
る論理アドレスを割り当てる論理アドレス割り当て手段
により論理アドレスが生成され、第二の記憶手段ではア
クセス権利の正当性の判定が行われ、第一の記憶手段で
は論理アドレスから物理アドレスへの変換が行われる。
出力確定信号とエントリ有効信号の両方が肯定の場合に
ページ・テーブルを使わずにアドレス変換を済ませるこ
とができる。それ以外の場合にはページ・テーブルを使
ってアドレス変換を行うことになる。一般に、論理アド
レスは、アドレス空間が異なると同じ論理アドレスが異
なる内容を指し示すようになるから、アドレス空間切替
え時には論理アドレスと物理アドレスの対応を無効にし
なければならないが、本発明では、論理アドレス割り当
て手段により、一つの論理アドレスが一つの内容しか指
し示さないから、アドレス空間切替え時に論理アドレス
と物理アドレスの対応を保持する第１の記憶手段の内容
を無効にする必要がなくなる。また、あるアドレス空間
に属する論理アドレスは、他のアドレス空間と内容を共
有する場合を除いて、他のアドレス空間からアクセスさ
れることを禁止しなければならないが、本発明では、ア
ドレス空間識別子とそれに属する論理アドレスの一部を
保持する第二の記憶手段によって、第一の記憶手段に登
録されている論理アドレスが使用可能であることが判断
できる。

【００１５】本発明によれば、論理アドレス割り当て手
段により、一つの論理アドレスが一つの内容しか指し示
さないから、アドレス空間切替え時に論理アドレスと物
理アドレスの対応を保持する第一の記憶手段の内容を無
効にする必要がなくなるので、仮に、二つのアドレス空
間を切替えながら処理が進むような場合、再び元のアド
レス空間に戻った時に第一の記憶手段中に該アドレス空
間に属するアドレス変換結果が残存している可能性が高
く、残存していた該アドレス変換結果はページテーブル
を介する変換を行わずに用いることができるから、アド
レス変換結果を無効化する方法に比べてアクセス時間を
短縮することができる。また、アドレス空間識別子とそ
れに属する論理アドレスの一部を保持する第二の記憶手
段によって、第一の記憶手段に登録されている論理アド
レスが現在実行中のアドレス空間から使用可能であるこ
とを判定するから、第一の記憶手段中のアドレス変換結
果を無効化しなくても不正なアクセスが生じないことを
保証することが出来る。これは二つのアドレス空間を切
替えながら処理が進み、かつ、二つのアドレス空間間で
論理アドレスの一部を共有している場合、共有される論
理アドレスは空間切替え時に徒に無効化されないから、
第一の記憶手段中に登録されている該論理アドレスのア
ドレス変換結果を用いることにより、アドレス変換結果
を無効化する方法に比べてアクセス時間を短縮すること
ができる。また、本発明によれば、第一の記憶手段が与
えられた論理アドレスに対する物理アドレスを保持して
いない場合と、第二の記憶手段が与えられた論理アドレ
スに対するアクセス制御情報を保持していない場合とを
区別することができるから、どちらかの情報が保持され
ていない場合は、必要な情報だけを獲得する操作を行う
だけで良い。これは二つのアドレス空間を切替えながら
処理が進み、かつ、該二つのアドレス空間間で論理アド
レスの一部を共有している場合、共有される論理アドレ
スは空間切替え時に無効化されず、第二の記憶手段のア
クセス制御情報だけを入れ換えてメモりアクセスするこ
とができるから、アドレス変換結果を無効化する方法に
比べてアクセス時間を短縮することができる。

【００１６】

【実施例】以下、本発明の一実施例を図面に従い説明す
る。

【００１７】なお、同実施例では、アクセス権利情報と
してユーザ識別番号とアクセスモードを含む場合を例に
とって説明するが、本発明はこれに限定されるものでは
なく、正当なアクセスが行なわれていることを規定でき
る情報であればどのような情報もアクセス権利情報とし
て用いることが可能である。

【００１８】図１は同実施例にに係わるアドレス変換装
置の概略構成を示すものである。この場合、アドレス変
換装置は、論理アドレス割り当て手段１１、第一連想記
憶装置１２、第二連想記憶装置１３、ページ・テーブル
・アクセス手段１４から構成される。

【００１９】論理アドレス割り当て手段１１は、プログ
ラム間で共有される論理空間内の情報を一意に指示する
論理アドレスを出力するものであり、データ処理装置１
５から出力される空間内論理アドレスと論理空間を識別
する論理空間番号からプログラム間で一意な論理アドレ
ス１１１を出力するようにしている。

【００２０】第一連想記憶装置１２は、論理アドレスと
物理アドレスの対応を記憶する連想記憶であり、論理ア
ドレス割り当て手段１１から出力される論理アドレスか
ら物理アドレス１２１を生成し出力するようにしてい
る。ここで、論理アドレスに対応する物理アドレスが出
力できる場合は、出力確定信号１２２を肯定で出力し、
また、データ処理装置１５から出力される論理アドレス
が連想記憶中に無い場合または連想記憶中の論理アドレ
スに対する確定フラグが不確定状態である場合には、出
力確定信号１２２を否定で出力する。

【００２１】第二連想記憶装置１３は、アドレス空間番
号と論理アドレスとアクセス権利情報を記憶する連想記
憶であり、論理アドレス割り当て手段１１から出力され
る論理アドレスとデータ処理装置１５より与えられるア
クセスモード１５１、ユーザ識別信号１５２からエント
リ有効信号１３１を生成し、出力するようにしている。
また、第二連想記憶装置１３は、そのエントリが論理ア
ドレス割り当て手段１１から与えられる論理アドレスと
データ処理装置１５から出力される現在のユーザ識別番
号１５２とアクセスモード１５１に一致する場合は、エ
ントリ有効信号１３１を肯定で出力し、エントリが論理
アドレス割り当て手段１１からの論理アドレスとユーザ
識別番号１５２とアクセスモード１５１に一致するもの
が無い場合、または一致するエントリの確定フラグが不
確定状態である場合には、エントリ有効信号１３１を否
定で出力するようにしている。ここでアクセスモード１
５１は、現在行なわれているメモリ・アクセスが命令フ
ェッチであるかデータ・リードであるかデータ・ライト
であるかを示すものである。

【００２２】ページ・テーブル・アクセス手段１４は、
第一連想記憶装置１２中に論理アドレスに対応する物理
アドレスが存在しない場合、または第二連想記憶装置１
３中に論理アドレスとユーザ識別番号とアクセスモード
が一致するエントリが存在しない場合にそれぞれメモリ
中のページ・テーブルから物理アドレスまたはアクセス
権利情報を読み出してアドレス変換を行なうようにして
いる。この場合、ページ・テーブル・アクセス手段１４
では、論理アドレスに対して出力確定信号１２２が否定
である場合、ページ・テーブルから与えられた論理アド
レスに対する物理アドレスとアクセス権利情報を読み出
し、現在のアクセス状況とアクセス権利情報を比較し
て、正しいアクセスが行なわれている場合は物理アドレ
ス１４０を図示しないメモリ装置に対して出力するとと
もに、論理アドレスと物理アドレスの対を新エントリ設
定信号１４１とともに第一連想記憶装置１２に送り記憶
させ、また、不正なアクセスが行なわれている場合は不
正アクセス通知信号１４３をデータ処理装置１５に通知
するようにしている。また、論理アドレスに対する物理
アドレスが存在しない場合は、その旨をデータ処理装置
１５に通知し、ページ・フォールト処理を起動する。

【００２３】さらに、ページ・テーブル・アクセス手段
１４は、エントリ有効信号が否定である場合、ページ・
テーブルから与えられた論理アドレスに対するアクセス
権利情報を読み出し、正しいアクセスが行なわれている
場合は物理アドレス１４０を図示しないメモリ装置に対
して出力することを促すとともに、論理アドレスとアク
セス権利情報を新エントリ設定信号１４２とともに第二
連想記憶装置１３に送り記憶させ、また、不正なアクセ
スが行なわれている場合は不正アクセス通知信号１４３
をデータ処理装置１５に通知するようにしている。

【００２４】なお、このようなページ・テーブル・アク
セス手段１４での処理は、出力確定信号１１２およびエ
ントリ有効信号１３１を割り込み信号としてデータ処理
装置１５が起動する割り込み処理プログラムまたは本ア
ドレス変換装置自身が持つシーケンサで実行される。次
に、以上のように構成した実施例の動作を図２に示すフ
ローチャートに従い説明する。

【００２５】いま、メモリ・アクセスを行う場合、デー
タ処理装置１５からアクセスモード１５１、ユーザ識別
番号１５２および論理アドレス１５３が出力される（ス
テップＳ２１）。

【００２６】そして、データ処理装置１５が出力した論
理アドレス１５１は、論理アドレス割り当て手段１１に
入力され、プログラム間で一意な論理アドレス１１１と
して出力される。

【００２７】プログラム間で一意な論理アドレスは、第
一連想記憶装置１２と第二連想記憶装置１３に入力さ
れ、また、データ処理装置より出力されたユーザ識別番
号１５２とアクセスモード１５３は、第二連想記憶装置
１３に入力される。

【００２８】この状態で第一連想記憶装置１２および第
二連想記憶装置１３で論理アドレスから物理アドレスを
生成するための処理と論理アドレスの正当性のチェック
処理が実行される（ステップＳ２２、ステップＳ２
３）。

【００２９】第一連想記憶装置１２では、与えられた論
理アドレス１１１に対応する物理アドレスが格納されて
いる場合は、物理アドレス１２１を出力するとともに出
力確定信号１２２を肯定にする。もし物理アドレスが格
納されていない場合は、出力確定信号１２２を否定にす
る（ステップＳ２３１、ステップＳ２４、ステップＳ２
５）。

【００３０】一方、第二連想記憶装置では、与えられた
論理アドレス１１１とユーザ識別番号１５２に対応する
アクセスモードが格納されており、与えられたアクセス
モード１５１が格納されているアクセスモードに含まれ
る場合は、エントリ有効信号１３１を肯定し、また、与
えられた論理アドレス１１１とユーザ識別番号１５２に
対応するエントリが格納されていないか、または与えら
れたアクセスモード１５１が格納されているアクセスモ
ードに含まれない場合は、エントリ有効信号１３１を否
定にする（ステップＳ２６）。

【００３１】この状態から、ページ・テーブル・アクセ
ス手段１４では、出力確定信号１２２が否定である場
合、ページ・テーブルから与えられた論理アドレスに対
する物理アドレスを読み出し、ここで物理アドレスが得
られると、アクセス権利情報を読み出し、現在のアクセ
ス状況とアクセス権利情報を比較し、正しいアクセスが
行なわれている場合は、物理アドレス１４０を図示しな
いメモリ装置に対して出力するようになる（ステップＳ
２７、ステップＳ２８、ステップＳ２６、ステップＳ２
９）。この場合、論理アドレスと物理アドレスの対を新
エントリ設定信号１４１とともに第一連想記憶装置１２
に送り込み記憶させる。

【００３２】また、ステップＳ２８の処理で論理アドレ
スに対する物理アドレスが存在しない場合は、その旨を
データ処理装置１５に通知し、ページ・フォールト処理
を起動する（ステップＳ３０）。

【００３３】一方、ページ・テーブル・アクセス手段１
４では、エントリ有効信号が否定である場合、ページ・
テーブルから与えられる論理アドレスに対するアクセス
権利情報を読み出し、正しいアクセスが行なわれている
場合は物理アドレス１４０を図示しないメモリ装置に対
して出力する（ステップＳ２６、ステップＳ３１、ステ
ップＳ３３）。この場合、論理アドレスとアクセス権利
情報を新エントリ設定信号１４２とともに第二連想記憶
装置１３に送り込み記憶させる。一方、不正なアクセス
が行なわれている場合は、不正アクセス通知信号１４３
をデータ処理装置１５に通知するようになる（ステップ
Ｓ３４）。

【００３４】次に、図３は、本発明のアドレス変換装置
の他の実施例を示すものである。この場合、論理アドレ
ス割り当て手段３１が出力する論理アドレス３１１は、
第二連想記憶装置３３のみに入力されるようになってい
る。

【００３５】ここで、第二連想記憶装置３３は、論理ア
ドレス割り当て手段３１からの論理アドレス３１１とユ
ーザ識別番号１５２に対応するアクセスモードと第一連
想記憶装置３２のエントリ番号が格納されており、与え
られたアクセスモードが格納されているアクセスモード
に含まれる場合は、エントリ有効信号３３１を肯定にし
て第一連想記憶装置のエントリ番号３３２を出力する。
また、与えられた論理アドレス３１１とユーザ識別番号
１５２に対応するエントリが格納されていないか、また
は与えられたアクセスモードが格納されているアクセス
モードに含まれない場合は、エントリ有効信号３３１を
否定にする。

【００３６】また、第一連想記憶装置３２は、物理アド
レスを格納しており、入力されたエントリ番号３３２に
対応するエントリが有効である場合は、物理アドレス３
２１を出力して出力確定信号３２２を肯定にし、入力さ
れたエントリ番号３３２に対応するエントリが無効であ
る場合は、出力確定信号３２２を否定にする。この実施
例の場合、第一連想記憶装置３２は連想記憶装置である
必要はなく、エントリ番号３３２によってアドレス可能
なメモリ装置であれば良い。

【００３７】ページ・テーブル・アクセス手段３４は、
出力確定信号３２２とエントリ有効信号３３１が入力さ
れ、いずれかが否定の場合はメモリ上のページ・テーブ
ルをアクセスし、正しいアクセス権利でアクセスが行な
われていることを確認して与えられた論理アドレスに対
する物理アドレス３４１をメモリ装置へ出力するか、不
正アクセスが行なわれた旨を示す不正アクセス通知信号
３４２をデータ処理装置へ通知するようになる。この実
施例の場合、第一連想記憶装置３２のエントリを更新す
る場合は、そのエントリ番号を保持する第二連想記憶装
置３３のエントリを無効化するようになる。

【００３８】図４は、第二連想記憶装置の他の実施例を
示している。この場合、第二連想記憶装置４１は、アク
セス保護情報としてユーザ識別番号とアクセスモードと
リング保護レベルを保持している。

【００３９】かかる第二連想記憶装置４１では、入力さ
れた論理アドレス１１１とユーザ識別番号１５２に対応
するエントリの記憶内容について、入力されたアクセス
モード１５１が、格納されているアクセスモードに含ま
れ、かつ現在のリングレベル４２が格納されているリン
グレベル４１１より強い場合は、エントリ有効信号４１
３を肯定にする。与えられた論理アドレス１１１とユー
ザ識別番号１５２に対応するエントリが格納されていな
いか、または与えられたアクセスモード１５１が格納さ
れているアクセスモードに含まれないか、または現在の
リングレベル４２が、格納されているリングレベル４１
１より弱い場合は、エントリ有効信号４１３を否定にす
る。この場合、現在のリングレベル４２は、メモリ・ア
クセス時にデータ処理装置から与えられるか、または予
めアドレス変換装置のリングレベル格納レジスタに設定
されている値が用いられ、この値が比較器４３で比較さ
れるようになる。

【００４０】図５（ａ）（ｂ）は、論理アドレス割り当
て手段１１の一構成例を示している。この場合、論理ア
ドレス割り当て手段１１には、多重仮想記憶方式が用い
られ、データ処理装置１５より８ビットの空間番号１５
３１と３２ビットの空間内論理アドレス１５３２が与え
られると、これらを連結装置１１０で連結して４０ビッ
トのプログラム間で一意の論理アドレス１１１として出
力するようにしている。この場合の論理アドレス空間
は、同図（ｂ）に示すように表すことができる。

【００４１】図６（ａ）（ｂ）は、論理アドレス割り当
て手段１１の別の構成例を示している。この場合、デー
タ処理装置から全アドレス空間で共通となっている４０
ビットの論理アドレスが与えられる。この場合、空間毎
にアクセス可能区域とアクセス不可能区域を設けること
により、論理アドレスに対応してアクセス権利情報が設
定される。この場合の論理アドレス空間は、同図（ｂ）
に示すように表すことができ、例えば、論理アドレスa
は、ユーザ識別番号１と２からアクセス可能であるが、
３からはアクセス不可能であるという設定ができる。こ
のような構成例では、論理アドレス割り当て手段１１
は、データ処理装置から入力される論理アドレスをその
まま出力するようになる。

【００４２】図７は、本発明のアドレス変換装置に用い
られるアドレス空間情報を記憶するページ・テーブルの
一構成例を示している。この場合、アドレス空間毎に異
なる複数の空間ページ・テーブル７１からなっている。

【００４３】そして、プログラム間で一意な論理アドレ
ス７２の上位ビットは、各空間ページ・テーブル７１毎
に設けられるベースポンイタ７３を介して各空間ページ
・テーブル７１を識別する空間番号７２１、中位ビット
は、ページ・テーブルから一つのエントリを選び出すた
めのインデクス７２２、下位ビットは、ページ内でのデ
ータの位置を示すページ内オフセット７２３としてい
る。また、各空間のページ・テーブル７１のエントリ
は、valid ビット７１１、アクセス可能ユーザ識別番号
７１２、アクセス可能モード７１３、制御用ビット７１
４、物理ページ番号７１５から構成される。

【００４４】valid ビット７１１は、エントリの内容が
有効であるか否かを示し、アクセス可能ユーザ識別番号
７１２は、このエントリをアクセスしても良いユーザの
識別番号を保持する。この項目は、このエントリをアク
セスしても良いユーザが複数いる場合は複数個あっても
良いし、リスト構造をとっても良い。また、このエント
リをアクセスしても良いユーザの識別番号を空間番号と
同一であると規定し、この項目を省略することも可能で
ある。アクセス可能モード７１３は、このエントリをア
クセスする方法を示しており、データとして読み出し可
能であるか、データとして書き込み可能であるか、命令
として実行可能であるかという情報を保持する。制御用
ビット７１４は、アドレス変換装置およびキャッシュの
制御を行なうための情報を保持する。この項目には、物
理アドレスが有効であるか否か、物理ページへの書き込
みが行なわれているかいないか、キャッシュをするかし
ないか、キャッシュをどのようなモードで使うかという
情報が含まれている。物理ページ番号７１５は、物理ペ
ージ・アドレスの上位ビットにあたり、これとページ内
オフセット７２３とを連結器７４で連結し物理アドレス
７５を生成するようにしている。

【００４５】次に、図８は、このようなページ・テーブ
ルの他の構成例を示している。この場合、ページ・テー
ブルはグローバルページ・テーブル８１からなり、シス
テム全体で一つ設けられている。

【００４６】そして、プログラム間で一意な論理アドレ
ス８２の上位ビットは、ページ・テーブルから一つのエ
ントリを選び出すためのインデクス８２１、下位ビット
は、ページ内でのデータの位置を示すページ内オフセッ
ト８２２としている。また、空間のページ・テーブル８
１のエントリは、valid ビット８１１、アクセス可能ユ
ーザ・リスト８１２、アクセス可能モード、制御用ビッ
ト８１３、物理ページ番号８１４から構成される。この
例の場合、論理アドレス８２を共有するユーザが複数に
なるから、物理アドレスのページ毎に、このページにア
クセス可能なユーザ識別番号のリスト８３が接続されて
いる。その他は、図７で述べたものと同一部分には同符
号を付して示している。

【００４７】なお、本発明は、上述した実施例に限定さ
れるものではない。前述のように、アクセス権利情報
は、正当なアクセスが行なわれていることを規定できる
情報であれば、ユーザ識別番号やアクセスモードだけで
なく、どのような情報もアクセス権利情報として用いる
ことが可能である。また、上実施例では、空間番号を8
ビット、空間内論理アドレスを32 ビット、ページの大
きさを4K バイトとしたが、これらの大きさはこれに限
定されるものではなく、どのような大きさを用いても良
い。

【００４８】

【発明の効果】本発明によれば、保持しているアドレス
変換結果を不必要に無効化しなくても良くなるので、ア
ドレス変換処理の時間を短縮することができる。

【００４９】

【００５０】

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成を示す図。

【図２】図１に示す実施例の動作を説明するための図。

【図３】本発明の他の実施例の概略構成を示す図。

【図４】図１に示す実施例に用いられる第二連想記憶装
置の他の例の概略構成を示す図。

【図５】図１に示す実施例に用いられる論理アドレス割
り当て手段の一例の該略構成を示す図。

【図６】図１に示す実施例に用いられる論理アドレス割
り当て手段の他の例の概略構成を示す図。

【図７】図１に示す実施例に用いられるアドレス空間情
報を記憶するページ・テーブルの一例の該略構成を示す
図。

【図８】図１に示す実施例に用いられるアドレス空間情
報を記憶するページ・テーブルの他の例の概略構成を示
す図。

【図９】従来のアドレス変換装置の概略構成を示す図。

【符号の説明】

１１、３１…論理アドレス割り当て手段、１２、３２…
第一連想記憶装置、１３、３３…第二連想記憶装置、１
４、３４…ページ・テーブル・アクセス手段、１５…デ
ータ処理装置、１１１、３１１…論理アドレス、１２
１、３２１…物理アドレス、１２２、３２２…出力確定
信号、１３１、３３１…エントリ有効信号、１４０、３
４１…物理アドレス、１４１、１４２…新エントリ設定
信号、１４３、３４２…不正アクセス通知信号、１５１
…アクセスモード、１５２…ユーザ識別番号、１５３…
論理アドレス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 光男 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 平５−53917（ＪＰ，Ａ) 特開 昭61−156347（ＪＰ，Ａ) 特開 昭64−78343（ＪＰ，Ａ) 特開 昭64−73434（ＪＰ，Ａ) 特開 昭54−34723（ＪＰ，Ａ) 特開 平３−211643（ＪＰ，Ａ) 特開 平３−139746（ＪＰ，Ａ) 特開 昭64−73437（ＪＰ，Ａ) 特開 昭64−41046（ＪＰ，Ａ) 特開 昭62−260279（ＪＰ，Ａ) 特開 昭60−230249（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/10 G06F 12/14

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】論理アドレスから物理アドレスへのアドレ
   ス変換を行うアドレス変換装置において、 論理空間内の情報を一意に指示する論 理アドレスを割り
   当てる論理アドレス割り当て手段と、 対応付けられた論 理アドレスおよび物理アドレスを複数
   組記憶し、前記論理アドレス割り当て手段により与えら
   れる論理アドレスと組になっている物理アドレスを出力
   するとともに物理アドレスが確定したか否かを示す肯定
   または否定の出力確定信号を出力する第一の記憶手段
   と、 対応付けられた論 理アドレスおよびアクセス権利情報を
   複数組記憶し、前記論理アドレス割り当て手段により与
   えられる論理アドレスと他より与えられるアクセス権利
   情報とを含む組が記憶されているか否かを示す肯定また
   は否定のエントリ有効信号を出力する第二の記憶手段と
   を具備し、 前記第一の記憶手段の出力確定信号および前記第二の記
   憶手段のエントリ有効信号の双方が肯定である場合に前
   記第一の記憶手段の物理アドレスを出力することを特徴
   とするアドレス変換装置。
2. 【請求項２】論理アドレスから物理アドレスへのアドレ
   ス変換を行うアドレス変換装置において、 論理空間内の情報を一意に指示する論 理アドレスを割り
   当てる論理アドレス割り当て手段と、 物理アドレスを複数記憶し、入力されるエントリ番号に
   対応する物理アドレスを出力するとともに物理アドレス
   が確定したか否かを示す肯定または否定の出力確定信号
   を出力する第一の記憶手段と、 対応付けられた論 理アドレスおよびアクセス権利情報な
   らびに前記第一の記憶手段のエントリ番号を複数組記憶
   し、前記論理アドレス割り当て手段により与えられる論
   理アドレスと他より与えられるアクセス権利情報とを含
   む組が記憶されているか否かを示す肯定または否定のエ
   ントリ有効信号を出力するとともに該論 理アドレスおよ
   び該アクセス権利情報に対応する前記第一の記憶手段の
   エントリ番号を出力する第二の記憶手段とを具備し、 前記第一の記憶手段の出力確定信号および前記第二の記
   憶手段のエントリ有効信号の双方が肯定である場合に前
   記第一の記憶手段の物理アドレスを出力することを特徴
   とするアドレス変換装置。
3. 【請求項３】前記出力確定信号または前記エントリ有効
   信号の少なくとも一方が否定である場合にページ・テー
   ブルにアクセスするページ・テーブルアクセス手段を更
   に具備したことを特徴とする請求項１または２に記載の
   アドレス変換装置。
4. 【請求項４】前記論理アドレスは、前記論理空間を複数
   に分割してなる個々の空間を識別する空間番号と、この
   番号で指示される空間内の情報を一意に指示する空間内
   論理アドレスとを連結してなるものであることを特徴と
   する請求項１または２に記載のアドレス変換装置。
5. 【請求項５】前記第二の記憶手段に記憶されるアクセス
   権利情報は、アクセスするユーザを識別するユーザ識別
   番号およびアクセスの内容を示すアクセスモードを含む
   ものであることを特徴とする請求項１または２に記載の
   アドレス変換装置。
6. 【請求項６】前記第二の記憶手段は、対応する保護レベ
   ルをも組にして記憶し、与えられた前記論理アドレスお
   よびアクセス権利情報に対応して記憶されている保護レ
   ベルが所定の条件を満足しない場合には否定のエントリ
   有効信号を出力することを特徴とする請求項１または２
   に記載のアドレス変換装置。