JP2001053505A

JP2001053505A - 非可逆回路素子、複合電子部品及び通信機装置

Info

Publication number: JP2001053505A
Application number: JP11226459A
Authority: JP
Inventors: Takekazu Okada; 剛和岡田; Shinichiro Ichiguchi; 真一郎市口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-08-10
Filing date: 1999-08-10
Publication date: 2001-02-23
Anticipated expiration: 2019-08-10
Also published as: CN1283944A; JP3384364B2; EP1076374A2; KR20010030061A; US6597252B1; CN1136751C; EP1076374A3; KR100379059B1

Abstract

(57)【要約】【課題】特性が良好で、小型化、低価格化に貢献できる
非可逆回路素子、複合電子部品及び通信機装置を提供す
る。【解決手段】中心電極２とポートＰ１の間に整合用容量
Ｃ１が直列に接続され、中心電極３，４に整合用容量Ｃ
２，Ｃ３がそれぞれ並列に接続されそれぞれの接続部を
ポートＰ２，Ｐ３としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、複合電子部品
及び通信機装置に関する。

【０００２】

【従来の技術】最近の１／４πＱＰＳＫやＣＤＭＡ等の
帯域利用効率の高いデジタル変調方式を採用した携帯電
話機等の通信機器においては、線形電力増幅器が送信電
力増幅器として使用されている。そして、電力消費量を
低減して長い連続通話時間を達成するために線形電力増
幅器の高効率化が図られている。ところで、高効率の線
形増幅器は負荷インピーダンスの変化の影響を受け易い
特性を有している。即ち、増幅器の高効率は負荷インピ
ーダンスが望ましい値で一定の場合にのみ発揮される。
例えば、アンテナのように入力インピーダンスの変化が
大きい負荷を線形増幅器に直接接続すると、増幅器の効
率の低下や入出力の線形特性の劣化がおこり、その結
果、増幅器での電力消費量が増加し通信可能時間が短く
なったり、また、送信波に歪みが生じ隣接チャンネルに
妨害波を発生する場合がある。

【０００３】このような問題を解消するために、図８に
示すように線形電力増幅器２０とアンテナとの間に集中
定数型のアイソレータ３０を挿入する場合がある。線形
電力増幅器２０は、入力整合回路２１、一段目増幅素子
２２、段間整合回路２３、２段目増幅素子２４、出力整
合回路２５を接続した構成となっている。アイソレータ
３０は、図９の等価回路に示すように、３つの中心導体
３１，３２，３３を互いに交差させて配置し、該交差部
分にフェライト３４を配置するとともに、直流磁界ＨDC
を印加しするように構成されており、各中心導体３１〜
３３には整合用コンデンサＣ１，Ｃ２，Ｃ３が並列に接
続され、中心導体３３のポートＰ３に終端抵抗Ｒが接続
されている。なお、各中心導体３１〜３３は等価的にイ
ンダクタンスＬとして作用する。このようなアイソレー
タは、負荷インピーダンスの変化にかかわらず入力イン
ピーダンスが安定であることから、負荷からの反射を吸
収してインピーダンス整合を安定にする機能を有してい
る。これにより線形電力増幅器２０の効率の低下、ある
いは入出力線形性の劣化を防止している。線形電力増幅
器２０の入力及び出力の特性インピーダンスは５０Ωで
設計するのが一般的であり、アイソレータ３０において
も入力インピーダンスは一般的に５０Ωに設定されてお
り、これは高周波部品における標準値となっている。

【０００４】一方、携帯電話は、小型、軽量化に伴って
電池の低電圧化が進み、その出力電圧は３〜４Ｖ程度に
まで低下してきている。このため線形電力増幅器の定格
動作電圧も３〜４Ｖ程度に設定される。線形電力増幅器
の飽和電力はその動作電圧と増幅素子（ＧａＡｓ−ＦＥ
Ｔ、Ｓｉのバイポーラ型トランジスタ等）の出力インピ
ーダンスで決定され、例えば定格出力電力が１Ｗ程度の
線形電力増幅器では飽和電力は余裕を持たせるために２
Ｗ前後に設定される。

【０００５】

【発明が解決しようとする課題】ところが、上記低電源
電圧とした場合、図８に示すように、出力増幅素子２４
の出力インピーダンスは３〜１０Ω程度となり、通常の
５０Ωに設定される線形電力増幅器２０の出力インピー
ダンスに比べてかなり低くなる。このため上記線形電力
増幅器２０においては、出力増幅素子２４に出力整合回
路２５を接続して線形電力増幅器２０の出力インピーダ
ンスを５０Ωに変換している。しかしながら、３〜１０
Ω程度の低いインピーダンスを５０Ωに変換すると出力
整合回路の損失による電力損失が発生するとともに整合
可能な周波数帯域が狭くなり、線形電力増幅器２０の効
率と動作周波数帯域幅を減少させる要因の１つとなって
いた。

【０００６】また、アイソレータが実装される実装基板
（回路基板）の薄板化により、特性インピーダンス５０
Ωでマイクロストリップラインを幅精度よく形成するこ
とができない等の問題があり、入出力インピーダンス５
０Ωのアイソレータでは整合不良になるという問題があ
った。

【０００７】そこで、本発明の目的は、電力増幅器の出
力整合回路を不要とすることができ、電力増幅器または
回路基板との良好なインピーダンス整合を得ることがで
き、よって特性が良好で、小型化、低価格化に貢献でき
る非可逆回路素子、複合電子部品及び通信機装置を提供
することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の中心導体を交差させて配置し、該
交差部分にフェライトを配置するとともに直流磁界を印
加するようにした非可逆回路素子において、中心導体に
整合用容量を並列に接続したポートと、中心導体に整合
用容量を直列に接続したポートとを備えたことを特徴と
する。

【０００９】この構成により、中心導体に整合用容量を
直列に接続したポートは、中心導体のインダクタンスと
整合用容量とのＬＣ直列共振回路となり、このポートで
の入出力インピーダンスを中心導体に整合用容量を並列
に接続したポートよりも大幅に低く設定することができ
る。すなわち、新たに別のインピーダンス変換のための
部品を用いることなく、整合用容量を直列に接続し、こ
の整合用容量の容量値を変えることにより入出力インピ
ーダンスを任意の値に低く設定することができる。

【００１０】このとき、この入出力インピーダンスは電
力増幅器の出力段の増幅素子の入出力インピーダンスに
合わせて、１〜１５Ωの範囲に設定される。これによ
り、従来必要であったインピーダンス変換のための整合
回路を不要とすることができる。したがって、電力増幅
器の小型化、高効率化、広帯域化を図ることができる。

【００１１】また、本発明の非可逆回路素子を用いれ
ば、回路基板のマイクロストリップラインのライン幅を
広く設定することができる。これにより、非可逆回路素
子を安定に確実に実装でき、ライン幅に起因する整合不
良の発生を防止することができる。

【００１２】また、何れか１つのポートに終端抵抗を接
続してアイソレータを構成することができる。

【００１３】また、本発明に係る複合電子部品は、上記
非可逆回路素子と電力増幅器とを一体化して構成され
る。これにより、安価かつ小型で特性が良好な複合電子
部品を得ることができる。

【００１４】また、本発明に係る通信機装置は上記の非
可逆回路素子または複合電子部品を備えて構成される。
これにより、安価かつ小型で特性が良好な通信機装置を
得ることができる。

【００１５】

【発明の実施の形態】本発明の第１実施形態に係るアイ
ソレータ及び通信機装置の送信出力部の構成を図１及び
図２を参照して説明する。図１はアイソレータの等価回
路図、図２は本アイソレータを用いて構成される送信電
力増幅部のブロック図である。

【００１６】本実施形態のアイソレータ１は、３つの中
心導体２，３，４を互いに電気的絶縁状態にかつ所定角
度をなすように交差させて配置し、該交差部分にフェラ
イト５を配置するとともに、永久磁石（不図示）により
直流磁界ＨDCを印加して構成されている。

【００１７】そして、中心電極２とポートＰ１の間に整
合用容量Ｃ１が直列に接続され、中心電極３，４に整合
用容量Ｃ２，Ｃ３がそれぞれ並列に接続されそれぞれの
接続部をポートＰ２，Ｐ３としている。各中心導体２〜
４の他端はアースに接続されている。つまり、整合容量
Ｃ１は一端が中心電極２に接続され、他端がポートＰ１
となっており、整合容量Ｃ２，Ｃ３はそれぞれの一端が
中心電極３，４及びポートＰ２，Ｐ３に接続され他端が
それぞれアースに接続されている。また、一つのポート
Ｐ３には終端抵抗Ｒが接続されており、これによりポー
トＰ１からの送信信号をポートＰ２に伝送し、ポートＰ
２から侵入する反射波を終端抵抗Ｒで吸収する。なお、
各中心導体２〜４は等価的にインダクタンスＬとして作
用する。

【００１８】そして、本実施形態のアイソレータ１で
は、ほぼ同一サイズ、ほぼ同一容量値の整合用容量Ｃ１
〜Ｃ３を用い、ポートＰ１のインピーダンスを１〜１５
Ωに設定し、ポートＰ２，Ｐ３のインピーダンスを５０
Ωに設定している。このように、ポートＰ１は中心導体
２に整合容量Ｃ１を直列に接続しているので、その入出
力インピーダンスを他のポートＰ２，Ｐ３よりも大幅に
低くすることができる。

【００１９】上記アイソレータ１は、図２に示すように
通信機装置の送信電力増幅器１０の出力部に接続されて
用いられる。本実施形態の電力増幅器１０は、入力整合
回路１１、一段目増幅素子１２、段間整合回路１３，２
段目増幅素子１４を備えている。なお、この電力増幅器
１０の電源電圧は３〜６Ｖに設定されており、２段目増
幅器１４のインピーダンスは１〜１５Ωとなる。そし
て、電力増幅器１０の出力部すなわち２段目増幅素子１
４の出力部に上記アイソレータ１のポートＰ１を接続し
て送信出力部を構成している。なお、ポートＰ２はデュ
プレクサ等を介してアンテナに接続され、標準の５０Ω
でインピーダンス整合されている。

【００２０】上記のように、本実施形態では、アイソレ
ータ１のポートＰ１の入力インピーダンスをこれに接続
する電力増幅器１０の出力段の増幅素子１４の出力イン
ピーダンスと整合するようにしている。これにより、従
来必要であった増幅素子の低インピーダンスを５０Ωに
変換する出力整合回路を設ける必要がなくなり、出力電
力増幅器を小型化することができる。また、整合回路を
設けた場合に生じる挿入損失の増大や狭帯域化は防止さ
れ、低損失化、広帯域化を図ることができる。

【００２１】なお、上記実施形態では、１つのポートに
のみ整合用容量を直列に接続したアイソレータを例にと
って説明したが、図３に示すように、入力側及び出力側
のポートＰ１，Ｐ２のいずれをも中心導体２、３に整合
用容量Ｃ１，Ｃ２を直列に接続した構成としてもよい。
この場合、ポートＰ１，Ｐ２のいずれの入出力インピー
ダンスもの数Ω〜十数Ωの低インピーダンスに設定する
ことができる。つまり、アイソレータの入力側及び出力
側のいずれの側においても低インピーダンスで整合する
ことが可能となる。図３のアイソレータを用いれば、電
力増幅器との接続において上記実施形態と同様の効果を
得ることができ、出力側が低インピーダンスの負荷の場
合にも好適なインピーダンス整合を図ることができる。

【００２２】また、本発明は、アイソレータに限るもの
ではなく、図４、図５に示すように３ポート型のサーキ
ュレータにも適用することができる。図４、図５に示す
サーキュレータは、それぞれ図１、図３に示すアイソレ
ータにおいて第３のポートＰ３に終端抵抗Ｒを接続する
ことなく構成したものである。この場合にも、上記実施
形態と同様の効果が得られる。

【００２３】次に、本発明の第２実施形態に係る複合電
子部品の構造を図６に示す。本実施形態の複合電子部品
は図２のブロック図の送信出力部を一体化して１つのユ
ニットとしたものである。すなわち。本実施形態の複合
電子部品５０は、回路基板５１に入力整合回路１１、一
段目増幅素子１２、段間整合回路１３、２段目増幅素子
１４、アイソレータ１を実装し、各素子１，１１〜１４
をマイクロストリップラインにより接続している。ま
た、回路基板５１にはシールドケース５２が装着されて
おり、回路基板５１の入出力及びアースの電極パッドに
入出力用、アース用の端子５３が接続されている。

【００２４】本実施形態の複合電子部品５０は、前述し
たように小型化、高効率化、広帯域化されており、かつ
電力増幅部１０とアイソレータ１を一体化して１つの電
子部品として構成しているので、通信機装置への組み込
み（実装）を容易に行うことができるとともに、安定で
良好な特性を得ることができる。なお、図３、図４また
は図５に示すアイソレータ、サーキュレータと電力増幅
器１０とを一体化して複合電子部品を構成するようにし
てもよい。

【００２５】ところで、携帯電話機等の小型化に伴って
回路基板の薄板化が進展しており、マイクロストリップ
ラインのライン幅も極端に狭くなっている。例えば、回
路基板の板厚を０．１ｍｍとした場合の特性インピーダ
ンス５０Ωのライン幅は０．１７ｍｍとなる。このよう
にライン幅が狭くなると、マイクロストリップラインの
幅精度が得られず整合不良を起こす場合があり、また各
素子の半田付け用の実装パッドをストリップラインのラ
イン幅よりも幅広くする必要があることから、該実装パ
ッド部での整合不良を起こすという問題が生じる。さら
にライン幅が狭くなると伝送損失も大きくなる。これに
対して本実施形態のように入出力インピーダンスを数Ω
〜十数Ωに設定するようにすれば、マイクロストリップ
ラインのライン幅を広くすることが可能となり、上記整
合不良の問題、及び伝送損失の問題を解消できる。また
実装パッドを幅広くしても整合不良を回避することがで
きるので、実装を行う際のアイソレータ１の位置ズレの
よる接続不良等を防止でき、実装性、実装強度を向上す
ることができる。これにより通信機装置の生産性、及び
堅牢性を向上でき、ひいては安価で信頼性の高い通信機
装置を得ることができる。

【００２６】次に、本発明の第３実施形態に係る通信機
装置の構成を図７に示す。この通信機装置は、送信用フ
ィルタ及び受信用フィルタからなるデュプレクサＤＰＸ
のアンテナ端にアンテナＡＮＴが接続され、送信用フィ
ルタと送信回路の間に非可逆回路素子１と電力増幅回路
１０とが接続され、受信用フィルタの出力端に受信回路
が接続されて構成されている。送信回路からの送信信号
は電力増幅器１０、非可逆回路素子１を経由し、デュプ
レクサＤＰＸの送信用フィルタを通してアンテナＡＮＴ
から発信される。また、アンテナＡＮＴで受信された受
信信号はデュプレクサＤＰＸの受信用フィルタを通して
受信回路に入力される。

【００２７】ここに、非可逆回路素子１として、第１実
施形態で説明した非可逆回路素子を使用することができ
る。また、非可逆回路素子１と電力増幅器１０を一体化
した複合電子部品５０として、図６に示す複合電子部品
を用いることができる。本発明の非可逆回路素子または
複合電子部品を用いることにより、安価かつ小型で特性
が良好な通信機装置を実現することができる。

【００２８】

【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、中心導体に整合用容量を直列に接
続するという簡易な構成でこのポートの入出力インピー
ダンスを低く設定することができ、出力インピーダンス
の低い電力増幅器との接続においてインピーダンス変換
のための出力整合回路を不要とすることができるので、
電力増幅器及び通信機装置の小型化、高効率化、広帯域
化を図ることができる。

【００２９】また、回路基板のマイクロストリップライ
ンのライン幅を広く設定することができるので、非可逆
回路素子を安定に確実に実装でき、ライン幅に起因する
整合不良の発生を防止することができる。

【００３０】また、本発明に係る非可逆回路素子を用い
ることにより、安価かつ小型で特性が良好な複合電子部
品及び通信機装置を得ることができる。

【図面の簡単な説明】

【図１】第１実施形態に係るアイソレータの等価回路図
である。

【図２】図１のアイソレータと電力増幅器で構成された
第１実施形態に係る通信機装置の送信出力部のブロック
図である。

【図３】他の実施形態に係るアイソレータの等価回路図
である。

【図４】他の実施形態に係るサーキュレータの等価回路
図である。

【図５】他の実施形態に係るサーキュレータの等価回路
図である。

【図６】第２実施形態に係る複合電子部品の分解斜視図
である。

【図７】第３実施形態に係る通信機装置のブロック図で
ある。

【図８】従来のアイソレータ及び電力増幅器で構成され
た通信機装置の送信出力部のブロック図である。

【図９】従来のアイソレータの等価回路図である。

【符号の説明】１アイソレータ（非可逆回路素子）２〜４中心導体５フェライトＣ１〜Ｃ３整合用容量Ｐ１〜Ｐ３ポートＲ終端抵抗１０電力増幅器

Claims

【特許請求の範囲】

【請求項１】複数の中心導体を交差させて配置し、該
交差部分にフェライトを配置するとともに直流磁界を印
加するようにした非可逆回路素子において、中心導体に整合用容量を並列に接続したポートと、中心
導体に整合用容量を直列に接続したポートとを備えたこ
とを特徴とする非可逆回路素子。
【請求項２】請求項１記載の非可逆回路素子におい
て、前記中心導体に整合容量を直列に接続したポートの
入出力インピーダンスを１〜１５Ωに設定したことを特
徴とする。
【請求項３】請求項１または請求項２記載の非可逆回
路素子において、前記ポートの１つに終端抵抗を接続し
てアイソレータとしたことを特徴とする非可逆回路素
子。
【請求項４】請求項１、請求項２または請求項３記載
の非可逆回路素子を電力増幅器の出力部に接続して一体
化したことを特徴とする複合電子部品。
【請求項５】請求項１、請求項２または請求項３記載
の非可逆回路素子、または請求項４記載の複合電子部品
を備えたことを特徴とする通信機装置。