JP2001051653A - 画素対応表示装置におけるクロック位相自動調整装置 - Google Patents
画素対応表示装置におけるクロック位相自動調整装置Info
- Publication number
- JP2001051653A JP2001051653A JP11222812A JP22281299A JP2001051653A JP 2001051653 A JP2001051653 A JP 2001051653A JP 11222812 A JP11222812 A JP 11222812A JP 22281299 A JP22281299 A JP 22281299A JP 2001051653 A JP2001051653 A JP 2001051653A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- error information
- sampling clock
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 この発明は、安定なクロック位相方向へ再調
整を行うことができる画素対応表示装置におけるクロッ
ク位相自動調整装置を提供することを目的とする。 【解決手段】 水平映像開始位置の画像データおよびそ
の１画素前の画像データに基づいて、クロック位相エラ
ー情報を生成するクロック位相エラー情報生成手段、位
相調整時において、サンプリングクロックの位相を一定
量だけ強制的にシフトさせる位相シフト手段、サンプリ
ングクロックの位相を強制的にシフトする前の定常時に
おいて得られたクロック位相エラー情報と、サンプリン
グクロックの位相をシフトした状態において得られたク
ロック位相エラー情報とを比較する比較手段、ならびに
比較手段の比較結果に基づいて、定常時のサンプリング
クロックの位相を調整する位相調整手段を備えている。
整を行うことができる画素対応表示装置におけるクロッ
ク位相自動調整装置を提供することを目的とする。 【解決手段】 水平映像開始位置の画像データおよびそ
の１画素前の画像データに基づいて、クロック位相エラ
ー情報を生成するクロック位相エラー情報生成手段、位
相調整時において、サンプリングクロックの位相を一定
量だけ強制的にシフトさせる位相シフト手段、サンプリ
ングクロックの位相を強制的にシフトする前の定常時に
おいて得られたクロック位相エラー情報と、サンプリン
グクロックの位相をシフトした状態において得られたク
ロック位相エラー情報とを比較する比較手段、ならびに
比較手段の比較結果に基づいて、定常時のサンプリング
クロックの位相を調整する位相調整手段を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、画像を画素単位
で表示する画素対応表示装置におけるクロック位相自動
調整装置に関し、入力画像信号をアナログ／デジタル変
換する際のクロック信号と画像信号の画素との位相関係
を常に安定状態に保つことができる画素対応表示装置に
おけるクロック位相自動調整装置に関する。
で表示する画素対応表示装置におけるクロック位相自動
調整装置に関し、入力画像信号をアナログ／デジタル変
換する際のクロック信号と画像信号の画素との位相関係
を常に安定状態に保つことができる画素対応表示装置に
おけるクロック位相自動調整装置に関する。
【０００２】
【従来の技術】画素対応表示装置の一種である液晶表示
装置では、１水平走査期間において、画像信号が有する
画素データの１ドットと、液晶パネルの１画素との同期
がとられて画像が表示される。また、画像信号が１垂直
走査期間内に有する任意数のラインデータにおける１本
の水平走査線（以下、ラインという）のラインデータ
が、液晶パネルにおける垂直方向の１ラインに対応して
表示される。このラインデータは、画素データの集合体
である。
装置では、１水平走査期間において、画像信号が有する
画素データの１ドットと、液晶パネルの１画素との同期
がとられて画像が表示される。また、画像信号が１垂直
走査期間内に有する任意数のラインデータにおける１本
の水平走査線（以下、ラインという）のラインデータ
が、液晶パネルにおける垂直方向の１ラインに対応して
表示される。このラインデータは、画素データの集合体
である。
【０００３】コンピュータが内部で扱う画像データはデ
ジタル信号であり、画像信号も画素単位のデジタル信号
として発生される。しかしながら、従来から表示器とし
て用いられているＣＲＴディスプレイはアナログデバイ
スであるため、コンピュータ内で生成された画像データ
をコンピュータ内でアナログ画像信号に変換してＣＲＴ
ディスプレイに出力するようにしている。
ジタル信号であり、画像信号も画素単位のデジタル信号
として発生される。しかしながら、従来から表示器とし
て用いられているＣＲＴディスプレイはアナログデバイ
スであるため、コンピュータ内で生成された画像データ
をコンピュータ内でアナログ画像信号に変換してＣＲＴ
ディスプレイに出力するようにしている。
【０００４】一方、液晶ディスプレイはデジタルデバイ
スであるので、コンピュータからアナログ信号として送
られてきた画像信号を、Ａ／Ｄ変換する必要がある。こ
のため、Ａ／Ｄ変換を行うためのクロックをディスプレ
イ側で再生する必要がある。従来においては、水平同期
信号だけに基づいてＡ／Ｄ変換を行うためのクロックを
再生していた。しかしながら、水平同期信号とアナログ
画像信号の画素との位相関係が常に正しい状態で保たれ
ている保証はないため、クロック位相を調整する必要が
ある。
スであるので、コンピュータからアナログ信号として送
られてきた画像信号を、Ａ／Ｄ変換する必要がある。こ
のため、Ａ／Ｄ変換を行うためのクロックをディスプレ
イ側で再生する必要がある。従来においては、水平同期
信号だけに基づいてＡ／Ｄ変換を行うためのクロックを
再生していた。しかしながら、水平同期信号とアナログ
画像信号の画素との位相関係が常に正しい状態で保たれ
ている保証はないため、クロック位相を調整する必要が
ある。
【０００５】クロック位相を調整する方法として、水平
同期信号を遅延回路を介してクロックを生成するための
ＰＬＬ回路に送るようにし、遅延回路の遅延量を調整す
ることによって、クロック位相を調整する装置が既に開
発されている。
同期信号を遅延回路を介してクロックを生成するための
ＰＬＬ回路に送るようにし、遅延回路の遅延量を調整す
ることによって、クロック位相を調整する装置が既に開
発されている。
【０００６】しかしながら、このような方法だけでは入
力される画像信号の水平周波数が切り替わることによっ
て、水平同期信号と入力画像信号の画素との位相関係が
変化した場合や、同じ入力信号が続く場合でも、温度ド
リフトおよび電源電圧変動により、最適なクロック位相
から徐々に外れ、やがて再調整を行う必要が生じる。
力される画像信号の水平周波数が切り替わることによっ
て、水平同期信号と入力画像信号の画素との位相関係が
変化した場合や、同じ入力信号が続く場合でも、温度ド
リフトおよび電源電圧変動により、最適なクロック位相
から徐々に外れ、やがて再調整を行う必要が生じる。
【０００７】
【発明が解決しようとする課題】この発明は、定期的ま
たは不定期的に、サンプリングクロックの位相のドリフ
ト方向を検出して、安定なクロック位相方向へ再調整を
行うことができる画素対応表示装置におけるクロック位
相自動調整装置を提供することを目的とする。
たは不定期的に、サンプリングクロックの位相のドリフ
ト方向を検出して、安定なクロック位相方向へ再調整を
行うことができる画素対応表示装置におけるクロック位
相自動調整装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明による画素対応
表示装置におけるクロック位相自動調整装置は、入力画
像信号の水平同期信号を遅延させて出力する遅延量可変
の遅延回路、遅延回路から出力される水平同期信号に同
期したサンプリングクロックを発生するクロック発生回
路、入力画像信号をクロック発生回路から発生したサン
プリングクロックに基づいてサンプリングするＡ／Ｄ変
換器、Ａ／Ｄ変換器から出力される画像データを所定の
しきい値と比較することにより、各水平ラインの水平映
像開始位置を検出する水平映像開始位置検出手段、水平
映像開始位置の画像データおよびその１画素前の画像デ
ータに基づいて、クロック位相エラー情報を生成するク
ロック位相エラー情報生成手段、位相調整時において、
遅延回路の遅延量を制御することにより、サンプリング
クロックの位相を一定量だけ強制的にシフトさせる位相
シフト手段、サンプリングクロックの位相を強制的にシ
フトする前の定常時において得られたクロック位相エラ
ー情報と、サンプリングクロックの位相をシフトした状
態において得られたクロック位相エラー情報とを比較す
る比較手段、ならびに比較手段の比較結果に基づいて、
定常時における遅延回路の遅延量を制御することによ
り、定常時のサンプリングクロックの位相を調整する位
相調整手段を備えていることを特徴とする。
表示装置におけるクロック位相自動調整装置は、入力画
像信号の水平同期信号を遅延させて出力する遅延量可変
の遅延回路、遅延回路から出力される水平同期信号に同
期したサンプリングクロックを発生するクロック発生回
路、入力画像信号をクロック発生回路から発生したサン
プリングクロックに基づいてサンプリングするＡ／Ｄ変
換器、Ａ／Ｄ変換器から出力される画像データを所定の
しきい値と比較することにより、各水平ラインの水平映
像開始位置を検出する水平映像開始位置検出手段、水平
映像開始位置の画像データおよびその１画素前の画像デ
ータに基づいて、クロック位相エラー情報を生成するク
ロック位相エラー情報生成手段、位相調整時において、
遅延回路の遅延量を制御することにより、サンプリング
クロックの位相を一定量だけ強制的にシフトさせる位相
シフト手段、サンプリングクロックの位相を強制的にシ
フトする前の定常時において得られたクロック位相エラ
ー情報と、サンプリングクロックの位相をシフトした状
態において得られたクロック位相エラー情報とを比較す
る比較手段、ならびに比較手段の比較結果に基づいて、
定常時における遅延回路の遅延量を制御することによ
り、定常時のサンプリングクロックの位相を調整する位
相調整手段を備えていることを特徴とする。
【０００９】クロック位相エラー情報としては、たとえ
ば、水平映像開始位置の画像データをビット反転処理し
た値と、水平映像開始位置の画像データの１画素前の画
像データとの加算平均値または、複数ラインから得られ
た上記加算平均値の１ライン当たりの平均値が用いられ
る。
ば、水平映像開始位置の画像データをビット反転処理し
た値と、水平映像開始位置の画像データの１画素前の画
像データとの加算平均値または、複数ラインから得られ
た上記加算平均値の１ライン当たりの平均値が用いられ
る。
【００１０】クロック位相エラー情報としては、たとえ
ば、水平映像開始位置の画像データをビット反転処理し
た値と、水平映像開始位置の画像データの１画素前の画
像データとの加算値または、複数ラインから得られた上
記加算値の１ライン当たりの平均値が用いられる。
ば、水平映像開始位置の画像データをビット反転処理し
た値と、水平映像開始位置の画像データの１画素前の画
像データとの加算値または、複数ラインから得られた上
記加算値の１ライン当たりの平均値が用いられる。
【００１１】位相シフト手段は、サンプリングクロック
の位相をシフトする方向を、位相調整時毎に切り換え
る。あるいは、位相シフト手段は、位相調整時におい
て、サンプリングクロックの位相を、早める方向と遅ら
す方向の両方の方向に、一定量ずつ強制的にシフトさせ
る。
の位相をシフトする方向を、位相調整時毎に切り換え
る。あるいは、位相シフト手段は、位相調整時におい
て、サンプリングクロックの位相を、早める方向と遅ら
す方向の両方の方向に、一定量ずつ強制的にシフトさせ
る。
【００１２】位相調整手段としては、たとえば、位相シ
フト手段によってサンプリングクロックの位相をシフト
した状態において得られたクロック位相エラー情報が、
サンプリングクロックの位相を強制的にシフトする前の
定常時において得られたクロック位相エラー情報より小
さい場合には、位相シフト手段によってシフトされた方
向に、定常時のサンプリングクロックの位相を変化させ
るように、定常時における遅延回路の遅延量を所定量だ
け変更させるものが用いられる。
フト手段によってサンプリングクロックの位相をシフト
した状態において得られたクロック位相エラー情報が、
サンプリングクロックの位相を強制的にシフトする前の
定常時において得られたクロック位相エラー情報より小
さい場合には、位相シフト手段によってシフトされた方
向に、定常時のサンプリングクロックの位相を変化させ
るように、定常時における遅延回路の遅延量を所定量だ
け変更させるものが用いられる。
【００１３】位相調整手段としては、たとえば、位相シ
フト手段によってサンプリングクロックの位相をシフト
した状態において得られたクロック位相エラー情報が、
サンプリングクロックの位相を強制的にシフトする前の
定常時において得られたクロック位相エラー情報より小
さい場合には、位相シフト手段によってシフトされた方
向に、定常時のサンプリングクロックの位相を変化させ
るように、定常時における遅延回路の遅延量を遅延回路
の最小単位だけ変更させるものが用いられる。
フト手段によってサンプリングクロックの位相をシフト
した状態において得られたクロック位相エラー情報が、
サンプリングクロックの位相を強制的にシフトする前の
定常時において得られたクロック位相エラー情報より小
さい場合には、位相シフト手段によってシフトされた方
向に、定常時のサンプリングクロックの位相を変化させ
るように、定常時における遅延回路の遅延量を遅延回路
の最小単位だけ変更させるものが用いられる。
【００１４】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。
の実施の形態について説明する。
【００１５】図１は、液晶表示装置に設けられたクロッ
ク位相自動調整回路の構成を示している。
ク位相自動調整回路の構成を示している。
【００１６】コンピュータから液晶表示装置に入力され
た画像信号Ｒ、Ｇ、Ｂそれぞれは、レベル調整部１ａ、
１ｂ、１ｃによって、Ａ／Ｄコンバータ２ａ、２ｂ、２
ｃの入力条件に適合するようにレベル調整される。レベ
ル調整されたＲ、Ｇ、Ｂ信号は、Ａ／Ｄコンバータ２
ａ、２ｂ、２ｃによってデジタルのＲ、Ｇ、Ｂデータに
変換される。
た画像信号Ｒ、Ｇ、Ｂそれぞれは、レベル調整部１ａ、
１ｂ、１ｃによって、Ａ／Ｄコンバータ２ａ、２ｂ、２
ｃの入力条件に適合するようにレベル調整される。レベ
ル調整されたＲ、Ｇ、Ｂ信号は、Ａ／Ｄコンバータ２
ａ、２ｂ、２ｃによってデジタルのＲ、Ｇ、Ｂデータに
変換される。
【００１７】Ａ／Ｄコンバータ２ａ、２ｂ、２ｃに対す
るサンプリングクロックＣＬＫは、ＰＬＬ回路１１によ
って生成される。ＰＬＬ回路１１には、水平同期信号遅
延回路１０を介して入力画像信号に対する水平同期信号
が送られている。ＰＬＬ回路１１は、水平同期信号遅延
回路１０から出力される水平同期信号を基準にサンプリ
ングクロックＣＬＫを発生させる。サンプリングクロッ
クＣＬＫの位相は、水平同期信号遅延回路１０に設定さ
れる遅延量を変化させることによって調整される。
るサンプリングクロックＣＬＫは、ＰＬＬ回路１１によ
って生成される。ＰＬＬ回路１１には、水平同期信号遅
延回路１０を介して入力画像信号に対する水平同期信号
が送られている。ＰＬＬ回路１１は、水平同期信号遅延
回路１０から出力される水平同期信号を基準にサンプリ
ングクロックＣＬＫを発生させる。サンプリングクロッ
クＣＬＫの位相は、水平同期信号遅延回路１０に設定さ
れる遅延量を変化させることによって調整される。
【００１８】Ａ／Ｄコンバータ２ａ、２ｂ、２ｃによっ
て得られたデジタルのＲ、Ｇ、Ｂデータは、水平映像開
始位置検出回路とデータ取込回路とを備えた水平映像開
始位置検出＆データ取込回路３に送られる。水平映像開
始位置検出＆データ取込回路３は、Ｒ、Ｇ、Ｂデータそ
れぞれについて、水平映像開始位置を検出し、その開始
位置のデジタル画像データおよび１画素前のデジタル画
像データを、Ｒ、Ｇ、Ｂデータそれぞれについて取り込
み保持する。
て得られたデジタルのＲ、Ｇ、Ｂデータは、水平映像開
始位置検出回路とデータ取込回路とを備えた水平映像開
始位置検出＆データ取込回路３に送られる。水平映像開
始位置検出＆データ取込回路３は、Ｒ、Ｇ、Ｂデータそ
れぞれについて、水平映像開始位置を検出し、その開始
位置のデジタル画像データおよび１画素前のデジタル画
像データを、Ｒ、Ｇ、Ｂデータそれぞれについて取り込
み保持する。
【００１９】水平映像開始位置の検出回路は、水平ライ
ン毎に、Ａ／Ｄ変換された画像データをある一定のレベ
ル値と比較して、画像データが所定のしきい値（映像ス
ライスレベル）より低いレベルから、しきい値より高い
レベルに変化したときに、サンプリングクロック１個分
のデータホールド用パルスを出力する。ただし、画像デ
ータが、しきい値より低いレベルから、しきい値より高
いレベルに変化することによってデータホールド用パル
スが出力された後において、画像データがしきい値より
高いレベルを維持している場合には、データホールド用
パルスは出力されない。データホールド用パルスが出力
された後において、画像データがしきい値より低くな
り、その後にしきい値を再度越えた場合には、データホ
ールド用パルスが再度出力される。
ン毎に、Ａ／Ｄ変換された画像データをある一定のレベ
ル値と比較して、画像データが所定のしきい値（映像ス
ライスレベル）より低いレベルから、しきい値より高い
レベルに変化したときに、サンプリングクロック１個分
のデータホールド用パルスを出力する。ただし、画像デ
ータが、しきい値より低いレベルから、しきい値より高
いレベルに変化することによってデータホールド用パル
スが出力された後において、画像データがしきい値より
高いレベルを維持している場合には、データホールド用
パルスは出力されない。データホールド用パルスが出力
された後において、画像データがしきい値より低くな
り、その後にしきい値を再度越えた場合には、データホ
ールド用パルスが再度出力される。
【００２０】しきい値として大きな値を設定すると輝度
の低いデータは読み取れなくなり、しきい値として小さ
な値を設定するとノイズをデータとして読み取る可能性
があるので、しきい値としてはノイズを拾わない程度の
低い値が設定される。
の低いデータは読み取れなくなり、しきい値として小さ
な値を設定するとノイズをデータとして読み取る可能性
があるので、しきい値としてはノイズを拾わない程度の
低い値が設定される。
【００２１】データ取込回路は、水平映像開始位置検出
回路からデータホールド用パルスが出力されたときの入
力画像データを水平映像開始位置のデジタル画像データ
として保持するとともに、その１画素前のデジタル画像
データを保持する。データ取込回路によって保持された
水平映像開始位置のデジタル画像データは、位相エラー
情報変換＆平均化回路４で、クロック位相エラー情報に
変換される。
回路からデータホールド用パルスが出力されたときの入
力画像データを水平映像開始位置のデジタル画像データ
として保持するとともに、その１画素前のデジタル画像
データを保持する。データ取込回路によって保持された
水平映像開始位置のデジタル画像データは、位相エラー
情報変換＆平均化回路４で、クロック位相エラー情報に
変換される。
【００２２】図２を用いて、位相エラー情報変換＆平均
化回路４の動作について説明する。図２（ａ）は、画像
信号の水平開始位置付近のクロックの位相と、サンプリ
ングされる画像データとの関係を示している。
化回路４の動作について説明する。図２（ａ）は、画像
信号の水平開始位置付近のクロックの位相と、サンプリ
ングされる画像データとの関係を示している。
【００２３】図２（ａ）において、曲線Ｓは入力画像信
号波形を、ＣＬＫはサンプリングされる画像信号Ｓに対
して理想的な位相関係を有するクロックを、ＣＬＫ−は
画像信号Ｓに対して理想的な位相関係を有するクロック
ＣＬＫに対して位相が早いクロックを、ＣＬＫ＋は画像
信号Ｓに対して理想的な位相関係を有するクロックＣＬ
Ｋに対して位相が遅いクロックをそれぞれ示している。
号波形を、ＣＬＫはサンプリングされる画像信号Ｓに対
して理想的な位相関係を有するクロックを、ＣＬＫ−は
画像信号Ｓに対して理想的な位相関係を有するクロック
ＣＬＫに対して位相が早いクロックを、ＣＬＫ＋は画像
信号Ｓに対して理想的な位相関係を有するクロックＣＬ
Ｋに対して位相が遅いクロックをそれぞれ示している。
【００２４】また、画像信号Ｓに対して理想的な位相関
係を有するクロックＣＬＫによってサンプリングされた
場合には、水平開始位置の画像データがｎとなり、その
１画素前のデータがｍとなる。
係を有するクロックＣＬＫによってサンプリングされた
場合には、水平開始位置の画像データがｎとなり、その
１画素前のデータがｍとなる。
【００２５】画像信号Ｓに対して理想的な位相関係を有
するクロックＣＬＫに対して位相が早いクロックＣＬＫ
−によってサンプリングされた場合には、水平開始位置
の画像データがｎ−となり、その１画素前のデータがｍ
−となる。
するクロックＣＬＫに対して位相が早いクロックＣＬＫ
−によってサンプリングされた場合には、水平開始位置
の画像データがｎ−となり、その１画素前のデータがｍ
−となる。
【００２６】画像信号Ｓに対して理想的な位相関係を有
するクロックＣＬＫに対して位相が遅いクロックＣＬＫ
＋によってサンプリングされた場合には、水平開始位置
の画像データがｎ＋となり、その１画素前のデータがｍ
＋となる。
するクロックＣＬＫに対して位相が遅いクロックＣＬＫ
＋によってサンプリングされた場合には、水平開始位置
の画像データがｎ＋となり、その１画素前のデータがｍ
＋となる。
【００２７】ｍとｍ−とｍ＋との大小関係は、ｍ−≦ｍ
≦ｍ＋となる。ｎとｎ−とｎ＋との大小関係は、ｎ−≦
ｎ≦ｎ＋となる。
≦ｍ＋となる。ｎとｎ−とｎ＋との大小関係は、ｎ−≦
ｎ≦ｎ＋となる。
【００２８】図２（ｂ）は、各クロックＣＬＫ−、ＣＬ
Ｋ、ＣＬＫ＋に応じた水平映像開始位置のデジタルデー
タｎ−、ｎ、ｎ＋をビット反転処理（各ビットを反転さ
せる処理）した後のクロック位相とサンプリングデータ
の関係を示している。
Ｋ、ＣＬＫ＋に応じた水平映像開始位置のデジタルデー
タｎ−、ｎ、ｎ＋をビット反転処理（各ビットを反転さ
せる処理）した後のクロック位相とサンプリングデータ
の関係を示している。
【００２９】図２（ｂ）において、ｎ’−はｎ−をビッ
ト反転処理した値を、ｎ’はｎをビット反転処理した値
を、ｎ’＋はｎ＋をビット反転処理した値を、それぞれ
示している。ｎ’とｎ’−とｎ’＋との大小関係は、
ｎ’−≧ｎ’≧ｎ’＋となる。
ト反転処理した値を、ｎ’はｎをビット反転処理した値
を、ｎ’＋はｎ＋をビット反転処理した値を、それぞれ
示している。ｎ’とｎ’−とｎ’＋との大小関係は、
ｎ’−≧ｎ’≧ｎ’＋となる。
【００３０】したがって、クロックＣＬＫ−に対応した
データｍ−とビット反転後のｎ’−との加算平均値
〔｛（ｍ−）＋（ｎ’−）｝／２〕、クロックＣＬＫに
対応したデータｍとビット反転後のｎ’との加算平均値
〔｛（ｍ）＋（ｎ’）｝／２〕およびクロックＣＬＫ＋
に対応したデータｍ＋とビット反転後のｎ’＋との加算
平均値〔｛（ｍ＋）＋（ｎ’＋）｝／２〕と、クロック
位相の関係は、図２（ｃ）のようになる。
データｍ−とビット反転後のｎ’−との加算平均値
〔｛（ｍ−）＋（ｎ’−）｝／２〕、クロックＣＬＫに
対応したデータｍとビット反転後のｎ’との加算平均値
〔｛（ｍ）＋（ｎ’）｝／２〕およびクロックＣＬＫ＋
に対応したデータｍ＋とビット反転後のｎ’＋との加算
平均値〔｛（ｍ＋）＋（ｎ’＋）｝／２〕と、クロック
位相の関係は、図２（ｃ）のようになる。
【００３１】水平映像開始位置検出＆データ取込回路３
によって保持された水平映像開始位置のデジタル画像デ
ータのビット反転後のデータをｎ’、その１画素前のデ
ジタル画像データをｍとし、それらの加算平均値
〔｛（ｍ）＋（ｎ’）｝／２〕を、クロック位相エラー
情報であると定義すると、図２（ｃ）から分かるよう
に、クロックが画像信号Ｓに対して理想的な位相である
場合に位相エラー情報が最もレベルが小さくなり、クロ
ックの位相が理想的な位相から前後にずれるほどクロッ
ク位相エラー情報が大きくなる。
によって保持された水平映像開始位置のデジタル画像デ
ータのビット反転後のデータをｎ’、その１画素前のデ
ジタル画像データをｍとし、それらの加算平均値
〔｛（ｍ）＋（ｎ’）｝／２〕を、クロック位相エラー
情報であると定義すると、図２（ｃ）から分かるよう
に、クロックが画像信号Ｓに対して理想的な位相である
場合に位相エラー情報が最もレベルが小さくなり、クロ
ックの位相が理想的な位相から前後にずれるほどクロッ
ク位相エラー情報が大きくなる。
【００３２】さらに、このクロック位相エラー情報を複
数ライン期間で加算平均化し、さらに複数フィールド期
間で加算平均化すれば、さらに安定なクロック位相エラ
ー情報が得られる。
数ライン期間で加算平均化し、さらに複数フィールド期
間で加算平均化すれば、さらに安定なクロック位相エラ
ー情報が得られる。
【００３３】なお、水平映像開始位置検出＆データ取込
回路３によって保持された水平映像開始位置のデジタル
画像データのビット反転後のデータをｎ’、その１画素
前のデジタル画像データをｍとし、それらの加算値
｛（ｍ）＋（ｎ’）｝を、クロック位相エラー情報とし
てもよい。
回路３によって保持された水平映像開始位置のデジタル
画像データのビット反転後のデータをｎ’、その１画素
前のデジタル画像データをｍとし、それらの加算値
｛（ｍ）＋（ｎ’）｝を、クロック位相エラー情報とし
てもよい。
【００３４】位相エラー情報変換＆平均化回路４は、各
ライン毎にクロック位相エラー情報を算出し、複数ライ
ン期間で加算平均化し、さらに複数フィールド期間で加
算平均化することによって、最終的なクロック位相エラ
ー情報を算出する。
ライン毎にクロック位相エラー情報を算出し、複数ライ
ン期間で加算平均化し、さらに複数フィールド期間で加
算平均化することによって、最終的なクロック位相エラ
ー情報を算出する。
【００３５】位相エラー比較回路５では、後述するクロ
ック位相シフト回路８によってクロックＣＬＫの位相を
強制的にシフトした時（位相調整時）に得られるクロッ
ク位相エラー情報と、定常時において得られているクロ
ック位相エラー情報とを比較する。そして、位相調整時
に得られたクロック位相エラー情報が定常時に得られて
いるクロック位相エラー情報より小さい場合には、定常
時クロック位相調整回路７に対して、制御指令を出力す
る。
ック位相シフト回路８によってクロックＣＬＫの位相を
強制的にシフトした時（位相調整時）に得られるクロッ
ク位相エラー情報と、定常時において得られているクロ
ック位相エラー情報とを比較する。そして、位相調整時
に得られたクロック位相エラー情報が定常時に得られて
いるクロック位相エラー情報より小さい場合には、定常
時クロック位相調整回路７に対して、制御指令を出力す
る。
【００３６】つまり、位相調整時に得られたクロック位
相エラー情報が定常時に得られているクロック位相エラ
ー情報より小さい場合において、クロック位相シフト回
路８よる位相シフト方向が位相を早める方向であれば、
定常時のクロックＣＬＫの位相が水平同期信号遅延回路
１０の遅延最小単位だけ早くなるように、定常時クロッ
ク位相調整回路７に対して、制御指令を出力する。
相エラー情報が定常時に得られているクロック位相エラ
ー情報より小さい場合において、クロック位相シフト回
路８よる位相シフト方向が位相を早める方向であれば、
定常時のクロックＣＬＫの位相が水平同期信号遅延回路
１０の遅延最小単位だけ早くなるように、定常時クロッ
ク位相調整回路７に対して、制御指令を出力する。
【００３７】位相調整時に得られたクロック位相エラー
情報が定常時に得られているクロック位相エラー情報よ
り小さい場合において、クロック位相シフト回路８よる
位相シフト方向が位相を遅らせる方向であれば、定常時
のクロックＣＬＫの位相が水平同期信号遅延回路１０の
遅延最小単位だけ遅くなるように、定常時クロック位相
調整回路７に対して、制御指令を出力する。
情報が定常時に得られているクロック位相エラー情報よ
り小さい場合において、クロック位相シフト回路８よる
位相シフト方向が位相を遅らせる方向であれば、定常時
のクロックＣＬＫの位相が水平同期信号遅延回路１０の
遅延最小単位だけ遅くなるように、定常時クロック位相
調整回路７に対して、制御指令を出力する。
【００３８】定常時クロック位相調整回路７は、定常時
のクロックＣＬＫの位相を規定するための水平同期信号
遅延回路１０に対する遅延制御量を保持している。定常
時クロック位相調整回路７は、位相エラー比較回路５か
ら制御指令が送られてきた場合には、保持している水平
同期信号遅延回路１０に対する遅延制御量を制御指令に
応じて変更する。
のクロックＣＬＫの位相を規定するための水平同期信号
遅延回路１０に対する遅延制御量を保持している。定常
時クロック位相調整回路７は、位相エラー比較回路５か
ら制御指令が送られてきた場合には、保持している水平
同期信号遅延回路１０に対する遅延制御量を制御指令に
応じて変更する。
【００３９】クロック位相シフトタイミング発生回路６
は、位相調整を行うタイミング信号を発生する。つま
り、クロック位相シフトタイミング発生回路６は、ある
時間間隔ごとにクロック位相を一定期間シフトするタイ
ミングおよびそのシフト方向を示すタイミング信号を発
生させる。タイミング信号を発生させる時間間隔は、数
フィールド毎、数分毎、あるいは数時間毎でも良く、ク
ロック位相のドリフト変動量に応じて決定される。
は、位相調整を行うタイミング信号を発生する。つま
り、クロック位相シフトタイミング発生回路６は、ある
時間間隔ごとにクロック位相を一定期間シフトするタイ
ミングおよびそのシフト方向を示すタイミング信号を発
生させる。タイミング信号を発生させる時間間隔は、数
フィールド毎、数分毎、あるいは数時間毎でも良く、ク
ロック位相のドリフト変動量に応じて決定される。
【００４０】また、液晶表示装置の電源立ち上がり時の
不安定期間には、タイミング信号を発生させる時間間隔
を短く設定し、十分な安定時間経過後には、タイミング
信号を発生させる時間間隔を長く設定するようにしても
よい。また、シフト方向（クロック位相が早くなる方向
または遅くなる方向）は、シフトタイミング毎に切り換
えられる。
不安定期間には、タイミング信号を発生させる時間間隔
を短く設定し、十分な安定時間経過後には、タイミング
信号を発生させる時間間隔を長く設定するようにしても
よい。また、シフト方向（クロック位相が早くなる方向
または遅くなる方向）は、シフトタイミング毎に切り換
えられる。
【００４１】クロック位相シフト回路８では、クロック
位相シフトタイミング発生回路６から出力されるタイミ
ング信号に基づいて、一定期間だけクロック位相を、あ
るシフト方向（早める方向または遅らせる方向）に、あ
るシフト量だけシフトさせるための遅延量制御信号を生
成して出力する。
位相シフトタイミング発生回路６から出力されるタイミ
ング信号に基づいて、一定期間だけクロック位相を、あ
るシフト方向（早める方向または遅らせる方向）に、あ
るシフト量だけシフトさせるための遅延量制御信号を生
成して出力する。
【００４２】遅延制御信号切り替え回路９は、定常時に
はそのスイッチがａ側に接続されており、定常時クロッ
ク位相調整回路７が保持している遅延制御量に応じた遅
延量制御信号を出力している。そして、位相調整時（位
相シフト時）には、遅延制御信号切り替え回路９は、ク
ロック位相シフトタイミング発生回路６から出力される
タイミング信号に基づいて、そのスイッチがｂ側に切り
換えられ、クロック位相シフト回路８からの遅延量制御
信号を出力する。
はそのスイッチがａ側に接続されており、定常時クロッ
ク位相調整回路７が保持している遅延制御量に応じた遅
延量制御信号を出力している。そして、位相調整時（位
相シフト時）には、遅延制御信号切り替え回路９は、ク
ロック位相シフトタイミング発生回路６から出力される
タイミング信号に基づいて、そのスイッチがｂ側に切り
換えられ、クロック位相シフト回路８からの遅延量制御
信号を出力する。
【００４３】水平同期信号遅延回路１０では、入力画像
信号に対する水平同期信号を、遅延制御信号切り替え回
路９を介して入力されている遅延制御信号に応じた遅延
量だけ遅延させる。ＰＬＬ回路１１では、水平同期信号
遅延回路１０によって遅延された水平同期信号を基準に
サンプリングクロック信号を発生させる。
信号に対する水平同期信号を、遅延制御信号切り替え回
路９を介して入力されている遅延制御信号に応じた遅延
量だけ遅延させる。ＰＬＬ回路１１では、水平同期信号
遅延回路１０によって遅延された水平同期信号を基準に
サンプリングクロック信号を発生させる。
【００４４】上記実施の形態の特徴は、次の点にある。
【００４５】 水平ラインごとの映像開始データの立
ち上がりエッジのレベル変化のみを用いて、クロック位
相が早くなる方向あるいは遅れる方向のいずれにドリフ
トした場合にもクロック位相エラーを検出できること
ち上がりエッジのレベル変化のみを用いて、クロック位
相が早くなる方向あるいは遅れる方向のいずれにドリフ
トした場合にもクロック位相エラーを検出できること
【００４６】 ある一定時間間隔ごとに、クロック位
相をある一定量だけ早める方向あるいは遅らす方向に交
互にシフトして、クロック位相エラーを検出し、クロッ
ク位相エラーが検出された場合にクロック位相を再調整
すること
相をある一定量だけ早める方向あるいは遅らす方向に交
互にシフトして、クロック位相エラーを検出し、クロッ
ク位相エラーが検出された場合にクロック位相を再調整
すること
【００４７】 クロック位相の再調整の単位は、シフ
ト量に関係なく遅延回路の最小単位とすることで、クロ
ック位相を安定に収束させる点にある。
ト量に関係なく遅延回路の最小単位とすることで、クロ
ック位相を安定に収束させる点にある。
【００４８】上記実施の形態では、ある一定期間ごと
に、位相を早める方向および位相を遅らせる方のＫうち
いずれか一方の位相シフトを行い、位相をシフトした時
（位相調整時）に得られるクロック位相エラー情報と、
定常時において得られている位相エラー情報とを比較す
ることによって、クロック位相を再調整しているが、あ
る一定期間ごとに位相を早める方向の位相シフトと、位
相を遅らせる方向の位相シフトとの両方を行い、位相を
早める方向の位相シフトによって得られるクロック位相
エラー情報と、位相を遅らせる方向の位相シフトによっ
て得られるクロック位相エラー情報と、定常時において
得られているクロック位相エラー情報とを比較すること
によって、クロック位相を再調整するようにしてもよ
い。
に、位相を早める方向および位相を遅らせる方のＫうち
いずれか一方の位相シフトを行い、位相をシフトした時
（位相調整時）に得られるクロック位相エラー情報と、
定常時において得られている位相エラー情報とを比較す
ることによって、クロック位相を再調整しているが、あ
る一定期間ごとに位相を早める方向の位相シフトと、位
相を遅らせる方向の位相シフトとの両方を行い、位相を
早める方向の位相シフトによって得られるクロック位相
エラー情報と、位相を遅らせる方向の位相シフトによっ
て得られるクロック位相エラー情報と、定常時において
得られているクロック位相エラー情報とを比較すること
によって、クロック位相を再調整するようにしてもよ
い。
【００４９】
【発明の効果】この発明によれば、定期的または不定期
的に、サンプリングクロックの位相のドリフト方向を検
出して、安定なクロック位相方向へ再調整を行うことが
できる。したがって、画像信号の画素データと、サンプ
リングクロックが常に安定なクロック位相関係を保つこ
とができるようになるので、電源電圧や温度ドリフトの
影響を受けることなく、安定な映像を画素対応表示パネ
ルに表示させることが可能となる。
的に、サンプリングクロックの位相のドリフト方向を検
出して、安定なクロック位相方向へ再調整を行うことが
できる。したがって、画像信号の画素データと、サンプ
リングクロックが常に安定なクロック位相関係を保つこ
とができるようになるので、電源電圧や温度ドリフトの
影響を受けることなく、安定な映像を画素対応表示パネ
ルに表示させることが可能となる。
【図１】液晶表示装置に設けられたクロック位相自動調
整回路の構成を示すブロック図である。
整回路の構成を示すブロック図である。
【図２】クロック位相エラー情報を検出する回路を説明
するための図である。
するための図である。
１ａ、１ｂ、１ｃ レベル調整部 ２ａ、２ｂ、２ｃ Ａ／Ｄ変換（Ａ／Ｄコンバータ） ３ 水平映像開始位置検出＆データ取込回路 ４ 位相エラー情報変換＆平均化回路 ５ 位相エラー比較回路 ６ クロック位相シフトタイミング発生回路 ７ 定常時クロック位相調整回路 ８ クロック位相シフト回路 ９ 遅延制御信号切り替え回路 １０ 水平同期信号遅延回路 １１ ＰＬＬ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/14 Ｈ０４Ｎ 5/14 Ｚ Ｆターム(参考） 2H093 NC21 NC24 NC49 NC59 NC63 ND02 ND34 ND60 5C006 AA01 AA11 AA22 AF42 AF44 AF51 AF52 AF53 AF61 AF67 AF72 AF81 BB11 BF07 BF11 BF14 BF28 BF38 FA16 FA19 5C020 AA01 AA22 AA35 CA15 5C021 PA18 PA26 PA42 PA54 PA58 PA62 PA85 RA07 SA02 SA08 SA21 XC02 YC01 5C080 AA10 BB05 CC03 DD09 DD20 EE17 JJ02 JJ04 JJ05
Claims (7)
- 【請求項１】 入力画像信号の水平同期信号を遅延させ
て出力する遅延量可変の遅延回路、 遅延回路から出力される水平同期信号に同期したサンプ
リングクロックを発生するクロック発生回路、 入力画像信号をクロック発生回路から発生したサンプリ
ングクロックに基づいてサンプリングするＡ／Ｄ変換
器、 Ａ／Ｄ変換器から出力される画像データを所定のしきい
値と比較することにより、各水平ラインの水平映像開始
位置を検出する水平映像開始位置検出手段、 水平映像開始位置の画像データおよびその１画素前の画
像データに基づいて、クロック位相エラー情報を生成す
るクロック位相エラー情報生成手段、 位相調整時において、遅延回路の遅延量を制御すること
により、サンプリングクロックの位相を、ある時間間隔
毎に一定量だけ強制的にシフトさせる位相シフト手段、 サンプリングクロックの位相を強制的にシフトする前の
定常時において得られたクロック位相エラー情報と、サ
ンプリングクロックの位相をシフトした状態において得
られたクロック位相エラー情報とを比較する比較手段、
ならびに比較手段の比較結果に基づいて、定常時におけ
る遅延回路の遅延量を制御することにより、定常時のサ
ンプリングクロックの位相を調整する位相調整手段、を
備えている画素対応表示装置におけるクロック位相自動
調整装置。 - 【請求項２】 クロック位相エラー情報は、水平映像開
始位置の画像データをビット反転処理した値と、水平映
像開始位置の画像データの１画素前の画像データとの加
算平均値または、複数ラインから得られた上記加算平均
値の１ライン当たりの平均値である請求項１に記載の画
素対応表示装置におけるクロック位相自動調整装置。 - 【請求項３】 クロック位相エラー情報は、水平映像開
始位置の画像データをビット反転処理した値と、水平映
像開始位置の画像データの１画素前の画像データとの加
算値または、複数ラインから得られた上記加算値の１ラ
イン当たりの平均値である請求項１に記載の画素対応表
示装置におけるクロック位相自動調整装置。 - 【請求項４】 位相シフト手段は、サンプリングクロッ
クの位相をシフトする方向を、位相調整時毎に切り換え
る請求項１、２および３のいずれかに記載の画素対応表
示装置におけるクロック位相自動調整装置。 - 【請求項５】 位相シフト手段は、位相調整時におい
て、サンプリングクロックの位相を、早める方向と遅ら
す方向の両方の方向に、一定量ずつ強制的にシフトさせ
るものである請求項１、２および３のいずれかに記載の
画素対応表示装置におけるクロック位相自動調整装置。 - 【請求項６】 位相調整手段は、位相シフト手段によっ
てサンプリングクロックの位相をシフトした状態におい
て得られたクロック位相エラー情報が、サンプリングク
ロックの位相を強制的にシフトする前の定常時において
得られたクロック位相エラー情報より小さい場合には、
位相シフト手段によってシフトされた方向に、定常時の
サンプリングクロックの位相を変化させるように、定常
時における遅延回路の遅延量を所定量だけ変更させるも
のである請求項４および５のいずれかに記載の画素対応
表示装置におけるクロック位相自動調整装置。 - 【請求項７】 位相調整手段は、位相シフト手段によっ
てサンプリングクロックの位相をシフトした状態におい
て得られたクロック位相エラー情報が、サンプリングク
ロックの位相を強制的にシフトする前の定常時において
得られたクロック位相エラー情報より小さい場合には、
位相シフト手段によってシフトされた方向に、定常時の
サンプリングクロックの位相を変化させるように、定常
時における遅延回路の遅延量を遅延回路の最小単位だけ
変更させるものである請求項４および５のいずれかに記
載の画素対応表示装置におけるクロック位相自動調整装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22281299A JP3448521B2 (ja) | 1999-08-05 | 1999-08-05 | 画素対応表示装置におけるクロック位相自動調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22281299A JP3448521B2 (ja) | 1999-08-05 | 1999-08-05 | 画素対応表示装置におけるクロック位相自動調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051653A true JP2001051653A (ja) | 2001-02-23 |
| JP3448521B2 JP3448521B2 (ja) | 2003-09-22 |
Family
ID=16788301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22281299A Expired - Fee Related JP3448521B2 (ja) | 1999-08-05 | 1999-08-05 | 画素対応表示装置におけるクロック位相自動調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448521B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125410B2 (en) | 2003-08-07 | 2012-02-28 | Panasonic Corporation | Plasma display having latch failure detecting function |
| CN112859402A (zh) * | 2021-01-18 | 2021-05-28 | 北京理工大学重庆创新中心 | 一种液晶可变相位延迟器相位响应加速方法和加速系统 |
-
1999
- 1999-08-05 JP JP22281299A patent/JP3448521B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125410B2 (en) | 2003-08-07 | 2012-02-28 | Panasonic Corporation | Plasma display having latch failure detecting function |
| CN112859402A (zh) * | 2021-01-18 | 2021-05-28 | 北京理工大学重庆创新中心 | 一种液晶可变相位延迟器相位响应加速方法和加速系统 |
| CN112859402B (zh) * | 2021-01-18 | 2022-09-09 | 北京理工大学重庆创新中心 | 一种液晶可变相位延迟器相位响应加速方法和加速系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3448521B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8502919B2 (en) | Video display device and video display method | |
| US4987491A (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| JP2000089709A (ja) | 画質自動調整装置及び表示装置 | |
| JP3722628B2 (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JP2008009259A (ja) | 画像表示装置及びクロック位相調整方法 | |
| JP2001356729A (ja) | 画像表示装置 | |
| US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
| JP2008055750A (ja) | タイミング検出回路 | |
| US6686969B1 (en) | Display device | |
| JP3448521B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| US20020050842A1 (en) | Apparatus for detecting edges of input signal to execute signal processing on the basic of edge timings | |
| JP2000338924A (ja) | 映像信号処理装置 | |
| EP0881621A1 (en) | Scan conversion adjustment circuit for liquid crystal display | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| JP4584725B2 (ja) | 映像処理装置 | |
| US20040212742A1 (en) | Video signal processor and video signal processing method | |
| JP2001051640A (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| JP2003116110A (ja) | 画像信号処理方法及び画像信号処理装置 | |
| JPH11282407A (ja) | 表示制御装置及びコンピュータ読み取り可能な記憶媒体 | |
| CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JP4972907B2 (ja) | ドットクロック再生回路 | |
| JP2000047644A (ja) | 液晶表示装置 | |
| JPH10340074A (ja) | 映像信号処理回路 | |
| JP3661497B2 (ja) | 自動調整装置とビデオプロジェクター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |